TWI541700B - 半導體裝置及其驅動方法 - Google Patents

半導體裝置及其驅動方法 Download PDF

Info

Publication number
TWI541700B
TWI541700B TW100146580A TW100146580A TWI541700B TW I541700 B TWI541700 B TW I541700B TW 100146580 A TW100146580 A TW 100146580A TW 100146580 A TW100146580 A TW 100146580A TW I541700 B TWI541700 B TW I541700B
Authority
TW
Taiwan
Prior art keywords
transistor
wiring
electrically connected
light
emitting element
Prior art date
Application number
TW100146580A
Other languages
English (en)
Other versions
TW201246039A (en
Inventor
黑川義元
池田隆之
青木健
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201246039A publication Critical patent/TW201246039A/zh
Application granted granted Critical
Publication of TWI541700B publication Critical patent/TWI541700B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

半導體裝置及其驅動方法
本發明的一實施例係關於包含光感測器的半導體裝置。本發明的一實施例也關於包含光感測器及顯示元件的半導體裝置。特別地，本發明的一實施例關於包含發光元件作為顯示顯示元件的半導體裝置。此外，本發明的一實施例關於半導體裝置的驅動方法。又或者，本發明的一實施例關於設有半導體裝置的電子裝置。
包含以矩陣配置的偵測光之眾多感測器(也稱為「光感測器」)的半導體裝置之實例是用於例如數位靜態相機或行動電話等電子裝置中的固態成像裝置(也稱為影像感測器)。
特別地，包含以矩陣配置的眾多均包含光感測器及顯示元件的組之半導體裝置也稱為觸控面板、觸控顯示幕、等等(於下簡稱為「觸控面板」)，其具有影像顯示功能及成像功能。在觸控面板中，設有以矩陣配置的多個均包含光感測器及顯示元件的組之區域是影像顯示、資料輸入區。
已發表具有影像顯示、資料輸入區的觸控面板，在影像顯示、資料輸入區中設有以矩陣配置的多個均包含光感測器及顯示元件的組，顯示元件包含有機發光元件(請參見專利文獻1中的圖8及9)。
在使用包含發光元件的此顯示元件的觸控面板中，首先，使依矩陣配置的發光元件發光。當要被偵測的物體存在時，光由物體遮住並部份地反射。依矩陣配置的光感測器偵測物體反射的光。依此方式，觸控面板捕捉物體的影像以及偵測物體的位置。
〔參考文獻〕
〔專利文獻1〕日本公開專利申請號2010-153834
根據專利文獻1中所述的結構，設有用於控制包含有機發光元件的顯示元件的訊號輸入之至少一佈線及其電源線、以及用於控制光感測器的訊號輸入之佈線及其電源線。因此，設在影像顯示、資料輸入區中的佈線的數目增加，在增進半導體裝置的清晰度時造成缺點。
本發明的一實施例是提供具有高清晰度的半導體裝置，其包含依矩陣配置的眾多均包含光感測器和顯示元件的組，顯示元件包含發光元件。
本發明的一實施例是半導體裝置，其中，設有包含光感測器和包括發光元件的顯示元件，以及，電連接至包含發光元件的顯示元件之電源線也作為電連接至光感測器的電源線。
本發明的一實施例是半導體裝置，其中，設有依矩陣配置的眾多均包含光感測器和包括發光元件的顯示元件之組，以及，電連接至包含發光元件的顯示元件之電源線也 作為電連接至每組光感測器的電源線。
本發明的一實施例是半導體裝置，其中，眾多均包含光感測器和包括發光元件的顯示元件之組以m(m是大於或等於2的自然數)列乘n(n是大於或等於2的自然數)行的矩陣配置。光感測器包含光電轉換器及電連接至光電轉換器的放大器。包含發光元件的顯示元件包含電連接至發光元件的控制器。放大器及控制器電連接至每組相同的電源線。
本發明的一實施例是半導體裝置，其中，眾多均包含光感測器和包括發光元件的顯示元件之組以m(m是大於或等於2的自然數)列乘n(n是大於或等於2的自然數)行的矩陣配置，以及，設有第一佈線、第二佈線、第三佈線、第四佈線、第五佈線、第六佈線、第七佈線、及第八佈線。光感測器包含光電轉換器及電連接至光電轉換器的放大器。包含發光元件的顯示元件包含電連接至發光元件的控制器。放大器包含第一電晶體、第二電晶體、及第三電晶體。第二電晶體及第三電晶體電串聯於第一佈線與第二佈線之間。第二電晶體的閘極電連接至第一電晶體的源極和汲極中之一。第一電晶體的源極和汲極中之另一極電連接至光電轉換器的成對電極中之一。光電轉換器的成對電極中之另一電極電連接至第四佈線。第一電晶體的閘極電連接至第三佈線，第三電晶體的閘極電連接至第五佈線。控制器包含第四電晶體及第五電晶體。第四電晶體的閘極電連接至第六佈線，第四電晶體的源極和汲極中之一 電連接至第八佈線，第四電晶體的源極和汲極中之另一極電連接至第五電晶體的閘極。第五電晶體的源極和汲極中之一電連接至第一佈線，第五電晶體的源極和汲極中之另一極電連接至發光元件的成對電極中之一。發光元件的成對電極中之另一電極電連接至第七佈線。第一佈線是電源線。
在上述結構中，控制器又包含第六電晶體，第六電晶體的源極和汲極中之一電連接至發光元件的成對電極中之一，第六電晶體的源極和汲極中之另一電極電連接至第一佈線。第六電晶體的閘極可以電連接至第九佈線。
在上述結構中，控制器可以又包含電容器，電容器的成對電極中之一可以電連接至第五電晶體的閘極，電容器的成對電極中之另一電極可以電連接至第五電晶體的源極和汲極中之一。電容器的成對電極中之另一電極可以電連接至第一佈線。電容器的成對電極中之另一電極可以不電連接至第五電晶體的源極和汲極中之一而是電連接至第十佈線。
在第一至第六電晶體中任一電晶體中，通道形成在氧化物半導體層。在第一至第六電晶體中之一或更多電晶體，通道形成在氧化物半導體層中，以及，在其它電晶體中，通道形成在矽層中。
每一組均包含顯示元件及一光感測器；二或更多顯示元件及一光感測器；二或更多光感測器及一顯示元件；或是，二或更多顯示元件及二或更多光感測器。亦即，包含 在一組中的顯示元件及光感測器的數目未限定。
發光元件是亮度受電流或電壓控制的元件；可以使用發光二極體、有機發光二極體(OLED)、等等。
光二極體或光電晶體可以作為光電轉換器。
本發明的一實施例是下述半導體裝置驅動方法1或驅動方法2，其中，眾多均包含光感測器和包括發光元件的顯示元件之組以m(m是大於或等於2的自然數)列乘n(n是大於或等於2的自然數)行的矩陣配置，光感測器包含光電轉換器及電連接至光電轉換器的放大器，包含發光元件的顯示元件包含電連接至發光元件的控制器，放大器及控制器電連接至每組相同的電源線。
(驅動方法1)
放大器執行儲存在放大器中的電荷放電之重設操作、儲存對應於流經光電轉換器的光電流量的電荷之儲存操作、以及讀取包含電荷量作為資料的輸出訊號之選取操作。 使所有發光元件發光而以光照射物體，然後，在第p(p是小於或等於m的自然數)列中的光感測器偵測物體反射的光量。在發光元件發光期間，在第p列中的光感測器中執行重設操作及儲存操作，然後，使所有發光元件不發光，以及，在發光元件不發光的期間，在第(p+1)列中的光感測器中執行重設操作及儲存操作。由所有列中的光感測器順序地執行上述選取操作，然後，取得自相鄰列中光感測器取得的輸出訊號之間的差異。根據此差異，產生捕 捉到的物體影像以及偵測物體的位置。
根據上述驅動方法1，使所有發光元件發光而以光照射物體，在發光元件發光期間，在第p列中的光感測器中執行重設操作及儲存操作，以偵測由物體反射的光量。然後，使所有發光元件不發光，以及，在發光元件不發光的期間，在第(p+1)列中的光感測器中執行重設操作及儲存操作。或者，採用下述驅動方法2：使所有發光元件發光而以光照射要偵測的物體，在發光元件發光期間，在第q(q是小於或等於n的自然數)行中的光感測器中執行重設操作及儲存操作，然後，使所有發光元件不發光，以及，在發光元件不發光的期間，在第(q+1)行中的光感測器中執行重設操作及儲存操作。
(驅動方法2)
放大器執行儲存在放大器中的電荷放電之重設操作、儲存對應於流經光電轉換器的光電流量的電荷之儲存操作、以及讀取包含電荷量作為資料的輸出訊號之選取操作。使所有發光元件發光而以光照射物體，然後，在第q(q是小於或等於n的自然數)行中的光感測器偵測物體反射的光量。在發光元件發光期間，在第q行中的光感測器中執行重設操作及儲存操作，然後，使所有發光元件不發光，以及，在發光元件不發光的期間，在第(q+1)行中的光感測器中執行重設操作及儲存操作。由所有列中的光感測器順序地執行上述選取操作，然後，取得自相鄰行中光 感測器取得的輸出訊號之間的差異。根據此差異，產生捕捉到的物體影像以及偵測物體的位置。
(發光元件的發光時序變化)
在驅動方法1中，為了以第p列中的光感測器執行重設操作及儲存操作，發光元件可以同時地或一列接一列順序地發光。
類似地，在驅動方法2中，為了以第q行中的光感測器執行重設操作及儲存操作，發光元件可以同時地或一列接一列順序地發光。
或者，在驅動方法1中，為了以第p列中的光感測器執行重設操作及儲存操作，在所有發光元件中，僅有第p列中的發光元件及接近第p列的列中的發光元件會發光。類似地，在驅動方法1中，為了以第(p+1)列中的光感測器執行重設操作及儲存操作，在所有發光元件中，僅有第(p+1)列中的發光元件及接近第(p+1)列的列中的發光元件不發光。
(光感測器的重設操作及儲存操作的時序變化)
驅動方法1及2採用相鄰列或行中重設操作及儲存操作的時序不同之方法，其為捲動快門系統。另一方面，重設操作及儲存操作的時序在所有列或行中相同的驅動方法是通用快門系統。
在驅動方法1中，一列接一列順序地或多列同時地執 行重設操作及儲存操作。舉例而言，藉由發光元件的發光，一列接一列地對奇數列中的光感測器順序地執行重設操作及儲存操作，以及，不藉由發光元件的發光，一列接一列地對偶數列中的光感測器順序地執行重設操作及儲存操作。在該情形中，僅有奇數列或偶數列中的光感測器由捲動快門系統驅動。或者，藉由發光元件的發光，對奇數列中的光感測器同時地執行重設操作及儲存操作，以及，藉由發光元件的不發光，對偶數列中的光感測器同時地執行重設操作及儲存操作。在該情形中，奇數列中的光感測器或偶數列中的光感測器由通用快門系統驅動。
在驅動方法2中，一行接行列順序地或多行同時地執行重設操作及儲存操作。舉例而言，藉由發光元件的發光，一行接一行地對奇數行中的光感測器順序地執行重設操作及儲存操作，以及，不藉由發光元件的發光，一行接一行地對偶數行中的光感測器順序地執行重設操作及儲存操作。在該情形中，僅有奇數行或偶數行中的光感測器由捲動快門系統驅動。或者，藉由發光元件的發光，對奇數行中的光感測器同時地執行重設操作及儲存操作，以及，藉由發光元件的不發光，對偶數行中的光感測器同時地執行重設操作及儲存操作。在該情形中，奇數行中的光感測器或偶數行中的光感測器由通用快門系統驅動。
在驅動方法1及2中，使發光元件發光的時序及使發光元件不發光的時序之次序可以顛倒。
電連接至光感測器的電源線也作為電連接至包含發光 元件的顯示元件之電源線，因而包含在半導體裝置中的電源線的數目降低。依此方式，每一電源線的寬度可以增加以及提供具有高清晰度的半導體裝置。因此，可以增進半導體裝置的清晰度並確保電源線的電位穩定度。電源線的電位穩定導致包含發光元件的顯示元件的驅動電壓的穩定及光感測器的驅動電壓的穩定。亦即，即使在高清晰度的半導體裝置中，包含發光元件的顯示元件的驅動電壓以及光感測器的驅動電壓可以穩定。因此，能夠提供具有高清晰度的半導體裝置、高顯示品質、及物體的成像或偵測的高準確度。
於下，將參考附圖，詳述本發明的實施例。但是，本發明不侷限於下述說明且習於此技藝者容易瞭解在不悖離本發明的精神及範圍之下不同地改變模式及細節。因此，本發明不應被解釋為侷限於下述實施例的說明。
電晶體的「源極電極」及「汲極電極」等術語可以視電晶體的極性及施加至電極的電位位準而彼此互換。一般而言，在n通道電晶體中，被供予較低電位的電極稱為源極電極，而被供予較高電位的電極稱為汲極電極。此處，在p通道電晶體中，被供予較低電位的電極稱為汲極電極，而被供予較高電位的電極稱為源極電極。在下述說明中，源極電極和汲極電極中之一稱為第一端，而另一者稱為第二端。
此外，在本說明書中，被「電連接」一詞意指供應或傳送電流、電壓、或電位的狀態。因此，被「電連接」的狀態不僅意指直接連接的狀態，也意指經由例如佈線、電阻、二極體、或電晶體等供應或傳送電流、電壓、或電位等電路元件之間接連接的狀態。
此外，電路圖中彼此連接之獨立的元件可以包含彼此共用的導體膜，具有眾多元件的功能；舉例而言，佈線的一部份可以作為電極。
在本說明書中，舉例而言，電晶體彼此電串聯的狀態意指一電晶體的第一端及第二端中僅有一端電連接至其它電晶體的第一端及第二端中僅一端的狀態。此外，電晶體彼此電並聯的狀態意指一電晶體的第一端電連接至其它電晶體的第一端及一電晶體的第二端電連接至其它電晶體的第二端的狀態。
在本說明書中，除非另有指明，否則，n通道電晶體的關閉狀態電流是在閘極電極的電位相對於源極電極的電位小於或等於0V時，電晶體的汲極電極的電位高於源極電極和閘極電極的電位時，在電晶體的源極電極與汲極電極之間流動的電流。此外，p通道電晶體的關閉狀態電流是在閘極電極的電位相對於源極電極的電位大於或等於0V時，電晶體的汲極電極的電位低於源極電極和閘極電極的電位時，在電晶體的源極電極與汲極電極之間流動的電流。
(實施例1)
在本實施例中，說明根據本發明的一實施例之半導體裝置的結構。
(半導體裝置的結構之一實施例)
圖1A是電路圖，顯示半導體裝置之包含光感測器301及包含發光元件102的顯示元件101之組110的結構。光感測器301包含光電轉換器302及電連接至光電轉換器302的放大器303。包含發光元件102的顯示元件101包含電連接至發光元件102的控制器103。放大器303及控制器103電連接至相同的電源線VR。電源線VR在光感測器301與顯示元件101之間被共用，因此，可以增進半導體裝置的清晰度。
此外，如圖1B中所示般，相同的電源線VR也可以在二相鄰組(組110a與組110b)之間被共用。藉由在眾多組110之間共用電源線VR，可以進一步增進半導體裝置的清晰度。組110a和110b的結構均與組110的結構相同，以及，組110a和110b中的每一組也稱為組110。
圖1C是電路圖，顯示半導體裝置的結構，其中，結構顯示於圖1A中的眾多組110以m(m是大於或等於2的自然數)列乘以n(n是大於或等於2的自然數)行的矩陣配置。在圖1C中，以m是4及n是4為例說明。電源線VR被共用在圖式中的縱向上每一行的多個組之間。
圖1D是電路圖，顯示半導體裝置的結構，其中，結 構顯示於圖1B中的眾多組110以m(m是大於或等於2的自然數)列乘以n(n是大於或等於2的自然數)行的矩陣配置。在圖1D中，以m是4及n是4為例說明。在圖式中，電源線VR被共用在縱向上每一行的多個組之間以及相鄰的行之間。
雖然在圖1A至1D中，眾多組110均包含一顯示元件101以及一光感測器301，但是，本發明的一實施例不限於此。組110可以包含二或更多顯示元件101及一光感測器301；二或更多光感測器301及一顯示元件101；或是二或更多顯示元件101以及二或更多光感測器301。亦即，包含在一組110中的顯示元件101及光感測器301的數目未限定。
發光元件102是亮度受電流或電壓控制的元件；可以使用發光二極體、有機發光二極體(OLED)、等等。
光二極體或光電晶體可以作為光電轉換器302。
(放大器及控制器的具體配置之一實施例)
圖2A顯示圖1A中所示的結構中的放大器303及控制器103的具體配置實施例。
放大器303包含電晶體304、電晶體305、及電晶體306。電晶體305及電晶體306電串聯於佈線OUT與佈線VR之間。電晶體305的閘極電連接至電晶體304的源極和汲極中之一。電晶體304的源極和汲極中之另一電連接至光電轉換器302的成對電極之一。光電轉換器302的成 對電極中之另一電極電連接至佈線PR。電晶體304的閘極電連接至佈線TX。電晶體306的閘極電連接至佈線SE。電晶體304的源極和汲極中之一電連接至電晶體305的閘極之節點以節點FD表示。放大器303的輸出訊號的電位(從佈線OUT輸出的訊號)由儲存在節點FD中的電荷量決定。為了將電荷更確定地固持在節點FD中，電容器可以電連接至節點FD。
控制器103包含電晶體201及電晶體202。電晶體201的閘極電連接至佈線GL。電晶體201的源極和汲極中之一電連接至佈線SL。電晶體201的源極和汲極中之另一極電連接至電晶體202的閘極。電晶體202的源極和汲極中之一電連接至佈線VR。電晶體202的源極和汲極中之另一極電連接至發光元件102的成對電極之一。發光元件102的成對電極中之另一極電連接至佈線VB。佈線VR是電源線。
此外，在圖2A中，電容器203包含在控制器103中，電容器203的成對電極中之一電連接至電晶體202的閘極以及電晶體201的源極和汲極中之另一極，電容器203的成對電極中之另一電極電連接至佈線CS；但是，本發明的一實施例不限於此。舉例而言，如圖4A中所示般，不一定要設置佈線CS且電容器203的成對電極中之另一電極可以電連接至電晶體202的源極和汲極中之一(或佈線VR)。圖4A至4D顯示僅有顯示元件101的配置；實際上，類似於圖2A，光感測器301及顯示元件101電連 接至相同佈線VR。
此外，如圖4B中所示般，可以省略電容器203。舉例而言，可以使用關閉狀態電流相當小的電晶體作為電晶體201，藉此可將電晶體202的閘極電位長時間固持，因而省略作為固持電容器的電容器203。使用通道形成在氧化物半導體層中的電晶體作為關閉狀態電流相當小的電晶體。此外，取代電容器203的設置，可以有效地使用電晶體202的寄生電容等等。
此外，控制器103的配置不限於圖2A、4A、及4B中所示的配置。舉例而言，可以使用圖4C中所示的配置。圖4C中所示的控制器103的配置包含電晶體204以及圖2A中所示的配置。電晶體204的源極和汲極中之一電連接至發光元件102的成對電極中之一，以及，電晶體204的源極和汲極中之另一極電連接至佈線VR。電晶體204的閘極電連接至佈線SA。可以說電晶體204設置成並聯電晶體202。
又或者，可以使用圖4D中所示的配置作為控制器103的配置。圖4D中所示的控制器103的配置包含電晶體205以及圖2A中所示的配置。電晶體205的源極和汲極中之一電連接至佈線VR，電晶體205的源極和汲極中之另一極電連接至電晶體202的源極和汲極中之一。電晶體205的閘極電連接至佈線ER。可以說電晶體205設置成串聯電晶體202。
在圖4C及4D所示的每一配置中，電容器203可以如 圖4A所示般設置或是如圖4B所示般省略。
此外，放大器303的配置不限於圖2A中所示的配置。舉例而言，可以使用圖5A中所示的配置。在圖2A中，電晶體306及305依此次序電串聯於佈線OUT與佈線VR之間；在圖5A中，電晶體305及306依此次序電串聯於佈線OUT與佈線VR之間。
又或者，可以使用圖5B及5C所示的任何配置作為放大器303的配置。圖5B及5C中所示的放大器303的配置包含電晶體307以及圖2A及圖5A中的任一圖所的配置。圖5B是電晶體307加至圖2A中所示的配置之實例，而圖5C是電晶體307加至圖5A中所示的配置之實例。在圖5B及5C中的每一圖中，電晶體307的源極和汲極之一電連接至佈線VR，而電晶體307的源極和汲極中之另一極電連接至電晶體305的閘極。電晶體307的閘極電連接至佈線RE。
在電晶體201、202、204、205、304、305、306、及307中的任一電晶體中，通道可以形成在氧化物半導體層中。通道可以形成在電晶體201、202、204、205、304、305、306、及307中的一或更多電晶體中的氧化物半導體層中，以及，通道可以形成在其它電晶體中的矽層中。
(佈線配置的變化)
圖2B是圖2A中所示的配置之圖形，其中，佈線VR、SE、OUT、TX、PR、SL、GL、VB、及CS延長。在圖 2B中，佈線PR、TX、SE、GL、CS、及VB彼此平行地配置，以及，佈線SL、OUT、及VR彼此並聯地配置以致於與佈線PR、TX、SE、GL、CS及VB交會。
圖2B中所示的配置應用至圖1B中所示的配置，其中，電源線VR在圖3中所示的二相鄰組之間共用。佈線的配置與圖2B相同。
佈線延伸的方向及佈線的配置(例如平行配置或佈線彼此交會的配置)有各種變化；可以交替地使用圖2B或圖3中所示的配置以外的任何配置。
此外，也是在採用上述圖4A至4D中所示的任何配置及/或圖5A至5C中所示的任何配置以取代圖2A中的控制器103及/或放大器303之情形中，每一佈線可以類似圖2B及3般在適當方向上延伸。
如圖1C及1D所示般，在眾多均包含顯示元件101和光感測器301的組以矩陣配置之情形中，在佈線延伸的方向上每一列或行之組110之間共用佈線。
此外，在多組中共用有相同電位或相同訊號輸入的佈線。舉例而言，在所有組之間共用佈線VB。在該情形中，佈線VB稱為「電極」而取代「佈線」。此外，舉例而言，在多組中共同佈線PR。關於其一實例，在多組之間共用佈線PR，其中，在光感測器301中同時執行重設操作及儲存操作。
電連接至光感測器的電源線也作為電連接至如上所述的包含發光元件的顯示元件的電源線，因此，能夠降低包 含在半導體裝置中的電源線的數目。依此方式，每一電源線的寬度可以增加以及提供具有高清晰度的半導體裝置。半導體裝置的清晰度可以增進並確保電源線的電位穩定度。電源線的電位穩定度導致包含發光元件的顯示元件之驅動電壓的穩定度及光感測器的驅動電壓的穩定度。亦即，即使在高清晰度半導體裝置中，包含發光元件的顯示元件的驅動電壓及光感測器的驅動電壓仍然可以穩定。因此，能夠提供具有高清晰度、高顯示品質、及物體的成像或偵測的高準確度的半導體裝置。
本實施例可以與任何其它實施例適當地結合。
(實施例2)
在本實施例中，使用上視圖及剖面視圖，說明根據本發明的一實施例之半導體裝置的更具體結構。
圖6是具有圖2B中所示的配置之半導體裝置的上視圖實施例。在圖6中，與圖2B中所示的相同部份以同於圖2B中所示的代號表示，並省略其說明。圖7是具有圖3中所示的配置之半導體裝置的上視圖實施例。在圖7中，與圖3中相同的部份以同於圖3中所示的代號表示，並省略其說明。此外，延著圖6及7中的線A1-A2、線B1-B2、及線C1-C2之剖面視圖分別是圖8A、8B及8C。在圖6、圖7及圖8A至8C中，顯示的元件尺寸與真實尺寸不同。在圖6及7中，為了易於瞭解視圖，未顯示發光元件102、基底、作為層間膜的絕緣層、等等。
使用圖6、圖7、及圖8A至8C，說明半導體裝置的更具體結構。
絕緣層501設在基底500上，以及，半導體層511a至511d設在絕緣層501上。
半導體層511a包含雜質區，雜質區含有賦予p型導電率或n型導電率的雜質元素。半導體層511a作為控制器103中的電晶體201中有通道形成的層(通道形成層)以及電容器203的成對電極中之一。
半導體層511b包含雜質區，雜質區含有賦予p型導電率或n型導電率的雜質元素。半導體層511b作為控制器103中的電晶體202中的通道形成層。
半導體層511c包含雜質區503a、雜質區503b、雜質區503c、設在雜質區503a與雜質區503b之間的第一半導體層、設在雜質區503b與雜質區503c之間的第二半導體層，雜質區503a含有賦予p型導電率及n型導電率中之一的雜質元素，雜質區503b含有賦予p型導電率及n型導電率中之另一導電率的雜質元素，雜質區503c含有賦予p型導電率及n型導電率中之另一導電率的雜質元素。在半導體層511c中，第一半導體層區可以含有濃度低於雜質區503a或雜質區503b中的雜質元素的濃度之賦予p型導電率或n型導電率之雜質元素。使用雜質區503a和503b以及設在它們之間的第一半導體區，以形成光電轉換器302。亦即，半導體層511c作為光電轉換器302。以圖8A中的中空箭頭標示光進入光電轉換器302的方向。半 導體層511c也作為放大器303中的電晶體304中的通道形成層。不僅可以使用包含p型導電率區及n型導電率區之此半導體層，也可以使用包含p型半導體層及n型半導體層之堆疊層，形成光電轉換器302。
半導體層511d包含雜質區，雜質區含有賦予p型導電率或n型導電率的雜質元素。半導體層511d作為放大器303中的電晶體305和306中的通道形成層。
本發明的一實施例不限於眾多半導體層形成在基底500上的上述實例。彼此電隔離的眾多半導體區可以形成在半導體基底中，以致於眾多半導體區可以設置成替代半導體層511a至511d。在該情形中，舉例而言，單晶半導體基底可以作為半導體基底；舉例而言，使用單晶矽基底。
絕緣層512設在半導體層511a至511d上。絕緣層512作為電晶體201、202、304、305、及306的閘極絕緣層以及電容器203的介電層。
導體層513a與部份半導體層511a重疊而以絕緣層512設於其間。與導體層513a重疊的部份半導體層511a是電晶體201的通道形成區。導體層513a作為電晶體201的閘極。導體層513a也作為佈線GL。雖然圖8A至8C中導體層513a與半導體層511a的眾多部份重疊，但是，導體層513a並非一定要與半導體層511a的眾多部份重疊。但是，藉由使導體層513a與半導體層511a的眾多部份相重疊，以增進電晶體201的切換特徵。與導體層513a重 疊的部份半導體層511a可以含有賦予p型導電率或n型導電率的雜質元素，所述雜質元素的濃度低於半導體層511a的雜質區(未與導體層513a及導體層513b和513c中任何層重疊的區域)中的雜質元素的濃度。
導體層513b與部份半導體層511a重疊而以絕緣層512設於其間。導體層513b作為電容器203的成對電極中之另一電極。與導體層513b重疊的部份半導體層511a可以含有賦予p型導電率或n型導電率的雜質元素，所述雜質元素的濃度低於半導體層511a的雜質區(未與導體層513a、513b和513c中的任何層重疊的區域)中的雜質元素的濃度。導體層513b也作為佈線CS。
導體層513c與部份半導體層511a及部份半導體層511b重疊而以絕緣層512設於其間。與導體層513c重疊的部份半導體層511b中的部份是電晶體202的通道形成區。導體層513c作為電晶體202的閘極。與導體層513c重疊的部份半導體層511a及/或部份半導體層511b可以含有賦予p型導電率或n型導電率的雜質元素，所述雜質元素的濃度低於半導體層511a及/或半導體層511b的雜質區(未與導體層513a、513b和513c中的任何層重疊的區域)中的雜質元素的濃度。
導體層513d與部份半導體層511c重疊而以絕緣層512設於其間。導體層513d作為佈線PR。與導體層513d重疊的部份半導體層511c可以含有賦予p型導電率或n型導電率的雜質元素，所述雜質元素的濃度低於半導體層 511c的雜質區(雜質區503a、503b和503c)中的雜質元素的濃度。
導體層513e與部份半導體層511c重疊而以絕緣層512設於其間。與導體層513e重疊的部份半導體層511c中是電晶體304的通道形成區。導體層513e作為電晶體304的閘極。導體層513e也作為佈線TX。與導體層513e重疊的部份半導體層511c可以含有賦予p型導電率或n型導電率的雜質元素，所述雜質元素的濃度低於半導體層511c的雜質區(雜質區503a、503b和503c)中的雜質元素的濃度。
導體層513f與部份半導體層511d重疊而以絕緣層512設於其間。與導體層513f重疊的部份半導體層511d中是電晶體305的通道形成區。導體層513f作為電晶體305的閘極。與導體層513f重疊的部份半導體層511d可以含有賦予p型導電率或n型導電率的雜質元素，所述雜質元素的濃度低於半導體層511d的雜質區(未與導體層513f及導體層513g中的任何層重疊的區域)中的雜質元素的濃度。
導體層513g與部份半導體層511d重疊而以絕緣層512設於其間。與導體層513g重疊的部份半導體層511d是電晶體306的通道形成區。導體層513g作為電晶體306的閘極。導體層513g也作為佈線SE。與導體層513g重疊的部份半導體層511d可以含有賦予p型導電率或n型導電率的雜質元素，所述雜質元素的濃度低於半導體層 511d的雜質區(未與導體層513f及導體層513g中的任何層重疊的區域)中的雜質元素的濃度。
絕緣層514設在絕緣層512上而以導體層513a至513g設於其間。
導體層515a經由通過絕緣層512和514的開口而電連接至半導體層511a中的眾多雜質區中之一。導體層515a作為佈線SL。
導體層515b經由通過絕緣層512和514的開口而電連接至半導體層511d中的眾多雜質區中之一。導體層515b作為佈線OUT。
導體層515c經由通過絕緣層514的開口而電連接至導體層513c，以及，經由通過絕緣層512和514的開口而電連接至半導體層511a中的眾多雜質區中之一。
導體層515d經由通過絕緣層512和514的開口而電連接至半導體層511b中的眾多雜質區中之一，以及，經由通過絕緣層512和514的開口而電連接至半導體層511d中的眾多雜質區中之一。導體層515d作為佈線VR。
導體層515e經由通過絕緣層512和514的開口而電連接至半導體層511c中的雜質區503a，以及，經由通過絕緣層514的開口而電連接至作為佈線PR的導體層513d。
導體層515f經由通過絕緣層512和514的開口而電連接至半導體層511c中的雜質區503c，以及，經由通過絕緣層514的開口而電連接至導體層513f。
導體層515g經由通過絕緣層512和514的開口而電連接至半導體層511b中的眾多雜質區之一。
絕緣層516設在絕緣層514上並以導體層515a至515g設於其間。
導體層517設在絕緣層516上，以及經由通過絕緣層516的開口而電連接至導體層515g。導體層517作為發光元件102的成對電極中之一。
絕緣層518設在導體層517上。
電場發光層519設在絕緣層518上。電場發光層519電連接至設有導體層517及未設有絕緣層518的區域中之導體層517。電場發光層519作為發光元件102的電場發光層。
導體層520設在電場發光層519上且電連接至電場發光層519。導體層520作為發光元件102的成對電極中之另一電極。導體層520也作為佈線VB。佈線VB可以在基底500上被處理成一形狀或是整個地形成在基底500上而未被處理成一形狀。
使用導體層517、電場發光層519、及導體層520，以形成發光元件102。二相鄰組110中的發光元件102藉由絕緣層518而彼此分開。在實施例中，發光元件102具有頂部發光結構；發光方向由圖8B中的中空箭頭標示。
雖然在本實施例中發光元件102具有光向上發射(在與朝向基底500的方向相反的方向上)的結構，但是，本發明的一實施例不限於此；舉例而言，可以使用光向上及 向下(在朝向基底500的方向)發射的結構。
有色層522設置成用於基底521的一平面以致於使來自電場發光層519的光透射。有色層522設置成僅使電場發光層519發射的光之某波長透射以提供某色光。有色層522作為濾光器。在電場發光層519的材料等等被適當地選取以致於發光元件102發射適當顏色的光之情形中，不一定要設置有色層522。未設置有色層522會導致光的損失及半導體裝置的耗電降低。
絕緣層523設置成用於基底521的平面而以有色層522設於其間。絕緣層523作為鈍化膜，用於防止有色層522中的雜質等等進入發光元件102等等。絕緣層523也作為平坦化膜，用於緩和設有有色層522的區域與未設有用於基底521的有色層522的區域之間的步階。
絕緣層524設置在絕緣層523與導體層520之間。絕緣層524作為發光元件102的密封構件，也作為基底520與521之間的密封劑。在絕緣層523與導體層520之間的空間可以由氣體填充，以取代絕緣層524的設置。
關於基底500及521，舉例而言，可以使用玻璃基底或塑膠基底。此外，不一定要設置基底500及521。
舉例而言，使用氧化鎵層、氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化鋁層、氮化鋁層、氧氮化鋁層、氮氧化鋁層、或氧化鉿層作為絕緣層501。舉例而言，氧化矽層、氧氮化矽層、等等可以作為絕緣層501。此外，鹵素可以包含在絕緣層501中。此外，可以應用至絕 緣層501的複數材料層堆疊可以作為絕緣層501。不一定要設置絕緣層501。
關於半導體層511a至511d，舉例而言，可以使用含有非晶半導體、微晶半導體、多晶半導體、或是單晶半導體的層。此外，包含屬於週期表第14族的半導體(例如矽)之半導體層可以作為半導體層511a至511d。
氧化物半導體層可以作為半導體層511a至511d。
在使用氧化物半導體層的情形中，較佳地使用至少含有銦(In)或鋅(Zn)的氧化物半導體。特別地，較佳地含有In和Zn。此外，較佳地含有鎵(Ga)作為用於降低使用氧化物半導體的電晶體的電特徵變異之穩定物。較佳地含有錫(Sn)作為穩定物。較佳地含有鉿(Hf)作為穩定物。較佳地含有鋁(Al)作為穩定物。
關於穩定物，可以含有例如鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、或鎦(Lu)等一或多種類鑭元素。
關於氧化物半導體，舉例而言，可以使用氧化銦；氧化錫、氧化鋅；例如In-Zn為基礎的氧化物、Sn-Zn為基礎的氧化物、Al-Zn為基礎的氧化物、Zn-Mg為基礎的氧化物、Sn-Mg為基礎的氧化物、In-Mg為基礎的氧化物、或In-Ga為基礎的氧化物等二成分金屬的氧化物；例如In-Ga-Zn為基礎的氧化物(也稱為IGZO)、In-Al-Zn為基礎的氧化物、In-Sn-Zn為基礎的氧化物、Sn-Ga-Zn為基 礎的氧化物、Al-Ga-Zn為基礎的氧化物、Sn-Al-Zn為基礎的氧化物、In-Hf-Zn為基礎的氧化物、In-La-Zn為基礎的氧化物、In-Ce-Zn為基礎的氧化物、In-Pr-Zn為基礎的氧化物、In-Nd-Zn為基礎的氧化物、In-Sm-Zn為基礎的氧化物、In-Eu-Zn為基礎的氧化物、In-Gd-Zn為基礎的氧化物、In-Tb-Zn為基礎的氧化物、In-Dy-Zn為基礎的氧化物、In-Ho-Zn為基礎的氧化物、In-Er-Zn為基礎的氧化物、In-Tm-Zn為基礎的氧化物、In-Yb-Zn為基礎的氧化物、或In-Lu-Zn為基礎的氧化物等三成分金屬元素氧化物；例如In-Sn-Ga-Zn為基礎的氧化物、In-Hf-Ga-Zn為基礎的氧化物、In-Al-Ga-Zn為基礎的氧化物、In-Sn-Al-Zn為基礎的氧化物、In-Sn-Hf-Zn為基礎的氧化物、或In-Hf-Al-Zn為基礎的氧化物等四成分金屬元素氧化物。
在本明說明書中，舉例而言，「In-Ga-Zn為基礎的氧化物」意指含有In、Ga、及Zn作為其主成分的氧化物，對於In：Ga：Zn的比例並無特別限定。In-Ga-Zn為基礎的氧化物可以含有In、Ga、及Zn以外的金屬元素。
此外，可以使用化學式InMO3(ZnO)m(m>0，m不是整數)表示的材料作為氧化物半導體，其中，M代表選自Ga、Fe、Mn、及Co之一或更多金屬元素。此外，關於氧化物半導體，可以使用In3SnO5(ZnO)n(n>0，n是整數)表示的材料。
舉例而言，能夠使用原子比為In：Ga：Zn=1：1：1(=1/3：1/3：1/3)或In：Ga：Zn=2：2：1(=2/5：2/5：1/5)的In- Ga-Zn為基礎的氧化物、或是成分接近任何上述成分的氧化物。或者，可以使用原子比為In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)、或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的In-Sn-Zn為基礎的氧化物、或是成分接近任何上述成分的氧化物。
但是，不限於上述材料，可以考慮半導體特徵(例如，遷移率、臨界電壓、及變異)而使用具有適當成分的材料。此外，考慮半導體特徵，較佳的是適當地調整載子密度、雜質濃度、缺陷密度、金屬元素與氧之間的原子比、原子間距離、密度、等等。
舉例而言，以In-Sn-Zn為基礎的氧化物，相當容易呈現高遷移率。但是，即使使用In-Ga-Zn為基礎的氧化物，仍然可以藉由降低In-Ga-Zn為基礎的氧化物塊體中的缺陷密度而增加遷移率。
注意，舉例而言，「具有原子比為In：Ga：Zn=a：b：c(a+b+c=1)的氧化物之成分接近具有原子比為In：Ga：Zn=A：B：C(A+B+C=1)的氧化物之成分」的說明意指a、b、及c滿足下述關係：(a-A)2+(b-B)2+(c-C)2≦r2，其中，舉例而言，r是0.05。同理可用於其它氧化物。
氧化物半導體可以是單晶或非單晶。在後一情形中，氧化物半導體可以是非晶的或多晶的。此外，氧化物半導體可以具有處於非晶狀態的包含晶體部份的結構或是非非晶的。
非晶氧化物半導體可以相當容易地設有平坦表面，使電晶體中的介面散射降低，以致於相當容易呈現相當高的遷移率。
在具有結晶性的氧化物半導體中，塊體中的缺陷可以進一步降低，以及，藉由增進其表面平坦度，可以呈現遷移率高於非晶氧化物半導體層的遷移率。為了增進其表面平坦度，氧化物半導體較佳地形成於平坦表面上；具體而言，氧化物半導體較佳地形成於平均表面粗糙度(Ra)為1 nm或更低、較佳的是0.3nm或更低、又較佳的是0.1 nm或更低之表面上。
平均表面粗糙度(Ra)是JIS B 0601定義的中心線平均粗糙度之三維展開版，以致能夠應用至表面，且Ra可以表示為「從參考表面至特定表面的偏移絕對值的平均值」且由下述公式1界定。
在上述公式中，S0代表要測量的平面的面積(由座標(x1,y1)、(x1,y2)、(x2,y1)、及(x2,y2)表示的四點所界定的長方形區)，Z0代表平面的平均高度。使用原子力顯微鏡(AFM)，測量平均表面粗糙度Ra。
以濺射法，較佳地形成氧化物半導體。舉例而言，藉由使用任何上述氧化物靶，以濺射法形氧化物半導體層。
99.99%或更高的高純度靶造成抑制鹼金屬、氫原子、氫分子、水、羥基、氫化物、等等進入氧化物半導體層。 此外，使用靶造成氧化物半導體層中例如鋰、鈉、或鉀等鹼金屬的濃度降低。
In-Sn-Zn為基礎的氧化物稱為ITZO。在使用ITZO作為氧化物半導體層的情形中，舉例而言，使用成分為具有In：Sn：Zn為1：2：2、2：1：3、1：1：1或20：45：35的原子比之氧化物靶。
此外，在形成氧化物半導體層時，將濺射設備中的處理室的壓力設定在0.4 Pa或更低，可以抑制例如鹼金屬或氫等雜質混入要形成的物體或物體的表面。氫可包含於不僅是呈氫原子形式且亦呈氫分子、水、羥基或某些情況中的氫化物形式的物體中。
此外，藉由使用捕獲真空泵(例如低溫泵)作為濺射設備的腔室之抽真空系統，可以抑制來自抽真空系統的例如鹼金屬、氫原子、氫分子、水、羥基、或氫化物等雜質的逆流。抽真空單元可以是設有冷阱的渦輪泵。
在形成氧化物半導體之後，假使需要時，可以在含有儘可能少的氫及濕氣(氮氛圍、氧氛圍、乾空氣氛圍(舉例而言，關於濕氣，露點是-40℃或更低，較佳地-60℃或更低)等等)之氛圍中，在等於或高於200℃且低於或等於450℃的溫度下，執行熱處理。此熱處理稱為脫氫或脫水，用於使H、OH等等從氧化物半導體層脫附；在惰性氛圍中溫度升高且在熱處理期間切換至含氧的氛圍之情形中，或是在熱處理中使用氧氛圍的情形中，此熱處理也稱為用於供氧的處理。
關於氧化物半導體層，使用因降低例如濕氣、氫、及鹼金屬元素(例如作為電子施子(施子)的鈉或鋰)等雜質而純化的氧化物半導體層。根據二次離子質譜儀(SIMS)之氧化物半導體層中的氫的濃度範圍小於或等於5x1019/cm3、較佳地小於或等於5x1018/cm3、又更佳地小於或等於5x1017/cm3、仍然又較佳地小於或等於1×1016/cm3。此外，根據霍爾效應測量的氧化物半導體層的載子密度小於1×1014/cm3、較佳地小於1×1012/cm3、又較佳地小於1×1011/cm3。此外，氧化物半導體的能隙是2 eV或更高，較佳地2.5 eV或更高，又較佳地3 eV或更高。
已有文獻指出氧化物半導體對於雜質不敏感，即使可觀數量的金屬雜質含於膜中時仍然不會有問題，因此，也可以使用含有例如鈉等大量鹼金屬且不昂貴的鈉鈣玻璃(Kamiya,Nomura，及Hosono等所著的「Engineering application of solid state physics：Carrier Transport Properties and Electronic Structures of Amorphous Oxide Semiconductors：The present status」,KOTAI BUTSURI(SOLID STATE PHYSICS),2009,Vol.44,pp.621-633)。但是此考量並不適當。鹼金屬不是氧化物半導體的元素，因此是雜質。而且，在鹼土金屬不是氧化物半導體的成分之情形中，鹼土金屬是雜質。當絕緣膜是氧化物時，鹼金屬，特別是Na擴散至接觸氧化物半導體膜的絕緣膜中。此外，在氧化物半導體層中，Na進入或切斷金屬與氧化物半導體的成分之氧之間的鍵。結果，舉例而言，發生 例如導因於臨界電壓在負方向上偏移之電晶體常開狀態、或遷移率降低等電晶體特徵劣化；此外，也發生特徵變異。當氧化物半導體層中的氫濃度很低時，導因於雜質之此特徵變異及電晶體特徵劣化顯著地出現。因此，當氧化物半導體層中的氫濃度小於或等於1×1018/cm3時，特別地，較佳地小於或等於1×1017/cm3時，上述雜質濃度較佳地儘可能降低。具體而言，根據二次離子質譜儀之Na的濃度範圍降低至較佳地小於或等於5x1016/cm3、又較佳地小於或等於1×1016/cm3、仍又更佳地小於或等於1×1015/cm3。此外，根據二次離子質譜儀之鋰(Li)濃度降低至較佳地小於或等於5×1015/cm3、又較佳地小於或等於1×1015/cm3。此外，根據二次離子質譜儀之鉀(K)濃度降低至較佳地小於或等於5×1015/cm3、又較佳地小於或等於1×1015/cm3。
已知藉由SIMS，當測量層中的鹼金屬元素或氫的濃度時，原理上難以準確地取得樣品表面近處中或使用不同材料形成的堆疊層之間的介面近處中的資料。因此，在以SIMS分析厚度方向上層中的鹼金屬元素或氫的濃度之分佈的情形中，值沒有大變化且值幾乎是固定的層之區域中的平均值被採用作為鹼金屬元素或氫的濃度。此外，在層的厚度小的情形中，由於與層相鄰的另一層的鹼金屬元素或氫的濃度之影響，在某些情形中幾乎未發現值幾乎固定的此區域。在該情形中，採用層存在的區域之鹼金屬元素或氫的濃度的最大值或最小值作為層的鹼金屬元素或氫的 濃度。此外，在具有最大值的山狀峰值或具有最小值的谷狀峰值未存在於層存在的區域中的情形中，採用轉折點的值作為鹼金屬元素或氫的濃度。
通道形成在氧化物半導體層中的電晶體的關閉電流密度可以抑制至小於或等於100 yA/μm，較佳地小於或等於10 yA/μm，又較佳地小於或等於1 yA/μm。
此外，以例如Sn等賦予p型導電率的雜質來摻雜氧化物半導體層，以致於使得氧化物半導體層具有弱的p型導電率，因而可以降低通道形成在氧化物半導體層中的電晶體的關閉狀態電流。
關於氧化物半導體，可以使用包含以c軸對齊的晶體之氧化物(也稱為C軸對齊晶體(CAAC))，當從a-b平面、上表面、或介面的方向觀看時，C軸對齊晶體具有三角形或六角形原子配置。在晶體中，金屬原子延著c軸以層疊方式配置，或者金屬原子及氧原子延著c軸以層疊方式配置，以及，a軸或b軸的方向在a-b平面上變化(晶體圍繞c軸扭轉)。
廣義而言，包含CAAC的氧化物意指包含一相位的非單晶氧化物，所述相位具有從垂直於a-b平面的方向觀看時具有三角形、六角形、正三角形、或正六角形的原子配置，且當從垂直於c軸方向觀看時，金屬原子以層疊方式配置或是金屬原子及氧原子以層疊方式配置。
CAAC不是單晶，但是並非僅由非晶狀態組成。此外，雖然，CAAC包含晶化部(結晶部)，但是，在一結晶 部與另一結晶部之間的邊界在某些情形中並不清楚。
在氧包含於CAAC中的情形中，氮可以取代包含於CAAC中的部份氧。包含於CAAC中的個別結晶部的c軸可以在一方向上對齊(例如，與設有CAAC的基底表面或CAAC的上表面相垂直之方向)。或者，包含於CAAC中各別結晶部的a-b平面的法線可以在一方向上對齊(例如，與設有CAAC的基底表面或CAAC的上表面相垂直之方向)。
CAAC視其成分等而變成導體、半導體、或絕緣體。CAAC視其成分等而使可見光透射或不透射。
關於此CAAC的實施例，有形成為膜狀且當從與膜的上表面或設有CAAC的基底的表面垂直的方向觀測時具有三角形或六角形的原子配置之晶體，以及，其中，當觀測膜的剖面時，金屬原子以層疊方式配置或是金屬原子與氧原子(或氮原子)以層疊方式配置。
將使用圖16A至16E、圖17A至17C、及圖18A至18C，詳述CAAC的晶體結構之實施例。在圖16A至16E、圖17A至17C、及圖18A至18C中，除非另外指明，否則，垂直方向相當於c軸方向及垂直於c軸方向的平面相當於a-b平面。簡述的「上半部」及簡述的「下半部」意指在a-b平面上方的上半部、以及在a-b平面下方的下半部(相對於a-b平面的上半部及下半部)。此外，在圖16A至16E中，由圓圈圍繞的O代表四配位O，由雙圓圈圍繞的O代表三配位O。
圖16A顯示包含一個六配位In原子及接近In原子的六個四配位氧(於下稱為四配位O)原子的結構。在本說明書中，僅顯示接近一金屬原子的氧原子的結構稱為小基團。圖16A中的結構真實上為八面體結構，但是，為了簡明起見而顯示為平面結構。三個四配位O原子存在於圖16A中的上半部及下半部中。在圖16A中所示的小基團中，電荷為0。
圖16B顯示包含一個五配位Ga原子、接近Ga原子的三個三配位氧(於下稱為三配位O)原子、及接近Ga原子的二個四配位O原子之結構。所有三個三配位O原子存在於a-b平面上。一個四配位O原子存在於圖16B中的上半部及下半部中。由於In原子具有五個配位基，所以，In原子也具有圖16B中所示的結構。在圖16B中所示的小基團的電荷為0。
圖16C顯示包含一個四配位Zn原子及接近Zn原子的四個四配位O原子之結構。在圖16C中，一四配位O原子存在於上半部，三個四配位O原子存在於下半部中。或者，在圖16C中，三個四配位O原子存在於上半部中以及一個四配位O原子存在於下半部中。在圖16C中所示的小基團的電荷為0。
圖16D顯示包含一個六配位Sn原子及接近Sn原子的六個四配位O原子之結構。在圖16D中，三個四配位O原子存在於上半部及下半部中。在圖16D中所示的小基團的電荷為+1。
圖16E顯示包含二個Zn原子的小基團。在圖16E中，一個四配位O原子存在於上半部及下半部中。在圖16E中所示的小基團的電荷為-1。
在本說明書中，具有眾多小基團的基團稱為中基團，以及，具有眾多中基團的基團稱為大基團(也稱為單一胞)。
現在，將說明將小基團彼此接合的規則。相對於圖16A中的六配位In原子之上半部中的三個O原子均在向下方向上具有三個接近的In原子，以及，在下半部中的三個O原子在向上方向上具有三個接近的In原子。圖16B中相對於五配位Ga原子的上半部中的一個O原子在向下方向具有一個接近的Ga原子，以及，在下半部中的一個O原子在向上方向上具有一個接近的Ga原子。圖16C中相對於一四配位Zn原子的上半部中的一個O原子在向下方向上具有一個接近的Zn原子，以及，在下半部中的三個O原子在向上方向上具有三個接近的Zn原子。依此方式，在金屬原子上方的四配位O原子的數目等於接近四配位O原子且在四配位O原子的下方之金屬原子數目；類似地，在金屬原子下方的四配位O原子的數目等於接近四配位O原子且在四配位O原子的上方之金屬原子的數目。由於四配位O原子的軸數是4，所以，接近O原子及在O原子的下方之金屬原子數目與接近O原子且在O原子的上方之金屬原子數目之總合為4。因此，當在金屬原子上方的四配位O原子的數目與在另一金屬原子下方的 四配位O原子的數目之總合為4時，二種包含金屬原子的小基團可以彼此接合。舉例而言，在六配位金屬(In或Sn)原子經由下半部中的三個四配位O原子接合的情形中，其接合至五配位金屬(Ga或In)原子或四配位金屬(Zn)原子。
軸數為4、5、或6的金屬原子經由c軸方向上的四配位O原子而接合至另一金屬原子。此外，藉由結合眾多小基團以致於層疊結構的總電荷為0，也以不同方式形成中基團。
圖17A顯示包含於In-Sn-Zn-O為基礎的材料之層疊結構中的中基團的模型。圖17B顯示包含三個中基團的大基團。圖17C顯示從c軸方向觀測的圖17B中的層疊結構的情形中之原子配置。
在圖17A中，為簡明起見而省略三配位O原子，以及，以圓圈顯示四配位O原子；圓圈數目顯示四配位O原子的數目。舉例而言，存在於相對於Sn原子的上半部及下半部中的三個四配位O原子以圓圈3表示。類似地，在圖17A中，存在於相對於In原子的上半部及下半部中的一個四配位O原子以圓圈1表示。圖17A也顯示接近下半部中的一個四配位O原子及上半部中的一個三個四配位O原子的Zn原子、以及接近上半部中的一個四配位O原子及下半部中的三個四配位O原子之Zn原子。
在包含於圖17A中的In-Sn-Zn-O為基礎的材料的層疊結構中的中基團中，從頂部依序地，接近上半部及下半 部中的三個四配位O原子之Sn原子接合至接近上半部及下半部中的一個四配位O原子之In原子、In原子接合至接近上半部中的三個四配位O原子之Zn原子、Zn原子經由相對於Zn原子的下半部中的一個四配位O原子而接合至接近上半部及下半部中的三個四配位O原子之In原子、In原子接合至包含二個Zn原子且接近上半部中的一個四配位O原子的小基團，以及，小基團經由相對於小基團之下半部中一個四配位O原子而接合至接近上半部及下半部中的三個四配位O原子之Sn原子。眾多這些中基團接合，以形成大基團。
此處，將三配位O原子的一鍵的電荷及四配位O原子的一鍵的電荷分別假定為-0.667和-0.5。舉例而言，(六配位或五配位)In原子的電荷、(四配位)Zn原子的電荷、及(五配位或六配位)Sn原子的電荷分別為+3、+2、及+4。因此，包含Sn原子的小基團中的電荷為+1。因此，需要抵消+1的-1電荷以形成包含Sn原子的層疊結構。關於具有-1的電荷之結構，可為如圖16E所示之包含二個Zn原子的小基團。舉例而言，藉由包含二個Zn原子的一個小基團，可以抵消包含Sn原子的一個小基團的電荷，以致於層疊結構的總電荷結果為0。
具體而言，藉由重複圖17B中所示的大基團時，形成In-Sn-Zn-O為基礎的晶體(In2SnZn3O8)。In-Sn-Zn-O為基礎的晶體之層疊結構表示為成分公式In2SnZn2O7(ZnO)m(m為0或自然數)。
上述規則也應用至下述氧化物：例如In-Sn-Ga-Zn為基礎的氧化物等四成分金屬氧化物；例如In-Ga-Zn為基礎的氧化物(也稱為IGZO)、In-Al-Zn為基礎的氧化物、Sn-Ga-Zn為基礎的氧化物、Al-Ga-Zn為基礎的氧化物、Sn-Al-Zn為基礎的氧化物、In-Hf-Zn為基礎的氧化物、In-La-Zn為基礎的氧化物、In-Ce-Zn為基礎的氧化物、In-Pr-Zn為基礎的氧化物、In-Nd-Zn為基礎的氧化物、In-Sm-Zn為基礎的氧化物、In-Eu-Zn為基礎的氧化物、In-Gd-Zn為基礎的氧化物、In-Tb-Zn為基礎的氧化物、In-Dy-Zn為基礎的氧化物、In-Ho-Zn為基礎的氧化物、In-Er-Zn為基礎的氧化物、In-Tm-Zn為基礎的氧化物、In-Yb-Zn為基礎的氧化物、或In-Lu-Zn為基礎的氧化物等三成分金屬氧化物；例如In-Zn為基礎的氧化物、Sn-Zn為基礎的氧化物、Al-Zn為基礎的氧化物、Zn-Mg為基礎的氧化物、Sn-Mg為基礎的氧化物、In-Mg為基礎的氧化物、及In-Ga為基礎的氧化物等二金屬成分氧化物。
舉例而言，圖18A顯示包含於In-Ga-Zn-O為基礎的材料的層疊結構中的中基團的模型。
在圖18A中包含於In-Ga-Zn-O為基礎的材料的層疊結構中的中基團中，從頂部依序地，接近上半部及下半部中的三個四配位O原子之In原子接合至接近上半部中的一個四配位O原子之Zn原子、Zn原子經由相對於Zn原子之下半部中三個四配位O原子而接合至接近上半部及下半部中的一個四配位O原子之Ga原子、Ga原子經由相對 於Ga原子之下半部中一個四配位O原子而接合至接近上半部及下半部中的三個四配位O原子之In原子。眾多這些中基團接合，以形成大基團。
圖18B顯示包含三個中基團的大基團。圖18C顯示從c軸方向觀測的圖18B中的層疊結構之情形中之原子配置。
此處，由於(六配位或五配位)In原子的電荷、(四配位)Zn原子的電荷、及(五配位)Ga原子的電荷分別為+3、+2、+3，所以，包含In原子、Zn原子、及Ga原子中任何原子的小基團的電荷為0。結果，具有這些小基團的結合之中基團的總電荷總是結果為0。
為了形成In-Ga-Zn-O為基礎的材料之層疊結構，不僅使用圖18A中所示的中基團，也可使用不同於圖18A中的配置之In原子、Zn原子、及Ga原子的配置的中基團，以形成大基團。
關於絕緣層512，舉例而言，使用可以應用至絕緣層501的材料層。材料層的堆疊可以應用至絕緣層512且作為絕緣層512。
例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧等金屬材料形成的層可以作為導體層513a至513g中的任何導體層。舉例而言，使用Cu-Mg-Al合金。此外，也可使用含有導體金屬氧化物的層作為導體層513a至513g中的任何導體層。關於導體金屬氧化物，例如氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)等金屬氧化物、氧化銦 及氧化錫的合金(In2O3-SnO2，在某些情形中縮寫為ITO)、或是氧化銦及氧化鋅的合金(In2O3-ZnO)；或者，舉例而言，可以使用含有矽的金屬氧化物、氧化矽、或氮。可以應用至導體層513a至513g中每一層的材料層的堆疊可以作為導體層513a至513g中的任一層。舉例而言，可以使用包含Cu-Mg-Al合金的層及包含Cu的層之堆疊層結構。舉例而言，氮化組層及鎢層的堆疊可以作為導體層513a至513g中的每一層。導體層513a至513g中的任一層的側表面可以是錐狀的。
關於絕緣層514，舉例而言，使用可以應用至絕緣層501的材料的層。可以應用至絕緣層501的材料層的堆疊可以作為絕緣層514。舉例而言，使用氧氮化矽層及氮氧化矽層的堆疊，形成絕緣層514。
關於導體層515a至515g中的任一層，可以使用可應用至導體層513a至513g中的每一層的材料之層。可以應用至導體層515a至515g中每一層的材料層的堆疊可以作為導體層515a至515g中的任一層。舉例而言，使用鈦層、鋁層、及鈦層的堆疊作為導體層515a至515g中的每一層。導體層515a至515g中的任一層的側表面可以是錐狀的。
關於絕緣層516，舉例而言，使用可以應用至絕緣層512的材料的層。可以應用至絕緣層516的材料層的堆疊可以作為絕緣層516。
關於導體層517，可以使用能夠反光且可應用至導體 層513a至513g中的每一層的材料之層。可以應用至導體層517中的材料層的堆疊可以作為導體層517。本發明的一實施例不限於此；在雙發光結構的情形中，光可通過且可以應用至導體層513a至513g中的每一層的材料層可以作為導體層517。導體層517的側表面可以是錐狀的。
關於絕緣層518，舉例而言，可以使用有機絕緣層或無機絕緣層。
電場發光層519是發射呈現一顏色的單色光之層。關於電場發光層519，舉例而言，使用發出一顏色的光之發光材料的發光層。也可以使用發射不同顏色的光之發光層的堆疊，以形成電場發光層519。關於發光材料，可以使用例如螢光材料或磷光材料等電場發光材料。包含眾多電場發光材料的材料可以作為發光材料。舉例而言，使用發出藍光的螢光材料層、發出橘光的第一磷光材料層、及發出橘光的第二磷光材料層之堆疊，可以形成發出白光的發光層。此外，關於電場發光材料，可以使用有機電場發光材料或無機電場發光材料。此外，除了發光層之外，電場發光層還包含電洞注入層、電洞傳輸層、電子注入層、及電子傳輸層中之一或更多。
光可以通過且可以應用至導體層513a至513g中的每一層之材料的層可以作為導體層520。使用可以應用至導體層520的材料層的堆疊作為導體層520。導體層520的側表面可以是錐狀的。
關於有色層522，舉例而言，可以使用包含使紅光、 綠光、或藍光通過之染料或顏料的層。此外或是替代地，包含使青光、洋紅色光、或黃光通過之染料或顏料的層可以作為有色層522。
關於絕緣層523，舉例而言，使用可以應用至絕緣層501的材料之層。可以應用至絕緣層523的材料層的堆疊可以作為絕緣層523。不一定要設置絕緣層523。
關於絕緣層524，舉例而言，使用可以應用至絕緣層501的層或樹脂材料層。可以應用至絕緣層524的材料層的堆疊可以作為絕緣層524。
此外，可以設置遮光層以用於部份基底500及/或部份基底521。藉由遮光層可以抑制入射至電晶體的不必要的光等等。
在圖8A至8C中，閘極僅設於電晶體(電晶體201、電晶體202、電晶體304、電晶體305、電晶體306)的半導體層上。但是，本發明的一實施例不限於此。閘極可以僅設於電晶體(電晶體201、電晶體202、電晶體304、電晶體305、電晶體306)的半導體層之下。或者，在電晶體(電晶體201、電晶體202、電晶體304、電晶體305、電晶體306)中，可以設置二閘極而在它們之間可以設有半導體層。在電晶體包含二閘極而以半導體層設於其間的情形中，閘極之一可以被供予用於控制電晶體的切換之訊號，而這些閘極中之另一閘極可以被供予電位。在該情形中，具有相同位準的電位可以供應至二閘極，或者，例如接地電位等固定電位可以僅供應至這些閘極中的另一閘極 。藉由控制供應至這些閘極中的另一閘極的電位的位準，可以控制電晶體的臨界電壓。只要不會不利於電晶體的臨界電壓，這些閘極中的另一閘極可以處於浮動狀態，其為電絕緣狀態。
電晶體201、電晶體202、電晶體304、電晶體305、及電晶體306中的任一電晶體的上述結構可以應用至圖4A至4D中的電晶體204及205中的任一電晶體以及圖5A至5C中的電晶體307。
電連接至光感測器的電源線(對應於導體層515d)也作為電連接至包含發光元件的顯示元件之電源線(對應於導體層515d)，因而降低包含在半導體裝置中的電源線的數目。依此方式，增加每一電源線的寬度以及提供具有高清晰度的半導體裝置。因此，能夠增進半導體裝置的清晰度並確保電源線的電位穩定度。電源線的電位穩定度導致包含發光元件的顯示元件的驅動電壓的穩定度以及光感測器的驅動電壓的穩定度。亦即，即使在高清晰度半導體裝置中，包含發光元件的顯示元件的驅動電壓以及光感測器的驅動電壓可以穩定。因此，可提供具有高清晰度、高顯示品質、及高準確度的物體成像或偵測的半導體裝置。
本實施例可以與任何其它實施例適當地結合。
(實施例3)
在本實施例中，說明半導體裝置的驅動方法實例。
(光感測器的驅動方法)
說明光感測器的驅動方法實例。
(光感測器的驅動方法1)
說明具有圖2A和2B、圖3、及圖5A中所示的配置之光感測器301的驅動方法。圖9A是時序圖的實例，說明圖2A和2B、圖3、及圖5A中所示的每一佈線(佈線TX、佈線PR、佈線SE、佈線OUT)及節點FD的電位變化。在本實施例中，以光二極體作為光電轉換器302為例說明。
在圖9A的時序圖中，為了容易瞭解光感測器301的操作，假定佈線TX、佈線SE、及佈線PR被供予高位準電位及低位準電位。具體而言，假定佈線TX被供予高位準電位HTX以及低電位LTX；佈線SE被供予高位準電位HSE及低位準電位LSE；以及，佈線PR被供予高位準電位HPR及低位準電位LPR。佈線VR被供予預定電位，舉例而言，高位準電源電位VDD。
雖然假定電晶體304、305、及306是n通道電晶體以作說明，但是，本發明的一實施例不限於此；電晶體304、305、及306中之一或更多是p通道電晶體。也是在電晶體304、305、及306中之一或更多或是每一電晶體為p通道電晶體的情形中，每一佈線的電位設定成使得電晶體的ON/OFF與下述說明相同。
首先，在時間T1，佈線TX的電位從電位LTX切換 至電位HTX。結果，電晶體304開啟。在時間T1，佈線SE被供予電位LSE，佈線PR被供予電位LPR。
在時間T2，佈線PR電位從電位LPR切換至電位HPR。在時間T2，佈線TX的電位保持在電位HTX，以及，佈線SE的電位保持在電位LSE。結果，順向偏壓施加至光電轉換器302。因此，佈線PR的電位HPR被供應至節點FD；如此，使固持於節點FD的電荷放電。
然後，在時間T3，佈線PR電位從電位HPR切換至電位LPR。一直到正好在時間T3之前，節點FD的電位一直保持在電位HPR。因此，當佈線PR的電位改變至電位LPR時，反向偏壓電壓施加至光電轉換器302。然後，光(例如要被偵測的物體上反射的光)進入正被施予反向偏壓電壓的光電轉換器302，因而電流(光電流)從光電轉換器302的陰極流至陽極。光電流量根據入射光的強度而變。亦即，隨著進入光電轉換器302的光的強度愈高，光電流量愈高且在節點FD與光電轉換器302之間傳送的電荷愈大；隨著進入光電轉換器302的光強度愈低，光電流量降低且節點FD與光電轉換器302之間傳送的電荷量愈少。因此，光強度愈高，則節點FD的電位變化愈大；光的強度愈低，則節點FD的電位變化愈小。
在時間T4，佈線TX的電位從電位HTX改變至電位LTX，以致於電晶體304關閉。結果，電荷停止在節點FD與光電轉換器302之間傳送，以致於節點FD的電位固定。
在時間T5，佈線SE的電位從電位LSE改變至電位HSE，以致於電晶體306開啟。結果，根據節點FD的電位，電荷在佈線VR與佈線OUT之間傳送。
在時間T5之前，完成佈線OUT的電位設定在預定電位的操作(預充電操作)。圖9A顯示佈線OUT的電位在時間T5之前預充電至低位準電位且從時間T5至T6根據光強度而增加；但是，本發明的一實施例不限於此情形。佈線OUT的電位在時間T5之前可以預充電至高位準電位，以及，從時間T5至T6根據光強度而降低。
舉例而言，以下述方式執行預充電操作：佈線OUT及被供予預定電位的佈線經由例如電晶體等切換元件而彼此電連接且電晶體開啟。在完成預充電操作之後，電晶體關閉。
接著，在時間T6，佈線SE的電位從電位HSE切換至電位LSE，以致於電荷停止從佈線VR傳送至佈線OUT，因而使佈線OUT的電位固定。佈線OUT的此電位對應於光感測器301的輸出訊號的電位。輸出訊號的電位包含關於要被偵測的物體之資料。
在此方法中，當佈線TX的電位在時間T1及時間T4改變時，節點FD的電位由佈線TX與節點FD之間的寄生電容改變。假使此電位改變大時，輸出訊號無法正確地輸出。為了在改變佈線TX的電位時抑制節點FD的電位變化，有效的是降低電晶體304的閘極與源極之間的或是閘極與汲極之間的電容。此外，增加電晶體305的閘極電容 是有效的。又或者，有效的是電連接電容器至節點FD。舉例而言，藉由採取適當的措施，則在圖9A中，改變佈線TX的電位時此節點FD的電位變化被視為可忽略的。
上述是具有圖2A和2B、圖3、及圖5A中所示的配置之光感測器301的驅動方法。
(光感測器的驅動方法2)
接著，說明具有圖5B和5C中所示的任何配置之光感測器301的驅動方法。圖9B是時序圖的實例，說明圖5B和5C中所示的每一佈線(佈線TX、佈線RE、佈線SE、佈線OUT)及節點FD的電位變化。在本實施例中，以光二極體作為光電轉換器302為例說明。
在圖9B的時序圖中，為了容易瞭解光感測器301的操作，假定佈線TX、佈線RE、及佈線SE被供予高位準電位及低位準電位。具體而言，假定佈線TX被供予高位準電位HTX以及低電位LTX；佈線SE被供予高位準電位HSE及低位準電位LSE；以及，佈線RE被供予高位準電位HRE及低位準電位LRE。佈線PR被供予預定電位，舉例而言，低位準電源電位VSS。
雖然假定電晶體304、305、306、及307是n通道電晶體以作說明，但是，本發明的一實施例不限於此；電晶體304、305、306及307中之一或更多是p通道電晶體。也是在電晶體304、305、306及307中之一或更多或是每一電晶體為p通道電晶體的情形中，每一佈線的電位設定 成使得電晶體的ON/OFF與下述說明相同。
首先，在時間T1，佈線TX的電位從電位LTX切換至電位HTX。結果，電晶體304開啟。在時間T1，佈線SE被供予電位LSE，佈線RE被供予電位LRE。
接著，在時間T2，佈線RE的電位從電位LRE切換至電位HRE。結果，電晶體307開啟。在時間T2，佈線TX的電位保持在電位HTX，以及，佈線SE的電位保持在電位LSE。結果，節點FD被供予電源電位VDD，因而將節點FD固持的電荷重設。此外，逆向偏壓電壓施加至光電轉換器302。
然後，在時間T3，佈線RE的電位從電位HRE切換至電位LRE。直到正好在時間T3之前，節點FD的電位保持在電源電位VDD。因此，即使在佈線RE的電位變成電位LRE之後，反向偏壓電壓保持施加至光電轉換器302。然後，光進入正被施予反向偏壓電壓的光電轉換器302，因而光電流從光電轉換器302的陰極流至陽極。光電流量根據入射光的強度而變。亦即，隨著進入光電轉換器302的光的強度愈高，光電流量愈高且在節點FD與光電轉換器302之間傳送的電荷愈大；隨著進入光電轉換器302的光強度愈低，光電流量降低且節點FD與光電轉換器302之間傳送的電荷量愈少。因此，光強度愈高，則節點FD的電位變化愈大；光的強度愈低，則節點FD的電位變化愈小。
接著，在時間T4，佈線TX的電位從電位HTX改變 至電位LTX，以致於電晶體304關閉。結果，電荷停止在節點FD與光電轉換器302之間傳送，以致於節點FD的電位固定。
然後，在時間T5，佈線SE的電位從電位LSE改變至電位HSE，以致於電晶體306開啟。結果，根據節點FD的電位，電荷在佈線VR與佈線OUT之間傳送。
在時間T5之前，完成佈線OUT的電位設定在預定電位的操作(預充電操作)。圖9B顯示佈線OUT的電位在時間T5之前預充電至低位準電位且從時間T5至T6根據光強度而增加；但是，本發明的一實施例不限於此情形。佈線OUT的電位在時間T5之前可以預充電至高位準電位，以及，從時間T5至T6根據光強度而降低。
舉例而言，以下述方式執行預充電操作：佈線OUT及被供予預定電位的佈線經由例如電晶體等切換元件而彼此電連接且電晶體開啟。在完成預充電操作之後，電晶體關閉。
然後，在時間T6，佈線SE的電位從電位HSE切換至電位LSE，以致於電荷停止從佈線VR傳送至佈線OUT，因而使佈線OUT的電位固定。佈線OUT的此電位對應於光感測器301的輸出訊號的電位。輸出訊號的電位包含關於要被偵測的物體之資料。
在此方法中，當佈線TX的電位在時間T1及時間T4改變時，節點FD的電位由佈線TX與節點FD之間的寄生電容改變。假使此電位改變大時，輸出訊號無法正確地輸 出。為了在改變佈線TX的電位時抑制節點FD的電位變化，有效的是降低電晶體304的閘極與源極之間的或是閘極與汲極之間的電容。此外，增加電晶體305的閘極電容是有效的。又或者，有效的是電連接電容器至節點FD。舉例而言，藉由採取適當的措施，則在圖9B中，改變佈線TX的電位時此節點FD的電位變化被視為可忽略的。
上述是具有圖5B和5C中所示的任何配置之光感測器301的驅動方法。
圖9A和9B的時序圖中的任何時序圖所示的光感測器301的操作序列大略地分類成重設操作、儲存操作、及選取操作。換言之，從時間T2至時間T3的操作對應於重設操作；從時間T3至T4的操作對應於儲存操作；以及，從時間T5至T6的操作對應於選取操作。此外，在儲存操作之後及在選取操作之前的時段，亦即，從時間T4至時間T5的時段對應於電荷被固持在節點FD的電荷固持週期。在本說明書中，執行重設操作期間的週期以TR表示，執行儲存操作期間的週期以TI表示，執行選取操作期間的週期以TS表示。
上述是光感測器301的驅動方法之說明。
(包含發光元件的顯示元件之驅動方法)
說明包含發光元件的顯示元件之驅動方法的實例。
(包含發光元件的顯示元件之驅動方法1)
說明具有圖2A和2B、圖3、及圖4A和4B中所示的任何配置之顯示元件101的驅動方法。圖14A是施加在圖2A和2B、圖3、及圖4A和4B中所示的發光元件102的成對電極之間的電壓(EL)及每一佈線(佈線GL、佈線SL)的電位改變之時序圖的實例。
在圖14A的時序圖中，為了易於瞭解顯示元件101的操作，假定高位準電位或低位準電位供應至佈線GL和佈線SL。各別的預定電位被供應至佈線VR和佈線VB。供應至佈線VR的電位與供應至佈線VB的電位之間的電位差設定為與發光元件102發光時施加於發光元件102的電極之間的電位差的電壓一般大。舉例而言，高位準電源電位VDD與低位準電源電位VSS可以分別供應至佈線VR和佈線VB。
雖然假定電晶體201及202都是n通道電晶體以作說明，但是，本發明的一實施例不限於此；電晶體201及202中之一或二者可以是p通道電晶體。也是在電晶體201及202中之一或是每一電晶體為p通道電晶體的情形中，每一佈線的電位設定成使得電晶體的ON/OFF與下述說明相同。
在時間T1，佈線GL的電位設定為高，以致於電晶體201開啟。在當時，藉由佈線SL的電位設定為高，電晶體202也開啟。結果，佈線VR的電位經由電晶體202而輸入至發光元件102的電極之一。依此方式，在發光元件102的電極之間施加預定電壓，以致於發光元件102發光 。即使在時間T1之後，電晶體202的閘極電位仍然由電容器203、寄生電極、等等保持，因而即使在佈線GL的電位被設定為低而關閉電晶體201之後發光元件102仍然保持發光。
然後，在時間T2，佈線GL的電位再度被設為高，以致於電晶體201開啟。在當時，藉由佈線SL的電位設為低，電晶體202關閉。因此，使發光元件102不發光。
發光元件102發光期間的週期以TL表示。
(包含發光元件的顯示元件之驅動方法2)
接著，說明具有圖2A和2B、圖3、及圖4A和4B中所示的任何配置之顯示元件101的驅動方法之另一實例，其不同於上述驅動方法。圖14B是施加在圖2A和2B、圖3、及圖4A和4B中所示的發光元件102的成對電極之間的電壓(EL)和每一佈線(佈線GL、佈線SL、佈線VB)的電位改變之時序圖的實例。
在圖14B的時序圖中，為了易於瞭解顯示元件101的操作，假定高位準電位或低位準電位供應至佈線GL、佈線SL、和佈線VB。預定電位被供應至佈線VR。舉例而言，高位準電源電位VDD可以供應至佈線VR。
雖然假定電晶體201及202都是n通道電晶體以作說明，但是，本發明的一實施例不限於此；電晶體201及202中之一或二者可以是p通道電晶體。也是在電晶體201及202中之一或是每一電晶體為p通道電晶體的情形 中，每一佈線的電位設定成使得電晶體的ON/OFF與下述說明相同。
在時間T0，佈線GL的電位設定為高，以致於電晶體201開啟。在當時，藉由佈線SL的電位設定為高，電晶體202也開啟。結果，佈線VR的電位經由電晶體202而輸入至發光元件102的電極之一。但是，由於佈線VB的電位實質上等於佈線VR的電位，所以，發光元件102未發光。
在時間T1，佈線VB的電位改變(在圖14B中所示的時序圖中從高位準改變至低位準)，以致於與使發光元件102發光的電壓一樣高的電壓施加在發光元件102的電極之間。依此方式，發光元件102發光。
在時間T2，佈線VB的電位改變(在圖14B中所示的時序圖中從低位準改變至高位準)，以致於佈線VB的電位實質上等於佈線VR的電位。依此方式，使發光元件102不發光。
發光元件102發光期間的週期以TL表示。
(包含發光元件的顯示元件之驅動方法3)
接著，說明具有圖4D中所示的配置之顯示元件101的驅動方法之實例。圖15A是施加在圖4D中所示的發光元件102的成對電極之間的電壓(EL)以及每一佈線(佈線GL、佈線SL、佈線ER)的電位改變之時序圖的實例。
在圖15A的時序圖中，為了易於瞭解顯示元件101的操作，假定高位準電位或低位準電位供應至佈線GL、佈線SL、及佈線ER。各別的預定電位被供應至佈線VR和佈線VB。供應至佈線VR的電位與供應至佈線VB的電位之間的電位差設定為與發光元件102發光時施加於發光元件102的電極之間的電位差的電壓一般大。舉例而言，高位準電源電位VDD與低位準電源電位VSS可以分別供應至佈線VR和佈線VB。
雖然假定電晶體201、202、及205都是n通道電晶體以作說明，但是，本發明的一實施例不限於此；電晶體201、202及205中之一或更多可以是p通道電晶體。也是在電晶體201、202及205中之一或更多或是每一電晶體為p通道電晶體的情形中，每一佈線的電位設定成使得電晶體的ON/OFF與下述說明相同。
在時間T1，佈線GL的電位設定為高，以致於電晶體201開啟。在當時，藉由佈線SL的電位設定為高，電晶體202也開啟。此外，在當時，佈線ER的電位設定為高以開啟電晶體205。結果，佈線VR的電位經由電晶體202和205而輸入至發光元件102的電極之一。依此方式，在發光元件102的電極之間施加預定電壓，以致於發光元件102發光。即使在時間T1之後，電晶體202的閘極電位仍然由電容器203、寄生電極、等等保持，因而即使在佈線GL的電位被設定為低而關閉電晶體201之後發光元件102仍然保持發光。
然後，在時間T2，佈線ER的電位設定為低，以致於電晶體205關閉。因此，使發光元件102不發光。
發光元件102發光期間的週期以TL表示。
(包含發光元件的顯示元件之驅動方法4)
接著，說明具有圖4C中所示的配置之顯示元件101的驅動方法之實例。圖15B是施加在圖4C中所示的發光元件102的成對電極之間的電壓(EL)以及佈線(佈線SA)的電位改變之時序圖的實例。
在圖15B的時序圖中，為了易於瞭解顯示元件101的操作，假定高位準電位或低位準電位供應至佈線SA。各別的預定電位被供應至佈線VR和佈線VB。供應至佈線VR的電位與供應至佈線VB的電位之間的電位差設定為與發光元件102發光時施加於發光元件102的電極之間的電位差的電壓一般大。舉例而言，高位準電源電位VDD與低位準電源電位VSS可以分別供應至佈線VR和佈線VB。
雖然假定電晶體201、202、及204都是n通道電晶體以作說明，但是，本發明的一實施例不限於此；電晶體201、202及204中之一或更多可以是p通道電晶體。也是在電晶體201、202及204中之一或更多或是每一電晶體為p通道電晶體的情形中，每一佈線的電位設定成使得電晶體的ON/OFF與下述說明相同。
圖4C中所示的配置之顯示元件101當電晶體204關 閉時，可以由包含發光元件的顯示元件的驅動方法1或是包含發光元件的顯示元件之驅動方法2驅動。此外，藉由將佈線SA的電位設定為高以開啟電晶體204時，無論電晶體201和202的狀態(ON/OFF)為何，都可以使發光元件102發光。在電晶體204開啟(ON)期間，發光元件102保持發光。
發光元件102發光期間的週期以TL表示。
上述是包含發光元件的顯示元件之驅動方法。接著，將說明包括光感測器及顯示元件的組之驅動方法，所述顯示元件包含發光元件。
(包括光感測器以及包含發光元件的顯示元件之組的驅動方法)
在發光元件102以預定亮度發光的期間，在光感測器301中執行重設操作及儲存操作。亦即，週期TR及週期TI設在上述週期TL中。依此方式，以發光元件102發射的光照射要被偵測的物體，然後，光由物體反射以及由光感測器301偵測。在重設操作的週期期間，發光元件102可以以任何亮度發光或不一定發光。
(包括包含光感測器以及包含發光元件的顯示元件之組的矩陣之半導體裝置的驅動方法)
使以矩陣配置的眾多發光元件102以相同亮度同時或順序地發光，以照射要被偵測的物體。再者，在以矩陣配 置的眾多光感測器301中，同時或順序地執行重設操作及儲存操作。在此驅動方法中，在至少鄰次於該光感測器的發光元件102發光的週期期間，在光感測器中執行重設操作及儲存操作。舉例而言，在包含發光元件102及光感測器301的一組中，在該組中的發光元件102發光的週期期間，在光感測器301中執行重設操作及儲存操作。依此方式，產生被捕捉的物體影像以及偵測物體的位置。可以使儲存操作的週期在眾多光感測器301中彼此相等。
下述驅動方法可以應用至其，據此，降低外部光的雜訊。
在一列(或一行)中的光感測器301中執行重設操作及儲存操作期間，使一或更多列中的發光元件102發光以便以光照射要被偵測的物體，然後，在另一列(或另一行)中的光感測器301中執行重設操作及儲存操作期間，使發光元件102不發光。較佳的是，使二列(或二行)之間的距離儘可能接近。舉例而言，一列及另一列可以彼此相鄰，或是，一行及另一行可以彼此相鄰。根據此方法，發光元件的發光與非發光之間的快速改變意指物體在發光時間與非發光時間之間較少移動。之後，在所有列中的光感測器301中，順序地執行選取操作。因此，取得一列(或行)與另一列(或行)之間由光感測器301取得的輸出訊號差異。此差異是訊號成分，其S/N比是因抵消外部光的雜訊而改進。產生具此差異之物體的捕捉影像。依此方式，以更高的準確度產生捕捉的影像。
於下，說明使外部光的雜訊降低之半導體裝置的驅動方法的具體實例。在半導體裝置中，均具有光感測器301及包含發光元件102的顯示元件101的眾多組110以m(m是大於或等於2的自然數)列乘以n(n是大於或等於2的自然數)行的矩陣配置。光感測器301包含光電轉換器302及電連接至光電轉換器302的放大器303。包含發光元件102的顯示元件101包括控制器103，控制器103電連接至發光元件102。放大器及控制器電連接至每組相同的電源線。使用圖10A和10B、11A和11B、12A和12B、以及13A和13B的時序圖以作說明。
在圖10A和10B、11A和11B、12A和12B、以及13A和13B中，(p,q)代表以m列乘以n行的矩陣配置的眾多組110中第q(q是小於或等於n的自然數)行中第p(p是小於或等於m的自然數)列中的組110。在圖10A和10B、11A和11B、12A和12B、以及13A和13B中，顯示七相鄰組(p,q)、(p+1,q)、(p+2,q)、(p+3,q)、(p,q+1)、(p,q+2)、(p,q+3)為代表。此外，水平軸表示時間。如同使用圖9A和9B、14A和14B、以及15A和15B之上述中所述般，週期TL是發光元件102發光期間的週期，週期TR是光感測器301執行重設操作期間的週期，週期TI是光感測器301執行儲存操作期間的週期，週期TS是光感測器301執行選取操作期間的週期。
當產生要被偵測的物體的捕捉影像或是偵測物體的位 置時，發光元件102的亮度是均勻的。另一方面，當在半導體裝置中顯示影像時，根據影像訊號以調整發光元件102的亮度。使用已知的驅動方法作為在顯示裝置101中顯示影像的驅動方法，且因而省略其說明。
(驅動方法1)
使用圖10A的時序圖中所示的驅動方法。在該情形中，使用圖14A、14B、15A及15B中所示的任何驅動方法作為發光元件102的驅動方法，以及，使用圖9A及9B中所示的任何驅動方法作為光感測器301的驅動方法。
使發光元件102一列接一列地順序發光。在發光元件102發光的週期期間，在第p列及第(p+2)列中的光感測器中同時地執行重設操作及儲存操作。之後，藉由使發光元件102不發光，在第(p+1)列及第(p+3)列中的光感測器中同時地執行重設操作及儲存操作。然後，一列接一列地，順序地由所有列中的光感測器301執行選取操作。然後，取得相鄰列中的光感測器取得的輸出訊號之間的差異。使用此差異，產生要偵測的物體的捕捉影像以及偵測物體的位置。
在圖10A中所示的驅動方法中，在第p列及第(p+2)列中的光感測器同時執行重設操作及儲存操作期間的週期中，不一定要使第(p+1)列及第(p+3)列中的發光元件102發光。
雖然在圖10A的時序圖中所示的驅動方法中使發光元 件102一列接一列地順序發光，但是，可以使所有列中的發光元件102同時發光。舉例而言，使用圖10B的時序圖中所示的驅動方法。在該情形中，使用圖14B及15B中所示的任何驅動方法作為發光元件102的驅動方法，以及使用圖9A及9B中所示的任何驅動方法作為光感測器301的驅動方法。
使所有列中的發光元件102全部一次發光。在發光元件102發光週期的期間，在第p列及第(p+2)列中的光感測器中同時地執行重設操作及儲存操作。之後，藉由使發光元件102不發光，以及在第(p+1)列及第(p+3)列中的光感測器中同時地執行重設操作及儲存操作。然後，一列接一列地，順序地由所有列中的光感測器301執行選取操作。因此，取得相鄰列中的光感測器取得的輸出訊號之間的差異。使用此差異，產生要偵測的物體的捕捉影像以及偵測物體的位置。
在圖10B中所示的驅動方法中，在第p列及第(p+2)列中的光感測器中同時執行重設操作及儲存操作期間的週期中，不一定要使第(p+1)列及第(p+3)列中的發光元件102發光。
雖然，在圖10A及10B的時序圖中所示的每一驅動方法中在第p列及第(p+2)列中的光感測器中同時地執行重設操作及儲存操作以及在第(p+1)列及第(p+3)列中的光感測器中同時地執行重設操作及儲存操作，但是，本發明的一實施例不限於此。在第p列及第(p+2)列中的 光感測器中依列的次序而順序地執行重設操作及儲存操作，以及，在第(p+1)列及第(p+3)列中的光感測器中依列的次序而順序地執行重設操作及儲存操作。舉例而言，使用圖11A的時序圖中所示的驅動方法。在該情形中，圖14A和14B以及15A和15B中所示的任何驅動方法可以作為發光元件102的驅動方法，以及，圖9A和9B中所示的任何驅動方法可以作為光感測器301的驅動方法。
使發光元件102一列接一列地順序發光。在發光元件102發光週期的期間，在第p列及第(p+2)列中的光感測器中依列的次序而順序地執行重設操作及儲存操作。之後，藉由使發光元件102不發光，以及在第(p+1)列及第(p+3)列中的光感測器中依列的次序而順序地執行重設操作及儲存操作。然後，一列接一列地，順序地由所有列中的光感測器301執行選取操作。因此，取得相鄰列中的光感測器取得的輸出訊號之間的差異。使用此差異，產生要偵測的物體的捕捉影像以及偵測物體的位置。
在圖11A中所示的驅動方法中，在第p列及第(p+2)列中的光感測器中依列的次序而順序地執行重設操作及儲存操作期間的週期中，不一定要使第(p+1)列及第(p+3)列中的發光元件102發光。
如同在圖10B中所示的驅動方法中，在圖11A中所示的驅動方法中，使所有列中的發光元件102順序地發光。此驅動方法的時序圖是圖11B。在該情形中，使用圖14B及15B中所示的任何驅動方法作為發光元件102的驅動方 法，以及，使用圖9A及9B中所示的任何驅動方法作為光感測器301的驅動方法。
使所有列中的發光元件102全部一次發光。在發光元件102發光週期的期間，在第p列及第(p+2)列中的光感測器中依列的次序而順序地執行重設操作及儲存操作。之後，藉由使發光元件102不發光，在第(p+1)列及第(p+3)列中的光感測器中依列次序而順序地執行重設操作及儲存操作。然後，一列接一列地，順序地由所有列中的光感測器301執行選取操作。因此，取得相鄰列中的光感測器取得的輸出訊號之間的差異。使用此差異，產生要偵測的物體的捕捉影像以及偵測物體的位置。
在圖11B中所示的驅動方法中，在第p列及第(p+2)列中的光感測器中依列的次序而順序地執行重設操作及儲存操作期間的週期中，不一定要使第(p+1)列及第(p+3)列中的發光元件102發光。
在圖10A和10B以及11A和11B中所示的驅動方法中，使發光元件發光的時序以及使發光元件不發光的時序之次序可以相反。
(驅動方法2)
根據上述驅動方法1，在第p列中的光感測器中執行重設操作及儲存操作期間，使發光元件發光以照射物體，然後，在第(p+1)列中的光感測器中執行重設操作及儲存操作期間，使發光元件不發光。或者，可以使用下述驅 動方法2：在第q(q是小於或等於n的自然數)行中的光感測器中執行重設操作及儲存操作期間，當使發光元件發光時，以光照射物體，然後，在第(q+1)行中的光感測器中執行重設操作及儲存操作期間，使發光元件不發光。
使用圖12A的時序圖中所示的驅動方法。在該情形中，使用圖14A和14B以及15A及15B中所示的任何驅動方法作為發光元件102的驅動方法，以及，使用圖9A及9B中所示的任何驅動方法作為光感測器301的驅動方法。
使發光元件102一列接一列地順序發光。在發光元件102發光的週期期間，在第q行及第(q+2)行中的光感測器中同時地執行重設操作及儲存操作。之後，藉由使發光元件102不發光，在第(q+1)行及第(q+3)行中的光感測器中同時地執行重設操作及儲存操作。然後，一列接一列地，順序地由所有列中的光感測器301執行選取操作。因此，取得相鄰行中的光感測器取得的輸出訊號之間的差異。使用此差異，產生要偵測的物體的捕捉影像以及偵測物體的位置。
雖然在圖12A的時序圖中所示的驅動方法中使發光元件102一列接一列地順序發光，但是，可以使所有列中的發光元件102同時發光。舉例而言，使用圖12B的時序圖中所示的驅動方法。在該情形中，使用圖14B及15B中所示的任何驅動方法作為發光元件102的驅動方法，以及使用圖9A及9B中所示的任何驅動方法作為光感測器301的 驅動方法。
使所有列中的發光元件102全部一次發光。在發光元件102發光週期的期間，在第q行及第(q+2)行中的光感測器中同時地執行重設操作及儲存操作。之後，藉由使發光元件102不發光，在第(q+1)行及第(q+3)行中的光感測器中同時地執行重設操作及儲存操作。然後，一列接一列地，順序地由所有列中的光感測器301執行選取操作。因此，取得相鄰行中的光感測器取得的輸出訊號之間的差異。使用此差異，產生要偵測的物體的捕捉影像以及偵測物體的位置。
雖然，在圖12A及12B的時序圖中所示的每一驅動方法中，在第q行及第(q+2)行中的光感測器中同時地執行重設操作及儲存操作以及在第(q+1)行及第(q+3)行中的光感測器中同時地執行重設操作及儲存操作，但是，本發明的一實施例不限於此。在第q行及第(q+2)行中的光感測器中依行的次序而順序地執行重設操作及儲存操作，以及，在第(q+1)行及第(q+3)行中的光感測器中依行的次序而順序地執行重設操作及儲存操作。舉例而言，使用圖13A的時序圖中所示的驅動方法。在該情形中，圖14A和14B以及15A和15B中所示的任何驅動方法可以作為發光元件102的驅動方法，以及，圖9A和9B中所示的任何驅動方法可以作為光感測器301的驅動方法。
使發光元件102一列接一列地順序發光。在發光元件102發光週期的期間，在第q行及第(q+2)行中的光感 測器中依行的次序而順序地執行重設操作及儲存操作。之後，藉由使發光元件102不發光，以及在第(q+1)行及第(q+3)行中的光感測器中依行的次序而順序地執行重設操作及儲存操作。然後，一列接一列地，順序地由所有列中的光感測器301執行選取操作。因此，取得相鄰行中的光感測器取得的輸出訊號之間的差異。使用此差異，產生要偵測的物體的捕捉影像以及偵測物體的位置。
如同在圖12B中所示的驅動方法中，在圖13A中所示的驅動方法中，使所有列中的發光元件102順序地發光。此驅動方法的時序圖是圖13B。在該情形中，使用圖14B及15B中所示的任何驅動方法作為發光元件102的驅動方法，以及，使用圖9A及9B中所示的任何驅動方法作為光感測器301的驅動方法。
使所有列中的發光元件102全部一次發光。在發光元件102發光週期的期間，在第q行及第(q+2)行中的光感測器中依行的次序而順序地執行重設操作及儲存操作。之後，藉由使發光元件102不發光，在第(q+1)行及第(q+3)行中的光感測器中依行次序而順序地執行重設操作及儲存操作。然後，一列接一列地，順序地由所有列中的光感測器301執行選取操作。因此，取得相鄰行中的光感測器取得的輸出訊號之間的差異。使用此差異，產生要偵測的物體的捕捉影像以及偵測物體的位置。
在圖12A和12B以及13A和13B中所示的驅動方法中，使發光元件發光的時序以及使發光元件不發光的時序 之次序可以相反。
根據驅動方法1及驅動方法2，從光感測器301的重設與儲存操作至選取操作之間隔長度會視列及/或行而不同。但是，可以使用通道形成在氧化物半導體層中的電晶體作為包含在放大器303中的電晶體，因而因電晶體的關閉狀態電流而造成的雜訊可以降低。依此方式，準確地取得因雜訊被抵消而S/N比例增進的訊號成分。
本實施例可以與任何其它實施例適當地結合。
〔實例1〕
在本實例中，將說明可以應用至上述實施例中所述的半導體裝置之電晶體的場效遷移率。
由於各種原因，真正測量到的絕緣式閘極電晶體的場效遷移率低於其固有的遷移率，此現象不僅發生於使用氧化物半導體的情形。造成遷移率降低的原因之一在於半導體內部的缺陷或是在半導體與絕緣膜之間的介面處的缺陷。藉由使用李文森(Levinson)模型時，理論上能夠計算無缺陷存在於半導體內部之假設下的場效遷移率。在本實例中，理論地計算半導體內部無缺陷的理想氧化物半導體的場效遷移率，以及，顯示使用此氧化物半導體製造的微小電晶體的特徵之計算結果。
假設在半導體中有電位障壁(例如晶粒邊界)存在，以μ表示之測量的半導體的場效遷移率以下述公式2表示，其中，半導體的原始遷移率為μ0。
在公式中，E代表電位障壁的高度，k代表波茲曼常數，T代表絕對溫度。此外，在電位障壁歸因於缺陷的假設下，根據李文森模式，電位障壁的高度可以以下述公式3表示。
在公式中，e代表基本電荷，N代表通道中每單位面積之平均缺陷密度，ε代表半導體的介電係數，n代表通道中每單位面積的載子數目，Cox代表每單位面積的電容，Vg代表閘極電壓，t代表通道的厚度。在半導體層的厚度小於或等於30 nm的情形中，通道的厚度被視為與半導體層的厚度相同。半導體層的線性區中的汲極電流Id以下述公式表示。
在公式中，在本實例中，L代表通道長度，W代表通道寬度，L及W均為10μm。此外，Vd代表汲極電壓。以Vg除上述公式的二側，然後二側取對數，造成下述公式。
在公式5中，在右側中表示Vg的對數。從公式5中 ，發現從以ln(Id/Vg)為縱軸及1/Vg為橫軸而繪製的真實測量值而取得之圖形中的線之斜率，可以取得缺陷密度N。亦即，從電晶體的Id-Vg特徵曲線，評估缺陷密度。銦(In)、錫(Sn)、及鋅(Zn)的比例為1：1：1的氧化物半導體的缺陷密度N約為1×1012/cm2。
根據以此方式取得的缺陷密度等等，從公式2和公式3，μ0結果為120 cm2/Vs。包含缺陷之In-Sn-Zn氧化物之測量遷移率約為40 cm2/Vs。但是，假設無缺陷存在於氧化物半導體的內部及氧化物半導體與絕緣層之間的介面，則估計氧化物半導體的遷移率μ0為120 cm2/Vs。
但是，即使當無缺陷存在於半導體內部時，在通道與閘極絕緣膜之間的介面的散射影響電晶體的傳輸特性。換言之，在離開通道與閘極絕緣膜之間的介面一距離x的位置之遷移率μ1以下述公式表示。
在公式中，D代表閘極方向上的電場，B及G是常數。B及G是從真實的測量結果取得；根據上述測量結果，B是4.75×107 cm/s，G是10 nm(介面散射影響到達的深度)。當D增加(亦即，當閘極電壓增加時)時，公式6的第二項增加，遷移率μ1因而降低。
圖19顯示電晶體的遷移率μ2的計算結果，所述電晶體的通道由半導體內部沒有缺陷的理想氧化物半導體形成。關於計算，使用Synopsys Inc.製造的裝置模擬軟體 Sentauraus Device，以及，根據濺射法形成的氧化物半導體薄膜的測量，將氧化物半導體的能帶隙、電子親和力、相對介電係數、及厚度分別設定為2.8 eV、4.7 eV、15及15 nm。。
此外，電晶體的閘極、源極、和汲極的功函數分別設定為5.5 eV、4.6 eV、及4.6 eV。電晶體的閘極絕緣層的厚度設定為100 nm，以及，其相對介電係數設定為4.1。通道長度及通道寬度均為10μm，以及汲極電壓Vd設定為0.1 V。
如圖19所示，在閘極電壓稍微超過1V處遷移率具有大於100 cm2/Vs的峰值，且因為介面散射的影響增加而隨著閘極電壓更高而下降。為了降低介面散射，較佳的是半導體層的上表面是原子等級平坦的(原子層平坦度)。
使用具有此遷移率的氧化物半導體製造的微小電晶體之特徵的計算結果顯示於圖20A至20C、圖21A至21C、及圖22A至22C。圖23A及23B顯示用於計算的電晶體的剖面結構。圖23A及23B中所示的電晶體均包含半導體區1103a和半導體區1103c，半導體區1103a和半導體區1103c在氧化物半導體層中具有n+型導電率。半導體區1103a和半導體區1103c的電阻率是2x10-3Ω cm。
圖23A中所示的電晶體形成於基部絕緣膜1101和嵌入絕緣體1102上，嵌入絕緣體1102嵌入於基部絕緣膜1101上及由氧化鋁形成。電晶體包含半導體區1103a、半導體區1103c、在半導體區1103a與1103c之間作為通道 形成區的本質半導體區1103b、以及閘極1105。閘極1105的寬度是33 nm。
閘極絕緣層1104設於閘極1105與半導體區1103b之間。此外，側壁絕緣體1106a及側壁絕緣體1106b設於閘極1105的二側上，以及，絕緣體1107設於閘極1105上以防止閘極1105與另一佈線之間的短路。側壁絕緣體具有5 nm的寬度。此外，源極1108a和汲極1108b設置成分別接觸半導體區1103a和半導體區1103c。注意，電晶體的通道寬度是40 nm。
圖23B中所示的電晶體與圖23A中的電晶體相同之處在於其形成於基部絕緣膜1101及氧化鋁形成的嵌入絕緣體1102上以及其包含半導體區1103a、半導體區1103c、設於它們之間的本質半導體區1103b、具有33 nm寬度的閘極1105、閘極絕緣層1104、側壁絕緣體1106a、側壁絕緣體1106b、絕緣體1107、源極1108a、和汲極1108b。
圖23A中所示的電晶體與圖23B中所示的電晶體不同之處在於側壁絕緣體1106a及側壁絕緣體1106b之下的半導體區的導電率型。在圖23A中所示的電晶體中，側壁絕緣體1106a及側壁絕緣體1106b之下的半導體區是具有n+型導電率的部份半導體區1103a以及具有n+型導電率的部份半導體區1103c，而在圖23B中所示的電晶體中，側壁絕緣體1106a及側壁絕緣體1106b之下的半導體區是部份本質半導體區1103b。換言之，在圖23B的半導體層中，設有半導體區1103a(半導體區1103c)與閘極1105未 重疊之具有寬度Loff的區域。此區域稱為偏移區，以及，寬度Loff稱為偏移長度。如圖中清楚可見般，偏移長度等於側壁絕緣體1106a(側壁絕緣體1106b)的寬度。
計算中所使用的其它參數如上所述。關於計算，使用Synopsys Inc.製造的裝置模擬軟體Sentaurus Device。圖20A至20C顯示具有圖23A中所示的結構之電晶體的汲極電流(Id，以實線表示)及遷移率(μ，以虛線表示)之閘極電壓(Vg：閘極與源極之間的電位差)的相依性。在汲極電壓(汲極與源極之間的電位差)為+1V之下，計算汲極電流Id，以及在汲極電壓為+0.1 V之下，計算遷移率μ。
在圖20A、圖20B、及圖20C中，閘極絕緣層的厚度分別為15 nm、10 nm、及5 nm。隨著閘極絕緣層愈薄，則特別是在關閉狀態中的汲極電流Id(關閉狀態電流)顯著地降低。相反地，在開啟狀態中的汲極電流Id(開啟狀態電流)及遷移率μ的峰值未顯著地改變。圖形顯示在約1V的閘極電壓下汲極電流超過10μA。
圖21A至21C顯示具有圖23B中所示的偏移長度Loff為5 nm的結構之電晶體的汲極電流Id(以實線表示)及遷移率μ(以虛線表示)之閘極電壓Vg的相依性。在汲極電壓為+1V之下，計算汲極電流Id，以及在汲極電壓為+0.1 V之下，計算遷移率μ。圖21A、圖21B、及圖21C中閘極絕緣層的厚度分別為15 nm、10 nm、及5 nm。
圖22A至22C顯示具有圖23B中所示的偏移長度Loff 為15 nm的結構之電晶體的汲極電流Id(以實線表示)及遷移率μ(以虛線表示)之閘極電壓Vg相依性。在汲極電壓為+1V之下，計算汲極電流Id，以及在汲極電壓為+0.1 V之下，計算遷移率μ。圖22A、圖22B、及圖22C中的閘極絕緣層的厚度分別為15 nm、10 nm、及5 nm。
在任一結構中，隨著閘極絕緣層愈薄，關閉狀態電流顯著地降低，而遷移率μ的峰值及開啟狀態電流並未發生明顯改變。
在圖20A至20C中遷移率μ的峰值約為80 cm2/Vs，在圖21A至21C中約為60 cm2/Vs，以及，在圖22A至22C中約為40 cm2/Vs；因此，遷移率μ的峰值隨著偏移長度Loff增加而降低。同理可用於關閉狀態電流。開啟狀態電流也隨著偏移長度Loff增加而降低；但是，開啟狀態電流的下降比關閉狀態電流的下降更緩和。此外，任一圖形顯示在閘極電壓Vg約1V下，汲極電流超過10μA。
在加熱基底時沈積氧化物半導體或是在形成氧化物半導體膜之後藉由執行熱處理，以包含In、Sn、及Zn作為主成分的氧化物半導體用於通道形成區的電晶體能夠具有有利的特徵。主成分意指以5原子%或更高而包含於成分中的元素。
在形成包含In、Sn、及Zn作為主成分的氧化物半導體膜之後加熱基底，增進電晶體的場效遷移率。此外，電晶體的臨界電壓正向地偏移而使電晶體為常關電晶體。
舉例而言，圖24A至24C均顯示電晶體的特徵，所述 電晶體包含氧化物半導體膜、通道長度L為3μm及通道寬度W為10μm、以及厚度100nm的閘極絕緣層，所述氧化物半導體膜包含In、Sn、及Zn作為主成分。汲極電壓Vd設定於10 V。
圖24A顯示電晶體之特徵，所述電晶體藉由濺射法但未加熱基底而形成的，所述電晶體的氧化物半導體膜包含In、Sn、及Zn作為主成分。電晶體的場效遷移率高達18.8 cm2/Vsec。另一方面，當在加熱基底下形成包含In、Sn、及Zn作為主成分的氧化物半導體膜時，場效遷移率增進。圖24B顯示電晶體的特徵，所述電晶體的包含In、Sn、及Zn作為主成分之氧化物半導體膜是在200℃中加熱基底時形成的；電晶體的場效遷移率高達32.2 cm2/Vsec。
在形成包含In、Sn、及Zn作為主成分的氧化物半導體膜之後執行熱處理，進一步增進場效遷移率。圖24C顯示電晶體的特徵，所述電晶體之包含In、Sn、及Zn作為主成分的氧化物半導體膜是在200℃中以濺射形成並接著接受650℃的熱處理。電晶體的場效遷移率高達34.5 cm2/Vsec。
預期基底的加熱具有降低濺射形成期間進入氧化物半導體膜中的濕氣之效果。此外，在膜形成之後的熱處理能夠從氧化物半導體膜移除氫、羥基、或濕氣，以致於如上所述般能夠增進場效遷移率。此場效遷移率的增進被視為不僅藉由脫水或脫氫來移除雜質而取得，也可藉由降低導 因於密度增加的原子間距離而取得。此外，藉由從氧化物半導體移除雜質，使氧化物半導體高度純化地結晶。藉由此高度純化的非單晶氧化物半導體，理想地，預期實現超過100 cm2/Vsec的場效遷移率。
包含In、Sn、及Zn作為主成分的氧化物半導體以下述方式結晶：氧離子植入氧化物半導體，藉由熱處理以釋放包含於氧化物半導體中的氫、羥基、或濕氣，以及，經由熱處理或稍後執行的另一熱處理來使氧化物半導體結晶。藉由此結晶處理或再結晶處理，提供具有有利結晶性的非單晶氧化物半導體。
膜形成期間基底的加熱及/或在膜形成之後的熱處理不僅增進場效遷移率，也使電晶體常關。在使用包含In、Sn、及Zn作為主成分且未加熱基底而形成的氧化物半導體膜作為通道形成區的電晶體中，臨界電壓趨向於負向偏移。但是，當使用加熱基底時形成的氧化物半導體膜時，能夠防止此臨界電壓負向偏移。亦即，臨界電壓偏移，以致於電晶體變成常關；藉由比較圖24A和24B，能確認此趨勢。
藉由改變In、Sn、及Zn的比例，也能控制臨界電壓；以2：1：3的In：Sn：Zn的成分比例，預期形成常關電晶體。此外，In：Sn：Zn=2：1：3的成分比例能夠形成具有高結晶性的氧化物半導體膜。
基底的加熱溫度或是熱處理的溫度為高於或等於150℃，較佳地高於或等於200℃，又較佳地高於或等於400℃。 在更高溫下之膜形成或熱處理，可使電晶體成為常關的。
此外，藉由在膜形成期間加熱基底及/或在膜形成後的熱處理，能增進抗閘極偏壓應力的穩定度。舉例而言，當在150℃下以2 MV/cm的強度施加閘極偏壓一小時時，臨界電壓的漂移可以被抑制為小於±1.5V，較佳地小於±1.0V。
對下述二電晶體執行BT測試：在氧化物半導體膜形成後未執行熱處理的樣品1，以及在氧化物半導體膜形成後執行650℃熱處理的樣品2。
首先，在基底溫度25℃及每一電晶體之汲極電壓VdS(汲極與源極之間的電位差)為10V下，測量這些電晶體的Vg-Id特徵。然後，基底溫度改變為150℃，且VdS改變成0.1V。之後，施加20V的Vg，以致於施加至每一閘極絕緣層的電場的強度為2 MV/cm，以及，所述條件保持一小時。接著，將Vg改變為0V。然後，在基底溫度25℃及10V的VdS下，測量這些電晶體的Vg-Id特徵。此處理稱為正BT測試。
以類似方式，在基底溫度25℃及10V的VdS下，測量這些電晶體的Vg-Id特徵。然後，基底溫度改變成150℃，且Vds改變成0.1V。之後，施加-20V的Vg，以致於施加至每一閘極絕緣膜的電場的強度為-2 MV/cm，以及，所述條件保持一小時。接著，將Vg改變成0V。然後，在基底溫度25℃及10V的VdS下，測量這些電晶體的Vg-Id特徵。此處理稱為負BT測試。
圖25A及25B分別顯示樣品1的正BT測試結果及樣品1的負BT測試結果。圖26A及26B分別顯示樣品2的正BT測試結果及樣品2的負BT測試結果。
導因於正BT測試及導因於負BT測試的樣品1的臨界電壓偏移量分別為1.80 V及-0.42V。導因於正BT測試及導因於負BT測試的樣品2的臨界電壓偏移量分別為0.79 V及0.76V。發現在樣品1及樣品2中，因BT測試之臨界電壓的偏移量小且每一電晶體的可靠度高。
在氧氛圍中執行熱處理；在氮或惰性氣體氛圍中、或是在降壓下首先執行熱處理，且然後在包含氧的氛圍中執行熱處理。在脫水或脫氫後氧供應至氧化物半導體，因而進一步增加熱處理的效果。關於脫水或脫氫後供應氧的方法，可以使用氧離子由電場加速且佈植至氧化物半導體膜中的方法。
在氧化物半導體中或是在氧化物半導體以及與氧化物半導體接觸的膜之間的介面，容易造成導因於氧空乏的缺陷；但是，藉由熱處理而供應過量的氧給氧化物半導體時，稍後造成的氧缺陷能由過量的氧補償。過量的氧是主要存在於晶格之間的氧，只要過量氧的濃度大於或等於1×1016/cm3至小於或等於2x1020/cm3，則能夠在氧化物半導體中包含過量的氧而不會造成晶體變形等等。
此外，藉由執行熱處理以在至少部份氧化物半導體中形成晶體，能夠取得更穩定的氧化物半導體膜。舉例而言，當以X光繞射(XRD)來分析使用In：Sn：Zn=1：1：1的成分比之 靶而以濺射但未加熱基底所形成的氧化物半導體膜時，觀測到光暈圖案。藉由熱處理，使氧化物半導體膜晶化。當對其執行650℃的熱處理時，以X光繞射分析，可以觀測到清楚的繞射峰值，但是熱處理的溫度可以適當地設定。
執行In-Sn-Zn-O膜的XRD分析。使用Bruker AXS製造的X光繞射儀D8 ADVANCE，在平面外方向上，執行XRD分析。
製備樣品A及樣品B以及對其執行XRD分析。於下，將說明樣品A和樣品B的製造方法。
在已接受脫氫處理的石英基底上形成厚度100 nm的In-Sn-Zn-O膜。
在氧氛圍中，以100 W(DC)功率之濺射設備，形成In-Sn-Zn-O膜。使用具有In：Sn：Zn=1：1：1原子比的In-Sn-Zn-O靶作為靶。在膜形成時的基底加熱溫度設定在200℃。使用依此方式製造的樣品作為樣品A。
接著，以類似於樣品A的方法製造的樣品接受650℃的熱處理。關於熱處理，首先對其執行氮氛圍中的熱處理一小時，以及，又對其執行氧氛圍中的熱處理一小時而未降低溫度。使用此方式製造的樣品作為樣品B。
圖29顯示樣品A及樣品B的XRD頻譜。在樣品A中未觀測到導因於晶體的峰值，但是，在樣品B中，當2 θ約35度、及在37度至38度的範圍時，觀測到導因於晶體的峰值。
這些基底加熱及熱處理具有防止不利於氧化物半導體 的氫及羥基等雜質被包含於膜中的效果或者具有從膜中移除它們的效果。亦即，藉由從氧化物半導體中移除作為施子雜質的氫，而將氧化物半導體高度純化，因而取得常關電晶體。氧化物半導體的高度純化使得電晶體的關閉狀態電流能夠降低至1 aA/μm或更低，其中，關閉狀態電流的單位意指每微米通道寬度的電流。
圖30顯示測量時電晶體的關閉狀態電流與基底溫度(絕對溫度)T的倒數之間的關係，其中，為了簡明起見，水平軸代表以1000乘以測量時基底溫度的倒數而取得的值(1000/T)。
具體而言，如圖30所示，在基底溫度分別為125℃、85℃、及室溫(27℃)時，關閉狀態電流降低至1 aA/μm(1×10-18 A/μm)或更低、100 zA/μm(1×10-19 A/μm)或更低、及1 zA/μm(1×10-21 A/μm)或更低。較佳地，在分別為125℃、85℃、及室溫時，關閉狀態電流降低為0.1 aA/μm(1×10-19 A/μm)或更低、10 zA/μm(1×10-20 A/μm)或更低、及0.1 zA/μm(1×10-22 A/μm)或更低。
無須多言，為了防止膜形成期間氫及濕氣進入氧化物半導體膜中，較佳的是藉由充份地抑制從沈積室的外部洩露及經由沈積室的內壁之脫氣，以增加濺射氣體的純度。舉例而言，較佳地使用具有-70℃或更低的露點之氣體作為濺射氣體，以防止濕氣進入膜中。此外，較佳的是使用高度純化的靶以致於未包含例如氫和濕氣等雜質。雖然藉由熱處理而能夠從包含In、Sn、及Zn作為主成分的氧化 物半導體的膜中移除濕氣，但是，由於濕氣從包含In、Sn、及Zn作為主成分的氧化物半導體釋出之溫度比濕氣從包含In、Ga、及Zn作為主成分的氧化物半導體釋出的溫度更高，所以，較佳地形成原始狀態無濕氣之膜。
此外，評估基底溫度與使用氧化物半導體膜形成後執行650℃熱處理之樣品B的電晶體之電特徵之間的關係。
用於測量的電晶體具有3μm的通道長度L、10μm的通道寬度W、0μm的LOV、及0μm的dW。此外，VdS設定於10V。基底溫度設定在-40℃、-25℃、25℃、75℃、125℃、及150℃。在電晶體中，閘極電極與成對的電極中之一相重疊的部份之寬度稱為LOV，以及，未與氧化物半導體膜重疊的成對電極之部份的寬度以dW表示。
圖27顯示Id(以實線表示)及場效遷移率(以虛線表示)之Vg相依性。此外，圖28A顯示基底溫度與臨界電壓之間的關係，圖28B顯示基底溫度與場效遷移率之間的關係。
從圖28A中，可見臨界電壓隨著基底溫度增加而變低。在-40℃至150℃的範圍中，臨界電壓從1.09V下降至-0.23V。
此外，從圖28B中，可見場效遷移率隨著基底溫度增加而變低。在-40℃至150℃的範圍中，場效遷移率從36 cm2/Vs下降至32 cm2/Vs。因此，發現在上述溫度範圍中電特徵的變異小。
在以包含In、Sn、及Zn作為主成分的此氧化物半導 體作為通道形成區的電晶體中，以被抑制在1 aA/μm或更低的關閉狀態電流，呈現30 cm2/Vsec或更高、較佳地40 cm2/Vsec或更高、又更佳地60 cm2/Vsec或更高之場效遷移率，這可以提供如同LSI所需的高開啟狀態電流。舉例而言，在L/W為33 nm/40 nm的FET中，在閘極電壓為2.7V及汲極電壓為1.0V時，12μA或更高的開啟狀態電流能夠流通。此外，在電晶體操作所需的溫度範圍中，能夠確保充分的電特徵。根據這些特徵，在使用Si半導體形成的積體電路中設置包含氧化物半導體的電晶體，能夠實現具有新穎功能但不降低操作速度的積體電路。
如上所述般，在包含In、Sn、及Zn作為主成分的氧化物半導體沈積期間基底的加熱及/或氧化物半導體沈積後的熱處理造成電晶體的特徵增進。
本實例可以與任何實施例及其它實例適當地結合實施。
〔實例2〕
在本實例中，將參考圖31A及31B以及圖32A及32B，說明使用In-Sn-Zn-O膜作為氧化物半導體膜的電晶體的實例。
圖31A及31B是具有頂部閘極頂部接觸結構的共平面電晶體之上視圖及剖面圖。圖31A是電晶體的上視圖。圖31B顯示延著圖31A中的A-B虛線之剖面A-B。
圖31B中所示的電晶體包含基底2100；設在基底 2100上的基部絕緣膜2102；設在基部絕緣膜2102的周圍中的保護絕緣膜2104；設在基部絕緣膜2102及保護絕緣膜2104上且包含高電阻區2106a和低電阻區2106b之氧化物半導體膜2106；設在氧化物半導體膜2106上的閘極絕緣層2108；設置成與氧化物半導體膜2106重疊而以閘極絕緣層2108介於其間的閘極電極2110；設置成接觸閘極電極2110的側表面之側壁絕緣膜2112；設置成接觸至少低電阻區2106b之成對電極2114；設置成遮蓋至少氧化物半導體膜2106、閘極電極2110、及成對電極2114的層間絕緣膜2116；以及，設置成經由形成在層間絕緣膜2116中的開口而連接至成對電極2114中至少之一的佈線2118。
此外，雖然未顯示，但是，可以設置保護膜以遮蓋層間絕緣膜2116及佈線2118。藉由保護膜，可以降低由層間絕緣膜2116的表面導通產生之微小量漏電流，因而降低電晶體的關閉狀態電流。
於下，將說明使用In-Sn-Zn-O膜作為氧化物半導體膜的電晶體之另一實施例。
圖32A及32B是顯示本實例中製造的電晶體的結構之上視圖及剖面視圖。圖32A是電晶體的上視圖。圖32B是延著圖32A中的虛線A-B之剖面視圖。
圖32B中所示的電晶體包含基底3600；設於基底3600上的基部絕緣膜3602；設於基部絕緣膜3602上的氧化物半導體膜3606；接觸氧化物半導體膜3606之成對電 極3614；設置於氧化物半導體膜3606及成對電極3614上的閘極絕緣層3608；閘極電極3610，設置成與氧化物半導體膜3606重疊而以閘極絕緣層3608介於其間；層間絕緣膜3616，設置成遮蓋閘極絕緣層3608及閘極電極3610；佈線3618，經由形成於閘極絕緣層3608及層間絕緣膜3616中的開口而連接至成對電極3614；以及，保護膜3620，設置成遮蓋層間絕緣膜3616及佈線3618。
使用玻璃基底作為基底3600。使用氧化矽膜作為基部絕緣膜3602。使用In-Sn-Zn-O膜作為氧化物半導體膜3606。使用鎢膜作為成對電極3614。使用氧化矽膜作為閘極絕緣層3608。具有氮化鉭膜與鎢膜的堆疊結構作為閘極電極3610。氧氮化矽膜及聚醯亞胺膜的堆疊結構作為層間絕緣膜3616。鈦膜、鋁膜、及鈦膜依序形成的堆疊結構作為佈線3618。使用聚醯亞胺膜作為保護膜3620。
注意，在具有圖32A中所示的結構之電晶體中，閘極電極3610與成對電極3614重疊的部份之寬度以Lov表示。此外，未與氧化物半導體膜3606重疊的成對電極3614中之部份之寬度以dW表示。
本實例可以與任何實施例及其它實例適當結合實施。
〔實例3〕
本發明的一實施例之半導體裝置的一特點是高清晰度。
本發明的一實施例之此半導體裝置可以用於顯示裝置、膝上型電腦、或設有記錄媒體的影像再生裝置(典型地 ，再生例如數位多樣化光碟(DVD)等記錄媒體的內容及具有用於顯示再生的影像之顯示器之裝置)。除了上述之外，關於配備有根據本發明的一實施例之半導體裝置的電子裝置，還有行動電話、可攜式遊戲機、可攜式資訊終端、電子書讀取器、例如靜態相機等攝影機、護目鏡式顯示器(頭戴式顯示器)、導航系統、音頻再生裝置(例如汽車音響系統及數位音頻播放器)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)、販賣機、等等。
本實例可以與任何實施例及其它實例適當結合實施。
本申請案根據2010年12月15日及2011年5月13日向日本專利局申請之日本專利申請序號2010278905及2011108276等申請案，其整體內容於此一併列入參考。
101‧‧‧顯示元件
102‧‧‧發光元件
103‧‧‧控制器
110‧‧‧組
110a‧‧‧組
110b‧‧‧組
201‧‧‧電晶體
202‧‧‧電晶體
203‧‧‧電容器
204‧‧‧電晶體
205‧‧‧電晶體
301‧‧‧光感測器
302‧‧‧光電轉換器
303‧‧‧放大器
304‧‧‧電晶體
305‧‧‧電晶體
306‧‧‧電晶體
307‧‧‧電晶體
500‧‧‧基底
501‧‧‧絕緣層
503a‧‧‧雜質區
503b‧‧‧雜質區
503c‧‧‧雜質區
511a‧‧‧半導體層
511b‧‧‧半導體層
511c‧‧‧半導體層
511d‧‧‧半導體層
512‧‧‧絕緣層
513a‧‧‧導體層
513b‧‧‧導體層
513c‧‧‧導體層
513d‧‧‧導體層
513e‧‧‧導體層
513f‧‧‧導體層
513g‧‧‧導體層
514‧‧‧絕緣層
515a‧‧‧導體層
515b‧‧‧導體層
515c‧‧‧導體層
515d‧‧‧導體層
515e‧‧‧導體層
515f‧‧‧導體層
515g‧‧‧導體層
516‧‧‧絕緣層
517‧‧‧導體層
518‧‧‧絕緣層
519‧‧‧電場發光層
520‧‧‧導體層
521‧‧‧基底
522‧‧‧有色層
523‧‧‧絕緣層
524‧‧‧絕緣層
1101‧‧‧基部絕緣膜
1102‧‧‧嵌入絕緣體
1103a‧‧‧半導體區
1103b‧‧‧本質半導體區
1103c‧‧‧半導體區
1104‧‧‧閘極絕緣層
1105‧‧‧閘極
1106a‧‧‧側壁絕緣體
1106b‧‧‧側壁絕緣體
1107‧‧‧絕緣體
1108a‧‧‧源極
1108b‧‧‧汲極
2100‧‧‧基底
2102‧‧‧基部絕緣膜
2104‧‧‧保護絕緣膜
2106‧‧‧氧化物半導體膜
2106a‧‧‧高電阻區
2106b‧‧‧低電阻區
2108‧‧‧閘極絕緣膜
2110‧‧‧閘極電極
2112‧‧‧側壁絕緣膜
2114‧‧‧電極
2116‧‧‧層間絕緣膜
2118‧‧‧佈線
3600‧‧‧基底
3602‧‧‧基部絕緣膜
3606‧‧‧氧化物半導體膜
3608‧‧‧閘極絕緣層
3610‧‧‧閘極電極
3614‧‧‧電極
3616‧‧‧層間絕緣膜
3618‧‧‧佈線
3620‧‧‧保護膜
CS‧‧‧佈線
ER‧‧‧佈線
FD‧‧‧節點
GL‧‧‧佈線
OUT‧‧‧佈線
PR‧‧‧佈線
SE‧‧‧佈線
SL‧‧‧佈線
TX‧‧‧佈線
VB‧‧‧佈線
VR‧‧‧電源線
在附圖中：圖1A及1B是電路圖，顯示眾多均包含光感測器及包含發光元件的顯示元件之組，以及，圖1C及1D是電路圖，顯示依矩陣配置的眾多組的結構；圖2A及2B是電路圖，顯示包含光感測器及包含發光元件的顯示元件之組的電路圖；圖3是電路圖，顯示以矩陣配置的眾多組之中相鄰的二組的配置；圖4A至4D是電路圖，顯示包含發光元件的顯示元件之配置； 圖5A至5C是電路圖，顯示光感測器的配置；圖6是上視圖，顯示包含光感測器及包含發光元件的顯示元件之組的結構；圖7是上視圖，顯示以矩陣配置的眾多組之中相鄰的二組之結構；圖8A至8C是剖面視圖，顯示光感測器及包含發光元件的顯示元件之結構；圖9A及9B是時序圖，均用於說明光感測器的操作；圖10A及10B是時序圖，均用於說明包含光感測器及包含發光元件的顯示元件之組的操作；圖11A及11B是時序圖，均用於說明包含光感測器及包含發光元件的顯示元件之組的操作；圖12A及12B是時序圖，均用於說明包含光感測器及包含發光元件的顯示元件之組的操作；圖13A及13B是時序圖，均用於說明包含光感測器及包含發光元件的顯示元件之組的操作；圖14A及14B是時序圖，均用於說明包含發光元件的顯示元件的操作；圖15A及15B是時序圖，均用於說明包含發光元件的顯示元件的操作；圖16A至16E均顯示氧化物材料的晶體結構；圖17A至17C顯示氧化物材料的晶體結構；圖18A至18C顯示氧化物材料的晶體結構；圖19是圖形，顯示根據計算結果的遷移率的閘極電 壓相依性；圖20A至20C均顯示根據計算結果的汲極電流與遷移率的閘極電壓相依性；圖21A至21C均顯示根據計算結果的汲極電流與遷移率的閘極電壓相依性；圖22A至22C均顯示根據計算結果的汲極電流與遷移率的閘極電壓相依性；圖23A及23B均顯示計算時使用的電晶體的剖面結構；圖24A至24C均顯示包含氧化物半導體膜的電晶體的特徵；圖25A及25B均顯示接受BT測試之前及之後樣品1的電晶體的Vg-Id特徵曲線；圖26A及26B均顯示接受BT測試之前及之後樣品2的電晶體的Vg-Id特徵曲線；圖27顯示Id及場效遷移率的Vg相依性；圖28A及28B分別是臨界電壓相對於基底溫度的圖形以及場效遷移率相對於基底溫度圖形；圖29是顯示樣品A及樣品B的XRD頻譜圖；圖30是電晶體關閉狀態電流相對於測量時基底溫度的圖形；圖31A及31B顯示電晶體的結構；圖32A及32B顯示電晶體的結構。
101‧‧‧顯示元件
102‧‧‧發光元件
103‧‧‧控制器
110‧‧‧組
301‧‧‧光感測器
302‧‧‧光電轉換器
303‧‧‧放大器
VR‧‧‧電源線

Claims (19)

  1. 一種半導體裝置，包括：光感測器，包含放大器及電連接至該放大器的光電轉換器；以及顯示元件，包括發光元件，其中，該放大器包括第一電晶體、第二電晶體及第三電晶體，其中，該第二電晶體及該第三電晶體電串聯連接，其中，該第二電晶體的閘極電連接至該第一電晶體的源極和汲極中之一，其中，該第一電晶體的該源極和該汲極中之另一者電連接至該光電轉換器的成對電極中之一，及其中，電連接至包含該發光元件的該顯示元件之電源線也作為電連接至該光感測器的電源線。
  2. 一種半導體裝置，包括：眾多組，該眾多組中的每一組均包含：光感測器，包括放大器及電連接至該放大器的光電轉換器；以及顯示元件，包括發光元件，其中，該放大器包括第一電晶體、第二電晶體及第三電晶體，其中，該第二電晶體及該第三電晶體電串聯連接， 其中，該第二電晶體的閘極電連接至該第一電晶體的源極和汲極中之一，其中，該第一電晶體的該源極和該汲極中之另一者電連接至該光電轉換器的成對電極中之一，及其中，電連接至包含該發光元件的該顯示元件之電源線也作為電連接至該眾多組中之一中的該光感測器的電源線。
  3. 如申請專利範圍第2項之半導體裝置，其中，該眾多組以m列乘以n行的矩陣配置，m是大於或等於2的自然數，n是大於或等於2的自然數。
  4. 一種半導體裝置，包括：眾多組，該眾多組中的每一組均包含：光感測器；以及顯示元件，包括發光元件，其中，該光感測器包含光電轉換器及電連接至該光電轉換器的放大器，其中，該顯示元件包含電連接至該發光元件的控制器，其中，該放大器包括第一電晶體、第二電晶體及第三電晶體，其中，該第二電晶體及該第三電晶體電串聯連接，其中，該第二電晶體的閘極電連接至該第一電晶體的源極和汲極中之一， 其中，該第一電晶體的該源極和該汲極中之另一者電連接至該光電轉換器的成對電極中之一，其中，該控制器包括第四電晶體及第五電晶體，以及其中，該放大器及該控制器電連接至該眾多組中之一中的相同電源線。
  5. 如申請專利範圍第4項之半導體裝置，其中，該眾多組以m列乘以n行的矩陣配置，m是大於或等於2的自然數，n是大於或等於2的自然數。
  6. 一種半導體裝置，包括眾多組，該眾多組中的每一組均包含光感測器及包括發光元件的顯示元件、第一佈線、第二佈線、第三佈線、第四佈線、第五佈線、第六佈線、第七佈線、及第八佈線，其中，該光感測器包含電連接至放大器的光電轉換器，其中，該顯示元件包含電連接至該發光元件的控制器，以及其中，該放大器包含第一電晶體、第二電晶體、及第三電晶體，其中，該第二電晶體及該第三電晶體電串聯連接於該第一佈線與該第二佈線之間，其中，該第二電晶體的閘極電連接至該第一電晶體的源極和汲極中之一，其中，該第一電晶體的該源極和該汲極中之另一者電連接至該光電轉換器的成對電極中之一， 其中，該光電轉換器的成對電極中之另一電極電連接至該第四佈線，其中，該第一電晶體的閘極電連接至該第三佈線，及其中，該第三電晶體的閘極電連接至該第五佈線，及其中，該控制器包含第四電晶體及第五電晶體，其中，該第四電晶體的閘極電連接至該第六佈線，其中，該第四電晶體的源極和汲極中之一電連接至該第八佈線，其中，該第四電晶體的源極和汲極中之另一者電連接至該第五電晶體的閘極，其中，該第五電晶體的源極和汲極中之一電連接至該第一佈線，其中，該第五電晶體的源極和汲極中之另一者電連接至該發光元件的成對電極中之一，以及其中，該發光元件的成對電極中之另一電極電連接至該第七佈線。
  7. 如申請專利範圍第6項之半導體裝置，其中，該眾多組以m列乘以n行的矩陣配置，m是大於或等於2的自然數，n是大於或等於2的自然數。
  8. 如申請專利範圍第6項之半導體裝置，其中，該光電轉換器是光二極體或光電晶體。
  9. 如申請專利範圍第6項之半導體裝置，其中，該發光元件是發光二極體或有機發光元件。
  10. 如申請專利範圍第6項之半導體裝置，其中，在該第一至第五電晶體中至少之一中，通道是形成在氧化物半導體層中。
  11. 如申請專利範圍第6項之半導體裝置，其中，該控制器包含電容器，其中，該電容器的成對電極中之一電連接至該第五電晶體的閘極，以及其中，該電容器的成對電極中之另一電極電連接至該第五電晶體的源極和汲極中之一。
  12. 如申請專利範圍第6項之半導體裝置，其中，該控制器包含電容器，其中，該電容器的成對電極中之一電連接至該第五電晶體的閘極以及該第四電晶體的源極和汲極中之另一電極，其中，該電容器的成對電極中之另一電極電連接至該第一佈線。
  13. 如申請專利範圍第6項之半導體裝置，又包括第十佈線，其中，該控制器包含電容器，其中，該電容器的成對電極中之一電連接至該第五電晶體的閘極以及該第四電晶體的源極和汲極中之另一電極，以及 其中，該電容器的成對電極中之另一電極電連接至該第十佈線。
  14. 如申請專利範圍第6項之半導體裝置，又包括第九佈線，其中，該控制器包含第六電晶體，其中，該第六電晶體的源極和汲極中之一電連接至該發光元件的成對電極中之一，其中，該第六電晶體的源極和汲極中之另一者電連接至該第一佈線，以及其中，該第六電晶體的閘極電連接至該第九佈線。
  15. 如申請專利範圍第14項之半導體裝置，其中，在該第一至第六電晶體中至少之一中，通道是形成在氧化物半導體層中。
  16. 如申請專利範圍第6項之半導體裝置，又包括第十一佈線，其中，該控制器包含第七電晶體，其中，該第七電晶體電連接於該第一佈線與該第五電晶體的源極和汲極中之一之間，以及其中，該第七電晶體的閘極電連接至該第十一佈線。
  17. 如申請專利範圍第16項之半導體裝置，其中，在該第一至第五電晶體或該第七電晶體中至少之一中，通道是形成在氧化物半導體層中。
  18. 一種半導體裝置的驅動方法，其中，該半導體裝置包括眾多組，該眾多組中的每一組均包含：光感測器；及顯示元件，包含發光元件其中，該眾多組以m列乘以n行的矩陣配置，m是大於或等於2的自然數，n是大於或等於2的自然數，其中，該光感測器包含光電轉換器及電連接至該光電轉換器的放大器，其中，該顯示元件包含電連接至該發光元件的控制器，其中，該放大器及該控制器電連接至每組的電源線，及其中，該放大器執行儲存於該放大器中的電荷放電之重設操作、儲存對應於流經該光電轉換器的光電流量之電荷的儲存操作、以及讀取包含該電荷量作為資料的輸出訊號之選取操作，該驅動方法包括下述步驟：使所有發光元件發光而以光照射物體；在該發光元件發光週期的期間，在第p列中的該光感測器中執行該重設操作及該儲存操作，p是小於或等於m的自然數；使所有發光元件不發光；在該發光元件不發光週期的期間，在第(p+1) 列中的該光感測器中執行該重設操作及該儲存操作；由所有列中的該光感測器順序地執行該選取操作，以及，取得相鄰列中該光感測器取得的輸出訊號之間的差異；以及根據該輸出訊號之間的差異，產生該物體的捕捉影像及/或偵測該物體的位置。
  19. 一種半導體裝置的驅動方法，其中，該半導體裝置包括眾多組，該眾多組中的每一組均包含：光感測器；及顯示元件，包含發光元件其中，該眾多組以m列乘以n行的矩陣配置，m是大於或等於2的自然數，n是大於或等於2的自然數)，其中，該光感測器包含電連接至光電轉換器的放大器，其中，該顯示元件包含電連接至該發光元件的控制器，以及其中，該放大器及該控制器電連接至每組的電源線，其中，該放大器執行儲存於該放大器中的電荷放電之重設操作、儲存對應於流經該光電轉換器的光電流量之電荷的儲存操作、以及讀取包含該電荷量作為資料的輸出訊號之選取操作， 該驅動方法包括下述步驟：使所有發光元件發光而以光照射物體；以及在該發光元件發光週期的期間，在第q行(q是小於或等於n的自然數)中的該光感測器中執行該重設操作及該儲存操作；使所有發光元件不發光；在該發光元件不發光週期的期間，在第(q+1)行中的該光感測器中執行該重設操作及該儲存操作；由所有列中的該光感測器順序地執行該選取操作，以及，取得相鄰行中該光感測器取得的輸出訊號之間的差異；以及根據該輸出訊號之間的差異，產生該物體的捕捉影像及/或偵測該物體的位置。
TW100146580A 2010-12-15 2011-12-15 半導體裝置及其驅動方法 TWI541700B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010278905 2010-12-15
JP2011108276 2011-05-13

Publications (2)

Publication Number Publication Date
TW201246039A TW201246039A (en) 2012-11-16
TWI541700B true TWI541700B (zh) 2016-07-11

Family

ID=46233741

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100146580A TWI541700B (zh) 2010-12-15 2011-12-15 半導體裝置及其驅動方法

Country Status (4)

Country Link
US (1) US9841843B2 (zh)
JP (2) JP2012256020A (zh)
KR (1) KR101932905B1 (zh)
TW (1) TWI541700B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979369B (zh) * 2010-03-08 2018-04-06 株式会社半导体能源研究所 半导体器件及其制造方法
US9236408B2 (en) 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
US9916793B2 (en) 2012-06-01 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving the same
KR20150017192A (ko) * 2013-08-06 2015-02-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2015143843A (ja) * 2013-12-24 2015-08-06 株式会社半導体エネルギー研究所 電子機器
US9929044B2 (en) 2014-01-30 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US9817040B2 (en) * 2014-02-21 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Measuring method of low off-state current of transistor
JP6558880B2 (ja) * 2014-07-11 2019-08-14 株式会社ジャパンディスプレイ 有機ｅｌ表示装置の製造方法
KR102509203B1 (ko) * 2014-08-29 2023-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
JP6325953B2 (ja) * 2014-09-16 2018-05-16 株式会社東芝 半導体装置の製造方法
KR101728793B1 (ko) * 2014-12-31 2017-04-21 엘지디스플레이 주식회사 인셀 터치 액정 디스플레이 장치와 이의 제조방법
CN105573555B (zh) * 2016-01-28 2018-06-29 京东方科技集团股份有限公司 一种压力触控结构、触控显示面板、显示装置
US10573621B2 (en) 2016-02-25 2020-02-25 Semiconductor Energy Laboratory Co., Ltd. Imaging system and manufacturing apparatus
KR102365543B1 (ko) * 2016-06-10 2022-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 정보 단말
WO2020049398A1 (ja) * 2018-09-07 2020-03-12 株式会社半導体エネルギー研究所 撮像装置および電子機器
DE102019204711A1 (de) * 2019-04-03 2020-10-08 Robert Bosch Gmbh Bildsensor
CN115280401A (zh) * 2020-03-27 2022-11-01 株式会社半导体能源研究所 显示装置
KR20220009562A (ko) * 2020-07-16 2022-01-25 엘지디스플레이 주식회사 표시장치와 이를 포함한 모바일 단말기

Family Cites Families (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4543560B2 (ja) 2001-02-09 2010-09-15 日本電気株式会社 表示機能を内蔵した画像入力装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4681774B2 (ja) * 2001-08-30 2011-05-11 キヤノン株式会社 撮像素子、その撮像素子を用いた撮像装置、及びその撮像装置を用いた撮像システム
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP3882594B2 (ja) * 2001-11-28 2007-02-21 コニカミノルタホールディングス株式会社 固体撮像装置
US6720942B2 (en) 2002-02-12 2004-04-13 Eastman Kodak Company Flat-panel light emitting pixel with luminance feedback
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP4123415B2 (ja) * 2002-05-20 2008-07-23 ソニー株式会社 固体撮像装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
JP2005332880A (ja) * 2004-05-18 2005-12-02 Sony Corp 撮像素子および画像入力処理装置
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR100606933B1 (ko) * 2004-06-30 2006-08-01 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
JP2006030317A (ja) * 2004-07-12 2006-02-02 Sanyo Electric Co Ltd 有機ｅｌ表示装置
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP2006091462A (ja) 2004-09-24 2006-04-06 Semiconductor Energy Lab Co Ltd 表示装置
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR100731741B1 (ko) * 2005-04-29 2007-06-22 삼성에스디아이 주식회사 유기전계발광장치
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR101169053B1 (ko) * 2005-06-30 2012-07-26 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
US7663165B2 (en) * 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP4065979B1 (ja) * 2007-06-18 2008-03-26 キヤノン株式会社 撮像システム、撮像センサ、及び撮像システムの制御方法
JP4929075B2 (ja) * 2007-06-28 2012-05-09 パナソニック株式会社 固体撮像装置およびその駆動方法、撮像装置
GB0721567D0 (en) * 2007-11-02 2007-12-12 Cambridge Display Tech Ltd Pixel driver circuits
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2010026467A (ja) * 2008-07-24 2010-02-04 Sony Corp 表示装置および電子機器
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR20100038046A (ko) 2008-10-02 2010-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널 및 터치 패널의 구동방법
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI585955B (zh) * 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
JP5277926B2 (ja) * 2008-12-15 2013-08-28 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP4715931B2 (ja) * 2009-02-10 2011-07-06 ソニー株式会社 電荷検出装置及び電荷検出方法、並びに固体撮像装置及びその駆動方法、並びに撮像装置
JP5615018B2 (ja) * 2009-04-10 2014-10-29 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
KR102443297B1 (ko) 2009-09-24 2022-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
CN102612677B (zh) 2009-10-26 2015-09-02 株式会社半导体能源研究所 显示装置和半导体器件
WO2011055638A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101333783B1 (ko) * 2009-11-10 2013-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2011123876A (ja) 2009-11-12 2011-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
TWI507934B (zh) 2009-11-20 2015-11-11 Semiconductor Energy Lab 顯示裝置
WO2011099336A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
DE112011100886T5 (de) 2010-03-12 2012-12-27 Semiconductor Energy Laboratory Co., Ltd. Ansteuerverfahren für Anzeigeeinrichtung
JP5940252B2 (ja) 2010-04-16 2016-06-29 株式会社半導体エネルギー研究所 表示装置

Also Published As

Publication number Publication date
JP6009047B2 (ja) 2016-10-19
KR20120067292A (ko) 2012-06-25
KR101932905B1 (ko) 2018-12-27
US20120154337A1 (en) 2012-06-21
JP2012256020A (ja) 2012-12-27
JP2016015145A (ja) 2016-01-28
TW201246039A (en) 2012-11-16
US9841843B2 (en) 2017-12-12

Similar Documents

Publication Publication Date Title
TWI541700B (zh) 半導體裝置及其驅動方法
KR102403845B1 (ko) 발광 장치
JP6717992B2 (ja) 半導体装置の駆動方法
US20240015381A1 (en) Semiconductor device, imaging device, and electronic device
TWI706207B (zh) 發光裝置
TWI642325B (zh) 發光裝置及其驅動方法
KR101941834B1 (ko) 광 검출 회로, 입력 장치, 및 입출력 장치
JP5774974B2 (ja) 半導体装置の駆動方法
JP6720372B2 (ja) 発光装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees