TWI538038B - 形成一半導體晶粒之方法 - Google Patents

形成一半導體晶粒之方法 Download PDF

Info

Publication number
TWI538038B
TWI538038B TW099147007A TW99147007A TWI538038B TW I538038 B TWI538038 B TW I538038B TW 099147007 A TW099147007 A TW 099147007A TW 99147007 A TW99147007 A TW 99147007A TW I538038 B TWI538038 B TW I538038B
Authority
TW
Taiwan
Prior art keywords
wafer
grains
die
dies
semiconductor
Prior art date
Application number
TW099147007A
Other languages
English (en)
Other versions
TW201135826A (en
Inventor
高登Ｍ 葛利夫納
麥可Ｊ 塞頓
Original Assignee
半導體組件工業公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體組件工業公司 filed Critical 半導體組件工業公司
Publication of TW201135826A publication Critical patent/TW201135826A/zh
Application granted granted Critical
Publication of TWI538038B publication Critical patent/TWI538038B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/784—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Dicing (AREA)

Description

形成一半導體晶粒之方法
本發明大體而言係關於電子產品，且更特定而言係關於半導體、其結構及形成半導體裝置之方法。
在過去，單粒化線通常形成為複數個平行線，其中每一單粒化線(諸如)沿該單粒化線之一長軸自晶圓之一個側徑直跨越該晶圓軸向延伸以允許晶圓鋸或劃線沿一直線延伸跨越該晶圓而延伸。先前之單粒化線中之每一者通常徑直延伸跨越該晶圓且不曾具有除了一個連續直線之外的曲線、彎曲、角或其他形狀。為了便於使用該等單粒化直線，先前之半導體晶粒通常具有一規則形狀，諸如全部晶粒具有相同總面積及通常係一正方形或矩形形狀之相同形狀。規則形狀之晶粒亦以一規則圖案配置於一晶圓上以使該等單粒化線可在晶粒之間延伸且單粒化該晶粒。該矩形或正方形形狀之直線及該等晶粒之相同面積以及該規則圖案允許使用該等單粒化直線。此等單粒化線迫使晶粒具有正方形及矩形之規則形狀以使用此等軸向延伸之單粒化線。
因此，期望具有一種形成不要求軸向單粒化線之一半導體晶粒之方法。
出於簡化及澄清該圖解說明之目的，不一定按比例繪示圖中之元件，且不同圖中相同的參考編號表示相同的元件。另外，出於簡化該說明之目的省略對眾所周知的步驟及元件之說明及細節。如本文中所使用，載流電極意指攜載電流穿過一裝置之該裝置之一元件，諸如一MOS電晶體之一源極或一汲極或一雙極電晶體之一發射極或一集電極或二極體之一陰極或陽極，且一控制電極意指控制電流穿過該裝置之該裝置之一元件，諸如一MOS電晶體之一閘極或一雙極電晶體之一基極。雖然本文中將該等裝置闡釋為某些N-通道或P-通道裝置，或某些N-型或P-型經摻雜區，但熟習此項技術者將瞭解根據本發明亦可存在補充裝置。熟習此項技術者將瞭解，本文中關於電路操作所使用之措辭期間、在...之同時及當...時並非係意指一動作在一啟動動作之後立即發生而是可在起始動作所啟動之動作之間存在某一小的但合理性延遲(諸如一傳播延遲)之準確術語。
措辭大約或大致之使用意指一元件之一值具有預期極接近一規定值或位置之一參數。然而，如在此項技術中眾所周知，總是存在妨礙該等值或位置如所規定一樣準確之小差異。在此項技術中公認，高達至少百分之十(10%)(且對於半導體摻雜濃度而言高達百分之二十(20%))之差異係距如所闡述一樣準確之理想目標之合理性差異。出於澄清該等圖式之目的，裝置結構之經摻雜區圖解說明為通常具有直線邊緣及精確角度之拐角。然而熟習此項技術者理解，由於摻雜劑之擴散及活化，經摻雜區之該等邊緣通常可不係直線且該等拐角可不是精確的角。
如本文所使用，對稱形狀意指在大小、形狀及其部分在一分界線或媒體平面或繞一中心或軸之對置側上之相對位置上具有一致性之至少兩個形狀，若一形狀由於一反射或一旋轉而未改變則其對稱。術語非對稱意指不對稱之一形狀，若一形狀由於一反射或一旋轉而改變則其係非對稱。術語矩形意指具有相等長度之對置側及具有四個直角之一封閉二維四邊形。非矩形意指不是一矩形之一封閉幾何形狀。術語多連通意指在平面中具有孔之一開集。若一形狀具有穿過其之一孔則其係多連通，舉例而言一甜甜圈形狀。
圖1圖解說明其上可形成複數個半導體晶粒之一半導體晶圓30之一實施例之一實例之一簡化平面視圖。晶圓30上之半導體晶粒可全部具有相同形狀或可具有不同形狀。該等晶粒由晶圓30之將被移除之部分(諸如單粒化區)彼此分開以單粒化每一晶粒。該等單粒化區圍繞晶圓30上之每一晶粒以便可移除晶圓30之單粒化區以單粒化該等晶粒。如在此項技術中所熟知，晶圓30上之全部複數個半導體晶粒通常在全部側上由其中形成單粒化區之晶圓30之部分彼此分開。晶圓30上之晶粒可形成為任一類型之半導體晶粒，包括二極體、一垂直電晶體、一橫向電晶體或包括各種類型之半導體裝置之一積體電路。
如下文將進一步所見，形成於晶圓30上之晶粒通常要求晶圓30之單粒化區係不軸向或徑直延伸跨越晶圓30之表面之晶圓30之部分。熟習此項技術者將瞭解在圖1中圖解說明晶圓30之一些部分具有確實(諸如)自晶圓30之一個側跨越晶圓30至晶圓30之一對置側軸向延伸之單粒化線。此一單粒化線之一實例係由線31圖解說明。一般而言，在其他實施例中，晶圓30可具有跨越晶圓30之部分軸向延伸且終止於晶圓30之單粒化區之邊界處之單粒化線，諸如終止於虛線33及112所圖解說明之單粒化區處之一單粒化線32，如下文將進一步所見。在其他實施例中，晶圓30可不具有跨越甚至晶圓30之一部分軸向延伸之任何單粒化線。
圖2圖解說明形成於在圖1及圖2中由一虛線33所識別之晶圓30之一部分上之具有突出部之複數個晶粒(諸如晶粒34至42)之一實施例之一實例之一放大平面視圖。
晶粒34至42中之任一者之平面視圖或頂部表面之外周界之形狀具有突出部，此乃因該等晶粒中之任一者之至少一個側具有自該晶粒延伸之一突出部或指狀物。該平面視圖之外周界(諸如晶粒34至42中之任一者之頂部表面)不僅是該晶粒之主動區而是在該晶粒經單粒化之後的該晶粒之實際周界。舉例而言，圖解說明晶粒35具有各自形成為一單個直線之一右側44、一底部側45及一頂部側46。然而，晶粒35之左側具有突出部而不是係一直線。因此，晶粒35之周界包括不全部具有相同大小及尺寸之複數個側。晶粒35之左側包括複數個突出部，諸如自晶粒35之左側(諸如側182)之一最裏面部分向外延伸之突出部或指狀物183、184及185。該等突出部或指狀物中之每一者形成晶粒35之周界之一部分且每一突出部具有係該周界之一部分之側(諸如突出部183之側180及181)。該等突出部形成該周界之一些部分(諸如側180)以自其他周圍側或部分(諸如自側181或182)伸出來。因此，晶粒35具有沿晶粒35之周界向外延伸之突出部。晶粒36具有類似的突出部199、200及201。如自圖2可見，晶粒35之尺寸端視於在何處量測尺寸而具有三個或更多個值。舉例而言，沿側44之長度具有一個值，而寬度具有兩個或更多個值，諸如自側44至側180之寬度或自側44至側182之寬度。因此，該寬度具有至少一最大值及一最小值。
晶粒34具有不同於晶粒35之一形狀而且具有突出部，諸如突出部196及197。在圖2中所圖解說明之實施例中，晶粒34之突出部196在晶粒35之突出部183與184之間延伸且定位於在晶粒35之突出部183與184之間所形成之一凹處內。晶粒34與35之間的空間或位置關係通常稱作叉指。
熟習此項技術者將瞭解，晶粒34至42中之任一者係非矩形，此乃因晶粒34至42中之任一者不具有係四邊形且具有四(4)個全等角之晶粒之平面視圖之外周界之一形狀。
而且，晶粒34至42中之任一者具有一不規則形狀，此乃因該晶粒之頂部表面之外周界之形狀藉由使用在晶粒35至42中之一者與晶粒35至42中之一毗鄰一者之間軸向延伸之一軸向單粒化線來防止單粒化該晶粒。舉例而言，軸向延伸穿過晶圓30之部分(亦即晶粒36與37之中間部分)之一軸向單粒化線不可用以單粒化晶粒36，此乃因晶粒36之外周界具有突出部且不可藉助此一軸向單粒化線移除係晶粒36之突出部200與201之中間部分及突出部199與200之中間部分之晶圓30之部分。因此，該不規則形狀藉由使用一軸向單粒化線而防止單粒化晶粒34至42中之任一者。
另外，認為晶粒35至42中之任一者以一不規則圖案配置於晶圓30上，此乃因沿晶粒35至42中之一者之一個側軸向延伸穿過一單粒化區49之至少一部分之一軸向單粒化線(諸如平行於晶粒35之側44)將橫切毗鄰晶粒(諸如晶粒40)之內部部分。因此，使用跨越包括欲單粒化之晶粒之晶圓30之部分軸向延伸之軸向單粒化線不可自晶圓30單粒化晶粒35至42中之一些晶粒，此乃因不規則圖案將致使此等軸向單粒化線橫向穿過該等晶粒中之至少一者之一內部。因此，圍繞晶粒35至42之單粒化區49不形成跨越晶粒51至56所定位之晶圓30之部分軸向延伸之一連續直線。
在形成晶粒34至42之後，使用一同時單粒化方法同時移除圍繞晶粒36至42之晶圓30之部分(諸如單粒化區49之部分)以將晶粒36至42單粒化成個別晶粒。通常可移除之晶圓30之部分由雙影線48圖解說明。雙影線之類型除了圖解說明可移除之晶圓30之部分之外沒有任何其他意義。熟習此項技術者將瞭解，無須移除區域49之全部以單粒化晶粒而是僅須移除圍繞外周界之一部分，如將在下文中進一步所見。
由於晶粒34至42之突出部或另一選擇為由於晶粒34至42之不規則形狀或由於晶粒34至42之不規則圖案，圍繞晶粒34至42之單粒化區49不形成跨越晶圓30或甚至軸向穿過晶粒34至42所定位之晶圓30之部分軸向延伸之一連續直線。此一連續直線單粒化區將延伸穿過晶粒34至42之部分且損壞該等晶粒。另一選擇為，晶圓30之一部分將須沿晶粒之一個側(諸如沿晶粒35之突出部183、184及185)靠左以具有一單粒化直線。晶圓30之此額外部分將浪費晶圓30之一部分且減小可形成於一既定區域中(諸如晶圓30之一既定區域上)之晶粒之數目。然而，由於一同時單粒化方法用以移除單粒化區49之至少部分，因此晶粒34至42可以最大化晶圓30之使用且增加可形成於晶圓30上之晶粒之數目之一組態配置且定位於晶圓30上。
為了最大化可放置於一既定區域(諸如晶圓30之一區域)中之此類型之晶粒之數目，晶粒可配置於一叉指型位置中，諸如晶粒39及40或晶粒37、38、41及42所圖解說明。由於該叉指型位置，圍繞晶粒之突出部之單粒化區49不形成跨越晶圓30軸向延伸之一連續直線。僅跨越晶粒34至42所定位之晶圓30之部分軸向延伸之一連續單粒化直線將形成將自該等晶粒中之一者之一側(諸如沿晶粒35之側44)延伸穿過其他晶粒之部分(諸如穿過晶粒40之內部部分)且損壞該晶粒之一線。
另外，認為晶粒34至42以一非中心圖案配置於晶圓30上，此乃因複數個半導體晶粒之一第一晶粒之中心(諸如晶粒35之中心)相對於一毗鄰半導體晶粒之中心(諸如晶粒39或晶粒40之中心)而交錯。
同時移除作為單粒化區之區49之至少部分之同時單粒化方法通常包括使用一乾式蝕刻，如發明人Gordon M. Grivna於2009年2月12日發表之美國專利公開案第2009/0042366號中所闡述。使用乾式蝕刻方法同時單粒化晶粒34至42允許形成具有有突出部之形狀及/或具有不規則形狀之晶粒34至42及/或以一不規則圖案在晶圓30上形成晶粒34至42及/或以一非中心圖案在晶圓30上形成晶粒34至42。在下文中(諸如關於圖11至圖22)闡釋同時自一晶圓單粒化晶粒(諸如晶粒34至42)之其他方法。
熟習此項技術者將瞭解，在一些實施例中，區49亦可具有在單粒化半導體晶粒時幫助增加蝕刻速率之蝕刻增強區段67。區段67係在單粒化晶粒34至42時未經移除之區49之部分(因此晶圓30之部分)。在一些實施例中，區段67可增加用於單粒化晶粒34至42之裝備之蝕刻速率。區段67可形成於其中晶粒34至42中之任一者之間存在一空間之區49之任一部分中。
在晶粒34及35之實例性組態中，晶粒34及35具有不同形狀。可一起單粒化晶粒34及35。在單粒化之後，晶粒34及35可組裝成一個封裝且定位於該封裝內之一叉指型位置中。此叉指型位置可用以在兩種不同類型之晶粒之間提供一低電感互連。在另一實例中，兩個此等晶粒可作為兩種不同類型之晶粒(諸如一低功率邏輯電路及一高功率電晶體)形成於不同晶圓上。該等晶粒之極接近性將使用短互連允許自一個晶粒至另一晶粒之路由互連。此造成可改良該兩個晶粒之操作特性之一低電感連接。
圖3圖解說明形成於圖1及圖3中之一虛線50所識別之晶圓30之一部分上之複數個非矩形形狀之晶粒(諸如晶粒51至56)之一實施例之一實例之一放大平面視圖。晶粒51至56中之任一者係非矩形的，此乃因該等晶粒之平面視圖之外周界之形狀並非係具有四(4)個全等角之四邊形。另外，晶粒51至56中之任一者之周界具有至少一個彎曲形狀而不是由直線形成之周界。因此，晶粒51至56中之任一者之周界包括複數個側，其中至少一個側包括係彎曲而非一直線之一部分。舉例而言，圖解說明晶粒54具有係一直線之一側205。晶粒54亦具有由一箭頭以一一般方式識別之另一側206，其包括一彎曲部分207。因此，晶粒51至56之周界具有一非矩形形狀且至少包括具有一彎曲形狀之一個側。
此外，晶粒51至55中之任一者之外周界之形狀亦係多連通的，此乃因晶粒51至55形成有穿過該等晶粒之開口(諸如孔或開口58及61)。如本文所使用，多連通意指其中具有一孔之平面中之一開集。因此，任何一個晶粒51至55係多連通的，此乃因其各自具有穿過該晶粒之一孔。舉例而言，晶粒51具有係兩個不同大小之孔58及59，且晶粒52具有兩者係相同大小之孔61。因此，該等晶粒具有一多連通拓撲。
在形成晶粒51至56之後，同時移除圍繞晶粒51至56之晶圓30之部分以將晶粒51至56單粒化成個別晶粒。通常可移除之晶圓30之一些部分係由雙陰線64圖解說明。由於非矩形形狀，因此使用同時單粒化方法允許晶粒51至56以最大化晶圓30之使用且增加可形成於晶圓30上之晶粒之數目之一組態配置且定位於晶圓30上。同時單粒化方法亦允許在單粒化期間形成穿過晶粒51至56之該等孔。熟習此項技術者將瞭解在該單粒化期間穿過晶粒51至56中之任一者而形成之開口不將晶粒劃分成塊(諸如將該晶粒切成兩半)而是形成穿過晶粒之一部分之一開口(例如圖3中所圖解說明)，或可沿晶粒之周界之一邊緣形成開口(例如圖6中所圖解說明)。另一選擇為，可在單粒化之前形成該等孔。
在一個實施例(但不一定全部實施例)中，為了最大化可放置於一既定區域(諸如晶圓30之一區域)中之此類型之晶粒之數目，可交錯該等晶粒以使一個晶粒之一狹窄部分可靠近一毗鄰晶粒之一寬闊部分而定位。經交錯之圖案及晶粒51至56之定位可致使一個晶粒之一個側在延伸時橫切至少一個毗鄰晶粒之一內部部分。舉例而言，晶粒54之延伸側208將致使側208橫向橫切入晶粒52之內部中。此經交錯之定位可增加可形成於晶圓30之一既定區域中之非矩形形狀之晶粒之數目。由於該經交錯之位置，圍繞該晶粒之單粒化區65不形成跨越晶圓30軸向延伸之一連續直線。跨越晶粒51至56所定位之晶圓30之部分軸向延伸之一連續單粒化直線將形成將自該等晶粒中之一者之一側(諸如沿晶粒54之側208)延伸穿過其他晶粒之部分(諸如穿過晶粒52之內部部分)且損壞該晶粒之一線。
晶粒51至56亦具有一不規則形狀，此乃因該等晶粒之外周界之形狀藉由使用在晶粒51至56中之一者與晶粒51至56中之一毗鄰一者之間軸向延伸之一軸向單粒化線而防止單粒化晶粒。舉例而言，在晶粒51與52之間軸向延伸之一軸向單粒化線不可用以單粒化晶粒52，此乃因單粒化直線不可移除該周界之彎曲部分。
另外，認為晶粒51至56以一不規則圖案配置於晶圓30上，此乃因沿晶粒51至56中之一者之一個側之一單粒化線(諸如平行於晶粒54之側208)將橫切毗鄰晶粒(諸如晶粒52)之內部部分。因此，使用跨越晶圓30或跨越晶粒51至56所定位之晶圓30之部分軸向延伸之軸向單粒化線不可自晶圓30單粒化晶粒51至56中之一些晶粒，此乃因不規則圖案將致使此等單粒化線橫向穿過該等晶粒中之至少一者。因此，圍繞晶粒51至56之單粒化區65不形成跨越晶粒51至56所定位之晶圓30之部分軸向延伸之一連續直線。
熟習此項技術者將瞭解，在一些實施例中，區65亦可具有在單粒化半導體晶粒時幫助增加蝕刻速率之蝕刻增強區段68。區段68係在單粒化晶粒51至56時不移除之區65之部分(因此晶圓30之部分)，其類似於圖2之區段67。區段68可形成於晶粒51至56中之任一者之間存在一空間之區65之任一部分中。
圖4圖解說明形成於在圖1及圖4中由一虛線85所識別之晶圓30之一部分上之具有突出部之複數個晶粒(諸如晶粒86至91)之一實施例之一實例之一放大平面視圖。晶粒86至91具有突出部，此乃因該等晶粒之平面視圖之周界之至少一個側具有自該等晶粒延伸之一突出部或指狀物。舉例而言，圖解說明晶粒88具有各自形成為一單個直線之一頂部側211及一底部側212。然而，晶粒88之周界之左側及右側具有突出部而不是每一者係一單個直線。因此，晶粒88之周界包括並非全部具有相同大小及尺寸之複數個側。晶粒88之左側包括複數個突出部，諸如自晶粒88之左側(諸如側216)之一最裏面部分向外延伸之突出部或指狀物213及217。該等突出部形成周界之一些部分(諸如晶粒88之側214)以自其他周圍側或附近側(諸如側215或216)伸出去。該等突出部或指狀物中之每一者形成晶粒88之周界之一部分且每一突出部具有係周界之一部分之側(諸如突出部213之側214及215)。晶粒88在晶粒88之右側上亦具有類似的突出部。因此，晶粒86至91中之任一者之周界包括複數個側，其中至少一個側具有自該等晶粒之至少一個部分延伸之一突出部或指狀物。
為了最大化可放置於一既定區域(諸如晶圓30之一區域)中之此類型之晶粒之數目，該晶粒可配置於一叉指型位置中，諸如晶粒88與89及晶粒88與90所圖解說明。
亦認為晶粒86至91具有一不規則形狀，此乃因該等晶粒之頂部表面或平面視圖之外周界之形狀藉由使用在晶粒86至91中之一者與晶粒86至91中之一毗鄰一者之間軸向延伸之一軸向單粒化線而防止單粒化該等晶粒中之一者之至少一部分。舉例而言，沿晶粒88之側214軸向延伸之一軸向單粒化線將不移除毗鄰晶粒88之側216之晶圓30之部分。因此，該不規則形狀藉由使用一軸向單粒化線而防止單粒化晶粒86至91中之任一者。
另外，認為晶粒86至91以一不規則圖案配置於晶圓30上，此乃因沿晶粒86至91中之一者之一個側之一單粒化線(諸如平行於晶粒88之側214)將橫切毗鄰晶粒(諸如晶粒86或89)之內部部分。因此，使用跨越晶圓30或甚至晶粒86至91所定位之晶圓30之部分軸向延伸之軸向單粒化線不可自晶圓30單粒化晶粒86至91中之一些晶粒，此乃因不規則圖案將致使此等軸向單粒化線橫向穿過該等晶粒中之至少一者。因此，圍繞晶粒86至91之單粒化區94不形成跨越晶圓30或甚至晶粒86至91所定位之晶圓30之部分軸向延伸之一連續直線。熟習此項技術者亦將瞭解晶粒86至91中之任一者係非矩形。
在形成晶粒86至91之後，同時移除圍繞晶粒86至91之晶圓30之部分(諸如單粒化區94之部分)以將晶粒86至91單粒化成個別晶粒。通常可移除之晶圓30之部分係由雙影線93圖解說明。由於叉指型位置，圍繞該等晶粒之突出部之單粒化區94不形成跨越晶圓30軸向延伸之一連續直線。一連續直線單粒化線將形成將自該等晶粒中之一者之一側(諸如沿晶粒88之側216)延伸穿過晶粒88之部分且穿過其他晶粒(諸如穿過晶粒91之部分)且損壞該晶粒之一線。
圖5圖解說明形成於在圖1及圖5中由一虛線108所識別之晶圓30之一部分上之複數個多連通晶粒(諸如晶粒99至102)之一實施例之一實例之一放大平面視圖。晶粒99至102係多連通，此乃因晶粒99至102之頂部表面之周界具有穿過其之一孔。晶粒99至102亦具有一非矩形形狀，此乃因晶粒71至74之頂部表面之外周界係非矩形。晶圓30之一單粒化區109圍繞晶粒99至102中之每一者之周界。晶粒99至102圖解說明為具有穿過該晶粒之至少一個開口或孔之平行四邊形。另外，晶粒102具有穿過晶粒102而形成之開口105及106。由於開口105及106係不同形狀，因此晶粒102係非對稱的。
在形成晶粒99至102之後，同時移除圍繞晶粒99至102之晶圓30之部分(諸如單粒化區109之部分)以將晶粒99至102單粒化成個別晶粒。通常可移除之晶圓30之部分係由雙影線108圖解說明。即使晶粒99至102之側係直線，該等側也不以一直角橫切，因此晶粒99至102相對於彼此以一交錯圖案配置以最大化可形成於一既定區域中(諸如晶圓30之表面上)之晶粒之數目。晶粒99至102之交錯圖案或定位可致使一個晶粒之一個側在延伸時橫切至少一個毗鄰晶粒之一內部部分。舉例而言，晶粒99之延伸側209將致使側209橫切或橫向進入晶粒101之內部。由於該交錯圖案，圍繞晶粒99至102之單粒化區109不形成跨越包括晶粒99至102之晶圓30之部分軸向延伸之一連續直線。跨越晶粒99至102所定位之晶圓30之部分軸向延伸之一連續直線單粒化區將延伸穿過晶粒99至102之部分且損壞該等晶粒。另一選擇為，該等晶粒之間的(諸如晶粒99與100之側之間的)距離將須增加以允許一連續單粒化直線在該等晶粒之間延伸但這將使可形成於一晶圓上之晶粒之數目降低。
另外，認為晶粒99至102以一不規則圖案配置於晶圓30上，此乃因沿晶粒99至102中之一者之一個側之一單粒化線(諸如平行於晶粒99之側209)將橫切毗鄰晶粒(諸如晶粒101)之內部部分。因此，使用跨越包括晶粒99至102之晶圓30之部分軸向延伸之單粒化線不可自晶圓30單粒化晶粒99至102中之一些晶粒，此乃因不規則圖案將致使此等單粒化線橫向穿過該等晶粒中之至少一者。因此，圍繞晶粒99至102之單粒化區109不形成跨越晶圓30或甚至僅跨越包括晶粒99至102之晶圓30之部分(諸如區109)軸向延伸之一連續直線。
由於一同時單粒化方法用以移除單粒化區109，因此晶粒99至102可以最大化晶圓30之使用且增加可形成於晶圓30上之晶粒之數目之一組態配置且定位於晶圓30上。
在單粒化晶粒99至102之後，可將該等晶粒與其他晶粒組裝在一起，其包括將其他晶粒定位於穿過晶粒99至102中之任一者而形成之開口內。舉例而言，晶粒99可形成為控制電路之一低功率邏輯電路，且另一晶粒可形成為一高功率裝置(諸如一功率電晶體)。該功率電晶體可定位於晶粒99中之開口裏面且該兩個晶粒可一起起作用。另一選擇為，晶粒99至102可係一功率電晶體且另一類型之晶粒可組裝於晶粒99至102中之任一者中之開口內。這允許形成極近且短之互連從而最小化該等連接中之寄生電阻及電感。另一選擇為，一散熱片可組裝於晶粒99之開口中以幫助耗散在晶粒99之操作期間所產生之功率。另一選擇為，介電或金屬材料可選擇性地組裝於該等開口中以增強裝置效能，諸如提供一散熱片或提供自形成於晶粒之頂部表面上之一元件至形成於該晶粒之底部表面上之一元件的一直接且低電阻電連接。
圖6圖解說明形成於在圖1及圖6中由一虛線70所識別之晶圓30之一部分上之複數個不規則形狀之晶粒(諸如晶粒71至74)之一實施例之一實例之一放大平面視圖。晶粒71至74亦包括沿該等晶粒之頂部表面之外周界之一部分之一彎曲形狀。晶粒71至74具有包括可用於與晶粒99至102中之開口一樣之應用之一彎曲部分之一周界，而不是像晶粒99至102一樣具有穿過晶粒71至74之一內部之一開口。由於晶粒71至74之周界之彎曲部分，因此不可藉助跨越包括晶粒71至74之晶圓30之部分軸向延伸之單粒化線而單粒化晶粒71至74。晶粒71至74之彎曲形狀防止使用一軸向單粒化線來移除毗鄰該晶粒之晶圓30之部分。舉例而言，不可藉助一軸向單粒化線移除毗鄰晶粒71之側77之晶圓30之部分。另外，晶粒74具有一非對稱形狀，此乃因側75之定位使得晶粒74之平面視圖或頂部表面之周界之形狀係非對稱。因此，一單粒化區80經形成以圍繞晶粒71至74之周界以便於自晶圓30單粒化晶粒71至74。通常可移除之晶圓30之部分係由雙影線79圖解說明。由於該周界之彎曲部分，單粒化區80不形成跨越晶圓30或甚至僅跨越包括晶粒71至74之晶圓30之部分軸向延伸之一連續直線。可如對晶粒99至102之說明中所闡釋來單粒化晶粒71至74。
圖7圖解說明複數個晶粒124至127之一實施例之一實例之一放大平面視圖，該複數個晶粒具有該等晶粒之一頂部表面之具有一非矩形形狀之一邊緣。晶粒124至127形成於在圖1及圖4中由一虛線123所識別之晶圓30之一部分上。晶粒124至127類似於圖5之晶粒99至102且除了不是多連通之外晶粒124至127具有相同的晶粒形狀及類似的定位。晶圓30之一單粒化區130圍繞晶粒124至127中之每一者之周界。通常可移除之晶圓30之部分係由雙影線129圖解說明。
由於晶粒124至127之側不以直角橫切，因此自晶粒124至127中之一者之任一側延伸之一直線將橫向穿過晶粒124至127中之另一者。由於此組態，不可使用跨越晶圓30或甚至晶粒124至127所定位之晶圓30之部分軸向延伸之單粒化線而單粒化晶粒124至127。因此，圍繞晶粒124至127之單粒化區130不形成跨越其中定位或形成晶粒124至127之晶圓30之部分軸向延伸之一連續直線。
另外，認為晶粒124至127以一不規則圖案配置於晶圓30上，此乃因沿晶粒124至127中之一者之一個側之一單粒化線(諸如平行於晶粒124之側210)將橫切毗鄰晶粒(諸如晶粒126)之內部部分。因此，不可使用跨越其中形成晶粒124至127之晶圓30之部分軸向延伸之單粒化線而自晶圓30單粒化晶粒124至127中之一些晶粒，此乃因不規則圖案將致使此等單粒化線橫向穿過該等晶粒中之至少一者。因此，圍繞晶粒124至127之單粒化區130不形成跨越晶圓30軸向延伸之一連續直線。熟習此項技術者將理解，晶粒124至127可以允許使用一軸向單粒化線而移除晶粒124至127之一不同圖案配置於晶圓30上。
雖然以晶圓30上之一非中心圖案圖解說明晶粒124至127，但晶粒124至127之中心可以一直線對準或且可經定位以係非中心。然而，此一組態仍防止使用跨越其中形成晶粒124至127之晶圓30之部分軸向延伸之軸向單粒化線而單粒化晶粒124至127。
圖8圖解說明形成於在圖1及圖8中由一虛線112識別之晶圓30之一部分上之複數個非矩形晶粒(諸如晶粒113至116)之一實施例之一實例之一放大平面視圖。晶粒113至116係非矩形，此乃因晶粒113至116中之任一者之一頂部表面之一周界具有三角形形狀而非一矩形形狀。晶圓30之一單粒化區119圍繞晶粒113至116中之每一者之周界。
即使晶粒113至116之側係直線，該等側也不以直角相交。為了最大化可放置於一既定區域(諸如晶圓30之一區域)中之此類型之晶粒之數目，該等晶粒以一交錯圖案配置，此乃因該等晶粒中之一者之側中之一者之延伸將橫切一毗鄰晶粒。舉例而言，使晶粒114之一側117延伸將致使該延伸橫切晶粒113。而且，晶粒114至115可經配置以係非中心以使沿至少一個方向之晶粒114至115之中心不對準。舉例而言，以晶粒114與116之中心沿一水平線對準之方式圖解說明晶粒113至116。然而，即使晶圓30之其他晶粒(未顯示)可沿一垂直線與晶粒114對準，晶粒113與114之中心也不沿該垂直線對準，而是穿過晶粒113之中心之該垂直線將橫向穿過晶粒114。由於該非矩形形狀或交錯圖案，圍繞晶粒113至116之單粒化區119不形成跨越晶圓30軸向延伸之一連續直線。亦認為晶粒114至116以一不規則圖案定位於晶圓30上，此乃因跨越其中定位或形成晶粒113至116之晶圓30之部分軸向延伸之一軸向單粒化線將延伸穿過晶粒113至116中之一些晶粒之內部且損壞該等晶粒。熟習此項技術者將理解，晶粒113至116可以允許使用一軸向單粒化線來移除晶粒113至116之一不同圖案配置於晶圓30上。
在形成晶粒113至116之後，使用一乾式蝕刻方法同時移除圍繞晶粒113至116之晶圓30之部分(諸如單粒化區119之一部分)以將晶粒113至116單粒化成個別晶粒。通常可移除之晶圓30之經移除部分係由雙影線118圖解說明。
先前的晶粒單粒化方法將要求晶粒之間的(諸如晶粒114與115之側之間的)距離將須增加以允許一連續單粒化直線在晶粒114與115之間延伸。因此，晶粒114至116之位置或空間配置改良晶圓利用且允許增加形成於該晶圓上之晶粒之數目。
圖9圖解說明形成於在圖1及圖8中由一虛線135識別之晶圓30之一部分上之複數個非矩形形狀之晶粒(諸如晶粒136至142)之一實施例之一實例之一放大平面視圖。晶粒136至142具有一非矩形形狀(諸如八邊形)，此乃因晶粒136至142之頂部表面或平面視圖之外周界具有一非矩形形狀。該八邊形形狀係一非矩形形狀之一實例且晶粒136至142可具有其他非矩形形狀。晶圓30之一單粒化區145圍繞晶粒136至142中之每一者之周界。
為了最大化可放置於一既定區域(諸如晶圓30之一區域)中之非矩形形狀之晶粒之數目，晶粒136至142通常以一不規則圖案定位於晶圓30上。在一不規則圖案實施例之一個實例中，晶粒136至142經定位以使圍繞晶粒136至142之單粒化區145不形成跨越其中形成晶粒136至142之晶圓30之部分軸向延伸之一連續直線。
而且，晶粒136至142具有一不規則形狀，此乃因該等晶粒之頂部表面之外周界之形狀藉由使用在晶粒35至42中之一者與晶粒35至42中之一毗鄰一者之間軸向延伸之一軸向單粒化線而防止單粒化該等晶粒。舉例而言，軸向延伸穿過晶圓30之部分(亦即晶粒136與137之中間部分)之一軸向單粒化線不可用以單粒化晶粒136，此乃因晶粒136之外周界具有不可藉助此一軸向單粒化線而移除之一側143。如可見，晶粒136具有亦對此不規則形狀有貢獻之其他側。因此，該不規則形狀藉由使用一軸向單粒化線而防止單粒化晶粒136至142中之任一者。因此，該不規則形狀防止使用軸向單粒化線來單粒化晶粒136至142。
另外，可藉由定位一個晶粒以使該晶粒之中心與一毗鄰晶粒不對準而將晶粒136至142中之任一者相對於一毗鄰晶粒定位於一非中心位置中。而且，晶粒136至142可以相對於一毗鄰晶粒之一交錯位置定位於晶圓30上。通常使用此交錯圖案係由於該組態可增加可形成於晶圓30之一既定區域中之多邊形形狀之晶粒之數目。由於該交錯圖案，自晶粒136至142中之一者之任一側延伸之一直線將橫切穿過晶粒136至142中之另一者。由於此組態，不可使用跨越其中形成晶粒136至142之晶圓30之部分軸向延伸之單粒化線來單粒化晶粒136至142。因此，圍繞晶粒136至142之單粒化區145不形成跨越其中形成晶粒136至142之晶圓30之部分軸向延伸之一連續直線。
另外，認為晶粒136至142中之任一者以一不規則圖案配置於晶圓30上，此乃因沿晶粒136至142中之一者之一個側之一軸向單粒化線(諸如平行於晶粒136之側221)將橫切毗鄰晶粒(諸如晶粒138)之內部部分。因此，不可使用跨越其中形成晶粒136至142之晶圓30之部分軸向延伸之軸向單粒化線自晶圓30單粒化晶粒136至142中之一些晶粒。因此，圍繞晶粒136至142之單粒化區145不形成跨越晶圓30或甚至跨越其中形成晶粒136至142之晶圓30之部分軸向延伸之一連續直線。
另外，認為晶粒136至142中之任一者以一不規則圖案配置於晶圓30上，此乃因沿晶粒136至142中之一者之一個側軸向延伸穿過一單粒化區145之至少一部分之一軸向單粒化線將橫切毗鄰晶粒(諸如晶粒40)之內部部分。因此，不可使用跨越包括欲單粒化之晶粒之晶圓30之部分軸向延伸之軸向單粒化線自晶圓30單粒化晶粒35至42中之一些晶粒，此乃因不規則圖案將致使此等軸向單粒化線橫切穿過該等晶粒中之至少一者之一內部。因此，圍繞晶粒35至42之單粒化區49不形成跨越晶粒51至56所定位之晶圓30之部分軸向延伸之一連續直線。
在形成晶粒136至142之後，同時移除圍繞晶粒136至142之晶圓30之部分(諸如單粒化區145之部分)以將晶粒136至142單粒化成個別晶粒。通常可移除之晶圓30之部分係由雙影線144圖解說明。由於一同時單粒化方法用以移除單粒化區145或其部分，因此晶粒136至142可以所闡述之形狀形成或以一該所闡述之組態配置且定位於晶圓30上以最大化晶圓30之使用且增加可形成於晶圓30上之晶粒之數目。
在曾形成跨越一晶圓軸向延伸之單粒化直線之先前單粒化方法中，連續單粒化直線可延伸穿過晶粒136至142之部分且損壞該等晶粒。舉例而言，此一連續單粒化直線可形成將自該等晶粒中之一者之一側(諸如沿晶粒136之側221)延伸穿過其他晶粒之部分(諸如穿過晶粒138之內部部分)且損壞晶粒138之一單粒化線。另一選擇為，該等晶粒之間的(諸如晶粒136與138之側之間的)距離將須增加以允許一連續單粒化直線在該等晶粒之間延伸從而使可形成於一晶圓上之晶粒之數目降低。
圖10圖解說明形成於在圖1及圖9中由一虛線150識別之晶圓30之一部分上之複數個晶粒(諸如晶粒151至157)之一實施例之一實例之一放大平面視圖。該等晶粒中之一些晶粒(諸如晶粒156及157)在該等晶粒之頂部表面之外周界周圍具有一面積及距離，其比晶圓30之其他晶粒(諸如晶粒151及154)之頂部表面之外周界周圍之面積及距離大。晶圓30之一單粒化區160圍繞晶粒151至157中之每一者之周界。對於圖10中所圖解說明之實例性實施例而言，晶粒151至157圖解說明為矩形。由於該等晶粒具有不同面積及周界，因此該等晶粒相對於彼此以一交錯圖案配置以最大化可形成於一既定區域中(諸如晶圓30之表面上)之晶粒之數目。因此，晶粒151之面積大致不等於晶粒154或156中之任一者之面積，且晶粒154之面積大致不等於晶粒156之面積。另外，認為晶粒151至157以一不規則圖案配置於晶圓30上，此乃因沿晶粒151至157中之一者之一個側之一單粒化線(諸如平行於晶粒154之側219)將橫切毗鄰晶粒(諸如晶粒152及156)之內部部分。因此，不可使用跨越其中形成晶粒151至157之晶圓30之部分軸向延伸之軸線單粒化線自晶圓30單粒化晶粒151至153或154至155或156至157中之任一者，此乃因此等軸向單粒化線將橫向穿過該等晶粒中之至少一者。因此，圍繞晶粒151至157之單粒化區160不形成跨越晶圓30或甚至跨越其中形成晶粒151至157之晶圓30之部分軸向延伸之一連續直線。
由於一同時單粒化方法用以移除單粒化區160之至少部分，因此晶粒151至157可以最大化晶圓30之使用且增加可形成於晶圓30上之經多樣定大小之晶粒之數目之一交錯組態或一不規則圖案配置且定位於晶圓30上。
熟習此項技術者將理解，至少有兩種不同晶粒大小(諸如晶粒具有晶粒153及155之面積)且可僅有一個具有不同於晶圓30上之其他晶粒之面積之一面積的晶粒。在一些實施例中，自晶圓30單粒化不同大小之晶粒，其中第一及第二半導體晶粒之一周界具有相同形狀(諸如一矩形)且其中將第一及第二半導體晶粒兩者自晶圓30單粒化為兩個完整的完好無損的晶粒。在其他實施例中，不同大小之晶粒中之一者可係形成於晶圓30上之一測試結構以測試製造操作期間之處理參數或其他參數。對於此一實施例而言，可不自晶圓30單粒化該測試結構晶粒。
圖11圖解說明沿剖面線2-2截取之圖1及圖2之晶圓30之一放大橫剖面部分。出於澄清該等圖式及說明之目的，圖解說明此剖面線2-2僅橫剖晶粒36以及晶粒35及37之部分。半導體晶粒35至37通常包括一半導體基板318，該半導體基板可具有形成於基板318內之摻雜區以形成半導體晶粒之主動及被動部分。圖11中所圖解說明之橫剖面部分係沿晶粒35至37中之每一者之一接觸墊324截取。接觸墊324通常係形成於半導體晶粒上之一金屬以在半導體晶粒與該半導體晶粒外部之元件之間提供電接觸。舉例而言，接觸墊324可經形成以接納隨後可附接至墊324之一接合線或可經形成以接納隨後可附接至墊324之一焊料球或其他類型之互連結構。基板318可包括一整體基板319，該整體基板具有形成於整體基板319之一表面上之一磊晶層320。磊晶層320之一部分可經摻雜以形成用以形成半導體晶粒35、36或37之主動及被動部分之一經摻雜區321。在一些實施例中可省略層320及/或區321或層320及/或區321可在晶粒35、36或37之其他區中。
通常，一電介質323形成於基板318之一頂部表面上以使墊324與個別半導體晶粒之其他部分隔離且使每一墊324與毗鄰半導體晶粒隔離。電介質323通常係形成於基板318之表面上之二氧化矽薄層。接觸墊324通常係一金屬，其中接觸墊324之一部分電接觸基板318且另一部分形成於電介質323之一部分上。在晶粒35至37經形成以包括金屬墊及任何相關聯之層間電介質(未顯示)之後，一電介質326形成於全部複數個半導體晶粒之上以用作晶圓30及每一個別半導體晶粒35至37之一鈍化層。電介質326通常(諸如)藉由一毯覆式介電沈積形成於晶圓30之整個表面上。電介質326之厚度通常大於電介質323之厚度。
在形成電介質326之後，形成一單粒化遮罩以便於在不蝕刻下伏層(諸如電介質326之部分)之情形下穿過基板318形成開口。在較佳實施例中，該單粒化遮罩係由氮化鋁(AlN)形成。在此較佳實施例中，一AlN層391至少形成於電介質326上。層391通常經施加以覆蓋晶圓30之全部。
圖12圖解說明處於自晶圓30單粒化不規則形狀之晶粒(諸如晶粒35至37)之一方法之一較佳實施例之實例中之一隨後階段之圖11中之晶圓30之橫剖面部分。在形成AlN層391之後，可將一遮罩332施加至基板318之表面且將其圖案化以形成曝露上覆於每一墊324之電介質326之部分亦及其中欲形成單粒化區(諸如單粒化區49)之晶圓30之上覆部分之開口。
為了形成遮罩332，將一光遮罩材料施加至晶圓30且然後將其曝光(諸如紫外光)以改變該遮罩材料之經曝露部分之化學成分以形成具有上覆於其中欲形成單粒化線且其中亦欲形成墊324之位置之開口之遮罩332。然後使用一顯影液來移除遮罩材料之未經曝露部分從而使遮罩332具有上覆於其中欲形成各別單粒化區(諸如單粒化區49)之位置之開口328及329。熟習此項技術者瞭解開口328及329通常係圍繞晶粒35至37之一單個開口之兩部分但由於該橫剖面視圖而圖解說明為兩個開口。已發現，使用基於氫氧化銨之顯影液亦造成移除下伏於該遮罩材料之未經曝露部分之AlN層391之部分之顯影液。層391之經移除部分係由虛線92圖解說明，且層391之剩餘部分識別為AlN 393。AlN 393用作一單粒化遮罩，如下文中將進一步所見。
圖13圖解說明處於自晶圓30單粒化晶粒35至37之方法之替代性實施例之實例中之另一隨後階段之圖12中之晶圓30之橫剖面部分。穿過遮罩332及AlN 393中之開口蝕刻電介質326及323以曝露基板318及墊324之下伏表面。穿過其中欲形成單粒化區(諸如區49)之區中之AlN 393及電介質326及323而形成之開口用作單粒化開口328及329。穿過上覆於墊324之電介質326而形成之開口用作接觸開口。藉助比蝕刻金屬更快地選擇性地蝕刻電介質之一過程來較佳地執行該蝕刻過程。該蝕刻過程通常比蝕刻金屬快至少十(10)倍地蝕刻電介質。墊324之金屬用作防止該蝕刻移除墊324之經曝露部分之一蝕刻終止層。在較佳實施例中，使用一基於氟之各向異性反應離子蝕刻過程，如前文中所闡釋。
在穿過電介質326及323形成開口之後通常移除遮罩332，如虛線所圖解說明。隨後，通常薄化基板318以自基板318之底部表面移除材料且減小基板318之厚度，如虛線386所圖解說明。通常將基板318薄化至不大於約二十五至四百(25至400)微米且較佳地介於約五十至二百五十(50至250)微米之間的一厚度。熟習此項技術者熟知此等薄化程序。在薄化晶圓30之後，可藉助一金屬層327來金屬化晶圓30之背部。在一些實施例中可省略此金屬化步驟。其後，通常將晶圓30附接至在單粒化複數個晶粒之後便於支撐該複數個晶粒之一傳輸帶或承載帶330。在一些實施例中，可省略或用一不同的承載裝置來替代帶330。
圖14圖解說明處於自晶圓30單粒化半導體晶粒35至37之替代性方法之實例性實施例中之一隨後階段之晶圓30。將AlN 393用作一遮罩以穿過單粒化開口328及329來蝕刻基板318。AlN 393保護電介質326免受該蝕刻之影響。AlN 393可具有約五十至三百(50至300)埃之一厚度且仍保護電介質326。較佳地，AlN 393厚約二百(200)埃。該蝕刻過程使單粒化開口28及29自基板318之頂部表面完全穿過基板318而延伸以自晶圓30移除單粒化區49且單粒化晶粒35至37。通常使用以比蝕刻電介質或金屬高得多之一速率選擇性地蝕刻矽之一化學過程來執行該蝕刻過程。該蝕刻過程通常比蝕刻電介質或金屬快至少五十(50)且較佳地一百(100)倍地蝕刻矽。通常，使用各向同性與各向異性蝕刻條件之一組合之一深度反應離子蝕刻機系統用以自基板318之頂部表面(諸如晶粒36之表面11)完全穿過基板318之底部表面而蝕刻開口328及329以形成單粒化區49。在較佳實施例中，通常稱作博世過程之一過程用以各向異性地穿過基板18而蝕刻單粒化開口28及29。在一個實例中，在一阿爾卡特深度反應離子蝕刻系統中藉助博世過程來蝕刻晶圓30。
單粒化開口328及329之寬度通常係五至十(5至10)微米。此一寬度足以確保開口328及329可完全穿過基板318而形成且足夠窄以在一短時間間隔中形成該等開口。通常，開口328及329可像開口49一樣在大約十五至三十(15至30)分鐘之一時間間隔內延伸穿過基板318。由於同時形成晶圓30之全部單粒化區，因此可在大約十五至三十(15至30)分鐘之同一時間間隔內跨越晶圓30形成全部單粒化區。
其後，晶圓30之晶粒可由承載帶330支撐，此乃因將晶粒攜帶至隨後的組裝操作。
由於AlN 393係一電介質，因此其可留在晶粒35至37上。在其他實施例中，可在蝕刻穿過基板318之後(諸如)藉由使用顯影液來移除AlN 393；然而此要求額外的處理步驟。使用光遮罩顯影劑來移除層391之經曝露部分節省處理步驟從而減小製造成本。將AlN 393用作一遮罩保護電介質326免受蝕刻操作之影響。
在其他實施例中，單粒化遮罩可係由替代AlN之其他材料形成。用於單粒化遮罩之彼等其他材料係大致不由用以蝕刻基板318之矽之過程蝕刻之材料。由於用以蝕刻基板318之蝕刻程序比蝕刻金屬更快地蝕刻矽，因此一金屬化合物可用作形成單粒化遮罩之材料。此等金屬化合物之實例包括AlN、氮化鈦、氧化鈦、氮氧化鈦及其他金屬化合物。在使用除AlN之外的一金屬化合物之實例中，一金屬化合物層可類似地施加至層391。然後遮罩332可用以圖案化該金屬化合物層以在該金屬化合物中形成開口。其後，可移除遮罩332且該金屬化合物之剩餘部分可在蝕刻基板318期間保護下伏層(諸如電介質326)。可在單粒化之後將該金屬化合物留在晶粒上或可在完全單粒化之前將其移除，諸如在將晶粒與帶330分開之前。
而且矽-金屬化合物亦可用以形成單粒化遮罩，此乃因該金屬-矽化合物中之金屬防止該蝕刻繼續進入該金屬-矽材料中。矽-金屬化合物之一些實例包括金屬矽化物，諸如矽化鈦及矽化鈷。對於矽-金屬化合物之實施例而言，可類似於該金屬化合物之實例來形成且圖案化該矽-金屬化合物之一層。然而，該金屬-矽化合物通常係一導體，因此須將其自該晶粒移除，諸如在自帶330完全單粒化晶粒之前移除該金屬-矽化合物。
而且，一聚合物可用於該單粒化遮罩。一適合聚合物之一個實例係聚醯亞胺。亦可使用其他眾所周知的聚合物。可類似於該金屬化合物而圖案化該聚合物且然後可將其移除或留在該晶粒上。
圖15圖解說明自一半導體晶圓(諸如晶圓30)單粒化不規則形狀之半導體晶粒(諸如晶粒35至37)之一替代性方法之一實施例之一實例中之一階段。該單粒化方法在經單粒化之晶粒上形成有角的側壁。在如圖12之說明中所闡釋形成開口328至329之後開始圖15中所圖解說明之階段。將AlN 393用作一遮罩以穿過單粒化開口328及329而蝕刻基板318且形成自晶圓30移除之單粒化區49。在曝露基板318之表面之後，藉助以比蝕刻電介質或金屬高得多之一速率(通常至少快五十(50)且較佳地至少一百(100)倍)選擇性地蝕刻矽之一各向同性蝕刻過程來蝕刻基板318及任何經曝露之墊324。通常，藉助氟化學之一下游蝕刻機用於該蝕刻。舉例而言，可在一阿爾卡特深度反應離子蝕刻系統中使用完全各向同性蝕刻蝕刻晶圓30。執行該蝕刻過程以使開口328及329延伸進入基板318至一深度，其使該等開口之寬度橫向延伸同時亦使該深度延伸以在基板318中形成一開口400。由於該過程用以形成晶粒35至37之有角或傾斜側壁，因此將使用多個各向同性蝕刻以隨著該等開口之深度延伸進入基板318而連續增加開口328及329之寬度。在開口400之寬度於晶粒36及基板18之一表面11處大於開口328及329之寬度之後終止該各向同性蝕刻。
其後，將碳基聚合物401施加至曝露於開口400內之基板318之部分。
圖16圖解說明在圖15之說明中所闡釋之階段之後的一階段。使用一各向異性蝕刻以在留下開口400之側壁上之聚合物401之部分之同時移除開口400之底部上之聚合物401之部分。
圖17圖解說明在圖16之說明中所闡釋之階段之後的一階段。藉助與圖15之闡釋中所闡述之過程類似之一各向同性蝕刻過程來蝕刻開口400內之基板318之經曝露表面及任何經曝露之墊324。該各向同性蝕刻再一次使單粒化開口328及329之寬度橫向延伸同時亦使該深度延伸以在基板318中形成開口404。該各向同性蝕刻通常在開口404之寬度大於開口400之寬度之後終止以使該等開口之寬度隨著深度增加而更寬。曾留在開口400之側壁上之聚合物401之部分保護開口400之側壁以防止蝕刻開口404影響開口400之寬度。通常，在蝕刻開口404期間自開口400之側壁移除大致全部聚合物401。
其後，將類似於聚合物401之一碳基聚合物405施加至曝露於開口404內之基板318之部分。在形成聚合物405期間，該操作通常再一次在開口400之側壁上形成聚合物401。
圖18圖解說明在圖17之說明中所闡釋之階段之後的一階段。使用一各向異性蝕刻以在留下開口404之側壁上之聚合物405之部分之同時移除開口404之底部上之聚合物405之部分。此過程步驟類似於圖16之說明中所闡釋之步驟。
圖19圖解說明該順序可重複直到單粒化區49經形成以完全延伸穿過基板318為止。各向異性蝕刻以形成一開口(諸如開口408及412)、在該開口之側壁上形成一聚合物(諸如聚合物409，且在留下側壁上之聚合物之一部分(諸如聚合物409)之同時自該等開口之底部移除該聚合物之順序可重複直到開口328及329延伸穿過基板318以自基板30移除單粒化區49為止。
在最後一各向同性蝕刻(諸如形成開口412之蝕刻)之後通常不使聚合物沈積，此乃因在隨後的操作期間通常將不需要保護基板318。雖然圖解說明聚合物401、405及409在各別開口400、404及408之側壁上，但熟習此項技術者將瞭解在完成全部操作之後，最後一各向同性蝕刻步驟(諸如形成開口412之蝕刻)自對應開口之側壁大致移除此等聚合物。因此，僅出於澄清該闡釋之目的來顯示此等聚合物。
如可自圖19所見，晶粒35之側壁336及各別晶粒35及37之側壁335及337自頂部表面11向內傾斜至底部以使每一晶粒之底部處之晶粒寬度小於晶粒之頂部處之晶粒寬度。因此，基板318之頂部處之晶粒之外邊緣延伸一距離316而經過基板318之頂部處之晶粒之外邊緣，因此，晶粒35之頂部表面以距離316懸垂於底部表面之上。據信，距離316應大約為晶粒35至37之厚度之大約百分之五至百分之十(5%至10%)。在一個實例性實施例中，距離316大約為一至五(1至5)微米，因此基板318之底部處之晶粒35之底部寬度大約可比表面11處之晶粒35之頂部處之寬度小二至十(2至10)微米。通常，單粒化區49之開口之頂部約比單粒化區49之開口之底部窄二至四十(2至40)微米。在另一實施例中，據信，側壁336應在側壁336與一垂直線(諸如垂直於基板318之頂部表面之一線)之間形成大約為十五至四十度(15°至40°)之一角417。因此，每一蝕刻使開口329之寬度延伸之量應足以形成角417。熟習此項技術者將瞭解，多個各向異性蝕刻操作形成每一晶粒35至37之一崎嶇側壁以使該側壁沿該側壁而具有一參差不齊的邊緣。然而，為了清楚闡釋之目的，在圖15至圖19之圖解說明中誇大了該等參差不齊之邊緣之程度。此等側壁一般可視為係大致平滑之側壁。
熟習此項技術者將瞭解，在單粒化晶粒35至37之方法之另一替代性實施例中可省略單粒化遮罩層。在此一情形中，該等各向同性及/或各向異性蝕刻程序使用比蝕刻電介質或金屬更快地蝕刻矽之一蝕刻，因此電介質326提供對晶粒35至37中之每一者之下伏部分之保護。參見發明人Gordon M. Grivna曾於2009年2月12日發表之美國專利公開案第2009/0042366號。
圖20圖解說明自一半導體晶圓(諸如晶圓30)單粒化不規則半導體晶粒(諸如35至37)之另一替代性方法之一實例性實施例中之一階段。圖20圖解說明處於在基板318之頂部表面上形成電介質323之後且形成墊324之前(圖11)之一製造狀態之晶粒35至37之一放大橫剖面部分。對於圖20中所圖解說明之實例性單粒化方法而言，晶粒35至37具有圍繞晶圓30上之每一晶粒之一單個隔離溝槽379。如將在下文中進一步所見，溝槽379將用以形成單粒化區49且自晶圓30移除區49。
溝槽379形成為進入基板30中之一開口且一介電襯墊380形成於該開口之側壁及底部上。該介電襯墊通常係一介電材料(諸如二氧化矽)。通常用一填充劑材料381來填充該開口之剩餘部分。在較佳實施例中，移除介電襯墊380之底部以使溝槽379之底部打開，如一虛線384所圖解說明。移除襯墊380之底部之一個實例性方法包括施加具有曝露溝槽379之開口之一遮罩385且執行蝕刻穿過襯墊380之底部之一各向同性蝕刻(諸如一間隔件蝕刻)。與矽相比，該蝕刻可對電介質更具選擇性以防止損壞下伏於溝槽379之基板318之部分。通常在移除襯墊380之底部之後移除遮罩385。在移除溝槽379之底部之後，用填充劑材料381來填充溝槽379之剩餘開口。填充劑材料381通常係一基於矽之材料(諸如多晶矽)以便於隨後之過程步驟，如下文中將進一步所見。
熟習此項技術者將瞭解，晶粒35至37中之任一者亦可具有在該晶粒內部之其他溝槽(諸如一溝槽378)且可使用與用以形成溝槽379之彼等過程操作類似之過程操作來形成此等溝槽。溝槽378可端視於其將服務之功能保留底部氧化物或而將該底部氧化物移除。舉例而言，可用經摻雜之多晶矽來填充溝槽378且(諸如)給金屬層327(圖20中未顯示)或給基板318之底部或背側上之另一接觸件提供一低電阻基板接觸件或一背側接觸件。然而，溝槽378之較佳實施例不使底部移除且溝槽378較佳地在晶粒內部且不圍繞晶粒之外周邊。因此，溝槽379可與溝槽378或其他類似的溝槽同時形成從而減小製造成本。熟習此項技術者將理解，晶粒35至37可具有形成於基板318上或內之各種主動及或被動元件。
溝槽379形成於單粒化區49內且較佳地形成於該單粒化區之中間以便在區49之任一點處，溝槽379之中間大約在區49之中間(諸如兩個晶粒之間的中間點)。如下文中將進一步所見，單粒化將大約穿過溝槽379之中間而發生。
圖21圖解說明處於自晶圓30單粒化半導體晶粒35至37之實例性方法中之一隨後階段之晶圓30。在形成溝槽379之後形成晶粒35至37之其他部分，包括形成接觸墊324及形成覆蓋晶粒35至37之電介質326。電介質326通常亦覆蓋晶圓30之其他部分，包括其中欲形成單粒化區(諸如區49)之基板318之部分。其後，施加一遮罩387且將其圖案化以曝露其中欲形成單粒化區49及接觸開口之下伏的電介質326。遮罩387類似於圖12中所圖解說明之遮罩332；然而遮罩387通常具有一稍微不同的位置。其中欲形成單粒化區49之遮罩387中之開口亦上覆於溝槽379。穿過遮罩387中之開口蝕刻電介質326以曝露溝槽379內之下伏的填充劑材料381。該蝕刻通常亦曝露下伏墊324。穿過電介質326而形成於其中欲形成單粒化區(諸如區49)之區中之開口用作單粒化開口382及383。用以穿過電介質326形成開口382及383之蝕刻過程通常與用以在電介質323及326中形成開口328及329(圖12)之過程一樣。開口382及383通常經形成以使對應溝槽379之側壁上之介電襯墊380下伏於開口382及383，雖然只要曝露材料381便無須曝露介電襯墊380。熟習此項技術者瞭解開口382及383通常係圍繞晶粒35至37之一單個開口之兩部分但由於該橫剖面視圖而圖解說明為兩個開口。
在穿過電介質326及323形成開口382及383之後如虛線所圖解說明而移除遮罩387，且如一虛線386所圖解說明而薄化基板318。該薄化移除下伏於溝槽379之基板318之大部分。通常不將基板318薄化直至溝槽379之底部，此乃因介電襯墊380之介電材料可損壞用以薄化晶圓30之工具或可造成晶圓30劃傷。較佳地，薄化基板318直到溝槽379距基板318之底部約二至五(2至5)微米為止。在一些實施例中，可薄化基板318直到曝露溝槽379之底部為止。其後，可用金屬層327金屬化基板318之底部表面，如前文在圖13之說明中所闡釋。在一些實施例中可省略此金屬化步驟。隨後，晶圓30通常附接至一共用承載基板或共用載體(諸如承載帶330)。
圖22圖解說明處於自晶圓30單粒化晶粒35至37之一替代性方法之一實施例之一實例中之一隨後階段之晶圓30。穿過填充劑材料381形成一第二開口以形成作為穿過基板318之一開口之區49。較佳地將電介質326用作一遮罩而穿過單粒化開口382及383蝕刻基板318。通常使用以比蝕刻電介質或金屬高得多之一速率選擇性地蝕刻矽之一化學過程來執行該蝕刻過程，其類似於圖14之說明中所闡釋之蝕刻。該蝕刻過程穿過材料381而形成一開口。通常，該蝕刻移除大致全部材料381以使單粒化區49自基板318之頂部表面完全穿過溝槽379之填充劑材料381而延伸且自晶圓30移除區49。由於相比於電介質，該蝕刻步驟對矽更具選擇性，因此在不蝕刻溝槽379之側壁上之介電襯墊380之情形下移除填充劑材料381。因此，溝槽379之側壁上之介電襯墊380保護基板318之矽免受各向同性蝕刻之影響。該各向同性蝕刻具有比可藉助使用博世過程或藉助有限地使用博世過程而獲得之蝕刻通量高得多之一蝕刻通量。該各向同性蝕刻過程蝕刻穿過填充劑材料381及下伏於溝槽379之基板318之任一部分。因此，該各向同性蝕刻迅速蝕刻穿過溝槽379及基板318之任一下伏部分從而單粒化晶粒35至37。該快速蝕刻改良通量且減小製造成本。熟習此項技術者將瞭解，填充劑材料381之基於矽之材料亦減小對介電襯墊380之材料及基板319之應力。
沿單粒化區49穿過溝槽379單粒化晶粒35至37造成佔據一半導體晶圓之一極小空間之單粒化區。舉例而言，包括填充劑材料381之溝槽379之寬度通常僅寬約三(3)微米。因此在單粒化晶粒之其他方法(諸如劃切或晶圓鋸切)中，單粒化區49可僅寬約三微米而不是一百微米。熟習此項技術者將明瞭，可省略薄化晶圓30之步驟且可繼續蝕刻材料381直到開口382及383延伸穿過晶圓30為止。
熟習此項技術者將瞭解，層391及AlN 393可用作單粒化遮罩，如圖10至圖13之闡釋中所闡述。
圖23圖解說明形成於在圖1及圖23中由一虛線230識別之晶圓30之一部分上之複數個非矩形形狀之晶粒(諸如晶粒233、237及241)之一實施例之一實例之一放大平面視圖。晶粒233、237及241具有不以一直角橫切之拐角。晶粒233具有一拐角234，該拐角形成為具有自側236對角行進至側231之一直線之一對角線。因此，該拐角係一對角線而不是一直角。拐角234之對角線部分可用作晶粒233之一對準鍵以自拐角235之直角識別拐角234。該對準鍵便於在製造操作期間給晶粒233定向以將晶粒233附接至一基板或一封裝。
晶粒237具有形成一直角之拐角238及具有一彎曲形狀之一拐角239。該彎曲形狀減小該拐角處之應力從而優於具有直角拐角之晶粒而改良晶粒237之可靠性。在一些實施例中，由於拐角239不同於拐角238因此其亦可用作一對準鍵。雖然將拐角239圖解說明為一凸面彎曲形狀，但拐角239可具有任一類型之彎曲形狀。
晶粒241具有形成為一曲線形狀之全部拐角242。該彎曲形狀減小應力且改良晶粒241之可靠性。
熟習此項技術者將瞭解，晶粒233及237形成為具有有不同於該晶粒之其他拐角之一形狀之一個拐角(諸如拐角234及239)之晶粒。拐角234及239之形狀用以圖解說明可使用之不同拐角形狀之實例，然而該拐角形狀不限於一對角線拐角之一曲線，而是任一拐角可不同於一晶粒之任一其他拐角以形成識別該晶粒之一個拐角之一對準鍵。另外，其他拐角(諸如拐角235)無須為直角，而是可係不同於識別拐角(諸如拐角234)之任一形狀。
除了係非矩形之外，晶粒237及241亦具有具有至少有一個彎曲部分之一形狀經單粒化晶粒之一外周界。
熟習此項技術者將瞭解，本文所包括之闡釋教給熟習此項技術者一種形成一半導體晶粒之方法，該半導體晶粒包含：具有係一非矩形、多連通、具有沿周界向外延伸之突出部、一非對稱形狀或具有至少一個彎曲部分中之一者之一形狀之半導體晶粒(諸如圖2至圖10及圖23中之任何晶粒中之一者)之一頂部表面之一周界。
熟習此項技術者亦可見，一非矩形形狀可包括三角形形狀、一平行四邊形形狀、具有沿周界向外延伸之突出部之一形狀、一多連通形狀或其中周界之一部分具有一彎曲形狀之一形狀中之一者。
嫺熟技術者亦將瞭解，半導體晶粒可具有有不同於其他拐角之一形狀之一個拐角，(例如)如晶粒233所圖解說明，或者半導體晶粒可至少具有有一彎曲形狀之一個拐角，(例如)如晶粒237或241所圖解說明。
熟習此項技術者亦將瞭解，一種形成一半導體晶粒之方法可包括在一半導體晶圓之一頂部表面上形成複數個半導體晶粒，其中該複數個半導體晶粒中之兩個或多個晶粒具有係一非矩形形狀、沿周界具有至少一個突出部之一形狀、一多連通形狀、具有至少一個彎曲部分之一形狀、一非對稱形狀、邊緣周圍之一距離有不同值(例如如晶粒34至42 151至157所圖解說明)或一不規則形狀(例如如晶粒34至42、51至56 86至91、71至74 136至142所圖解說明)中之一者之一邊緣，其中該不規則形狀藉由使用跨越半導體晶圓軸向延伸之一單粒化線來防止單粒化該不規則形狀；形成作為在半導體晶粒之間的半導體晶圓之一區之一單粒化區；及使用一乾式蝕刻來同時單粒化複數個半導體晶粒。
嫺熟技術者亦將瞭解，一種形成一半導體晶粒之方法可包括在一半導體晶圓之一頂部表面上形成複數個半導體晶粒，其中該複數個半導體晶粒中之至少兩個半導體晶粒以一不規則圖案而配置，其藉由使用僅跨越其中形成該複數個半導體晶粒之半導體晶圓之一部分軸向延伸之一軸向單粒化線來防止單粒化該複數個半導體晶粒，例如由晶粒151至157 34至42 51至56 86至91 99至102 124至127114至115 136至142形成之圖案；且使用一乾式蝕刻來同時單粒化該複數個半導體晶粒。
圖24圖解說明包括一半導體晶粒504之一半導體裝置500之一實例之一實施例之一平面視圖。
圖25圖解說明裝置500之沿圖24之一橫剖面線25-25之一橫剖面視圖。此說明參照圖24及圖25。晶粒504經形成以具有用於接納另一組件510之一插孔506。組件510可係諸如一半導體晶粒之另一主動電組件，或不形成於一半導體基板上之一主動電組件(諸如氮化鎵發光二極體)，或一被動電組件(諸如一電阻器、一電容器、一電感器)或可係另一類型之組件，諸如改良晶粒504之功率耗散之一散熱片、一鎖模件或一對準銷或一對準鍵或其他類型之定向元件。舉例而言，晶粒504可配合至具有僅允許晶粒504在一個定向上以與配合裝置擬合之一對準銷或定向元件之一封裝或其他裝置。
在一個實例中，組件510可係一半導體晶粒且插孔506可係穿過晶粒504之一開口。對於此實施例而言，組件510以及晶粒504可囊封於一半導體封裝501中，諸如具有一塑膠封裝本體之一封裝。封裝501可包括具有複數個連接端子及複數個引線520至523之一引線框。引線520至523中之一些引線(諸如引線520及522)可電連接至晶粒504且其他引線(諸如引線521及523)可電連接至組件510之半導體晶粒。封裝501之引線框亦可包括晶粒504可附接至的一旗標527及組件510之半導體晶粒可附接至的另一旗標528。在另一實施例中，晶粒504及組件510之半導體晶粒可附接至一個旗標，如圖25中之虛線所圖解說明。引線520至523、晶粒504與組件510之間的電連接可係此項技術中已知之任一類型之連接，諸如線接合、引線夾、帶接合等等。組件510通常包括便於形成至組件510的電連接之連接墊(諸如墊512)。
圖26圖解說明係圖24之裝置500之一替代性實施例之一半導體裝置550之一實例之一實施例之一平面視圖。對於此實施例而言，晶粒504在插孔506中具有一組件546。組件546可類似於組件510。在此實施例中，組件546係包括便於形成至組件546的電連接之連接墊547之一半導體晶粒。組件546可電連接至晶粒504而不是電連接至圖24中所圖解說明之引線521及523。在其他實施例中，組件510或546可具有至晶粒504的一些連接件及至引線520至523中之一些引線之其他連接件。組件546類似於組件510。
將組件510或546之實例性實施例之半導體晶粒定位於插孔506內便於將兩種不同類型之半導體晶粒放置於一個封裝內。組件546之配置便於形成通常不可形成於一個半導體基板上之兩個半導體晶粒之間的短電連接。舉例而言，矽半導體晶粒與砷化鎵晶粒，或一功率半導體晶粒與用以控制該功率半導體之一邏輯半導體晶粒。
熟習此項技術者將瞭解，雖然將晶粒504圖解說明為一矩形多連通晶粒，但晶粒504可係圖2至圖10及圖23之說明中所闡釋之晶粒中之任一者。而且，插孔506可係一晶粒之周界之一突出部或一彎曲形狀或類似於圖2至圖6之說明中所闡釋之彼等晶粒之一多連通晶粒之一開口中之任一者。
圖27圖解說明可用於裝置500及550之另一實施例之一部分之一平面視圖。圖27包括晶粒34及35(參見圖2)，其中晶粒34或35中之一者可表示具有用於接納晶粒34或35中之另一者之一插孔之晶粒504。舉例而言，晶粒34可表示晶粒504，其中晶粒35具有形成用以接納晶粒34之一插孔之突出部。晶粒34與35可如圖26之說明中所闡釋而互連在一起(諸如連接件495所圖解說明)，或可如圖25之說明中所闡釋而連接至引線或可以該兩種連接組態之一組合形式而連接。
圖28圖解說明具有穿過晶粒534之開口535之一多連通晶粒534之一放大平面視圖。開口535經定位以使晶粒534之一高頻率部分536與晶粒534之剩餘部分隔離。自開口535移除之矽可介於導電矽(諸如經沈積矽)與一最小介電常數約為11.7之本徵矽之間。藉由自開口535移除矽，該介電常數(諸如在開口535之對置側上之晶粒534之部分之間的介電常數)可急劇減小降至更接近空氣或真空之一介電常數1.0。將部分536與晶粒534之剩餘部分分開之較低介電材料可用以最小化該等區之間的電容或電感耦合。
鑒於本文之闡釋，熟習此項技術者將理解，一種形成一半導體裝置之方法之一個實例可包括提供具有用於接納一第二半導體晶粒之一插孔(諸如實例性插孔506)之一第一半導體晶粒(諸如一晶粒504)；將一第二半導體晶粒(諸如一晶粒510)定位於該插孔內；將該第一半導體晶粒連接至一第一連接端子(諸如實例性端子520)，且將該第二半導體晶粒連接至一第二連接端子(諸如連接端子521)；及將該第一半導體晶粒及該第二半導體晶粒囊封於一半導體封裝(例如封裝500)內。
該實例性方法亦可包括形成作為穿過該第一半導體晶粒之一開口、沿該第一半導體晶粒之一周界之一突出部或沿該第一半導體晶粒之該周界之一彎曲形狀中之一者之插孔。
熟習此項技術者亦將理解，本文之闡釋包括一種形成一半導體晶粒之方法之一個實例，其包括提供具有用於接納一第二半導體晶粒之一插孔(例如插孔506)之一第一半導體晶粒(諸如晶粒504之實例)；將一組件(諸如實例性組件510/546)定位於該插孔內；將該第一半導體晶粒連接至一第一連接端子(諸如端子520)；將該組件連接至該第一半導體晶粒或一第二連接端子(諸如實例性端子522)中之一者；及囊封該第一半導體晶粒及該組件，諸如囊封於一陶瓷本體內。
熟習此項技術者將理解，該方法亦可包括形成作為穿過該第一半導體晶粒之一開口、沿該第一半導體晶粒之一周界之一突出部或沿該第一半導體晶粒之該周界之一彎曲形狀中之一者之插孔。
該方法亦可包括將一對準鍵、一散熱片、砷化鎵主動裝置、一非矽主動裝置、氮化鎵主動或一被動電組件中之一者定位於該插孔內。
嫺熟技術者自本文之闡釋將理解，一半導體裝置可包含具有用於接納一組件之一插孔(諸如插孔506之實例)之一第一半導體晶粒(諸如實例性晶粒504)；及定位於該插孔內之一組件(例如組件546)。
在其他實施例中，穿過該晶粒之開口(諸如開口535或圖3至圖6之說明中所闡釋之開口)可用作一鎖模件。對於一鎖模件而言，在用一鑄模化合物囊封晶粒之過程期間，該鑄模化合物中之一些將延伸進入該等開口中以幫助將該鑄模化合物鎖至該晶粒。熟習此項技術者將瞭解，晶粒中之開口(諸如開口58(圖3)、104(圖5)、77及75(圖6)及535)可在單粒化晶粒期間形成或可在單粒化之前形成。熟習此項技術者將瞭解，可替代一鑄模化合物而使用其他眾所周知的囊封技術或裝置，包括灌封(glop-top)化合物、一陶瓷本體(諸如一陶瓷半導體封裝之一部分)或其他眾所周知的囊封裝置。
雖然圖解說明晶粒504具有四個連接件或端子且圖解說明晶粒510及546具有兩個連接件或端子，但熟習此項技術者將瞭解該等晶粒中之任一者可具有任一數目個連接件或端子。
鑒於以上全部內容，顯而易見揭示新穎形狀之晶粒及一種形成新穎形狀之晶粒之新穎方法。在其他特徵中包括形成具有各種形狀之晶粒及最大化可形成於晶圓上之晶粒之數目，包括定位晶圓以最小化所浪費之晶圓量。
儘管藉助具體較佳實施例及不同實施例之實例闡述了本發明之標的物，但前述圖式及其說明僅繪示本發明標的物之典型及實例性實施例且因此不認為限制其範疇，顯而易見熟習此項技術者將明瞭許多替代形式及變化形式。熟習此項技術者將瞭解並非須移除區49之全部以單粒化晶粒，而是僅須移除圍繞外邊緣之一部分，舉例而言可不移除區段67。另外，類似於區段67或68之區段可用於晶圓30上之晶粒中之任一者。保護層(諸如單粒化遮罩)或選擇性蝕刻層(諸如介電層或本文所闡述之層324)中之任一者可用以保護增強區以使其在半導體晶粒之同時單粒化期間不被蝕刻。圖2至圖10及圖23中所闡述之晶粒(諸如晶粒35至37)之實例性形式用作闡述單粒化本文所闡釋之晶粒形狀之各種方法之一工具；然而熟習此項技術者將瞭解，所闡釋之用於單粒化本文所闡釋之晶粒中之任一者之方法適用於本文所闡述之全部晶粒。另外，圖2至圖10及圖23中所圖解說明之晶粒之分組並非意欲限制晶粒結合任一其他特定晶粒形狀而形成，而是該等晶粒形狀之任何組合可一起使用。
11．．．表面
30．．．晶圓
31．．．線
33．．．虛線
34．．．晶粒
35．．．晶粒
36．．．晶粒
37．．．晶粒
38．．．晶粒
39．．．晶粒
40．．．晶粒
41．．．晶粒
42．．．晶粒
44．．．右側
45．．．底部側
46．．．頂部側
48．．．雙影線
49．．．區域
50．．．虛線
51．．．晶粒
52．．．晶粒
53．．．晶粒
54．．．晶粒
55．．．晶粒
56．．．晶粒
58．．．孔或開口
59．．．孔
61．．．孔或開口
64．．．雙影線
65．．．單粒化區
67．．．區段
68．．．區段
70．．．虛線
71．．．晶粒
72．．．晶粒
73．．．晶粒
74．．．晶粒
75．．．側
77．．．側
79．．．雙影線
80．．．單粒化區
85．．．虛線
86．．．晶粒
87．．．晶粒
88．．．晶粒
89．．．晶粒
90．．．晶粒
91．．．晶粒
93．．．雙影線
94．．．單粒化區
99．．．晶粒
100．．．晶粒
101．．．晶粒
102．．．晶粒
104．．．開口
105．．．開口
106．．．開口
108．．．雙影線
109．．．單粒化區
112．．．虛線
113．．．晶粒
114．．．晶粒
115．．．晶粒
116．．．晶粒
117．．．側
118．．．雙影線
119．．．單粒化區
123．．．虛線
124．．．晶粒
125．．．晶粒
126．．．晶粒
127．．．晶粒
129．．．雙影線
130．．．單粒化區
135．．．虛線
136．．．晶粒
137．．．晶粒
138．．．晶粒
139．．．晶粒
140．．．晶粒
141．．．晶粒
142．．．晶粒
143．．．側
144．．．雙影線
145．．．單粒化區
150．．．虛線
151．．．晶粒
152．．．晶粒
153．．．晶粒
154．．．晶粒
155．．．晶粒
156．．．晶粒
157．．．晶粒
160．．．單粒化區
180．．．側
181．．．側
182．．．側
183．．．突出部或指狀物
184．．．突出部或指狀物
185．．．突出部或指狀物
196．．．突出部
199．．．突出部
200．．．突出部
201．．．突出部
205．．．側
206．．．側
207．．．彎曲部分
208．．．側
209．．．側
210．．．側
211．．．頂部側
212．．．底部側
213．．．突出部或指狀物
214．．．側
215．．．側
216．．．側
217．．．突出部或指狀物
219．．．側
221．．．側
230．．．虛線
231．．．側
233．．．晶粒
234．．．拐角
235．．．拐角
237．．．晶粒
238．．．拐角
239．．．拐角
241．．．晶粒
242．．．拐角
318．．．半導體基板
319．．．整體基板
320．．．磊晶層
321．．．區
323．．．電介質
324．．．墊
326．．．電介質
327．．．金屬層
328．．．單粒化開口
329．．．單粒化開口
330．．．承載帶
332．．．遮罩
335．．．側壁
336．．．側壁
378．．．溝槽
379．．．溝槽
380．．．介電襯墊
381．．．填充劑材料
382．．．單粒化開口
383．．．單粒化開口
384．．．虛線
385．．．遮罩
386．．．虛線
387．．．遮罩
391．．．AlN層
393．．．AlN
400．．．開口
401．．．碳基聚合物
404．．．開口
405．．．碳基聚合物
408．．．開口
409．．．聚合物
412．．．開口
417．．．角
495．．．連接件
500．．．封裝
501．．．半導體封裝
504．．．晶粒
506．．．插孔
510．．．組件
512．．．墊
520．．．引線
521．．．引線
522．．．引線
523．．．引線
527．．．旗標
534．．．多連通晶粒
535．．．開口
536．．．高頻率部分
546．．．組件
547．．．連接墊
550．．．半導體裝置
圖1圖解說明根據本發明之一半導體晶圓之一實施例之一簡化平面視圖；
圖2圖解說明根據本發明之圖1之晶圓之複數個晶粒之一實施例之一實例之一放大平面視圖；
圖3圖解說明根據本發明之圖1之晶圓之另外複數個晶粒之一實施例之一實例之一放大平面視圖；
圖4至圖10圖解說明根據本發明之圖1之晶圓之晶粒之各種其他實施例之實例之放大平面視圖；
圖11圖解說明處於自根據本發明之晶圓單粒化晶粒之一製程之一實施例之一實例中之一階段之圖1之半導體晶圓之一部分之一實例之一放大剖面視圖；
圖12至圖14圖解說明處於單粒化根據本發明之晶粒之製程之實施例之實例中之各種隨後階段之圖11之晶粒；
圖15圖解說明處於自根據本發明之晶圓單粒化晶粒之一製程之另一實施例之一實例中之一階段之圖1之半導體晶圓之一部分之一實例之一放大剖面視圖；
圖16至圖19圖解說明處於單粒化根據本發明之晶粒之製程之實施例之實例中之各種隨後階段處之圖15之晶粒；
圖20圖解說明處於自根據本發明之晶圓單粒化晶粒之一製程之另一實施例之一實例中之一階段之圖1之半導體晶圓之一部分之一實例之一放大剖面視圖；
圖21至圖22圖解說明處於單粒化根據本發明之晶粒之製程之實施例之實例中之各種隨後階段處之圖20之晶粒；
圖23圖解說明根據本發明之圖1之晶圓之複數個晶粒之一實施例之一實例之一放大平面視圖；
圖24圖解說明根據本發明具有有一插孔之一半導體晶粒之一半導體裝置之一實例之一實施例之一平面視圖；
圖25圖解說明根據本發明之圖24之裝置之一剖面視圖；
圖26圖解說明係根據本發明之圖24之裝置之一替代性實施例之一半導體裝置之一實例之一實施例之一平面視圖；
圖27圖解說明包括根據本發明具有一插孔之一半導體設備之一半導體裝置之另一實施例之一部分之一平面視圖；及
圖28圖解說明根據本發明之一多連通晶粒之一放大平面視圖。
500．．．半導體裝置
501．．．半導體封裝
504．．．半導體晶粒
506．．．插孔
510．．．組件
512．．．墊
520．．．引線
521．．．引線
522．．．引線
523．．．引線

Claims (9)

  1. 一種形成一半導體晶粒之方法，其包含：提供具有一頂部表面及一底部表面之一半導體晶圓；在該半導體晶圓之該頂部表面上形成複數個半導體晶粒，其包括形成該複數個半導體晶粒中至少一具有兩個實質直線側之半導體晶粒，該兩個實質直線側相交以形成一第一拐角，且形成該半導體晶粒之具有不同於該第一拐角形狀之一或多個其他拐角；形成作為該半導體晶圓之在該等半導體晶粒之間之一區的一單粒化區；及使用一乾式蝕刻來同時單粒化該複數個半導體晶粒且形成該第一拐角及該一或多個其他拐角。
  2. 如請求項1之方法，其中形成該複數個半導體晶粒包括將沿該周界具有至少一個突出部之該等半導體晶粒形成為具有其中至少一個尺寸具有複數個值之尺寸。
  3. 如請求項1之方法，其中形成該複數個半導體晶粒包括將該等半導體晶粒形成為具有不同面積。
  4. 如請求項1之方法，其中形成該複數個半導體晶粒包括形成該非矩形形狀，該非矩形形狀係三角形、具有一突出部之一形狀、具有一彎曲形狀之一側、一平行四邊形、三角形或八邊形中之一者。
  5. 如請求項1之方法，其中形成該單粒化區包括形成該單粒化區作為一非軸向單粒化線。
  6. 如請求項1之方法，其中在該使用該乾式蝕刻來同時單 粒化該複數個半導體晶粒之步驟期間穿過該等半導體晶粒中之至少一者形成一開口且其中該開口不將該半導體晶粒劃分成兩塊或更多塊。
  7. 如請求項1之方法，其包括形成該半導體晶粒之一個拐角呈一對角形狀。
  8. 如請求項1之方法，其包括形成該半導體晶粒之至少一個拐角呈一彎曲形狀。
  9. 如請求項1之方法，其包括於一實質直角形成該第一拐角。
TW099147007A 2010-01-18 2010-12-30 形成一半導體晶粒之方法 TWI538038B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/689,117 US9165833B2 (en) 2010-01-18 2010-01-18 Method of forming a semiconductor die

Publications (2)

Publication Number Publication Date
TW201135826A TW201135826A (en) 2011-10-16
TWI538038B true TWI538038B (zh) 2016-06-11

Family

ID=44277880

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099147007A TWI538038B (zh) 2010-01-18 2010-12-30 形成一半導體晶粒之方法

Country Status (5)

Country Link
US (3) US9165833B2 (zh)
JP (1) JP2011146717A (zh)
KR (2) KR20110084835A (zh)
CN (1) CN102157448A (zh)
TW (1) TWI538038B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165833B2 (en) * 2010-01-18 2015-10-20 Semiconductor Components Industries, Llc Method of forming a semiconductor die
JP5960389B2 (ja) 2010-04-19 2016-08-02 東京エレクトロン株式会社 半導体集積回路チップを分離および搬送する方法
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
SG193124A1 (en) * 2012-02-28 2013-09-30 Johnson & Johnson Vision Care Method of arranging ring segments on a wafer for functionalized layers of an ophthalmic lens
JP6060509B2 (ja) * 2012-03-29 2017-01-18 大日本印刷株式会社 半導体素子の製造方法
US8871613B2 (en) 2012-06-18 2014-10-28 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8993414B2 (en) * 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
KR101935860B1 (ko) * 2012-07-16 2019-01-07 에스케이하이닉스 주식회사 향상된 강도를 갖는 반도체 칩, 이를 이용한 반도체 패키지, 및 그 제조방법
US8664089B1 (en) 2012-08-20 2014-03-04 Semiconductor Components Industries, Llc Semiconductor die singulation method
US9034733B2 (en) 2012-08-20 2015-05-19 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8951915B2 (en) 2012-09-11 2015-02-10 Infineon Technologies Ag Methods for manufacturing a chip arrangement, methods for manufacturing a chip package, a chip package and chip arrangements
JP2014072239A (ja) * 2012-09-27 2014-04-21 Rohm Co Ltd チップ部品
US9136173B2 (en) 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US9484260B2 (en) 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
CN103811593B (zh) * 2012-11-12 2018-06-19 晶元光电股份有限公司 半导体光电元件的制作方法
US20150011073A1 (en) * 2013-07-02 2015-01-08 Wei-Sheng Lei Laser scribing and plasma etch for high die break strength and smooth sidewall
CN103424901A (zh) * 2013-08-19 2013-12-04 京东方科技集团股份有限公司 一种显示面板及显示模组
US9219011B2 (en) * 2013-08-29 2015-12-22 Infineon Technologies Ag Separation of chips on a substrate
US9356092B2 (en) 2013-09-12 2016-05-31 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
US9435025B2 (en) 2013-09-25 2016-09-06 Applied Materials, Inc. Gas apparatus, systems, and methods for chamber ports
US9646951B2 (en) 2013-12-10 2017-05-09 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor
US9418894B2 (en) 2014-03-21 2016-08-16 Semiconductor Components Industries, Llc Electronic die singulation method
US9472458B2 (en) 2014-06-04 2016-10-18 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
JP5862819B1 (ja) * 2014-09-08 2016-02-16 富士ゼロックス株式会社 半導体片の製造方法およびエッチング条件の設計方法
US9337098B1 (en) 2015-08-14 2016-05-10 Semiconductor Components Industries, Llc Semiconductor die back layer separation method
US10366923B2 (en) 2016-06-02 2019-07-30 Semiconductor Components Industries, Llc Method of separating electronic devices having a back layer and apparatus
US10056428B2 (en) * 2016-09-07 2018-08-21 Semiconductor Components Industries, Llc Semiconductor device and method of forming curved image sensor region robust against buckling
JP2018110156A (ja) * 2016-12-28 2018-07-12 キヤノン株式会社 半導体装置、その製造方法およびカメラ
JP6524562B2 (ja) * 2017-02-23 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法
CN107230703B (zh) * 2017-04-10 2020-04-21 南京中感微电子有限公司 一种晶圆
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
US10230000B2 (en) 2017-08-08 2019-03-12 Globalfoundries Inc. Vertical-transport transistors with self-aligned contacts
WO2019038877A1 (ja) * 2017-08-24 2019-02-28 創光科学株式会社 窒化物半導体紫外線発光素子の製造方法及び窒化物半導体紫外線発光素子
US10880991B2 (en) * 2018-04-04 2020-12-29 Marvell Asia Pte, Ltd. Apparatus and methods for enhancing signaling bandwidth in an integrated circuit package
FR3080219B1 (fr) * 2018-04-13 2021-03-05 St Microelectronics Grenoble 2 Dispositif electronique comprenant des puces electroniques
US10916474B2 (en) 2018-06-25 2021-02-09 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
US10957595B2 (en) * 2018-10-16 2021-03-23 Cerebras Systems Inc. Systems and methods for precision fabrication of an orifice within an integrated circuit
US11031343B2 (en) * 2019-06-21 2021-06-08 International Business Machines Corporation Fins for enhanced die communication
US11037933B2 (en) * 2019-07-29 2021-06-15 Nanya Technology Corporation Semiconductor device with selectively formed insulating segments and method for fabricating the same
US11410894B2 (en) 2019-09-06 2022-08-09 International Business Machines Corporation Polygon integrated circuit (IC) packaging

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2985484B2 (ja) 1992-03-19 1999-11-29 株式会社日立製作所 半導体装置とその製造方法
US4820377A (en) 1987-07-16 1989-04-11 Texas Instruments Incorporated Method for cleanup processing chamber and vacuum process module
US5075253A (en) 1989-04-12 1991-12-24 Advanced Micro Devices, Inc. Method of coplanar integration of semiconductor IC devices
JPH05267449A (ja) 1992-03-19 1993-10-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5300461A (en) 1993-01-25 1994-04-05 Intel Corporation Process for fabricating sealed semiconductor chip using silicon nitride passivation film
US6030885A (en) 1997-04-18 2000-02-29 Vlsi Technology, Inc. Hexagonal semiconductor die, semiconductor substrates, and methods of forming a semiconductor die
US5982018A (en) 1997-05-23 1999-11-09 Micron Technology, Inc. Thin film capacitor coupons for memory modules and multi-chip modules
JPH11168172A (ja) 1997-12-04 1999-06-22 Toshiba Tec Corp 半導体チップの製造方法及びその半導体チップによる３次元構造体、その製造方法及びその電気的接続方法
US6214703B1 (en) 1999-04-15 2001-04-10 Taiwan Semiconductor Manufacturing Company Method to increase wafer utility by implementing deep trench in scribe line
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
WO2001056063A2 (en) 2000-01-26 2001-08-02 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
DE10031252A1 (de) 2000-06-27 2002-01-10 Bosch Gmbh Robert Verfahren zur Zertrennung eines Substratwafers in eine Anzahl von Substratchips
US6686225B2 (en) 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
GB0130870D0 (en) 2001-12-21 2002-02-06 Accentus Plc Solid-state antenna
US6849554B2 (en) 2002-05-01 2005-02-01 Applied Materials, Inc. Method of etching a deep trench having a tapered profile in silicon
JP3923368B2 (ja) 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
JP4579489B2 (ja) * 2002-09-02 2010-11-10 新光電気工業株式会社 半導体チップ製造方法及び半導体チップ
US6897128B2 (en) 2002-11-20 2005-05-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
US20040102022A1 (en) 2002-11-22 2004-05-27 Tongbi Jiang Methods of fabricating integrated circuitry
JP4013753B2 (ja) 2002-12-11 2007-11-28 松下電器産業株式会社 半導体ウェハの切断方法
JP2004221423A (ja) * 2003-01-16 2004-08-05 Renesas Technology Corp 半導体装置の製造方法
JP3991872B2 (ja) 2003-01-23 2007-10-17 松下電器産業株式会社 半導体装置の製造方法
DE112004000395T5 (de) * 2003-03-13 2006-02-02 PDF Solutions, Inc., San Jose Halbleiterwafer mit nichtrechteckig geformten Chips
US7094633B2 (en) * 2003-06-23 2006-08-22 Sandisk Corporation Method for efficiently producing removable peripheral cards
US7129114B2 (en) 2004-03-10 2006-10-31 Micron Technology, Inc. Methods relating to singulating semiconductor wafers and wafer scale assemblies
KR100627006B1 (ko) 2004-04-01 2006-09-25 삼성전자주식회사 인덴트 칩과, 그를 이용한 반도체 패키지와 멀티 칩 패키지
US7185302B1 (en) * 2004-06-01 2007-02-27 Polar Semiconductor, Inc. Method for generating layouts by chamfering corners of polygons
JP2006041005A (ja) 2004-07-23 2006-02-09 Matsushita Electric Ind Co Ltd 半導体素子形成領域の配置決定方法及び装置、半導体素子形成領域の配置決定用プログラム、並びに半導体素子の製造方法
JP2006049403A (ja) * 2004-08-02 2006-02-16 Matsushita Electric Ind Co Ltd 半導体素子形成領域の配置決定方法、半導体素子形成領域の配置決定用プログラム、及び半導体素子の製造方法
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7288489B2 (en) 2004-08-20 2007-10-30 Semitool, Inc. Process for thinning a semiconductor workpiece
JP2006062002A (ja) * 2004-08-25 2006-03-09 Oki Electric Ind Co Ltd 半導体装置の個片化方法
US7335576B2 (en) 2004-10-08 2008-02-26 Irvine Sensors Corp. Method for precision integrated circuit die singulation using differential etch rates
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7253477B2 (en) 2005-02-15 2007-08-07 Semiconductor Components Industries, L.L.C. Semiconductor device edge termination structure
JP4275095B2 (ja) 2005-04-14 2009-06-10 パナソニック株式会社 半導体チップの製造方法
SG126885A1 (en) 2005-04-27 2006-11-29 Disco Corp Semiconductor wafer and processing method for same
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
WO2007040688A2 (en) * 2005-09-30 2007-04-12 Bae Systems Information And Electronic Systems Integration Inc. Cmos process for fabrication of ultra small or non standard size or shape semiconductor die
JP2007103595A (ja) * 2005-10-03 2007-04-19 Tokyo Electron Ltd 半導体チップ切出し方法および半導体チップ
US8153464B2 (en) 2005-10-18 2012-04-10 International Rectifier Corporation Wafer singulation process
US20070132034A1 (en) 2005-12-14 2007-06-14 Giuseppe Curello Isolation body for semiconductor devices and method to form the same
JP2007294612A (ja) * 2006-04-24 2007-11-08 Oki Data Corp 半導体装置、半導体装置の製造方法、半導体製造装置、ｌｅｄヘッド、および画像形成装置
JP5023614B2 (ja) 2006-08-24 2012-09-12 パナソニック株式会社 半導体チップの製造方法及び半導体ウエハの処理方法
KR100809704B1 (ko) * 2006-09-22 2008-03-06 삼성전자주식회사 조립 정확도가 개선된 반도체 패키지
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP2008159985A (ja) 2006-12-26 2008-07-10 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2008192762A (ja) * 2007-02-02 2008-08-21 Olympus Corp 半導体装置の製造方法、及び、半導体装置
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7883938B2 (en) * 2007-05-22 2011-02-08 United Test And Assembly Center Ltd. Stacked die semiconductor package and method of assembly
DE102007035423A1 (de) * 2007-07-28 2009-01-29 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Hybridfahrzeug
TWI335059B (en) 2007-07-31 2010-12-21 Siliconware Precision Industries Co Ltd Multi-chip stack structure having silicon channel and method for fabricating the same
US7705440B2 (en) 2007-09-07 2010-04-27 Freescale Semiconductor, Inc. Substrate having through-wafer vias and method of forming
JP2009099681A (ja) 2007-10-15 2009-05-07 Shinko Electric Ind Co Ltd 基板の個片化方法
TW200935506A (en) 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
JP2009164263A (ja) 2007-12-28 2009-07-23 Nec Electronics Corp 配線モジュール及び半導体集積回路装置
US9165833B2 (en) * 2010-01-18 2015-10-20 Semiconductor Components Industries, Llc Method of forming a semiconductor die

Also Published As

Publication number Publication date
JP2011146717A (ja) 2011-07-28
KR20170138385A (ko) 2017-12-15
US20160005655A1 (en) 2016-01-07
US20110177675A1 (en) 2011-07-21
KR20110084835A (ko) 2011-07-26
US9165833B2 (en) 2015-10-20
US9437493B2 (en) 2016-09-06
TW201135826A (en) 2011-10-16
US20160343800A1 (en) 2016-11-24
KR101908910B1 (ko) 2018-10-17
CN102157448A (zh) 2011-08-17

Similar Documents

Publication Publication Date Title
TWI538038B (zh) 形成一半導體晶粒之方法
US8384231B2 (en) Method of forming a semiconductor die
US9123806B2 (en) Method of manufacturing a semiconductor device
US9299664B2 (en) Method of forming an EM protected semiconductor die
US7985661B2 (en) Semiconductor die singulation method
TWI466250B (zh) 具有增大焊接接觸面的晶圓級封裝結構及製備方法
US20110175209A1 (en) Method of forming an em protected semiconductor die
EP3370253B1 (en) Semiconductor wafer dicing crack prevention using chip peripheral trenches
US9548248B2 (en) Method of processing a substrate and a method of processing a wafer
US11715714B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US20170084468A1 (en) Method for processing a wafer and method for dicing a wafer
CN212659539U (zh) 用于多芯片封装的设备
CN117476615A (zh) 一种芯片封装结构及其制造方法