TWI525764B - 應力降低之直通矽晶穿孔與中介體結構 - Google Patents

應力降低之直通矽晶穿孔與中介體結構 Download PDF

Info

Publication number
TWI525764B
TWI525764B TW104128782A TW104128782A TWI525764B TW I525764 B TWI525764 B TW I525764B TW 104128782 A TW104128782 A TW 104128782A TW 104128782 A TW104128782 A TW 104128782A TW I525764 B TWI525764 B TW I525764B
Authority
TW
Taiwan
Prior art keywords
substrate
conductive
opening
electrically conductive
layer
Prior art date
Application number
TW104128782A
Other languages
English (en)
Other versions
TW201546984A (zh
Inventor
塞普里昂 艾米卡 烏卓
查爾斯Ｇ 威奇克
泰倫斯 卡斯奇
奇梭Ｖ 德塞
魏懷良
克雷格 米切爾
貝爾格森 哈巴
Original Assignee
英帆薩斯公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英帆薩斯公司 filed Critical 英帆薩斯公司
Publication of TW201546984A publication Critical patent/TW201546984A/zh
Application granted granted Critical
Publication of TWI525764B publication Critical patent/TWI525764B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13565—Only outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Description

應力降低之直通矽晶穿孔與中介體結構
本發明係有關於微電子元件及中介體結構的封裝，尤其是導電的穿孔結構以及在半導體及中介體封裝中形成此種穿孔結構的方法。
微電子元件一般包括一具有一種例如是矽或砷化鎵的半導體材料之薄板，通常稱為晶粒或半導體晶片。半導體晶片通常是以個別的預先封裝的單元被提供。在某些單元設計中，該半導體晶片係被安裝到一基板或晶片載體，該基板或晶片載體係接著安裝在一例如是印刷電路板的電路板之上。
主動電路係在半導體晶片的一第一面(例如，一第二表面)加以製造。為了使得電連接至該主動電路變得容易，該晶片係在相同的面上被設置有焊墊。該些焊墊通常是以一規則的陣列被置放在該晶粒的邊緣附近、或是對於許多記憶體元件而言是在該晶粒中心。該些焊墊一般是由約0.5μm厚的一種例如是銅或鋁的導電金屬所做成。該些焊墊可能包含單一層或是多層的金屬。該些焊墊的尺寸將會隨著元件類型而變化，但是在一側上通常將會量測到數十到數百微米。
直通矽晶穿孔(TSV)係被用來連接該些焊墊以及該半導體晶 片的與該第一面相對的一第二面(例如，一第一表面)。一習知的穿孔係包含一穿過該半導體晶片的孔洞以及一從該第一面延伸穿過該孔洞而到該第二面的導電材料。該些焊墊可以電連接至穿孔，以容許在該些焊墊以及在該半導體晶片的第二面上的導電元件之間的通訊。
習知的TSV孔洞可能會縮減該第一面可被利用來包含該主動電路的部分。此種在該第一面上之可被利用於主動電路之可利用的空間的縮減可能會增加製造每個半導體晶片所需的矽量，因而潛在地增加每個晶片的成本。
習知的穿孔可能有可靠度的挑戰，這是因為從該穿孔輻射之非最佳的應力分布以及在例如一半導體晶片與該晶片所接合到的結構之間的熱膨脹係數(CTE)的不匹配。例如，當在一半導體晶片內之導電的穿孔是藉由一相當薄且硬的介電材料來加以絕緣時，很大的應力可能會由於在該穿孔的導電材料與該基板的材料之間的CTE不匹配而存在於該穿孔內。此外，當該半導體晶片被接合到一聚合的基板的導電元件時，在該晶片與該基板之較高的CTE結構之間的電連接將會由於CTE不匹配而受到應力。
尺寸是在晶片的任何實體配置上之一項重要的考量。對於更小型的晶片實體配置的需求已經隨著可攜式的電子設備的快速發展而變成甚至更加強烈。僅藉由舉例，通常被稱為“智慧型電話”的裝置係整合一行動電話的功能與功能強大的資料處理器、記憶體以及例如是全球定位系統接收器、電子相機及本地的區域網路連線以及高解析度的顯示器與相關的影像處理晶片的輔助裝置。此種裝置可以提供例如是完整的網際網路連線、包含完整解析度的視訊之娛樂、導航、電子銀行等更多的功能、並且 甚至是都在一口袋尺寸的裝置中。複雜的可攜式的裝置係需要將許多的晶片封入一個小空間中。再者，其中某些晶片係具有許多輸入與輸出的連接，其通常被稱為“I/O”。這些I/O必須與其它晶片的I/O互連。該些互連應該是短的，而且應該具有低阻抗以最小化信號傳遞延遲。構成該些互連的構件不應該大幅增加該組件的尺寸。類似的需求係出現在其它應用中，例如在像是用於網際網路搜尋引擎的資料伺服器中。例如，在複雜的晶片之間提供許多短的低阻抗的互連之結構可以增加搜尋引擎的頻寬，並且降低其功率消耗。
儘管已經在半導體穿孔及中介體穿孔的形成及互連上達成進步，但對於改良以最小化半導體晶片及中介體結構的尺寸，同時強化電互連的可靠度仍然有所需求。本發明的這些屬性可以藉由如同以下敘述的構件之結構以及製造構件的方法來加以達成。
根據本發明之一態樣，一種構件可包含一基板以及一延伸在該基板中的一開口內之導電的穿孔。該基板可具有第一及第二相對的表面。該開口可以從該第一表面朝向該第二表面延伸，並且可具有一遠離該第一表面延伸的內側壁。一介電材料可以在該內側壁被露出。該導電的穿孔可以在相鄰該第一表面的該開口內界定一減壓通道。該減壓通道可具有一在一平行於該第一表面的平面之方向上和該內側壁相距一第一距離內並且在該第一表面之下的5微米內的邊緣，該第一距離是1微米與該開口在該平面中之一最大的寬度的百分之五中的較小者。該邊緣可以沿著該內側壁延伸以跨距該內側壁的一周長的至少百分之五。
在一特定的實施例中，該基板可在該基板的一平面中具有一不超過20ppm/℃之有效的CTE。在一例子中，該基板可以實質由以下中之一所組成：一半導體材料、陶瓷、玻璃、或是一複合材料。在一範例實施例中，該基板可包含一種複合材料，該複合材料係在該基板的一平面中具有一被調諧以匹配該導電的穿孔的一CTE之有效的CTE。在一特定的例子中，該基板可具有一相鄰該第一表面的主動元件區域，並且該平面可被設置在該主動元件區域之下。在一實施例中，該平面可被設置在該主動元件區域之下的1微米處。
在一實施例中，該基板可具有一相鄰該第一表面的主動元件區域，並且在該主動元件區域內的至少某些主動半導體元件可以是在該平面中和該開口相距該開口之最大的寬度的三倍之距離內。在一例子中，該基板可具有一相鄰該第一表面的主動元件區域，並且在該主動元件區域內的至少某些主動半導體元件可以是在該平面中和該開口相距該開口之最大的寬度的兩倍之距離內。在一範例實施例中，該基板可具有一相鄰該第一表面的主動元件區域，並且在該主動元件區域內的至少某些主動半導體元件可以是在該平面中和該開口相距該開口之最大的寬度的一倍之距離內。
在一特定的例子中，該基板可以實質由該介電材料所組成。在一實施例中，該基板可以實質由玻璃或陶瓷所組成。在一特定的實施例中，該基板可以實質由一種半導體材料所組成，並且該介電材料可以是一覆蓋在該開口內的該半導體材料的介電層。在一例子中，該內側壁的一部分可以在該減壓通道內被露出。在一範例實施例中，該減壓通道在該減壓平面中從該內側壁的一徑向方向上的一寬度可以是小於5微米。在一特定 的例子中，該減壓通道在該減壓平面中從該內側壁的一徑向方向上的一寬度可以是小於1微米。在一實施例中，該減壓通道在該減壓平面中從該內側壁的一徑向方向上的一寬度可以是小於0.2微米。
在一特定的實施例中，該減壓通道在該基板的第一表面之下的一深度最多可以是該開口之最大的寬度的兩倍。在一例子中，該減壓通道在該基板的第一表面之下的一深度最多可以是等於該開口之最大的寬度。在一範例實施例中，該減壓通道在該基板的第一表面之下的一深度最多可以是該開口之最大的寬度的一半。在一特定的例子中，該減壓通道可以是一內側的減壓通道，該基板可具有一介電材料，並且該介電材料的一第一表面可以在該開口的該內側壁被露出並且可以界定該開口的該內側壁。該基板可具有一外側的減壓通道相鄰該基板的該第一表面並且一相對於其第一表面的相鄰該介電材料的第二表面。
在一實施例中，該外側的減壓通道在該基板的第一表面之下的一深度可以是大於該內側的減壓通道在該基板的第一表面之下的一深度。在一特定的實施例中，該構件亦可包含一設置在該外側的減壓通道內之介電材料。在一例子中，該減壓通道可以是複數個藉由該導電的穿孔的材料的一部分彼此分開的離散的減壓通道中之一減壓通道。在一範例實施例中，該複數個離散的減壓通道一起可以延伸橫跨該導電的穿孔的周長的至少50%。在一特定的例子中，該複數個離散的減壓通道可包含至少一環狀通道。
在一實施例中，該減壓通道可以延伸環繞該導電的穿孔的整個周長。在一特定的例子中，該內側壁的一部分可以在該減壓通道內遍及 該導電的穿孔的整個周長被露出。在一範例實施例中，該減壓通道在該平面中從該內側壁的一徑向方向上的一寬度可以環繞該導電的穿孔的周長而變化。在一例子中，該平面可被設置在該第一表面之下的5微米處。在一特定的實施例中，該減壓通道可以延伸到該構件的一BEOL層的一頂表面。在一實施例中，該構件的一BEOL層可以覆蓋該減壓通道。在一特定的例子中，該減壓通道可以界定一與該基板的該第一表面成傾斜之漸縮的內部的邊緣。
在一範例實施例中，該構件亦可包含接合至該減壓通道內的該導電的穿孔的焊料。在一例子中，該構件亦可包含一設置在該減壓通道內之聚合物。在一特定的實施例中，該聚合物可以是完全由該導電的穿孔的材料所圍繞。在一實施例中，該構件亦可包含一相鄰該內側壁被設置的阻障金屬層。在一特定的例子中，該阻障金屬層的一部分可以在該減壓通道內被露出。在一範例實施例中，該構件亦可包含一從該導電的穿孔的一頂表面延伸的導電柱。在一例子中，該導電柱可以實質由下列中的至少一個所組成：銅、一銅合金以及鎳。在一特定的實施例中，該導電柱可以不覆蓋該減壓通道。
在一實施例中，該導電柱可具有一漸縮的形狀，該導電柱係具有在相鄰該導電的穿孔的頂表面的該導電柱的一底座之一第一寬度以及該導電柱在該頂表面的遠端的一尖端的一第二寬度，該第一及第二寬度係在一平行於該基板的該第一表面的方向上，該第二寬度係不同於該第一寬度。在一特定的例子中，該導電柱的至少一部分可具有一在一垂直於該基板的該第一表面之平面中界定曲線的橫截面形狀之外部的表面。在一範例 實施例中，該構件亦可包含複數個從該導電的穿孔的一頂表面延伸的導電柱。
在一例子中，該導電的穿孔在一平行於該基板的該第一表面之平面中可具有一非圓形的橫截面形狀。在一特定的實施例中，該導電的穿孔可具有一細長的橫截面形狀，該導電的穿孔係在一第一方向上界定一長度並且在一橫跨該第一方向的第二方向上界定一寬度，該第一及第二方向係在一平行於該基板的該第一表面的平面內，該長度係大於該寬度。在一實施例中，該開口可以是一延伸在該第一及第二表面之間的貫穿開口。
在一特定的例子中，該開口可具有一漸縮的形狀，該開口係在該第一表面具有一第一寬度並且在該第二表面具有一第二寬度，該第一及第二寬度係在一平行於該基板的該第一表面的方向上，該第一寬度係小於該第二寬度。在一範例實施例中，該開口的至少一部分可以藉由一在一垂直於該基板的該第一表面之平面中界定一曲線的橫截面形狀之表面來加以限定。
在一例子中，該減壓通道可以是一第一減壓通道，並且該平面可以是一第一平面。該導電的穿孔亦可包含一在該開口內相鄰該第二表面的第二減壓通道，該第二減壓通道係具有一在一平行於該第二表面的第二平面之方向上和該內側壁相距一第二距離內並且在該第二表面之下的5微米內的邊緣，該第二距離是1微米與該開口在該第二平面中之一最大的寬度的百分之五中的較小者，該第二減壓通道的邊緣係沿著該內側壁延伸以跨距該內側壁的該周長的至少百分之五。
在一特定的實施例中，該導電的穿孔可具有一位在該基板的 第一表面之下的外部的接觸表面。在一實施例中，該構件可被配置以將在該平面內之該導電的穿孔中產生自外部的應力至該導電的穿孔的施加之應力降低到低於200MPa。在一特定的例子中，一種系統可包含一如上所述的構件以及一或多個電連接至該構件之額外的電子構件。在一範例實施例中，該系統亦可包含一殼體，該構件以及該些額外的電子構件係安裝到該殼體。
根據本發明的另一態樣，一種構件可包含一含有一半導體區域的基板，該基板係具有第一及第二相對的表面、一在該基板內從該第一表面朝向該第二表面延伸的開口、一延伸在該開口內之固體的金屬導電的穿孔、以及一相鄰該半導體區域的該第一表面的主動元件區域。該開口可具有一遠離該第一表面延伸的內側壁。一無機介電材料可以在該內側壁被露出。該開口在一平行於該第一表面的平面之方向上可具有一最大的寬度，並且在該第一表面之下的5微米內。在該主動元件區域內的至少某些主動半導體元件可以是在該平面中和內側壁相距該開口之最大的寬度的三倍的距離內。
在一例子中，在該主動元件區域內的至少某些主動半導體元件可以是在該平面中和該內側壁相距該開口之最大的寬度的兩倍的距離內。在一特定的實施例中，在該主動元件區域內的至少某些主動半導體元件可以是在該平面中和該內側壁相距該開口之最大的寬度的一倍的距離內。在一實施例中，該導電的穿孔可以在相鄰該第一表面的該開口內界定一減壓通道，該減壓通道係具有一在該平面的一方向上和該內側壁相距一第一距離內的邊緣，該第一距離是1微米以及該開口在該平面中之最大的 寬度的百分之五中的較小者，該邊緣係沿著該內側壁延伸以跨距該內側壁的一周長的至少百分之五。
根據本發明的又一態樣，一種構件可包含一含有一半導體區域的基板，該基板係具有第一及第二相對的表面、複數個分別在該基板內從該第一表面朝向該第二表面延伸的開口、以及複數個固體的金屬導電的穿孔，每個導電的穿孔係延伸在該些開口中的一個別的開口內。每個開口可具有一遠離該第一表面延伸的內側壁，並且一無機介電材料係在該內側壁被露出。每個開口在一平行於該第一表面的平面之方向上可具有一最大的寬度，並且在該第一表面之下的5微米內。該複數個導電的穿孔可以在該平面中界定在該些導電的穿孔的任何兩個相鄰者的中心之間的一最小的間距，該最小的間距係小於該些相鄰的導電的穿孔延伸在其中的該些開口的每一個之最大的寬度的三倍。
在一特定的例子中，該最小的間距可以是小於該些相鄰的導電的穿孔延伸在其中的該些開口的每一個之最大的寬度的兩倍。在一範例實施例中，該最小的間距可以是小於該些相鄰的導電的穿孔延伸在其中的該些開口的每一個之最大的寬度的1.2倍。在一例子中，該些導電的穿孔中的至少某些個分別可以在相鄰該第一表面的該個別的開口內界定一減壓通道。每個減壓通道可具有一在該平面的一方向上和該個別的內側壁相距一第一距離內的邊緣，該第一距離是1微米以及該個別的開口在該平面中之最大的寬度的百分之五中的較小者，該邊緣係沿著該個別的內側壁延伸以跨距該內側壁的一周長的至少百分之五。
根據仍然是本發明的另一態樣，一種構件可包含一含有一半 導體區域的基板，該基板係具有第一及第二相對的表面、一在該基板內從該第一表面朝向該第二表面延伸的開口、一延伸在該開口內並且具有一在一垂直於該第一表面的方向上位在該基板的第一表面之下的外部的接觸表面之固體的金屬導電的穿孔、以及在該外部的接觸表面接合至該導電的穿孔並且在該開口內延伸在該基板的第一表面之下的焊料。該開口可具有一遠離該第一表面延伸的內側壁，一無機介電材料係在該內側壁被露出。
在一特定的實施例中，該導電的穿孔可以在該開口內相鄰該外部的接觸表面之處界定一減壓通道。該減壓通道可具有一在一平行於該第一表面的平面之方向上和該內側壁相距一第一距離內並且在該第一表面之下的5微米內的邊緣，該第一距離是1微米與該開口在該平面中之一最大的寬度的百分之五中的較小者，該邊緣係沿著該內側壁延伸以跨距該內側壁的一周長的至少百分之五。
根據本發明的另一態樣，一種構件可包含一基板，該基板係具有一第一表面、一和該第一表面相對的第二表面、以及一從該第一表面朝向該第二表面延伸的開口、以及一延伸在該開口內並且在相鄰該第一表面的該開口內界定至少一毛細管通道之導電的穿孔。該開口可具有一遠離該第一表面延伸的內側壁。該些毛細管通道中的至少一個可具有一在一平行於該第一表面的平面之方向上和該內側壁相距一第一距離內並且在該第一表面之下的5微米內的邊緣，該第一距離是1微米與該開口在該平面中之一最大的寬度的百分之五中的較小者，該邊緣係沿著該內側壁延伸以跨距該內側壁的一周長的至少百分之五。每個毛細管通道可在該平面中的該方向上具有一小於5微米之最大的寬度。
在一實施例中，該構件亦可包含接合至該至少一毛細管通道內的該導電的穿孔的焊料。在一特定的例子中，該構件亦可包含一從該導電的穿孔的一外部的接觸表面延伸之導電柱。在一範例實施例中，該導電柱可具有至少一從其之一底座表面延伸到該導電柱中的毛細管通道。該構件亦可包含接合該導電的穿孔及導電柱並且延伸在該導電的穿孔及導電柱的該至少一毛細管通道內之焊料。在一例子中，該焊料可以不延伸到該基板的該第一表面之上。
根據本發明的又一態樣，一種製造一構件之方法可以包含形成一延伸在一基板中的一開口內之導電的穿孔，該開口係從該基板的一第一表面朝向一和該第一表面相對的第二表面延伸，以及移除該導電的穿孔的材料以在相鄰該第一表面的該開口內界定一減壓通道。該開口可具有一遠離該第一表面延伸的內側壁，一介電材料係在該內側壁被露出。該減壓通道可具有一在一平行於該第一表面的平面之方向上和該內側壁相距一第一距離內並且在該第一表面之下的5微米內的邊緣，該第一距離是1微米以及該開口在該減壓平面中之一最大的寬度的百分之五中的較小者，該邊緣係沿著該內側壁延伸以跨距該內側壁的一周長的至少百分之五。
在一特定的實施例中，該基板可具有一相鄰該第一表面的主動元件區域，並且該平面可被設置在該主動元件區域之下。在一實施例中，該基板可以實質由該介電材料所組成。在一特定的例子中，該基板可以實質由玻璃或陶瓷所組成。在一範例實施例中，該基板可以實質由一種半導體材料所組成。該方法亦可在形成該導電的穿孔的步驟之前包含形成一層覆蓋在該開口內的該基板材料的該介電材料，該介電層係界定該開口的該 內側壁。
在一例子中，該開口可以是一延伸在該第一及第二表面之間的貫穿開口。在一特定的實施例中，該開口可具有一漸縮的形狀，該開口係在該第一表面具有一第一寬度並且在該第二表面具有一第二寬度，該第一及第二寬度係在一平行於該基板的該第一表面的方向上，該第一寬度係小於該第二寬度。在一實施例中，該開口的至少一部分可以藉由一在一垂直於該基板的該第一表面的平面中界定一曲線的橫截面形狀之表面來加以界定。在一特定的例子中，該開口可藉由該基板的等向性蝕刻，接著是該基板的非等向性蝕刻來加以形成。
在一範例實施例中，該減壓通道可以是一第一減壓通道，並且該平面可以是一第一平面。該方法亦可包含移除該導電的穿孔的材料以在該開口內相鄰該第二表面處界定一第二減壓通道。該第二減壓通道可具有一在一平行於該第二表面的第二平面之方向上和該內側壁相距一第二距離內並且在該第二表面之下的5微米內的邊緣，該第二距離是1微米與該開口在該第二平面中之一最大的寬度的百分之五中的較小者，該第二減壓通道的邊緣係沿著該內側壁延伸以跨距該內側壁的該周長的至少百分之五。
在一例子中，該方法亦可包含在該減壓通道之內沉積一聚合物材料。在一特定的實施例中，沉積該聚合物材料的步驟可被執行以使得該導電的穿孔的一外部的接觸表面的一部分係在該聚合物的一外表面被露出。在一實施例中，該方法亦可包含形成一接觸該導電的穿孔的該外部的接觸表面之導電柱。在一特定的例子中，該導電柱可以不覆蓋該些減壓通 道中的至少一個。在一範例實施例中，該方法亦可包含形成複數個接觸該導電的穿孔的該外部的接觸表面的導電柱。
10、1310、1510、1701、1702、1910、2101、2102、2103、2310、2510、2701、2702、2703、2704、2801、2802、2908、2910‧‧‧構件
20、720、820、920、1020、1120、1220、1320、1520、1720、1920、2120、2320、2520、2620、2720、2820‧‧‧基板
21、721、821、921、1021、1121、1221、1321、1521、1721、1921、2121、2321、2521、2621、2721、2821‧‧‧第一表面
22、822、1222、2622、2822‧‧‧第二表面
23‧‧‧絕緣介電層
24、2524、2824‧‧‧主動元件區域
25、1325、1525、1925、2125、2325‧‧‧光罩層
26、43c、1326、1526、1726、1926、2126、2326a、2326b‧‧‧間隙
30、330、430、630、830、1330、1530、1730、1930、2330、2630a、2630b、2730、2830、2830'‧‧‧開口
31‧‧‧內表面
32、332、432、632、2632a、2632b‧‧‧內側壁
40、40'、340、440、540a、540b、540c、640a、640b、640c、740、840、940a、940b、940c、1040a、1040b、1140、1140'、1240、1340、1540、1740、1940、2140'、2340、2540、2640a、2640b、2740、2840‧‧‧導電的穿孔
40a‧‧‧徑向周邊
43、51‧‧‧層
43a、1051、1351、2143、2144、2351‧‧‧阻障層
43b、1552、1752‧‧‧晶種層
44‧‧‧最初露出的表面
45、52、2850‧‧‧露出的表面
50、50'、450、750、1050、1150、1250、1350‧‧‧外部的接觸表面
55、355、555a、555b、555c、655b、655c、855、955、1055、1155、1255、1355、1555、1755、1955、2155、2355、2555、2655、2755、2855‧‧‧減壓通道
55'‧‧‧通道部分或空孔
56、356、456、656、656b‧‧‧邊緣
60、960‧‧‧絕緣介電層
455a、655a‧‧‧第一減壓通道
455b、655a'‧‧‧第二減壓通道
457、556、956、2156‧‧‧外部的邊緣
557、957、2157‧‧‧內部的邊緣
943‧‧‧阻障層或晶種層
958‧‧‧外側的減壓通道
961、2561‧‧‧絕緣介電材料
1011a、1011b、1211、1311、1511、1711、1711'、1911、2111、2311a、2311b‧‧‧導電的接合材料
1112、1212、2512、2712‧‧‧低應力材料
1113‧‧‧空孔
1159‧‧‧導電的墊
1523、1723、1923、2123‧‧‧介電層
1551、1751、1951‧‧‧黏著或阻障層
1941、2141、2741a、2741b、2741c、2741d、2841‧‧‧導電柱
2142‧‧‧表面
2548‧‧‧最小的間距
2549‧‧‧垂直的中央軸
2560‧‧‧BEOL層
2562‧‧‧導電的引線
2564‧‧‧導電的端子
2566‧‧‧頂表面
2900‧‧‧系統
2901‧‧‧殼體
2902‧‧‧電路板
2904‧‧‧導體
2906‧‧‧微電子組件
2908‧‧‧構件
2910‧‧‧構件
2911‧‧‧透鏡
C‧‧‧圓周方向
D1‧‧‧第一距離
D2‧‧‧方向
D3‧‧‧深度
D4‧‧‧深度
D5‧‧‧避開距離
D6‧‧‧距離
D7‧‧‧深度
D8‧‧‧深度
L1‧‧‧第一尺寸
L2‧‧‧第二尺寸
L3‧‧‧第一尺寸
L4‧‧‧第二尺寸
P‧‧‧減壓平面
P'‧‧‧水平的平面
W1‧‧‧最大的寬度
W2‧‧‧第一寬度
W3‧‧‧第二寬度
W4‧‧‧寬度
W5‧‧‧最大的寬度
圖1A及1B是描繪根據本發明的一實施例的一種構件的側截面圖及俯視平面圖。
圖2A-2G是描繪根據在圖1A及1B中所描繪的實施例的製造階段之側截面圖。
圖2H及2I是描繪根據在圖1A及1B中所示的導電的穿孔之一替代實施例的製造階段之俯視平面圖。
圖3A及3B是描繪根據在圖1A及1B中所示的導電的穿孔之一替代實施例的俯視平面圖及側截面圖。
圖4A及4B是描繪在圖1A及1B中所示的導電的穿孔之另一替代實施例的俯視平面圖及側截面圖。
圖5A-5C及6A-6C是描繪在圖1A及1B中所示的導電的穿孔之又一替代實施例的俯視平面圖。
圖7是描繪根據本發明的又一實施例的一種構件之側截面圖。
圖8是描繪在圖7中所示的構件之一替代實施例的側截面圖，其係在該構件的第一及第二表面處具有降低應力的結構。
圖9A-9C是描繪在圖1A及1B中所示的構件之替代實施例的側截面圖，其係具有傾斜的減壓通道。
圖10A及10B是描繪在圖1A及1B中所示的構件之替代實施例的側截 面圖，其係在該構件的第一表面處具有導電的接合材料。
圖11A是描繪根據本發明的又一實施例的一種構件之側截面圖。
圖11B是描繪在圖11A中所示的構件之一替代實施例的側截面圖，其係在該構件的第一表面處具有一導電的墊。
圖12是描繪在圖11A中所示的構件之一替代實施例的側截面圖，其係在該構件的第一表面處具有導電的接合材料。
圖13是描繪根據本發明的另一實施例的一種構件之側截面圖。
圖14A-14D是描繪根據在圖13中所描繪的實施例的製造階段之側截面圖。
圖15是描繪根據本發明的又一實施例的一種構件之截面圖。
圖16A-16D是描繪根據在圖15中所描繪的實施例的製造階段之側截面圖。
圖17A及17B是描繪在圖15中所示的構件之替代實施例的側截面圖。
圖18是描繪根據在圖17A及17B中所描繪的實施例的一製造階段的側截面圖。
圖19是描繪根據本發明的另一實施例的一種構件之側截面圖。
圖20A及20B是描繪根據在圖19中所描繪的實施例的製造階段之側截面圖。
圖21A-21C是描繪在圖19中所示的構件之替代實施例的側截面圖。
圖22是描繪根據在圖21A-21C中所描繪的任一實施例的一製造階段之側截面圖。
圖23是描繪根據本發明的又一實施例的一種構件之側截面圖。
圖24A及24B是描繪在圖23中所描繪的實施例的製造階段之側截面圖。
圖25是描繪根據本發明的又一實施例的一種構件之側截面圖。
圖26A及26B是描繪在圖3A及3B中所示的導電的穿孔之替代實施例的側截面圖。
圖27A-27D是描繪在圖21A中所示的構件之替代實施例的側截面圖。
圖28A是描繪根據本發明的又一實施例的一種構件之俯視立體圖。
圖28B是描繪在圖28A中所示的構件之一替代實施例的俯視立體圖。
圖29是根據本發明的一實施例的一種系統的概要圖。
如在圖1A中所繪，一種構件10可包含一具有一第一表面21以及一和其相對的第二表面22之基板20、以及一設置在一開口30內從該第一表面朝向該第二表面延伸之導電的穿孔40。
在某些實施例中，該基板20可以是一半導體晶片、一晶圓或類似者。該基板20較佳的是具有一小於10*10-6/℃(或ppm/℃)的熱膨脹係數(“CTE”)，在一特定的實施例中，該基板20可具有一小於7ppm/℃的CTE。該基板20可以實質由一種例如是矽的無機材料所組成。該基板20介於該第一表面21與第二表面22之間的厚度通常是小於500μm，並且可以是顯著較小的，例如130μm、70μm或甚至是更小的。在一特定的實施例中，該基板20可以是由一種例如半導體材料、陶瓷、玻璃、液晶聚合物、一例如是玻璃環氧樹脂或是纖維強化的複合物之複合材料、一積層結構或是其之一組合的材料所做成。
在一例子中，該基板20可包含一種複合材料，該複合材料係具有一在該基板的製造期間可調諧之有效的CTE，以大致匹配延伸在其中之導電的穿孔的例如是銅或鎳之金屬的CTE。例如，該基板20可具有一可調諧至一個介於10-20ppm/℃之間的值之有效的CTE。在一特定的實施例中，該基板20可具有一可調諧至一個介於15-18ppm/℃之間的值之有效的CTE。
在圖1A中，平行於該第一表面21的方向在此係被稱為“水平”或“橫向”的方向，而垂直於該第一表面的方向在此係被稱為向上或向下的方向並且在此亦被稱為“垂直”的方向。在此所參照到的方向是在所參照到的結構的參考座標中。因此，這些方向可以位於在相對於標準或重力參考座標的任何方位。一特點係被設置“在一表面之上”較另一特點高的高度之一項陳述係表示該特點是在遠離該表面之相同的正交方向上，在一較該另一特點遠的距離處。相反地，一特點係被設置“在一表面之上”較另一特點低的高度之一項陳述係表示該特點是在遠離該表面之相同的正交方向上，在一較該另一特點近的距離處。
如同在此揭露內容所用的，一導電的元件係在一基板的一表面“被露出”之一項陳述係指出該導電的元件是可利用於和在一垂直於該基板的表面的方向上從該基板外部朝向該基板的表面移動之理論上的一點接觸。因此，在一基板的一表面被露出之一端子或是其它導電的元件可以從此表面突出；可以和此表面齊平；或是可以相對於此表面而凹陷，並且透過在該基板中的一孔洞或凹處而被露出。
該基板20可進一步包含一覆蓋該第一表面21及/或第二表 面22的絕緣介電層23。此一介電層可以將導電的元件和該基板20電性隔離開。此介電層可被稱為該基板20的一“保護層”。該介電層可包含一無機或有機介電材料、或是兩者。該介電層可包含一電沈積保形的塗層或是其它的介電材料，例如是一種光可成像的聚合的材料、例如是一種焊料光罩材料。
在其中該半導體元件20係包含一例如是由矽所做成的半導體基板的實施例中，一或複數個半導體元件(例如，電晶體、二極體等等)可被設置在基板的一主動元件區域24中，位在該第一表面21處且/或在該第一表面21之下。
在此處敘述的實施例中，一覆蓋該第一表面21及/或第二表面22的介電層可具有一厚度是遠小於該基板20的一厚度，使得該基板可具有一有效的CTE是大約等於該基板的材料的CTE，即使該介電層的CTE是實質高於該基板材料的CTE。在一例子中，該基板20可具有一小於10ppm/℃之有效的CTE。
該基板20可包含一或多個從該第一表面21朝向該第二表面22部分或完全地延伸穿過該基板的一厚度T之開口30。在圖1A所示的實施例中，該些開口30係在該第一及第二表面21、22之間部分地延伸穿過該基板20。該些開口30可以用任何俯視的幾何配置來加以配置，其例如包含一m x n陣列，m及n的每一個是大於1。
每個開口30係包含一內表面31，該內表面31係以一相對由該第一表面所界定的水平面的介於0到90度之間的角度，從該第一表面21至少部分地延伸穿過該基板20。在一例子中(例如，圖8)，該些開口30 中的一或多個的內表面31可以延伸在該第一表面21以及該第二表面22之間。該內表面31可具有一固定的斜率或是一變化的斜率。例如，該內表面31相對於由該第一表面21所界定的水平面的角度或斜率可以在大小上隨著該內表面進一步朝向該第二表面22貫穿而減少(亦即，變成較小正的、或是較小負的)。在一特定的實施例中，每個開口30可以在從該第一表面21朝向該第二表面22的一方向上是漸縮的。在某些例子中，每個開口30可具有任意的三維形狀，除了別的形狀之外，其例如是包含一截頭圓錐形的形狀、一圓柱、一立方體、一稜柱、一橢圓的拋物面、一雙曲面、或是一藉由一曲線的內表面所界定的結構。如同在此所用的，當一個三維的結構被敘述為具有一曲線的表面、或是藉由一曲線的表面所界定時，該表面在一大致垂直於該基板的第一及第二表面之平面上的一橫截面是一具有一變化的斜率(例如，一個二階多項式)的曲線。
在特定的實施例中，該開口30以及在此所述的其它開口的任一個都可具有各種的形狀，即例如在2010年7月23日申請的美國專利申請案序號12/842,717以及12/842,651中所敘述者，該些申請案係藉此被納入在此作為參考，並且此種開口可利用如同在前述的申請案中所敘述之範例的製程來加以形成。
該開口30可包含一被設置在其中並且從該第一表面21朝向該後表面22延伸之導電的穿孔40。在一特定的實施例中，一種特定的構件10的第一及第二導電的穿孔40可以是可連接至個別的第一及第二電位。除了別的金屬之外，該導電的穿孔40可包含一種例如是銅、鋁、鎢的具有一相對高的CTE之金屬、一種包含銅的合金、一種包含鎳的合金、或是一種 包含鎢的合金。在其中一導電的穿孔40延伸在一包含一種複合材料的基板20內之一特定的例子中，該基板可具有一小於20ppm/℃之有效的CTE，並且該導電的穿孔40可以延伸在該基板的一半導體區域內。此種半導體區域可以實質由一種在該基板的一平面中具有一不超過10ppm/℃之有效的CTE的材料所組成。
該構件10亦可包含一覆蓋該開口30的內表面31並且從該第一表面21朝向該第二表面22延伸的絕緣介電層60，使得該導電的穿孔40係延伸在該絕緣介電層內。此種絕緣介電層60可以至少是在該開口30內將該導電的穿孔40與該基板20分開且電性隔離的材料。該絕緣介電層60以及該絕緣介電層23可以一起被形成為單一絕緣介電層、或者是它們可以個別地被形成為個別的絕緣介電層。
在一例子中，此種絕緣介電層60可以保形地塗覆在該開口30內露出的內表面31。該絕緣介電材料60可包含一種無機或有機介電材料、或是兩者。在某些實施例中，超過一類型的絕緣介電材料可被利用，例如二氧化矽及矽氮化物、或是一種聚合物以及一種氮化物。在一特定的實施例中，該絕緣介電材料60可包含一種柔性的介電材料，使得該絕緣介電材料係具有一足夠低的彈性模數以及充分的厚度，使得該模數以及該厚度的乘積係提供柔性。
在圖1A及1B所示的實施例中，該絕緣介電層60之一面相內的表面係界定該開口的一內側壁32。在其中該絕緣介電層60被省略的實施例中，該開口的內側壁32可以是和該開口的內表面31重合。
在其中該基板實質由介電材料(例如，玻璃或陶瓷)所組成的 特定實施例中，該介電層60及/或23、或是其它在此所述的介電層中的任一者都可被省略。該介電層60及/或23亦可在其中該導電的穿孔40並未和該基板20的材料電性隔離是所要的實施例中被省略，例如，當該導電的穿孔係被配置以帶有一參考電位時。在一特定的實施例中，例如，當該導電的穿孔40被配置以帶有一參考電位時，該基板20可以實質由一種半導體材料所組成，該半導體材料的一表面可在該開口的內側壁32處被露出並且可以界定該開口的內側壁32，並且該導電的穿孔40的一部分可以接觸在該開口30內的半導體材料。
該開口30可進一步包含一層43，該層43可以是延伸在該導電的穿孔40以及該開口的內側壁32(其在圖1A以及1B的實施例中是該絕緣介電層60的一面向內的表面)之間的一阻障金屬層、一黏著層及/或一晶種層。該層43可以在該開口30內從該第一表面21朝向該後表面22延伸。
該層43可以避免或降低金屬從該導電的穿孔40到該基板20的材料中的擴散。該層43可以作用為一阻障層以避免材料在該導電的穿孔40以及該絕緣層60之間的傳輸。該層43亦可以或者替代的是作為一黏著層。該層43通常具有一小於100奈米的厚度，儘管該厚度在一特定的結構中可以是大於或等於100奈米。該層43可包含一種金屬是不同於該導電的穿孔40之一或多種金屬。可能適合用於該層43的金屬之例子可包含鎳、一種包含鎳的合金、氮化鈦、氮化鉭、氮化鉭矽、鉭、氮化鎢矽及其之組合。
該導電的穿孔40可包含一或多個在該基板20的第一及第二表面21、22的任一或是兩者被露出以用於和一外部元件互連的外部的接觸 表面50。如同在圖1A中所示，每個外部的接觸表面50被塗覆一層51，該層51可以是一類似於上述的層43的阻障金屬層。
該導電的穿孔40可以在相鄰該基板20的第一表面21的開口內界定一或多個減壓通道55。在一是圖1A及1B中所示的特定實施例中，該導電的穿孔40在該減壓通道55內露出的表面可以被該層51的一部分所塗覆。在某些情形中，在該構件10內最大的應力區域可能是在該基板20的第一表面21或是接近該第一表面21處，因而該些減壓通道55在該第一表面或是接近該第一表面處的存在可以降低該構件在該導電的穿孔40的附近所遭受到的最大應力。
在一種於半導體基板內包含導電的穿孔之習知的構件中，可能必要的是限制在一主動元件區域內的主動半導體元件的位置是和該導電的穿孔的任何部分相距至少三個導電的穿孔之直徑。在另一方面，在一種包含一具有一減壓通道之導電的穿孔40之構件10中，該構件靠近該些導電的穿孔所遭受到之降低的最大應力可以允許有一種其中一主動元件區域24可以延伸至一相當靠近一導電的穿孔的位置之設計。
例如，在該構件10之一特定實施例中，一主動元件區域24可被設置在一排除區域之外，而該排除區域係從該導電的穿孔40遠離該導電的穿孔的任何部分而延伸一避開距離D5。在一實施例中，該避開距離D5可以是小於該開口30之一最大的寬度W1的三倍，該最大的寬度W1係延伸在該內側壁32的相對的部分之間。在一特定的實施例中，該避開距離D5可以是小於該開口30之最大的寬度W1的兩倍。在一例子中，該避開距離D5可以是小於該開口30之最大的寬度W1。在一範例實施例中，該避開距 離D5可以是小於該開口30之最大的寬度W1的一半。
在一實施例中，該些減壓通道55中的至少一個可具有一在一平行於該基板20的第一表面21之減壓平面P中的一方向D2上和該內側壁相距一第一距離D1內的邊緣56，並且是位在該第一表面的一個5微米的深度D3內，該第一距離D1是1微米以及該開口30之最大的寬度W1的百分之五中的較小者。在一實施例中，該些減壓通道55中的一或多個可以延伸在該基板20的第一表面21之下到一最多該開口30之最大的寬度W1的兩倍的深度D4。在一特定的例子中，該深度D4最多可以是等於該開口30之最大的寬度W1。在一例子中，該深度D4最多可以是該開口30之最大的寬度W1的一半。
該些減壓通道55中的至少一個的邊緣56可以在一圓周方向C上沿著該內側壁32延伸一至少為該內側壁的一周長的百分之五的第二距離。如同在圖1B中所示，該些減壓通道55的一外側的減壓通道的邊緣56係延伸環繞該內側壁32的整個周長，但是此並非必要的。
在一特定的實施例中，具有該些減壓通道55的構件10可被配置以在外部的應力被施加至該構件時，降低在該減壓平面P內從該導電的穿孔40發出之所產生的應力至一低於200MPa的位準。
一種製造該構件10(圖1A及1B)之方法現在將會參考圖2A-2G來加以描述。參照圖2A，為了形成一或多個從該基板20的第一表面21朝向第二表面22延伸的開口30，材料可以從該基板的第一表面加以移除。
在保存該第一表面21的剩餘部分是所要的情形，該開口30可以例如藉由在形成一光罩層之後選擇性地蝕刻該基板20來加以形成。例 如，一像是光阻層之光可成像的層可被沉積及圖案化以只有覆蓋該第一表面21的部分，一定時的蝕刻製程可在此之後加以進行以形成該開口30。
該開口30從第一表面21朝向第二表面22向下延伸的內表面31可以是傾斜的，亦即，可以用不同於相對該第一表面之垂直的角度(直角)的角度延伸。除了別的製程之外，例如是等向性蝕刻製程的濕式蝕刻製程以及利用一漸縮的刀片的鋸開可被利用以形成一具有傾斜的內表面31之開口30。除了別的製程之外，雷射切割、機械式研磨亦可被利用以形成一具有傾斜的內表面31之開口30。
或者是，其並非傾斜的，每個開口30的內表面31可以從該第一表面21相對該第一表面為實質直角的向下延伸在一垂直或是實質垂直的方向上(如同在圖1A中所示)。除了別的製程之外，非等向性蝕刻製程、雷射切割、雷射鑽孔、例如是鋸開、研磨的機械式移除製程、超音波加工亦可被利用以形成具有實質垂直的內表面31之開口30。
在一特定的實施例中，該開口30例如可以藉由首先利用一例如是快速DRIE蝕刻或是反應性離子蝕刻之非等向性蝕刻製程以產生一具有一相當粗糙之最初的內表面之最初的開口，並且接著利用一化學蝕刻或是電解拋光以移除沿著該最初的內表面延伸之粗糙度或是扇形扭曲(scallop)來加以形成。在一例子中，該開口30例如可以藉由該基板的等向性蝕刻、接著是該基板的非等向性蝕刻來加以形成。
一覆蓋該基板20的第一表面21的保護層(例如，在圖1A中所示的絕緣介電層23)的一部分亦可以在該開口30的形成期間被移除，並且此種部分可以在該基板的蝕刻期間、或是作為一個別的蝕刻步驟來加以 蝕穿。蝕刻、雷射鑽孔、機械式研磨或是其它適當的技術亦可被利用以移除此一保護層的部分。
在該開口30的形成之後，在圖1A中所示的絕緣介電層60可以沉積以覆蓋或塗覆該開口30的內表面31，使得當該導電的穿孔40沉積在該開口內時，其將會延伸在該絕緣介電層內。如上所述，該介電層23及60可以在單一製程中加以沉積。為了簡化該些用在描述形成該構件10的方法的圖式，該絕緣介電層23及60並未展示在圖2A-2G中。
在一特定的實施例中，一光罩可被施加至該基板20的第一表面21的部分，其係具有其中形成此一絕緣介電層60是非所要的開口30。該些開口30中的此種未塗覆的開口稍後可被填入導電的穿孔40，該些導電的穿孔40係具有直接接觸該基板20的材料的部分。此種導電的穿孔40可以電耦接至一接地電位。在其中該基板實質由介電材料(例如，玻璃或陶瓷)所組成之一特定實施例中，該介電層60及/或23或是任何其它在此所述的介電層都可以部分或是全部予以省略。在此種具有一或多個開口30而無介電層60及/或23的實施例中，此種開口30的內側壁32可以和該開口的內表面31重合。
各種的方法可被利用以形成此種覆蓋該開口30的內表面31的絕緣介電層60，並且此種方法係被描述在以下。在特定的例子中，化學氣相沉積(CVD)或是原子層沉積(ALD)可被利用以沉積一覆蓋該開口30的內表面31之薄的絕緣介電層。在一例子中，四乙基正矽酸鹽(TEOS)可以在一用於沉積此種絕緣介電層的低溫製程期間來加以利用。在範例的實施例中，一層二氧化矽、硼磷矽玻璃(BPSG)、硼矽玻璃(BSG)、或是燐矽酸鹽玻 璃(PSG)可以沉積以覆蓋該些開口30的內表面31，並且此種玻璃可被摻雜、或是未摻雜的。
在一例子中，一種流性介電材料可被施加至該基板20的第一表面21，並且該流性材料接著可以在一“旋轉塗覆”的操作期間更均勻地橫跨該開口30的內表面31來加以分布，接著是一可包含加熱的乾燥週期。在另一例子中，一具有介電材料的熱塑性膜可被施加至該第一表面21，在此之後該組件係在一真空環境中被加熱，亦即被置放在一低於環境壓力的環境中被加熱。
在又一例子中，該包含基板20之組件可以浸入在一介電質沉積池中，以形成一保形的介電質塗層或是絕緣介電材料60。如同在此所用的，一“保形的塗層”是一具有一種特定材料的塗層，其係符合被塗覆的表面的輪廓，例如當絕緣介電材料60符合該開口30的內表面31的輪廓時。一種電化學沉積方法可被利用以形成該保形的介電材料60，其包含例如電泳沉積或是電解的沉積。
在一例子中，一種電泳沉積技術可被利用以形成一保形的介電質塗層，使得該保形的介電質塗層只沉積到該組件的露出的導電及半導的表面之上。在沉積期間，該半導體元件晶圓係被保持在一所要的電位，並且一電極係浸入到該池以將該池保持在一不同之所要的電位。該組件接著在適當的條件下被保持在該池中一段充分的時間，以在該基板的露出表面上形成一電沈積保形的介電材料60，該基板是導電或是半導的，該露出表面係包含但不限於沿著該開口30的內表面31。只要一足夠強的電場被維持在藉此被塗覆的表面以及該池之間，電泳沉積就會發生。由於該電泳沉 積塗層是自我限制於在其到達藉由其沉積的例如是電壓、濃度等等的參數所決定的某一厚度之後，因此沉積便會停止。
電泳沉積係在該基板20的導電及/或半導的外部表面上形成一連續且均勻厚的保形的塗層。此外，該電泳塗層可加以沉積，使得由於其介電質(非導電的)性質的關係，其並不形成在一覆蓋該基板20的第一表面21之剩餘的保護層23上。換言之，假設該層介電材料具有充分的厚度，給定其介電質性質之下，電泳沉積的一項性質是其通常並不形成在一層介電材料上，並且其並不形成在一覆蓋一導體的介電層上。通常，電泳沉積將不會發生在具有厚度大於約10微米到幾十微米的介電層上。一保形的介電材料60可以由一種陰極環氧樹脂沉積先驅物來加以形成。或者是，一種聚氨酯或丙烯酸酯沉積先驅物可被使用。各種的電泳塗層先驅物的成分及供應來源係表列於以下的表1中。
在另一例子中，該介電材料60可以電解地被形成。此製程係類似於電泳沉積，除了該沉積層的厚度並不限於在其被形成的導電或是半導的表面的附近。以此種方式，一電解沉積的介電層可被形成至一根據需求所選擇的厚度，並且處理時間是所達成的厚度之一因數。
如同在圖2A中所示，該層43接著可被形成以覆蓋該開口30的內表面31(以及該絕緣介電層60及23，若它們存在的話)。例如，該層43或是該層43的部分可以利用原子層沉積(ALD)、物理氣相沉積(PVD)或是無電或電解的沉積方法來加以形成。接著，該導電的穿孔40可被形成，以覆蓋及電耦接至該層43。如圖所示，該層43以及導電的穿孔40的材料可以沉積到該第一表面21在開口30之外的部分上。
為了形成該層43及導電的穿孔40的任一個，一範例的方法係牽涉到藉由濺鍍一主要的金屬層到該絕緣介電層60及/或23之露出的表面之上、電鍍或是機械式沉積中的一或多種來沉積一金屬層。機械式沉積可能牽涉到以高速導引一被加熱的金屬微粒流到待塗覆的表面之上。在其它實施例中，次微米金屬粉末可例如是利用一脈衝雷射而被篩選或是選擇性地被篩選到該凹處中，並且該金屬流將會填入該凹處。例如，此步驟可藉由均厚(blanket)沉積到該絕緣介電層60及/或23之上來加以執行。
現在參照圖2B，該導電的穿孔40之一最初露出的表面44(圖 2A)可被平坦化，因而所產生的露出的表面45是較靠近到該基板20的第一表面21。該導電的穿孔40之最初露出的表面44可藉由各種的範例的方法來加以平坦化。在一實施例中，例如一研磨製程可被利用以平坦化該最初露出的表面44。該研磨製程可以移除該導電的穿孔40在該基板20的第一表面21之上的材料的一部分。該最初露出的表面44亦可藉由研磨(lapping)、拋光或是藉由高精確度的研磨(milling)來加以平坦化。
在一特定的例子中，化學機械拋光(“CMP”)可被利用來平坦化該導電的穿孔40之最初露出的表面44。一範例的CMP製程可包含利用一使用一研漿(slurry)的研磨劑墊來砂磨(sanding)該最初露出的表面44。此種研漿通常可包含一種氧化劑以及一種鈍化(passivation)劑。一範例的CMP製程可包含利用一例如包含一種微二氧化矽(sililca)膏的研磨劑研漿來平坦化該最初露出的表面44。
現在參照圖2C，一光罩層25可被形成在該基板20的第一表面21，以覆蓋該導電的穿孔40之一露出的表面45。該光罩層25在該露出的表面45的其中形成該些減壓通道55以及相鄰該些減壓通道之外部的接觸表面50是所要的區域可具有間隙26。例如，一像是光阻層的光可成像的層可加以沉積及圖案化，以覆蓋該露出的表面45的部分。
如同在圖2D中所示，在該光罩層25內的間隙26處，該導電的穿孔40的材料可從該露出的表面45被移除，藉此形成該些減壓通道55以及外部的接觸表面50。例如，該導電的穿孔40的材料的部分可以利用一蝕刻製程或是以上參考形成該開口30所述的其它材料移除製程中的任一個來加以移除。
現在參照圖2E，該光罩層25(圖2D)可被移除，此係留下該些減壓通道55以及相鄰該些減壓通道的外部的接觸表面50。在圖2F中，若移除該層43之過多的金屬及/或在該開口30之外覆蓋該基板20的第一表面21之導電的穿孔40是所要的，則此種過多的金屬可以經由以上參考形成該開口30或是平坦化該導電的穿孔40之最初露出的表面44所述的移除製程的任一個來加以移除。
接著，如同在圖2G中所示，該外部的接觸表面50以及該些減壓通道55之露出的表面52可被塗覆一層51，該層51可以是一類似於上述的層43之阻障金屬層、一保護層或是一例如是黏著層的耦接層，以使得該穿孔40被配置以在其上接收一額外的導電層。此種層51可以經由以上參考該導電的穿孔40或是該層43所述的金屬沉積製程的任一個來加以沉積。
在一替代的方法中，該導電的穿孔40的材料可以在不利用一如同在圖2C中所示的光罩層25下，從該露出的表面45被移除。在此種方法中，該導電的穿孔40之露出的表面45例如可以利用一如上所述的CMP製程來加以拋光，直到在該導電的穿孔以及該層43(例如，一阻障金屬層)之間的介面在該基板20的第一表面21露出為止。接著，該露出的表面45可被蝕刻。導電的穿孔40之露出的表面45的蝕刻在該導電的穿孔以及該層43之間的介面可以比在該露出的表面的其它部分更快速地進行，藉此在該導電的穿孔內相鄰此介面處形成一通道55。一產生自此替代的方法之範例的導電的穿孔940a係在以下參考圖9A而被展示及敘述。在該通道55形成之後，該方法可以如同以上參考圖2G所述地進行。
在圖2H及2I中所示之另一替代的方法中，一導電的穿孔40'的材料可以沉積到該開口30中，使得一或多個通道部分或空孔55'係形成在該導電的穿孔相鄰該外部的接觸表面50'的徑向周邊40a之處。如同在圖2H中所示，一例如是以上參考圖1A所述的絕緣介電層60可被沉積以覆蓋或塗覆該開口30的內表面31。接著，一阻障層43a可以如上所述地被形成以覆蓋該介電層60，並且一晶種層43b可被形成以覆蓋該阻障層43a。一光罩層可被施加至該晶種層43b在該第一表面21之一露出的表面，該光罩層可被圖案化，並且該晶種層可被蝕刻以在該光罩層之相鄰的部分之間的晶種層中形成間隙43c。該些間隙43c可以向下延伸到該第一表面21之下一所要的深度，例如在圖1A中所示的深度D4。如同在圖2H中可見的，在沿著該晶種層43b的一圓周方向C上可以分佈有複數個斷續的間隙43c，但是此並非必要的。
如同在圖2I中所示，該導電的穿孔40'接著可被形成以覆蓋且電耦接至該晶種層43b。該導電的穿孔40'的金屬在該晶種層43b上將會比在該阻障層43a於該些間隙43c內被露出的部分上更快速地沉積，因而隨著該導電的穿孔形成，該些間隙將會變成通道部分或是空孔55'。如同在圖2I中可見的，在繞著該導電的穿孔40'的徑向周邊40a之圓周方向C上可以分佈有複數個斷續的通道部分55'，但是此並非必要的。在一特定的例子中，該些通道部分55'可以在一徑向方向R上具有一小於1微米的寬度W4。在一範例實施例中，該寬度W4可以是小於0.5微米。
圖3A至6C係描繪圖1A及1B的導電的穿孔40的具有替代配置的變化。為了簡化該些圖，在圖1A中所示之選配的絕緣介電層23及 60以及選配的阻障層43及51並未顯示在圖3A至6C中。在圖3A及3B中所示的導電的穿孔340係和上述的導電的穿孔40相同，除了該導電的穿孔340係包含具有一延伸環繞該開口330的內側壁332的整個周長之邊緣356的單一減壓通道355之外。
在圖4A及4B中所示之導電的穿孔440係和上述的導電的穿孔40相同，除了該導電的穿孔440係包含一具有一延伸環繞該開口430的內側壁432的整個周長之邊緣456的第一減壓通道455a，並且一第二減壓通道455b係位在大約在該導電的穿孔440的中心處之外。該第二減壓通道455b可以是一只有單一外部的邊緣457之減壓區域，使得外部的接觸表面450沒有部分是位在由該外部的邊緣457所界定的區域內。
在圖5A中所示之導電的穿孔540a係和以上相關圖3A及3B所述的導電的穿孔340相同，除了該導電的穿孔540a係包含一具有一長橢圓形或橢圓形的形狀之減壓通道555a之外，其中該減壓通道係界定一第一尺寸L1大於一第二尺寸L2，該第一及第二尺寸是位在相關圖1A所展示及敘述的減壓平面P內。如在圖5A中所示，該導電的穿孔540a在一大致平行於該基板的該第一表面之平面中可具有一長橢圓形或橢圓形橫截面的形狀。在其它實施例中，本發明係思及具有減壓通道的導電的穿孔之其它橫截面，其係包含例如方形、矩形、三角形、六角形、非圓形、曲線或是任何其它形狀。
在圖5B中所示之導電的穿孔540b係和以上相關圖5A所述的導電的穿孔540a相同，除了該導電的穿孔540b的減壓通道555b係具有一在該導電的穿孔的一第一側之第一寬度W2大於一在該導電的穿孔的一 第二相對側之第二寬度W3之外，該第一及第二寬度是位在圖1A所示的減壓平面P中。
在圖5C中所示的導電的穿孔540c係和以上相關圖3A及3B所述的導電的穿孔340相同，除了該導電的穿孔540c係包含一具有一相對於該外部的邊緣556之不規則形狀的內部的邊緣557之減壓通道555c之外。在其它實施例中，本發明係思及具有其它內部的邊緣形狀之減壓通道，其包含例如方形、矩形、三角形、六角形、曲線或是任何其它形狀。
在圖6A中所示的導電的穿孔640a係和以上相關圖3A及3B所述的導電的穿孔340相同，除了該導電的穿孔640a係包含一具有一延伸環繞該開口630的內側壁632的整個周長之邊緣656的第一減壓通道655a以及一在該第一減壓通道的相對側之間延伸通過該導電的穿孔640的中心的第二減壓通道655a'之外。
在圖6B中所示的導電的穿孔640b係和以上相關圖3A及3B所述的導電的穿孔340相同，除了該導電的穿孔640b係包含複數個沿著該開口630的內側壁632的周長彼此分開之離散的減壓通道655b之外，該些減壓通道655b是繞著該開口的該內側壁的周長加以分佈。該些離散的減壓通道655b的每一個係界定一延伸環繞該開口630的內側壁632的周長的一部分之邊緣656b。如同在圖6B中所示，該導電的穿孔640b可具有八個減壓通道655b。在其它實施例中，該導電的穿孔640b可具有任意數目的減壓通道655b，其包含例如兩個、三個、四個、六個、十個、十二個或是二十個減壓通道。
在圖6C中所示的導電的穿孔640c係和以上相關圖3A及3B 所述的導電的穿孔340相同，除了該導電的穿孔640c係包含一只有延伸環繞該開口630的內側壁632的周長的一部分的減壓通道655c之外。如同在圖6C中所示，該減壓通道655c可以延伸環繞該開口630的內側壁632的周長的大約50%。在其它例子中，該減壓通道655c可以延伸環繞該開口630的內側壁632的周長的任何部分，其包含例如5%、10%、20%、33%、66%、75%。
圖7至12係描繪圖1A及1B的導電的穿孔40的具有替代配置的進一步變化。類似於圖3A至6C，除了圖9A展示一阻障層943並且圖10B展示一阻障層1051之外，該選配的絕緣介電層23及60以及該選配的阻障層43及51並未展示在圖7至12中。在圖7中所示的導電的穿孔740是在圖1B中所示的導電的穿孔40之一替代的側截面圖。該導電的穿孔740係具有延伸在該基板720的第一表面721之上的外部的接觸表面750。
圖8係展示圖7的導電的穿孔的一種變化，其係在該導電的穿孔840在該基板820之個別的第一及第二表面821、822的每一個的兩端具有減壓通道855。該導電的穿孔840係被設置在一貫穿開口830中，該貫穿開口830係從該第一表面821至該第二表面822延伸穿過該基板820的一厚度。在一特定的實施例中(未顯示)，一只有在該導電的穿孔的一端具有減壓通道之導電的穿孔可被設置在一貫穿開口之內。在此種實施例中，該導電的穿孔之不包含減壓通道的另一端可具有任何的配置，其例如包含一平坦的導電接觸表面或是一在該基板之個別的表面露出之導電柱。
圖9A及9B係分別展示導電的穿孔940a及940b。該些導電的穿孔940a及940b係和以上相關圖3A及3B所述的導電的穿孔340相同， 除了該些導電的穿孔940a及940b分別包含一具有一漸縮的內部的邊緣957的減壓通道955之外，該漸縮的內部的邊緣並不垂直於該基板920的第一表面921。在圖9A及9B所示的實施例中，該漸縮的內部的邊緣957並不平行於該減壓通道955的外部的邊緣956，並且該外部的邊緣956係垂直於該基板920的第一表面921。圖9A的導電的穿孔940a係具有一圍繞該導電的穿孔的阻障或晶種層943(例如，上述的層43)，而圖9B的導電的穿孔940b係被展示為不具有此種阻障或晶種層。
圖9C係展示一導電的穿孔940c是和以上相關圖9A所述的導電的穿孔940a相同，除了該基板921亦包含相鄰一絕緣介電層960的一外側的減壓通道958之外。在一例子中，該外側的減壓通道958可以填入一種例如是通常用在半導體製造之低k的絕緣介電材料961。其它的介電材料961亦可被沉積以填入該外側的減壓通道958，在某些情形中，其可具有一楊氏模數低於該基板920的材料(例如，半導體材料)或是該絕緣介電層960的材料的楊氏模數，使得一程度的柔度係被達成。該外側的減壓通道958可以延伸到該基板920的第一表面921之下的一深度D8。在一特定的實施例中，該外側的減壓通道958延伸到的深度D8可以是大於該減壓通道955延伸在該基板920的第一表面921之下的一深度D7，儘管此並非必要的。
在一例子中，該外側的減壓通道958可被蝕刻到該基板920相鄰該絕緣介電層960的一部分中。在一範例實施例中，該外側的減壓通道958可被蝕刻到該基板920的一部分以及該絕緣介電層960的一部分中。在一特定的例子中，該外側的減壓通道958可利用反應性離子蝕刻而被蝕刻到該基板920中，並且該減壓通道955可利用一化學蝕刻製程而被蝕刻到 該導電的穿孔940c的材料中。該外側的減壓通道958可以是單一連續的減壓通道、或者其可以是沿著該絕緣介電層960之外部的周長的複數個彼此分開的離散的減壓通道958，該些減壓通道950係繞著該絕緣壁960的外部的周長加以分佈。
圖10A及10B係分別展示導電的穿孔1040a以及1040b。該些導電的穿孔1040a及1040b係和以上相關圖3A及3B所述的導電的穿孔340相同，除了該些導電的穿孔1040a及1040b分別包含一至少覆蓋該導電的穿孔的外部的接觸表面1050之導電的接合材料(例如，焊料、一導電的黏著劑或是一導電膏)之外。
在該導電的穿孔1040a或1040b(或是任何其它在此所述的導電的元件)以及在該基板1020外部的構件之間的連接可以是透過個別的導電的接合材料1011a或1011b。此種導電的接合材料可包括一種具有一相當低的熔化溫度之可熔的金屬，例如，焊料、錫、或是一包含複數種金屬的共晶混合物。或者是，此種導電的接合材料可包含一種可濕性金屬，例如，銅或其它貴金屬、或是具有一高於焊料或另一可熔的金屬之熔化溫度的非貴金屬。此種可濕性金屬可以和一對應的特點接合，例如一互連元件之一可熔的金屬特點。在一特定的實施例中，此種導電的接合材料可包含一種散佈在一媒體中的導電材料，例如，像是填入金屬的膏之導電膏、填入焊料的膏、或是等向性導電的黏著劑或非等向性導電的黏著劑。
圖10A的導電的穿孔1040a係具有一相鄰該導電的穿孔之外部的接觸表面1050之導電的接合材料1011a，但是該導電的接合材料並不延伸到該減壓通道1055中。在例如是圖10A中所示的其中使得該減壓通道 1055是未填入的實施例中，當該導電的穿孔1040a和另一導電的元件接合時，該減壓通道1055可以作為一壕溝以接收可能從該外部的接觸表面1050以及另一導電的元件的一面對的接觸表面之間擠出之過多的導電的接合材料1011a。
使過多的導電的接合材料1011a流入該減壓通道1055中可以幫助避免該導電的接合材料流到該基板1020的第一表面1021之上而可能短路相鄰的導電的穿孔1040a(亦即，在相鄰的導電的穿孔之間產生一直接的導電路徑)。藉由降低過多的導電的接合材料1011a流到該基板1020的第一表面1021之上的傾向，相鄰的導電的穿孔1040a可以一起更近地隔開，而不會使得相鄰的導電的穿孔短路。對於一給定的在相鄰的導電的穿孔之間的間隔或間距，此種設計可以改善該構件的可靠度。再者，此種設計可以容許有例如是該導電的穿孔1040a之導電柱或露出的墊的接合結構之縮短的間距(在其之間的間隔)，而不會有過多的導電的接合材料1011a短路相鄰的接合結構。
圖10B的導電的穿孔1040b係具有一種導電的接合材料1011b，其係覆蓋該外部的接觸表面1050，覆蓋該基板1020的第一表面1021的一部分，並且延伸到該減壓通道1055中。該導電的穿孔1040b亦具有一可以延伸在該導電的穿孔以及該導電的接合材料1011b之間的阻障層1051(例如，上述的層51)。
在圖11A中所示的導電的穿孔1140係和以上相關圖1A及1B所述的導電的穿孔40相同，除了該導電的穿孔1140係使得一種低應力材料1112設置在該基板1120的第一表面1121的減壓通道1155中之外。該 低應力材料1112可以是導電的(例如，焊料或是一種導電的黏著膏)、非導電的(例如，一種聚合物或是另一種介電材料)、或是一種例如是聚合物泡沫材料之多孔的導電或非導電材料。此種材料可具有一低的彈性模數、或是該材料可具有能夠在一負載下壓縮之可充分潰縮的孔。
在一例子中，該些減壓通道1155的一或多個可以是毛細管通道，每個毛細管通道係在相關圖1A展示及敘述的減壓平面P中的一方向上具有一小於5微米之最大的寬度。在其中該低應力材料1112是焊料的一實施例中，此種毛細管通道可以在另一導電的結構(例如，在圖27B中所示的導電柱2741b)接合至該導電的穿孔時，將焊料吸離該導電的穿孔1140之外部的接觸表面1150，使得一減低的焊料量可被利用來彼此接合該導電的穿孔以及該導電的結構。當另一導電的結構接合至該導電的穿孔1140時，該些毛細管通道的存在可以避免焊料被擠出到該第一表面1121之上。
在其中一例如是圖27B中所示的導電柱2741b之導電柱接合至該導電的穿孔1140的一例子中，該導電柱的一底座可以接合至該導電的穿孔的外部的接觸表面1150。此種導電柱可具有至少一毛細管通道從該導電柱相鄰該外部的接觸表面1150的一底座表面延伸到該導電柱中。在此種實施例中，在該導電的穿孔1140以及接合至其的導電柱兩者中的毛細管通道可以將焊料吸離在該導電的穿孔以及該導電柱之間的介面，並且一減低的焊料量可被利用來彼此接合該導電的穿孔以及該導電柱。當該導電柱接合至該導電的穿孔1140時，該些毛細管通道在該導電的穿孔以及該導電柱兩者中的存在可以避免焊料延伸到該第一表面1121之上。
在圖11B中所示的導電的穿孔1140'係和以上相關圖11A所 述的導電的穿孔1140相同，除了該導電的穿孔1140'係在該基板1120的第一表面1121具有一導電的墊1159覆蓋該些減壓通道1155以及外部的接觸表面1150之外。此種導電的墊1159可以在該基板1120的第一表面1121被露出，以用於和另一種構件的一導電的元件互連。如同在圖11B中所示，該導電的墊1159可以在該第一表面1121完全密封該些減壓通道1155。在某些實施例中，該導電的墊1159可以部分密封該些減壓通道1155中的一或多個。
在一特定的例子中，該導電的墊1159可以在該第一表面1121密封該些減壓通道1155的一或多個，其係在該些密封的減壓通道中的至少某些個之內封入一空孔1113。在一實施例中，同樣描繪在圖11B中，一種例如是焊料或一聚合物的低應力材料1112可以填入該些藉由該導電的墊1159所密封的減壓通道1155中的一或多個。該導電的墊1159可以電鍍到該外部的接觸表面1150之上並且橫跨該些減壓通道1155，使得該導電的墊的金屬材料只部分延伸到該些減壓通道中的一或多個，即如同在圖11B中所示，藉此在該減壓通道的至少某些個之內留下空孔1113。
圖12中所示的導電的穿孔1240係和以上相關圖11A所述的導電的穿孔1140相同，除了該導電的穿孔1240係具有一低應力材料1212設置在該基板1220的第一表面1221及第二表面1222兩者的減壓通道1255中之外。該低應力材料1212可以是導電或非導電的。
該導電的穿孔1240可進一步包含一導電的接合材料1211覆蓋該外部的接觸表面1250，覆蓋該基板1220的第一表面1221的一部分，並且覆蓋被設置在該些減壓通道1255中的低應力材料1212。在一特定的實施 例中，該導電的接合材料1211可以是和該低應力材料1212相同的材料，並且在此一實施例中，在該基板1220的第一表面1221處之導電的接合材料以及低應力材料可以被沉積為單一連續的導電的接合材料區域。在一特定的例子中，該低應力材料1212可作用以在一外部的結構利用該導電的接合材料以和該導電的穿孔1240接合時，避免該導電的接合材料1211流入該些減壓通道1255中。
在另一例子中，一種多孔的低應力材料1212可被利用以避免該導電的接合材料1211接觸到在該基板1220的第一表面1221處位在接近該導電的穿孔1240之結構。在此一實施例中，當一外部的結構利用該導電的接合材料1211和該導電的穿孔1240接合時，該導電的接合材料可以流入該低應力材料的孔內，而不是流到該第一表面1221之上。
圖13係展示一和以上相關圖3A及3B所述的導電的穿孔340相同的導電的穿孔1340，除了該導電的穿孔1340係包含一導電的接合材料1311覆蓋該導電的穿孔之外部的接觸表面1350並且延伸到該減壓通道1355中之外。該導電的穿孔1340亦具有一阻障層1351(例如，上述的層51)，其可以延伸在該導電的穿孔以及該導電的接合材料1311之間。該外部的接觸表面1350可以凹陷在該基板1320的第一表面1321之下一段距離D6。在圖13所示的實施例中，該導電的接合材料1311並不覆蓋該基板1320的第一表面1321。
類似於圖10A中所示的實施例，當該導電的穿孔1340和另一導電的元件接合時，使得該導電的穿孔之外部的接觸表面1350凹陷在該基板1320的第一表面1321之下可以幫助避免該導電的接合材料1311流動 到該第一表面之上而可能短路相鄰的導電的穿孔1340。在圖13所示的例子中，該導電的接合材料1311係延伸在該基板1320的第一表面1321之上，但是此並非必要的。例如，在其它實施例中，該導電的接合材料1311可具有一凹陷在該基板1320的第一表面1321之下的露出的表面。類似於圖3A至6C，該選配的絕緣介電層23及60以及選配的阻障層43並未展示在圖13至14D中。
一種製造該構件1310(圖13)的方法現在將會參考圖14A-14D來加以描述。圖2A-2G的方法步驟可被利用以形成圖14A中所示的從該第一表面1321延伸到該基板1320中的開口1330、導電的穿孔1340、減壓通道1355以及該層1351。現在參照圖14B，一光罩層1325可被沉積以覆蓋該阻障層1351以及該基板1320的第一表面1321的部分。該光罩層1325可被圖案化，並且接著如同在圖14C中所示，間隙1326可穿過該光罩層而被形成以露出覆蓋一或多個導電的穿孔1340的阻障層1351。
接著，如圖14D中所示，該導電的接合材料1311可以沉積到該些間隙1326中，使得該導電的接合材料接觸該阻障層1351並且延伸到該些減壓通道1355中。最後，再次參照圖13，該光罩層1325之剩餘的部分可從該基板1320的第一表面1321被移除，此係留下一延伸在該基板的第一表面之上的導電的接合材料1311。
圖15係展示一和以上相關圖13所述的導電的穿孔1340相同的導電的穿孔1540，除了該導電的穿孔1540係包含一覆蓋該基板1520在該開口1530之外的第一表面1521的介電層1523以及一覆蓋該導電的穿孔與該介電層1523的一部分的晶種層1552之外。該介電層1523可以是一 例如以上參考圖1A及1B所述的層23之保護層。該導電的穿孔1540亦可具有一黏著或阻障層1551(例如，上述的層51)，其可以延伸在該導電的穿孔以及該晶種層1552之間。在一例子中，該黏著或阻障層1551可以是氮化鉭/鉭(例如具有格隙雜質的alpha鉭)、氮化鈦、氮化鈦/鈦、或是一種鎳鎢合金，並且該晶種層1552可以是銅、鎳或是金。在一特定的實施例中，該黏著或阻障層1551以及該晶種層1552可以是單一層，例如單一鎳合金阻障及晶種層。該導電的接合材料1511係覆蓋該導電的穿孔1540以及該介電層1523的一部分。類似於圖3A至6C，該選配的絕緣介電層60以及選配的阻障層43並未展示在圖15至16D中。
一種製造該構件1510(圖15)的方法現在將會參考圖16A-16D來加以描述。圖2A-2G的方法步驟可被利用以形成在圖16A中所示的介電層1523、從該第一表面1521延伸到該基板1520中的開口1530、導電的穿孔1540、減壓通道1555、黏著或阻障層1551以及晶種層1552。
現在參照圖16B，一光罩層1525可被沉積以覆蓋該晶種層1552。該光罩層1525可被圖案化，並且接著如同在圖16C中所示，間隙1526可穿過該光罩層來加以形成以露出覆蓋一或多個導電的穿孔1540並且覆蓋該介電層1523的一部分之晶種層1552的一部分。接著，如同在圖16D中所示，該導電的接合材料1511可以沉積到該些間隙1526中，使得該導電的接合材料接觸該晶種層1552並且延伸到該些減壓通道1555中。最後，再次參照圖15，該光罩層1525之剩餘的部分可從該介電層1523被移除，此係留下一延伸在該基板的該第一表面之上以及在該介電層1523之上之導電的接合材料1511。
圖17A及17B係展示和以上相關圖15所述的構件1510相同的一種構件1701以及一種構件1702，除了該構件1701及1702係包含一個別的並不延伸到該些減壓通道1755中之導電的接合材料1711及1711'之外。如同在圖17A中可見的，該導電的接合材料1711可以覆蓋該導電的穿孔1740以及該介電層1723的一部分。或者是，如同在圖17B中可見的，該導電的接合材料1711'可以覆蓋該導電的穿孔1740，但是該導電的接合材料可以不覆蓋該介電層1723的一部分。類似於圖15，選配的絕緣介電質層60以及選配的阻障層43並未展示在圖17A至18中。
一種製造該構件1701(圖17A)及1702(圖17B)的方法現在將會參考圖18來加以描述。圖2A-2G的方法步驟可被利用以形成在圖18中所示的介電層1723、從該第一表面1721延伸到該基板1720中的開口1730、導電的穿孔1740、減壓通道1755、黏著或阻障層1751以及晶種層1752。在圖18中，該黏著或阻障層1751以及該晶種層1752係被展示為沉積到該導電的穿孔1740的一露出的表面之上，並且該介電層1723係被展示為部分覆蓋該阻障層及晶種層。在該介電層1723沉積之後，該導電的接合材料1711(圖17A)或是1711'(圖17B)可以沉積到該介電層1723中的間隙1726內。在一特定的實施例中，一例如是在圖16B-16D中所示的光罩層1525之光罩層可被沉積及圖案化，以控制該導電的接合材料1711或1711'只沉積到所要的位置。
圖19係展示一種和以上相關圖17A及17B所述的構件1701及1702相同的構件1910，除了該構件1910係包含一覆蓋該導電的穿孔1940的導電柱1941，並且該導電的接合材料1911係覆蓋該導電柱的一露出的表 面之外。在一例子中，該導電柱1941(以及在此相關其它實施例所述的其它導電柱)可以實質由下列的至少一個所組成：銅、一種銅合金以及鎳。
類似於圖17A及17B，該選配的絕緣介電層60以及選配的阻障層43並未展示在圖19至20B中。再者，例如在圖18中所示的晶種層1752之選配的晶種層係並未展示在圖19至20B中。
一種製造該構件1910(圖19)的方法現在將會參考圖20A及20B來加以描述。圖2A-2G的方法步驟可被利用以形成該介電層1923、從該第一表面1921延伸到該基板1920中的開口1930、導電的穿孔1940、減壓通道1955以及黏著或阻障層1951。在一特定的例子中，一例如圖18中所示的晶種層1752之晶種層可被沉積以覆蓋該黏著或阻障層1951。圖14B及14C的方法步驟可被利用以形成該光罩層1925以及在該光罩層中的間隙1926。
接著，如同在圖20A中所示，該導電柱1941可以沉積到該些間隙1926中，使得該導電柱接觸到該黏著或阻障層1951。類似於以上參考圖1A及1B所述的導電的穿孔40，除了別的金屬之外，該導電柱1941可包含一種具有一相當高的CTE之金屬，例如銅、鋁、鎢、一種包含銅的合金、一種包含鎳的合金、或是一種包含鎢的合金。該導電柱1941可以是由和該導電的穿孔1940相同的導電材料所做成、或者是該導電柱以及該導電的穿孔可以是由不同的導電材料所做成。
接著，參照圖20B，該導電的接合材料1911可以沉積到該光罩層1925中的間隙1926內，其係覆蓋該導電柱1941之露出的表面。最後，再次參照圖19，該光罩層1925之剩餘的部分可從該介電層1923被移 除，此係留下一延伸在該基板的該第一表面之上以及在該介電層1923之上的導電柱1941，其中一導電的接合材料1911係覆蓋該導電柱的一露出的表面。
圖21A-21C係展示和以上相關圖19所述的構件1910相同的構件2101、2102及2103，除了該些構件2101、2102及2103係包含一在該介電層2123的一露出的表面之上延伸一實質距離的導電柱2141之外。該構件2101、2102及2103亦可具有一延伸在該導電柱2141以及該導電的接合材料2111之間的阻障層2143。該阻障層2143可以是類似於以上參考圖19所述的阻障層1951。類似於圖19，該選配的絕緣介電層60以及選配的阻障層43並未展示在圖21A至22中。再者，例如是在圖18中所示的晶種層1752之選配的晶種層並未展示在圖21A至22中。
如同在圖21A中可見的，該導電柱2141可具有一露出的垂直延伸的表面2142。在一圖21B所示的例子中，該導電柱2141可具有一覆蓋該垂直延伸的表面2142的阻障層2144。在一例子中，該阻障層2144可以是類似於以上參考圖1A所述的阻障層43之導電的阻障層。在另一例子中，該阻障層43可以是類似於一保護層，其可以由一種絕緣介電材料所做成。
在一圖21C所示的特定實施例中，該導電的穿孔2140'可包含一具有一類似於在圖9A及9B中所示之漸縮的內部的邊緣2157之減壓通道2155，該漸縮的內部的邊緣並未垂直於該基板2120的第一表面2121。該漸縮的內部的邊緣2157可能不平行於該減壓通道2155之外部的邊緣2156，並且該外部的邊緣可以是垂直於該基板2120的第一表面2121。
圖22係展示在圖21A及21B中所示的構件2101及2102的 製造中之一階段。為了製造圖21A所示的構件2101，和以上相關圖19至20B所述的相同的方法步驟可被執行，除了在圖22中所示的光罩層2125以及間隙2126可具有一比圖20A及20B中所示的光罩層1925及間隙1926大的垂直的高度之外。
為了製造圖21B中所示的構件2102，和用於該構件2101的製造相同的方法步驟可被執行，並且此外，在該光罩層2125被移除之後，該阻障層2144可被沉積以覆蓋該導電柱2141之垂直延伸的表面2142。
為了製造圖21C中所示的構件2103，和用於該構件2101的製造相同的方法步驟可被執行，但是該導電的穿孔2140'的減壓通道2155可被形成具有一漸縮的內部的邊緣2157。
圖23係展示一種和以上相關圖13所述的構件1310相同的構件2310，除了該構件2310係包含兩個間隔開的區域之導電的接合材料2311a及2311b，並且每個區域之導電的接合材料可以部分地覆蓋該基板2320的第一表面2321之外。每個區域之導電的接合材料2311a及2311b可以延伸到該減壓通道2355的一部分中。類似於圖3A至6C，該選配的絕緣介電層60以及選配的阻障層43並未展示在圖23至24B中。
一種製造該構件2310(圖23)的方法現在將會參考圖24A及24B來加以描述。圖2A-2G的方法步驟可被利用以形成圖23中所示的從該第一表面2321延伸到該基板2320中的開口2330、導電的穿孔2340、減壓通道2355以及阻障層2351。現在參照圖24A，一光罩層2325可被沉積以覆蓋該阻障層2351以及該基板2320的第一表面2321的部分。間隙2326a及2326b可以穿過該光罩層來加以形成，以露出覆蓋該導電的穿孔2340的部 分的阻障層2351，在間隙2326a及2326b處沉積該個別的區域之導電的接合材料2311a及2311b是所要的。
接著，如同在圖24B中所示，該導電的接合材料2311a及2311b可以沉積到個別的間隙2326a及2326b中，使得該些區域之導電的接合材料接觸到該阻障層2351的部分並且延伸到該些減壓通道2355的部分中。最後，再次參照圖23，該光罩層2325之剩餘的部分可從該基板2320的第一表面2321被移除，此係留下延伸在該基板的該第一表面之上的區域之導電的接合材料2311a及2311b。
在圖25中所示的構件2510係和以上相關圖11A所述的構件1110相同，除了該構件2510係具有複數個分別有減壓通道2555之導電的穿孔2540，並且一種低應力材料2512可被設置在該基板2520的第一表面2521處的減壓通道中之外。該低應力材料2512可以是導電的(例如，焊料或是一導電的黏著劑膏)、非導電的(例如，一種聚合物或是另一種介電材料)、或是一種例如是一聚合物泡沫材料之多孔的導電或非導電材料。此種材料可具有一低的彈性模數、或是該材料可具有能夠在一負載下壓縮之可充分潰縮的孔。
在其中該半導體元件2520係包含一例如是由矽所做成的半導體基板的實施例中，一或複數個半導體元件(例如，電晶體、二極體等等)可被設置在其之一位在第一表面2521之處及/或在第一表面2521之下的主動元件區域2524中。該構件2510亦可具有覆蓋該基板2520的該第一表面以及該導電的穿孔2540之露出的表面的BEOL層2560。該BEOL層2560可包含一絕緣介電材料2561以及導電的引線2562(導電的線路以及導電的 穿孔)，該些導電的引線2562係延伸在該導電的穿孔2540以及在該BEOL層2560的一頂表面2566露出的導電的端子2564之間，以用於和一外部的構件互連。
在一實施例中，每個導電的穿孔在一平行於該第一表面之水平的平面P'中之一方向上可具有一最大的寬度W5，該最大的寬度是位在該第一表面的5微米內。該複數個導電的穿孔2540可以在該水平的平面P'中界定一介於該些導電的穿孔中的任何兩個相鄰者之個別的垂直的中央軸2549之間最小的間距2548，該最小的間距是小於該些相鄰的導電的穿孔的每一個之最大的寬度的三倍。在一特定的例子中，介於該些導電的穿孔2540中的任何兩個相鄰者之間的最小的間距2548可以是小於該些相鄰的導電的穿孔的每一個之最大的寬度的兩倍。在一範例實施例中，介於該些導電的穿孔2540中的任何兩個相鄰者之間的最小的間距2548可以是小於該些相鄰的導電的穿孔的每一個之最大的寬度的1.2倍。
在圖26A及26B中所示之導電的穿孔2640a及2640b係和以上相關圖3A及3B所述的導電的穿孔340相同，除了該導電的穿孔2640a及2640b係延伸在一基板2620中之一個別的漸縮的開口2630a及2630b內之外。此種漸縮的開口2630a或2630b可以在該基板2620的第一及第二表面2621、2622之間漸縮在任一方向上。如同圖26A中所示，該漸縮的開口2630a可具有一橢圓的拋物面形狀、一雙曲面形狀、或是一曲線的形狀(亦即，該開口係藉由一具有一曲線的形狀之內側壁2632a來加以界定)。如同在圖26B中所示，該漸縮的開口2630b可具有一截頭圓錐形的形狀。在一特定的例子中，一例如是開口2630a或2630b之漸縮的開口可藉由等向性蝕刻，接著是 非等向性蝕刻來加以形成。
在一例子中，該開口的一部分或是整個開口2630a或2630b可以藉由一在一垂直於該基板的該第一表面之平面中界定一曲線的橫截面形狀之表面來加以界定，並且此種曲線的開口結構可藉由該基板從一表面(該第一或第二表面)的等向性蝕刻來加以形成，以形成一部分延伸穿過該基板的凹處，接著該基板可藉由從該基板之相對的表面移除材料來予以薄化，並且接著非等向性蝕刻可從該相對的表面被執行以延伸該凹處成為一完全延伸穿過該基板的開口。
一漸縮的開口2630a或2630b係在該第一表面2621具有一比在該第二表面2622較小的直徑，此可以幫助在溫度改變的期間保護在該第一表面處之例如是主動元件區域的結構，因為當在該導電的穿孔的材料以及該基板的材料的熱膨脹係數之間有一顯著的差值時，其可以幫助避免泵送，亦即，該導電的穿孔相對於該基板之垂直的運動。
如圖26A及26B中所示，該開口2630a及2630b係具有延伸到該個別的導電的穿孔2640a及2640b之露出的表面中的減壓通道2655。在一特定的例子中，一例如是開口2630a或2630b之漸縮的開口可以在無減壓通道2655下加以設置。
在圖27A-27D中所示的構件2701、2702、2703及2704是在圖21A中所示的構件2101之變化，但是具有一和圖26A中所示之漸縮的開口2630a相同的漸縮的開口2730，其可具有一橢圓的拋物面形狀、一雙曲面形狀或是一曲線的形狀。在一特定的例子中，圖27A-27D的漸縮的開口2730可具有一像是在圖26B中所示之漸縮的開口2630b之截頭圓錐形的形 狀。
在圖27A中所示的構件2701可具有一和在圖21A中所示的導電柱2141相同的導電柱2741a。在一例子中，該導電柱2741a可具有覆蓋該導電柱之一露出的表面的導電的接合材料。類似於圖21A，該導電柱2741a可以覆蓋該導電的穿孔2740之一露出的表面，但是該導電柱可能未覆蓋該些減壓通道2755。在一特定的實施例中，該些減壓通道2755可被填入一覆蓋該基板2720的第一表面2721的介電層(例如在圖21A中所示的介電層2123)的一部分。
在圖27B中所示的構件2702是在圖27A中所示的構件2701之一變化。該構件2702可具有一導電柱2741b，該導電柱2741b可以覆蓋該導電的穿孔2740之一露出的表面以及該些減壓通道2755。在一特定的實施例中，該些減壓通道2755可被填入一低應力材料2712，該低應力材料2712係被設置在該基板2720的第一表面2721處之減壓通道2755中。該低應力材料2712可以是導電的(例如，焊料或是一導電的黏著劑膏)、非導電的(例如，一種聚合物或是另一種介電材料)、或是一種例如是一聚合物泡沫材料之多孔的導電或非導電材料。此種材料可具有一低的彈性模數、或是該材料可具有能夠在一負載下壓縮之可充分潰縮的孔。
圖27C及27D中所示的構件2703及2704是圖27A中所示的構件2701之進一步的變化。該構件2703及2704可具有一個別的導電柱2741c或2741d，其可以覆蓋該導電的穿孔2740之一露出的表面，但是該個別的導電柱可以不覆蓋該些減壓通道2755。在圖27C及27D中所示的導電柱2741c及2741d可具有一漸縮的形狀，例如，一橢圓的拋物面形狀、一雙 曲面形狀或是一曲線的形狀(亦即，該導電柱係具有一在一大致垂直於該基板的該第一表面之方向上具有一曲線的形狀之外表面)。在一特定的例子中，該導電柱2741c及2741d可具有一截頭圓錐形的形狀。
如同在圖27C中所示，該導電柱2741c係具有一在相鄰該基板2720的第一表面2721的底座較寬而在該第一表面遠端的尖端較窄之漸縮的形狀。如同在圖27D中所示，該導電柱2741d係具有一在相鄰該基板2720的第一表面2721的底座較窄而在該第一表面遠端的尖端較寬之漸縮的形狀。
現在參照圖28A，該構件2801係包含一導電的穿孔2840，其係具有圖5A中所示的導電的穿孔540a以及圖27C中所示的導電的穿孔2740及導電柱2741c的某些特點。圖28B係展示一種構件2802，該構件2802是該構件2801的一種變化，其係具有一帶有替代的漸縮的形狀之開口2830'，即如在以下敘述者。
類似於圖5A中所示的導電的穿孔540a，該導電的穿孔2840可包含一減壓通道2855，並且該導電的穿孔可具有一長橢圓形或是橢圓形的形狀，其中該導電的穿孔係界定一第一尺寸L3大於一第二尺寸L4，該第一及第二尺寸是位在相關圖1A所展示及敘述的減壓平面P中。在一特定的例子中，L3可以是大於L4數倍，例如是大6倍或8倍。
如同在圖28A中所示，該減壓通道2855以及該導電的穿孔延伸於其中的開口2830在一大致平行於該基板的該第一表面之平面中分別可以具有一長橢圓形或橢圓形橫截面的形狀。在一例子中，此種具有一長橢圓形或橢圓形的形狀以及複數個延伸自其的導電柱2841之導電的穿孔 2840可被利用於該構件2801內之電源或接地(亦即，參考電位)的分布。在一特定的例子中，該導電的穿孔2840可具有一細長的橫截面的形狀，該導電的穿孔係在一第一方向上界定一長度(例如，該第一尺寸L3)並且在一橫跨該第一方向的第二方向上界定一寬度(例如，該第二尺寸L4)，該第一及第二方向是在一垂直於該基板2820的第一表面2821之平面內，該長度係大於該寬度。
一或複數個半導體元件(例如，電晶體、二極體等等)可被設置在其之一位在第一表面2821之處及/或在第一表面2821之下的主動元件區域2824中。在單一構件2801中，該主動元件區域2824可被設置在相鄰的導電的穿孔2840之間。在圖28A所示的例子中，一或多個主動元件區域2824可被定向成實質平行於該導電的穿孔2840的第一尺寸L3的方向，並且一或多個主動元件區域可被定向成實質平行於該導電的穿孔的第二尺寸L4的方向。
類似於圖27C中所示的構件2703，該構件2801可包含一或多個延伸在一基板2820中之一個別的漸縮的開口2830內之導電的穿孔2840。此種漸縮的開口2830可以漸縮在該基板2820的第一及第二表面2821、2822之間的任一方向上。在圖28A所示的例子中，該開口2830在該第一表面2821的平面中可具有一橫截面，該橫截面係具有一比其在該第二表面2822的平面中的橫截面小的面積，使得該開口係從該第二表面朝向該第一表面漸縮。
在另一例子中，如同在圖28B中所示，該開口2830'在該第一表面2821的平面中可具有一橫截面，該橫截面係具有一比其在該第二表 面2822的平面中的橫截面大的面積，使得該開口係從該第一表面朝向該第二表面漸縮。此種漸縮的開口2830或2830'可具有如上所述之一橢圓的拋物面形狀或是一曲線的形狀。在一特定的例子中，一例如是開口2830或2830'之漸縮的開口可藉由等向性蝕刻，接著是非等向性蝕刻來加以形成。
類似於圖27C中所示的構件2703，該構件2801可包含一或多個可以覆蓋一特定的導電的穿孔2840之一露出的表面2850的導電柱2841，但是該些導電柱可以不覆蓋該一或多個通道2855。如上所述，該導電柱2841可具有一漸縮的形狀，例如，一橢圓的拋物面形狀、一雙曲面形狀、或是一曲線的形狀。在一特定的例子中，該導電柱2841可具有一截頭圓錐形的形狀。
如同在圖28A中所示，該導電柱2841係具有一在相鄰該基板2820的第一表面2821的底座較寬而在該第一表面遠端的尖端較窄之漸縮的形狀。在一特定的例子中，該構件2840可包含一或多個具有任何其它形狀的導電柱，例如以上相關在此的各種實施例所述的導電柱形狀。
如同在圖29中所示，上述的構件可被利用在各式各樣的電子系統的結構中。例如，根據本發明的另一實施例的一種系統2900係包含一如上所述的微電子組件2906結合其它電子構件2908及2910。在該描繪的例子中，構件2908是一半導體晶片，而構件2910是一顯示器螢幕，但是任何其它構件亦可被利用。當然，儘管為了清楚描繪起見，只有兩個額外的構件被描繪在圖29中，但是該系統可包含任意數目的此種構件。該微電子組件2906可以是上述的構件中的任一種。在另一變化中，任意數目的此種微電子組件2906都可被利用。
該微電子組件2906以及構件2908及2910可被安裝在一概要地以虛線描繪之共同的殼體2901中，並且可以根據必要而彼此電性互連以形成所要的電路。在所展示的範例系統中，該系統可包含一例如是撓性的印刷電路板之電路板2902，並且該電路板可包含許多將該些構件彼此相互連接的導體2904，其中只有一導體被描繪在圖29中。然而，此僅僅是範例而已；任何適合用於做成電連接的結構都可被利用。
該殼體2901係被描繪為一例如是在一行動電話或個人數位助理中可用的類型之可攜式的殼體，並且螢幕2910可以在該殼體的表面露出。在結構2906係包含一例如是成像晶片之光敏的元件的情形中，一透鏡2911或其它光學元件亦可被設置用於將光導引至該結構。同樣地，在圖29中所示之簡化的系統僅僅是範例的；包含通常被視為固定結構的系統(例如是桌上型電腦、路由器與類似者)的其它系統都可以利用以上論述的結構來加以做成。
儘管一具有主動元件區域於其中的矽基板只參考在圖1A及1B中所示的實施例而被展示及描述，但是如上所述，在此所述的任何構件的基板都可以是由矽或一種例如是玻璃、陶瓷的介電材料、一種複合材料、或是對稱或不對稱的層板所做成。當該基板是由矽所做成時，在此所述的實施例中的任一個的任何此種基板都可在該基板的一或多個主動元件區域中包含主動半導體元件。
在此揭露的開口、孔以及導電的元件可藉由例如是那些更詳細揭露在共同申請之共同被讓與的2010年7月23日申請的美國專利申請案號12/842,587、12/842,612、12/842,651、12/842,669、12/842,692、以及12/842,717 中、以及在公開的美國專利申請案公開號2008/0246136中之製程來加以形成，該些申請案的揭露內容係被納入在此作為參考。
儘管本發明在此已經參考特定的實施例來加以描述，但將瞭解到的是這些實施例僅僅是說明本發明的原理及應用而已。因此，欲被理解的是許多的修改可以對於該些說明的實施例做成，並且其它配置可被想出，而不脫離藉由所附的申請專利範圍所界定之本發明的精神與範疇。
將會體認到的是，各種的附屬項申請專利範圍以及其中闡述的特點可以用和最初的申請專利範圍所呈現者不同的方式來加以組合。亦將會體認到的是，與個別的實施例相關所敘述的特點可以與該些其它敘述的實施例共用。
10‧‧‧構件
20‧‧‧基板
21‧‧‧第一表面
22‧‧‧第二表面
23‧‧‧絕緣介電層
24‧‧‧主動元件區域
30‧‧‧開口
31‧‧‧內表面
32‧‧‧內側壁
40‧‧‧導電的穿孔
43‧‧‧層
50‧‧‧外部的接觸表面
51‧‧‧層
52‧‧‧露出的表面
55‧‧‧減壓通道
56‧‧‧邊緣
60‧‧‧絕緣介電層
D1‧‧‧第一距離
D2‧‧‧方向
D3‧‧‧深度
D4‧‧‧深度
D5‧‧‧避開距離
P‧‧‧減壓平面
W1‧‧‧最大的寬度

Claims (15)

  1. 一種結構，其係包括包含電路的一微電子構件，該微電子構件包括一基板，該基板在一頂表面中包括一開口；其中該電路包括在該開口中的一導電的穿孔；其中該開口包括一第一材料的一第一側壁，並且該導電的穿孔包括一第二材料的一第二側壁；其中至少在該開口的一側處，該第一及第二側壁在該基板的該頂表面處彼此分離，而該第一及第二側壁則在該基板之該頂表面下方在一匯合位置處匯合，並且在該匯合位置及該基板之該頂表面之間，該第一及第二側壁是藉由一第三材料而分離，該第三材料是不同於該第一材料的一介電質。
  2. 如申請專利範圍第1項之結構，其中至少在該開口的該側處，該第三材料填充在該匯合位置和該基板之該頂表面之間的一整個的空間。
  3. 如申請專利範圍第1項之結構，其中該微電子構件進一步包括一導電的阻障層，其在該匯合位置和該基板之該頂表面之間接觸該導電的穿孔。
  4. 如申請專利範圍第1項之結構，其中在熱膨脹的情況下，該第三材料所提供的應力會比假如以該第二材料取代該第三材料時所提供的應力還低。
  5. 如申請專利範圍第1項之結構，其中該第三材料包括泡沫材料。
  6. 如申請專利範圍第1項之結構，其中該第三材料包括一聚合物。
  7. 如申請專利範圍第1項之結構，其中該第一材料是半導體。
  8. 如申請專利範圍第1項之結構，其中該第一材料是介電質。
  9. 如申請專利範圍第1項之結構，其中該基板是半導體材料。
  10. 如申請專利範圍第1項之結構，其中該導電的穿孔是金屬。
  11. 如申請專利範圍第1項之結構，其中該導電的穿孔穿過該基板。
  12. 如申請專利範圍第11項之結構，其中該微電子構件包括一導電柱，其覆蓋該導電的穿孔並且電連接至該導電的穿孔。
  13. 一種結構，其係包括包含電路的一電子構件，該微電子構件包括一基板，該基板在一頂表面中包括一開口；其中該電路包括在該開口中的一導電的穿孔；其中該開口包括一第一層，其至少在該開口之一側處分離該導電的穿孔與該基板，該第一層包括一介電層及阻障層中的至少一者；其中該第一層包括一第一側壁，並且該基板包括在該開口中的一第二側壁；其中至少在該開口的一側處，該第一及第二側壁在該基板的該頂表面處彼此分離，而該第一及第二側壁則在該基板之該頂表面下方在一匯合位置處匯合，並且在該匯合位置及該基板之該頂表面之間，該第一及第二側壁是藉由一第二層而分離，該第二層的楊氏模數是小於該第一層。
  14. 如申請專利範圍第13項之結構，其中該第一及第二層是介電層。
  15. 如申請專利範圍第13項之結構，其中該第一層包括一第三側壁，並且該導電的穿孔包括一第四側壁；其中至少在該開口的該側處，該第三及第四側壁在該基板之該頂表面處彼此分離，而該第三及第四側壁則在該基板之該頂表面下方匯合。
TW104128782A 2012-06-08 2013-06-07 應力降低之直通矽晶穿孔與中介體結構 TWI525764B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/492,064 US8772946B2 (en) 2012-06-08 2012-06-08 Reduced stress TSV and interposer structures

Publications (2)

Publication Number Publication Date
TW201546984A TW201546984A (zh) 2015-12-16
TWI525764B true TWI525764B (zh) 2016-03-11

Family

ID=49486648

Family Applications (3)

Application Number Title Priority Date Filing Date
TW104128782A TWI525764B (zh) 2012-06-08 2013-06-07 應力降低之直通矽晶穿孔與中介體結構
TW102120230A TWI503938B (zh) 2012-06-08 2013-06-07 應力降低之直通矽晶穿孔與中介體結構
TW105103024A TWI584432B (zh) 2012-06-08 2013-06-07 應力降低之直通矽晶穿孔與中介體結構

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW102120230A TWI503938B (zh) 2012-06-08 2013-06-07 應力降低之直通矽晶穿孔與中介體結構
TW105103024A TWI584432B (zh) 2012-06-08 2013-06-07 應力降低之直通矽晶穿孔與中介體結構

Country Status (7)

Country Link
US (3) US8772946B2 (zh)
EP (2) EP3832706A1 (zh)
JP (1) JP6143851B2 (zh)
KR (1) KR102139559B1 (zh)
CN (1) CN104718611B (zh)
TW (3) TWI525764B (zh)
WO (1) WO2013184921A2 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US8772946B2 (en) 2012-06-08 2014-07-08 Invensas Corporation Reduced stress TSV and interposer structures
WO2015040798A1 (ja) * 2013-09-20 2015-03-26 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US9607890B1 (en) * 2013-11-18 2017-03-28 Amkor Technology, Inc. Stress relieving through-silicon vias
US10847442B2 (en) * 2014-02-24 2020-11-24 Micron Technology, Inc. Interconnect assemblies with through-silicon vias and stress-relief features
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
KR102444823B1 (ko) 2015-08-13 2022-09-20 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
US9620488B2 (en) * 2015-08-19 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional integrated circuit structure and bonded structure
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US9646946B2 (en) 2015-10-07 2017-05-09 Invensas Corporation Fan-out wafer-level packaging using metal foil lamination
JP2017112187A (ja) * 2015-12-15 2017-06-22 キヤノン株式会社 貫通配線を有する基板に素子を設けたデバイス及びその製造方法
DE102016103790B8 (de) * 2016-03-03 2021-06-02 Infineon Technologies Ag Herstellung einer Packung unter Verwendung eines platebaren Verkapselungsmaterials
JP2018073851A (ja) * 2016-10-24 2018-05-10 ソニーセミコンダクタソリューションズ株式会社 半導体装置、製造方法、及び、固体撮像装置
US9881867B1 (en) * 2017-01-19 2018-01-30 Nanya Technology Corporation Conductive connection structure having stress buffer layer
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10510679B2 (en) * 2017-06-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shield for electromagnetic interference
CN112164688B (zh) * 2017-07-21 2023-06-13 联华电子股份有限公司 芯片堆叠结构及管芯堆叠结构的制造方法
TWI766072B (zh) 2017-08-29 2022-06-01 瑞典商斯莫勒科技公司 能量存儲中介層裝置、電子裝置和製造方法
KR102394984B1 (ko) * 2017-09-04 2022-05-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US10957626B2 (en) 2017-12-19 2021-03-23 Thermo Electron Scientific Instruments Llc Sensor device with carbon nanotube sensor positioned on first and second substrates
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
KR20210009426A (ko) * 2018-06-13 2021-01-26 인벤사스 본딩 테크놀로지스 인코포레이티드 패드로서의 ｔｓｖ
US10949597B2 (en) * 2018-07-16 2021-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Through-silicon vias in integrated circuit packaging
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11183443B2 (en) * 2019-06-13 2021-11-23 Nanya Technology Corporation Semiconductor structure and method for manufacturing the same
WO2021236361A1 (en) 2020-05-19 2021-11-25 Invensas Bonding Technologies, Inc. Laterally unconfined structure
CN113964091A (zh) * 2020-07-20 2022-01-21 长鑫存储技术有限公司 半导体装置及其制备方法、三维集成电路
US11296022B2 (en) * 2020-08-25 2022-04-05 Qualcomm Incorporated Package and substrate comprising interconnects with semi-circular planar shape and/or trapezoid planar shape
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
CN114512468A (zh) * 2020-11-16 2022-05-17 长鑫存储技术有限公司 半导体结构及其制作方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5135606A (en) 1989-12-08 1992-08-04 Canon Kabushiki Kaisha Process for preparing electrical connecting member
JP2004296534A (ja) * 2003-03-25 2004-10-21 Seiko Epson Corp 半導体装置、半導体装置の製造方法、強誘電体メモリ、及び電子機器
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
JP4650117B2 (ja) * 2005-06-21 2011-03-16 パナソニック電工株式会社 半導体装置の製造方法
JP2007067216A (ja) * 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 半導体装置およびその製造方法、回路基板およびその製造方法
JP5266650B2 (ja) 2007-03-05 2013-08-21 セイコーエプソン株式会社 半導体装置とその製造方法および電子機器
CN101675516B (zh) 2007-03-05 2012-06-20 数字光学欧洲有限公司 具有通过过孔连接到前侧触头的后侧触头的芯片
US8039960B2 (en) 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
EP2286449A1 (en) * 2008-05-30 2011-02-23 Nxp B.V. Thermo-mechanical stress in semiconductor wafers
KR20100021856A (ko) * 2008-08-18 2010-02-26 삼성전자주식회사 관통 전극을 갖는 반도체장치의 형성방법 및 관련된 장치
US8704375B2 (en) * 2009-02-04 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier structures and methods for through substrate vias
KR20100109047A (ko) * 2009-03-31 2010-10-08 주식회사 하이닉스반도체 반도체 패키지 제조방법
US8378480B2 (en) 2010-03-04 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy wafers in 3DIC package assemblies
US8148824B2 (en) * 2010-04-16 2012-04-03 Nanya Technology Corp. Semiconductor device with through substrate via
JP2011228419A (ja) 2010-04-19 2011-11-10 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
KR20110119290A (ko) * 2010-04-27 2011-11-02 주식회사 하이닉스반도체 반도체 집적회로
US20120049358A1 (en) * 2010-08-24 2012-03-01 Bin-Hong Cheng Semiconductor Device and Semiconductor Process for Making the Same
CN102446886B (zh) * 2010-09-30 2014-10-15 中国科学院微电子研究所 3d集成电路结构及其形成方法
US8227840B2 (en) * 2010-11-24 2012-07-24 Nanya Technology Corp. Integrated circuit device and method of forming the same
JP2012119381A (ja) 2010-11-29 2012-06-21 Toshiba Corp 半導体装置および半導体装置の製造方法
US8519515B2 (en) * 2011-04-13 2013-08-27 United Microlectronics Corp. TSV structure and method for forming the same
US8772946B2 (en) 2012-06-08 2014-07-08 Invensas Corporation Reduced stress TSV and interposer structures

Also Published As

Publication number Publication date
EP2859582A2 (en) 2015-04-15
KR102139559B1 (ko) 2020-07-30
CN104718611B (zh) 2017-07-11
TW201405739A (zh) 2014-02-01
TW201546984A (zh) 2015-12-16
WO2013184921A3 (en) 2014-05-01
KR20150021996A (ko) 2015-03-03
US20140217607A1 (en) 2014-08-07
JP6143851B2 (ja) 2017-06-14
TWI584432B (zh) 2017-05-21
US20130328186A1 (en) 2013-12-12
US20150187673A1 (en) 2015-07-02
US9000600B2 (en) 2015-04-07
CN104718611A (zh) 2015-06-17
WO2013184921A2 (en) 2013-12-12
US9349669B2 (en) 2016-05-24
EP2859582B1 (en) 2020-12-16
JP2015525480A (ja) 2015-09-03
TWI503938B (zh) 2015-10-11
US8772946B2 (en) 2014-07-08
TW201620098A (zh) 2016-06-01
EP3832706A1 (en) 2021-06-09

Similar Documents

Publication Publication Date Title
TWI525764B (zh) 應力降低之直通矽晶穿孔與中介體結構
KR101943998B1 (ko) 다공성 기판 내의 비아
KR101928320B1 (ko) 저-응력 비아
TWI470751B (zh) 組裝後平坦化之微電子元件
TWI453958B (zh) 使用微磨料顆粒流以形成半導體元件的方法
KR101597341B1 (ko) 비아 퍼스트 또는 비아 미들 구조물과 접속된 후면 컨택을 갖는 마이크로전자 요소
TWI446509B (zh) 具有覆蓋通孔之金屬墊之微電子元件
TWI502697B (zh) 具有在多個階段中形成之矽穿孔且具有多個主動晶片之堆疊式微電子組件