JP2015525480A - 応力が低減されたｔｓｖ及びインタポーザ構造体 - Google Patents

Abstract

構成要素１０は、基板２０と、開口部３０内部に延在する導電ビア４０とを含み得る。基板２０は、対向する第１表面２１及び第２表面２２を有し得る。誘電材料６０を、開口部３０の内壁３２に露出させることができる。導電ビア４０は、第１表面２１に隣接して、開口部３０内部に緩和チャネル５５を画定することができる。緩和チャネル５５は、第１表面２１に平行な平面Ｐの方向Ｄ２での、内壁３２からの第１の距離Ｄ１の範囲内、かつ第１表面２１の下方５マイクロメートルの範囲内に、縁部５６を有し得るものであり、この第１の距離は、１マイクロメートル及び平面内での開口部３０の最大幅の５パーセントのうちの小さいほうである。縁部５６は、内壁の周囲の少なくとも５パーセントにわたるように、内壁３２に沿って延在し得る。

Description

［関連出願の相互参照］
本出願は、２０１２年６月８日に出願された、米国特許出願第１３／４９２，０６４号の継続出願であり、同文献の開示は、参照により本明細書に組み込まれる。

本発明は、超小型電子デバイス及びインタポーザ構造体のパッケージングに関し、特に、導電ビア構造体、並びに、そのようなビア構造体を半導体及びインタポーザパッケージ内に形成する方法に関する。

超小型電子素子は、通常、ダイ又は半導体チップと呼ばれる、シリコン若しくはヒ化ガリウムなどの半導体材料の薄スラブを一般的に含む。半導体チップは、通常、個別のあらかじめパッケージ化されたユニットとして提供される。一部のユニット設計では、半導体チップは、基板又はチップキャリアに実装され、その基板又はチップキャリアも同様に、プリント回路板などの回路パネル上に実装される。

半導体チップの第１面（例えば、第２表面）内には、能動回路が作り込まれる。この能動回路への電気的接続を容易にするために、そのチップには、同じ面上にボンドパッドが設けられる。ボンドパッドは、典型的には、ダイの縁部の周囲に、又は、多くのメモリ素子に関してはダイの中心に、規則的な配列で定置される。ボンドパッドは、一般的に、厚さ約０．５μｍの、銅又はアルミニウムなどの導電性金属で作製される。ボンドパッドは、単一層又は複数層の金属を含み得る。ボンドパッドのサイズは、デバイスのタイプによって異なるものとなるが、典型的には、１辺が数十〜数百マイクロメートルの寸法となる。

ボンドパッドと、半導体チップの第１面とは反対側の第２面（例えば、第１表面）とを接続するために、シリコン貫通ビア（ＴＳＶ）が使用される。従来のビアは、半導体チップを貫通する穴、及びその穴を貫通して第１面から第２面まで延在する導電材料を含む。ボンドパッドが、ビアに電気的に接続されることにより、ボンドパッドと半導体チップの第２面上の導電性要素との通信を、可能にすることができる。

従来のＴＳＶの穴は、能動回路を収容するために使用可能な第１面の部分を、低減する場合がある。能動回路のために使用することが可能な、第１面上の利用可能空間の、そのような低減は、各半導体チップを生産するために必要とされるシリコンの量を増大させる可能性があり、このことにより、潜在的に各チップのコストが増大する。

従来のビアは、ビアから放射状に広がる非最適な応力分布、及び、半導体チップと、例えば、そのチップが結合される構造体との間の、熱膨張係数（ＣＴＥ）の不整合のために、信頼性に課題を有する場合がある。例えば、半導体チップ内部の導電ビアが、比較的薄く硬い誘電材料によって絶縁される場合、ビアの導電材料と基板の材料との間のＣＴＥの不整合により、著しい応力が、ビア内部に存在し得る。更には、半導体チップが、ポリマー基板の導電性要素に結合される場合、そのチップと、より高いＣＴＥの基板の構造体との間の電気的接続は、ＣＴＥの不整合による応力を受けることとなる。

いずれのチップの物理的配置構成においても、サイズは重要な考慮事項である。よりコンパクトな、チップの物理的配置構成に対する需要は、携帯用電子デバイスの急速な進歩と共に、更に高まってきている。単なる例として、通常「スマートフォン」と称されるデバイスは、高解像度ディスプレイ及び関連する画像処理チップと共に、高性能のデータ処理装置、メモリ、並びに全地球測位システム受信器、電子カメラ、及びローカルエリアネットワーク接続などの付属デバイスを、携帯電話の機能に統合する。そのようなデバイスは、完全なインターネット接続性、フル解像度のビデオを含めた娯楽、ナビゲーション、エレクトロニックバンキングなどの能力を全て、ポケットサイズのデバイス内に提供することができる。複合型携帯デバイスは、小さい空間内に多数のチップを詰め込むことを必要とする。更には、一部のチップは、通常「Ｉ／Ｏ」と称される、多くの入出力接続を有する。これらのＩ／Ｏは、他のチップのＩ／Ｏと相互接続されなければならない。この相互接続は、信号伝搬遅延を最小限に抑えるために、短いものとするべきであり、かつ低インピーダンスを有するべきである。この相互接続を形成する構成要素は、その組立体のサイズを著しく増大させるものとするべきではない。同様の必要性は、例えば、インターネット検索エンジンで使用されるようなデータサーバ内でのように、他の用途でも生じる。例えば、複合型チップ間に、短い、低インピーダンスの多数の相互接続子を提供する構造体により、検索エンジンの帯域幅を増大させ、その電力消費を低減することができる。

半導体のビア及びインタポーザのビアの形成、並びに相互接続の点で達成されている、これらの進歩にもかかわらず、半導体チップ及びインタポーザ構造体のサイズを最小化しつつ、電気的相互接続の信頼性を高めるための改善が、依然として必要とされている。本発明のこれらの属性は、以降で説明されるような構成要素の構築、及び構成要素の製造方法によって、達成することができる。

本発明の一態様によれば、構成要素は、基板と、その基板内の開口部内部に延在する導電ビアとを含み得る。この基板は、対向する第１表面及び第２表面を有し得る。開口部は、第１表面から第２表面に向けて延在し得るものであり、第１表面から離れる方向に延在する内壁を有し得る。誘電材料を、この内壁に露出させることができる。導電ビアは、第１表面に隣接して、開口部内部に緩和チャネルを画定することができる。この緩和チャネルは、第１表面に平行な平面の方向での、内壁からの第１の距離の範囲内、かつ第１表面の下方５マイクロメートルの範囲内に、縁部を有し得るものであり、この第１の距離は、１マイクロメートル及び平面内での開口部の最大幅の５パーセントのうちの小さいほうである。縁部は、内壁の周囲の少なくとも５パーセントにわたるように、内壁に沿って延在し得る。

特定の実施形態では、基板は、２０ｐｐｍ／℃以下の、基板の平面内での実効ＣＴＥを有し得る。一実施例では、基板は、半導体材料、セラミック、ガラス、又は複合材料のうちの１つから本質的になるものとすることができる。例示的実施形態では、基板は、導電ビアのＣＴＥに整合するように調整された、基板の平面内での実効ＣＴＥを有する複合材料を含み得る。特定の実施例では、基板は、第１表面に隣接する能動デバイス領域を有し得るものであり、平面は、この能動デバイス領域の下方に位置し得る。一実施形態では、平面は、能動デバイス領域の１マイクロメートル下方に位置し得る。

一実施形態では、基板は、第１表面に隣接する能動デバイス領域を有し得るものであり、能動デバイス領域内部の少なくとも一部の能動半導体デバイスは、開口部の最大幅の３倍の、開口部からの平面内での距離の範囲内に存在し得る。一実施例では、基板は、第１表面に隣接する能動デバイス領域を有し得るものであり、能動デバイス領域内部の少なくとも一部の能動半導体デバイスは、開口部の最大幅の２倍の、開口部からの平面内での距離の範囲内に存在し得る。例示的実施形態では、基板は、第１表面に隣接する能動デバイス領域を有し得るものであり、能動デバイス領域内部の少なくとも一部の能動半導体デバイスは、開口部の最大幅の１倍の、開口部からの平面内での距離の範囲内に存在し得る。

特定の実施例では、基板は、誘電材料から本質的になるものとすることができる。一実施形態では、基板は、ガラス又はセラミックから本質的になるものとすることができる。特定の実施形態では、基板は、半導体材料から本質的になるものとすることができ、誘電材料は、開口部内部で半導体材料の上に重ね合わされる誘電体層とすることができる。一実施例では、内壁の一部分を、緩和チャネル内部に露出させることができる。例示的実施形態では、緩和平面内での、内壁からの半径方向での緩和チャネルの幅は、５マイクロメートル未満とすることができる。特定の実施例では、緩和平面内での、内壁からの半径方向での緩和チャネルの幅は、１マイクロメートル未満とすることができる。一実施形態では、緩和平面内での、内壁からの半径方向での緩和チャネルの幅は、０．２マイクロメートル未満とすることができる。

特定の実施形態では、基板の第１表面の下方の緩和チャネルの深さは、最大で、開口部の最大幅の２倍とすることができる。一実施例では、基板の第１表面の下方の緩和チャネルの深さは、最大で、開口部の最大幅に等しくすることができる。例示的実施形態では、基板の第１表面の下方の緩和チャネルの深さは、最大で、開口部の最大幅の半分とすることができる。特定の実施例では、緩和チャネルは、内側緩和チャネルとすることができ、基板は、誘電材料を有し得るものであり、この誘電材料の第１表面は、開口部の内壁に露出させることができ、かつ開口部の内壁を画定することができる。基板は、基板の第１表面に隣接し、かつ誘電材料の第１表面とは反対側の誘電材料の第２表面に隣接する、外側緩和チャネルを有し得る。

一実施形態では、基板の第１表面の下方の外側緩和チャネルの深さは、基板の第１表面の下方の内側緩和チャネルの深さよりも大きくすることができる。特定の実施形態では、構成要素はまた、外側緩和チャネル内部に配置された誘電材料も含み得る。一実施例では、緩和チャネルは、導電ビアの材料の一部分によって互いに隔てられた複数の離散的緩和チャネルのうちの、１つの緩和チャネルとすることができる。例示的実施形態では、複数の離散的緩和チャネルは、総体として、導電ビアの周囲の少なくとも５０％にわたって延在し得る。特定の実施例では、複数の離散的緩和チャネルは、少なくとも１つのリング形状チャネルを含み得る。

一実施形態では、緩和チャネルは、導電ビアの全周にわたって延在し得る。特定の実施例では、内壁の一部分は、導電ビアの全周にわたって、緩和チャネル内部に露出させることができる。例示的実施形態では、平面内での、内壁からの半径方向での緩和チャネルの幅は、導電ビアの周囲にわたって変化し得る。一実施例では、平面は、第１表面の５マイクロメートル下方に位置し得る。特定の実施形態では、緩和チャネルは、構成要素のＢＥＯＬ層の上面まで延在し得る。一実施形態では、構成要素のＢＥＯＬ層は、緩和チャネルの上に重ね合わせることができる。特定の実施例では、緩和チャネルは、基板の第１表面に対して傾斜する、テーパ状の内縁部を画定することができる。

例示的実施形態では、構成要素はまた、緩和チャネル内部で導電ビアに接合された、はんだも含み得る。一実施例では、構成要素はまた、緩和チャネル内部に配置されたポリマーも含み得る。特定の実施形態では、このポリマーは、導電ビアの材料によって完全に包囲することができる。一実施形態では、構成要素はまた、内壁に隣接して配置されたバリアメタル層も含み得る。特定の実施例では、このバリアメタル層の一部分は、緩和チャネル内部に露出させることができる。例示的実施形態では、構成要素はまた、導電ビアの上面から延出する、導電ポストも含み得る。一実施例では、この導電ポストは、銅、銅合金、及びニッケルのうちの少なくとも１つから本質的になるものとすることができる。特定の実施形態では、導電ポストは、緩和チャネルの上には重ね合わされない場合がある。

一実施形態では、導電ポストは、テーパ形状を有し得るものであり、この導電ポストは、導電ビアの上面に隣接する導電ポストの基底部での第１の幅、及び上面から隔たった導電ポストの先端部での第２の幅を有し、第１の幅及び第２の幅は、基板の第１表面に平行な方向であり、第２の幅は第１の幅とは異なる。特定の実施例では、導電ポストの少なくとも一部分は、基板の第１表面に垂直な平面内で曲線状の断面形状を画定する、外側表面を有し得る。例示的実施形態では、構成要素はまた、導電ビアの上面から延出する、複数の導電ポストも含み得る。

一実施例では、導電ビアは、基板の第１表面に平行な平面内で、非円形の断面形状を有し得る。特定の実施形態では、導電ビアは、細長形の断面形状を有し得るものであり、この導電ビアは、第１の方向での長さ、及び第１の方向を横断する第２の方向での幅を画定し、第１の方向及び第２の方向は、基板の第１表面に平行な平面の内部にあり、長さは幅よりも大きい。一実施形態では、開口部は、第１表面と第２表面との間に延在する貫通開口部とすることができる。

特定の実施例では、開口部は、テーパ形状を有し得るものであり、この開口部は、第１表面での第１の幅、及び第２表面での第２の幅を有し、第１の幅及び第２の幅は、基板の第１表面に平行な方向であり、第１の幅は第２の幅よりも小さい。例示的実施形態では、開口部の少なくとも一部分は、基板の第１表面に垂直な平面内で曲線状の断面形状を画定する表面によって、境界することができる。

一実施例では、緩和チャネルは第１緩和チャネルとすることができ、平面は第１の平面とすることができる。導電ビアはまた、第２表面に隣接して、開口部内部に第２緩和チャネルも含み得るものであり、この第２緩和チャネルは、第２表面に平行な第２の平面の方向での、内壁からの第２の距離の範囲内、かつ第２表面の下方５マイクロメートルの範囲内に、縁部を有し、この第２の距離は、１マイクロメートル及び第２の平面内での開口部の最大幅の５パーセントのうちの小さいほうであり、この第２緩和チャネルの縁部は、内壁の周囲の少なくとも５パーセントにわたるように、内壁に沿って延在する。

特定の実施形態では、導電ビアは、基板の第１表面の下方に位置する外側接触表面を有し得る。一実施形態では、構成要素は、導電ビアに対する外部応力の印加から生じる、平面内部での導電ビア内の応力を、２００ＭＰａを下回るまで低減するように、構成することができる。特定の実施例では、システムは、上述のような構成要素、及びその構成要素に電気的に接続される１つ以上の追加的電子構成要素を含み得る。例示的実施形態では、このシステムはまた、ハウジングも含み得るものであり、前述の構成要素及び前述の追加的電子構成要素は、そのハウジングに実装される。

本発明の別の態様によれば、構成要素は、対向する第１表面及び第２表面を有する半導体領域を含む基板と、第１表面から第２表面に向けて基板内部に延在する開口部と、この開口部内部に延在する中実の金属導電ビアと、半導体領域の第１表面に隣接する能動デバイス領域とを含み得る。開口部は、第１表面から離れる方向に延在する内壁を有し得る。無機誘電材料を、この内壁に露出させることができる。開口部は、第１表面に平行な平面の方向で、かつ第１表面の下方５マイクロメートルの範囲内に、最大幅を有し得る。能動デバイス領域内部の少なくとも一部の能動半導体デバイスは、開口部の最大幅の３倍の、平面内での内壁からの距離の範囲内に存在し得る。

一実施例では、能動デバイス領域内部の少なくとも一部の能動半導体デバイスは、開口部の最大幅の２倍の、平面内での内壁からの距離の範囲内に存在し得る。特定の実施形態では、能動デバイス領域内部の少なくとも一部の能動半導体デバイスは、開口部の最大幅の１倍の、平面内での内壁からの距離の範囲内に存在し得る。一実施形態では、導電ビアは、第１表面に隣接して、開口部内部に緩和チャネルを画定することができ、この緩和チャネルは、平面の方向での、内壁からの第１の距離の範囲内に縁部を有し、この第１の距離は、１マイクロメートル及び平面内での開口部の最大幅の５パーセントのうちの小さいほうであり、この縁部は、内壁の周囲の少なくとも５パーセントにわたるように内壁に沿って延在する。

本発明の更に別の態様によれば、構成要素は、対向する第１表面及び第２表面を有する、半導体領域を含む基板と、それぞれが第１表面から第２表面に向けて基板内部に延在する、複数の開口部と、複数の中実の金属導電ビアとを含み得るものであり、各導電ビアは、開口部のうちの対応する１つの内部に延在する。各開口部は、第１表面から離れる方向に延在する内壁、及びその内壁に露出する無機誘電材料を有し得る。各開口部は、第１表面に平行な平面の方向で、かつ第１表面の下方５マイクロメートルの範囲内に、最大幅を有し得る。複数の導電ビアは、それらの導電ビアのうちの任意の２つの隣り合う導電ビアの中心間に、平面内での最小ピッチを画定することができ、この最小ピッチは、それらの隣り合う導電ビアが中に延在する各開口部の最大幅の、３倍未満である。

特定の実施例では、この最小ピッチは、それらの隣り合う導電ビアが中に延在する各開口部の最大幅の、２倍未満とすることができる。例示的実施形態では、この最小ピッチは、それらの隣り合う導電ビアが中に延在する各開口部の最大幅の、１．２倍未満とすることができる。一実施例では、導電ビアのうちの少なくとも一部は、それぞれ、第１表面に隣接して、対応する開口部内部に緩和チャネルを画定することができる。各緩和チャネルは、平面の方向での、対応する内壁からの第１の距離の範囲内に、縁部を有し得るものであり、この第１の距離は、１マイクロメートル及び平面内での対応する開口部の最大幅の５パーセントのうちの小さいほうであり、この縁部は、内壁の周囲の少なくとも５パーセントにわたるように、対応する内壁に沿って延在する。

本発明の更に別の態様によれば、構成要素は、対向する第１表面及び第２表面を有する、半導体領域を含む基板と、第１表面から第２表面に向けて基板内部に延在する開口部と、この開口部内部に延在し、かつ第１表面に垂直な方向で基板の第１表面の下方に位置する外側接触表面を有する、中実の金属導電ビアと、外側接触表面で導電ビアに接合され、かつ基板の第１表面の下方で開口部内部に延在する、はんだとを含み得る。開口部は、第１表面から離れる方向に延在する内壁を有し得るものであり、無機誘電材料が、その内壁に露出する。

特定の実施形態では、導電ビアは、外側接触表面に隣接して、開口部内部に緩和チャネルを画定することができる。この緩和チャネルは、第１表面に平行な平面の方向での、内壁からの第１の距離の範囲内、かつ第１表面の下方５マイクロメートルの範囲内に、縁部を有し得るものであり、この第１の距離は、１マイクロメートル及び平面内での開口部の最大幅の５パーセントのうちの小さいほうであり、この縁部は、内壁の周囲の少なくとも５パーセントにわたるように、内壁に沿って延在する。

本発明の別の態様によれば、構成要素は、第１表面、この第１表面とは反対側の第２表面、及び第１表面から第２表面に向けて延在する開口部を有する基板と、開口部内部に延在し、かつ第１表面に隣接して、開口部内部に少なくとも１つの毛管チャネルを画定する、導電ビアとを含み得る。開口部は、第１表面から離れる方向に延在する内壁を有し得る。毛管チャネルのうちの少なくとも１つは、第１表面に平行な平面の方向での、内壁からの第１の距離の範囲内、かつ第１表面の下方５マイクロメートルの範囲内に、縁部を有し得るものであり、この第１の距離は、１マイクロメートル及び平面内での開口部の最大幅の５パーセントのうちの小さいほうであり、この縁部は、内壁の周囲の少なくとも５パーセントにわたるように、内壁に沿って延在する。各毛管チャネルは、５マイクロメートル未満の、平面内の方向での最大幅を有し得る。

一実施形態では、構成要素はまた、少なくとも１つの毛管チャネル内部で導電ビアに接合された、はんだも含み得る。特定の実施例では、構成要素はまた、導電ビアの外側接触表面から延出する、導電ポストも含み得る。例示的実施形態では、この導電ポストは、その基底表面から導電ポスト内に延出する、少なくとも１つの毛管チャネルを有し得る。構成要素はまた、導電ビアと導電ポストとを接合し、かつ導電ビア及び導電ポストの少なくとも１つの毛管チャネル内部に延在する、はんだも含み得る。一実施例では、はんだは、基板の第１表面上には延在し得ない。

本発明の更に別の態様によれば、構成要素の製造方法は、基板内の開口部内部に延在する導電ビアを形成することであって、この開口部が、基板の第１表面から、第１表面とは反対側の第２表面に向けて延在することと、第１表面に隣接して、開口部内部に緩和チャネルを画定するために、導電ビアの材料を除去することとを含み得る。開口部は、第１表面から離れる方向に延在する内壁を有し得るものであり、誘電材料が、その内壁に露出する。緩和チャネルは、第１表面に平行な平面の方向での、内壁からの第１の距離の範囲内、かつ第１表面の下方５マイクロメートルの範囲内に、縁部を有し得るものであり、この第１の距離は、１マイクロメートル及び緩和平面内での開口部の最大幅の５パーセントのうちの小さいほうであり、この縁部は、内壁の周囲の少なくとも５パーセントにわたるように、内壁に沿って延在する。

特定の実施形態では、基板は、第１表面に隣接する能動デバイス領域を有し得るものであり、平面は、この能動デバイス領域の下方に位置し得る。一実施形態では、基板は、誘電材料から本質的になるものとすることができる。特定の実施例では、基板は、ガラス又はセラミックから本質的になるものとすることができる。例示的実施形態では、基板は、半導体材料から本質的になるものとすることができる。この方法はまた、導電ビアを形成する工程の前に、開口部内部の基板材料の上に重ね合わされる、誘電材料の層を形成することも含み得るものであり、この誘電体層が、開口部の内壁を画定する。

一実施例では、開口部は、第１表面と第２表面との間に延在する貫通開口部とすることができる。特定の実施形態では、開口部は、テーパ形状を有し得るものであり、この開口部は、第１表面での第１の幅、及び第２表面での第２の幅を有し、第１の幅及び第２の幅は、基板の第１表面に平行な方向であり、第１の幅は第２の幅よりも小さい。一実施形態では、開口部の少なくとも一部分は、基板の第１表面に垂直な平面内で曲線状の断面形状を画定する表面によって、境界することができる。特定の実施例では、開口部は、基板の等方性エッチングに続く基板の異方性エッチングによって、形成することができる。

例示的実施形態では、緩和チャネルは第１緩和チャネルとすることができ、平面は第１の平面とすることができる。この方法はまた、第２表面に隣接して、開口部内部に第２緩和チャネルを画定するために、導電ビアの材料を除去することも含み得る。この第２緩和チャネルは、第２表面に平行な第２の平面の方向での、内壁からの第２の距離の範囲内、かつ第２表面の下方５マイクロメートルの範囲内に、縁部を有し得るものであり、この第２の距離は、１マイクロメートル及び第２の平面内での開口部の最大幅の５パーセントのうちの小さいほうであり、この第２緩和チャネルの縁部は、内壁の周囲の少なくとも５パーセントにわたるように、内壁に沿って延在する。

一実施例では、この方法はまた、緩和チャネル内部にポリマー材料を堆積させることも含み得る。特定の実施形態では、ポリマー材料を堆積させる工程は、ポリマーの外側表面に、導電ビアの外側接触表面の一部分が露出するように、実行することができる。一実施形態では、この方法はまた、導電ビアの外側接触表面と接触させて、導電ポストを形成することも含み得る。特定の実施例では、導電ポストは、緩和チャネルのうちの少なくとも１つの上には重ね合わされない場合がある。例示的実施形態では、この方法はまた、導電ビアの外側接触表面と接触させて、複数の導電ポストを形成することも含み得る。

本発明の実施形態による構成要素を示す、側断面図及び平面図である。 本発明の実施形態による構成要素を示す、側断面図及び平面図である。 図１Ａ及び図１Ｂに示す実施形態による製造の段階を示す、側断面図である。 図１Ａ及び図１Ｂに示す実施形態による製造の段階を示す、側断面図である。 図１Ａ及び図１Ｂに示す実施形態による製造の段階を示す、側断面図である。 図１Ａ及び図１Ｂに示す実施形態による製造の段階を示す、側断面図である。 図１Ａ及び図１Ｂに示す実施形態による製造の段階を示す、側断面図である。 図１Ａ及び図１Ｂに示す実施形態による製造の段階を示す、側断面図である。 図１Ａ及び図１Ｂに示す実施形態による製造の段階を示す、側断面図である。 図１Ａ及び図１Ｂに示す導電ビアの代替的実施形態による製造の段階を示す、平面図である。 図１Ａ及び図１Ｂに示す導電ビアの代替的実施形態による製造の段階を示す、平面図である。 図１Ａ及び図１Ｂに示す導電ビアの代替的実施形態を示す、平面図及び側断面図である。 図１Ａ及び図１Ｂに示す導電ビアの代替的実施形態を示す、平面図及び側断面図である。 図１Ａ及び図１Ｂに示す導電ビアの別の代替的実施形態を示す、平面図及び側断面図である。 図１Ａ及び図１Ｂに示す導電ビアの別の代替的実施形態を示す、平面図及び側断面図である。 図１Ａ及び図１Ｂに示す導電ビアの更なる代替的実施形態を示す、平面図である。 図１Ａ及び図１Ｂに示す導電ビアの更なる代替的実施形態を示す、平面図である。 図１Ａ及び図１Ｂに示す導電ビアの更なる代替的実施形態を示す、平面図である。 図１Ａ及び図１Ｂに示す導電ビアの更なる代替的実施形態を示す、平面図である。 図１Ａ及び図１Ｂに示す導電ビアの更なる代替的実施形態を示す、平面図である。 図１Ａ及び図１Ｂに示す導電ビアの更なる代替的実施形態を示す、平面図である。 本発明の更に別の実施形態による構成要素を示す、側断面図である。 構成要素の第１表面及び第２表面に、応力が低減される構造を有する、図７に示す構成要素の代替的実施形態を示す、側断面図である。 傾斜した緩和チャネルを有する、図１Ａ及び図１Ｂに示す構成要素の代替的実施形態を示す、側断面図である。 傾斜した緩和チャネルを有する、図１Ａ及び図１Ｂに示す構成要素の代替的実施形態を示す、側断面図である。 傾斜した緩和チャネル及び外側緩和チャネルを有する、図１Ａ及び図１Ｂに示す構成要素の代替的実施形態を示す、側断面図である。 構成要素の第１表面に導電性接合材料を有する、図１Ａ及び図１Ｂに示す構成要素の代替的実施形態を示す、側断面図である。 構成要素の第１表面に導電性接合材料を有する、図１Ａ及び図１Ｂに示す構成要素の代替的実施形態を示す、側断面図である。 本発明の更に別の実施形態による構成要素を示す、側断面図である。 構成要素の第１表面に導電パッドを有する、図１１Ａに示す構成要素の代替的実施形態を示す、側断面図である。 構成要素の第１表面に導電性接合材料を有する、図１１Ａに示す構成要素の代替的実施形態を示す、側断面図である。 本発明の別の実施形態による構成要素を示す、側断面図である。 図１３に示す実施形態による製造の段階を示す、側断面図である。 図１３に示す実施形態による製造の段階を示す、側断面図である。 図１３に示す実施形態による製造の段階を示す、側断面図である。 図１３に示す実施形態による製造の段階を示す、側断面図である。 本発明の更に別の実施形態による構成要素を示す、側断面図である。 図１５に示す実施形態による製造の段階を示す、側断面図である。 図１５に示す実施形態による製造の段階を示す、側断面図である。 図１５に示す実施形態による製造の段階を示す、側断面図である。 図１５に示す実施形態による製造の段階を示す、側断面図である。 図１５に示す構成要素の代替的実施形態を示す、側断面図である。 図１５に示す構成要素の代替的実施形態を示す、側断面図である。 図１７Ａ及び図１７Ｂに示す実施形態による製造の段階を示す、側断面図である。 本発明の別の実施形態による構成要素を示す、側断面図である。 図１９に示す実施形態による製造の段階を示す、側断面図である。 図１９に示す実施形態による製造の段階を示す、側断面図である。 図１９に示す構成要素の代替的実施形態を示す、側断面図である。 図１９に示す構成要素の代替的実施形態を示す、側断面図である。 図１９に示す構成要素の代替的実施形態を示す、側断面図である。 図２１Ａ〜２１Ｃに示す実施形態のいずれかによる製造の段階を示す、側断面図である。 本発明の更に別の実施形態による構成要素を示す、側断面図である。 図２３に示す実施形態による製造の段階を示す、側断面図である。 図２３に示す実施形態による製造の段階を示す、側断面図である。 本発明の更に別の実施形態による構成要素を示す、側断面図である。 図３Ａ及び図３Ｂに示す導電ビアの代替的実施形態を示す、側断面図である。 図３Ａ及び図３Ｂに示す導電ビアの代替的実施形態を示す、側断面図である。 図２１Ａに示す構成要素の代替的実施形態を示す、側断面図である。 図２１Ａに示す構成要素の代替的実施形態を示す、側断面図である。 図２１Ａに示す構成要素の代替的実施形態を示す、側断面図である。 図２１Ａに示す構成要素の代替的実施形態を示す、側断面図である。 本発明の更に別の実施形態による構成要素を示す、上面斜視図である。 図２８Ａに示す構成要素の代替的実施形態を示す、上面斜視図である。 本発明の一実施形態によるシステムの概略図である。

図１Ａに示すように、構成要素１０は、第１表面２１及びその反対側の第２表面２２を有する基板２０と、第１表面から第２表面に向けて延在する開口部３０内部に配置された導電ビア４０とを含み得る。

一部の実施形態では、基板２０は、半導体チップ、ウェーハ、又は同様のものとすることができる。基板２０は、好ましくは、１０×１０^-6／℃（又は、ｐｐｍ／℃）未満の熱膨張係数（「ＣＴＥ」）を有する。特定の実施形態では、基板２０は、７ｐｐｍ／℃未満のＣＴＥを有し得る。基板２０は、シリコンなどの無機材料から本質的になるものとすることができる。第１表面２１と第２表面２２との間の、基板２０の厚さは、典型的には、５００μｍ未満であり、また著しく小さく、例えば、１３０μｍ、７０μｍ、又は更に小さいものにすることができる。特定の実施形態では、基板２０は、半導体材料、セラミック、ガラス、液晶ポリマーなどの材料、ガラス−エポキシ若しくは繊維強化複合材などの複合材料、積層構造体、又はこれらの組み合わせから作製することができる。

一実施例では、基板２０は、銅又はニッケルなどの、導電ビア中に延在する導電ビアの金属のＣＴＥにほぼ整合するように、基板の製造中に調整可能な、実効ＣＴＥを有する複合材料を含み得る。例えば、基板２０は、１０〜２０ｐｐｍ／℃の値に調整可能な実効ＣＴＥを有し得る。特定の実施形態では、基板２０は、１５〜１８ｐｐｍ／℃の値に調整可能な実効ＣＴＥを有し得る。

図１Ａでは、第１表面２１に平行な方向は、本明細書では「水平」又は「横」方向と称され、その一方で、第１表面に垂直な方向は、本明細書では上向き又は下向きの方向と称され、また、本明細書では「鉛直」方向とも称される。本明細書で言及されるこれらの方向は、言及される構造体の座標系内のものである。それゆえ、これらの方向は、通常座標系又は重力座標系に対して、任意の向きで存在することができる。一方の特徴部が、「表面の上方に」、別の特徴部よりも大きい高さで配置されるという記述は、その一方の特徴部が、他方の特徴部よりも、その表面から、同じ直交方向で大きい距離で離れていることを意味する。反対に、一方の特徴部が、「表面の上方に」、別の特徴部よりも小さい高さで配置されるという記述は、その一方の特徴部が、他方の特徴部よりも、その表面から、同じ直交方向で小さい距離で離れていることを意味する。

本開示で使用する際、導電性要素が、基板の表面に「露出した」という記述は、その導電性要素が、基板の表面に垂直な方向で、基板の外側から基板の表面に向けて移動する理論的な点との接触のために、利用可能であることを示す。それゆえ、基板の表面に露出した端子又は他の導電性要素は、そのような表面から突出する場合もあり、そのような表面と同一平面となる場合もあり、又はそのような表面に対して陥没し、基板内の穴若しくは陥凹部を介して露出する場合もある。

基板２０は、第１表面２１及び／又は第２表面２２の上に重ね合わされる、絶縁性誘電体層２３を更に含み得る。そのような誘電体層は、基板２０から、導電性要素を電気的に絶縁することができる。この誘電体層は、基板２０の「不動態化層」と称することができる。誘電体層は、無機誘電材料若しくは有機誘電材料、又はその双方を含み得る。誘電体層は、電着コンフォーマルコーティング、又は他の誘電材料、例えば、写真画像形成ポリマー材料、例えば、はんだマスク材料を含み得る。

半導体要素２０が、例えばシリコンから作製された、半導体基板を含む実施形態では、第１表面２１、及び／又は第１表面２１の下方に位置する、その半導体基板の能動デバイス領域２４内に、１つ又は複数の半導体デバイス（例えば、トランジスタ、ダイオードなど）を配置することができる。

本明細書で説明される実施形態では、第１表面２１及び／又は第２表面２２の上に重ね合わされる誘電体層は、基板２０の厚さよりも実質的に薄い厚さを有し得るため、誘電体層のＣＴＥが、基板材料のＣＴＥよりも実質的に高い場合であっても、基板は、その基板の材料のＣＴＥとほぼ等しい実効ＣＴＥを有し得る。一実施例では、基板２０は、１０ｐｐｍ／℃未満の実効ＣＴＥを有し得る。

基板２０は、第１表面２１から第２表面２２に向けて、基板の厚さＴを部分的又は完全に貫通して延在する、１つ以上の開口部３０を含み得る。図１Ａに示す実施形態では、開口部３０は、第１表面２１と第２表面２２との間で、基板２０を部分的に貫通して延在する。開口部３０は、例えば、ｍ×ｎ配列を含めた、任意の上方視点の幾何構成で配置構成することができ、ｍ及びｎのそれぞれは、１よりも大きい。

各開口部３０は、第１表面２１から、第１表面によって画定される水平面に対して０〜９０度の角度で、基板２０を少なくとも部分的に貫通して延在する、内側表面３１を含む。一実施例（例えば、図８）では、開口部３０のうちの１つ以上の内側表面３１は、第１表面２１と第２表面２２との間に延在し得る。内側表面３１は、一定の傾斜、又は変化する傾斜を有し得る。例えば、第１表面２２によって画定される水平面に対する、内側表面３１の角度又は傾斜は、内側表面が第２表面２２に向けて更に貫入するにつれて、大きさが減少する（すなわち、より小さい正、又はより小さい負になる）場合がある。特定の実施形態では、各開口部３０は、第１表面２１から第２表面２２に向けた方向で、テーパ状にすることができる。一部の実施例では、各開口部３０は、例えば、円錐台形状、円柱、立方体、角柱、楕円放物面、双曲面、又は曲線状内側表面によって境界される構造を含めた、任意の３次元形状を有し得る。本明細書で使用するとき、３次元構造が、曲線状表面を有するとして、又は曲線状表面によって境界されるとして説明される場合、基板の第１表面及び第２表面に概して垂直な平面内での、その表面の断面は、変化する傾斜を有する曲線（例えば、２次多項式）である。

特定の実施形態では、開口部３０、及び本明細書で説明される他のいずれの開口部も、例えば、参照により本明細書に組み込まれる、２０１０年７月２３日に出願された米国特許出願第１２／８４２，７１７号及び同第１２／８４２，６５１号で説明されるような、様々な形状を有し得るものであり、そのような開口部は、上述の出願で説明されるような例示的プロセスを使用して、形成することができる。

開口部３０は、その中に配置され、かつ第１表面２１から裏面２２に向けて延在する、導電ビア４０を含み得る。特定の実施形態では、特定の構成要素１０の第１の導電ビア４０及び第２の導電ビア４０は、対応する第１の電位及び第２の電位に接続可能とすることができる。導電ビア４０は、特に、銅、アルミニウム、タングステン、銅含有合金、ニッケル含有合金、又はタングステン含有合金などの、比較的高いＣＴＥを有する金属を含み得る。導電ビア４０が、複合材料を含む基板２０内部に延在する、特定の実施例では、その基板は、２０ｐｐｍ／℃未満の実効ＣＴＥを有し得るものであり、導電ビア４０は、基板の半導体領域内部に延在し得る。そのような半導体領域は、１０ｐｐｍ／℃以下の、基板の平面内での実効ＣＴＥを有する物質から本質的になるものとすることができる。

構成要素１０はまた、開口部３０の内側表面３１の上に重ね合わされ、かつ第１表面２１から第２表面２２に向けて延在する、絶縁性誘電体層６０を含み得ることにより、導電ビア４０は、その絶縁性誘電体層の内部に延在する。そのような絶縁性誘電体層６０は、少なくとも開口部３０内部で、基板２０の材料から、導電ビア４０を隔離して、電気的に絶縁することができる。絶縁性誘電体層６０及び絶縁性誘電体層２３は、単一の絶縁性誘電体層として一体に形成することができ、又はそれらは、個別の絶縁性誘電体層として別個に形成することができる。

一実施例では、そのような絶縁性誘電体層６０は、開口部３０内部に露出した内側表面３１を、コンフォーマルコーティングすることができる。絶縁性誘電材料６０は、無機誘電材料若しくは有機誘電材料、又はその双方を含み得る。一部の実施形態では、二酸化ケイ素及び窒化ケイ素、あるいはポリマー及び窒化物などの、２つ以上のタイプの絶縁性誘電材料を使用することができる。特定の実施形態では、絶縁性誘電材料６０は、柔軟な誘電材料を含み得るため、その絶縁性誘電材料が、十分に低い弾性係数及び十分な厚さを有することにより、その係数及び厚さの結果として、柔軟性がもたらされる。

図１Ａ及び図１Ｂに示す実施形態では、絶縁性誘電体層６０の内向き表面は、開口部の内壁３２を画定する。絶縁性誘電体層６０が省略される実施形態では、開口部の内壁３２は、開口部の内側表面３１と一致し得る。

基板が、誘電材料（例えば、ガラス又はセラミック）から本質的になる特定の実施形態では、誘電体層６０及び／又は誘電体層２３、あるいは本明細書で説明される他のいずれの誘電体層も、省略することができる。誘電体層６０及び／又は誘電体層２３はまた、例えば、導電ビアが基準電位を伝達するように構成される場合に、導電ビア４０が、基板２０の材料から電気的に絶縁されないことが所望される実施形態でも、省略することができる。特定の実施形態では、例えば、導電ビア４０が基準電位を伝達するように構成される場合、基板２０は、半導体材料から本質的になるものとすることができ、その半導体材料の表面は、開口部の内壁３２に露出させることができ、かつ開口部の内壁３２を画定することができ、導電ビア４０の一部分は、開口部３０の内部で半導体材料と接触させることができる。

開口部３０は、層４３を更に含み得るものであり、この層４３は、導電ビア４０と開口部の内壁３２（これは、図１Ａ及び図１Ｂの実施形態では、絶縁性誘電体層６０の内向き表面である）との間に延在する、バリアメタル層、接着層、及び／又はシード層とすることができる。層４３は、第１表面２１から裏面２２に向けて、開口部３０内部に延在し得る。

層４３は、導電ビア４０から基板２０の材料内への金属の拡散を、防止又は低減することができる。層４３は、導電ビア４０と絶縁層６０との間の材料の移動を回避するための、バリア層としての機能を果たし得る。層４３はまた、接着層の役割も果たすか、又は代替的に接着層の役割を果たし得る。層４３は、典型的には、１００ナノメートル未満の厚さを有するが、特定の構造体内での厚さは、１００ナノメートル以上とすることができる。層４３は、導電ビア４０の金属とは異なる金属を含み得る。層４３での使用に好適とすることができる金属の例としては、ニッケル、ニッケル含有合金、窒化チタン、窒化タンタル、窒化タンタルケイ素、タンタル、窒化タングステンケイ素、及びこれらの組み合わせを挙げることができる。

導電ビア４０は、外部要素との相互接続のための、基板２０の第１表面２１及び第２表面のいずれか若しくは双方に露出した、１つ以上の外側接触表面５０を含み得る。図１Ａに示すように、各外側接触表面５０は、層５１によってコーティングすることができ、この層５１は、上述の層４３と同様のバリアメタル層とすることができる。

導電ビア４０は、基板２０の第１表面２１に隣接して、開口部内部に１つ以上の緩和チャネル５５を画定することができる。図１Ａ及び図１Ｂに示すものなどの特定の実施形態では、緩和チャネル５５内部に露出した導電ビア４０の表面は、層５１の一部分によってコーティングすることができる。一部の場合には、構成要素１０内の最大応力の区域は、基板２０の第１表面２１に、又は第１表面２１付近に存在し得るため、この第１表面での、又は第１表面付近での緩和チャネル５５の存在は、導電ビア４０の近傍で構成要素によって経験される最大応力を、低減することができる。

半導体基板内に導電ビアを含む、従来の構成要素では、能動デバイス領域内部の能動半導体デバイスの場所を、導電ビアのいずれの部分からも、少なくとも３導電ビアの直径分離れるように限定することが、必要となる場合がある。その一方で、緩和チャネルを有する導電ビア４０を含む、構成要素１０では、導電ビア付近で構成要素によって経験される最大応力が低減されるため、導電ビアに比較的近い場所まで、能動デバイス領域２４が延在することが可能な設計を、許容することができる。

例えば、構成要素１０の特定の実施形態では、能動デバイス領域２４は、導電ビアのいずれの部分からも離れる方向で、導電ビア４０から隔離距離Ｄ５まで延在する排除ゾーンの外側に位置し得る。一実施形態では、隔離距離Ｄ５は、開口部３０の最大幅Ｗ１の３倍未満とすることができ、この最大幅Ｗ１は、内壁３２の対向部分間に延在する。特定の実施形態では、隔離距離Ｄ５は、開口部３０の最大幅Ｗ１の２倍未満とすることができる。一実施例では、隔離距離Ｄ５は、開口部３０の最大幅Ｗ１より小さいものとすることができる。例示的実施形態では、隔離距離Ｄ５は、開口部３０の最大幅Ｗ１の２分の１未満とすることができる。

一実施形態では、緩和チャネル５５のうちの少なくとも１つは、基板２０の第１表面２１に平行な緩和平面Ｐ内での方向Ｄ２で、１マイクロメートル及び開口部３０の最大幅Ｗ１の５パーセントのうちの小さいほうである、内壁からの第１の距離Ｄ１の範囲内にあり、かつ第１表面の５マイクロメートルの深さＤ３の範囲内に位置する、縁部５６を有し得る。一実施形態では、緩和チャネル５５のうちの１つ以上は、基板２０の第１表面２１の下方に、最大で開口部３０の最大幅Ｗ１の２倍である、深さＤ４まで延在し得る。特定の実施例では、深さＤ４は、最大で、開口部３０の最大幅Ｗ１に等しくすることができる。一実施例では、深さＤ４は、最大で、開口部３０の最大幅Ｗ１の半分とすることができる。

緩和チャネル５５のうちの少なくとも１つの縁部５６は、内壁の周囲の少なくとも５％の、内壁３２に沿った周囲方向Ｃでの第２の距離で延在し得る。図１Ｂに示すように、緩和チャネル５５のうちの外側の１つの縁部５６は、内壁３２の全周にわたって延在するものであるが、必ずしもそうである必要はない。

特定の実施形態では、緩和チャネル５５を有する構成要素１０は、外部応力が構成要素に印加されるとき、緩和平面Ｐ内部で導電ピア４０から発せられる結果的に生じる応力を、２００ＭＰａを下回るレベルまで低減するように、構成することができる。

構成要素１０（図１Ａ及び図１Ｂ）の製造方法を、ここで図２Ａ〜２Ｇを参照して説明する。図２Ａを参照すると、基板２０の第１表面２１から第２表面２２に向けて延在する、１つ以上の開口部３０を形成するために、基板の第１表面から材料を除去することができる。

開口部３０は、例えば、第１表面２１の残余部分を保護することが所望される場所に、マスク層を形成した後、基板２０を選択的にエッチングすることによって、形成することができる。例えば、写真画像形成層、例えばフォトレジスト層を、第１表面２１の諸部分のみを覆うように堆積させて、パターニングすることができ、その後、時限エッチングプロセスを遂行することにより、開口部３０を形成することができる。

第１表面２１から第２表面２２に向けて下向きに延在する、開口部３０の内側表面３１は、傾斜させることができ、すなわち、第１表面に対して垂直の角度（直角）以外の角度で延在し得る。特に、ウェットエッチングプロセス、例えば、等方性エッチングプロセス、及び、テーパ状の刃を使用する鋸引きを使用して、傾斜した内側表面３１を有する開口部３０を形成することができる。特に、レーザダイシング、メカニカルミリングもまた、傾斜した内側表面３１を有する開口部３０を形成するために使用することができる。

あるいは、傾斜する代わりに、各開口部３０の内側表面３１は、（図１Ａに示すように）第１表面に対して実質的に直角に、第１表面２１から下向きの鉛直方向又は実質的に鉛直方向で延在し得る。異方性エッチングプロセス、レーザダイシング、レーザドリル加工、機械的除去プロセス、例えば特に、鋸引き、ミリング、超音波加工を使用して、本質的に鉛直な内側表面３１を有する、開口部３０を形成することができる。

特定の実施形態では、開口部３０は、例えば、急速ＤＲＩＥエッチング又は反応性イオンエッチングなどの、異方性エッチングプロセスを最初に使用して、比較的粗い初期内側表面を有する初期開口部を作り出し、次いで、化学エッチング又は電解研磨を使用して、初期内側表面に沿って延在する粗さ又は波形部を除去することによって、形成することができる。一実施例では、開口部３０は、例えば、基板の等方性エッチングに続く基板の異方性エッチングによって、形成することができる。

基板２０の第１表面２１の上に重ね合わされる不動態化層（例えば、図１Ａに示す絶縁性誘電体層２３）の一部分もまた、開口部３０の形成の間に除去することができ、そのような部分は、基板のエッチングの間に、又は別個のエッチング工程として、貫通エッチングすることができる。エッチング、レーザドリル加工、メカニカルミリング、又は他の適切な技術を使用して、そのような不動態化層の部分を除去することができる。

開口部３０の形成後、図１Ａに示す絶縁性誘電体層６０を、開口部３０の内側表面３１の上に重ね合わせるか又はコーティングして堆積させることができ、それにより、導電ビア４０は、開口部内部に堆積される際、その絶縁性誘電体層内部に延在することとなる。上述のように、誘電体層２３及び誘電体層６０は、単一のプロセスで堆積させることができる。構成要素１０を形成する方法の説明で使用される図を簡略化するために、絶縁性誘電体層２３及び絶縁性誘電体層６０は、図２Ａ〜２Ｇでは示されない。

特定の実施形態では、そのような絶縁性誘電体層６０を形成することが所望されない開口部３０を有する、基板２０の第１表面２１の部分に、マスクを適用することができる。開口部３０のうちの、そのような非コーティング開口部は、基板２０の材料に直接接触する部分を有する導電ビア４０で、後に充填することができる。そのような導電ビア４０は、接地電位と電気的に結合させることができる。基板が、誘電材料（例えば、ガラス又はセラミック）から本質的になる特定の実施形態では、誘電体層６０及び／又は誘電体層２３、あるいは本明細書で説明される他のいずれの誘電体層も、部分的又は完全に省略することができる。そのような、誘電体層６０及び／又は誘電体層２３を有さない１つ以上の開口部３０を有する実施形態では、そのような開口部３０の内壁３２は、開口部の内側表面３１と一致し得る。

そのような、開口部３０の内側表面３１の上に重ね合わされる絶縁性誘電体層６０を形成するために、様々な方法を使用することができ、そのような方法を以下で説明する。特定の実施例では、化学気相成長法（ＣＶＤ）又は原子層堆積法（ＡＬＤ）を使用して、開口部３０の内側表面３１の上に重ね合わされる薄い絶縁性誘電体層を堆積させることができる。一実施例では、そのような絶縁性誘電体層を堆積させるために、オルトケイ酸テトラエチル（ＴＥＯＳ）を、低温プロセスの間に使用することができる。例示的実施形態では、二酸化ケイ素、ホウリンケイ酸ガラス（ＢＰＳＧ）、ホウケイ酸ガラス（ＢＳＧ）、又はリンケイ酸ガラス（ＰＳＧ）の層を、開口部３０の内面３１の上に重ね合わせて堆積させることができ、そのようなガラスは、ドープされているもの又はドープされていないものにすることができる。

一実施例では、基板２０の第１表面２１に、流動性誘電材料を適用することができ、次いで、「スピンコーティング」操作の間に、その流動性材料を、開口部３０の内側表面３１全体にわたって、より均一に分散させることができ、その後に、加熱を含み得る乾燥サイクルが続く。別の実施例では、第１表面２１に、熱可塑性の誘電材料のフィルムを適用することができ、その後、その組立体を加熱するか、又は真空環境中で、すなわち、周囲気圧よりも低い圧力下の環境中に定置して、加熱する。

更に別の実施例では、基板２０を含む組立体を、誘電体析出浴液槽中に浸漬させることにより、コンフォーマルな誘電体コーティング、すなわち絶縁性誘電材料６０を形成することができる。本明細書で使用するとき、「コンフォーマルコーティング」とは、絶縁性誘電材料６０が、開口部３０の内側表面３１の輪郭形状に適合する場合などの、コーティングされている表面の輪郭形状に適合する、特定の材料のコーティングである。例えば、電気泳動堆積又は電解析出を含めた、電気化学堆積法を使用して、このコンフォーマルな誘電材料６０を形成することができる。

一実施例では、電気泳動堆積技術を使用して、コンフォーマルな誘電体コーティングを形成することができ、それにより、コンフォーマルな誘電体コーティングは、その組立体の、露出した導電性表面及び半導電性表面上にのみ堆積する。堆積の間は、半導体デバイスのウェーハを、所望の電位に保持し、電極を浴液槽中に浸漬させて、その浴液槽を、異なる所望の電位に保持する。次いで、この組立体を、十分な時間、適切な条件下の浴液槽中に保持することにより、導電性又は半導電性の基板の露出表面上に、電着したコンフォーマルな誘電材料６０を形成することができ、それらの露出表面としては、開口部３０の内側表面３１に沿ったものが挙げられるが、これに限定されない。電気泳動堆積は、この堆積によってコーティングされる表面と浴液槽との間に、十分に強い電界が維持される限り、実施される。この電気泳動的に堆積されるコーティングは、その堆積のパラメータ、例えば、電圧、濃度などによって制御される、特定の厚さに到達した後に、堆積が停止するという点で、自己制限的である。

電気泳動堆積は、基板２０の導電性及び／又は半導電性の外部表面上に、連続的かつ均一な厚さのコンフォーマルコーティングを形成する。更には、この電気泳動コーティングは、基板２０の第１表面２１の上に重ね合わされる残部の不動態化層２３上には形成されないように、堆積させることができるが、これは、その不動態化層２３の誘電（非導電）特性によるものである。換言すれば、電気泳動堆積の特性は、通常は、誘電材料の層が十分な厚さを有する場合であれば、その誘電特性を考慮すると、導電体の上に重ね合わされた誘電体層上には、電気泳動堆積が形成されないというものである。典型的には、電気泳動堆積は、約１０マイクロメートル超〜数十マイクロメートルの厚さを有する誘電体層上には、生じることがない。コンフォーマルな誘電材料６０は、陰極エポキシ析出前駆体から形成することができる。あるいは、ポリウレタン又はアクリル析出前駆体を使用することも可能である。様々な電気泳動コーティング前駆体組成物及び供給元を、以下の表１に記載する。

別の実施例では、誘電材料６０は、電解で形成することができる。このプロセスは、電気泳動堆積法と同様であるが、ただし、堆積層の厚さは、その層が形成される導電性表面又は半導電性表面に対する近接性によって、制限されるものではない。この方式では、電解で堆積される誘電体層は、要件に基づいて選択される厚さまで形成することができ、処理時間が、その達成される厚さの因子である。

図２Ａに示すように、次いで、層４３を、開口部３０の内側表面３１（並びに、存在する場合には、絶縁性誘電体層６０及び絶縁性誘電体層２３）の上に重ね合わせて形成することができる。例えば、原子層堆積法（ＡＬＤ）、物理気相成長法（ＰＶＤ）、又は無電解析出法若しくは電解析出法を使用して、層４３、若しくは層４３の諸部分を形成することができる。次いで、導電ビア４０を、層４３の上に重ね合わせて形成し、層４３と電気的に結合させることができる。図示のように、層４３及び導電ビア４０の材料は、開口部３０の外側にある、第１表面２１の部分上に堆積させることができる。

層４３及び導電ビア４０のうちのいずれか一方を形成するために、例示的方法は、絶縁性誘電体層６０及び／又は絶縁性誘電体層２３の露出表面上への一次金属層のスパッタリング、めっき、あるいは機械的堆積のうちの１つ以上によって、金属層を堆積させることを伴う。機械的堆積は、加熱した金属粒子流を、コーティングされる表面上へと、高速で方向付けることを伴い得る。他の実施形態では、例えばパルスレーザを使用して、マイクロメートル未満の金属粉を、空洞部内に篩分けするか又は選択的に篩分けすることができ、その金属流が、空洞部を充填することになる。この工程は、例えば、絶縁性誘電体層６０及び／又は絶縁性誘電体層２３上へのブランケット堆積によって、実行することができる。

ここで図２Ｂを参照すると、導電ビア４０の初期露出表面４４（図２Ａ）を平坦化することができ、そのため、得られた露出表面４５は、基板２０の第１表面２１に、より近接する。導電ビア４０の初期露出表面４４は、様々な例示的方法によって平坦化することができる。一実施形態では、例えば、初期露出表面４４を平坦化するために、研削プロセスを使用することができる。この研削プロセスは、基板２０の第１表面２１の上方の、導電ビア４０の材料の一部分も除去することができる。初期露出表面４４はまた、ラッピング、研磨によって、又は高精度ミリングによって平坦化することもできる。

特定の実施例では、化学的機械的研磨（「ＣＭＰ」）を使用して、導電ビア４０の初期露出表面４４を平坦化することができる。例示的なＣＭＰプロセスは、スラリーを使用して、研磨パッドで初期露出表面４４をサンディング処理することを含み得る。そのようなスラリーは、典型的には、酸化剤及び不動態化剤を含み得る。例示的なＣＭＰプロセスは、例えばマイクロシリカペーストを含む、研磨スラリーを使用して、初期露出表面４４を平坦化することを含み得る。

ここで図２Ｃを参照すると、基板２０の第１表面２１に、導電ビア４０の露出表面４５の上に重ね合わせて、マスク層２５を形成することができる。マスク層２５は、緩和チャネル５５、及び緩和チャネルに隣接する外側接触表面５０を形成することが所望される、露出表面４５の区域に、間隙２６を有し得る。例えば、露出表面４５の諸部分を覆うように、写真画像形成層、例えば、フォトレジスト層を堆積させてパターニングすることができる。

図２Ｄに示すように、導電ビア４０の材料が、マスク層２５内部の間隙２６で、露出表面４５から除去されることにより、緩和チャネル５５及び外側接触表面５０を形成することができる。導電ビア４０の材料の諸部分は、例えば、開口部３０の形成に関連して上述された、エッチングプロセス、又は他の材料除去プロセスのうちのいずれかを使用して、除去することができる。

ここで図２Ｅを参照すると、マスク層２５（図２Ｄ）を除去して、緩和チャネル５５、及び緩和チャネルに隣接する外側接触表面５０を残すことができる。
図２Ｆでは、開口部３０の外側の、基板２０の第１表面２１の上に重ね合わされる、層４３及び／又は導電ビア４０の過剰な金属を除去することが所望される場合には、開口部３０の形成又は導電ビア４０の初期露出表面４４の平坦化に関連して上述された除去プロセスのうちのいずれかを介して、そのような過剰な金属を除去することができる。

次いで、図２Ｇに示すように、外側接触表面５０、及び緩和チャネル５５の露出表面５２を、層５１によってコーティングすることができ、この層５１は、上述の層４３と同様のバリアメタル層、不動態化層、又は、その上に更なる導電層を受容するように構成されたビア４０を作製するための、接着層などの結合層とすることができる。そのような層５１は、導電ビア４０又は層４３に関連して上述された金属堆積プロセスのうちのいずれかを介して、堆積させることができる。

代替的一方法では、導電ビア４０の材料は、図２Ｃに示すようなマスク層２５を使用することなく、露出表面４５から除去することができる。そのような方法では、導電ビア４０の露出表面４５は、例えば、上述のようなＣＭＰプロセスを使用して、その導電ビアと層４３（例えば、バリアメタル層）との境界面が、基板２０の第１表面２１に露出するまで、研磨することができる。次いで、露出表面４５をエッチングすることができる。この導電ビア４０の露出表面４５のエッチングは、露出表面の他の部分よりも、その導電ビアと層４３との境界面で急速に進行することにより、この境界面に隣接して、導電ビアの内部にチャネル５５を形成することができる。この代替的方法から得られる例示的な導電ビア９４０ａが、図９Ａを参照して、以下で示され、説明される。チャネル５５が形成された後、この方法は、図２Ｇを参照して上述されたように続行することができる。

図２Ｈ及び図２Ｉに示す別の代替的方法では、導電ビア４０’の材料は、１つ以上のチャネル部分又は空隙５５’が、外側接触表面５０’に隣接して、導電ビアの半径方向外周部４０ａに形成されるように、開口部３０内に堆積させることができる。図２Ｈに示すように、図１Ａを参照して上述されたものなどの絶縁性誘電体層６０を、開口部３０の内側表面３１の上に重ね合わせるか、又は内側表面３１をコーティングするように、堆積させることができる。次いで、バリア層４３ａを、誘電体層６０の上に重ね合わせて、上述のように形成することができ、シード層４３ｂを、バリア層４３ａの上に重ね合わせて形成することができる。第１表面２１の、シード層４３ｂの露出表面に、マスク層を適用することができ、このマスク層をパターニングすることができ、シード層をエッチングして、マスク層の隣り合う部分間のシード層内に、間隙４３ｃを形成することができる。間隙４３ｃは、第１表面２１の下方に、図１Ａに示す深さＤ４などの所望の深さまで、下に延在し得る。図２Ｈに示し得るように、シード層４３ｂに沿って、周囲方向Ｃに分散された複数の不連続間隙４３ｃが存在し得るが、必ずしもそうである必要はない。

図２Ｉに示すように、次いで、導電ビア４０’を、シード層４３ｂの上に重ね合わせて形成し、シード層４３ｂと電気的に結合させることができる。導電ビア４０’の金属は、間隙４３ｃ内部に露出したバリア層４３ａの部分上よりも、シード層４３ｂ上に急速に堆積することになるため、導電ビアが形成される際、それらの間隙が、チャネル部分又は空隙５５’になる。図２Ｉに示し得るように、導電ビア４０’の半径方向外周部４０ａの周りに、周囲方向Ｃに分散された複数の不連続チャネル部分５５’が存在し得るが、必ずしもそうである必要はない。特定の実施例では、チャネル部分５５’は、１マイクロメートル未満の、半径方向Ｒでの幅Ｗ４を有し得る。例示的実施形態では、幅Ｗ４は、０．５マイクロメートル未満とすることができる。

図３Ａ〜６Ｃは、代替的構成を有する、図１Ａ及び図１Ｂの導電ビア４０の変形形態を示す。これらの図を簡略化するために、図１Ａに示す、任意選択の絶縁性誘電体層２３及び絶縁性誘電体層６０、並びに任意選択のバリア層４３及びバリア層５１は、図３Ａ〜６Ｃでは示されない。図３Ａ及び図３Ｂに示す導電ビア３４０は、上述の導電ビア４０と同じであるが、ただし、導電ビア３４０は、開口部３３０の内壁３３２の全周にわたって延在する縁部３５６を有する、単一の緩和チャネル３５５を含む。

図４Ａ及び図４Ｂに示す導電ビア４４０は、上述の導電ビア４０と同じであるが、ただし、導電ビア４４０は、開口部４３０の内壁４３２の全周にわたって延在する縁部４５６を有する第１緩和チャネル４５５ａ、及び導電ビア４４０のほぼ中心に位置する第２緩和チャネル４５５ｂを含む。第２緩和チャネル４５５ｂは、単一の外縁部４５７のみを有する緩和領域とすることができ、そのため、外側接触表面４５０のいずれの部分も、外縁部４５７によって取り囲まれる区域内部には位置しない。

図５Ａに示す導電ビア５４０ａは、図３Ａ及び図３Ｂに関連して上述された導電ビア３４０と同じであるが、ただし、導電ビア５４０ａは、楕円又は卵形の形状を有する緩和チャネル５５５ａを含み、この緩和チャネルは、第２の寸法Ｌ２よりも大きい第１の寸法Ｌ１を画定し、これらの第１の寸法及び第２の寸法は、図１Ａに関連して示され、説明された、緩和平面Ｐ内に位置するものである。図５Ａに示すように、導電ビア５４０ａは、基板の第１表面に概して平行な平面内で、楕円又は卵形の断面形状を有し得る。他の実施形態では、本発明は、例えば、正方形、矩形、三角形、六角形、非円形、曲線状、又は任意の他の形状を含めた、緩和チャネルを有する導電ビアの他の断面を想到する。

図５Ｂに示す導電ビア５４０ｂは、図５Ａに関連して上述された導電ビア５４０ａと同じであるが、ただし、導電ビア５４０ｂの緩和チャネル５５５ｂは、導電ビアの第２の反対側での第２の幅Ｗ３よりも大きい、導電ビアの第１の側での第１の幅Ｗ２を有し、これらの第１の幅及び第２の幅は、図１Ａに示す緩和平面Ｐ内に位置するものである。

図５Ｃに示す導電ビア５４０ｃは、図３Ａ及び図３Ｂに関連して上述された導電ビア３４０と同じであるが、ただし、導電ビア５４０ｃは、外縁部５５６に対向する不規則形状の内縁部５５７を有する、緩和チャネル５５５ｃを含む。他の実施形態では、本発明は、例えば、正方形、矩形、三角形、六角形、曲線状、又は任意の他の形状を含めた、他の内縁部形状を有する緩和チャネルを想到する。

図６Ａに示す導電ビア６４０ａは、図３Ａ及び図３Ｂに関連して上述された導電ビア３４０と同じであるが、ただし、導電ビア６４０ａは、開口部６３０の内壁６３２の全周にわたって延在する縁部６５６を有する、第１緩和チャネル６５５ａ、及び第１緩和チャネルの対向する側面間で導電ビア６４０の中心を通って延在する、第２緩和チャネル６５５ａ’を含む。

図６Ｂに示す導電ビア６４０ｂは、図３Ａ及び図３Ｂに関連して上述された導電ビア３４０と同じであるが、ただし、導電ビア６４０ｂは、開口部６３０の内壁６３２の周囲に沿って互いに隔てられた、複数の離散的緩和チャネル６５５ｂを含み、これらの緩和チャネル６５５ｂは、開口部の内壁の周囲の周りに分散されている。離散的緩和チャネル６５５ｂのそれぞれは、開口部６３０の内壁６３２の周囲の一部分にわたって延在する縁部６５６ｂを画定する。図６Ｂに示すように、導電ビア６４０ｂは、８つの緩和チャネル６５５ｂを有し得る。他の実施形態では、導電ビア６４０ｂは、例えば、２、３、４、６、１０、１２、又は２０個の緩和チャネルを含めた、任意数の緩和チャネル６５５ｂを有し得る。

図６Ｃに示す導電ビア６４０ｃは、図３Ａ及び図３Ｂに関連して上述された導電ビア３４０と同じであるが、ただし、導電ビア６４０ｃは、開口部６３０の内壁６３２の周囲の一部分のみにわたって延在する緩和チャネル６５５ｃを含む。図６Ｃに示すように、緩和チャネル６５５ｃは、開口部６３０の内壁６３２の周囲の約５０％にわたって延在し得る。他の実施例では、緩和チャネル６５５ｃは、例えば、５％、１０％、２０％、３３％、６６％、又は７５％を含めた、開口部６３０の内壁６３２の周囲の任意の部分にわたって延在し得る。

図７〜１２は、代替的構成を有する、図１Ａ及び図１Ｂの導電ビア４０の更なる変形形態を示す。図３Ａ〜６Ｃと同様に、任意選択の絶縁性誘電体層２３及び絶縁性誘電体層６０、並びに任意選択のバリア層４３及びバリア層５１は、図７〜１２では示されないが、ただし、図９Ａはバリア層９４３を示し、図１０Ｂはバリア層１０５１を示す。図７に示す導電ビア７４０は、図１Ｂに示す導電ビア４０の代替的な側断面図である。導電ビア７４０は、基板７２０の第１表面７２１の上方に延出する、外側接触表面７５０を有する。

図８は、基板８２０の対応する第１表面８２１及び第２表面８２２のそれぞれで、導電ビア８４０の両端部に緩和チャネル８５５を有する、図７の導電ビアの変形形態を示す。導電ビア８４０は、第１表面８２１から第２表面８２２まで基板８２０の厚さを貫通して延在する、貫通開口部８３０内に配置される。特定の実施形態（図示せず）では、導電ビアの一方の末端部のみに緩和チャネルを有する導電ビアを、貫通開口部内部に配置することができる。そのような実施形態では、緩和チャネルを含まない導電ビアの他方の末端部は、例えば、基板の対応する表面に露出した、平坦な導電性接触表面又は導電ポストを含めた、任意の構成を有し得る。

図９Ａ及び図９Ｂは、それぞれ、導電ビア９４０ａ及び導電ビア９４０ｂを示す。導電ビア９４０ａ及び導電ビア９４０ｂは、図３Ａ及び図３Ｂに関連して上述された導電ビア３４０と同じであるが、ただし、導電ビア９４０ａ及び導電ビア９４０ｂは、それぞれ、テーパ状の内縁部９５７を有する緩和チャネル９５５を含み、このテーパ状の内縁部は、基板９２０の第１表面９２１に対して垂直ではない。図９Ａ及び図９Ｂに示す実施形態では、テーパ状の内縁部９５７は、緩和チャネル９５５の外縁部９５６に平行ではなく、外縁部９５６は、基板９２０の第１表面９２１に対して垂直である。図９Ａの導電ビア９４０ａは、導電ビアを包囲するバリア層又はシード層９４３（上述の層４３など）を有するが、その一方で、図９Ｂの導電ビア９４０ｂは、そのようなバリア層又はシード層を有さずに示される。

図９Ｃは、図９Ａに関連して上述された導電ビア９４０ａと同じである導電ビア９４０ｃを示すが、ただし、基板９２１はまた、絶縁性誘電体層９６０に隣接する外側緩和チャネル９５８も含む。一実施例では、外側緩和チャネル９５８は、半導体製造で一般的に使用されるものなどの、低誘電率（low-k）の絶縁性誘電材料９６１で充填することができる。外側緩和チャネル９５８を充填するために、一部の場合には、基板９２０の材料（例えば、半導体材料）又は絶縁性誘電体層９６０の材料のヤング率よりも低いヤング率を有し得る他の誘電材料９６１を堆積させることができ、それにより、ある程度の柔軟性が達成される。外側緩和チャネル９５８は、基板９２０の第１表面９２１の下方に、深さＤ８まで延在し得る。特定の実施形態では、外側緩和チャネル９５８が延在する深さＤ８は、緩和チャネル９５５が基板９２０の第１表面９２１の下方に延在する深さＤ７よりも、大きくすることができるが、必ずしもそうである必要はない。

一実施例では、外側緩和チャネル９５８は、絶縁性誘電体層９６０に隣接する基盤９２０の一部分内に、エッチングすることができる。例示的実施形態では、外側緩和チャネル９５８は、基盤９２０の一部分内及び絶縁性誘電体層９６０の一部分内の双方に、エッチングすることができる。特定の実施例では、外側緩和チャネル９５８は、反応性イオンエッチングを使用して、基盤９２０内にエッチングすることができ、緩和チャネル９５５は、化学エッチングプロセスを使用して、導電ビア９４０ｃの材料内にエッチングすることができる。外側緩和チャネル９５８は、単一の連続的緩和チャネルとすることができ、又は、絶縁性誘電体層９６０の外周に沿って互いに隔てられた、複数の離散的緩和チャネル９５８とすることができ、緩和チャネル９５０は、絶縁壁部９６０の外周の周りに分散される。

図１０Ａ及び図１０Ｂは、それぞれ、導電ビア１０４０ａ及び導電ビア１０４０ｂを示す。導電ビア１０４０ａ及び導電ビア１０４０ｂは、図３Ａ及び図３Ｂに関連して上述された導電ビア３４０と同じであるが、ただし、導電ビア１０４０ａ及び導電ビア１０４０ｂは、それぞれ、少なくとも導電ビアの外側接触表面１０５０の上に重ね合わされる、導電性接合材料（例えば、はんだ、導電性接着剤、又は導電ペースト）を含む。

導電ビア１０４０ａ又は導電ビア１０４０ｂ（又は本明細書で説明される他の導電性要素のうちのいずれか）と、基板１０２０の外部の構成要素との間の接続は、対応する導電性接合材料１０１１ａ又は導電性接合材料１０１１ｂを介したものとすることができる。そのような導電性接合材料は、比較的低い融点を有する易融金属、例えば、はんだ、スズ、又は複数の金属を含む共晶混合物を含み得る。あるいは、そのような導電性接合材料としては、濡れ性の金属、例えば、はんだ又は別の易融金属よりも高い融点を有する、銅又は他の貴金属若しくは非貴金属を挙げることができる。そのような濡れ性の金属は、対応する特徴部、例えば、相互接続要素の易融金属特徴部と、接合させることができる。特定の実施形態では、そのような導電性接合材料としては、媒質中に分散された導電材料、例えば、導電ペースト、例えば、金属充填ペースト、はんだ充填ペースト、又は等方導電性接着剤、若しくは異方導電性接着剤を挙げることができる。

図１０Ａの導電ビア１０４０ａは、導電ビアの外側接触表面１０５０に隣接する、導電性接合材料１０１１ａを有するが、この導電性接合材料は、緩和チャネル１０５５内には延在しない。緩和チャネル１０５５が充填されないまま残される、図１０Ａに示すものなどの実施形態では、導電ビア１０４０ａが別の導電性要素と接合される場合、緩和チャネル１０５５は、外側接触表面１０５０と別の導電性要素の対向する接触表面との間から絞り出され得る、過剰な導電性接合材料１０１１ａを受容するための、堀としての役割を果たし得る。

過剰な導電性接合材料１０１１ａを緩和チャネル１０５５内に流入させることは、その導電性接合材料が、基板１０２０の第１表面１０２１上に流れて、隣り合う導電ビア１０４０ａを短絡させる（すなわち、隣り合う導電ビアの間に、直接的な導電性経路を作り出す）可能性を防ぐために役立ち得る。基板１０２０の第１表面１０２１上に流れる、過剰な導電性接合材料１０１１ａの傾向を低減することによって、隣り合う導電ビアを短絡させることなく、隣り合う導電ビア１０４０ａを、互いにより近接して離間配置することができる。そのような設計は、隣り合う導電ビア間の所定の間隔又はピッチに関する、その構成要素の信頼性を改善することができる。また、そのような設計は、導電ビア１０４０ａの導電ポスト又は露出パッドなどの、結合構造体のピッチ（結合構造体間の間隔）を、それらの結合構造体のうちの隣り合うものが、過剰な導電性接合材料１０１１ａにより短絡されることなく、低減することを可能にし得る。

図１０Ｂの導電ビア１０４０ｂは、外側接触表面１０５０の上に重ね合わされ、基板１０２０の第１表面１０２１の一部分の上に重ね合わされ、かつ緩和チャネル１０５５内に延在する、導電性接合材料１０１１ｂを有する。導電ビア１０４０ｂはまた、導電ビアと導電性接合材料１０１１ｂとの間に延在し得る、バリア層１０５１（上述の層５１など）も有する。

図１１Ａに示す導電ビア１１４０は、図１Ａ及び図１Ｂに関連して上述された導電ビア４０と同じであるが、ただし、導電ビア１１４０は、基板１１２０の第１表面１１２１に、緩和チャネル１１５５内に配置された低応力材料１１１２を有する。低応力材料１１１２は、導電性（例えば、はんだ又は導電性接着ペースト）、非導電性（例えば、ポリマー又は別の誘電材料）、又は、ポリマー発泡体などの多孔質の導電材料若しくは非導電材料とすることができる。そのような材料は、低い弾性係数を有し得るか、又は、その材料は、負荷の下で圧縮することが可能な、十分な収縮可能な孔を有し得る。

一実施例では、緩和チャネル１１５５のうちの１つ以上は、毛管チャネルとすることができ、各毛管チャネルは、５マイクロメートル未満の、図１Ａに関連して示され、説明された、緩和平面Ｐ内の方向での最大幅を有する。低応力材料１１１２が、はんだである実施形態では、そのような毛管チャネルは、別の導電性構造体（例えば、図２７Ｂに示す導電ポスト２７４１ｂ）が導電ビアに接合される場合、導電ビア１１４０の外側接触表面１１５０から離れる方向に、はんだを引き込むことができるため、低減された容積のはんだを使用して、導電ビア及び導電性構造体を互いに接合させることができる。この毛管チャネルの存在は、別の導電性構造体が導電ビア１１４０に接合される場合に、はんだが第１表面１１２１上に搾り出されることを防ぐことができる。

図２７Ｂに示す導電ポスト２７４１ｂなどの導電ポストが、導電ビア１１４０に接合される実施例では、導電ポストの基底部を、導電ビアの外側接触表面１１５０に接合することができる。そのような導電ポストは、外側接触表面１１５０に隣接する導電ポストの基底表面から、導電ポスト内に延出する、少なくとも１つの毛管チャネルを有し得る。そのような実施形態では、導電ビア１１４０内、及び導電ビア１１４０に接合される導電ポスト内の双方の毛管チャネルは、その導電ビアと導電ポストとの間の境界面から離れる方向に、はんだを引き込むことができ、低減された容積のはんだを使用して、導電ビア及び導電ポストを互いに接合させることができる。導電ビア内及び導電ポスト内の双方の毛管チャネルの存在は、導電ポストが導電ビア１１４０に接合される場合に、はんだが第１表面１１２１上に延在することを防ぐことができる。

図１１Ｂに示す導電ビア１１４０’は、図１１Ａに関連して上述された導電ビア１１４０と同じであるが、ただし、導電ビア１１４０’は、基板１１２０の第１表面１１２１に、緩和チャネル１１５５及び外側接触表面１１５０の上に重ね合わされる、導電パッド１１５９を有する。そのような導電パッド１１５９は、別の構成要素の導電性要素との相互接続のために、基板１１２０の第１表面１１２１に露出させることができる。図１１Ｂに示すように、導電パッド１１５９は、第１表面１１２１で、緩和チャネル１１５５を完全に封止することができる。一部の実施形態では、導電パッド１１５９は、緩和チャネル１１５５のうちの１つ以上を、部分的に封止することができる。

特定の実施例では、導電パッド１１５９は、第１表面１１２１で、緩和チャネル１１５５のうちの１つ以上を封止して、その封止された緩和チャネルのうちの少なくとも一部の内部に、空隙１１１３を封入することができる。一実施形態では、図１１Ｂにもまた示されるように、はんだ又はポリマーなどの低応力材料１１１２が、導電パッド１１５９によって封止されている緩和チャネル１１５５のうちの１つ以上を、充填することができる。図１１Ｂに示すように、導電パッドの金属材料が、緩和チャネルのうちの１つ以上の中に部分的にのみ延在するように、導電パッド１１５９を、外部接触表面１１５０上に、かつ緩和チャネル１１５５全体にわたってメッキすることにより、緩和チャネルのうちの少なくとも一部の内部に、空隙１１１３を残すことができる。

図１２に示す導電ビア１２４０は、図１１Ａに関連して上述された導電ビア１１４０と同じであるが、ただし、導電ビア１２４０は、基板１２２０の第１表面１２２１及び第２表面１２２２の双方に、緩和チャネル１２５５内に配置された低応力材料１２１２を有する。低応力材料１２１２は、導電性又は非導電性とすることができる。

導電ビア１２４０は、外側接触表面１２５０の上に重ね合わされ、基板１２２０の第１表面１２２１の一部分の上に重ね合わされ、かつ緩和チャネル１２５５内に配置された低応力材料１２１２の上に重ね合わされる、導電性接合材料１２１１を更に含み得る。特定の実施形態では、導電性接合材料１２１１は、低応力材料１２１２と同じ材料にすることができ、そのような実施形態では、基板１２２０の第１表面１２２１の導電性接合材料及び低応力材料は、単一の連続的な導電性接合材料領域として、堆積させることができる。特定の実施例では、低応力材料１２１２は、外部構造体が、導電性接合材料を使用して導電ビア１２４０と接合される場合に、緩和チャネル１２５５内に導電性接合材料１２１１が流入することを防ぐために役立ち得る。

別の実施例では、多孔質の低応力材料１２１２を使用することにより、導電性接合材料１２１１が、導電ビア１２４０付近に位置する、基板１２２０の第１表面１２２１の構造体に接触することを防ぐことができる。そのような実施形態では、外部構造体が、導電性接合材料１２１１を使用して導電ビア１２４０と接合される場合に、その導電性接合材料は、第１表面１２２１上に流れるのではなく、低応力材料の孔内に流入することができる。

図１３は、図３Ａ及び図３Ｂに関連して上述された導電ビア３４０と同じである導電ビア１３４０を示すが、ただし、導電ビア１３４０は、導電ビアの外側接触表面１３５０の上に重ね合わされ、かつ緩和チャネル１３５５内に延在する、導電性接合材料１３１１を含む。導電ビア１３４０はまた、導電ビアと導電性接合材料１３１１との間に延在し得る、バリア層１３５１（上述の層５１など）も有する。外側接触表面１３５０は、基板１３２０の第１表面１３２１の下方に、距離Ｄ６で陥没させることができる。図１３に示す実施形態では、導電性接合材料１３１１は、基板１３２０の第１表面１３２１の上には重ね合わされない。

図１０Ａに示す実施形態と同様に、導電ビア１３４０が別の導電性要素と接合される場合、基板１３２０の第１表面１３２１の下方に陥没した、導電ビアの外側接触表面１３５０を有することは、導電性接合材料１３１１が第１表面上に流れて、隣り合う導電ビア１３４０を短絡させる可能性を防ぐために役立ち得る。図１３に示す実施例では、導電性接合材料１３１１は、基板１３２０の第１表面１３２１の上方に延在するが、必ずしもそうである必要はない。例えば、他の実施形態では、導電性接合材料１３１１は、基板１３２０の第１表面１３２１の下方に陥没する、露出表面を有し得る。図３Ａ〜６Ｃと同様に、任意選択の絶縁性誘電体層２３及び絶縁性誘電体層６０、並びに任意選択のバリア層４３は、図１３〜１４Ｄでは示されない。

構成要素１３１０（図１３）の製造方法を、ここで図１４Ａ〜１４Ｄを参照して説明する。図２Ａ〜２Ｇの方法工程を使用して、図１４Ａに示す、第１表面１３２１から基板１３２０内に延在する開口部１３３０、導電ビア１３４０、緩和チャネル１３５５、及び層１３５１を形成することができる。ここで図１４Ｂを参照すると、マスク層１３２５を、バリア層１３５１、及び基板１３２０の第１表面１３２１の諸部分の上に重ね合わせて、堆積させることができる。マスク層１３２５をパターニングすることができ、次いで、図１４Ｃに示すように、マスク層を貫通して間隙１３２６を形成することにより、１つ以上の導電ビア１３４０の上に重ね合わされたバリア層１３５１を露出させることができる。

その後、図１４Ｄに示すように、導電性接合材料がバリア層１３５１に接触し、かつ緩和チャネル１３５５内に延在するように、間隙１３２６内に導電性接合材料１３１１を堆積させることができる。最終的に、図１３を再び参照すると、基板１３２０の第１表面１３２１から、マスク層１３２５の残余部分を除去することにより、基板の第１表面の上方に延在する、導電性接合材料１３１１を残すことができる。

図１５は、図１３に関連して上述された導電ビア１３４０と同じである導電ビア１５４０を示すが、ただし、導電ビア１５４０は、開口部１５３０の外側の、基板１５２０の第１表面１５２１の上に重ね合わされた、誘電体層１５２３と、導電ビア、及び誘電体層１５２３の一部分の上に重ね合わされた、シード層１５５２とを含む。誘電体層１５２３は、図１Ａ及び図１Ｂを参照して上述された層２３などの、不動態化層とすることができる。導電ビア１５４０はまた、導電ビアとシード層１５５２との間に延在し得る、接着又はバリア層１５５１（上述の層５１など）も有し得る。一実施例では、接着又はバリア層１５５１は、窒化タンタル／タンタル、例えば、格子間不純物を有するαタンタル、窒化チタン、窒化チタン／タンタル、又はニッケル−タングステン合金とすることができ、シード層１５５２は、銅、ニッケル、又は金とすることができる。特定の実施形態では、接着又はバリア層１５５１とシード層１５５２は、例えば、単一のニッケル合金バリア及びシード層などの、単一層とすることができる。導電性接合材料１５１１が、導電ビア１５４０、及び誘電体層１５２３の一部分の上に重ね合わされる。図３Ａ〜６Ｃと同様に、任意選択の絶縁性誘電体層６０及び任意選択のバリア層４３は、図１５〜１６Ｄでは示されない。

構成要素１５１０（図１５）の製造方法を、ここで図１６Ａ〜１６Ｄを参照して説明する。図２Ａ〜２Ｇの方法工程を使用して、図１６Ａに示す、誘電体層１５２３、第１表面１５２１から基板１５２０内に延在する開口部１５３０、導電ビア１５４０、緩和チャネル１５５５、接着若しくはバリア層１５５１、及びシード層１５５２を形成することができる。

ここで図１６Ｂを参照すると、マスク層１５２５を、シード層１５５２の上に重ね合わせて、堆積させることができる。マスク層１５２５をパターニングすることができ、次いで、図１６Ｃに示すように、マスク層を貫通して間隙１５２６を形成することにより、１つ以上の導電ビア１５４０の上に重ね合わされ、かつ誘電体層１５２３の一部分の上に重ね合わされた、シード層１５５２の一部分を露出させることができる。その後、図１６Ｄに示すように、導電性接合材料がシード層１５５２に接触し、かつ緩和チャネル１５５５内に延在するように、間隙１５２６内に導電性接合材料１５１１を堆積させることができる。
最終的に、図１５を再び参照すると、誘電体層１５２３から、マスク層１５２５の残余部分を除去することにより、基板の第１表面の上方かつ誘電体層１５２３の上方に延在する、導電性接合材料１５１１を残すことができる。

図１７Ａ及び図１７Ｂは、図１５に関連して上述された構成要素１５１０と同じである構成要素１７０１及び構成要素１７０２を示すが、ただし、構成要素１７０１及び構成要素１７０２は、緩和チャネル１７５５内に延在しない、対応する導電性接合材料１７１１及び導電性接合材料１７１１’を含む。図１７Ａに示し得るように、導電性接合材料１７１１は、導電ビア１７４０、及び誘電体層１７２３の一部分の上に重ね合わせることができる。
あるいは、図１７Ｂに示し得るように、導電性接合材料１７１１’は、導電ビア１７４０の上に重ね合わせることができるが、この導電性接合材料は、誘電体層１７２３の一部分の上には重ね合わされない場合がある。図１５と同様に、任意選択の絶縁性誘電体層６０及び任意選択のバリア層４３は、図１７Ａ〜１８では示されない。

構成要素１７０１（図１７Ａ）及び構成要素１７０２（図１７Ｂ）の製造方法を、ここで図１８を参照して説明する。図２Ａ〜２Ｇの方法工程を使用して、図１８に示す、誘電体層１７２３、第１表面１７２１から基板１７２０内に延在する開口部１７３０、導電ビア１７４０、緩和チャネル１７５５、接着若しくはバリア層１７５１、及びシード層１７５２を形成することができる。図１８では、接着若しくはバリア層１７５１、及びシード層１７５２は、導電ビア１７４０の露出表面上に堆積されるものとして示され、誘電体層１７２３は、それらのバリア層及びシード層の上に部分的に重ね合わされて示される。誘電体層１７２３を堆積させた後、導電性接合材料１７１１（図１７Ａ）又は導電性接合材料１７１１’（図１７Ｂ）を、誘電体層１７２３内の間隙１７２６内に堆積させることができる。特定の実施形態では、図１６Ｂ〜１６Ｄに示すマスク層１５２５などのマスク層を堆積させて、パターニングすることにより、導電性接合材料１７１１又は導電性接合材料１７１１’の堆積を、所望の場所にのみ制御することができる。

図１９は、図１７Ａ及び図１７Ｂに関連して上述された構成要素１７０１及び構成要素１７０２と同じである構成要素１９１０を示すが、ただし、構成要素１９１０は、導電ビア１９４０の上に重ね合わされた導電ポスト１９４１を含み、その導電ポストの露出表面の上に、導電性接合材料１９１１が重ね合わされる。一実施例では、導電ポスト１９４１（及び、他の実施形態に関連して本明細書で説明される、他の導電ポスト）は、銅、銅合金、及びニッケルのうちの少なくとも１つから本質的になるものとすることができる。

図１７Ａ及び図１７Ｂと同様に、任意選択の絶縁性誘電体層６０及び任意選択のバリア層４３は、図１９〜２０Ｂでは示されない。また、図１８に示すシード層１７５２などの、任意選択のシード層も、図１９〜２０Ｂでは示されない。

構成要素１９１０（図１９）の製造方法を、ここで図２０Ａ及び図２０Ｂを参照して説明する。図２Ａ〜２Ｇの方法工程を使用して、誘電体層１９２３、第１表面１９２１から基板１９２０内に延在する開口部１９３０、導電ビア１９４０、緩和チャネル１９５５、及び接着若しくはバリア層１９５１を形成することができる。特定の実施例では、図１８に示すシード層１７５２などのシード層を、接着又はバリア層１９５１の上に重ね合わせて堆積させることができる。図１４Ｂ及び図１４Ｃの方法工程を使用して、マスク層１９２５、及びマスク層内の間隙１９２６を形成することができる。

その後、図２０Ａに示すように、導電ポストが接着又はバリア層１９５１と接触するように、導電ポスト１９４１を、間隙１９２６内に堆積させることができる。図１Ａ及び図１Ｂを参照して上述された導電ビア４０と同様に、導電ポスト１９４１は、特に、銅、アルミニウム、タングステン、銅含有合金、ニッケル含有合金、又はタングステン含有合金などの、比較的高いＣＴＥを有する金属を含み得る。導電ポスト１９４１は、導電ビア１９４０と同じ導電性材料で作製することができ、又は代替的に、導電ポストと導電ビアとは、異なる導電性材料で作製することができる。

次いで、図２０Ｂを参照すると、導電性接合材料１９１１を、導電ポスト１９４１の露出表面の上に重ね合わせて、マスク層１９２５内の間隙１９２６内に堆積させることができる。最終的に、図１９を再び参照すると、誘電体層１９２３から、マスク層１９２５の残余部分を除去することにより、導電性接合材料１９１１が導電ポストの露出表面の上に重ね合わせられた状態で、基板の第１表面の上方かつ誘電体層１９２３の上方に延在する、導電ポスト１９４１を残すことができる。

図２１Ａ〜２１Ｃは、図１９に関連して上述された構成要素１９１０と同じである構成要素２１０１、２１０２、及び構成要素２１０３を示すが、ただし、構成要素２１０１、２１０２、及び構成要素２１０３は、誘電体層２１２３の露出表面の上方に実質的な距離で延在する、導電ポスト２１４１を含む。構成要素２１０１、２１０２、及び構成要素２１０３はまた、導電ポスト２１４１と導電性接合材料２１１１との間に延在する、バリア層２１４３も有し得る。バリア層２１４３は、図１９を参照して上述されたバリア層１９５１と同様のものとすることができる。図１９と同様に、任意選択の絶縁性誘電体層６０及び任意選択のバリア層４３は、図２１Ａ〜２２では示されない。また、図１８に示すシード層１７５２などの、任意選択のシード層も、図２１Ａ〜２２では示されない。

図２１Ａに示し得るように、導電ポスト２１４１は、露出した鉛直延出表面２１４２を有し得る。図２１Ｂに示す一実施例では、導電ポスト２１４１は、鉛直延出表面２１４２の上に重ね合わされたバリア層２１４４を有し得る。一実施例では、バリア層２１４４は、図１Ａを参照して上述されたバリア層４３と同様の、導電性バリア層とすることができる。別の実施例では、バリア層４３は、絶縁性誘電材料から作製することが可能な、不動態化層と同様のものとすることができる。

図２１Ｃに示す特定の実施形態では、導電ビア２１４０’は、図９Ａ及び図９Ｂに示すものと同様の、テーパ状の内縁部２１５７を有する、緩和チャネル２１５５を含み得るものであり、このテーパ状の内縁部は、基板２１２０の第１表面２１２１に対して垂直ではない。テーパ状の内縁部２１５７は、緩和チャネル２１５５の外縁部２１５６に平行ではないものとすることができ、この外縁部は、基板２１２０の第１表面２１２１に対して垂直なものとすることができる。

図２２は、図２１Ａに示す構成要素２１０１及び図２１Ｂに示す構成要素２１０２の、製造の段階を示す。図２１Ａに示す構成要素２１０１を作り込むために、図１９〜２０Ｂに関連して上述されたものと同じ方法工程を実行することができるが、ただし、図２２に示すマスク層２１２５及び間隙２１２６は、図２０Ａ並びに図２０Ｂに示すマスク層１９２５及び間隙１９２６よりも大きい鉛直高さを有し得る。

図２１Ｂに示す構成要素２１０２を作り込むために、構成要素２１０１の製造に関するものと同じ方法工程を実行することができ、更には、マスク層２１２５を除去した後に、バリア層２１４４を、導電ポスト２１４１の鉛直延出表面２１４２の上に重ね合わせて、堆積させることができる。

図２１Ｃに示す構成要素２１０３を作り込むために、構成要素２１０１の製造に関するものと同じ方法工程を実行することができるが、導電ビア２１４０’の緩和チャネル２１５５は、テーパ状の内縁部２１５７を有して形成することができる。

図２３は、図１３に関連して上述された構成要素１３１０と同じである構成要素２３１０を示すが、ただし、構成要素２３１０は、導電性接合材料２３１１ａ及び導電性接合材料２３１１ｂの２つの離間した領域を含み、導電性接合材料の各領域は、基板２３２０の第１表面２３２１の上に部分的に重ね合わせることができる。導電性接合材料２３１１ａ及び導電性接合材料２３１１ｂの各領域は、緩和チャネル２３５５の一部分内に延在し得る。図３Ａ〜６Ｃと同様に、任意選択の絶縁性誘電体層６０及び任意選択のバリア層４３は、図２３〜２４Ｂでは示されない。

構成要素２３１０（図２３）の製造方法を、ここで図２４Ａ及び図２４Ｂを参照して説明する。図２Ａ〜２Ｇの方法工程を使用して、図２３に示す、第１表面２３２１から基板２３２０内に延在する開口部２３３０、導電ビア２３４０、緩和チャネル２３５５、及びバリア層２３５１を形成することができる。ここで図２４Ａを参照すると、マスク層２３２５を、バリア層２３５１、及び基板２３２０の第１表面２３２１の諸部分の上に重ね合わせて、堆積させることができる。このマスク層を貫通して、導電性接合材料２３１１ａ及び導電性接合材料２３１１ｂを対応する領域に堆積させることが所望されている、導電ビア２３４０の諸部分の上に重ね合わされたバリア層２３５１を露出させ、間隙２３２６ａ及び間隙２３２６ｂを形成することができる。

その後、図２４Ｂに示すように、導電性接合材料の領域が、バリア層２３５１の諸部分に接触して、緩和チャネル２３５５の諸部分内に延在するように、導電性接合材料２３１１ａ及び導電性接合材料２３１１ｂを、対応する間隙２３２６ａ及び間隙２３２６ｂ内に堆積させることができる。最終的に、図２３を再び参照すると、基板２３２０の第１表面２３２１から、マスク層２３２５の残余部分を除去することにより、基板の第１表面の上方に延在する、導電性接合材料２３１１ａ及び導電性接合材料２３１１ｂの領域を残すことができる。

図２５に示す構成要素２５１０は、図１１Ａに関連して上述された構成要素１１１０と同じであるが、ただし、構成要素２５１０は、それぞれが緩和チャネル２５５５を有する、複数の導電ビア２５４０を有し、基板２５２０の第１表面２５２１の緩和チャネル内に、低応力材料２５１２を配置することができる。低応力材料２５１２は、導電性（例えば、はんだ又は導電性接着ペースト）、非導電性（例えば、ポリマー又は別の誘電材料）、又は、ポリマー発泡体などの多孔質の導電材料若しくは非導電材料とすることができる。そのような材料は、低い弾性係数を有し得るか、又は、その材料は、負荷の下で圧縮することが可能な、十分な収縮可能な孔を有し得る。

半導体要素２５２０が、例えばシリコンから作製された、半導体基板を含む実施形態では、第１表面２５２１、及び／又は第１表面２５２１の下方に位置する、その半導体基板の能動デバイス領域２５２４内に、１つ又は複数の半導体デバイス（例えば、トランジスタ、ダイオードなど）を配置することができる。構成要素２５１０はまた、基板２５２０の第１表面、及び導電ビア２５４０の露出表面の上に重ね合わされる、ＢＥＯＬ層２５６０も有し得る。ＢＥＯＬ層２５６０は、絶縁性誘電材料２５６１と、外部構成要素との相互接続のための、導電ビア２５４０とＢＥＯＬ層２５６０の上面２５６６に露出した導電端子２５６４との間に延在する、導電リード２５６２（導電トレース及び導電ビア）とを含み得る。

一実施形態では、各導電ビアは、第１表面に平行な水平面Ｐ’内の方向での、最大幅Ｗ５を有し得るものであり、この最大幅は、第１表面の５マイクロメートルの範囲内に位置する。複数の導電ビア２５４０は、それらの導電ビアのうちの任意の２つの隣り合う導電ビアの、対応する鉛直中心軸２５４９間に、水平面Ｐ’内での最小ピッチ２５４８を画定することができ、この最小ピッチは、それらの隣り合う導電ビアのそれぞれの最大幅の、３倍未満である。特定の実施例では、導電ビア２５４０のうちの任意の２つの隣り合う導電ビア間の最小ピッチ２５４８は、それらの隣り合う導電ビアのそれぞれの最大幅の、２倍未満とすることができる。例示的実施形態では、導電ビア２５４０のうちの任意の２つの隣り合う導電ビア間の最小ピッチ２５４８は、それらの隣り合う導電ビアのそれぞれの最大幅の、１．２倍未満とすることができる。

図２６Ａに示す導電ビア２６４０ａ及び図２６Ｂに示す導電ビア２６４０ｂは、図３Ａ及び図３Ｂに関連して上述された導電ビア３４０と同じであるが、ただし、導電ビア２６４０ａ及び導電ビア２６４０ｂは、基板２６２０内の、対応するテーパ状開口部２６３０ａ及びテーパ状開口部２６３０ｂの内部に延在する。そのようなテーパ状開口部２６３０ａ又はテーパ状開口部２６３０ｂは、基板２６２０の第１表面２６２１と第２表面２６２２との間で、いずれかの方向でテーパ状にすることができる。図２６Ａに示すように、テーパ状開口部２６３０ａは、楕円放物面形状、双曲面形状、又は曲線形状を有し得る（すなわち、この開口部は、曲線形状を有する内壁２６３２ａによって境界される）。図２６Ｂに示すように、テーパ状開口部２６３０ｂは、円錐台形状を有し得る。特定の実施例では、開口部２６３０ａ又は開口部２６３０ｂなどのテーパ状開口部は、等方性エッチングに続く異方性エッチングによって、形成することができる。

一実施例では、開口部の一部分、又は開口部２６３０ａ若しくは開口部２６３０ｂの全体は、基板の第１表面に垂直な平面内で曲線状の断面形状を画定する表面によって、境界することができ、そのような曲線状の開口部構造は、一方の表面（第１表面又は第２表面のいずれか）からの基板の等方性エッチングにより、基板を部分的に貫通して延在する空洞部を形成することによって、形成することができ、次いで、基板の反対側表面から材料を除去することによって、基板を薄化することができ、次いで、その反対側表面から異方性エッチングを実行することにより、その空洞部を、基板を完全に貫通して延在する開口部へと拡張することができる。

第２表面２６２２よりも第１表面２６２１で小さい直径を有する、テーパ状開口部２６３０ａ又はテーパ状開口部２６３０ｂは、温度変化の間に、能動デバイス領域などの第１表面の構造体を保護するために役立ち得るものであり、これは、導電ビアの材料の熱膨張係数と基板の材料の熱膨張係数との間に著しい差異が存在する場合に、ポンピング、すなわち、基板に対する導電ビアの鉛直運動を防ぐために、このテーパ状開口部が役立ち得るためである。

図２６Ａ及び図２６Ｂに示すように、開口部２６３０ａ及び開口部２６３０ｂは、対応する導電ビア２６４０ａ及び導電ビア２６４０ｂの露出表面内に延在する、緩和チャネル２６５５を有する。特定の実施例では、開口部２６３０ａ又は開口部２６３０ｂなどのテーパ状開口部は、緩和チャネル２６５５を有さずに提供することができる。

図２７Ａ〜２７Ｄに示す構成要素２７０１、２７０２、２７０３、及び構成要素２７０４は、図２１Ａに示す構成要素２１０１の変形形態であるが、楕円放物面形状、双曲面形状、又は曲線形状を有し得る、図２６Ａに示すテーパ状開口部２６３０ａと同じテーパ状開口部２７３０を有する。特定の実施例では、図２７Ａ〜２７Ｄのテーパ状開口部２７３０は、図２６Ｂに示すテーパ状開口部２６３０ｂのような円錐台形状を有し得る。

図２７Ａに示す構成要素２１０１は、図２１Ａに示す導電ポスト２１４１と同じである導電ポスト２７４１ａを有し得る。一実施例では、導電ポスト２７４１ａは、その導電ポストの露出表面の上に重ね合わされる、導電性接合材料を有し得る。図２１Ａと同様に、導電ポスト２７４１ａは、導電ビア２７４０の露出表面の上に重ね合わせることができるが、この導電ポストは、緩和チャネル２７５５の上には重ね合わせることができない。特定の実施形態では、緩和チャネル２７５５は、図２１Ａに示す誘電体層２１２３などの、基板２７２０の第１表面２７２１の上に重ね合わされる誘電体層の一部分で、充填することができる。

図２７Ｂに示す構成要素２１０２は、図２７Ａに示す構成要素２１０１の変形形態である。構成要素２１０２は、導電ビア２７４０の露出表面及び緩和チャネル２７５５の上に重ね合わせることが可能な、導電ポスト２７４１ｂを有し得る。特定の実施形態では、緩和チャネル２７５５は、基板２７２０の第１表面２７２１の、緩和チャネル２７５５内に配置される低応力材料２７１２で、充填することができる。低応力材料２７１２は、導電性（例えば、はんだ又は導電性接着ペースト）、非導電性（例えば、ポリマー又は別の誘電材料）、又は、ポリマー発泡体などの多孔質の導電材料若しくは非導電材料とすることができる。そのような材料は、低い弾性係数を有し得るか、又は、その材料は、負荷の下で圧縮することが可能な、十分な収縮可能な孔を有し得る。

図２７Ｃに示す構成要素２１０３及び図２７Ｄに示す構成要素２１０４は、図２７Ａに示す構成要素２１０１の更なる変形形態である。構成要素２１０３及び構成要素２１０４は、導電ビア２７４０の露出表面の上に重ね合わせることが可能な、対応する導電ポスト２７４１ｃ又は導電ポスト２７４１ｄを有し得るが、これらの対応する導電ポストは、緩和チャネル２７５５の上には重ね合わせることができない。図２７Ｃに示す導電ポスト２７４１ｃ及び図２７Ｄに示す導電ポスト２７４１ｄは、テーパ形状、例えば、楕円放物面形状、双曲面形状、又は曲線形状を有し得る（すなわち、この導電ポストは、基板の第１表面に概して垂直な方向で曲線形状を有する、外側表面を有する）。特定の実施例では、導電ポスト２７４１ｃ及び導電ポスト２７４１ｄは、円錐台形状を有し得る。

図２７Ｃに示すように、導電ポスト２７４１ｃは、基板２７２０の第１表面２７２１に隣接する基底部でより広く、第１表面から隔たった先端部でより狭い、テーパ形状を有する。図２７Ｄに示すように、導電ポスト２７４１ｄは、基板２７２０の第１表面２７２１に隣接する基底部でより狭く、第１表面から隔たった先端部でより広い、テーパ形状を有する。

ここで図２８Ａを参照すると、構成要素２８０１は、図５Ａに示す導電ビア５４０ａ並びに図２７Ｃに示す導電２７４０及び導電ポスト２７４１ｃの一部の特徴を有する、導電ビア２８４０を含む。図２８Ｂは、以下で説明するような、代替的なテーパ形状を有する開口部２８３０’を有する、構成要素２８０１の変形形態である構成要素２８０２を示す。

図５Ａに示す導電ビア５４０ａと同様に、導電ビア２８４０は、緩和チャネル２８５５を含み得るものであり、この導電ビアは、楕円又は卵形の形状を有し得るものであり、この導電ビアは、第２の寸法Ｌ４よりも大きい第１の寸法Ｌ３を画定し、これらの第１の寸法及び第２の寸法は、図１Ａに関連して示され、説明された、緩和平面Ｐ内に位置するものである。特定の実施例では、Ｌ３は、Ｌ４よりも、例えば、６倍又は８倍大きいなどの、数倍大きいものにすることができる。

図２８Ａに示すように、緩和チャネル２８５５、及び導電ビアが中に延在する開口部２８３０は、それぞれ、基板の第１表面に概して平行な平面内で、楕円又は卵形の断面形状を有し得る。一実施例では、そのような楕円又は卵形の形状を有する導電ビア２８４０、及び、その導電ビア２８４０から延出する複数の導電ポスト２８４１は、構成要素２８０１内部での電力分配又は接地（すなわち、基準電位）分配のために使用することができる。特定の実施例では、導電ビア２８４０は、細長形の断面形状を有し得るものであり、この導電ビアは、第１の方向での長さ（例えば、第１の寸法Ｌ３）、及び第１の方向を横断する第２の方向での幅（例えば、第２の寸法Ｌ４）を画定し、これらの第１の方向及び第２の方向は、基板２８２０の第１表面２８２１に垂直な平面の内部にあり、長さは幅よりも大きい。

第１表面２８２１、及び／又は第１表面２８２１の下方に位置する、その１つ以上の能動デバイス領域２８２４内に、１つ又は複数の半導体デバイス（例えば、トランジスタ、ダイオードなど）を配置することができる。能動デバイス領域２８２４は、単一の構成要素２８０１内の隣り合う導電ビア２８４０の間に位置し得る。図２８Ａに示す実施例では、１つ以上の能動デバイス領域２８２４を、導電ビア２８４０の第１の寸法Ｌ３の方向に対して実質的に平行に方向付けることができ、かつ１つ以上の能動デバイス領域を、導電ビアの第２の寸法Ｌ４の方向に対して実質的に平行に方向付けることができる。

図２７Ｃに示す構成要素２７０３と同様に、構成要素２８０１は、基板２８２０内の対応するテーパ状開口部２８３０内部に延在する、１つ以上の導電ビア２８４０を含み得る。そのようなテーパ状開口部２８３０は、基板２８２０の第１表面２８２１と第２表面２８２２との間で、いずれかの方向でテーパ状にすることができる。図２８Ａに示す実施例では、開口部２８３０は、その第２表面２８２２の平面内での断面よりも小さい面積を有する、第１表面２８２１の平面内での断面を有し得ることにより、この開口部は、第２表面から第１表面に向けてテーパ状になる。

別の実施例では、図２８Ｂに示すように、開口部２８３０’は、その第２表面２８２２の平面内での断面よりも大きい面積を有する、第１表面２８２１の平面内での断面を有し得ることにより、この開口部は、第１表面から第２表面に向けてテーパ状になる。そのようなテーパ状開口部２８３０又はテーパ状開口部２８３０’は、上述のような、楕円放物面形状、双曲面形状、又は曲線形状を有し得る。特定の実施例では、開口部２８３０又は開口部２８３０’などのテーパ状開口部は、等方性エッチングに続く異方性エッチングによって、形成することができる。

図２７Ｃに示す構成要素２７０３と同様に、構成要素２８０１は、特定の導電ビア２８４０の露出表面２８５０の上に重ね合わせることが可能な、１つ以上の導電ポスト２８４１を含み得るが、これらの導電ポストは、緩和チャネル２８５５の上には重ね合わせることができない。導電ポスト２８４１は、テーパ形状、例えば、上述のような、楕円放物面形状、双曲面形状、又は曲線形状を有し得る。特定の実施例では、導電ポスト２８４１は、円錐台形状を有し得る。

図２８Ａに示すように、導電ポスト２８４１は、基板２８２０の第１表面２８２１に隣接する基底部でより広く、第１表面から隔たった先端部でより狭い、テーパ形状を有する。特定の実施例では、構成要素２８４０は、本明細書での様々な実施形態に関連して上述された導電ポストの形状などの、任意の他の形状を有する、１つ以上の導電ポストを含み得る。

上述の構成要素は、図２９に示すように、多種多様な電子システムの構築に利用することができる。例えば、本発明の更なる実施形態によるシステム２８００は、上述のような超小型電子組立体２８０６を、他の電子構成要素２８０８及び電子構成要素２８１０と併せて含む。図示の実施例では、構成要素２８０８は半導体チップであり、その一方で、構成要素２８１０はディスプレイ画面であるが、任意の他の構成要素を使用することもできる。当然ながら、図２９では、説明の明瞭性のために、２つの追加構成要素のみが示されるが、このシステムは、任意数のそのような構成要素を含み得る。超小型電子組立体２８０６は、上述の構成要素のうちのいずれかとすることができる。更なる変形例では、任意数のそのような超小型電子組立体２８０６を使用することができる。

超小型電子組立体２８０６並びに構成要素２８０８及び構成要素２８１０は、概略的に破線で示される、共通のハウジング２８０１内に実装することができ、必要に応じて、互いに電気的に相互接続されることにより、所望の回路を形成することができる。図示の例示的システムでは、このシステムは、フレキシブルプリント回路板などの回路パネル２８０２を含み得るものであり、この回路パネルは、構成要素を互いに相互接続する、多数の導電体２８０４（図２９では、そのうちの１つのみを示す）を含み得る。しかしながら、これは単に例示的なものであり、電気的接続を作り出すための、任意の好適な構造体を使用することができる。

ハウジング２８０１は、例えば、携帯電話又は携帯情報端末で使用可能なタイプの、携帯用ハウジングとして示され、このハウジングの表面に、画面２８１０を露出させることができる。構造体２８０６が、撮像チップなどの受光素子を含む場合は、その構造体に光を導くために、レンズ２８１１又は他の光学素子もまた提供することができる。この場合も、図２９に示す簡略化されたシステムは、単に例示的なものであり、上述の構造体を使用して、デスクトップコンピュータ、ルーターなどの、通常は固定構造体と見なされるシステムを含めた、他のシステムを作製することができる。

能動デバイス領域を中に有するシリコン基板のみが、図１Ａ及び図１Ｂに示す実施形態に関連して示され、説明されているが、本明細書で説明される構成要素のうちのいずれの基板も、上述のように、シリコン、又は、ガラス、セラミックなどの誘電材料、複合材料、あるいは対称又は非対称の積層体で作製することができる。基板がシリコンで作製される場合、本明細書で説明される実施形態のうちのいずれの任意のそのような基板も、その基板の１つ以上の能動デバイス領域内に、能動半導体デバイスを含み得る。

本明細書で開示される、開口部、孔、及び導電性要素は、２０１０年７月２３日に出願された、同時係属の、本発明の同一譲受人に譲渡された米国特許出願第１２／８４２，５８７号、同第１２／８４２，６１２号、同第１２／８４２，６５１号、同第１２／８４２，６６９号、同第１２／８４２，６９２号、及び同第１２／８４２，７１７号で、並びに米国特許出願公開第２００８／０２４６１３６号で、より詳細に開示されるようなプロセスによって形成することができ、それらの開示は、参照により本明細書に組み込まれる。

本明細書では、具体的な実施形態を参照して本発明が説明されているが、これらの実施形態は、本発明の原理及び適用の単なる例示に過ぎないことを理解されたい。それゆえ、それらの例示的実施形態には、添付の特許請求の範囲によって定義されるような、本発明の趣旨及び範囲から逸脱することなく、数多くの修正を加えることができ、かつ他の配置構成を考案することができる点を理解されたい。

様々な従属請求項、及びそれらの請求項に記載される特徴は、最初の請求項で提示されるものとは異なる方式で組み合わせることができる点が、理解されるであろう。個々の実施形態に関連して説明される特徴は、説明される実施形態の他の特徴と共有することができる点もまた、理解されるであろう。

本発明は、広範な産業上の利用可能性を享受するものであり、それらの産業上の利用可能性としては、超小型電子パッケージ、及び超小型電子パッケージユニットの製造方法が挙げられるが、これらに限定されない。

Claims (83)

1. 構成要素であって、
   第１表面、前記第１表面とは反対側の第２表面、及び前記第１表面から前記第２表面に向けて延在する開口部を有する基板であって、前記開口部が、前記第１表面から離れる方向に延在する内壁を有し、誘電材料が前記内壁に露出する、基板と、
   前記開口部内部に延在し、かつ前記第１表面に隣接して前記開口部内部に緩和チャネルを画定する導電ビアであって、前記緩和チャネルが、前記第１表面に平行な平面の方向での、前記内壁からの第１の距離の範囲内、かつ前記第１表面の下方５マイクロメートルの範囲内に、縁部を有し、前記第１の距離が、１マイクロメートル及び前記平面内での前記開口部の最大幅の５パーセントのうちの小さいほうであり、前記縁部が、前記内壁の周囲の少なくとも５パーセントにわたるように、前記内壁に沿って延在する伝導ビアとを含む構成要素。
2. 前記基板が、２０ｐｐｍ／℃以下の、前記基板の平面内での実効ＣＴＥを有する、請求項１に記載の構成要素。
3. 前記基板が、半導体材料、セラミック、ガラス、又は複合材料のうちの１つから本質的になる、請求項１に記載の構成要素。
4. 前記基板が、前記導電ビアのＣＴＥに整合するように調整された、前記基板の平面内での実効ＣＴＥを有する複合材料を含む、請求項１に記載の構成要素。
5. 前記基板が、前記第１表面に隣接する能動デバイス領域を有し、前記平面が、前記能動デバイス領域の下方に位置する、請求項１に記載の構成要素。
6. 前記平面が、前記能動デバイス領域の１マイクロメートル下方に位置する、請求項５に記載の構成要素。
7. 前記基板が、前記第１表面に隣接する能動デバイス領域を有し、前記能動デバイス領域内部の少なくとも一部の能動半導体デバイスが、前記開口部の前記最大幅の３倍の、前記開口部からの前記平面内での距離の範囲内に存在する、請求項１に記載の構成要素。
8. 前記基板が、前記第１表面に隣接する能動デバイス領域を有し、前記能動デバイス領域内部の少なくとも一部の能動半導体デバイスが、前記開口部の前記最大幅の２倍の、前記開口部からの前記平面内での距離の範囲内に存在する、請求項１に記載の構成要素。
9. 前記基板が、前記第１表面に隣接する能動デバイス領域を有し、前記能動デバイス領域内部の少なくとも一部の能動半導体デバイスが、前記開口部の前記最大幅の１倍の、前記開口部からの前記平面内での距離の範囲内に存在する、請求項１に記載の構成要素。
10. 前記基板が、前記誘電材料から本質的になる、請求項１に記載の構成要素。
11. 前記基板が、ガラス又はセラミックから本質的になる、請求項１０に記載の構成要素。
12. 前記基板が、半導体材料から本質的になり、前記誘電材料が、前記開口部内部で前記半導体材料の上に重ね合わされる誘電体層である、請求項１に記載の構成要素。
13. 前記内壁の一部分が、前記緩和チャネル内部に露出する、請求項１に記載の構成要素。
14. 前記緩和平面内での、前記内壁からの半径方向での前記緩和チャネルの幅が、５マイクロメートル未満である、請求項１に記載の構成要素。
15. 前記緩和平面内での、前記内壁からの半径方向での前記緩和チャネルの幅が、１マイクロメートル未満である、請求項１に記載の構成要素。
16. 前記緩和平面内での、前記内壁からの半径方向での前記緩和チャネルの幅が、０．２マイクロメートル未満である、請求項１に記載の構成要素。
17. 前記基板の前記第１表面の下方の前記緩和チャネルの深さが、最大で、前記開口部の前記最大幅の２倍である、請求項１に記載の構成要素。
18. 前記基板の前記第１表面の下方の前記緩和チャネルの深さが、最大で、前記開口部の前記最大幅に等しい、請求項１に記載の構成要素。
19. 前記基板の前記第１表面の下方の前記緩和チャネルの深さが、最大で、前記開口部の前記最大幅の半分である、請求項１に記載の構成要素。
20. 前記緩和チャネルが、内側緩和チャネルであり、前記基板が誘電材料を有し、前記誘電材料の第１表面が前記開口部の前記内壁に露出しかつ前記開口部の前記内壁を画定し、前記基板が、前記基板の前記第１表面に隣接しかつ前記誘電材料の前記第１表面とは反対側の前記誘電材料の第２表面に隣接する外側緩和チャネルを有する、請求項１に記載の構成要素。
21. 前記基板の前記第１表面の下方の前記外側緩和チャネルの深さが、前記基板の前記第１表面の下方の前記内側緩和チャネルの深さよりも大きい、請求項２０に記載の構成要素。
22. 前記外側緩和チャネル内部に配置された誘電材料を更に備える、請求項２０に記載の構成要素。
23. 前記緩和チャネルが、前記導電ビアの材料の一部分によって互いに隔てられた複数の離散的緩和チャネルのうちの、１つの緩和チャネルである、請求項１に記載の構成要素。
24. 前記複数の離散的緩和チャネルが、総体として、前記導電ビアの前記周囲の少なくとも５０％にわたって延在する、請求項２３に記載の構成要素。
25. 前記複数の離散的緩和チャネルが、少なくとも１つのリング形状チャネルを含む、請求項２３に記載の構成要素。
26. 前記緩和チャネルが、前記導電ビアの全周にわたって延在する、請求項１に記載の構成要素。
27. 前記内壁の一部分が、前記導電ビアの前記全周にわたって、前記緩和チャネル内部に露出する、請求項２６に記載の構成要素。
28. 前記平面内での、前記内壁からの半径方向での前記緩和チャネルの幅が、前記導電ビアの前記周囲にわたって変化する、請求項２６に記載の構成要素。
29. 前記平面が、前記第１表面の５マイクロメートル下方に位置する、請求項１に記載の構成要素。
30. 前記緩和チャネルが、前記構成要素のＢＥＯＬ層の上面まで延在する、請求項１に記載の構成要素。
31. 前記構成要素のＢＥＯＬ層が、前記緩和チャネルの上に重ね合わされる、請求項１に記載の構成要素。
32. 前記緩和チャネルが、前記基板の前記第１表面に対して傾斜する、テーパ状の内縁部を画定する、請求項１に記載の構成要素。
33. 前記緩和チャネル内部に、前記導電ビアに接合されたはんだを更に備える、請求項１に記載の構成要素。
34. 前記緩和チャネル内部に配置されたポリマーを更に備える、請求項１に記載の構成要素。
35. 前記ポリマーが、前記導電ビアの材料によって完全に包囲される、請求項３４に記載の構成要素。
36. 前記内壁に隣接して配置されたバリアメタル層を更に備える、請求項１に記載の構成要素。
37. 前記バリアメタル層の一部分が、前記緩和チャネル内部に露出する、請求項３６に記載の構成要素。
38. 前記導電ビアの上面から延出する導電ポストを更に備える、請求項１に記載の構成要素。
39. 前記導電ポストが、銅、銅合金、及びニッケルのうちの少なくとも１つから本質的になる、請求項３８に記載の構成要素。
40. 前記導電ポストが、前記緩和チャネルの上には重ね合わされない、請求項３８に記載の構成要素。
41. 前記導電ポストが、テーパ形状を有し、前記導電ポストが、前記導電ビアの前記上面に隣接する前記導電ポストの基底部での第１の幅、及び前記上面から隔たった前記導電ポストの先端部での第２の幅を有し、前記第１の幅及び前記第２の幅が、前記基板の前記第１表面に平行な方向であり、前記第２の幅が前記第１の幅とは異なる、請求項３８に記載の構成要素。
42. 前記導電ポストの少なくとも一部分が、前記基板の前記第１表面に垂直な平面内で曲線状の断面形状を画定する、外側表面を有する、請求項３８に記載の構成要素。
43. 前記導電ビアの上面から延出する、複数の導電ポストを更に備える、請求項１に記載の構成要素。
44. 前記導電ビアが、前記基板の前記第１表面に平行な平面内で、非円形の断面形状を有する、請求項１に記載の構成要素。
45. 前記導電ビアが、細長形の断面形状を有し、前記導電ビアが、第１の方向での長さ、及び前記第１の方向を横断する第２の方向での幅を画定し、前記第１の方向及び前記第２の方向が、前記基板の前記第１表面に平行な平面の内部にあり、前記長さが前記幅よりも大きい、請求項４４に記載の構成要素。
46. 前記開口部が、前記第１表面と前記第２表面との間に延在する貫通開口部である、請求項１に記載の構成要素。
47. 前記開口部が、テーパ形状を有し、前記開口部が、前記第１表面での第１の幅、及び前記第２表面での第２の幅を有し、前記第１の幅及び前記第２の幅が、前記基板の前記第１表面に平行な方向であり、前記第１の幅が前記第２の幅よりも小さい、請求項４６に記載の構成要素。
48. 前記開口部の少なくとも一部分が、前記基板の前記第１表面に垂直な平面内で曲線状の断面形状を画定する表面によって、境界される、請求項４７に記載の構成要素。
49. 前記緩和チャネルが第１緩和チャネルであり前記平面が第１の平面であり、前記導電ビアが、前記第２表面に隣接して前記開口部内部に第２緩和チャネルを更に画定し、前記第２緩和チャネルが、前記第２表面に平行な第２の平面の方向での前記内壁からの第２の距離の範囲内かつ前記第２表面の下方５マイクロメートルの範囲内に縁部を有し、前記第２の距離が、１マイクロメートル及び前記第２の平面内での前記開口部の最大幅の５パーセントのうちの小さいほうであり、前記第２緩和チャネルの前記縁部が、前記内壁の前記周囲の少なくとも５パーセントにわたるように前記内壁に沿って延在する、請求項４６に記載の構成要素。
50. 前記導電ビアが、前記基板の前記第１表面の下方に位置する外側接触表面を有する、請求項１に記載の構成要素。
51. 前記構成要素が、前記導電ビアに対する外部応力の印加から生じる前記平面内部での前記導電ビア内の応力を、２００ＭＰａを下回るまで低減するように構成される、請求項１に記載の構成要素。
52. 請求項１に記載の構成要素、及び前記構成要素に電気的に接続される１つ以上の追加的電子構成要素を備える、システム。
53. ハウジングを更に備え、前記構成要素及び前記追加的電子構成要素が、前記ハウジングに実装される、請求項５２に記載のシステム。
54. 構成要素であって、
    対向する第１表面及び第２表面を有する、半導体領域を含む基板と、
    前記第１表面から前記第２表面に向けて前記基板内部に延在する開口部であって、前記第１表面から離れる方向に延在する内壁を有し、前記内壁に無機誘電材料が露出し、前記第１表面に平行な平面の方向で、かつ前記第１表面の下方５マイクロメートルの範囲内に、最大幅を有する、開口部と、
    前記開口部内部に延在する中実の金属導電ビアと、
    前記半導体領域の前記第１表面に隣接する能動デバイス領域と、を備え、前記能動デバイス領域内部の少なくとも一部の能動半導体デバイスが、前記開口部の前記最大幅の３倍の前記平面内での前記内壁からの距離の範囲内に存在する、構成要素。
55. 前記能動デバイス領域内部の少なくとも一部の能動半導体デバイスが、前記開口部の前記最大幅の２倍の、前記平面内での前記内壁からの距離の範囲内に存在する、請求項５４に記載の構成要素。
56. 前記能動デバイス領域内部の少なくとも一部の能動半導体デバイスが、前記開口部の前記最大幅の１倍の、前記平面内での前記内壁からの距離の範囲内に存在する、請求項５４に記載の構成要素。
57. 前記導電ビアが、前記第１表面に隣接して前記開口部内部に緩和チャネルを画定し、前記緩和チャネルが、前記平面の方向での前記内壁からの第１の距離の範囲内に縁部を有し、前記第１の距離が、１マイクロメートル及び前記平面内での前記開口部の前記最大幅の５パーセントのうちの小さいほうであり、前記縁部が、前記内壁の周囲の少なくとも５パーセントにわたるように前記内壁に沿って延在する、請求項５４に記載の構成要素。
58. 構成要素であって、
    対向する第１表面及び第２表面を有する、半導体領域を含む基板と、
    それぞれが前記第１表面から前記第２表面に向けて前記基板内部に延在する、複数の開口部であって、各開口部が、前記第１表面から離れる方向に延在する内壁、及び前記内壁に露出する無機誘電材料を有し、各開口部が、前記第１表面に平行な平面の方向で、かつ前記第１表面の下方５マイクロメートルの範囲内に、最大幅を有する、複数の開口部と、
    各導電ビアが、前記開口部のうちの対応する１つの内部に延在し、前記複数の導電ビアが、前記導電ビアのうちの任意の２つの隣り合う導電ビアの中心間に、前記平面内での最小ピッチを画定し、前記最小ピッチが、前記隣り合う導電ビアが中に延在する前記開口部のそれぞれの前記最大幅の３倍未満である複数の中実の金属導電ビアとを備える構成要素。
59. 前記最小ピッチが、前記隣り合う導電ビアが中に延在する前記開口部のそれぞれの前記最大幅の２倍未満である、請求項５８に記載の構成要素。
60. 前記最小ピッチが、前記隣り合う導電ビアが中に延在する前記開口部のそれぞれの前記最大幅の、１．２倍未満である、請求項５８に記載の構成要素。
61. 前記導電ビアのうちの少なくとも一部が、それぞれ前記第１表面に隣接して前記対応する開口部内部に緩和チャネルを画定し、各緩和チャネルが、前記平面の方向での前記対応する内壁からの第１の距離の範囲内に縁部を有し、前記第１の距離が、１マイクロメートル及び前記平面内での前記対応する開口部の前記最大幅の５パーセントのうちの小さいほうであり、前記縁部が、前記内壁の周囲の少なくとも５パーセントにわたるように前記対応する内壁に沿って延在する、請求項５８に記載の構成要素。
62. 構成要素であって、
    対向する第１表面及び第２表面を有する、半導体領域を含む基板と、
    前記第１表面から前記第２表面に向けて前記基板内部に延在する開口部であって、前記第１表面から離れる方向に延在する内壁を有し、無機誘電材料が前記内壁に露出する開口部と、
    前記開口部内部に延在し、かつ前記第１表面に垂直な方向で前記基板の前記第１表面の下方に位置する外側接触表面を有する中実の金属導電ビアと、
    前記外側接触表面で前記導電ビアに接合され、かつ前記基板の前記第１表面の下方で前記開口部内部に延在するはんだと、を備える構成要素。
63. 前記導電ビアが、前記外側接触表面に隣接して前記開口部内部に緩和チャネルを画定し、前記緩和チャネルが前記第１表面に平行な平面の方向での前記内壁からの第１の距離の範囲内、かつ前記第１表面の下方５マイクロメートルの範囲内に縁部を有し、前記第１の距離が、１マイクロメートル及び前記平面内での前記開口部の最大幅の５パーセントのうちの小さいほうであり、前記縁部が、前記内壁の周囲の少なくとも５パーセントにわたるように前記内壁に沿って延在する、請求項６２に記載の構成要素。
64. 構成要素であって、
    第１表面、前記第１表面とは反対側の第２表面、及び前記第１表面から前記第２表面に向けて延在する開口部を有する基板であって、前記開口部が、前記第１表面から離れる方向に延在する内壁を有する基板と、
    導電ビアであって、前記開口部内部に延在し、かつ前記第１表面に隣接して前記開口部内部に少なくとも１つの毛管チャネルを画定し、前記毛管チャネルのうちの少なくとも１つが、前記第１表面に平行な平面の方向での前記内壁からの第１の距離の範囲内、かつ前記第１表面の下方５マイクロメートルの範囲内に縁部を有し、前記第１の距離が１マイクロメートル及び前記平面内での前記開口部の最大幅の５パーセントのうちの小さいほうであり、前記縁部が、前記内壁の周囲の少なくとも５パーセントにわたるように前記内壁に沿って延在し、各毛管チャネルが５マイクロメートル未満の、前記平面内の前記方向での最大幅を有する導電ビアとを備える構成要素。
65. 前記少なくとも１つの毛管チャネル内部で前記導電ビアに接合された、はんだを更に備える、請求項６４に記載の構成要素。
66. 前記導電ビアの外側接触表面から延出する、導電ポストを更に備える、請求項６４に記載の構成要素。
67. 前記導電ポストが、前記導電ポストの基底表面から前記導電ポスト内に延出する、少なくとも１つの毛管チャネルを有し、前記構成要素が、前記導電ビアと前記導電ポストとを接合し、かつ前記導電ビア及び前記導電ポストの前記少なくとも１つの毛管チャネル内部に延在するはんだを更に備える、請求項６６に記載の構成要素。
68. 前記はんだが、前記基板の前記第１表面上には延在しない、請求項６７に記載の構成要素。
69. 構成要素の製造方法であって、
    基板内の開口部内部に延在する導電ビアを形成することであって、前記開口部が、前記基板の第１表面から前記第１表面とは反対側の第２表面に向けて延在し、前記開口部が、前記第１表面から離れる方向に延在する内壁を有し、誘電材料が前記内壁に露出する、導電ビアを形成することと、
    前記第１表面に隣接して、前記開口部内部に緩和チャネルを画定するために、前記導電ビアの材料を除去することであって、前記緩和チャネルが、前記第１表面に平行な平面の方向での前記内壁からの第１の距離の範囲内、かつ前記第１表面の下方５マイクロメートルの範囲内に縁部を有し、前記第１の距離が、１マイクロメートル及び前記緩和平面内での前記開口部の最大幅の５パーセントのうちの小さいほうであり、前記縁部が、前記内壁の周囲の少なくとも５パーセントにわたるように前記内壁に沿って延在する、材料を除去することとを含む方法。
70. 前記基板が、前記第１表面に隣接する能動デバイス領域を有し、前記平面が、前記能動デバイス領域の下方に位置する、請求項６９に記載の方法。
71. 前記基板が、前記誘電材料から本質的になる、請求項６９に記載の方法。
72. 前記基板が、ガラス又はセラミックから本質的になる、請求項７１に記載の方法。
73. 前記基板が、半導体材料から本質的になり、前記導電ビアを形成する前記工程の前に、前記開口部内部の前記基板材料の上に重ね合わされる、前記誘電材料の層を形成することを更に含み、前記誘電体層が、前記開口部の前記内壁を画定する、請求項６９に記載の方法。
74. 前記開口部が、前記第１表面と前記第２表面との間に延在する貫通開口部である、請求項６９に記載の方法。
75. 前記開口部が、テーパ形状を有し、前記開口部が、前記第１表面での第１の幅、及び前記第２表面での第２の幅を有し、前記第１の幅及び前記第２の幅が、前記基板の前記第１表面に平行な方向であり、前記第１の幅が前記第２の幅よりも小さい、請求項７４に記載の方法。
76. 前記開口部の少なくとも一部分が、前記基板の前記第１表面に垂直な平面内で曲線状の断面形状を画定する表面によって、境界される、請求項７５に記載の方法。
77. 前記開口部が、前記基板の等方性エッチングに続く前記基板の異方性エッチングによって形成される、請求項７５に記載の方法。
78. 前記緩和チャネルが第１緩和チャネルであり、前記平面が第１の平面であり、前記方法が、前記第２表面に隣接して、前記開口部内部に第２緩和チャネルを画定するために、前記導電ビアの材料を除去することを更に含み、前記第２緩和チャネルが、前記第２表面に平行な第２の平面の方向での、前記内壁からの第２の距離の範囲内、かつ前記第２表面の下方５マイクロメートルの範囲内に、縁部を有し、前記第２の距離が、１マイクロメートル及び前記第２の平面内での前記開口部の最大幅の５パーセントのうちの小さいほうであり、前記第２緩和チャネルの前記縁部が、前記内壁の前記周囲の少なくとも５パーセントにわたるように、前記内壁に沿って延在する、請求項７４に記載の方法。
79. 前記緩和チャネル内部にポリマー材料を堆積させることを更に含む、請求項６９に記載の方法。
80. 前記ポリマー材料を堆積させる前記工程が、前記ポリマーの外側表面に、前記導電ビアの外側接触表面の一部分が露出するように実行される、請求項７９に記載の方法。
81. 前記導電ビアの前記外側接触表面と接触させて、導電ポストを形成することを更に含む、請求項８０に記載の方法。
82. 前記導電ポストが、前記緩和チャネルのうちの少なくとも１つの上には重ね合わされない、請求項８１に記載の方法。
83. 前記導電ビアの前記外側接触表面と接触させて、複数の導電ポストを形成することを更に含む、請求項８０に記載の方法。

Images