KR102139559B1 - 감소된 응력의 tsv 및 인터포저 구조체 - Google Patents

감소된 응력의 tsv 및 인터포저 구조체 Download PDF

Info

Publication number
KR102139559B1
KR102139559B1 KR1020157000401A KR20157000401A KR102139559B1 KR 102139559 B1 KR102139559 B1 KR 102139559B1 KR 1020157000401 A KR1020157000401 A KR 1020157000401A KR 20157000401 A KR20157000401 A KR 20157000401A KR 102139559 B1 KR102139559 B1 KR 102139559B1
Authority
KR
South Korea
Prior art keywords
substrate
opening
layer
wall
conductive
Prior art date
Application number
KR1020157000401A
Other languages
English (en)
Other versions
KR20150021996A (ko
Inventor
사이프리안 에메카 우조
찰스 쥐. 워이치크
테런스 캐스키
키쇼어 브이. 데사이
화이리앙 웨이
크레이그 미첼
벨가셈 하바
Original Assignee
인벤사스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인벤사스 코포레이션 filed Critical 인벤사스 코포레이션
Publication of KR20150021996A publication Critical patent/KR20150021996A/ko
Application granted granted Critical
Publication of KR102139559B1 publication Critical patent/KR102139559B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13565—Only outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

구성체(10)는 기판(20) 및 개구(30)내에서 연장되는 도전성 비아(40)를 포함할 수 있다. 기판(20)은 대향하는 제 1 및 제 2 표면(21,22)을 가질 수 있다. 유전 체(60)는 개구(30)의 내측 벽(32)에 노출될 수 있다. 도전성 비아(40)는 제 1 표면(21)에 인접한 개구(30)내에 릴리프 채널(55)을 형성할 수 있다. 릴리프 채널(55)은 제 1 표면(21)과 평행한 평면(P)의 방향(D2)에서 내측 벽(32)으로부터 제 1 거리(D1)에 있고 제 1 표면(21)의 아래로 5 마이크론 이내에 있는 가장자리(56)를 가질 수 있으며, 제 1 거리는 평면에서의 개구(30)의 최대 폭의 5 퍼센트 및 1 마이크론중 작은 것이다. 가장자리(56)는 내측 벽(32)을 따라서 연장되어 내측 벽의 원주의 적어도 5 퍼센트에 걸쳐 있을 수 있다.

Description

감소된 응력의 TSV 및 인터포저 구조체{Reduced Stress TSV And Interposer Structures}
본 출원은 2012 년 6 월 8 일 제출된 미국 특허 출원 No. 13/492,064 의 계속 출원이며, 상기 출원의 내용은 본원에 참고로서 포함된다.
본 발명은 마이크로전자 장치 및 인터포저 구조체(interposer structure)의 팩키지에 관한 것으로서, 특히 도전성 비아 및 반도체와 인터포저 패키지들에서 그러한 비아 구조체들의 형성 방법에 관한 것이다.
마이크로전자 요소들은 일반적으로 반도체 재료의 얇은 슬래브(slab)를 포함하며, 예를 들어 통상적으로 다이 또는 반도체 칩으로 지칭되는 갈륨 아세나이드(gallium arsenide) 또는 실리콘을 포함한다. 반도체 칩들은 통상적으로 개별적인, 사전 패키지된 유닛(prepackaged unit)으로서 제공된다. 일부 유닛의 디자인에서, 반도체 칩은 기판 또는 칩 캐리어(chip carrier)에 장착되는데, 이것은 다시 인쇄 회로 보드와 같은 회로 패널상에 장착된다.
능동 회로는 반도체 칩의 제 1 면(예를 들어 제 2 표면)에서 제조된다. 능동 회로에 대한 전기적인 연결을 용이하게 하도록, 칩에는 동일한 면상에 접합 패드(bond pad)가 제공된다. 접합 패드는 통상적으로 다이의 가장자리 둘레에서 규칙적인 배열로 배치되거나, 또는 많은 메모리 장치들에서 다이 센터에 배치된다. 접합 패드들은 전체적으로 도전성 금속으로 만들어지는데, 예를 들어, 대략 0.5㎛ 두께의 구리 또는 알루미늄과 같은 것으로 만들어진다. 접합 패드들은 금속의 단일 층 또는 다수 층들을 포함할 수 있다. 접합 패드들의 크기는 장치 유형과 함께 변화될 것이지만 통상적으로 일 측면에서 수십 내지 수백 마이크론으로 측정된다.
관통 실리콘 비아(through-silicon vias; TSVs)는 접합 패드를 제 1 면에 대향하는 반도체 칩의 제 2 면(예를 들어 제 1 표면)과 연결하는데 이용된다. 통상적인 비아는 반도체 칩을 관통하는 구멍 및 상기 구멍을 통해 제 1 면으로부터 제 2 면으로 연장되는 도전성 재료를 포함한다. 접합 패드들은 비아에 전기적으로 연결될 수 있어서 반도체 칩의 제 2 면상에 있는 접합 패드들과 도전성 요소들 사이의 통신을 허용한다.
통상적인 TSV 구멍들은 능동 회로를 포함하는데 이용될 수 있는 제 1 면의 부분을 감소시킬 수 있다. 능동 회로를 위해 이용될 수 있는 제 1 면상의 이용 가능한 공간의 감소는 각각의 반도체 칩을 제조하는데 필요한 실리콘의 양을 증가시킬 수 있고, 그에 의해 잠재적으로 각각의 칩 비용을 증가시킨다.
통상적인 비아들은 신뢰성에 대한 위험성이 있을 수 있는데, 왜냐하면 비아들로부터 방사되는 최적화되지 않은 응력의 분포 때문이며, 또한 예를 들어 칩이 접합되는 구조체와 반도체 칩 사이의 열팽창 계수(CTE)의 부정합 때문이다. 예를 들어, 반도체 칩내의 도전성 비아가 상대적으로 얇고 단단한 유전체에 의해 절연될 때, 비아의 도전성 재료와 기판의 재료 사이의 CTE 부정합 때문에 현저한 응력이 비아 내에 존재할 수 있다. 더욱이, 반도체 칩이 폴리머 기판의 도전성 요소들에 접합될 때, 기판의 더 높은 CTE 구조체와 칩 사이의 전기적인 연결은 CTE 부정합 때문에 응력을 받게 될 것이다.
칩의 그 어떤 물리적인 구성에서도 크기는 상당히 고려된다. 칩들의 보다 콤팩트한 물리적 구성에 대한 요구는 휴대용 전자 장치들의 급속한 진전과 함께 더 강렬해졌다. 단지 하나의 예로서, "스마트 폰"으로 보통 지칭되는 장치들은 휴대 전화의 기능들을 강력한 데이터 프로세서, 메모리 및 보조 장치들과 통합하며, 보조 장치들은 예를 들어 고해상도 디스플레이 및 관련 이미지 프로세싱 칩들과 함께 글로벌 위치 시스템 수신기, 전자 카메라 및, 지역 네트워크 연결들과 같은 것이다. 그러한 장치들은 완전한 인터넷 접속성, 전 해상도(full resolution) 비디오를 포함하는 엔터테인먼트, 내비게이션, 전자 뱅킹 및 그 이상과 같은 성능을 포켓 크기의 장치내에 모두 제공할 수 있다. 복잡한 휴대용 장치들은 다양한 칩들을 작은 공간으로 팩킹(packing)하는 것을 필요로 한다. 더욱이, 칩들중 일부는 많은 입력 및 출력 연결부들을 가지며, 이들은 통상적으로 "I/O" 들로 지칭된다. 이들 I/O 는 다른 칩들의 I/O 와 상호 연결되어야 한다. 상호 연결은 짧아야 하고 낮은 임피던스를 가져서 신호 전파의 지연을 최소화시켜야 한다. 성호 연결을 형성하는 구성체들은 조립체의 크기를 크게 증가시켜서는 아니된다. 유사한 필요성이 다른 적용예들에서 발생되는데, 예를 들어, 인터넷 검색 엔진들에서 사용되는 것들과 같은 데이터 서버에서 그러하다. 예를 들어, 복잡한 칩들 사이에 다양한 짧고 낮은 임피던스 상호 연결을 제공하는 구조체들은 서치 엔진의 대역폭(bandwidth)을 증가시킬 수 있고 그것의 전력 소비를 감소시킬 수 있다.
반도체 비아 및 인터포저 비아(interposer via) 형성 그리고 상호 연결에서 이루어졌던 진보에도 불구하고, 전기적인 상호 연결의 신뢰성을 향상시키면서, 반도체 칩들 및 인터포저 구조체들의 크기를 최소화시키기 위하여 향상의 필요성이 여전히 존재한다. 본 발명의 이러한 특징들은 이후에 설명되는 구성체들의 구조 및 구성체들의 제조 방법들에 의해 달성될 수 있다.
본 발명의 양상에 따르면, 구성체는 기판 및, 상기 기판에 있는 개구내에서 연장된 도전성 비아를 포함할 수 있다. 기판은 제 1 표면 및 대향하는 제 2 표면을 가질 수 있다. 개구는 제 1 표면으로부터 제 2 표면을 향하여 연장될 수 있으며 제 1 표며능로부터 멀어지게 연장되는 내측 벽을 가질 수 있다. 유전체는 내측 벽에 노출될 수 있다. 도전성 비아는 제 1 표면에 인접한 개구내에 릴리프 채널을 형성할 수 있다. 릴리프 채널은 제 1 표면에 평행한 평면의 방향에서 내측 벽으로부터 제 1 거리 이내에 있고 제 1 표면 아래에서 5 마이크론 이내에 있는 가장자리를 가질 수 있고, 제 1 거리는 평면상의 개구의 최대 폭의 5 퍼센트와 1 마이크론중 작은 것이다. 가장자리는 내측 벽을 따라서 연장되어 내측 벽의 원주의 적어도 5 퍼센트에 걸쳐 있을 수 있다.
특정의 실시예에서, 기판은 20 ppm/℃ 보다 크지 않은 기판의 평면에서 유효 CTE 를 가질 수 있다. 일 예에서, 기판은 실질적으로 반도체 재료, 세라믹, 유리 또는 복합 재료중 하나로 이루어질 수 있다. 예시적인 실시예에서, 기판은 도전성 비아의 CTE 와 맞도록 조정된 기판 평면의 유효 CTE 를 가지는 복합 재료를 포함할 수 있다. 특정의 예에서, 기판은 제 1 표면에 인접한 능동 장치 영역을 가질 수 있으며, 평면은 능동 장치 여역 아래에 위치할 수 있다. 일 실시예에서, 평면은 능동 장치 영역 아래에서 1 마이크론에 위치할 수 있다.
일 실시예에서, 기판은 제 1 표면에 인접한 능동 장치 영역을 가질 수 있고, 능동 장치 영역내의 적어도 일부 능동 반도체 장치들은 개구의 최대 폭의 3 배인 개구로부터의 평면상 거리 이내에 있을 수 있다. 일 예에서, 기판은 제 1 표면에 인접한 능동 장치 영역을 가질 수 있고, 능동 장치 영역내에 있는 적어도 일부 능동 반도체 장치들은 개구의 최대 폭의 2 배인 개구로부터의 평면상 거리 이내에 있을 수 있다. 예시적인 실시예에서, 기판은 제 1 표면에 인접한 능동 장치 영역을 가질 수 있고, 능동 장치 영역내에 있는 적어도 일부 능동 반도체 장치들은 개구의 최대 폭의 1 배인 개구로부터의 평면상 거리 이내에 있을 수 있다.
특정의 예에서, 기판은 실질적으로 유전체로 이루어질 수 있다. 일 실시예에서, 기판은 실질적으로 유리 또는 세라믹으로 이루어질 수 있다. 특정의 실시예에서, 기판은 실질적으로 반도체 재료로 이루어질 수 있고, 유전체는 개구내에서 반도체 물질의 위에 놓이는 유전층일 수 있다. 일 예에서, 내측 벽의 일부는 릴리프 채널내에 노출될 수 있다. 예시적인 실시예에서, 릴리프 평면에서 내측 벽으로부터 반경 방향에서의 릴리프 채널 폭은 5 마이크론 보다 작을 수 있다. 특정의 예에서, 릴리프 평면에서 내측 벽으로부터 반경 방향에서의 릴리프 채널 폭은 1 마이크론 보다 작을 수 있다. 일 실시예에서, 릴리프 평면에서 내측 벽으로부터 반경 방향에서의 릴리프 채널 폭은 0.2 마이크론 보다 작을 수 있다.
특정의 실시예에서, 기판의 제 1 표면 아래의 릴리프 채널의 깊이는 개구 최대 폭의 기껏해야 2 배일 수 있다. 일 예에서, 기판의 제 1 표면 아래로 릴리프 채널의 깊이는 개구 최대 폭과 기껏해야 같을 수 있다. 예시적인 실시예에서, 기판의 제 1 표면 아래로 릴리프 채널의 깊이는 개구 최대 폭의 기껏해야 절반일 수 있다. 특정의 예에서, 릴리프 채널은 내측 릴리프 채널일 수 있고, 기판은 유전체를 가질 수 있고, 유전체의 제 1 표면은 개구의 내측 벽에 노출될 수 있고 개구의 내측 벽을 형성할 수 있다. 기판은 외측 릴리프 채널을 가질 수 있으며, 외측 릴리프 채널은 기판의 제 1 표면에 인접하고, 제 1 표면에 대향하는 유전체의 제 2 표면에 인접한다.
일 실시예에서, 기판의 제 1 표면 아래로 외측 릴리프 채널의 깊이는 기판의 제 1 표면 아래로 내측 릴리프 채널의 깊이보다 클 수 있다. 특정의 실시예에서, 구성체는 외측 릴리프 채널내에 배치된 유전체를 포함할 수도 있다. 일 예에서, 릴리프 채널은 도전성 비아의 물질의 일부에 의해 서로 분리된 복수개의 구분된 릴리프 채널들중 하나의 릴리프 채널일 수 있다. 예시적인 실시예에서, 복수개의 구분된 릴리프 채널들은 함께 도전성 비아의 원주의 적어도 50 % 를 가로질러 연장될 수 있다. 특정의 예에서, 복수개의 구분된 릴리프 채널드은 적어도 하나의 링 형상 채널을 구비할 수 있다.
일 실시예에서, 릴리프 채널은 도전성 비아의 전체 원주 둘레에 연장될 수 있다. 특정의 예에서, 내측 벽의 일부는 도전성 비아의 전체 원주를 통해 릴리프 채널내에 노출될 수 있다. 예시적인 실시예에서, 평면상의 내측 벽으로부터 반경 방향에서 릴리프 채널의 폭은 도전성 비아의 원주 둘레에서 변화될 수 있다. 일 예에서, 평면은 제 1 표면 아래로 5 마이크론에 위치할 수 있다. 특정의 실시예에서, 릴리프 채널은 구성체의 BEOL 의 상부 표면으로 연장될 수 있다. 일 실시예에서, 구성체의 BEOL 층은 릴리프 채널의 위에 놓일 수 있다. 특정의 예에서, 릴리프 채널은 테이퍼진 내측 가장자리를 형성할 수 있는데, 이것은 기판의 제 1 표면에 경사진다.
예시적인 실시예에서, 구성체는 릴리프 채널내에서 도전성 비아에 접합된 솔더를 구비할 수도 있다. 일 예에서, 구성체는 릴리프 채널내에 배치된 폴리머를 구비할 수도 있다. 특정의 실시예에서, 폴리머는 도전성 비아의 물질에 의해 완전하게 둘러싸일 수 있다. 일 실시예에서, 구성체는 내측 벽에 인접하게 배치된 배리어 금속 층을 포함할 수도 있다. 특정의 예에서, 배리어 금속 층의 일부는 릴리프 채널내에 노출될 수 있다. 예시적인 실시예에서, 구성체는 도전성 비아의 상부 표면으로부터 연장된 도전성 포스트를 구비할 수도 있다. 일 예에서, 도전성 포스트는 실질적으로 구리, 구리 합금 및 니켈중 적어도 하나로 이루어질 수 있다. 특정의 실시예에서, 도전성 포스트는 릴리프 채널 위에 놓이지 않을 수 있다.
일 실시예에서, 도전성 포스트는 테이퍼진 형상을 가지고, 도전성 포스트는 도전성 비아의 상부 표면에 인접한 도전성 포스트의 베이스에서의 제 1 폭 및, 상부 표면으로부터 이격된 도전성 포스트의 첨단부에서의 제 2 폭을 가지고, 제 1 폭 및 제 2 폭은 기판의 제 1 표면에 평행한 방향이고, 제 2 폭은 제 1 폭과 상이하다. 특정의 예에서, 도전성 포스트의 적어도 일부는 기판의 제 1 표면에 직각인 평면에서 곡선 단면 형상을 형성하는 외측 표면을 가질 수 있다. 예시적인 실시예에서, 구성체는 도전성 비아의 상부 표면으로부터 연장된 복수개의 도전성 포스트들을 더 포함할 수 있다.
일 예에서, 도전성 비아는 기판의 제 1 표면에 평행한 평면에서 비원형(non-circular) 단면 형상을 가질 수 있다. 특정의 실시예에서, 도전성 비아는 신장된 단면 형상을 가질 수 있고, 도전성 비아는 제 1 방향에서의 길이 및, 제 1 방향을 횡단하는 제 2 방향에서의 폭을 가지고, 제 1 방향 및 제 2 방향은 기판의 제 1 표면에 평행한 평면내에 있고, 길이는 폭보다 크다. 일 실시예에서, 개구는 제 1 표면과 제 2 표면 사이에서 연장되는 관통 개구일 수 있다.
특정의 예에서, 개구는 테이퍼진 형상을 가지고, 개구는 제 1 표면에서의 제 1 폭 및 제 2 표면에서의 제 2 폭을 가지고, 제 1 폭 및 제 2 폭은 기판의 제 1 표면에 평행한 방향이고, 제 1 폭은 제 2 폭보다 작다. 예시적인 실시예에서, 개구의 적어도 일부는 기판의 제 1 표면에 직각인 평면에서 곡선 단면 형상을 형성하는 표면에 의해 경계가 이루어진다.
일 예에서, 릴리프 채널은 제 1 릴리프 채널이고 평면은 제 1 평면일 수 있다. 도전성 비아는 제 2 표면에 인접한 개구 안에 제 2 릴리프 채널을 더 포함할 수 있고, 제 2 릴리프 채널은, 제 2 표면에 평행한 제 2 평면의 방향에서 내측 벽으로부터 제 2 거리 이내에 있고 제 2 표면 아래에서 5 마이크론 이내에 있는 가장자리를 가지고, 제 2 거리는 제 2 평면상의 개구의 최대 폭의 5 퍼센트 및 1 마이크론중 작은 것이며, 제 2 릴리프 채널의 가장자리는 내측 벽을 따라서 연장되어 내측 벽의 원주의 적어도 5 퍼센트에 걸쳐있다.
특정의 실시예에서, 도전성 비아는 기판의 제 1 표면 아래에 위치된 외측 접촉 표면을 가질 수 있다. 일 실시예에서, 구성체는 평면내의 도전성 비아에서의 응력을 도전성 비아에 대한 외부 응력의 인가로부터 초래되는 200 MPa 아래로 감소시키도록 구성된다. 특정의 예에서, 시스템은 위에서 설명된 구성체 및, 상기 구성체에 전기적으로 연결된 하나 이상의 추가적인 전자 구성체들을 포함할 수 있다. 예시적인 실시예에서, 시스템은 하우징을 더 포함할 수 있고, 상기 구성체 및 상기 추가적인 전자 구성체들은 상기 하우징에 장착된다.
본 발명의 다른 특징에 따르면, 구성체는, 제 1 표면 및 대향하는 제 2 표면을 가지는 반도체 영역을 구비한 기판; 기판내에서 제 1 표면으로부터 제 2 표면을 향하여 연장되는 개구; 개구내에 연장되는 고체 금속 도전성 비아; 반도체 영역의 제 1 표면에 인접한 능동 장치 영역;을 포함할 수 있다. 개구는 제 1 표면으로부터 멀어지게 연장되는 내측 벽을 가질 수 있다. 무기 유전체가 내측 벽에 노출될 수 있다. 개구는 제 1 표면에 평행한 평면의 방향으로 최대 폭을 가질 수 있고 제 1 표면 아래로 5 마이크론 이내일 수 있다. 능동 장치 영역내의 적어도 일부의 능동 반도체 장치들은 개구의 최대 폭의 3 배인 평면상의 내측벽으로부터 거리 이내에 있을 수 있다.
일 예에서, 능동 장치 영역내의 적어도 일부의 능동 반도체 장치들은 개구의 최대 폭의 2 배인 평면상의 내측벽으로부터 거리 이내에 있을 수 있다. 특정의 실시예에서, 능동 장치 영역내의 적어도 일부의 능동 반도체 장치들은 개구의 최대 폭의 1 배인 평면상의 내측 벽으로부터 거리 이내에 있을 수 있다. 일 실시예에서, 도전성 비아는 제 1 표면에 인접한 개구내에 릴리프 채널을 형성할 수 있고, 릴리프 채널은 평면의 방향에서 내측 벽으로부터의 제 1 거리 이내에 있는 가장자리를 가지고, 제 1 거리는 평면상의 개구의 최대 폭의 5 퍼센트 및 1 마이크론중에서 작은 것이고, 가장자리는 내측 벽을 따라서 연장되어 내측 벽의 원주의 적어도 5 퍼센트에 걸쳐 있다.
본 발명의 다른 특징에 따르면, 구성체는, 제 1 표면 및 대향하는 제 2 표면을 가진 반도체 영역을 포함하는 기판; 제 1 표면으로부터 제 2 표면을 향하여 기판내에서 각각 연장되는 복수개의 개구; 및, 복수개의 고체 금속 도전성 비아들로서, 각각의 도전성 비아는 개구들의 개별적인 하나내에서 연장되는, 고체 금속 도전성 비아들을 포함할 수 있다. 각각의 개구는 제 1 표면으로부터 멀어지게 연장되는 내측 벽 및 상기 내측 벽에 노출된 무기 유전체를 가질 수 있다. 각각의 개구는 제 1 표면에 평행인 평면의 방향으로 제 1 표면 아래에서 5 마이크론 이내에 있는 최대 폭을 가질 수 있다. 복수개의 도전성 비아들은 도전성 비아들중 임의의 2 개의 근접한 것들의 중심들 사이 평면상에서 최소 피치를 형성할 수 있고, 최소 피치는 인접한 도전성 비아들이 연장되는 개구들 각각의 최대 폭의 3 배 보다 작다.
특정의 예에서, 최소 피치는 인접한 도전성 비아들이 연장되는 개구들 각각의 최대 폭의 2 배 보다 작을 수 있다. 예시적인 실시예에서, 최소 피치는 인접한 도전성 비아들이 연장되는 개구들 각각의 최대 폭의 1.2 배 보다 작을 수 있다. 일 예에서, 도전성 비아들의 적어도 일부는 제 1 표면에 인접한 개별 개구내에 릴리프 채널을 각각 형성할 수 있다. 각각의 릴리프 채널은 평면의 방향에서 개별적인 내측 벽으로부터 제 1 거리 이내에 가장자리를 가질 수 있고, 제 1 거리는 평면상의 개별적인 개구의 최대 폭의 5 퍼센트와 1 마이크론중에서 작은 것이고, 상기 가장자리는 개별적인 내측 벽을 따라서 연장되어 내측 벽의 원주의 적어도 5 퍼센트에 걸쳐 있다.
본 발명의 다른 양상에 따르면, 구성체는, 제 1 표면 및 대향하는 제 2 표면을 가지는 반도체 영역을 구비하는 기판; 기판내에서 제 1 표면으로부터 제 2 표면을 향하여 연장되는 개구; 개구내에서 연장되고 제 1 표면에 직각인 방향에서 기판의 제 1 표면 아래에 위치된 외측 접촉 표면을 가지는, 고체 금속 도전성 비아; 및, 외측 접촉 표면에서 도전성 비아에 접합되고 기판의 제 1 표면 아래의 개구내에서 연장되는, 솔더(solder);를 포함한다. 개구는 제 1 표면으로부터 멀어지게 연장되는 내측 벽을 가지고, 무기 유전체가 상기 내측 벽에 노출된다.
특정의 실시예에서, 도전성 비아는 외측 접촉 표면에 인접한 개구내에 릴리프 채널을 형성할 수 있다. 릴리프 채널은 제 1 표면에 평행한 평면의 방향에서 내측 벽으로부터 제 1 거리에 있고 상기 제 1 표면 아래의 5 마이크론 이내에 있는 가장자리를 가지고, 상기 제 1 거리는 평면상의 개구의 최대폭의 5 퍼센트 및 1 마이크론중 작은 것이고, 상기 가장자리는 내측 벽을 따라서 연장되어 상기 내측 벽의 원주의 적어도 5 퍼센트에 걸쳐 있다.
본 발명의 다른 양상에 따르면, 구성체는, 제 1 표면, 제 1 표면으로부터 대향되는 제 2 표면 및, 제 1 표면으로부터 제 2 표면을 향하여 연장되는 개구를 가진 기판; 및, 개구내에 연장되고 제 1 표면에 인접한 개구내에 적어도 하나의 모세관 채널을 형성하는 도전성 비아를 포함할 수 있다. 개구는 상기 제 1 표면으로부터 멀어지게 연장되는 내측 벽을 가질 수 있다. 모세관 채널들중 적어도 하나는, 제 1 표면에 평행한 평면의 방향에서 내측벽으로부터 제 1 거리에 있고 제 1 표면 아래로 5 마이크론 이내에 있는 가장자리를 가질 수 있고, 제 1 거리는 평면상의 개구의 최대 폭의 5 퍼센트 및 1 마이크론중 작은 것이고, 가장자리는 내측 벽을 따라서 연장되어 내측 벽의 원주의 적어도 5 퍼센트에 걸쳐 있다. 각각의 모세관 채널은 5 마이크론보다 작은 평면상의 방향에서의 최대 폭을 가질 수 있다.
일 실시예에서, 구성체는 적어도 하나의 모세관 채널내에서 도전성 비아에 접합된 솔더를 더 포함할 수 있다. 특정의 예에서, 구성체는 도전성 비아의 외측 접촉 표면으로부터 연장된 도전성 포스트를 더 포함할 수도 있다. 예시적인 실시예에서, 도전성 포스트는 그것의 베이스 표면으로부터 도전성 포스트로 연장된 적어도 하나의 모세관 채널을 가질 수 있다. 구성체는, 도전성 비아 및 도전성 포스트를 접합시키고 도전성 포스트 및 도전성 비아의 적어도 하나의 모세관 채널들 내에서 연장되는 솔더를 더 포함할 수도 있다. 일 예에서, 솔더는 기판의 제 1 표면상으로 연장되지 않을 수 있다.
본 발명의 다른 양상에 따르면, 구성체의 제조 방법은, 기판의 개구내에서 연장되는 도전성 비아의 형성 단계로서, 개구는 기판의 제 1 표면으로부터 상기 제 1 표면에 대향하는 제 2 표면을 향해 연장되는, 도전성 비아의 형성 단계; 및, 제 1 표면에 인접한 개구내에 릴리프 채널을 형성하도록 도전성 비아의 물질을 제거하는 단계;를 포함할 수 있다. 개구는 제 1 표면으로부터 멀어지게 연장되는 내측 벽을 가질 수 있고, 유전체가 내측 벽에 노출된다. 릴리프 채널은, 제 1 표면에 평행한 평면의 방향에서 내측 벽으로부터 제 1 거리 이내에 있고 제 1 표면 아래로 5 마이크론 이내에 있는 가장자리를 가질 수 있고, 제 1 거리는 릴리프 채널에 있는 개구의 최대 폭의 5 퍼센트 및 1 마이크론중 작은 것이고, 가장자리는 내측 벽을 따라서 연장되어 내측 벽의 원주의 적어도 5 퍼센트에 걸쳐 있다.
특정의 실시예에서, 기판은 제 1 표면에 인접한 능동 장치 영역을 가질 수 있고, 평면은 능동 장치 영역 아래에 위치할 수 있다. 일 실시예에서, 기판은 실질적으로 유전체로 이루어질 수 있다. 특정의 예에서, 기판은 실질적으로 유리 또는 세라믹으로 이루어질 수 있다. 예시적인 실시예에서, 기판은 실질적으로 반도체 재료로 이루어질 수 있다. 상기 방법은, 도전성 비아를 형성하는 단계 이전에, 개구내에서 기판 재료의 위에 놓인 유전체의 층을 형성하는 단계를 더 포함하고, 유전체는 개구의 내측 벽을 형성한다.
일 예에서, 개구는 제 1 표면과 제 2 표면 사이에 연장된 관통 개구일 수 있다. 특정의 실시예에서, 개구는 테이퍼진 형상을 가지고, 개구는 제 1 표면에서의 제 1 폭 및 제 2 표면에서의 제 2 폭을 가지고, 제 1 폭 및 제 2 폭은 기판의 제 1 표면에 평행인 방향이고, 제 1 폭은 제 2 폭보다 작다. 일 실시예에서, 개구의 적어도 일부는 기판의 제 1 표면에 직각인 평면에서 곡선의 단면 형상을 형성하는 표면에 의해 경계가 이루어질 수 있다. 특정의 예에서, 개구는 기판의 등방성 에칭 및 이후의 기판의 이방성 에칭에 의해 형성된다.
예시적인 실시예에서, 릴리프 채널은 제 1 릴리프 채널이고 평면은 제 1 평면일 수 있다. 구성체 제조 방법은 제 2 표면에 인접한 개구내에 제 2 릴리프 채널을 형성하도록 도전성 비아의 물질을 제거하는 단계를 더 포함할 수 있다. 제 2 릴리프 채널은, 제 2 표면에 평행한 제 2 평면의 방향으로 내측 벽으로부터 제 2 거리 이내에 있고 제 2 표면 아래로 5 마이크론 이내에 있는 가장자리를 가질 수 있고, 제 2 거리는 제 2 평면에 있는 개구의 최대 폭의 5 퍼센트 및 1 마이크론중 작은 것이고, 제 2 릴리프 채널의 가장자리는 내측 벽을 따라서 연장되어 내측 벽의 원주의 적어도 5 퍼센트에 걸쳐 있다.
일 예에서, 방법은 릴리프 채널내에 폴리머 재료를 증착시키는 단계를 더 포함할 수 있다. 특정의 실시예에서, 폴리머 재료의 증착 단계는 도전성 비아의 외측 접촉 표면의 일부가 폴리머의 외측 표면에 노출되도록 수행될 수 있다. 일 실시예에서, 방법은 도전성 비아의 외측 접촉 표면과 접촉하는 전기 도전성 포스트를 형성하는 단계를 더 포함할 수도 있다. 특정의 예에서, 전기 도전성 포스트는 릴리프 채널들중 적어도 하나의 위에 놓이지 않을 수 있다. 예시적인 실시예에서, 상기 방법은 도전성 비아의 외측 접촉 표면과 접촉하는 복수개의 전기 도전성 포스트들을 형성하는 단계를 더 포함할 수 있다.
도 1a 및 도 1b 는 본 발명의 실시예에 따른 구성체를 도시하는 측부 단면도 및 평면도이다.
도 2a 내지 도 2g 는 도 1a 및 도 1b 에 도시된 실시예에 다른 제조 단계들을 도시하는 측부 단면도이다.
도 2h 및 도 2i 는 도 1a 및 도 1b 에 도시된 도전성 비아의 대안의 실시예에 따른 제조 단계를 도시하는 평면도이다.
도 3a 및 도 3b 는 도 1a 및 도 1b 에 도시된 도전성 비아의 대안의 실시예를 도시하는 평면도 및 측면도이다.
도 4a 및 도 4b 는 도 1a 및 도 1b 에 도시된 도전성 비아의 다른 대안의 실시예를 도시하는 평면도 및 측면도이다.
도 5a 내지 도 5c 및 도 6a 내지 도 6c 는 도 1a 및 도 1b 에 도시된 도전성 비아의 다른 대안의 실시예들을 나타내는 평면도이다.
도 7 은 본 발명의 다른 실시예에 따른 구성체를 도시하는 측부 단면도이다.
도 8 은 구성체의 제 1 표면 및 제 2 표면에서 구초제의 응력을 감소시키는, 도 7 에 도시된 구성체의 대안의 실시예를 나타내는 측부 단면도이다.
도 9a 및 도 9b 는 경사진 릴리프 채널들을 가지는, 도 1a 및 도 1b 에 도시된 구성체의 대안의 실시예들을 나타내는 측부 단면도이다.
도 9c 는 경사진 릴리프 채널 및 외측 릴리프 채널을 가진, 도 1a 및 도 1b 에 도시된 구성체의 대안의 실시예를 나타내는 측부 단면도이다.
도 10a 및 도 10b 는 구성체의 제 1 표면에 도전성 접합 물질을 가지는, 도 1a 및 도 1b 에 도시된 구성체의 대안의 실시예를 나타내는 측부 단면도이다.
도 11a 는 본 발명의 다른 실시예에 따른 구성체를 도시하는 측부 단면도이다.
도 12 는 구성체의 제 1 표면에 도전성 접합 물질을 가지는, 도 11a 에 도시된 구성체의 대안의 실시예를 도시하는 측부 단면도이다.
도 13 은 본 발명의 다른 실시예에 따른 구성체를 도시하는 측부 단면도이다.
도 14a 내지 도 14d 는 도 13 에 도시된 실시예에 따른 제조 단계를 도시하는 측부 단면도이다.
도 15 는 본 발명의 다른 실시예에 따른 구성체를 도시하는 측부 단면도이다.
도 16a 내지 도 16d 는 도 15 에 도시된 실시예에 따른 제조 단계를 도시하는 측부 단면도이다.
도 17a 및 도 17b 는 도 15 에 도시된 구성체의 대안의 실시예들을 도시하는 측부 단면도이다.
도 18 은 도 17a 및 도 17b 에 도시된 실시예들에 따른 제조 단계를 도시하는 측부 단면도이다.
도 19 는 본 발명의 다른 실시예에 따른 구성체를 도시하는 측부 단면도이다.
도 20a 및 도 20b 는 도 19 에 도시된 실시예에 따른 제조 단계들을 도시하는 측부 단면도이다.
도 21a 내지 도 21c 는 도 19 에 도시된 구성체의 대안의 실시예들을 도시하는 측부 단면도이다.
도 22 는 도 21a 내지 도 21 에 도시된 실시예들중 임의의 것에 따른 제조 단계를 도시하는 측부 단면도이다.
도 23 은 본 발명의 다른 실시예에 따른 구성체를 도시하는 측부 단면도이다.
도 24a 및 도 24b 는 도 23 에 도시된 실시예에 따른 제조 단계들을 도시하는 측부 단면도이다.
도 25 는 본 발명의 다른 실시예에 따른 구성체를 도시하는 측부 단면도이다.
도 26a 및 도 26b 는 도 3a 및 도 3b 에 도시된 도전성 비아의 대안의 실시예들을 도시하는 측부 단면도이다.
도 27a 내지 도 27d 는 도 21a 에 도시된 구성체의 대안의 실시예들을 도시하는 측부 단면도이다.
도 28a 는 본 발명의 다른 실시예에 따른 구성체를 도시하는 상부 사시도이다.
도 28b 는 도 28a 에 도시된 구성체의 대안의 실시예를 도시하는 상부 사시도이다.
도 29 는 본 발명의 일 실시예에 따른 시스템의 개략적인 도면이다.
도 1a 에 도시된 바와 같이, 구성체(10)는 제 1 표면(21) 및 그로부터 대향하는 제 2 표면(22)을 가진 기판(20)과, 제 1 표면으로부터 제 2 표면을 향하여 연장된 개구(30) 안에 배치된 도전성 비아(conductive via, 40)를 구비할 수 있다.
일부 실시예들에서, 기판(20)은 반도체 칩, 웨이퍼 또는 그와 유사한 것일 수 있다. 기판(20)이 바람직스럽게는 10 * 10-6 /℃ (또는 ppm/℃) 보다 작은 열팽창 계수(coefficient of thermal expansion; CTE)을 가진다. 특정의 실시예에서, 기판(20)은 실질적으로 실리콘과 같은 무기 재료로 이루어질 수 있다. 제 1 표면(21)과 제 2 표면(22) 사이의 기판(20)의 두께는 통상적으로 500 ㎛ 보다 작으며, 현저하게 더 작을 수 있는데, 예를 들어 130 ㎛, 70㎛ 또는 그보다 더 작을 수 있다. 특정의 실시예에서, 기판(20)은 반도체 재료, 세라믹, 유리, 액정 폴리머, 유리-에폭시 또는 섬유 강화 복합재, 라미네이트 구조체와 같은 복합 재료 또는 이들의 조합물에 의해 만들어질 수 있다.
일 예에서, 기판(20)은 기판의 제조중에 조정될 수 있는 유효 열팽창 계수를 가지는 복합 재료를 구비할 수 있어서, 그 안에 연장된 구리 또는 니켈과 같은 도전성 비아(via)의 금속의 열팽창 계수에 대략적으로 맞추도록 된다. 예를 들어, 기판(20)은 10-20 ppm/℃ 사이의 값으로 조정될 수 있는 유효 열팽창 계수(CTE)를 가질 수 있다. 특정의 실시예에서, 기판(20)은 15-18 ppm/℃ 사이의 값으로 조정될 수 있는 유효 CTE 를 가질 수 있다.
도 1a 에서, 제 1 표면(21)에 평행한 방향들은 "수평" 또는 "측방향" 으로서 여기에서 지칭되는데 반해, 제 1 표면에 직각인 방향들은 여기에서 상방향 또는 하방향으로 지칭되며 또한 "수직" 방향으로서 지칭되기도 한다. 여기에서 지칭된 방향들은 지칭되는 구조체들의 기준 프레임에 있다. 따라서, 이들 방향들은 기준의 중력 프레임에 대하여 또는 법선에 대하여 임의의 방향에 놓일 수 있다. 하나의 특징부가 다른 특징부보다 더 큰 높이에서 "표면 위에" 배치된다는 서술이 의미하는 것은, 하나의 특징부가 다른 특징부보다 표면으로부터 이탈되어 동일한 직각 방향에서 더 먼 거리에 있다는 것이다.
본원에서 사용되는 바로서, 전기적으로 도전성인 요소가 기판의 표면에 "노출된다"는 서술이 지시하는 것은, 전기적으로 도전성인 요소가 기판의 외측으로부터 기판의 표면을 향하여 기판의 표면에 직각인 방향으로 움직이는 이론적인 지점과 접촉하는데 이용 가능하다는 것이다. 따라서, 기판의 표면에 노출된 단자 또는 다른 도전성 요소는 그러한 표면으로부터 돌출될 수 있거나; 그러한 표면과 같은 높이일 수 있거나; 또는 그러한 표면에 대하여 요부화되고 기판에 있는 함몰부 또는 구멍을 통하여 노출될 수 있다.
기판(20)은 제 1 표면(21) 및/또는 제 2 표면(22) 위에 놓인 절연성 유전층(23)을 더 구비할 수 있다. 그러한 유전층은 도전성 요소들을 기판(20)으로부터 전기적으로 절연시킬 수 있다. 이러한 유전층은 기판(20)의 "패시베이션 층(passivation layer)"으로서 지칭될 수 있다. 유전층은 무기 유전체 또는 유기 유전체 또는 그들 모두를 포함할 수 있다. 유전층은 전기도금된 콘포말 코팅(conformal coating) 또는 다른 유전체를 포함할 수 있으며, 예를 들어, 포토이미저블 폴리머 물질(photoimageable polymeric material), 예를 들어 솔더 마스크 물질을 포함할 수 있다.
반도체 요소(20)가 예를 들어 실리콘으로부터 만들어진 반도체 기판을 포함하는 실시예들에서, 하나 또는 복수의 반도체 장치들(예를 들어, 트랜지스터, 다이오드등)이 제 1 표면(21) 및/또는 제 1 표면(21) 아래에 위치된 그것의 능동 장치 영역(24)에 배치될 수 있다.
여기에 설명된 실시예들에서, 제 1 표면(21) 및/또는 제 2 표면(22) 위에 놓인 유전층은 기판(20)의 두께보다 실질적으로 작은 두께를 가질 수 있어서, 비록 유전층의 CTE 가 기판 재료의 CTE 보다 실질적으로 클지라도, 기판은 기판의 재료의 CTE 와 대략 같은 유효 CTE 를 가질 수 있다. 일 예에서, 기판(20)은 10 ppm/℃ 보다 작은 유효 CTE 를 가질 수 있다.
기판(20)은 제 1 표면(21)으로부터 부분적으로 또는 전적으로 기판의 두께(T)를 통하여 제 2 표면(22)을 향해 연장된 하나 이상의 개구(30)들을 포함할 수 있다. 도 1a 에 도시된 실시예에서, 개구(30)는 제 1 표면(21)과 제 2 표면(22) 사이에서 기판(20)을 통해 부분적으로 연장된다. 개구(30)들은 예를 들어 m x n 어레이(array)를 포함하는, 그 어떤 평면 기하 구성으로도 배치될 수 있으며, m 및 n 각각은 1 보다 크다.
각각의 개구(30)는 내측 표면(31)을 구비하며, 이것은 제 1 표면에 의해 정해진 수평 평면에 대하여 0 내지 90 도 사이의 각도로 제 1 표면(21)으로부터 기판(20)을 통해 적어도 부분적으로 연장된다. 일 예에서 (예를 들어, 도 8), 개구(30)들의 하나 이상의 내측 표면(31)은 제 1 표면(21)과 제 2 표면(22) 사이에서 연장될 수 있다. 내측 표면(31)은 일정한 경사 또는 변화하는 경사를 가질 수 있다. 예를 들어, 제 1 표면(21)에 의해 정해진 수평 평면에 대한 내측 표면(31)의 각도 또는 경사는 내측 표면이 제 2 표면(22)을 향하여 더 침투함에 따라서 크기가 감소될 수 있다 (즉, 덜 양각이거나(less positive) 또는 덜 음각이다(less negative)). 특정의 실시예에서, 각각의 개구(30)는 제 1 표면(21)으로부터 제 2 표면(22)을 향하는 방향에서 테이퍼질 수 있다. 일부 예에서, 각각의 개구(30)는 그 어떤 3 차원 형상을 가질 수 있으며, 예를 들어 다른 것들중에서 절두 원추 형상, 실린더, 입방체, 프리즘, 타원 포물 형상, 쌍곡면 또는 곡선형 내측 표면에 의해 경계를 이룬 구조체를 포함한다. 여기에서 이용되는 바로서, 3 차원 구조체가 곡선형 표면에 의해 경계를 이루거나 곡선형 표면을 가지는 것으로 설명될 때, 기판의 제 1 및 제 2 표면들에 전체적으로 직각인 평면에서 표면의 단면은 변화하는 경사를 가진 (예를 들어 2차 다항식의) 곡선이다.
특정의 실시예들에서, 개구(30) 및 여기에 설명된 다른 개구들중 그 어떤 것이라도 예를 들어 2010 년 7 월 23 일자에 제출된 미국 출원 Nos. 12/842,717 및 12/842,651 에 설명된 바와 같은 다양한 형상을 가질 수 있으며, 상기 문헌은 본원에 참조로서 포함되고, 그러한 개구들은 상기 언급된 출원들에 설명된 예시적인 프로세스를 이용하여 형성될 수 있다.
개구(30)는 그 안에 배치된 도전성 비아(conductive via, 40)를 구비할 수 있으며, 상기 비아는 제 1 표면(21)으로부터 후방 표면(22)을 향하여 연장된다. 특정의 실시예에서, 특정 구성체(10)의 제 1 및 제 2 도전성 비아(40)는 각기 제 1 및 제 2 전위(electric potentials)에 연결될 수 있다. 도전성 비아(40)는 상대적으로 높은 CTE 를 가지는 금속을 포함할 수 있으며, 예를 들어, 다른 것들중에서 구리, 알루미늄, 텅스텐, 구리를 포함하는 합금, 니켈을 포함하는 합금 또는 텅스텐을 포함하는 합금을 포함한다. 도전성 비아(40)가 복합 물질을 포함하는 기판(20) 안에서 연장되는 특정의 예에서, 기판은 20 ppm/℃ 보다 작은 유효 CTE 를 가질 수 있고, 도전성 비아(40)는 기판의 반도체 영역내에서 연장될 수 있다. 그러한 반도체 영역은 실질적으로 기판의 평면에서 10 ppm/℃ 보다 크지 않은 유효 CTE 를 가진 재료로 이루어질 수 있다.
구성체(10)는 절연성 유전층(60)을 구비할 수도 있으며, 이것은 개구(30)의 내측 표면(31) 위에 놓이고 제 1 표면(21)으로부터 제 2 표면(22)을 향하여 연장됨으로써, 도전성 비아(40)는 절연성 유전층내에서 연장된다. 그러한 절연성 유전층(60)은 적어도 개구(30) 안에서 기판(20)의 물질로부터 도전성 비아(40)를 분리시킬 수 있고 전기적으로 절연시킬 수 있다. 절연성 유전층(60) 및 절연성 유전층(23)은 함께 단일의 절연성 유전층으로서 형성될 수 있거나, 또는 개별적인 절연성 유전층으로서 분리되게 형성될 수 있다.
일 예에서, 그러한 절연 유전층(60)은 개구(30)내에 노출된 내측 표면(31)을 동일한 형상으로(conformally) 코팅할 수 있다. 절연 유전층(60)은 무기 유전체 또는 유기 유전체 또는 양쪽 모두를 포함할 수 있다. 일부 실시예들에서, 한가지 유형 이상의 절연 유전체가 이용될 수 있으며, 실리콘 이산화물 및 실리콘 질화물 또는 폴리머 및 질화물과 같은 것이 이용될 수 있다. 특정의 실시예에서, 절연 유전체(60)는 순응성 있는(comliant) 유전체를 포함할 수 있어서, 절연 유전체는 충분히 낮은 탄성 모듈러스 및 충분한 두께를 가짐으로써 그러한 모듈러스(modulus) 및 두께의 제품이 순응성(compliancy)을 제공한다.
도 1a 및 도 1b 에 도시된 실시예에서, 절연성 유전층(60)의 내측으로 향하는 표면은 개구의 내측 벽(32)을 형성한다. 절연성 유전층(60)이 생략되는 실시예들에서, 개구의 내측벽(32)은 개구의 내측 표면(31)과 일치될 수 있다.
기판이 실질적으로 유전체(예를 들어, 유리 또는 세라믹)로 이루어지는 특정의 실시예들에서, 유전층(60 및/또는 23) 또는 여기에 설명된 다른 유전층의 그 어느 것이라도 생략될 수 있다. 예를 들어, 도전성 비아가 기준 전위를 유지하도록 구성될 때, 도전성 비아(40)가 기판(20)의 물질로부터 전기적으로 절연되지 않는 것이 소망되는 실시예들에서, 유전층(60 및/또는 23)은 생략될 수도 있다. 예를 들어 특정의 실시예들에서, 도전성 비아(40)가 기준 전위를 유지하도록 구성될 때, 기판(20)은 실질적으로 반도체 물질로 이루어질 수 있고, 반도체 물질의 표면은 개구의 내측벽(32)에 노출될 수 있고 개구의 내측 벽을 한정할 수 있으며, 도전성 비아(40)의 일부는 개구(30)내에서 반도체 물질과 접촉 상태로 있을 수 있다.
개구(30)는 층(43)을 더 구비할 수 있으며, 상기 층은 개구의 내측 벽(32)과 도전성 비아(40) 사이에 연장된 시드 층(seed layer), 배리어 금속 층(barrier metal layer) 및/또는 접착 층일 수 있다 (상기 층은 도 1a 및 도 1b 의 실시예에서 절연성 유전층(60)의 내측으로 향하는 표면이다). 층(43)은 제 1 표면(21)으로부터 후방 표면(22)을 향하여 개구(30) 내에서 연장될 수 있다.
층(43)은 도전성 비아(40)로부터 기판(20)의 물질 안으로 금속의 확산을 방지하거나 감소시킬 수 있다. 층(43)은 도전성 비아(40)와 절연층(60) 사이의 물질의 전송을 회피하는 배리어 층으로서 기능할 수 있다. 층(43)은 또한, 또는 대안으로서, 접착층으로서의 역할을 할 수 있다. 층(43)은 통상적으로 100 나노미터 보다 작은 두께를 가지며, 비록 특정 구조에서의 두께는 100 나노미터와 같거나 그보다 클 수 있더라도 그러하다. 층(43)은 도전성 비아(40)의 금속들 또는 금속과 상이한 금속을 포함할 수 있다. 층(43)으로 사용되기에 적절할 수 있는 금속들의 예는 니켈, 니켈을 포함하는 합금, 티타늄 질화물, 탄탈륨 질화물, 탄탈륨 실리콘 질화물, 탄탈륨, 텅스텐 실리콘 질화물 및 이들의 조합들을 포함할 수 있다.
도전성 비아(40)는 외측 요소와의 상호 연결을 위한 기판(20)의 제 1 및 제 2 표면(21,22)들중 어느 하나 또는 양쪽 모두에서 노출된 하나 이상의 외측 접촉 표면(50)들을 포함할 수 있다. 도 1a 에 도시된 바와 같이, 각각의 외측 접촉 표면(50)은 위에서 설명된 층(43)과 유사한 배리어 금속 층일 수 있는 층(51)에 의해 코팅될 수 있다.
도전성 비아(40)는 기판(20)의 제 1 표면(21)에 인접한 개구 안에 하나 이상의 릴리프 채널(relief channel, 55)을 형성할 수 있다. 도 1a 및 도 1b 에 도시된 것과 같은 특정의 실시예에서, 릴리프 채널(55)들 안에 노출되는 도전성 비아(40)의 표면들은 층(51)의 일부에 의해 코팅될 수 있다. 일부 경우에, 구성체(10) 안의 최대 응력의 영역들은 기판(20)의 제 1 표면(21)에 있거나 또는 제 1 표면(21)에 인접하여 있을 수 있으며, 따라서 제 1 표면에 있거나 제 1 표면에 인접한 릴리프 채널(55)의 존재는 도전성 비아(40)들에 인접한 구성체가 겪는 최대 응력을 감소시킬 수 있다.
반도체 기판에 있는 도전성 비아를 구비하는 통상적인 구성체에서, 능동 장치 영역내의 능동 반도체 장치들의 위치를 도전성 비아의 그 어떤 부분으로부터도 도전성 비아의 적어도 3 배의 도전성 비아 직경으로 이탈되게 제한할 필요가 있을 수 있다. 한편으로, 릴리프 채널을 가진 도전성 비아(40)를 포함하는 구성체(10)에서, 도전성 비아에 인접한 구성체가 겪는 감소된 최대 응력은 능동 장치 영역(24)이 도전성 비아에 상대적으로 인접한 위치로 연장될 수 있는 디자인을 허용할 수 있다.
예를 들어, 구성체(10)의 특정 실시예에서, 능동 장치 영역(24)은 금지 구역(keep-out zone) 외측에 위치될 수 있으며, 상기 금지 구역은 도전성 비아(40)로부터 원격 거리(D5)로 도전성 비아의 그 어떤 부분으로부터도 멀리 연장된다. 일 실시예에서, 원격 거리(D5)는 개구(30)의 최대 폭(W1)의 3 배 보다 작을 수 있으며, 상기 최대 폭(W1)은 내측 벽(32)의 대향하는 부분들 사이에서 연장된다. 특정의 실시예에서, 원격 거리(D5)는 개구(30)의 최대 폭(W1)의 2 배 보다 작을 수 있다. 일 예에서, 원격 거리(D5)는 개구(30)의 최대 폭(W1) 보다 작을 수 있다. 예시적인 실시예에서, 원격 거리(D5)는 개구(30)의 최대 폭(W1)의 1/2 보다 작을 수 있다.
일 실시예에서, 릴리프 채널(55)들중 적어도 하나는 내측 벽으로부터 제 1 거리(D1)내에 있는 가장자리(56)를 가질 수 있는데, 제 1 거리는, 제 1 표면의 5 마이크론의 깊이(D3) 이내에 위치되어 기판(20)의 제 1 표면(21)에 평행한 릴리프 평면(P)의 방향(D2)에서 개구(30)의 최대 폭(W1)의 5 퍼센트 및 1 마이크론중 작은 것이다. 일 실시예에서, 릴리프 채널(55)들중 하나 이상은 기판(20)의 제 1 표면(21) 아래에서 깊이(D4)로 연장될 수 있으며, 상기 깊이(D4)는 길어 봐야 개구(30)의 최대 폭(W1)의 2 배이다. 특정의 예에서, 깊이(D4)는 길어봐야 개구(30)의 최대 폭(W1)과 같을 수 있다. 일 예에서, 깊이(D4)는 깊어봐야 개구(30)의 최대 폭(W1)일 수 있다.
릴리프 채널(55)들중 적어도 하나의 가장자리(56)는 내측벽의 원주의 적어도 5 퍼센트인 내측벽(32)을 따른 원주 방향(C)에서의 제 2 거리로 연장될 수 있다. 도 1b 에 도시된 바와 같이, 릴리프 채널(55)들중 외측 것의 가장자리(56)는 내측벽(32)의 전체 원주 둘레에 연장되지만, 그렇게 될 필요는 없다.
특정의 실시예에서, 릴리프 채널(55)들을 가진 구성체(10)는 외부 응력이 구성체에 가해질 때 릴리프 평면(P)내의 도전성 비아(40)로부터 나오는 결과적인 응력을 200 MPa 아래의 수준으로 감소시키도록 구성될 수 있다.
구성체(10)를 제조하는 방법(도 1a 및 도 1b)은 도 2a 내지 도 2g 를 참조하여 이제 설명될 것이다. 도 2a 를 참조하면, 기판(20)의 제 1 표면(21)으로부터 제 2 표면(22)을 향하여 연장된 하나 이상의 개구(30)를 형성하도록, 기판의 제 1 표면으로부터 물질이 제거될 수 있다.
마스크 층을 형성한 이후에 예를 들어 선택적으로 기판(20)을 에칭함으로써 개구(30)가 형성될 수 있으며, 마스크 층에서 제 1 표면(21)의 남은 부분들이 보존되도록 소망된다. 예를 들어, 포토레지스트 층과 같은 포토이미저블 층(photoimageable layer)이 증착되고 패턴화되어 제 1 표면(21)의 부분들만을 덮을 수 있으며, 그 이후에 때맞춘 에칭 프로세스가 수행되어 개구(30)를 형성할 수 있다.
제 1 표면(21)으로부터 제 2 표면(22)으로 하방향으로 연장된, 개구(30)의 내측 표면(31)은 경사질 수 있으며, 즉, 법선 각도(직각)가 아닌 각도로 제 1 표면으로 연장될 수 있다. 예를 들어 등방성 에칭 프로세스와 같은, 습식 에칭 프로세스들 및, 다른 것들중에서 테이퍼진 블레이드를 이용하는 소우잉(sawing)이 이용되어 경사진 내측 표면(31)을 가진 개구(30)를 형성할 수 있다. 다른 것들중에서 레이저 다이싱(laser dicing), 기계적 밀링도 이용되어 경사진 내측 표면(31)을 가진 개구(30)를 형성할 수 있다.
대안으로서, 경사지는 대신에, 각각의 개구(30)의 내측 표면(31)은 (도 1a 에 도시된 바와 같이) 제 1 표면에 실질적으로 직각으로 제 1 표면(21)으로부터 아래로 수직으로 또는 실질적으로 수직 방향으로 연장될 수 있다. 다른 것들중에서, 예를 들어 소우잉, 밀링, 초음파 기계 가공(ultrasonic machining)과 같은 기계적 제거 프로세스, 이방성 에칭 프로세스, 레이저 다이싱, 레이저 드릴링이 이용되어 실질적으로 수직의 내측 표면(31)들을 가진 개구(30)를 형성할 수 있다.
특정의 실시예에서, 개구(30)는 예를 들어 처음에 상대적으로 거친 초기 내측 표면을 가진 초기 개구를 만들도록 신속 DRIE 에칭 또는 반응성 이온 에칭과 같은 이방성 에칭 프로세스를 이용하고, 다음에 초기 내측 표면을 따라서 연장된 스캘럽(scallop) 또는 거칠음(roughness)을 제거하도록 화학적 에칭 또는 전자 폴리싱(electropolishing)을 이용함으로써 형성될 수 있다. 일 예에서, 개구(30)는 예를 들어 기판의 등방성 에칭과 이후의 기판의 이방성 에칭에 의해 형성될 수 있다.
기판(20)의 제 1 표면(21) 위에 놓인 패시베이션 층의 일부(예를 들어, 도 1a 에 도시된 절연성 유전층(23))도 개구(30)의 형성중에 제거될 수 있으며, 그러한 부분이 기판의 에칭 동안에, 또는 분리된 에칭 단계로서 에칭될 수 있다. 에칭, 레이저 드릴링, 기계적 밀링 또는 다른 적절한 기술들이 그러한 패시베이션 층의 부분을 제거하도록 이용될 수 있다.
개구(30)의 형성 이후에, 도 1a 에 도시된 절연성 유전층(60)이 증착되어 개구(30)의 내측 표면(31) 위에 놓이거나 그것을 코팅할 수 있어서, 도전성 비아(40)는 개구 내에 증착될 때 절연성 유전층에서 연장될 것이다. 위에서 설명된 바와 같이, 유전층(23,60)들은 단일 프로세스로 증착될 수 있다. 구성체(10)를 형성하기 위한 방법을 설명하는데 이용된 도면을 단순화시키기 위하여, 절연성 유전층(23,60)들은 도 2a 내지 도 2g 에 도시되지 않았다.
특정의 실시예에서, 개구(30)들을 가진 기판(20)의 제 1 표면(21)의 부분들에 마스크가 적용될 수 있는데, 개구 안에는 상기의 절연성 유전층(60)이 형성되지 않도록 소망된다. 개구(30)들중 코팅되지 않은 것은 기판(20)의 재료와 직접 접촉하는 부분들을 가진 도전성 비아(40)로 이후에 채워질 수 있다. 그러한 도전성 비아(40)는 접지 전기 전위에 전기적으로 결합될 수 있다. 기판이 실질적으로 유전체(예를 들어, 유리 또는 세라믹)로 이루어지는 특정의 실시예에서, 여기에 설명된 유전층(60 및/또는 23) 또는 다른 유전층들중 그 어느 것이라도 부분적으로 또는 전체적으로 생략될 수 있다. 유전층(60 및/또는 23)이 없는 하나 이상의 개구(30)들을 가진 실시예들에서, 그러한 개구(30)의 내측벽(32)은 개구의 내측 표면(31)과 일치할 수 있다.
다양한 방법들이 이용되어 개구(30)의 내측 표면(31)들 위에 놓인 절연성 유전층(60)을 형성할 수 있으며, 그러한 방법들이 아래에 설명된다. 특정의 예에서, 화학적 증기 증착(CVD) 또는 원자층 증착(atomic layer deposition;ALD)이 이용되어 개구(30)들의 내측 표면(31) 위에 놓이는 얇은 절연성 유전층을 증착시키는데 이용될 수 있다. 일 예에서, 테트라에틸로소실리케이트(tetraethylorthosilicate;TEOS)가 그러한 절연성 증착층을 증착시키는 저온 프로세스 동안 이용될 수 있다. 예시적인 실시예들에서, 실리콘 이산화물, 보로포스포실리케이트 글래스(borophosphosilicate glass; BPSG), 보로실리케이트 글래스(borosilicate glass;BSG) 또는 포스포실리케이트 글래스(phosphosilicate glass;PSG)의 층이 개구(30)의 내측 표면(31)위에 있도록 증착될 수 있으며, 그러한 유리는 도핑되거나 또는 도핑되지 않을 수 있다.
일 예에서, 유동 가능한 유전체가 기판(20)의 제 1 표면(21)에 적용될 수 있고, 다음에 유동 가능한 물질은 "스핀 코팅" 작업 동안에 개구(30)의 내측 표면(31)을 가로질러 보다 균일하게 분포될 수 있으며, 이어서 가열을 포함할 수 있는 건조 사이클이 이어진다. 다른 예에서, 유전체의 열가소성 필름이 제 1 표면(21)에 적용될 수 있고, 이후에 조립체가 가열되거나, 또는 진공 환경에 가열되며, 즉, 주위 압력 보다 낮은 환경에 배치된다.
다른 예에서, 기판(20)을 포함하는 조립체는 유전성 증착 욕조(dielectric deposition bath) 안에 잠겨져서 일치하는 유전성 코팅 또는 절연성 유전체(60)를 형성할 수 있다. 여기에서 사용되는 바로서, "일치하는 코팅(conformal coating)"은, 예를 들어 절연성 유전체(60)가 개구(30)의 내측 표면(31)의 윤곽에 일치하는 때와 같이, 코팅되고 있는 표면의 윤곽에 일치하는 특정 물질의 코팅이다. 전기화학적 증착 방법이 일치하는 유전체(60)를 형성하도록 이용될 수 있으며, 예를 들어 전기 영동 증착 또는 전해질 증착이 포함된다.
일 예에서, 전기 영동 증착 기술이 이용되어 일치하는 유전성 코팅을 형성할 수 있어서, 일치하는 유전성 코팅은 오직 조립체의 노출된 도전성 표면 및 반도전성 표면(semiconductive surface)상에 증착된다. 증착하는 동안에, 반도체 장치 웨이퍼는 소망의 전기 전위(electric potential)에 유지되고 전극은 욕조 안으로 담궈져서 욕조를 상이한 소망의 전위에 유지시킨다. 다음에 조립체는, 개구(30)의 내측 표면(31)을 따르는 것을 포함하지만 그에 제한되지 않는, 도전성이거나 또는 반도전성인 기판의 노출 표면상에 전기 도금된(electrodeposited) 일치하는 유전체(60)를 형성하기에 충분한 시간 동안 적절한 조건으로 욕조 안에 유지된다. 전기 영동 증착은 그에 의해 코팅되어야 하는 표면과 욕조 사이에 충분하게 강한 전기장이 유지되는 한 발생된다. 전기 영동으로 증착된 코팅은, 그러한 증착의 전압, 농도 등과 같은 파라미터에 의해 지배되는 특정의 두께에 도달한 이후에 증착이 정지된다는 점에서 자체 제한적이다.
전기 영동 증착은 기판(20)의 도전성 및/또는 반도전성 외부 표면들상에 연속적이고 균일한 두께의 일치하는 코팅을 형성한다. 더욱이, 전기 영동 코팅은 기판(20)의 제 1 표면(21) 위에 놓인 잔여의 패시베이션 층(23)상에 형성되지 않도록 증착될 수 있는데, 이는 그것의 유전성(비도전성) 특성 때문이다. 다르게 이야기하면, 유전체의 층이 유전 특성을 가진 충분한 두께를 가진다면, 전기 영동 증착이 정상적으로는 유전체의 층상에 형성되지 않고, 도전체 위에 놓인 유전성 층상에 형성되지 않는, 전기 영동 증착의 특성이 있다. 통상적으로, 전기 영동 증착은 대략 10 마이크론 내지 수십 마이크론 보다 큰 두께를 가진 유전성 층상에서 발생되지 않을 것이다. 일치하는 유전체(60)는 캐소드 에폭시 증착 선구체(cathodic epoxy deposition precursor)로부터 형성될 수 있다. 대안으로서, 폴리우레탄 또는 아크릴 증착 선구체가 이용될 수 있다. 아래의 표 1 에는 다양한 전기 영동 코팅 선구체 조성들 및 공급 소스들이 열거되어 있다.
ECOAT 명칭 POWERCRON 645 POWERCRON 648 CATHOGUARD 325
제조사
MFG PPG PPG BASF
유형 CATHODIC CATHODIC CATHODIC
폴리머 베이스 에폭시 에폭시 에폭시
위치 Pittsburgh,PA Pittsburgh, PA Southfield, MI
적용 데이터
Pb/Pf-free Pb-free Pb 또는 Pf-free Pb-free
HAPs, g/L 60-84 COMPLIANT
VOC, g/L(MINUS WATER) 60-84 <95
CURE 20 min/175C 20 min/175C
필름 특성
칼러 블랙 블랙 블랙
두께 ㎛ 10-35 10-38 13-36
연필 경도 2H+ 4H
욕조 특성
SOLIDS, %wt 20 (18-22) 20(19-21) 17.0-21.0
pH (25C) 5.9 (5.8-6.2) 5.8 (5.6-5.9) 5.4-6.0
도전성 (25C) μS 1000-1500 1200-1500 1000-1700
P/B 비율 0.12-0.14 0.12-0.16 0.15-0.20
작동 온도., C 30-34 34 29-35
시간, 초 120-180 60-180 120+
애노드 SS316 SS316 SS316
볼트 200-400 >100
ECOAT 명칭 ELECTROLAC LECTRASEAL DV494 LECTROBASE 101
제조사
MFG MACDERMID LVH COATING LVH COATING
유형 CATHODIC ANODIC CATHODIC
폴리머 베이스 폴리우레탄 URETHANE URETHANE
위치 Waterbury, CT Birmingham, UK Birmingham, UK
적용 데이터
Pb/Pf-free Pb-free Pb-free
HAPs, g/L
VOC,g/L (MINUS WATER)
CURE 20 min/149C 20 min/175C 20 min/175C
필름 특성
COLOR Clear (+dyed) 블랙 블랙
두께, ㎛ 10-35 10-35
연필 경도 4H
욕조 특성
SOLIDS, %wt 7.0 (6.5-8.0) 10-12 9-11
pH (25C) 5.5-5.9 7-9 4.3
도전성 (25C)μS 450-600 500-800 400-800
P/B 비율
작동 온도., C 27-32 23-28 23-28
시간, 초 60-120
애노드 SS316 316S 316SS
볼트 40, max 50-150
다른 예에서, 유전체(60)는 전기 분해로 형성될 수 있다. 이러한 과정은 전기 영동 증착과 유사하며, 예외적으로 증착된 층의 두께는 층이 그로부터 형성되는 도전성 표면 또는 반도전성 표면에 대한 인접성에 의해서 제한되지 않는다. 이러한 방식으로, 전기 분해로 증착된 유전성 층은 요건들에 기초하여 선택된 두께로 형성될 수 있고, 프로세싱 시간은 달성된 두께에서의 인자이다.
도 2a 에 도시된 바와 같이, 층(43)은 개구(30)의 내측 표면(31) 위에 놓이도록 형성될 수 있다 (또한 절연성 유전층(60,23)들이 존재한다면 그 위에 놓이게 형성될 수 있다). 예를 들어, 층(43) 또는 층(43)의 부분들은 원자층 증착(ALD), 물리 증기 증착(PVD) 또는 무전극 또는 전해 전착 방법을 이용하여 형성될 수 있다. 다음에, 도전성 비아(40)는 층(43)에 놓여서 층(43)에 전기적으로 결합되도록 형성될 수 있다. 도시된 바와 같이, 층(43) 및 도전성 비아(40)의 물질은 개구(30)의 외부에 있는 제 1 표면(21)의 부분들상으로 증착될 수 있다.
층(43) 및 도전성 비아(40)중 어느 하나를 형성하도록, 예시적인 방법은, 절연성 유전층(60)의 노출 표면들상으로의 제 1 금속층 스퍼터링, 도금, 또는 기계적인 증착중 하나 또는 그 이상에 의해 금속층을 증착하는 것을 포함한다. 기계적 증착은 가열된 금속 입자들의 흐름이 코팅되어야 하는 표면으로 고속으로 지향되는 것을 포함할 수 있다. 다른 실시예들에서, 예를 들어 펄스 레이저를 이용하여, 서브-마이크론(sub-micron) 금속 분말이 공동 안으로 스크리닝(screeening)될 수 있거나 또는 선택적으로 스크리닝될 수 있으며, 금속 유동이 공동을 채울 것이다. 이러한 단계는 예를 들어 블랭킷 증착(blanket deposition)에 의해 절연성 유전층(60 및/또는 23)으로 수행될 수 있다.
이제 도 2b 를 참조하면, 도전성 비아(40)의 초기 노출 표면(44)(도 2a)은 평활화(planarizing)될 수 있어서, 결과적인 노출 표면(45)은 기판(20)의 제 1 표면(21)에 근접한다. 도전성 비아(40)의 초기 노출 표면(44)은 다양한 예시적인 방법들에 의해 평활화될 수 있다. 일 실시예에서, 예를 들어 그라인딩(grinding) 과정이 이용되어 초기 노출 표면(44)을 평활화할 수 있다. 그라인딩 과정은 기판(20)의 제 1 표면(21) 위의 도전성 비아(40)의 물질의 일부를 제거할 수 있다. 초기 노출 표면(44)은 래핑(lapping), 폴리싱(polishing) 또는 고정밀 밀링에 의해 평활화될 수도 있다.
특정의 예에서, 화학적 기계 폴리싱("CMP")이 이용되어 도전성 비아(40)의 초기 노출 표면(44)을 평활화시킬 수 있다. 예시적인 CMP 프로세스는 슬러리(slurry)를 이용하여 초기 노출 표면(44)을 연마용 패드(abrasive pad)로 닦아내는(sanding) 것을 포함할 수 있다. 그러한 슬러리는 통상적으로 산화제 및 패시베이션제(passivation agent)를 포함할 수 있다. 예시적인 CMP 프로세스는 초기 노출 표면(44)을 평활화시키도록 예를 들어 마이크로 실리카 페이스트(micro-silica paste)를 포함하는 연마용 슬러리의 이용을 포함할 수 있다.
도 2c 를 참조하면, 마스크 층(25)은 기판(20)의 제 1 표면(21)에서 도전성 비아(40)의 노출 표면(45) 위에 놓이게 형성될 수 있다. 마스크 층(25)은 노출 표면(45)의 영역들에 간극(26)을 가질 수 있으며, 릴리프 채널(55) 및, 상기 릴리프 채널(55)에 인접한 다른 접촉 표면(50)들을 형성하는 것이 소망된다. 예를 들어 포토레지스트 층과 같은 포토이미저블 층이 증착 및 패턴화되어 노출 표면(45)의 부분들을 덮을 수 있다.
도 2d 에 도시된 바와 같이, 도전성 비아(40)의 물질은 마스크 층(25)에 있는 간극(26)들에서 노출 표면(45)으로부터 제거될 수 있어서, 릴리프 채널(55) 및 외측 접촉 표면(50)을 형성한다. 도전성 비아(40)의 물질의 부분들은 예를 들어 에칭 프로세스 또는 개구(30)를 형성하는 것과 관련되어 위에서 설명된 다른 물질 제거 프로세스들을 이용하여 제거될 수 있다.
도 2e 를 참조하면, 마스크 층(25)(도 2d)이 제거될 수 있어서, 릴리프 채널(55) 및 상기 릴리프 채널들에 인접한 외측 접촉 표면(50)들을 남긴다. 도 2f 에서, 만약 개구(30)의 외측에 있는 기판(20)의 제 1 표면(21) 위에 놓인 도전성 비아(40) 및/또는 층(43)의 과잉 금속(excess metal)의 제거가 소망된다면, 그러한 과잉 금속은 도전성 비아(40)의 초기 노출 표면(44)의 평활화 또는 개구(30)의 형성과 관련하여 위에서 설명된 제거 프로세스들중 그 어느 것을 통해서도 제거될 수 있다.
다음에, 도 2g 에 도시된 바와 같이, 릴리프 채널(55)들의 노출 표면(52) 및 외측 접촉 표면(50)들은 층(51)에 의해 코팅될 수 있으며, 상기 층은 위에서 설명된 층(43)과 유사한 배리어 금속 층일 수 있거나, 패시베이션 층일 수 있거나, 또는 추가적인 도전층을 그 위에 수용하도록 구성된 비아(40)를 만드는 접착 층과 같은 결합 층일 수 있다. 그러한 층(51)은 도전성 비아(40) 또는 층(43)과 관련하여 위에서 설명된 금속 증착 프로세스들중 그 어느 것을 통해서라도 증착될 수 있다.
대안의 방법에서, 도전성 비아(40)의 물질은 도 2c 에 도시된 마스크 층(25)을 이용하지 않으면서 노출 표면(45)으로부터 제거될 수 있다. 그러한 방법에서, 도전성 비아(40)의 노출 표면(45)은, 예를 들어 위에서 설명된 CMP 프로세스를 이용하여, 도전성 비아와 층(43)(예를 들어, 배리어 금속 층) 사이의 인터페이스가 기판(20)의 제 1 표면(21)에 노출될 때까지, 폴리싱(polishing)될 수 있다. 다음에, 노출 표면(45)이 에칭될 수 있다. 도전성 비아(40)의 노출 표면(45)의 에칭은 노출 표면의 다른 부분들에서보다 도전성 비아와 층(43) 사이의 인터페이스에서 더욱 신속하게 진전될 수 있어서, 상기 인터페이스에 인접한 도전성 비아내에서 채널(55)을 형성한다. 이러한 대안의 방법으로부터 초래된 예시적인 도전성 비아(940a)는 9a 에 도시되어 있으며 상기 도면을 참조하여 설명될 것이다. 채널(55)이 형성된 이후에, 상기 방법은 도 2g 를 참조하여 위에서 설명된 바와 같이 진행될 수 있다.
도 2h 및 도 2i 에 도시된 다른 대안의 방법에서, 도전성 비아(40')의 물질은 개구(30) 안으로 증착될 수 있어서 하나 이상의 채널 부분들 또는 공극(void, 55')들이 외측 접촉 표면(50')에 인접한 도전성 비아의 반경 방향 주위(40a)에서 형성된다. 도 2h 에 도시된 바와 같이, 도 1a 를 참조하여 위에서 설명된 바와 같은 절연성 유전층(60)은 개구(30)의 내측 표면(31)을 코팅하거나 또는 그 위에 놓이도록 증착될 수 있다. 다음에, 배리어 층(43a)은 유전층(60) 위에 놓이도록 위에서 설명된 바와 같이 형성될 수 있고, 시드 층(seed layer, 43b)은 배리어 층(43a) 위에 놓이도록 형성될 수 있다. 마스크 층은 제 1 표면(21)에서 시드 층(43b)의 노출 표면에 적용될 수 있고, 마스크 층이 패턴화(patterened)되고, 시드 층은 마스크 층의 인접한 부분들 사이에서 시드 층에 간극(43c)을 형성하도록 에칭될 수 있다. 간극(43c)은 도 1a 에 도시된 깊이(D4)와 같이, 소망의 깊이로 제 1 표면(21) 아래에서 밑으로 연장될 수 있다. 도 2h 에서 알 수 있는 바와 같이, 시드 층(43b)을 따라서 원주 방향(C)으로 분포된 불연속의 복수개의 간극(43c)이 있을 수 있지만, 그렇게 될 필요는 없다.
도 2i 에 도시된 바와 같이, 도전성 비아(40')는 시드 층(43b)의 위에 놓이게 형성되고 시드 층에 전기적으로 결합될 수 있다. 도전성 비아(40')의 금속은 간극(43c) 안에 노출된 배리어 층(43a)의 부분들상에서 보다 시드 층(43b)상에서 더욱 신속하게 증착되어, 도전성 비아가 형성될 때, 간극은 채널 부분들 또는 공극(55')이 될 것이다. 도 2i 에서 알 수 있는 바와 같이, 도전성 비아(40')의 반경 방향 주위(40a) 둘레에서 원주 방향(C)으로 분포된 복수개의 불연속 채널 부분(55')들이 있을 수 있지만, 그렇게 될 필요는 없다. 특정의 예에서, 채널 부분(55')은 1 마이크론 보다 작은 반경 방향(R)에서의 폭(W4)을 가질 수 있다. 예시적인 실시예에서, 폭(W4)은 0.5 마이크론 보다 작을 수 있다.
도 3a 내지 도 6c 는 교번하는 구성을 가진 도 1a 및 도 1b 의 도전성 비아(40)의 변형을 도시한다. 도면을 단순화하기 위하여, 도 1a 에 도시된 선택적인 절연성 유전층(23,60) 및 선택적인 배리어 층(43,51)은 도 3a 내지 도 6c 에 도시되어 있지 않다. 도 3a 및 도 3b 에 도시된 도전성 비아(340)는 위에서 설명된 도전성 비아(40)와 같으며, 예외적으로 도전성 비아(340)는 개구(330)의 내측 벽(332)의 전체적인 원주 둘레에서 연장된 가장자리(356)를 가지는 단일의 릴리프 채널(relief channel, 355)을 구비한다.
도 4a 및 도 4b 에 도시된 도전성 비아(440)는 위에서 설명된 도전성 비아(40)와 동일하며, 예외적으로 도전성 비아(440)는 개구(430)의 내측 벽(432)의 전체 원주 둘레에 연장된 가장자리(456)를 가진 제 1 릴리프 채널(455a) 및, 도전성 비아(440)의 중심에 대략 위치된 제 2 릴리프 채널(455b)을 구비한다. 제 2 릴리프 채널(455b)은 오직 단일의 외측 가장자리(457)를 가지는 릴리프 영역(relief region)일 수 있어서, 외측 접촉 표면(450)들중 어느 부분도 외측 가장자리(457)에 의해 둘러싸인 영역 안에 위치되지 않는다.
도 5a 에 도시된 도전성 비아(540a)는 도 3a 및 도 3b 와 관련하여 위에서 설명된 도전성 비아(340)와 동일하며, 예외적으로 도전성 비아(450a)는 장원형(oblong) 또는 타원형 형상을 가지는 릴리프 채널(555a)을 구비하는데, 릴리프 채널은 제 2 치수(L2) 보다 큰 제 1 치수(L1)를 한정하고, 제 1 및 제 2 치수는 도 1a 와 관련하여 설명되고 도시된 릴리프 평면(P)에 위치된다. 도 5a 에 도시된 바와 같이, 도전성 비아(540a)는 기판의 제 1 표면에 전체적으로 평행한 평면에 장원형 또는 타원형 단면 형상을 가질 수 있다. 다른 실시예들에서, 본 발명은 릴리프 채널들을 가진 도전성 비아들의 다른 단면들을 고려하며, 예를 들어 정사각형, 직사각형, 삼각형, 육각형, 비원형, 곡선형 또는 그 어떤 다른 형상도 포함된다.
도 5b 에 도시된 도전성 비아(540b)는 도 5a 와 관련하여 위에서 설명된 도전성 비아(540a)와 같으며, 예외적으로 도전성 비아(540b)의 릴리프 채널(555b)은 도전성 비아의 제 1 측에서 제 1 폭(W2)을 가지는데, 상기 제 1 폭은 도전성 비아의 대향하는 제 2 측에 있는 제 2 폭(W3) 보다 크다. 제 1 및 제 2 폭들은 도 1a 에 도시된 릴리프 평면(P)에 위치된다.
도 5c 에 도시된 도전성 비아(540c)는 도 3a 및 도 3b 와 관련하여 위에서 설명된 도전성 비아(340)와 같으며, 예외적으로 도전성 비아(540c)는 외측 가장자리(556)에 대향하는 불규칙 형상의 내측 가장자리(557)를 가진 릴리프 채널(555c)을 구비한다. 다른 실시예들에서, 본 발명은 내측 가장자리 형상들을 가진 릴리프 채널들을 고려하는데, 예를 들어, 정사각형, 직사각형, 삼각형, 육각형, 곡선형 또는 그 어떤 다른 형상이라도 포함된다.
도 6a 에 도시된 도전성 비아(640a)는 도 3a 및 도 3b 와 관련하여 위에서 설명된 도전성 비아(340)와 같으며, 예외적으로 도전성 비아(640a)는 개구(630)의 내측 벽(632)의 전체 원주 둘레에서 연장되는 가장자리(656)를 가진 제 1 릴리프 채널(655a) 및 제 1 릴리프 채널의 대향하는 측부들 사이에서 도전성 비아(640)의 중심을 통해 연장되는 제 2 릴리프 채널(655a')을 구비한다.
도 6b 에 도시된 도전성 비아(640b)는 도 3a 및 도 3b 와 관련하여 위에 설명된 도전성 비아(340)와 같으며, 예외적으로 도전성 비아(640b)는 개구(630)의 내측 벽(632)의 원주를 따라서 서로 분리된 복수개의 개별적인 릴리프 채널(655b)들을 구비하며, 릴리프 채널(655b)들은 개구의 내측 벽의 원주 둘레에 분포된다. 개별적인 릴리프 채널(655b)들 각각은 개구(630)의 내측 벽(632)의 원주의 일부 둘레에 연장된 가장자리(656b)를 형성한다. 도 6b 에 도시된 바와 같이, 도전성 비아(640b)는 8 개의 릴리프 채널(655b)들을 가질 수 있다. 다른 실시예들에서, 도전성 비아(640b)는 그 어떤 개수의 릴리프 채널(655b)들이라도 가질 수 있으며, 예를 들어, 2 개, 3 개, 4 개, 6 개, 10 개, 12 개, 또는 20 개의 릴리프 채널들을 가질 수 있다.
도 6c 에 도시된 도전성 비아(640c)는 도 3a 및 도 3b 와 관련하여 위에서 설명된 도전성 비아(340)와 같으며, 예외적으로 도전성 비아(640c)는 개구(630)의 내측 벽(632)의 원주의 일부 둘레에만 연장되는 릴리프 채널(655c)을 구비한다. 도 6c 에 도시된 바와 같이, 릴리프 채널(655c)은 개구(630)의 내측 벽(632)의 원주의 대략 50 % 둘레로 연장될 수 있다. 다른 예에서, 릴리프 채널(655c)은 개구(630)의 내측 벽(632)의 원주의 그 어떤 부분 둘레라도 연장될 수 있으며, 예를 들어 5 %, 10%, 20%, 33%, 66% 또는 75 % 로 연장된다.
도 7 내지 도 12 는 교번의 구성을 가진 도 1a 및 도 1b 의 도전성 비아(40)의 다른 변형들을 더 도시한다. 도 3a 내지 도 6c 와 유사하게, 선택적인 절연성 유전층(23,60) 및 선택적인 배리어 층(43,51)들은 도 7 내지 도 12 에 도시되어 있지 않으며, 예외적으로 도 9a 는 배리어 층(943)을 도시하고, 도 10b 는 배리어 층(1051)을 도시한다. 도 7 에 도시된 도전성 비아(740)는 도 1b 에 도시된 도전성 비아(40)의 대안의 측부 단면도이다. 도전성 비아(740)는 기판(720)의 제 1 표면(721) 위에 연장된 외측 접촉 표면(750)들을 가진다.
도 8 은 기판(820)의 개별적인 제 1 및 제 2 표면(821,822)의 각각에서 도전성 비아(840)의 양쪽 단부들에 있는 릴리프 채널(855)들을 가지는 도 7 의 도전성 비아의 변형을 도시한다. 도전성 비아(840)는 관통 개구(830)에 배치되는데, 상기 관통 개구는 기판(820)의 두께를 통하여 제 1 표면(821)으로부터 제 2 표면(822)으로 연장된다. 특정의 실시예(미도시)에서, 도전성 비아의 일 단부에서만 릴리프 채널들을 가진 도전성 비아는 관통 개구 안에 배치될 수 있다. 그러한 실시예에서, 릴리프 채널들을 포함하지 않는 도전성 비아의 다른 단부는 그 어떤 구성이라도 가질 수 있으며, 예를 들어, 평탄한 도전성 접촉 표면 또는 기판의 개별적인 표면에 노출된 도전성 포스트(post)를 포함한다.
도 9a 및 도 9b 는 도전성 비아(940a,940b)를 각각 도시한다. 도전성 비아(940a,940b)는 도 3a 및 도 3b 와 관련하여 위에서 설명된 도전성 비아(340)와 같으며, 예외적으로 도전성 비아(940a,940b) 각각은 테이퍼진 내측 가장자리(957)를 가진 릴리프 채널(955)을 구비하는데, 테이퍼진 내측 가장자리는 기판(920)의 제 1 표면(921)에 직각이 아니다. 도 9a 및 도 9b 에 도시된 실시예에서, 테이퍼진 내측 가장자리(957)는 릴리프 채널(955)의 외측 가장자리(956)에 평행하지 않고, 외측 가장자리(956)는 기판(920)의 제 1 표면(921)에 직각이다. 도 9a 의 도전성 비아(940a)는 도전성 비아를 둘러싸는 (위에서 설명된 층(43)과 같은) 배리어 또는 시드 층(943)을 가지는 반면에, 도 9b 의 도전성 비아(940b)는 그러한 배리어 또는 시드 층 없이 도시되어 있다.
도 9c 는 도 9a 와 관련하여 위에서 설명된 도전성 비아(940a)와 같은 도전성 비아(940c)를 도시하며, 예외적으로 기판(921)은 절연성 유전층(960)에 인접한 외측 릴리프 채널(958)을 구비하기도 한다. 일 예에서, 외측 릴리프 채널(958)에는 반도체 제조에서 통상적으로 사용되는 것과 같은 로우-k(low-k) 절연성 유전체(961)로 채워질 수 있다. 다른 유전체(961)들이 외측 릴리프 채널(958)을 채우도록 증착될 수 있는데, 일부 경우에, 외측 릴리프 채널(958)은, 기판(920)(예를 들어, 반도체 물질) 또는 절연성 유전층(950)의 물질의 영 모듈러스(Young's modulus)보다 낮은 영 모듈러스를 가질 수 있어서, 순응성의 정도(degree of compliancy)가 달성된다. 외측 릴리프 채널(958)은 기판(920)의 제 1 표면(921) 아래로 깊이(D8) 까지 연장될 수 있다. 특정의 실시예에서, 비록 그럴 필요는 없을지라도, 외측 릴리프 채널(958)이 연장되는 깊이(D8)는, 릴리프 채널(955)이 기판(920)의 제 1 표면(921) 아래로 연장되는 깊이(D7) 보다 클 수 있다.
일 예에서, 외측 릴리프 채널(958)은 절연성 유전층(960)에 인접한 기판(920)의 일부 안으로 에칭될 수 있다. 예시적인 실시예에서, 외측 릴리프 채널(958)은 기판(920)의 일부 및 절연성 유전층(960)의 일부 모두로 에칭될 수 있다. 특정의 예에서, 외측 릴리프 채널(958)은 반응성 이온 에칭을 이용하여 기판(920)으로 에칭될 수 있고, 릴리프 채널(955)은 화학적 에칭 프로세스를 이용하여 도전성 비아(940c)의 물질 안으로 에칭될 수 있다. 외측 릴리프 채널(958)은 단일의 연속적인 릴리프 채널일 수 있거나, 또는 절연성 유전층(960)의 외측 원주를 따라서 서로로부터 분리된 복수개의 개별적인 릴리프 채널(958)들일 수 있으며, 릴리프 채널(950)들은 절연성 벽(960)의 외측 원주 둘레에 분포된다.
도 10a 및 도 10b 는 도전성 비아(1040a, 1040b)를 각각 도시한다. 도전성 비아(1040a,1040b)는 도 3a 및 도 3b 와 관련하여 위에서 설명된 도전성 비아(340)와 같으며, 예외적으로 도전성 비아(1040a,1040b) 각각은 적어도 도전성 비아의 외측 접촉 표면(1050) 위에 놓이는 도전성 접합 물질(예를 들어, 솔더(solder), 도전성 접착제 또는 도전성 페이스트)을 포함한다.
도전성 비아(1040a 또는 1040b)(또는 여기에서 설명된 다른 도전성 요소들중 임의의 것)와 기판(1020)에 대하여 외부의 구성체들 사이의 연결은 개별적인 도전성 접합 물질(1011a 또는 1011b)을 통해서 이루어질 수 있다. 그러한 도전성 접합 물질은 상대적으로 낮은 용융 온도를 가진 용융 가능한 금속을 포함할 수 있으며, 예를 들어 솔더, 주석, 또는 복수의 금속을 포함하는 공융 혼합물(eutectic mixture)을 포함한다. 대안으로서, 그러한 도전성 접합 물질은 가용성(wettable) 금속을 포함할 수 있고, 예를 들어 구리를 포함할 수 있고, 또는 솔더 또는 다른 용융 가능 금속의 용융 온도보다 높은 용융 온도를 가진 다른 귀금속 또는 귀금속 아닌 금속을 포함할 수 있다. 그러한 가용성 금속은 대응하는 특징을 가지고 접합될 수 있고, 예를 들어 상호 연결 요소의 용융 가능한 금속의 특징을 가지고 접합될 수 있다. 특정의 실시예에서, 그러한 도전성 접합 재료는 예를 들어 도전성 페이스트와 같은 매체 안에 산재된 도전성 재료를 포함할 수 있고, 예를 들어, 금속충전 페이스트(metal-filled paste), 솔더 충전 페이스트(solder-filled paste) 또는 등방성 도전성 접착제(isotropic conductive adhesive) 또는 이방성 도전성 접착제(anisotropic conductive adhesive)를 포함한다.
도 10a 의 도전성 비아(1040a)는 도전성 비아의 외측 접촉 표면(1050)에 인접한 도전성 접합 물질(1011a)을 가지지만, 도전성 접합 물질은 릴리프 채널(1055)로 연장되지 않는다. 릴리프 채널(1055)이 채워지지 않으면서 남겨지는 도 10a 에 도시된 것과 같은 실시예에서, 도전성 비아(1040a)가 다른 도전성 요소와 접합될 때, 릴리프 채널(1055)은 과잉의 도전성 접합 물질(1011a)을 받아들이는 해자(moat)로서의 역할을 할 수 있는데, 과잉의 도전성 접합 물질은 외측 접촉 표면(1050)과 다른 도전성 요소의 직면하는 접촉 표면 사이로부터 밖으로 짜내어질 수 있다.
과잉의 도전성 접합 물질(1011a)이 릴리프 채널(1055) 안으로 유동하게 하는 것은 도전성 접합 물질이 기판(1020)의 제 1 표면(1021)상으로 유동하여 인접한 도전성 비아(1040a)를 잠재적으로 단락시키는 것(즉, 인접한 도전성 비아들 사이에 직접적인 전기 도전성 경로를 만드는 것)을 방지하는데 도움을 줄 수 있다. 기판(1020)의 제 1 표면(1021) 상으로 과잉의 도전성 접합 물질(1011a)이 유동하는 경향을 감소시킴으로써, 인접한 도전성 비아(1040a)는 인접한 도전성 비아가 단락됨이 없이 함께 가까운 거리를 유지할 수 있다. 그러한 디자인은 인접한 도전성 비아들 사이의 피치 또는 주어진 간격에 대한 구성체의 신뢰성을 향상시킬 수 있다. 또한, 그러한 디자인은, 과도한 도전성 접합 물질(1011a)이 접합 구조의 인접한 것들을 단락시키지 않으면서, 도전성 비아(1040a)의 노출된 패드들 또는 도전성 포스트(conductive post)들과 같은 접합 구조의 피치(사이의 간격)들이 감소될 수 있게 한다.
도 10b 의 도전성 비아(1040b)는 도전성 접합 물질(1011b)을 가지는데, 이것은 외측 접촉 표면(1050) 위에 높이고, 기판(1020)의 제 1 표면(1021)의 일부 위에 놓이고, 릴리프 채널(1055)로 연장된다. 도전성 비아(1040b)는 도전성 비아와 도전성 접합 물질(1011b) 사이에 연장될 수 있는 (위에서 설명된 층(51)과 같은) 배리어 층(1051)을 가진다.
도 11a 에 도시된 도전성 비아(1140)는 도 1a 및 도 1b 와 관련하여 위에 설명된 도전성 비아(40)와 같으며, 예외적으로 도전성 비아(1140)는 기판(1120)의 제 1 표면(1121)에서 릴리프 채널(1155)에 배치된 낮은 스트레스 물질(1112)을 가진다. 낮은 스트레스 물질(low stress material, 1112)은 도전성(예를 들어, 솔더 또는 도전성 접착제 페이스트), 비도전성(예를 들어, 폴리머 또는 다른 유전체) 또는 다공성의 도전성 물질 또는 폴리머 발포체와 같은 비도전성 물질일 수 있다. 그러한 물질은 낮은 탄성 모듈러스를 가질 수 있거나, 또는 그러한 물질은 하중하에서 압축될 수 있는 충분한 붕괴 가능한 세공(collapsible pores)들을 가질 수 있다.
일 예에서, 릴리프 채널(1155)들중 하나 또는 그 이상은 모세관 채널들일 수 있고, 각각의 모세관 채널은 도 1a 와 관련하여 설명되고 도시된 릴리프 평면(P)의 방향에서 5 마이크론 보다 작은 최대 폭을 가진다. 낮은 스트레스 물질(1112)이 솔더인 실시예에서, 다른 도전성 구조(예를 들어, 도 27b 에 도시된 도전성 포스트(2741b)가 도전성 비아에 접합될 때 그러한 모세관 채널은 도전성 비아(1140)의 외측 접촉 표면(1150)으로부터 이탈되게 솔더를 당길 수 있어서, 감소된 솔더의 체적은 도전성 비아 및 도전성 구조를 서로 접합시키도록 이용될 수 있다. 다른 도전성 구조가 도전성 비아(1140)에 접합될 때, 모세관 채널들의 존재는 솔더가 제 1 표면(1121)상으로 짜내어지는 것을 방지할 수 있다.
도 27b 에 도시된 도전성 포스트(2741b)와 같은 도전성 포스트가 도전성 비아(1140)에 접합되는 예에서, 도전성 포스트의 베이스는 도전성 비아의 외측 접촉 표면(1150)에 접합될 수 있다. 그러한 도전성 포스트는 외측 접촉 표면(1150)에 인접한 베이스 표면으로부터 도전성 포스트로 연장되는 적어도 하나의 모세관 채널을 가질 수 있다. 그러한 실시예에서, 도전성 비아(1140) 및 그에 접합된 도전성 포스트 모두에 있는 모세관 채널들은 솔더를 도전성 비아와 도전성 포스트 사이의 인터페이스로부터 이탈되게 유인할 수 있고, 감소된 솔더의 체적은 도전성 비아 및 도전성 포스트가 서로 접합되는데 이용될 수 있다. 도전성 포스트가 도전성 비아(1140)에 접합될 때 도전성 비아 및 도전성 포스트 모두에 있는 모세관 채널들의 존재는 솔더가 제 1 표면(1121)상으로 연장되는 것을 방지할 수 있다.
도 11b 에 도시된 도전성 비아(1140')는 도 11a 와 관련하여 위에 설명된 도전성 비아(1140)와 같으며, 예외적으로 도전성 비아(1140')는 기판(1120)의 제 1 표면(1121)에서 릴리프 채널(1155) 및 외측 접촉 표면(1150) 위에 있는 도전성 패드(1159)를 가진다. 그러한 도전성 패드(1159)는 다른 구성체의 도전성 요소와 상호 연결을 위하여 기판(1120)의 제 1 표면(1121)에서 노출될 수 있다. 도 11b 에 도시된 바와 같이, 도전성 패드(1159)는 제 1 표면(1121)에서 릴리프 채널(1155)들을 완전하게 밀봉할 수 있다. 일부 실시예들에서, 도전성 패드(1159)는 릴리프 채널(1155)들중 하나 또는 그 이상을 부분적으로 밀봉할 수 있다.
특정의 예에서, 도전성 패드(1159)는 제 1 표면(1121)에서 하나 이상의 릴리프 채널(1155)들을 밀봉할 수 있어서, 밀봉된 릴리프 채널들의 적어도 일부에 있는 공동(void, 1113)을 감싼다. 일 실시예에서, 도 11b 에 도시된 바와 같이, 솔더 또는 폴리머와 같은 낮은 스트레스 물질(1112)은 도전성 패드(1159)에 의해 밀봉된 릴리프 채널(1155)들중 하나 이상을 채울 수 있다. 도전성 패드(1159)는 외측 접촉 표면(1150)상으로 릴리프 채널(1155)을 가로질러 도금될 수 있어서, 도 11b 에 도시된 바와 같이 도전성 패드의 금속 물질은 오직 부분적으로만 릴리프 채널들중 하나 이상으로 연장되며, 그에 의하여 릴리프 채널들중 적어도 일부 안에 공동(1113)을 남긴다.
도 12 에 도시된 도전성 비아(1240)는 도 11a 와 관련하여 위에서 설명된 도전성 비아(1140)와 같으며, 예외적으로 도전성 비아(1240)는 기판(1220)의 제 1 표면(1221) 및 제 2 표면(1222) 모두에서 릴리프 채널(1255)들에 배치된 낮은 스트레스 물질(1212)을 가진다. 낮은 스트레스 물질(1212)은 도전성이거나 또는 비도전성일 수 있다.
도전성 비아(1240)는 도전성 접합 물질(1211)을 더 구비할 수 있으며, 상기 도전성 접합 물질은 외측 접촉 표면(1250)들 위에 놓이고, 기판(1220)의 제 1 표면(1221)의 일부 위에 놓이고, 릴리프 채널(1255)내에 배치된 낮은 스트레스 물질(1212)의 위에 놓인다. 특정의 실시예에서, 도전성 접합 물질(1211)은 낮은 스트레스 물질(1212)과 같은 물질일 수 있으며, 그러한 실시예에서, 기판(1220)의 제 1 표면(1221)에서의 낮은 스트레스 물질 및 도전성 접합 물질은 단일의 연속적인 도전성 접합 물질 영역으로서 증착될 수 있다. 특정의 예에서, 외부 구조가 도전성 접합 물질을 이용하여 도전성 비아(1240)와 접합될 때, 낮은 스트레스 물질(1212)은 도전성 접합 물질(1211)이 릴리프 채널(1255)들 안으로 유동하는 것을 방지하는 역할을 할 수 있다.
다른 예에서, 다공성의 낮은 스트레스 물질(1212)이 사용되어 도전성 접합 물질(1211)이 도전성 비아(1240)에 인접하게 위치하는, 기판(1220)의 제 1 표면(1221)의 구조체와 접촉하는 것을 방지할 수 있다. 그러한 실시예에서, 외부 구조체가 도전성 접합 물질(1211)을 이용하여 도전성 비아(1240)와 접합될 때, 도전성 접합 물질은 제 1 표면(1221)상으로 유동하기보다는 낮은 스트레스 물질의 세공들 안으로 유동할 수 있다.
도 13 은 도 3a 및 도 3b 와 관련하여 위에서 설명된 도전성 비아(340)와 같은 도전성 비아(1340)를 도시하며, 예외적으로 도전성 비아(1340)는 도전성 접합 물질(1311)을 구비하는데, 상기 도전성 접합 물질은 도전성 비아의 외측 접촉 표면(1350) 위에 놓이고 릴리프 채널(1355) 안으로 연장된다. 도전성 비아(1340)는 도전성 비아와 도전성 접합 물질(1311) 사이에서 연장될 수 있는 (위에서 설명된 층(51)과 같은) 배리어 층(1351)을 가진다. 외측 접촉 표면(1350)은 기판(1320)의 제 1 표면(1321) 아래로 거리(D6) 만큼 요부화될 수 있다. 도 13 에 도시된 실시예에서, 도전성 접합 물질(1311)은 기판(1320)의 제 1 표면(1321) 위에 놓이지 않는다.
도 10a 에 도시된 실시예와 유사하게, 도전성 비아(1340)가 다른 도전성 요소와 접합될 때, 도전성 비아의 외측 접촉 표면(1350)을 기판(1320)의 제 1 표면(1321) 아래로 요부화시키는 것은 도전성 접합 물질(1311)이 제 1 표면상으로 유동하여 잠재적으로 인접한 도전성 비아(1340)를 단락시키는 것을 방지하는데 도움이 될 수 있다. 도 13 에 도시된 예에서, 도전성 접합 물질(1311)은 기판(1320)의 제 1 표면(1321) 위로 연장되지만, 그럴 필요는 없다. 예를 들어, 다른 실시예들에서, 도전성 접합 물질(1311)은 기판(1320)의 제 1 표면(1321) 아래로 요부화된 노출 표면을 가질 수 있다. 도 3a 내지 도 6c 와 유사하게, 선택적인 절연성 유전층(23,60) 및 선택적인 배리어 층(43)은 도 13 내지 도 14d 에 도시되어 있지 않다.
구성체(1310)를 제조하는 방법(도 13)이 이제 도 14a 내지 도 14d 를 참조하여 설명될 것이다. 도 2a 내지 도 2g 의 방법 단계들은 도 14a 에 도시된, 제 1 표면(1321)으로부터 기판(1320)으로 연장된 개구(1330), 도전성 비아(1340), 릴리프 채널(1355) 및 층(1351)을 형성하는데 이용될 수 있다. 이제 도 14b 를 참조하면, 마스크 층(1325)은 기판(1320)의 제 1 표면(1321)의 부분들 및 배리어 층(1351) 위에 놓이도록 증착될 수 있다. 마스크 층(1325)은 패턴화될 수 있고, 다음에, 도 14c 에 도시된 바와 같이, 간극(1326)들이 마스크 층을 통하여 형성될 수 있어서 하나 이상의 도전성 비아(1340)의 위에 놓인 배리어 층(1351)을 노출시킨다.
차후에, 도 14d 에 도시된 바와 같이, 도전성 접합 물질(1311)은 간극(1326) 안으로 증착될 수 있어서, 도전성 접합 물질은 배리어 층(1351)과 접촉되고 릴리프 채널(1355) 안으로 연장된다. 마지막으로, 도 13 을 다시 참조하면, 기판의 제 1 표면 위로 연장되는 도전성 접합 물질(1311)을 남기면서 마스크 층(1325)의 나머지 부분들은 기판(1320)의 제 1 표면(1321)으로부터 제거될 수 있다.
도 15 는 도 13 과 관련하여 위에서 설명된 도전성 비아(1340)와 같은 도전성 비아(1540)를 도시하며, 예외적으로 도전성 비아(1540)는 개구(1530)의 외측에서 기판(1520)의 제 1 표면(1521) 위에 놓인 유전층(1523) 및 유전층(1523)의 일부와 도전성 비아의 위에 놓인 시드 층(seed layer, 1552)을 구비한다. 유전층(1523)은 도 1a 및 도 1b 와 관련하여 위에서 설명된 층(23)과 같은 패시베이션 층일 수 있다. 도전성 비아(1540)는 도전성 비아와 시드 층(1552) 사이에서 연장될 수 있는 (위에서 설명된 층(51)과 같은) 접착 또는 배리어 층(1551)을 가질 수도 있다. 일 예에서, 접착 또는 배리어 층(1551)은 탄탈륨 질화물/탄탈륨일 수 있고, 예를 들어, 간극의 불순물(interstitial impurities)을 가진 알파-탄탈륨, 티타늄 질화물, 티타늄 질화물/티타늄, 또는 니켈-텅스텐 합금일 수 있고, 시드 층(1552)은 구리, 니켈 또는 금일 수 있다. 특정의 실시예에서, 접착 또는 배리어 층(1551) 및 시드 층(1552)은 단일 층일 수 있고, 예를 들어, 단일 니켈 합금 배리어 및 시드층과 같은 것일 수 있다. 도전성 접합 물질(1511)은 도전성 비아(1540) 및 유전층(1523)의 일부 위에 놓인다. 도 3a 내지 도 6c 에 유사하게, 선택적인 절연성 유전층(60) 및 선택적인 배리어 층(43)은 도 15 내지 도 16d 에 도시되어 있지 않다.
구성체(1510)의 제조 방법(도 15)이 이제 도 16a 내지 도 16d 를 참조하여 설명될 것이다. 도 2a 내지 도 2g 의 방법 단계들이 도 16a 에 도시된 유전층(1523), 제 1 표면(1521)으로부터 기판(1520)으로 연장된 개구(1530), 도전성 비아(1540), 릴리프 채널(1555), 접착 또는 배리어 층(1551) 및 시드 층(1552)을 형성하도록 이용될 수 있다.
이제 도 16b 를 참조하면, 마스크 층(1525)이 시드 층(1552)의 위에 놓이도록 증착될 수 있다. 마스크 층(1525)은 시드 층(1552)의 위에 놓이게 증착될 수 있다. 마스크 층(1525)은 패턴화될 수 있고, 다음에, 도 16c 에 도시된 바와 같이, 간극(1526)들은 마스크 층을 통해 형성될 수 있어서 시드 층(1552)의 일부를 노출시키는데, 시드 층의 일부는 하나 이상의 도전성 비아(1540)의 위에 놓이고 유전층(1523)의 일부의 위에 놓인다. 차후에, 도 16d 에 도시된 바와 같이, 도전성 접합 물질(1511)은 간극(1526) 안으로 증착될 수 있어서, 도전성 접합 물질은 시드 층(1552)과 접촉되고 릴리프 채널(1555) 안으로 연장된다. 마지막으로, 다시 도 15 를 참조하면, 마스크 층(1525)의 나머지 부분들은 유전층(1523)으로부터 제거될 수 있어서, 기판의 제 1 표면 위로 그리고 유전층(1523)의 위로 연장된 도전성 접합 물질(1511)을 남긴다.
도 17a 및 도 17b 는 도 15 와 관련하여 위에서 설명된 구성체(1510)와 같은 구성체(1701) 및 구성체(1702)를 도시하며, 예외적으로 구성체(1701,1702)들은 릴리프 채널(1755) 안으로 연장되지 않은 개별의 도전성 접합 물질(1711,1711')을 포함한다. 도 17a 에서 알 수 있는 바와 같이, 도전성 접합 물질(1711)은 도전성 비아(1740) 및 유전층(1723)의 일부 위에 놓일 수 있다. 대안으로서, 도 17b 에서 알 수 있는 바와 같이, 도전성 접합 물질(1711')은 도전성 비아(1740)의 위에 놓일 수 있지만, 도전성 접합 물질은 유전층(1723)의 일부 위에 놓이지 않을 수 있다. 도 15 와 유사하게, 선택적인 절연 유전층(60) 및 선택적인 배리어 층(43)은 도 17a 내지 도 18 에 도시되어 있지 않다.
구성체(1701, 도 17a) 및 구성체(1702, 도 17b)를 제조하는 방법이 이제 도 18 을 참조하여 설명될 것이다. 도 2a 내지 도 2g 의 방법 단계들은 유전층(1723), 제 1 표면(1721)으로부터 기판(1720)으로 연장되는 개구(1730), 릴리프 채널(1755), 접착 또는 배리어 층(1751) 및, 도 18 에 도시된 시드 층(1752)을 형성하도록 이용될 수 있다. 도 18 에서, 접착 또는 배리어 층(1751) 및 시드 층(1752)은 도전성 비아(1740)의 노출 표면상으로 증착되는 것으로 도시되어 있고, 유전층(1723)은 부분적으로 배리어 층 및 시드 층의 위에 위치하는 것으로 도시되어 있다. 유전층(1723)이 증착된 이후에, 도전성 접합 물질(1711, 도 17a) 또는 도전성 접합 물질(1711', 도 17b)은 유전층(1723)내의 간극(1726) 안에 증착될 수 있다. 특정의 실시예에서, 도 16b 내지 도 16d 에 도시된 마스크 층(1525)과 같은 마스크 층은 도전성 접합 물질(1711 또는 1711')이 오직 소망의 위치들에만 증착됨을 제어하도록 증착 및 패턴화될 수 있다.
도 19 는 도 17a 및 도 17b 와 관련하여 위에서 설명된 구성체(1701, 1702)들과 같으며, 예외적으로 구성체(1910)는 도전성 비아(1940)의 위에 위치된 도전성 포스트(1941)를 구비하고, 도전성 접합 물질(1911)은 도전성 포스트의 노출 표면 위에 위치한다. 일 예에서, 도전성 포스트(1941)(및 다른 실시예들과 관련하여 여기에 설명된 다른 도전성 포스트)는 실질적으로 구리, 구리 합금 및 니켈중 적어도 하나로 이루어질 수 있다.
도 17a 및 도 17b 와 유사하게, 선택적인 절연성 유전층(60) 및 선택적인 배리어 층(43)은 도 19 내지 도 20b 에 도시되어 있지 않다. 또한, 도 18 에 도시된 시드 층(1752)과 같은 선택적인 시드 층은 도 19 내지 도 20b 에 도시되어 있지 않다.
구성체(1910)를 제조하는 방법(도 19)은 이제 도 20a 및 도 20b 를 참조하여 설명될 것이다. 도 2a 내지 도 2g 의 방법 단계들은 유전층(1923), 제 1 표면(1921)으로부터 기판(1920)으로 연장된 개구(1930), 도전성 비아(1940), 릴리프 채널(1955) 및, 접착 또는 배리어 층(1951)을 형성하도록 이용될 수 있다. 특정의 예에서, 도 18 에 도시된 시드 층(1752)과 같은 시드 층은 접착 또는 배리어 층(1951) 위에 놓이도록 증착될 수 있다. 도 14b 및 도 14c 의 방법 단계들은 마스크 층(1925) 및 마스크 층 안의 간극(1926)들을 형성하도록 이용될 수 있다.
차후에, 도 20a 에 도시된 바와 같이, 도전성 포스트(1941)는 간극(1926)들 안으로 증착될 수 있어서, 도전성 포스트는 접착 또는 배리어 층(1951)과 접촉된다. 도 1a 및 도 1b 와 관련하여 위에서 설명된 도전성 비아(40)와 유사하게, 도전성 포스트(1941)는 상대적으로 높은 CTE 를 가진 금속을 포함할 수 있으며, 예를 들어, 다른 것들 중에서 구리, 알루미늄, 텅스텐, 구리를 포함하는 합금, 니켈을 포함하는 합금 또는 텅스텐을 포함하는 합금을 포함한다. 도전성 포스트(1941)는 도전성 비아(1940)와 같은 전기 도전성 물질로 만들어질 수 있거나, 또는 대안으로서, 도전성 포스트 및 도전성 비아가 상이한 전기 도전성 물질로 만들어질 수 있다.
다음에, 도 20b 를 참조하면, 도전성 접합 물질(1911)이 마스크 층(1925)에 있는 간극(1926) 안에 증착될 수 있어서 도전성 포스트(1941)의 노출 표면 위에 위치된다. 마지막으로, 도 19 를 다시 참조하면, 마스크 층(1925)의 나머지 부분들은 유전층(1923)으로부터 제거될 수 있어서, 기판의 제 1 표면 위로 그리고 유전층(1923)의 위로 연장되는 도전성 포스트(1941)를 남기며, 도전성 접합 물질(1911)은 도전성 포스트의 노출 표면 위에 위치한다.
도 21a 내지 도 21c 는 도 19 와 관련하여 위에서 설명된 구성체(1910)와 같은 구성체(2101,2102, 2103)를 도시하며, 예외적으로 구성체(2101,2102,2103)들은 유전층(2123)의 노출 표면 위에서 실질적인 거리로 연장된 도전성 포스트(2141)를 구비한다. 구성체(2101,2102,2103)들은 도전성 포스트(2141)와 도전성 접합 물질(2111) 사이에 연장된 배리어 층(2143)을 가질 수도 있다. 배리어 층(2143)은 도 19 와 관련하여 위에서 설명된 배리어 층(1951)과 유사할 수 있다. 도 19 와 유사하게, 선택적인 절연성 유전층(60) 및 선택적인 배리어 층(43)은 도 21a 내지 도 22 에 도시되어 있지 않다. 또한, 도 18 에 도시된 시드 층(1752)과 같은 선택적인 시드 층은 도 21a 내지 도 22 에 도시되어 있지 않다.
도 21a 에서 알 수 있는 바와 같이, 도전성 포스트(2141)는 노출된 수직 연장 표면(2142)을 가질 수 있다. 일 예에서, 도 21b 에 도시된 바와 같이, 도전성 포스트(2141)는 수직 연장 표면(2142) 위에 위치된 배리어 층(2144)을 가질 수 있다. 일 예에서, 배리어 층(2144)은 도 1a 와 관련하여 위에서 설명된 배리어 층(43)과 유사한 전기 도전성 배리어 층일 수 있다. 다른 예에서, 배리어 층(43)은 패시베이션 층과 유사할 수 있으며, 이것은 절연성 유전체로부터 만들어질 수 있다.
특정의 실시예에서, 도 21c 에 도시된 바와 같이, 도전성 비아(2140')는 도 9a 내지 도 9b 에 도시된 것과 유사한 테이퍼진 내측 가장자리(2157)를 가진 릴리프 채널(2155)을 구비할 수 있고, 테이퍼진 내측 가장자리는 기판(2120)의 제 1 표면(2121)과 직각이 아니다. 테이퍼진 내측 가장자리(2157)는 릴리프 채널(2155)의 외측 가장자리(2156)에 평행일 수 없고, 외측 가장자리는 기판(2120)의 제 1 표면(2121)에 직각일 수 있다.
도 22 는 도 21a 및 도 21b 에 도시된 구성체(2101, 2102)의 제조에서의 단계를 도시한다. 도 21a 에 도시된 구성체(2101)를 제조하도록, 도 19 내지 도 20b 와 관련하여 위에서 설명된 동일한 방법 단계들이 수행될 수 있으며, 예외적으로 도 22 에 도시된 마스크 층(2125) 및 간극(2126)들은 도 20a 및 도 20b 에 도시된 마스크 층(1925) 및 간극(1926)들보다 큰 수직 높이를 가질 수 있다.
도 21b 에 도시된 구성체(2102)를 제조하도록, 구성체(2101)의 제조를 위한 동일한 방법 단계들이 수행될 수 있으며, 더욱이, 마스크 층(2125)이 제거된 이후에, 배리어 층(2144)은 도전성 포스트(2141)의 수직으로 연장된 표면(2142) 위에 놓이게 증착될 수 있다.
도 21c 에 도시된 구성체(2103)를 제조하도록, 구성체(2101)의 제조를 위한 방법 단계들이 수행될 수 있지만, 도전성 비아(2140')의 릴리프 채널(2155)들은 테이퍼진 내측 가장자리(2157)와 함께 형성될 수 있다.
도 23 은 도 13 과 관련하여 위에서 설명된 구성체(1310)와 같은 구성체(2310)을 도시하며, 예외적으로 구성체(2310)는 도전성 접합 물질의 2 개의 이격된 영역(2311a,2311b)들을 구비하고, 도전성 접합 물질의 각각의 영역은 기판(2320)의 제 1 표면(2321) 위에 부분적으로 위치할 수 있다. 도전성 접합 물질의 각각의 영역(2311a,2311b)은 릴리프 채널(2355)의 일부로 연장될 수 있다. 도 3a 내지 도 6c 와 유사하게, 선택적인 절연성 단열층(60) 및 선택적인 배리어 층(43)은 도 23 내지 도 24b 에 도시되어 있지 않다.
구성체(2310)를 제조하는 방법(도 23)이 이제 도 24a 내지 도 24b 를 참조하여 설명될 것이다. 도 2a 내지 도 2g 의 방법 단계들은 도 23 에 도시된 제 1 표면(2321)으로부터 기판(2320)으로 연장된 개구(2330), 도전성 비아(2340), 릴리프 채널(2355) 및, 배리어 층(2325)을 형성하도록 이용될 수 있다. 이제 도 24a 를 참조하면, 마스크 층(2325)은 기판(2320)의 제 1 표면(2321)의 부분들 및 배리어 층(2351) 위에 놓이게 증착될 수 있다. 간극(2326a,2326b)들은 마스크 층을 통해 형성되어 도전성 비아(2340)의 부분들 위에 놓인 배리어 층(2351)을 노출시키는데, 그곳에서 도전성 접합 물질(2311a,2311b)의 개별적인 영역들의 증착이 소망된다.
차후에, 도 24b 에 도시된 바와 같이, 도전성 접합 물질(2311a,2311b)은 개별의 간극(2326a,2326b)들 안으로 증착될 수 있어서, 도전성 접합 물질의 영역들은 배리어 층(2351)의 부분들과 접촉되고 릴리프 채널(2355)들의 부분들 안으로 연장된다. 마지막으로, 다시 도 23 을 참조하면, 마스크 층(2325)의 나머지 부분들은 기판(2320)의 제 1 표면(2321)으로부터 제거될 수 있어서, 기판의 제 1 표면 위로 연장되는 도전성 접합 물질(2311a,2311b)의 영역들을 남긴다.
도 25 에 도시된 구성체(2510)는 도 11a 와 관련하여 위에서 설명된 구성체(1110)와 같으며, 예외적으로 구성체(2510)는 복수개의 비아(2540)들을 가지고 각각의 비아는 릴리프 채널(2555)들을 가지며, 낮은 스트레스 물질(2512)은 기판(2520)의 제 1 표면(2521)에서 릴리프 채널들 안에 증착될 수 있다. 낮은 스트레스 물질(2512)은 도전성일 수 있거나(예를 들어, 솔더 또는 도전성 접착 페이스트), 비도전성일 수 있거나 (예를 들어, 폴리머 또는 다른 유전체), 또는 폴리머 발포체와 같은 다공성의 도전성 또는 비도전성 물질일 수 있다. 그러한 물질은 낮은 탄성 모듈러스를 가질 수 있거나, 또는 그러한 물질은 하중을 받을 때 압축될 수 있는 충분한 붕괴 가능 세공들을 가질 수 있다.
반도체 요소(2520)가 예를 들어 실리콘으로 만들어진 반도체 기판을 구비하는 실시예에서, 하나 또는 복수개의 반도체 장치들(예를 들어, 트랜지스터, 다이오드 등)은 제 1 표면(2521)에 위치되거나 그리고/또는 그 아래에 위치된 능동 장치 영역(2524)에 배치될 수 있다. 구성체(2510)는 도전성 비아(2540)의 노출 표면 및 기판(2520)의 제 1 표면 위에 놓인 BEOL 층(2560)들을 가질 수도 있다. BEOL 층(2560)들은 외부 구성체와의 상호 연결을 위하여 BEOL 층(2560)들의 상부 표면(2566)에 노출된 도전성 터미널(2564)들과 도전성 비아(2540)들 사이에 연장된 도전성 리드(lead, 2562)(도전성 트레이스(trace) 및 도전성 비아)와 절연성 유전 체(2561)를 구비할 수 있다.
일 실시예에서, 각각의 도전성 비아는 제 1 표면에 평행한 수평 평면(P')의 방향에서 최대 폭(W5)을 가질 수 있는데, 최대 폭은 제 1 표면의 5 마이크론 이내에 위치된다. 복수개의 도전성 비아(2540)들은 도전성 비아들의 임의의 2 개의 인접한 것들의 개별적인 수직 중심 축(2549)들 사이 수평 평면(P')에서 최소 피치(2548)를 한정할 수 있는데, 최소 피치는 인접한 도전성 비아들 각각의 최대 폭의 3 배 보다 작다. 특정의 예에서, 도전성 비아(2540)의 인접한 것들의 임의의 2 개 사이 최소 피치(2548)는 인접한 도전성 비아들 각각의 최대 폭의 2 배 보다 작을 수 있다. 예시적인 실시예에서, 도전성 비아(2540)의 임의의 2 개의 인접한 것들 사이의 최소 피치(2548)는 인접한 도전성 비아의 각각의 최대 폭의 1.2 배 보다 작을 수 있다.
도 26a 및 도 26b 에 도시된 도전성 비아(2640a,2640b)는 도 3a 및 도 3b 와 관련하여 위에서 설명된 도전성 비아(340)와 같으며, 예외적으로 도전성 비아(2640a,2640b)는 기판(2620)에 있는 개별의 테이퍼진 개구(2630a,2630b)내에 연장된다. 그러한 테이퍼진 개구(2630a 또는 2630b)는 기판(2620)의 제 1 표면과 제 2 표면(2621,2622) 사이에서 양 방향으로 테이퍼질 수 있다. 도 26a 에 도시된 바와 같이, 테이퍼진 개구(2630a)는 타원 포물면 형상, 쌍곡면 형상 또는 곡선 형상을 가질 수 있다 (즉, 개구는 곡선 형상을 가진 내측 벽(2632a)에 의해 경계를 이룬다). 도 26b 에 도시된 바와 같이, 테이퍼진 개구(2630b)는 절두 원추 형상을 가질 수 있다. 특정의 예에서, 개구(2630a 또는 2630b)와 같은 테이퍼진 개구는 등방성 에칭에 의해 형성될 수 있고 이후에 이방성 에칭이 이어진다.
일 예에서, 개구의 일부 또는 전체 개구(2630a 또는 2630b)는 기판의 제 1 표면에 직각인 평면에서 곡선 단면 형상을 형성하는 표면에 의해 경계가 이루어질 수 있고, 그러한 곡선 개구 구조는 일 표면(제 1 표면 또는 제 2 표면)으로부터의 기판의 등방성 에칭에 의해 형성되어 기판을 통해 부분적으로 연장되는 공동을 형성할 수 있고, 다음에 기판은 기판의 대향하는 표면으로부터 물질을 제거함으로써 얇아질 수 있고, 다음에 이방성 에칭이 대향하는 표면으로부터 수행됨으로써, 기판을 통해 완전하게 연장되는 개구로 공동을 연장시킬 수 있다.
제 2 표면(2622)에서보다 제 1 표면(2621)에서 작은 직경을 가지는 테이퍼진 개구(2630a 또는 2630b)는 온도 변화 동안에 능동 장치 영역과 같은 제 1 표면에서의 구조체 보호를 도울 수 있는데, 왜냐하면 기판의 물질과 도전성 비아의 물질의 열팽창 계수 사이에 현저한 차이가 있을 때, 펌핑(pumping)의 방지를 도울 수 있고, 즉, 기판에 대한 도전성 비아의 수직 움직임 방지를 도울 수 있기 때문이다.
도 26a 및 도 26b 에 도시된 바와 같이, 개구(2630a,2630b)들은 개별의 도전성 비아(2640a,2640b)의 노출 표면 안으로 연장된 릴리프 채널(2655)들을 가진다. 특정의 예에서, 개구(2630a,2630b)와 같은 테이퍼진 개구는 릴리프 채널(2655) 없이 제공될 수 있다.
도 27a 내지 도 27d 에 도시된 구성체(2701,2702,2703,2704)들은 도 21a 에 도시된 구성체(2101)의 변형들이지만, 타원 포물면 형상, 쌍곡면 형상 또는 곡선 형상을 가질 수 있는 도 26a 에 도시된 테이퍼진 개구(2630a)와 같은 테이퍼진 개구(2730)를 가진다. 특정의 예에서, 도 27a 내지 도 27d 의 테이퍼진 개구(2730)는 도 26b 에 도시된 테이퍼진 개구(2630b)와 같은 절두 원추 형상을 가질 수 있다.
도 27a 에 도시된 구성체(2101)는 도 21a 에 도시된 도전성 포스트(2141)와 같은 도전성 포스트(2741a)를 가질 수 있다. 일 예에서, 도전성 포스트(2741a)는 도전성 포스트의 노출 표면 위에 놓이는 도전성 접합 물질을 가질 수 있다. 도 21a 와 유사하게, 도전성 포스트(2741a)는 도전성 비아(2740)의 노출 표면 위에 놓일 수 있지만, 도전성 포스트는 릴리프 채널(2755)들 위에 놓이지 않을 수 있다. 특정의 실시예에서, 릴리프 채널(2755)은 도 21a 에 도시된 유전성 층(2123)과 같이 기판(2720)의 제 1 표면(2721) 위에 놓인 유전층의 일부로 채워질 수 있다.
도 27b 에 도시된 구성체(2102)는 도 27a 에 도시된 구성체(2101)의 변형이다. 구성체(2102)는 릴리프 채널(2755) 및 도전성 비아(2740)의 노출 표면 위에 놓일 수 있는 도전성 포스트(2741b)를 가질 수 있다. 특정의 실시예에서, 릴리프 채널(2755)들은 기판(2720)의 제 1 표면(2721)에서 릴리프 채널(2755) 안에 배치된 낮은 스트레스 물질(2721)로 채워질 수 있다. 낮은 스트레스 물질(2712)은 도전성일 수 있거나 (예를 들어, 솔더 또는 도전성 접착 페이스트), 비도전성일 수 있거나 (예를 들어, 폴리머 또는 다른 유전체), 또는 폴리머 발포체와 같은 다공 도전성 물질 또는 비도전성 물질일 수 있다. 그러한 물질은 낮은 탄성 모듈러스를 가질 수 있거나, 또는 그러한 물질은 하중을 받을 때 압축될 수 있는 충분한 붕괴 가능 세공들을 가질 수 있다.
도 27c 및 도 27d 에 도시된 구성체(2103,2104)들은 도 27a 에 도시된 구성체(2101)의 다른 변형들이다. 구성체(2103,2104)들은 도전성 비아(2740)의 노출 표면 위에 놓일 수 있는 개별의 도전성 포스트(2741c 또는 2741d)를 가질 수 있지만, 개별의 도전성 포스트는 릴리프 채널(2755)들 위에 놓이지 않을 수 있다. 도 27c 및 도 27d 에 도시된 도전성 포스트(2741c, 2741d)는 테이퍼진 형상을 가질 수 있고, 예를 들어, 타원 포물면 형상, 쌍곡면 형상 또는 곡선 형상을 가질 수 있다 (즉, 도전성 포스트는 기판의 제 1 표면에 전체적으로 직각인 방향에서 곡선 형상을 가진 외측 표면을 가진다). 특정의 예에서, 도전성 포스트(2741c,2741d)들은 절두 원추 형상을 가질 수 있다.
도 27c 에 도시된 바와 같이, 도전성 포스트(2741c)는 기판(2720)의 제 1 표면(2721)에 인접한 베이스에서 넓고 제 1 표면으로부터 멀어진 첨단부(tip)에서 좁은 테이퍼 형상을 가진다. 도 27d 에 도시된 바와 같이, 도전성 포스트(2741d)는 기판(2720)의 제 1 표면(2721)에 인접한 베이스에서 좁고 제 1 표면으로부터 이격된 첨단부에서 넓은 테이퍼 형상을 가진다.
이제 도 28a 를 참조하면, 구성체(2801)는 도 27c 에 도시된 도전성 포스트(2741c) 및 도전성 비아(2740)와 도 5a 에 도시된 도전성 비아(540a)의 일부 특징들을 가진 도전성 비아(2840)를 구비한다. 도 28b 는 아래에 설명되는 바와 같이 대안의 테이퍼 형상을 가진 개구(2830')를 구비한 구성체(2801)의 변형인 구성체(2802)를 도시한다.
도 5a 에 도시된 도전성 비아(540a)와 유사하게, 도전성 비아(2840)는 릴리프 채널(2855)을 구비할 수 있고, 도전성 비아는 장원형 또는 타원 형상을 가질 수 있으며, 여기에서 도전성 비아는 제 2 치수(L4) 보다 큰 제 1 치수(L3)를 형성하며, 제 1 및 제 2 치수들은 도 1a 와 관련하여 설명되고 도시된 릴리프 평면(P)에 위치된다. 특정의 예에서, L3 는 L4 보다 몇 배 클 수 있으며, 예를 들어, 6 배 또는 8 배 클 수 있다.
도 28a 에 도시된 바와 같이, 도전성 비아가 연장되는 릴리프 채널(2855) 및 개구(2830)는 각각 기판의 제 1 표면에 전체적으로 평행한 평면에서 장원형 또는 타원형 단면 형상을 가질 수 있다. 일 예에서, 장원형 또는 타원 형상을 가지는 도전성 비아(2840) 및 그로부터 연장되는 복수개의 도전성 포스트(2841)들은 구성체(2801) 안에서 파워 또는 접지(즉, 기준 전위) 분배를 위하여 이용될 수 있다. 특정의 예에서, 도전성 비아(2840)는 신장된 단면 형상을 가질 수 있는데, 도전성 비아는 제 1 방향에서의 길이(예를 들어 제 1 치수 L3) 및 상기 제 1 방향을 횡단하는 제 2 방향에서의 폭(예를 들어 제 2 치수 L4)을 한정하며, 제 1 및 제 2 방향들은 기판(2820)의 제 1 표면(2821)에 직각인 평면내에 있고, 길이는 폭보다 크다.
하나 또는 복수개의 반도체 장치들(예를 들어, 트랜지스터, 다이오드 등)은 제 1 표면(2821)에 위치되고 그리고/또는 그 아래에 위치된 하나 또는 그 이상의 능동 장치 영역(2824)들에 배치될 수 있다. 능동 장치 영역(2824)들은 단일 구성체(2801)에 있는 인접한 도전성 비아(2840)들 사이에 위치될 수 있다. 도 28a 에 도시된 예에서, 하나 또는 그 이상의 능동 장치 영역(2824)들은 도전성 비아(2840)의 제 1 치수(L3)의 방향에 실질적으로 평행하게 지향될 수 있고, 하나 또는 그 이상의 능동 장치 영역들은 도전성 비아의 제 2 치수(L4)의 방향에 실질적으로 평행하게 지향될 수 있다.
도 27c 에 도시된 구성체(2703)와 유사하게, 구성체(2801)는 기판(2820)에서 개별의 테이퍼진 개구(2830)내에 연장된 하나 이상의 도전성 비아(2840)를 구비할 수 있다. 그러한 테이퍼진 개구(2830)는 기판(2820)의 제 1 표면과 제 2 표면(2821,2822) 사이에서 양방향으로 테이퍼질 수 있다. 도 28a 에 도시된 예에서, 개구(2830)는 제 2 표면(2822)의 평면에서의 단면보다 작은 면적을 가진 제 1 표면(2821)의 평면에서의 단면을 가질 수 있으며, 따라서 개구는 제 2 표면으로부터 제 1 표면을 향하여 테이퍼진다.
다른 예에서, 도 28b 에 도시된 바와 같이, 개구(2830')는 제 2 표면(2822)의 평면에서의 단면보다 큰 면적을 가진 제 1 표면(2821)의 평면에서의 단면을 가질 수 있어서, 개구는 제 1 표면으로부터 제 2 표면으로 테이퍼진다. 그러한 테이퍼진 개구(2830 또는 2830')는 위에서 설명된 바와 같이 타원 포물면 형상, 쌍곡면 형상 또는 곡선 형상을 가질 수 있다. 특정의 예에서, 개구(2830 또는 2830')와 같은 테이퍼진 개구는 등방성 에칭 및 이후의 이방성 에칭에 의해 형성될 수 있다.
도 27c 에 도시된 구성체(2703)와 유사하게, 구성체(2801)는 특정의 도전성 비아(2840)의 노출 표면(2850) 위에 위치할 수 있는 하나 또는 그 이상의 도전성 포스트(2841)들을 구비할 수 있지만, 도전성 포스트들은 릴리프 채널 또는 채널(2855)들 위에 놓이지 않을 수 있다. 도전성 포스트(2841)는 테이퍼진 형상을 가질 수 있으며, 예를 들어, 위에 설명된 바와 같이 타원 포물면 형상, 쌍곡면 형상 또는 곡선 형상을 가질 수 있다. 특정의 예에서, 도전성 포스트(2841)들은 절두 원추 형상을 가질 수 있다.
도 28a 에 도시된 바와 같이, 도전성 포스트(2841)는 테이퍼 형상을 가지는데, 이것은 기판(2820)의 제 1 표면(2821)에 인접한 베이스에서 넓고 제 1 표면으로부터 이격된 첨단부에서 좁다. 특정의 예에서, 구성체(2940)는 여기에서의 다양한 실시예들과 관련하여 위에서 설명된 도전성 포스트 형상들과 같은, 그 어떤 다른 형상이라도 가지는 하나 또는 그 이상의 도전성 포스트들을 구비할 수 있다.
위에서 설명된 구성체들이 도 29 에 도시된 다양한 전자 시스템들의 구조에서 이용될 수 있다. 예를 들어, 본 발명의 다른 실시예에 따른 시스템(2800)은 다른 전자 구성체(2808,2810)와 관련하여 위에서 설명된 마이크로전자 조립체(2806)를 구비한다. 도시된 예에서, 구성체(2808)는 반도체 칩인 반면에, 구성체(2810)는 디스플레이 스크린이며, 그러나 그 어떤 다른 구성체들이라도 이용될 수 있다. 물론, 비록 설명의 명확성을 위하여 오직 2 개의 추가적인 구성체들이 도 29 에 도시되었을지라도, 시스템은 그러한 구성체들의 그 어떤 개수라도 포함할 수 있다. 마이크로전자 조립체(2806)는 위에서 설명된 구성체들중 그 어떤 것일 수 있다. 다른 변형예에서, 그러한 마이크로전자 조립체(2806)들의 그 어떤 수라도 이용될 수 있다.
마이크로전자 조립체(2806) 및 구성체(2808,2810)들은 개략적으로 점선으로 도시된 공통의 하우징(2801)에 장착될 수 있고, 필요에 따라서 서로 전기적으로 상호 연결되어 소망의 회로를 형성할 수 있다. 도시된 예시적인 시스템에서, 시스템은 유연성 인쇄 회로 보드(flexible circuit board)와 같은 회로 패널(2802)을 구비할 수 있고, 회로 패널은 다수의 도전체(2804)들을 구비할 수 있으며, 도전체들중 오직 하나만이 도 29 에 도시되어 있고, 이들 도전체들은 구성체들을 서로 연결한다. 그러나, 이것은 단지 예시적이다; 전기적인 연결을 형성하는 그 어떤 적절한 구조라도 이용될 수 있다.
하우징(2801)은 예를 들어 휴대 전화(cellular telephone) 또는 개인 디지털 단말기(personal digital assistant)에서 이용될 수 있는 유형의 휴대용 하우징으로서 도시되었으며, 스크린(2810)은 하우징의 표면에 노출될 수 있다. 구조체(2806)가 이미지 칩(imaging chip)과 같은 감광성 요소를 구비하는 경우에, 렌즈(2811) 또는 다른 광학 소자도 광을 구조체로 선도하도록 제공될 수 있다. 다시, 도 29 에 도시된 단순화된 시스템은 단지 예시적이다; 데스크탑 콤퓨터, 라우터(router) 등과 같은, 고정된 구조체로서 공통적으로 간주되는 시스템들을 포함하는 다른 시스템들이 위에서 설명된 구조체를 이용하여 제작될 수 있다.
비록 여기에서 능동 장치 영역들을 가진 실리콘 기판이 도 1a 및 도 1b 에 도시된 실시예를 참조로 도시되고 설명되었을지라도, 여기에 설명된 구성체들의 임의의 기판은 실리콘 또는 유전체로 만들어질 수 있으며, 예를 들어, 위에서 설명된 바와 같이 유리, 세라믹, 복합 재료 또는 대칭 또는 비대칭 라미네이트로 만들어질 수 있다. 기판이 실리콘으로 만들어질 때, 여기에 설명된 실시예들중 그 어느 것에 있는 그 어느 기판이라도 기판의 하나 또는 그 이상의 능동 장치 영역(active device region)들에 능동 반도체 장치(active semiconductor device)들을 포함할 수 있다.
여기에 개시된 개구, 통공 및 도전성 요소들은 함께 계류중이고 공통적으로 양도된 미국 특허 출원 Nos. 12/842,587, 12/842,612, 12/842,651, 12/842,669, 12/842,692 및 12/842,717 (2010 년 7 월 23 일 제출)과 간행된 미국 특허 출원 공보 No. 2008/0246136 에 보다 상세하게 개시된 것과 같은 프로세스들에 의해 형성될 수 있으며, 상기 개시 내용은 본원에 참고로서 포함된다.
비록 본 발명이 특정의 실시예들을 참조로 설명되었을지라도, 이러한 실시예들은 단지 본 발명의 원리 및 적용의 예시에 불과하다는 점이 이해되어야 한다. 따라서 다양한 변형들이 예시적인 실시예들에 대하여 만들어질 수 있고 다른 구성들이 첨부된 청구 범위에 정의된 본 발명의 사상 및 정의를 벗어나지 않으면서 이루어질 수 있다는 점이 이해되어야 한다.
다양한 종속항 및 여기에 기재된 특징들이 처음의 청구항들에 나타난 것과 다른 방법으로 조합될 수 있다는 점이 이해될 것이다. 또한 개별적인 실시예들과 관련하여 설명된 특징들은 설명된 실시예들중 다른 것과 공유될 수 있다는 점도 이해될 것이다.
본 발명은 마이크로전자 패키지(microelectronic package) 및 마이크로전자 패키지의 제조 방법을 포함하는 광범위의 산업상의 적용예를 가지며, 그러나 그에 제한되지 않는다.
10. 구성체 20. 기판
30. 개구 32. 내측 벽
40. 도전성 비아 55. 릴리프 채널

Claims (83)

  1. 마이크로전자 구성체를 제조하는 방법으로서,
    반도체 부분과 유전체 부분을 포함하는 기판을 제공하는 단계 - 상기 기판은 기판의 상부 표면에 개구를 포함하고 상기 마이크로전자 구성체의 부분을 형성함 -; 및
    상기 개구 내에 도전성 비아를 형성하는 단계 - 상기 도전성 비아는 상기 기판을 통해 상기 기판의 하부 표면에 연장하고 상기 마이크로전자 구성체의 회로의 적어도 일부를 형성함 -
    를 포함하고,
    상기 개구는 제 1 재료의 제 1 측벽, 및 상기 개구의 적어도 일 측에서 상기 기판의 반도체 부분으로부터 상기 도전성 비아를 분리하는 제 1 층을 포함하고, 상기 제 1 층은 제 2 측벽을 가지는 제 2 재료를 포함하고,
    상기 개구의 적어도 일 측에서, 상기 제 1 및 제 2 측벽이, 상기 기판의 상부 표면에서 서로 이격되어 있지만, 상기 기판의 상부 표면 아래에 만나는 지점에서 접하며, 상기 만나는 지점과 상기 기판의 상부 표면 사이에서 상기 제 1 및 제 2 측벽이 유전체인 제 3 재료의 제 2 층에 의해 분리되고,
    상기 기판은 유전물질을 포함하는 제 3 층을 포함하고, 상기 기판의 상부 표면이 상기 제 2 층의 상부 표면 및 상기 제 3 층의 상부 표면에 의해 적어도 부분적으로 형성되는, 마이크로전자 구성체의 제조 방법.
  2. 제1항에 있어서,
    상기 개구의 적어도 일 측에서, 상기 제 3 재료가 상기 만나는 지점과 상기 기판의 상부 표면 사이의 전체 공간을 채우는, 마이크로전자 구성체의 제조 방법.
  3. 제1항에 있어서,
    상기 제 3 재료가 상기 제 2 재료로 대체된 경우보다 열팽창의 면에서 제 3 재료가 더 낮은 스트레스를 제공하는, 마이크로전자 구성체의 제조 방법.
  4. 제1항에 있어서,
    상기 제 1 재료가 유전체인, 마이크로전자 구성체의 제조 방법.
  5. 제 1 표면, 상기 제 1 표면에 대향하는 제 2 표면을 가지는 반도체 영역을 포함하는 기판;
    상기 제 1 표면과 상기 제 2 표면 사이에 상기 기판을 통해 연장되며, 상기 제 1 표면과 상기 제 2 표면 사이에 연장되는 내측 벽을 가지는 개구 - 상기 내측 벽에 유전 물질이 노출되고, 상기 개구는 상기 제 1 표면 아래에 5 마이크론 이내이며 상기 제 1 표면에 평행한 평면의 방향에서 최대 폭을 가짐 -;
    상기 개구 내에 상기 기판을 통해 연장되는 도전성 비아; 및
    상기 반도체 영역 내의 능동 장치 영역 - 상기 능동 장치 영역 내에 있는 적어도 일부 능동 반도체 장치들은 상기 개구의 최대 폭의 3 배인 상기 평면 내의 내측 벽으로부터의 거리 이내에 있음 -
    을 포함하는, 구성체.
  6. 제5항에 있어서,
    상기 능동 장치 영역 내에 있는 적어도 일부 능동 반도체 장치들은 상기 개구의 최대 폭의 2 배인 상기 평면 내의 내측 벽으부터의 거리 이내에 있는, 구성체.
  7. 제5항에 있어서,
    상기 능동 장치 영역 내에 있는 적어도 일부 능동 반도체 장치들은 상기 개구의 최대 폭의 1 배인 상기 평면 내의 내측 벽으부터의 거리 이내에 있는, 구성체.
  8. 제5항에 있어서,
    상기 도전성 비아는 상기 제 1 표면에 인접한 개구 내에 릴리프 채널을 형성하고, 상기 릴리프 채널은 상기 평면의 방향에서 상기 내측 벽으로부터 제 1 거리 내에 있는 가장자리를 가지고, 상기 제 1 거리는 상기 평면 내의 개구의 최대 폭의 5 퍼센트 및 1 마이크론 중 작은 것이고, 상기 가장자리는 상기 내측 벽을 따라서 연장되어 상기 내측 벽의 원주의 적어도 5 퍼센트에 걸쳐 있는, 구성체.
  9. 제 8 항에 있어서,
    상기 릴리프 채널은 상기 개구를 통해 지나지 않는, 구성체.
  10. 제 1 표면 및 대향하는 제 2 표면을 가진 반도체 영역을 포함하는 기판;
    상기 제 1 표면으로부터 상기 제 2 표면을 향하여 기판 내에서 연장되며, 상기 제 1 표면으로부터 멀어지게 연장되는 내측 벽을 가지는, 개구 - 상기 내측 벽에 유전 재료가 노출됨 -;
    상기 개구 내에 연장되며, 상기 제 1 표면에 직각인 방향에서 상기 기판의 제 1 표면의 아래에 위치된 외측 접촉 표면을 가지는, 도전성 비아; 및
    상기 외측 접촉 표면에서 상기 도전성 비아에 접합되고, 상기 기판의 제 1 표면 아래의 개구 내에서 연장되는, 솔더
    를 포함하는, 구성체.
  11. 제10항에 있어서,
    상기 도전성 비아는 상기 외측 접촉 표면에 인접한 개구 내에 릴리프 채널을 형성하고, 상기 릴리프 채널은, 상기 제 1 표면 아래에 5 마이크론 이내이며 상기 제 1 표면에 평행한 평면의 방향에서 상기 내측 벽으로부터 제 1 거리 내에 있는 가장자리를 가지고, 상기 제 1 거리는 상기 평면 내의 개구의 최대 폭의 5 퍼센트 및 1 마이크론 중 작은 것이고, 상기 가장자리는 상기 내측 벽을 따라서 연장되어 상기 내측 벽의 원주의 적어도 5 퍼센트에 걸쳐 있는, 구성체.
  12. 제 1 표면 및 대향하는 제 2 표면을 가지는 반도체 영역을 구비하는 기판;
    상기 기판 내에서 상기 제 1 표면으로부터 상기 제 2 표면을 향하여 연장되며, 상기 제 1 표면으로부터 멀어지게 연장되는 내측 벽을 가지는, 개구 - 상기 내측 벽에 유전 물질이 노출됨 -; 및
    상기 개구 내에서 연장되고, 상기 제 1 표면에 직각인 방향에서 상기 기판의 제 1 표면 아래에 위치된 외측 접촉 표면을 가지는, 도전성 비아
    를 포함하는, 구성체.
  13. 제12항에 있어서,
    상기 도전성 비아는 상기 외측 접촉 표면에 인접한 개구 내에 릴리프 채널을 형성하고, 상기 릴리프 채널은 상기 제 1 표면 아래의 5 마이크론 이내이며 상기 제 1 표면에 평행한 평면의 방향에서 내측 벽으로부터 제 1 거리 내에 있는 가장자리를 가지고, 상기 제 1 거리는 상기 평면 상의 개구의 최대 폭의 5 퍼센트 및 1 마이크론 중 작은 것이고, 상기 가장자리는 상기 내측 벽을 따라서 연장되어 상기 내측 벽의 원주의 적어도 5 퍼센트에 걸쳐 있는, 구성체.
  14. 회로를 가지는 마이크로전자 구성체를 포함하는 구조체로서,
    반도체 부분과 유전체 부분을 포함하며 개구를 구비하는 기판;
    상기 개구 내에 있으며 상기 기판을 통해 연장하는 도전성 비아 - 상기 개구는 상기 기판의 상부 표면 아래의 위치에서보다 상부 표면에서 더 넓음 -;
    상기 개구의 적어도 일부에 정렬되고 제 1 벽을 형성하며 제 1 유전층과 배리어 층 중 적어도 하나를 포함하는 제 1 층;
    상기 기판에 의해 형성된 개구의 제 2 벽과 상기 제 1 층 사이에 배치된 제 2 유전층 - 상기 제 2 유전층은 상기 상부 표면으로부터 상기 상부 표면 아래의 위치까지 내측으로 테이퍼짐 -; 및
    상기 기판의 반도체 부분 위에 놓이는 제 3 유전층
    을 포함하고, 상기 기판의 상부 표면이 상기 제 1 층의 상부 표면 및 상기 제 3 유전층의 상부 표면에 의해 적어도 부분적으로 형성되는, 구조체.
  15. 제14항에 있어서,
    상기 반도체 부분은 실리콘을 포함하는, 구조체.
  16. 제14항에 있어서,
    상기 유전체 부분은 무기 유전체를 포함하는, 구조체.
  17. 제14항에 있어서,
    상기 제 1 벽 및 상기 제 2 벽은 만나는 지점에서 함께 접합되는, 구조체.
  18. 제14항에 있어서,
    상기 제 1 층은 배리어 층을 포함하는, 구조체.
  19. 제18항에 있어서,
    상기 배리어 층은 금속을 포함하는, 구조체.
  20. 제19항에 있어서,
    상기 금속은 니켈, 또는 티타늄 질화물, 또는 탄탈륨 질화물, 또는 탄탈륨 실리콘 질화물, 또는 탄탈륨, 또는 텅스텐 실리콘 질화물을 포함하는, 구조체.
  21. 제14항에 있어서,
    상기 제 1 층은 제 1 유전층을 포함하는, 구조체.
  22. 제14항에 있어서,
    상기 제 1 층은 제 1 유전층 및 배리어 층을 포함하는, 구조체.
  23. 제14항에 있어서,
    상기 제 2 유전층의 상부 표면이 상기 제 3 유전층의 상부 표면과 동일 평면 상에 있는, 구조체.
  24. 제14항에 있어서,
    상기 제 2 벽이 상기 제 1 벽으로부터 멀어지게 분기되는, 구조체.
  25. 제14항에 있어서,
    상기 제 2 벽은 상기 기판의 상부 표면 아래의 위치로부터 상기 기판의 상부 표면까지 외측으로 경사져 있는, 구조체.
  26. 회로를 가지는 마이크로전자 구성체를 포함하는 구조체로서,
    반도체 부분과 유전체 부분을 포함하며 개구를 구비하는 기판;
    상기 개구 내에 있으며 상기 기판을 통해 연장하는 도전성 비아;
    상기 도전성 비아를 따라 연장하며 제 1 유전층과 배리어 층 중 적어도 하나를 포함하는 제 1 층;
    상기 기판의 벽과 상기 제 1 층 사이의 개구 내에 배치된 제 2 유전층 - 상기 제 2 유전층이 상기 기판의 하부 표면과 상부 표면 사이의 위치에서보다 상기 기판의 상부 표면에서 더 넓도록 테이퍼짐 -; 및
    상기 기판의 반도체 부분 위에 놓이는 제 3 유전층
    을 포함하고, 상기 기판의 상부 표면이 상기 제 1 층의 상부 표면 및 상기 제 3 유전층의 상부 표면에 의해 적어도 부분적으로 형성되는, 구조체.
  27. 제26항에 있어서,
    상기 반도체 부분은 실리콘을 포함하는, 구조체.
  28. 제26항에 있어서,
    상기 유전체 부분은 무기 유전체를 포함하는, 구조체.
  29. 제26항에 있어서,
    상기 제 1 층은 배리어 층을 포함하는, 구조체.
  30. 제29항에 있어서,
    상기 배리어 층은 금속을 포함하는, 구조체.
  31. 제30항에 있어서,
    상기 금속은 니켈, 또는 티타늄 질화물, 또는 탄탈륨 질화물, 또는 탄탈륨 실리콘 질화물, 또는 탄탈륨, 또는 텅스텐 실리콘 질화물을 포함하는, 구조체.
  32. 제26항에 있어서,
    상기 제 1 층은 제 1 유전층 및 배리어 층을 포함하는, 구조체.
  33. 제26항에 있어서,
    상기 제 2 유전층의 상부 표면이 상기 제 3 유전층의 상부 표면과 동일 평면 상에 있는, 구조체.
  34. 제26항에 있어서,
    상기 제 2 유전층은 상기 기판의 상부 표면으로부터 상기 기판의 상부 표면 아래의 위치까지 내측으로 테이퍼지는, 구조체.
  35. 마이크로전자 구성체를 제조하는 방법으로서,
    반도체 부분과 유전체 부분을 포함하는 기판을 제공하는 단계 - 상기 기판은 기판의 상부 표면에 개구를 포함함 -;
    상기 개구의 적어도 일부에 정렬되고 제 1 벽을 형성하는 제 1 층을 제공하는 단계 - 상기 제 1 층은 제 1 유전층과 배리어 층 중 적어도 하나를 포함함 -;
    상기 제 1 층을 제공한 후에, 상기 개구 내에 도전성 비아를 형성하는 단계 - 상기 도전성 비아는 상기 기판을 통해 연장되고, 상기 개구는 상기 기판의 상부 표면 아래의 위치에서보다 상기 기판의 상부 표면에서 더 넓음 -
    을 포함하고,
    상기 기판에 형성된 개구의 제 2 벽과 상기 제 1 층 사이에 제 2 유전층이 배치되고, 상기 제 2 유전층이 상기 상부 표면으로부터 상기 상부 표면 아래의 위치까지 내측으로 테이퍼지고,
    상기 기판의 반도체 부분 위에 제 3 유전층이 놓이고, 상기 기판의 상부 표면이 상기 제 1 층의 상부 표면 및 상기 제 3 유전층의 상부 표면에 의해 적어도 부분적으로 형성되는, 마이크로전자 구성체의 제조 방법.
  36. 제35항에 있어서,
    상기 반도체 부분은 실리콘을 포함하는, 마이크로전자 구성체의 제조 방법.
  37. 제35항에 있어서,
    상기 유전체 부분은 무기 유전체를 포함하는, 마이크로전자 구성체의 제조 방법.
  38. 제35항에 있어서,
    상기 제 1 벽 및 상기 제 2 벽은 만나는 지점에서 함께 접합되는, 마이크로전자 구성체의 제조 방법.
  39. 제35항에 있어서,
    상기 제 1 층은 유전층을 포함하는, 마이크로전자 구성체의 제조 방법.
  40. 제35항에 있어서,
    상기 기판의 개구의 적어도 일부를 형성하는 단계, 및
    상기 개구를 형성한 이후에, 상기 개구의 적어도 일부와 상기 제 1 층을 정렬하는 단계를 더 포함하는, 마이크로전자 구성체의 제조 방법.
  41. 제40항에 있어서,
    상기 제 1 층에 인접한 채널을 형성하기 위해 상기 기판을 에칭하는 단계를 더 포함하는, 마이크로전자 구성체의 제조 방법.
  42. 제41항에 있어서,
    상기 기판을 에칭하는 단계는 반응성 이온 에칭 프로세스를 이용하는 단계를 포함하는, 마이크로전자 구성체의 제조 방법.
  43. 제41항에 있어서,
    상기 채널을 적어도 부분적으로 충전하기 위해 상기 제 2 유전층을 증착하는 단계를 더 포함하는, 마이크로전자 구성체의 제조 방법.
  44. 제41항에 있어서,
    상기 기판의 상부 표면 아래의 상기 채널의 깊이는 상기 개구의 최대 폭 이하인, 마이크로전자 구성체의 제조 방법.
  45. 제41항에 있어서,
    상기 채널은 상기 제 1 벽과 상기 제 2 벽 사이에 배치되는, 마이크로전자 구성체의 제조 방법.
  46. 제35항에 있어서,
    상기 도전성 비아를 제공한 후에 상기 개구의 제 2 벽과 상기 제 1 층 사이에 상기 제 2 유전층을 제공하는 단계를 더 포함하는, 마이크로전자 구성체의 제조 방법.
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
  59. 삭제
  60. 삭제
  61. 삭제
  62. 삭제
  63. 삭제
  64. 삭제
  65. 삭제
  66. 삭제
  67. 삭제
  68. 삭제
  69. 삭제
  70. 삭제
  71. 삭제
  72. 삭제
  73. 삭제
  74. 삭제
  75. 삭제
  76. 삭제
  77. 삭제
  78. 삭제
  79. 삭제
  80. 삭제
  81. 삭제
  82. 삭제
  83. 삭제
KR1020157000401A 2012-06-08 2013-06-06 감소된 응력의 tsv 및 인터포저 구조체 KR102139559B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/492,064 US8772946B2 (en) 2012-06-08 2012-06-08 Reduced stress TSV and interposer structures
US13/492,064 2012-06-08
PCT/US2013/044519 WO2013184921A2 (en) 2012-06-08 2013-06-06 Reduced stress tsv and interposer structures

Publications (2)

Publication Number Publication Date
KR20150021996A KR20150021996A (ko) 2015-03-03
KR102139559B1 true KR102139559B1 (ko) 2020-07-30

Family

ID=49486648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157000401A KR102139559B1 (ko) 2012-06-08 2013-06-06 감소된 응력의 tsv 및 인터포저 구조체

Country Status (7)

Country Link
US (3) US8772946B2 (ko)
EP (2) EP2859582B1 (ko)
JP (1) JP6143851B2 (ko)
KR (1) KR102139559B1 (ko)
CN (1) CN104718611B (ko)
TW (3) TWI503938B (ko)
WO (1) WO2013184921A2 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US8772946B2 (en) 2012-06-08 2014-07-08 Invensas Corporation Reduced stress TSV and interposer structures
JP6212720B2 (ja) * 2013-09-20 2017-10-18 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US9607890B1 (en) * 2013-11-18 2017-03-28 Amkor Technology, Inc. Stress relieving through-silicon vias
US10847442B2 (en) * 2014-02-24 2020-11-24 Micron Technology, Inc. Interconnect assemblies with through-silicon vias and stress-relief features
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
KR102444823B1 (ko) 2015-08-13 2022-09-20 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
US9620488B2 (en) * 2015-08-19 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional integrated circuit structure and bonded structure
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US9646946B2 (en) 2015-10-07 2017-05-09 Invensas Corporation Fan-out wafer-level packaging using metal foil lamination
JP2017112187A (ja) * 2015-12-15 2017-06-22 キヤノン株式会社 貫通配線を有する基板に素子を設けたデバイス及びその製造方法
DE102016103790B8 (de) * 2016-03-03 2021-06-02 Infineon Technologies Ag Herstellung einer Packung unter Verwendung eines platebaren Verkapselungsmaterials
JP2018073851A (ja) * 2016-10-24 2018-05-10 ソニーセミコンダクタソリューションズ株式会社 半導体装置、製造方法、及び、固体撮像装置
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US9881867B1 (en) * 2017-01-19 2018-01-30 Nanya Technology Corporation Conductive connection structure having stress buffer layer
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10510679B2 (en) 2017-06-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shield for electromagnetic interference
CN112164688B (zh) * 2017-07-21 2023-06-13 联华电子股份有限公司 芯片堆叠结构及管芯堆叠结构的制造方法
TWI766072B (zh) 2017-08-29 2022-06-01 瑞典商斯莫勒科技公司 能量存儲中介層裝置、電子裝置和製造方法
KR102394984B1 (ko) 2017-09-04 2022-05-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US10957626B2 (en) 2017-12-19 2021-03-23 Thermo Electron Scientific Instruments Llc Sensor device with carbon nanotube sensor positioned on first and second substrates
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
EP3807927A4 (en) * 2018-06-13 2022-02-23 Invensas Bonding Technologies, Inc. TSV AS A HIDEPAD
US10949597B2 (en) * 2018-07-16 2021-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Through-silicon vias in integrated circuit packaging
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11183443B2 (en) * 2019-06-13 2021-11-23 Nanya Technology Corporation Semiconductor structure and method for manufacturing the same
US11735523B2 (en) 2020-05-19 2023-08-22 Adeia Semiconductor Bonding Technologies Inc. Laterally unconfined structure
CN113964091A (zh) * 2020-07-20 2022-01-21 长鑫存储技术有限公司 半导体装置及其制备方法、三维集成电路
US11296022B2 (en) * 2020-08-25 2022-04-05 Qualcomm Incorporated Package and substrate comprising interconnects with semi-circular planar shape and/or trapezoid planar shape
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
CN114512468A (zh) * 2020-11-16 2022-05-17 长鑫存储技术有限公司 半导体结构及其制作方法
US11972973B1 (en) * 2023-10-04 2024-04-30 Chun-Ming Lin Semiconductor structure and method of manufacturing a semiconductor structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296534A (ja) * 2003-03-25 2004-10-21 Seiko Epson Corp 半導体装置、半導体装置の製造方法、強誘電体メモリ、及び電子機器
JP2008218689A (ja) * 2007-03-05 2008-09-18 Seiko Epson Corp 半導体装置とその製造方法および電子機器
US20120133010A1 (en) * 2010-11-29 2012-05-31 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the semiconductor device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5135606A (en) 1989-12-08 1992-08-04 Canon Kabushiki Kaisha Process for preparing electrical connecting member
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
JP4650117B2 (ja) * 2005-06-21 2011-03-16 パナソニック電工株式会社 半導体装置の製造方法
JP2007067216A (ja) * 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 半導体装置およびその製造方法、回路基板およびその製造方法
EP2135280A2 (en) 2007-03-05 2009-12-23 Tessera, Inc. Chips having rear contacts connected by through vias to front contacts
US8039960B2 (en) 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
US20110101531A1 (en) * 2008-05-30 2011-05-05 Nxp B.V. Thermo-mechanical stress in semiconductor wafers
KR20100021856A (ko) * 2008-08-18 2010-02-26 삼성전자주식회사 관통 전극을 갖는 반도체장치의 형성방법 및 관련된 장치
US8704375B2 (en) * 2009-02-04 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier structures and methods for through substrate vias
KR20100109047A (ko) * 2009-03-31 2010-10-08 주식회사 하이닉스반도체 반도체 패키지 제조방법
US8378480B2 (en) 2010-03-04 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy wafers in 3DIC package assemblies
US8148824B2 (en) * 2010-04-16 2012-04-03 Nanya Technology Corp. Semiconductor device with through substrate via
JP2011228419A (ja) * 2010-04-19 2011-11-10 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
KR20110119290A (ko) * 2010-04-27 2011-11-02 주식회사 하이닉스반도체 반도체 집적회로
US20120049358A1 (en) * 2010-08-24 2012-03-01 Bin-Hong Cheng Semiconductor Device and Semiconductor Process for Making the Same
CN102446886B (zh) * 2010-09-30 2014-10-15 中国科学院微电子研究所 3d集成电路结构及其形成方法
US8227840B2 (en) * 2010-11-24 2012-07-24 Nanya Technology Corp. Integrated circuit device and method of forming the same
US8519515B2 (en) * 2011-04-13 2013-08-27 United Microlectronics Corp. TSV structure and method for forming the same
US8772946B2 (en) 2012-06-08 2014-07-08 Invensas Corporation Reduced stress TSV and interposer structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296534A (ja) * 2003-03-25 2004-10-21 Seiko Epson Corp 半導体装置、半導体装置の製造方法、強誘電体メモリ、及び電子機器
JP2008218689A (ja) * 2007-03-05 2008-09-18 Seiko Epson Corp 半導体装置とその製造方法および電子機器
US20120133010A1 (en) * 2010-11-29 2012-05-31 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the semiconductor device

Also Published As

Publication number Publication date
EP2859582B1 (en) 2020-12-16
US20150187673A1 (en) 2015-07-02
WO2013184921A3 (en) 2014-05-01
WO2013184921A2 (en) 2013-12-12
TWI584432B (zh) 2017-05-21
TW201546984A (zh) 2015-12-16
US20140217607A1 (en) 2014-08-07
TW201405739A (zh) 2014-02-01
US9349669B2 (en) 2016-05-24
TWI503938B (zh) 2015-10-11
EP2859582A2 (en) 2015-04-15
CN104718611B (zh) 2017-07-11
JP2015525480A (ja) 2015-09-03
US8772946B2 (en) 2014-07-08
EP3832706A1 (en) 2021-06-09
JP6143851B2 (ja) 2017-06-14
CN104718611A (zh) 2015-06-17
KR20150021996A (ko) 2015-03-03
US9000600B2 (en) 2015-04-07
TWI525764B (zh) 2016-03-11
TW201620098A (zh) 2016-06-01
US20130328186A1 (en) 2013-12-12

Similar Documents

Publication Publication Date Title
KR102139559B1 (ko) 감소된 응력의 tsv 및 인터포저 구조체
US10283449B2 (en) Low stress vias
US10354942B2 (en) Staged via formation from both sides of chip
US9455181B2 (en) Vias in porous substrates
US9433100B2 (en) Low-stress TSV design using conductive particles
US9640437B2 (en) Methods of forming semiconductor elements using micro-abrasive particle stream
US20120018868A1 (en) Microelectronic elements having metallic pads overlying vias

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right