TWI525376B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI525376B
TWI525376B TW099131654A TW99131654A TWI525376B TW I525376 B TWI525376 B TW I525376B TW 099131654 A TW099131654 A TW 099131654A TW 99131654 A TW99131654 A TW 99131654A TW I525376 B TWI525376 B TW I525376B
Authority
TW
Taiwan
Prior art keywords
layer
electrode layer
film transistor
thin film
pixel
Prior art date
Application number
TW099131654A
Other languages
English (en)
Other versions
TW201126245A (en
Inventor
山崎舜平
宍戶英明
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201126245A publication Critical patent/TW201126245A/zh
Application granted granted Critical
Publication of TWI525376B publication Critical patent/TWI525376B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133621—Illuminating devices providing coloured light
    • G02F1/133622—Colour sequential illumination
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/16—Materials and properties conductive
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/36—Micro- or nanomaterials

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

半導體裝置
本發明關於一種包括有氧化物半導體的半導體裝置及其製造方法。
在這份說明書中，半導體裝置大體而言為代表一種可以利用半導體特性作動的裝置，因此電光學裝置、半導體電路、及電子裝置全部都是半導體裝置。
近年來，一種利用形成在具有絕緣表面的基材之上的薄半導體膜(具有大約數奈米至數百奈米的厚度)而用以形成薄膜電晶體(TFT)的技術已獲得關注。薄膜電晶體已被應用在廣大範圍的電子裝置中，像是積體電路(IC)及電光學裝置，並且特別是做為影像顯示裝置中開關元件的薄膜電晶體的發展已經在快速進行。
金屬氧化物做為具有半導體特性的材料已為人所知。這類具有半導體特性的金屬氧化物的例子包括氧化鎢、氧化錫、氧化銦、氧化鋅、及其類似物。利用這類具有半導體特性的金屬氧化物形成一通道形成區的這一種薄膜電晶體已為人所知(例如，參見專利文件1及2)。
在像是薄膜電晶體的一半導體裝置中，半導體裝置的崩潰(靜電崩潰)源於自外部的靜電釋放為一嚴重問題，其造成自半導體裝置製程及檢驗的時間至使用做為產品的時間的可靠度或生產力的降低。
做為利用薄膜電晶體的電子裝置，有諸如行動電話或筆記型電腦之類的行動裝置。對這樣一可攜式電子裝置而言，會影響連續運作時間的功率消耗是一大問題。同樣對於尺寸增加中的電視機而言，抑制與尺寸變大相關聯的功率消耗增加是重要的。
[參考文獻] [專利文件]
[專利文件1]日本公開專利申請號2007-123861
[專利文件2]日本公開專利申請號2007-096055
一目的為提供一種半導體裝置，其包括一具有氧化物半導體層的薄膜電晶體，其消耗低功率。
一目的是提供一種高可靠半導體裝置，其包括一具有氧化物半導體層的薄膜電晶體，其具有靜電釋放的容忍性。
本發明的一實施例為一半導體裝置，其在其中一個基材之上包括具有一像素電極層的一像素部以及一驅動電路部。一對向電極層，面對像素電極層且在兩者之間夾置有液晶層，對向電極層位在像素部及驅動電路部中。利用一個連續導電膜可形成在像素部之上的一對向電極層區域以及在驅動電路部之上的一對向電極區域。可替代地，像素部之上的對向電極層區域以及在驅動電路部之上的對向電極區域可為分離的，以及可對其施加相同電勢。
像素部中提供有一包括有氧化物半導體層的像素薄膜電晶體。驅動電路部中提供有一包括有氧化物半導體層的驅動電路薄膜電晶體。像素薄膜電晶體及驅動電路薄膜電晶體位在同一基材之上。
在驅動電路部中，驅動電路薄膜電晶體具有一種結構，其中驅動電路薄膜電晶體之上提供有一導電層，以及氧化物半導體層夾置在一閘極電層極與此導電層之間。有著這樣的結構，可以減少驅動電路薄膜電晶體的閾電壓的變動；據此，可以提供一種包括具有穩定電特性的驅動電路薄膜電晶體的半導體裝置。導電層可位在與閘極電極層相同的電勢或是可位在一浮動電勢或諸如接地電勢或0V之類的一固定電勢。藉由設定導電層的電勢至一適當值，可以控制薄膜電晶體的閾電壓。
導電層位在一與閘極電極層及氧化物半導體層重疊的區域；因此，較佳的，在驅動電路部之上的區域，對向電極層被施以具有近似於與導電層相同形狀的圖案並且與導電層部分重疊。
對向電極層位在驅動電路部之上；據此，對向電極層散佈因靜電放電所施加的靜電以及避免局部電荷(電荷的局部化)(避免局部電勢差)，如此可以避免半導體裝置的靜電崩潰。
對向電極層可具有在驅動電路部與像素部之間區域的一開口，藉此可以減少將要形成在對向電極層與氧化物半導體層或驅動電路部中的導電層之間的寄生電容。如此，可以實現對於半導體裝置的功率消耗的減少。
在驅動電路部，對向電極可具有一分岐的梳狀形狀。
具體而言，這份說明書中所揭露的本發明的其中一實施例為一半導體裝置，在其中一基材之上包括：一驅動電路部，其包括一驅動電路薄膜電晶體，以及一像素電路部，其包括一像素薄膜電晶體。驅動電路薄膜電晶體及像素薄膜電晶體各包括一閘極電極層；一閘極絕緣層，位在閘極電極層之上；一氧化物半導體層，位在閘極絕緣層之上；一源極電極層及一汲極電極層，位在氧化物半導體層之上；以及一氧化物絕緣層，位在氧化物半導體層之上，氧化物絕緣層與部分的氧化物半導體層、源極電極層、及汲極電極層相接觸。在像素部，提供有一像素電極層，電性連接於源極電極層或汲極電極層。在驅動電路部，在氧化物絕緣層之上提供有一導電層，與閘極電極層及氧化物半導體層重疊。在像素部及驅動電路部，像素電極層及導電層之上提供有一液晶層，以及在液晶層之上提供有一對向電極層，重疊於像素部及驅動電路部。
這份說明書中所揭露的本發明的另一實施例為一半導體裝置，在其中一基材之上包括一驅動電路部，其包括一驅動電路薄膜電晶體，以及一像素電路部，其包括一像素薄膜電晶體。驅動電路薄膜電晶體及像素薄膜電晶體各包括一閘極電極層；一閘極絕緣層，位在閘極電極層之上；一氧化物半導體層，位在閘極絕緣層之上；一源極電極層及一汲極電極層，位在氧化物半導體層之上；以及一氧化物絕緣層，位在氧化物半導體層之上，氧化物絕緣層與部分的氧化物半導體層、源極電極層、及汲極電極層相接觸。在像素部，提供有一像素電極層，電性連接於源極電極層或汲極電極層。在驅動電路部，在氧化物絕緣層之上提供有一導電層，與閘極電極層及氧化物半導體層重疊。在像素部及驅動電路部，像素電極層及導電層之上提供有一液晶層。在像素部，液晶層之上提供有一第一對向電極層。在驅動電路部，液晶層之上提供有一第二對向電極層，位在與第一對向電極層相同的電勢。第二對向電極層可具有一開口。
在上述結構中，位在像素部的對向電極層可具有一平的形狀，並且進一步，可提供一第三對向電極。在這份說明書中，位在像素部的對向電極層也被稱為第一對向電極層，以及位在驅動電路部的對向電極層也被稱為第二對向電極層。
對向電極層(第一對向電極層及第二對向電極層)可位在一固定電勢。此外，第一對向電極層及第二對向電極層可互相電性連接。
就避免靜電崩潰的效果而論，最好為第二對向電極層的寬度大於驅動電路部中的導電層或氧化物半導體層的寬度。要注意此寬度為氧化物半導體層在通道方向上的寬度。
藉由各個上述結構，可達成至少一個上述目的。
做為氧化物半導體層，形成InMO3(ZnO)m(m>0)的薄膜。薄膜被使用做為氧化物半導體層以製造出本發明的實施例中的一薄膜電晶體。要注意M代表選自Ga、Fe、Ni、Mn、及Co的一種金屬元素或是多種金屬元素。做為一例子，M可為Ga或是可除了Ga之外還包括上述的金屬元素，例如，M可為Ga與Ni或是Ga與Fe。此外，在上述氧化物半導體中，在某些情況中，除了包含做為M的金屬元素之外還包含做為雜質元素的諸如Fe或Ni之類的過渡金屬元素或是過渡金屬的氧化物。在這份說明書中，由化學式InMO3(ZnO)m(m>0)(其中包括做為M的Ga)所表示的一氧化物半導體層被稱為In-Ga-Zn-O構成的氧化物半導體以及其薄膜也被稱為In-Ga-Zn-O構成的非單晶膜。
做為適用於氧化物半導體層的金屬氧化物的其他例子，可應用下列任何金屬氧化物：In-Sn-O構成的金屬氧化物；In-Sn-Zn-O構成的金屬氧化物；In-AI-Zn-O構成的金屬氧化物；Sn-Ga-Zn-O構成的金屬氧化物；AI-Ga-Zn-O構成的金屬氧化物；Sn-AI-Zn-O構成的金屬氧化物；In-Zn-O構成的金屬氧化物；Sn-Zn-O構成的金屬氧化物；AI-Zn-O構成的金屬氧化物；In-O構成的金屬氧化物；Sn-O構成的金屬氧化物；及Zn-O構成的金屬氧化物。在使用任何上述金屬氧化物所形成的氧化物半導體層中可包含氧化矽。
在本發明的實施例中，對氧化物半導體層執行脫水或除氫為佳。脫水或除氫為在大於或等於400℃且小於或等於750℃(大於或等於425℃且小於基材的應變點為佳)的諸如氮氣之類的惰性氣體或稀有氣體(像是氬氣或氦氣)的氣氛中對氧化物半導體的熱處理，以便於減少包含在氧化物半導體層中像是水分之類的雜質。再者，可避免於之後氧化物半導體層中再次包含有水(H2O)。
脫水或除氫的熱處理最好在H2O濃度20 ppm或以下的氮氣氣氛中執行。可替代地，可在H2O濃度20 ppm或以下的超乾燥空氣中執行熱處理。
就脫水或除氫的熱處理而言，可以利用一種即時加熱方法，諸如一使用電爐的加熱方法、一使用熱氣體的GRTA(氣體快速熱退火)方法、或一使用燈光的LRTA(燈式快速熱退火)方法。
使用熱處理條件以致，即使當在脫水或除氫後由TDS在上至450℃量測氧化物半導體層，仍偵測不到二個因水產生的峰值、或是在300℃附近的二個峰值的至少其中一個。因此，即使對包括有已脫水或已除氫的氧化物半導體層的薄膜電晶體在上至450℃執行TDS，仍無論如何偵測不到在300℃附近的水的峰值。
不使氧化物半導體層與水或氫接觸是重要的，其藉由在用於脫水或除氫的電爐中執行冷卻且不使氧化物半導體層於空氣中暴露而達成。當薄膜電晶體為使用藉由脫水或除氫將氧化物半導體層改變成一低電阻氧化物半導體層，亦即n型(例如，n+型或n-型)氧化物半導體層且然後藉由將氧化物半導體層改變成一高電阻氧化物半導體層以做為一i型氧化物半導體層所取得的氧化物半導體層而形成時，薄膜電晶體的閾電壓可以為正電壓，如此可以實現所謂的正常關閉開關元件。會期望顯示裝置中形成的通道具有閾電壓為正值且盡可能接近0 V。要注意若薄膜電晶體的閾電壓為負，薄膜電晶體則傾向於正常導通；換言之，即使在閘極電壓為0V時，電流仍流經源極電極層及汲極電極層之間。在主動式矩陣顯示裝置中，電路中的薄膜電晶體的電特性是重要的並且顯示裝置的表現為依據薄膜電晶體的電特性而定。在薄膜電晶體的電特性之中，特別以閾電壓(Vth)為重要。即使當場效遷移率為高時，在閾電壓值為高或負值時，控制電路是困難的。當薄膜電晶體具有高閾電壓值以及大絕對值的閾電壓時，電晶體於低電壓驅動下，薄膜電晶體無法執行切換功能並且可能成為一負載。在n通道薄膜電晶體的情況中，最好是在施加正電壓做為閘極電壓之後形成通道並且汲極電流開始流動。除非增加驅動電流否則不形成通道的電晶體以及即使在負電壓狀態下也會形成通道並且汲極電流流動的電晶體為不適合在電路中使用的薄膜電晶體。
熱處理之後的冷卻可在將使用在熱處理中的氣體切換為不同氣體之後實行。例如，可在脫水或除氫的電爐充滿高純度氧氣、高純度N2O氣體、或超乾氣體(具有-40℃或更低的露點，-60℃或更低為佳)之後於氧化物半導體層不暴露於空氣下執行冷卻。
藉由脫水或除氫的熱處理減少在包含在膜中的水分之後，利用在不包括水分的氣氛(具有-40℃或更低的露點，-60℃或更低為佳)中慢冷(或冷卻)的氧化物半導體層而改善薄膜電晶體的電特性，因此實現可以量產的高性能薄膜電晶體。
如上面所提及，在這份說明書中，在氮氣或稀有氣體(例，氬氣或氦氣)的惰性氣體氣氛中對氧化物半導體層的熱處理稱為脫水或除氫。在這份說明書中，“除氫”並非意指藉由熱處理僅去除H2。為方便起見，H、OH、及其類似物的去除稱為“脫水或除氫”。
如上面所提及，在執行脫水或除氫的熱處理的情況中，氧化物半導體層會改變為一貧氧氧化物半導體層以成為一低電阻氧化物半導體層，例如，一n型(即，n-型)氧化物半導體。
因此，低電阻氧化物半導體層之上的汲極電極層的形成允許汲極電極層底下的區域成為一高電阻汲極區(或稱為HRD區)，其為一種貧氧區。另外，低電阻氧化物半導體層之上的源極電極層的形成允許源極電極層底下的區域成為一高電阻源極區(或稱為HRS區)，其為一種貧氧區。
高電阻汲極區的載子濃度大於或等於1×1018/cm3且至少高於通道形成區的載子濃度(小於1×1018/cm3)。要注意在這份說明書中的載子濃度涉及藉由室溫下的霍耳效應量測而取得的載子濃度值。
通道形成區為藉由將至少一部分的已脫水或已除氫的氧化物半導體層置於氧過量狀態以具有高電阻(即，成為i型區)而形成。要注意做為將已脫水或已除氫的氧化物半導體層置於氧過量狀態的處理，提出任一下列處理，例如：藉由濺鍍在已脫水或已除氫的氧化物半導體層之上且與之接觸的氧化物絕緣膜的沉積；形成在已脫水或已除氫的氧化物半導體層之上且與之接觸的氧化物絕緣膜的熱處理；在含氧氣氛中形成在已脫水或已除氫的氧化物半導體層之上且與之接觸的氧化物絕緣膜的熱處理；在惰性氣體氣氛中形成在已脫水或已除氫的氧化物半導體層之上且與之接觸的氧化物絕緣膜的熱處理，其隨後在氧氣氣氛中冷卻處理；以及在惰性氣體氣氛中形成在已脫水或已除氫的氧化物半導體層之上且與之接觸的氧化物絕緣膜的熱處理，其隨後在超乾空氣(具有-40℃或更低的露點，-60℃或更低為佳)中冷卻處理。
再者，可以選擇性地使得至少一部分的已脫水或已除氫的氧化物半導體層(與閘極電極層部分重疊的部分)處在氧過量狀態，其允許此部分成為高電阻氧化物半導體層，即，i型氧化物半導體層。因此，可以形成通道形成區。例如，可以在這樣的方式下形成通道形成區，其為將使用Ti或其類似物的金屬導體形成的源極電極層及汲極電極層形成在已脫水或已除氫的氧化物半導體層上且與之接觸並然後選擇性地使得未與源極電極層及汲極電極層的至少其中一個部分重疊的暴露區處在氧過量狀態。在選擇性地使得暴露區處在氧過量狀態的情況中，形成了與源極電極層部分重疊的高電阻源極區以及與汲極電極層部分重疊的高電阻汲極區，並且在高電阻源極區與高電阻汲極區之間形成通道形成區。亦即，通道形成區以自我對齊方式形成在源極電極層與汲極電極層之間。
以這個方式，可以製造且提供一包括具有高電特性及高可靠度的薄膜電晶體的半導體裝置。
要注意藉由在與汲極電極層部分重疊的氧化物半導體層中形成高電阻汲極區，可以改善驅動電路的可靠度。具體而言，藉由形成高電阻汲極區，導電率可以自汲極電極層至高電阻汲極區及通道形成區而變化。因此，在執行有連接於供應高電源供應電勢VDD的接線的汲極電極層的運作的情況中，高電阻汲極區做為一緩衝器之用以及即使在閘極電極層與汲極電極層之間施加高電場，仍不會局部地適用高電場；如此，可以提升電晶體的耐受電壓。
另外，高電阻汲極區及高電阻源極區分別形成在與汲極電極層及源極電極層部分重疊的氧化物半導體層，如此可以達成在已形成的驅動電路中的通道形成區的漏電流減少。詳細而言，藉由形成高電阻汲極區，在電晶體的汲極電極層與源極電極層之間的漏電流依序流經汲極電極層、汲極電極層側的高電阻汲極區、通道形成區、源極電極層側的高電阻源極區、以及源極電極層。在這個情況中，於通道形成區，在電晶體關閉時，可以將自汲極電極層側的高電阻汲極區流至通道形成區的漏電流局限在通道形成區與具有高電阻的閘極絕緣層之間界面的附近。如此，可以減少後通道部(通道形成區的一部分表面，其與閘極電極層分開)的漏電流量。
再者，形成與源極電極層部分重疊的高電阻源極區以及與汲極電極層部分重疊的高電阻汲極區以便與部分的閘極電極層部分重疊，其允許汲極電極層端部附近的電場強度更有效地降低。
要注意氧化物導體層可形成在氧化物半導極層與源極及汲極電極層之間。氧化物導體層最好包含氧化鋅做為成分並且最好不包含氧化銦。例如，可以採用氧化鋅、鋅鋁氧化物、氮氧化鋅鋁、鎵鋅氧化物、或其類似物。氧化物導電層也做為低電阻汲極(LRD，或稱為LRN(低電阻n型導電))區之用。特別是，低電阻汲極區的載子濃度高於高電阻汲極區(HRD區)，以及最好落在1×1020/cm3至1×1021/cm3的範圍中。位在氧化物半導體層與源極及汲極電極之間的氧化物導電層可以降低接觸電阻以及實現電晶體的高速運作。據此，可以改善周邊電路(驅動電路)的頻率特性。
氧化物導電層以及用於形成源極及汲極電極層的金屬層可以接替地形成。
再者，上述源極及汲極電極層可形成做為一藉由堆疊與做為LRN區或LRD區之用的氧化物導電層相同的材料以及一金屬材料所形成的接線。藉由堆疊金屬及氧化物導電層，可以降低接線電阻以及可以改善在像是接線部分重疊的部分或開口之類的段差位置的覆蓋率；如此，可以避免接線的開路。此外，可以預料到因遷移或類似作用而造成接線在預防局部電阻上升的效果；據此，可以提供高可靠度的半導體裝置。
考慮到上述在氧化物半導體層與源極及汲極電極層之間的連接，當在其之間夾置氧化物導電層時，則預期避免接觸電阻的上升，其係因連接部(接觸部)的金屬表面上的絕緣氧化物的形成所造成的；據此，可以提供高可靠度的半導體裝置。
用於保護用在像素部的薄膜電晶體的一保護電路可提供在與閘極線或源極線相同的基材上。保護電路最好形成有包括有氧化物半導體層的非線性元件。
要注意在這份說明書中，諸如“第一”及“第二”之類的序數是為了方便而使用，因此不代表步驟的次序以及層的堆疊順序。此外，在這份說明書中的序號並不代表為具體指定本發明的特定名稱。
在包括有使用氧化物半導體層形成的薄膜電晶體的半導體裝置中的寄生電容會減少並因此，可以達成半導體裝置的低功率消耗。
包括有利用氧化物半導體層形成的薄膜電晶體的一半導體裝置可以具有高可靠度。
在下文中，將參照隨附圖式詳細說明本發明的實施例。然而，本發明並非限制在以下的說明，那些在所屬領域熟習此項技術者應當容易了解揭露在此中的模式及細節可以在不背離本發明的精神及範圍下依各種方式修改。是以，本發明並不被解釋為限制在實施例的說明中。
(實施例1)
參照圖1A至1C及圖2說明這個實施例的一半導體裝置。這個實施例的半導體裝置為一液晶顯示裝置。
圖1A為本發明的一半導體裝置的一頂視圖。圖1A為一液晶顯示裝置的頂視圖，其中一軟性印刷電路(flexible printed circuit,FPC)尚未裝附於一第一基材1210。圖1B為一沿著圖1A的G-H線段的剖視圖，其顯示一導電顆粒及一連接線的連接區域。圖1C為一沿著圖1A的E-F線段的剖視圖，其顯示一像素部及一連接線的連接區域。
做為一主動矩陣基材之用並且提供有像素電極層的第一基材1210，以及提供有一第一對向電極層1291及一第二對向電極層1292的一第二基材1204係以一密封材料1205而互相附著，以及由密封材料1205所圍繞的內部空間充滿有一液晶1280。在第一基材1210之上形成有一訊號線驅動電路部1200、一掃描線驅動電路部1201、及一其中像素電極構成為矩陣形式的像素部1202。
位在驅動電路部之上的第二對向電極層1292係位在與第一對向電極層1291相同的電勢。位在像素部1202之上的第一對向電極層1291以及驅動電路部之上的第二對向電極層1292可利用同一連續導電膜形成。可替代地，第一對向電極層1291及第二對向電極層1292可被分開地提供在像素部及驅動電路部之上，且可施加相同的電勢於第一對向電極層及第二對向電極層以使它們位在相同的電勢。
在連接區域(共同連接部)，第一對向電極層1291及第二對向電極層1292，其位在相同的基材(例，第二基材1204)上，且通過設置在第一基材1210與第二基材1204之間的一導電顆粒1270而電性連接於連接線1208(共同勢線)。
施加於像素電極層的一電勢(電壓)為透過一像素薄膜電晶體而提供。因此，像素電極層的電壓小於透過像素薄膜電晶體實際施加於像素電極層的電壓數個伏特是有可能的。如此，最好是在此差額的考慮下設定待施加於第一對向電極層1291及第二對向電極層1292的電勢(電壓)。
位在第一基材1210之上的訊號線驅動電路部1200包括一包括有一驅動電路薄膜電晶體1223的電路。
像素部1202包括一像素薄膜電晶體1211。再者，一連接於像素薄膜電晶體1211的像素電極層1250形成在一絕緣層1214之上且形成在其中。
像素薄膜電晶體1211及驅動電路薄膜電晶體1223為使用一氧化物半導體層、一閘極絕緣層、及一閘極電極層而形成。在驅動電路薄膜電晶體1223之上，提供有一導電層1293，其部分重疊於閘極電極層及氧化物半導體層且在導電層1293、與閘極電極層及氧化物半導體層之間夾置有一絕緣層1214。
在驅動電路薄膜電晶體1223中，氧化物半導體層夾置在閘極電極層及導電層1293之間。有著這樣的結構，可以 減少驅動電路薄膜電晶體1223的閾電壓的變動，如此可以提供具有穩定的電特性的一配備有驅動電路薄膜電晶體1223的半導體裝置。導電層1293可位在與閘極電極層相同的電勢或是可位在一浮動電勢或像是一接地電勢或0V之類的一固定電勢。藉由設定導電層1293的電勢至一適當值，可以控制驅動電路薄膜電晶體1223的閾電壓。
導電層1293被選擇性地提供在一與閘極電極層及半導體層部分重疊的區域中。
圖2為更詳細地顯示驅動電路部的一平面視圖。圖2為包括有薄膜電晶體1505a、1505b、1505c、1505d、1505e、及1505f；一閘極電極層1501；一源極接線層1502；一導電層1503；及一半導體層1504的一驅動電路部的一平面視圖。在圖2中，導電層1503相當於圖1C中的導電層1293。導電層1503形成以覆蓋至少為薄膜電晶體1505a、1505b、1505c、1505d、1505e、及1505f的半導體層1504的一通道形成區，以及絕大部分的閘極電極層1501及源極接線層1502並不與導電層1503部分重疊。
位在驅動電路部之上的第二對向電極層1292最好具有與驅動電路薄膜電晶體1223的半導體層部分重疊的導電層1293近乎相同的形狀並且與導電層1293部分重疊。如此，第二對向電極層1292具有相似於導電層1293的一形狀。
第二對向電極層1292位在驅動電路部之上；據此，第二對向電極層1292散佈由靜電放電所施加的靜電以及避免局部電荷(電荷的局部化)(避免局部電勢差)，如此可以避免半導體裝置的靜電崩潰。
位在驅動電路部的第二對向電極層1292可以使將要形成在第二對向電極層、與驅動電路部中的薄膜電晶體的半導體層以及驅動電路部中的導電層之間的寄生電容減少。如此，可以實現對於半導體裝置的功率消耗的降低。
在這份說明書中，驅動電路部中的第二對向電極層1292包括可具有一分岐的梳狀形狀。
各自做為第一基材1210及第二基材1204，可以視情況採用諸如一鋁矽酸鹽玻璃基材、一鋁硼矽酸鹽玻璃基材之類的任何使用在電子工業中的玻璃基材(稱為無鹼性玻璃基材)，或是一鋇硼矽酸玻璃基材、一石英基材、一陶瓷基材、一塑膠基材、或其類似物。藉由使用軟性塑膠基材各自做為第一基材1210及第二基材1204，可以製造出一軟性半導體裝置。
密封材料1205為藉由以網版印刷方法、或以一噴墨裝置或一散佈裝置而施加在第一基材1210或第二基材1204之上。做為密封材料1205，典型地，可以採用一種包含有一可見光硬化樹脂、一紫外光硬化樹脂、或一熱固性樹脂的材料。例如，可以採用諸如一液態雙酚A樹脂、一固態雙酚A樹脂、一含溴環氧樹脂、一雙酚F樹脂、一雙酚AD樹脂、一酚型環氧樹脂、一甲酚型環氧樹脂、一酚醛型環氧樹脂、一環脂族環氧樹脂、一Epi-Bis型環氧樹脂、一縮水甘油酯樹脂、一縮水甘油胺樹脂、一雜環族環氧樹脂、或一改質環氧樹脂之類的環氧樹脂。做為密封材料1205，一種具有黏度在40Pa‧s至400Pa‧s的材料會起作用而被採用。再者，可包含一填充料(直徑1μm至24μm)。要注意的是選擇一種不溶於之後會與密封材料相接觸的液晶的密封材料做為密封材料是較佳的。
做為導電顆粒1270，可以採用一種其中包覆有薄金屬膜的絕緣球體的導電顆粒。絕緣球體使用矽石玻璃、硬樹脂、或其類似物而形成。薄金屬膜可以形成具有金、銀、鈀、鎳、銦錫氧化物(ITO)、及/或銦鋅氧化物(IZO)的一單層結構或一堆疊層結構。例如，做為薄金屬膜，可以採用一薄金膜、一薄鎳膜及一薄金膜的堆疊、或其類似物。藉由使用導電顆粒1270，可以改善彈性而可以減少起因於外部壓力的崩潰可能性。
像素電極層1250的材料在一穿透式液晶顯示裝置與一反射式液晶顯示裝置之間有所不同。在穿透式液晶顯示裝置的情況中，像素電極層1250為利用一透光材料而形成。做為透光材料的例子，可以提出銦錫氧化物(ITO)、氧化鋅(ZnO)、銦鋅氧化物(IZO)、鎵摻雜之氧化鋅(GZO)、及其類似物。
再者，使用一種包括有一導電高分子量材料(也稱作導電聚合物)的導電組成物同樣也可以形成像素電極層1250。使用導電組成物形成的像素電極層具有最好為小於或等於10000 Ω/square的片電阻以及在550nm波長的大於或等於70%的透光率。再者，包括在導電組成物中的導電高分子量材料的電阻率最好為小於或等於0.1Ω‧cm。
做為導電高分子量材料，可以採用一種所謂的π電子共軛導電聚合物。例如，可以提出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、這些物質的二或多種的共聚物、及其類似物。
另一方面，在反射式液晶顯示裝置的情況中，採用一具有高反射率的金屬電極做為像素電極層1250。具體而言，採用鋁、銀、或其類似物。再者，反射率藉由使像素電極層1250的表面粗糙而提升。因此，可使像素電極層1250之下的絕緣層1214變得粗糙。
再者，在半穿透式液晶顯示裝置的情況中，一透光材料及一反射材料被用於像素電極層1250。
再者，在第一基材1210的邊緣部分形成有一端部1240。在端部1240，在連接線1208之上形成有一連接端1241。
圖1B是一其中連接端1241及導電顆粒1270相互連接的區域的一剖視圖。在第一基材1210之上形成有一連接線1208，與像素電極層1250同時形成的一連接端1241被形成在連接線1208之上。連接端1241通過連接線1208及導電顆粒1270電性連接於第二對向電極層1292。再者，連接端1241連接於一FPC(未圖示)。要注意在圖1B中，導電顆粒1270藉由一樹脂層1235(圖中未顯示)而固定。樹脂層1235可以利用像是用在密封材料1205的有機樹脂材料而形成。
圖1C是一連接有像素電極層及一連接端的區域的一剖視圖。在與像素薄膜電晶體1211的源極電極層及汲極電極層相同的時間形成的一連接線1242以及驅動電路薄膜電晶體1223形成在第一基材1210之上。在連接線1242之上形成有與像素電極層1250在相同時間形成的一連接端1243。連接端1243通過連接線1242電性連接於像素電極層1250。要注意的是，由於在這個實施例中為採用一主動矩陣液晶顯示裝置，故像素電極層1250及連接線1242並不直接連接而是透過像素薄膜電晶體1211或訊號線驅動電路部1200中的一薄膜電晶體連接。
一配向膜1206提供在像素電極層1250之上，且對其執行摩擦。配向膜1206及摩擦並不是必定需要的，其取決於液晶的形式。
對於做為對向基材之用的第二基材1204而言，可在部分重疊於訊號線驅動電路部1200的一位置提供一黑矩陣，以及可以在部分重疊於像素部1202的一位置提供一彩色濾光片、一保護層、及其類似物。在藉由稱為“場序式”的色序法表現彩色顯示的情況中，並非必須提供彩色濾光片。提供第一對向電極層1291，以及在第一對向電極層1291之上提供一配向膜1207，並且對其執行摩擦。相似於第一基材1210的情況，至於第二基材1204，並非必定需要配向膜及摩擦，其取決於液晶的形式。
可替代地，可採用不需要配向膜的顯現藍相的液晶。藍相是液晶相的一種，其是當膽固醇狀液晶的溫度上升而使膽固醇相剛好要轉換成等向性相之前產生。由於藍相只出現在狹小的溫度範圍中，將包含5 wt%或以上的旋光性媒介的液晶組成物用於液晶1280以擴大此溫度範圍。此種其中包括顯現藍相的液晶及旋光性媒介的液晶組成物具有1 msec或以下的短回應時間、具有光學等向性，其使得配向步驟非必須、以及具有小的視角依存性。
提供有第一對向電極層1291及第二對向電極層1292的第二基材1204或是提供有像素電極層1250的第一基材1210進一步提供有一支柱間隔物1255。支柱間隔物1255提供以保持第一基材1210與第二基材1204之間的距離。在這個實施例中，說明了一種其中支柱間隔物1255位在第二基材1204側的例子。支柱間隔物1255也被稱為一微影間隔物、一柱間隔物、一扇間隔物、或一圓柱間隔物。或者，可使用一球間隔物。在這個實施例中，採用一支柱間隔物。至於形成支柱間隔物1255的方法，以旋轉塗佈方法施加一種像是光敏性丙烯酸之類的有機絕緣材料於基材的整個表面，並且對其執行一連串的微影步驟，以使餘留在基材表面的光敏性丙烯酸做為間隔物之用。以這種方法，可以在曝光時依照遮罩圖樣曝光出用於設置間隔物的位置；因此，位在不驅動液晶的部位的支柱間隔物1255則可能避免液晶的光滲漏並同時維持上層及下層基材之間的距離。再者，支柱間隔物1255可以藉由以噴墨法排出一種包含一有機絕緣材料的組成物並對其烘烤而形成。
可用一導電聚合物填充導電顆粒1270周圍的空間做為樹脂層1235。做為導電聚合物的典型例子，可以提出一導電性聚苯胺、一導電性聚吡咯、一導電性聚噻吩、聚(二氧乙基噻吩)(PEDOT)及聚(苯乙烯磺酸)(PSS)的一混合物、及其類似物。再者，也可以採用可以用在像素電極層1250的任何前述例子的導電聚合物。導電聚合物是以一噴墨裝置、一散佈裝置、或其類似物施加導電性的聚合物而形成。亦即，當導電聚合物與第二對向電極層1292或連接線1208相接觸時，則導電顆粒1270及導電聚合物為互相接觸，如此可以降低第二對向電極層1292與連接線1208之間的連接電阻。
要注意的是連接線1208及形成在第二基材1204上的第二對向電極層1292為通過導電顆粒1270而互相電性連接。
再者，可採用其每一個中有一以薄有機膜所覆蓋的導電材料的奈米粒子做為導電顆粒1270。在加熱步驟中分解薄有機膜以在第一基材1210及第二基材1204互相裝附之後重新定位液晶的排列方向以及硬化密封材料，以使奈米粒子的導電材料彼此之間互相接觸且熔接，藉此可以形成導電顆粒。
奈米粒子藉由一微滴排出方法而散佈。微滴排出方法是一種藉由通過一微開口排出包含有一預定物質的液滴而形成圖案的方法。在這個實施例中，一種其中有著其每一個中有一以薄有機膜所覆蓋的導體材料的奈米粒子散佈在一溶劑中的組成物，做為液滴排出(噴射出)，並且乾燥化以使溶劑揮發。
用於形成奈米粒子的導電材料可為選自金(Au)、銀(Ag)、鉑(Pt)、鎳(Ni)、銅(Cu)、鈀(Pd)、鉭(Ta)、銥(Ir)、銠(Rh)、鎢(W)、鋁(Al)、或其類似物的一金屬元素或是包含有這類元素做為主要成分的一合金材料。再者，可混合鎘(Cd)或鋅(Zn)的一金屬硫化物，鐵(Fe)、鈦(Ti)、鍺(Ge)、矽(Si)、鋯(Zr)、鋇(Ba)、或其類似物的一氧化物，或是一或多銀鹵化物。要注意在此種採用二或多種元素或混合物做為導電材料的情況中，混合型式並不被特別限制，例如，可以是同質混合，或是將其中任一種局限在核心部。再者，只要在至少奈米粒子表面(其被薄有機膜所覆蓋)為由一導電材料所形成，奈米粒子的內部可由一絕緣材料形成。
奈米粒子的粒徑大於或等於1 nm且小於或等於200 nm，大於或等於1 nm且小於或等於100nm為佳，並且包含在排出材料中的奈米粒子的粒徑最好為一致。
要注意當施加電壓時，依據形成奈米粒子的導電材料的種類，在粒子之間可能會產生空隙。這是因為導電材料的結晶生長非常快，以及這類空隙產生可以藉由調整液晶顯示裝置的施加電壓為低或是於每一奈米粒子採用合金材料而抑制。因此，可以提供一高可靠液晶顯示裝置。
塗層在奈米粒子的薄有機膜相當於一種具有避免奈米粒子凝集在溶劑中以及安定地散佈粒子的功能的分散劑。於是，形成薄有機膜的混合物是採用一界面活性劑(可以與包含在導體材料或其類似物中的金屬元素形成配位鍵的一種材料)所形成。在此，做為形成與金屬元素的配位鍵的物質，可以提出一種諸如一胺基、一硫醇基(-SH)、一硫化物基(-S-)、一羥基(-OH)、一醚基(-O-)、一羧基(-COOH)、一氰基(-CN)、或其類似物之類的在氮、硫、氧、或其他類似物的原子上具有一電子對的物質。例如，可以採用一像是2-羥基乙胺之類的羥胺、一像是聚乙烯亞胺之類的胺構成化合物、一像是聚乙烯吡咯烷酮之類的氨基化合物、一像是聚乙烯醇之類的醇類、一硫醇、一二硫醇、一像是乙二醇或二乙二醇之類的二元醇類、一諸如聚乙二醇、聚丙烯酸、羧甲基纖維素、或其之類的醚化合物。再者，做為界面活性劑，例如，可以使用像是丁二酸二辛酯磺酸鈉或十二烷基苯磺酸鈉之類的一陰離子界面活性劑，像是烷基乙二醇化合物的一烷基酯之類的一非離子界面活性劑、烷基苯基醚、一含氟界面活性劑、一乙烯亞胺與聚環氧乙烯的共聚物、或其類似物。要注意當分散劑相對於奈米粒子為30wt%或以上時，則排出材料的黏度變高，故以1.0wt%至30wt%為佳。
這類其每一個中有一以一薄有機膜所覆蓋的導電材料的奈米粒子散佈在一溶劑中且被排出。對於此溶劑，可以採用水或一有機溶劑，並且有機溶劑可為一水溶性有機溶劑或一非水溶性有機溶劑。例如，做為水溶性有機溶劑，可以提出諸如甲醇、乙醇、丙醇、丁醇、二丙烯甘醇、或乙二醇之類的一醇類、諸如丙酮或丁酮之類的一酮類、諸如乙二醇單甲醚、乙二醇單乙醚、乙二醇單丁醚、二乙醇單丁醚之類的一醇醚類、諸如2-砒喀烷酮或N-甲基砒喀烷酮之類的一水溶性含氮有機混合物。再者，做為非水溶性有機溶劑，可以提出諸如乙酸乙酯之類的一酯類、諸如辛烷、壬烷或癸烷之類的一鏈烷類、諸如環己烷之類的一環烷類、諸如甲苯、二甲苯、苯、或二氯苯之類的芳香族化合物。當然，不僅必然使用一種溶劑而且可使用複數溶劑的混合，只要溶劑之間不發生相分離。
密封材料1205及導電顆粒1270釋放在第一基材1210或第二基材1204之上，並然後在由密封材料1205圍繞的空間中釋放液晶。在之後，第一基材1210及第二基材1204在減壓中互相裝附，對其執行UV光照射以固化密封材料1205，並然後對其執行熱處理以使密封材料1205更加硬化，如此以穩固地固定第一基材1210及第二基材1204。另外，藉由熱處理使液晶的排列一致。
因此，使第一基材1210及第二基材1204可以互相裝附。
然後，切割第一基材1210及第二基材1204以具有一平板形狀。此外，為了改善對比，分別於第一基材1210及第二基材1204的外側提供一第一偏光板1290及一第二偏光板1295。要注意在反射式顯示裝置的情況中並非必需要提供第一偏光板1290。
雖然未顯示在這個實施例中，一黑矩陣(一光阻隔層)、一諸如一延遲構件、或一抗反射構件之類的一光學構件(一光學基材)、及其類似物視情況而提供。例如，可使用藉由使用偏光基材及延遲基材取得的圓偏光。此外，可採用一背光、一邊光、或類似物做為光源。
在一主動矩陣液晶顯示裝置中，驅動排列為矩陣形式的像素電極以在螢幕上形成一顯示圖案。具體而言，在選定的像素電極與對應於此像素電極的對向電極之間施加電壓，如此以光學調制位在像素電極與對向電極之間的液晶層以及藉由一觀測者將這個光學調制識別為一顯示圖案。
於顯示移動影像，液晶顯示裝置存在有液晶分子本身的長回應時間導致殘影或移動影像模糊的一問題。為了改善液晶顯示裝置的移動影像特性，利用一種在每一其他訊框週期於整個螢幕上顯示黑色而被稱為黑色插入的驅動方法。
再者，有一種所謂的倍頻驅動的驅動技術。於倍頻驅動，垂直同步頻率設定為1.5倍或以上，較佳地，為一通常的垂直頻率的2倍或以上，藉此增加回應速度，以及用於每一已劃分在各個訊框中的複數領域而選擇待顯露的灰度。
更或者，為了改善液晶顯示裝置的移動影像特徵，可利用一種驅動方法，其中使用複數個LED(發光二極體)或複數個EL光源以形成面光源做為背光，以及面光源的各個光源是在一個訊框週期以脈衝方式所獨立驅動。做為面光源，可採用三或多種的LED以及可採用一發白光的LED。由於可以獨立控制複數個LED，LED的發光時間可以與光學調制液晶層的時間同步。根據這個驅動方法，LED可以被部分關閉；因此，可以取得減少功率消耗的功效，特別是在顯示一具有在大部分顯示為黑色的影像的情況中。
藉由結合這些驅動方法，液晶顯示裝置的顯示特性，像是移動影像特性，相比於習知液晶顯示裝置可以獲得改善。
在本發明的一實施例中，在一驅動電路部之上提供有一對向電極層，藉此可以避免像是薄膜電晶體之類的一半導體裝置的靜電崩潰。然而，可提供一保護電路。保護電路較佳地於一包括有氧化物半導體層的非線性元件形成保護電路。例如，在像素部與一掃描線輸出端之間以及像素部與訊號線輸出端之間提供保護電路。在這個實施例中，提供有複數個保護電路以避免當起因於靜電或類似情況的突波電壓施加在一掃描線、一訊號線、及一電容匯流排線時，可能會造成的像素電晶體及其類似物的崩潰。因此，形成保護電路以在突波電壓施加於保護電路時將電荷釋放至一共同接線。再者，保護電路包括互相排列成平行的非線性元件以及位在它們之間的掃描線。非線性元件包括像是二極體之類的二端元件或是像是電晶體之類的三端元件。例如，非線性元件也可以通過與像素部中的薄膜電晶體相同的步驟而形成，以及可以藉由連接非線性元件的閘極端至汲極端而成為具有與二極體相同的性質。
在上述的方式中，在包括有一具有氧化物半導體層的薄膜電晶體的一半導體裝置中，寄生電容可以減少；如此，可以達成半導體裝置的低功率消耗。
(實施例2)
對另一個例子進行說明，其中，在如同實施例1中所述的包括有在第一基材與第二基材之間的液晶層的半導體裝置中，在第一基材之上，一共同連接部形成在一連接區域以用於對向電極層(第一對向電極層及第二對向電極層)的電性連接，對向電極層係位在第二基材至連接線上。要注意薄膜電晶體形成在第一基材之上做為一開關元件，以及在與像素部中的開關元件相同的步驟中製造共同連接部，藉此避免步驟複雜化。
在這個實施例中，對一個例子進行說明，其中共同連接部位在與用於結合第一基材及第二基材的密封材料部分重疊的位置，並且通過密封材料中的一導電顆粒電性連接至對向電極層。可替代地，共同連接部位在像素部的外側位置且不與密封材料部分重疊以及與密封材料相離地提供一種包含導電顆粒的膠以便與共同連接部部分重疊，藉此使共同連接部電性連接於對向電極層。
圖3A是半導體裝置的一剖面結構視圖，其中有一薄膜電晶體及一共同連接部形成在同一基材(第一基材300)之上。
在圖3A中，電性連接於一像素電極層327的一薄膜電晶體320為一種提供在像素部的通道蝕刻薄膜電晶體。
圖3B顯示通道連接部的頂視圖的一例子，以及圖3B中的虛線A1-A2對應於圖3A的共同連接部的剖面。要注意在圖3B中，與圖3A中相同的部分以相同的元件符號標注。
一共同勢線310提供在一閘極絕緣層302之上，並且為利用與薄膜電晶體320的源極電極層及閘極電極層相同的材料及相同的步驟所形成。
共同勢線310以保護絕緣層303所覆蓋。保護絕緣層303具有複數個與共同勢線310部分重疊的開口部。這些開口部通過與連接薄膜電晶體320的汲極電極層至像素電極層327的一接觸孔相同的步驟而形成。
要注意區別地說明像素部中的接觸孔及共同連接部的開口部是因為它們的尺寸非常不同。再者，圖3A中，像素部及共同連接部並非顯示在相同的尺度上。例如，共同連接部中的虛線A1-A2的長度為約500μm，然而薄膜電晶體的寬度為小於50μm；如此，共同連接部實際上具有大於或等於薄膜電晶體十倍大的範圍。然而，為簡單起見，故像素部及共同連接部在圖3A中以相異尺度顯示。
一共同電極層306提供在保護絕緣層303之上並且使用與像素部中的像素電極層327相同的材料及相同的步驟所形成。
以這個方式，共同連接部以與像素部中的開關元件相同的步驟而製造。
提供有像素部及共同連接部的第一基材以及具有對向電極層的第二基材以密封材料而固定。
在密封材料包含導電顆粒的情況中，對準第一及第二基材以使密封材料部分重疊於共同電接部。例如，在小型液晶面板的情況中，二個共同連接部在像素部的相對角處與密封材料部分重疊。在大型液晶面板的情況中，四或多個共同連接部與密封材料部分重疊。
要注意共同電極層306為一與包含在密封材料中的導電顆粒接觸的電極，並且電性連接於第二基材的對向電極層。
在使用液晶注入方法的情況中，以密封材料結合第一及第二基材，並然後在第一及第二基材之間注入液晶。在使用液晶滴落方法的情況中，在第二基材或第一基材之上擠出密封材料並且在其上滴落液晶；然後，在減壓下使第一及第二基材互相結合。
這個實施例顯示共同連接部電性連接於對向電極層的一例子。然而，本發明並非特別限制在對向電極層與共同連接部的連接，因此可以應用在用於對向電極層至其他接線或至外部連接端的連接或是其他類似物的連接部分。
這個實施例可以藉由與任何其他實施例適當結合而實施。
(實施例3)
在這個實施例中，說明適用於這份說明書中所揭露的半導體裝置的一薄膜電晶體的一例子。可以使用在這個實施例中的薄膜電晶體410及420做為實施例1中的驅動電路薄膜電晶體1223及像素薄膜電晶體1211、以及實施例2中的薄膜電晶體320。
參照圖4A至4E及圖11對半導體裝置的一實施例以及這個實施例的半導體裝置的製造方法進行說明。
圖4A至4E顯示一半導體裝置的剖面結構。圖4A至4E中的薄膜電晶體410及420各具有一個稱為通道蝕刻型的底閘極結構並且也被稱為一逆堆疊薄膜電晶體。在圖4A至4E中，薄膜電晶體410為驅動電路薄膜電晶體以及薄膜電晶體420為像素薄膜電晶體。
雖然提供使用單閘極薄膜電晶體做為薄膜電晶體410及420的說明，可視需要形成各包括有複數個通道形成區的多閘極薄膜電晶體。
參照圖4A至4E說明在一基材400之上製造薄膜電晶體410及420的過程如下。
首先，在具有絕緣表面的基材400之上形成一導電膜，並然後，在一第一光微影步驟中形成閘極電極層411及421。要注意可藉由噴墨方法形成抗蝕罩。當藉由噴墨方法形成抗蝕罩時，則不使用光罩；因此，可以降低製造成本。
可以被使用做為具有絕緣表面的基材400的一基材並沒有特別的限制，只要具有至少禁得起之後所執行的熱處理的耐熱性。可以使用利用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或類似物形成的玻璃基材。
當之後所執行的熱處理溫度為高時，最好使用具有730℃或更高的應變點的基材做為玻璃基材。做為玻璃基材的材料，例如使用諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃之類的玻璃材料。要注意藉由包含比硼酸大量的氧化鋇(BaO)，玻璃基材會耐熱以及較實用。因此，最好使用包含有比B2O3大量的BaO的玻璃基材。
要注意的是，除了上述玻璃基材之外，可使用採用諸如一陶瓷基材、一石英基材、或一藍寶石基材之類的絕緣材所形成的基材做為基材400。可替代地，可使用結晶玻璃或其類似物。
做為基膜之用的一絕緣膜可提供在基材400與閘極電極層411之間以及基材400與閘極電極層421之間。此基膜具有避免雜質元素自基材400擴散的功能，以及可以使用一或多個的矽氮化膜、矽氧化膜、矽氮氧化膜、及氮氧化矽膜而形成為具有一單層或堆疊層的結構。
閘極電極層411及421可以各採用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、及鈧之類的任一材料；或包含任一這些材料做為主成分的一合金材料而形成為具有一單層或堆疊層的結構。
做為各閘極電極層411及421的二層堆疊結構，例如，一種在鋁層之上堆疊鉬層的二層堆疊結構、一種在銅層之上堆疊鉬層的二層堆疊結構、一種在銅層之上堆疊氮化鈦層或氮化鉭層的二層堆疊結構、或一種堆疊氮化鈦層及鉬層的二層堆疊結構是較佳的。做為三層堆疊結構，一種鎢層或鎢氮化層、鋁及矽的一合金或是鋁及鈦的一合金、然後一鈦氮化層或一鈦層的堆疊層是較佳的。
接著，在閘極電極層411及421之上形成一閘極絕緣層402。
閘極絕緣層402可以藉由一電漿CVD方法、一濺鍍方法、或類似方法而使用矽氧化層、矽氮化層、氮氧化矽層、矽氮氧化層、或一鋁氧化層形成為具有一單層或堆疊層的結構。例如，可藉由電漿CVD方法而使用SiH4、氧、氮做為沉積氣體而形成一氮氧化矽層。閘極絕緣層402的厚度大於或等於100 nm且小於或等於500 nm；在閘極絕緣層402形成為具有一堆疊層結構的情況中，例如，堆疊一具有厚度大於或等於50 nm且小於或等於200 nm的第一閘極絕緣層以及一具有厚度大於或等於5 nm且小於或等於300 nm的第二閘極絕緣層。
在這個實施例中，藉由電漿CVD方法而形成一氮氧化矽層至100 nm的厚度做為閘極絕緣層402。
然後，在閘極絕緣層402之上形成自2nm至200nm的厚度的一氧化物半導體層430。為了即使在氧化物半導體層430的脫水或除氫的熱處理之後仍維持非晶態，氧化物半導體層430最好具有一小於或等於50 nm的小厚度。即使在對氧化物半導體層執行熱處理時，氧化物半導體層430的小厚度可以抑制結晶化。
要注意在藉由濺鍍方法形成氧化物半導體層430之前，最好藉由引入氬氣且產生電漿的反向濺鍍而去除沾附在閘極絕緣層402表面的灰塵。反向濺鍍是一種其中在氬氣氣氛中以RF電力源的使用對基材側施加電壓以及使基材表面曝露於電漿以便修整基材表面的方法。要注意除了氬氣氣氛之外，可使用氮、氦、氧、或其他類似氣氛。
氧化物半導體層430形成做為In-Ga-Zn-O構成的非單晶層、In-Sn-Zn-O構成的氧化物半導體層、In-Al-Zn-O構成的氧化物半導體層、Sn-Ga-Zn-O構成的氧化物半導體層、Al-Ga-Zn-O構成的氧化物半導體層、Sn-Al-Zn-O構成的氧化物半導體層、In-Zn-O構成的氧化物半導體層、Sn-Zn-O構成的氧化物半導體層、Al-Zn-O構成的氧化物半導體層、In-O構成的氧化物半導體層、Sn-O構成的氧化物半導體層、或Zn-O構成的氧化物半導體層。在這個實施例中，氧化物半導體層430為藉由以In-Ga-Zn-O構成的金屬氧化物靶的使用的濺鍍方法所形成。此階段的剖視圖顯示在圖4A中。再者，氧化物半導體層430可以藉由在稀有氣體(代表性地為氬氣)氣氛、氧氣氣氛、或稀有氣體(代表性地為氬氣)及氧氣的氣氛中的濺鍍方法所形成。在使用濺鍍方法的情況中，以包含有大於或等於2 wt%且小於或等於10 wt%的SiO2的靶的使用而執行沉積，以使阻礙結晶化的SiOx(x>0)包含在氧化物半導體層430中。如此，較佳地使氧化物半導體層430避免在脫水或除氫的熱處理(之後會執行的)中結晶化。
在此，使用包含In、Ga、及Zn的一金屬氧化物靶(In2O3:Ga2O3:ZnO=1:1:1[mol%]以及In:Ga:Zn=1:1:0.5[at%])執行膜沉積。沉積條件設定如下：基材400與靶之間的距離為100 mm、壓力為0.2 Pa、直流(DC)電源供應為0.5 kW、以及氣氛為氬氣及氧氣的混合氣氛(氬氣：氧氣=30 sccm:20 sccm且氧氣流率為40%)。要注意以脈衝直流(DC)電源供應為佳，因為可以減少灰塵以及可以使膜厚度一致。形成In-Ga-Zn-O構成的非單晶膜至大於或等於5 nm且小於或等於200 nm的厚度。在這個實施例中，做為氧化物半導體層，藉由以In-Ga-Zn-O構成的金屬氧化物靶的使用的濺鍍方法形成一20 nm厚的In-Ga-Zn-O構成的非單晶膜。做為包含In、Ga、及Zn的金屬氧化物靶，也可以使用一種具有In:Ga:Zn=1:1:1(at%)的構成比例的靶或是一種具有In:Ga:Zn=1:1:2(at%)的構成比例的靶。
濺鍍方法的例子包括一種使用一高頻電源做為濺鍍電源的RF濺鍍方法、一種DC濺鍍方法、以及一種以一脈衝方式施加一偏壓的脈衝DC濺鍍方法。RF濺鍍方法主要使用在形成絕緣膜的情況，以及DC濺鍍方法主要使用在形成金屬膜的情況。
此外，有一種可以設定複數個不同材料的靶的多源濺鍍裝置。於多源濺鍍裝置，可以沉積不同材料的膜以堆疊在相同的腔室，以及可以藉由在相同的腔室中同時放電而沉積一種多材料的膜。
此外，有一種在腔室內提供有磁鐵系統以及用於磁控濺鍍方法的濺鍍裝置，以及使用一種用在以微波的使用產生電漿的ECR濺鍍方法的濺鍍裝置而不需利用輝光放電。
再者，做為利用濺鍍的沉積方法，也有一種在沉積過程中使一靶物質及一濺鍍氣體成分互相化學反應以形成其薄化合物膜的反應濺鍍方法，以及一種在沉積過程中同樣對一基材施加電壓的偏壓濺鍍方法。
然後，在第二次光微影步驟中，氧化物半導體層430加工成島狀氧化物半導體層。用於形成島狀氧化物半導體層的抗蝕罩可藉由噴墨法而形成。當藉由噴墨法形成抗蝕罩時，不使用光罩；因此，可以降低製造成本。
接著，將氧化物半導體層送至脫水或除氫。用於脫水或除氫的第一次熱處理的溫度為高於或等於400℃且低於或等於750℃。較佳地則高於或等於400℃且低於基材應變點。這時，基材被引入一種熱處理裝置的電爐中，在450℃的氮氣氣氛中對氧化物半導體層執行熱處理一個小時，並然後，使氧化物半導體層不暴露於空氣以避免水及氫滲入氧化物半導體層之中；如此，取得氧化物半導體層431及432(參見圖4B)。
用於熱處理的裝置並不限制於電爐並且可為某一種裝置，其提供有利用來自一諸如電阻加熱元件之類的加熱元件的熱傳導或熱輻射加熱待處理物的裝置。例如，可以使用像是一GRTA(氣體快速熱退火)裝置或一LRTA(燈式快速熱退火)裝置之類的RTA(快速熱退火)裝置。LRTA裝置為一種藉由自諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓水銀燈之類的燈所發出的光的輻射(電磁波)加熱一待處理物的裝置。GRTA裝置為一種利用高溫氣體熱處理的裝置。做為此氣體，採用一種不會因熱處理而與待處理物反應的惰性氣體，諸如氮氣或像是氬氣之類的稀有氣體。
例如，做為第一次熱處理，可執行GRTA如下。將基材放置於已加熱至650℃至700℃高溫的惰性氣體中，加熱數分鐘，然後自熱的惰性氣體中移轉且取出。GRAT使得短時間的高溫熱處理成為可能。
要注意在第一次熱處理中，氮或諸如氦、氖、或氬之類的稀有氣體中最好不要包括有水、氫、及其他類似物。可替代地，引入用於熱處理的氮或諸如氦、氖、或氬之類的稀有氣體最好有6N(99.9999%)或以上的純度，較佳地，則為7N(99、99999%)或以上(即，雜質濃度落在1 ppm或以下，較佳地，0.1 ppm或以下)。
取決於第一次熱處理的條件或是氧化物半導體層的材料，氧化物半導體層可能會結晶化成為一微晶膜或一多晶膜。例如，氧化物半導體層可結晶化成為具有90%或以上、或是80%或以上的結晶程度的微晶氧化物半導體層。再者，取決於第一次熱處理的條件或是氧化物半導體層的材料，氧化物半導體層可能會成為包含無結晶成分的非晶氧化物半導體層。氧化物半導體層可能成為其中有微晶部分(粒徑大於或等於1 nm且小於或等於20 nm，而以大於或等於2 nm且小於或等於4 nm為代表性)混入在非晶氧化物半導體中的氧化物半導體層。在使用RTA(例如，GRTA或LRTA)執行高溫的熱處理的情況中可能會在氧化物半導體的表面側產生縱向(膜厚度方向)的針狀結晶。
可替代地，可對尚未加工成島狀氧化物半導體層的氧化物半導體層430執行第一次熱處理。在那種情況中，在第一次熱處理之後，將基材拿出加熱裝置並且執行一光微影步驟。
用於氧化物半導體層的脫水或除氫的熱處理可在下列任一時機執行：形成氧化物半導體之後；在氧化物半導體層之上形成源極電極層及汲極電極層之後；以及在源極電極層及汲極電極層之上形成保護絕緣膜之後。
再者，在閘極絕緣層402形成接觸孔的步驟可在氧化物半導體層430被送至脫水或除氫處理之前或之後執行。
要注意氧化物半導體層的蝕刻可為乾蝕刻，並不限制於濕蝕刻。
做為乾蝕刻的蝕刻氣體，最好使用一種包含氯的氣體(諸如氯氣(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)、或四氯化碳(CCl4)之類的含氯氣體)。
可替代地，可以使用一種包含氟的氣體(諸如四氟化碳(CF4)、氟化硫(SF6)、三氟化氮(NF3)、或三氟甲烷(CHF3)之類的含氟氣體))；溴化氫(HBr)；氧氣(O2)；以及任一添加有像是氦氣(He)或氬氣(Ar)之類的稀有氣體的這些氣體；或其類似氣體。
做為乾蝕刻方法，可以使用一平行板RIE(反應離子蝕刻)方法或一ICP(感應耦合電漿)蝕刻方法。為了蝕刻氧化物半導體成為期望的形狀，則視情況調整蝕刻條件(施加於線圈狀電極的電力量、施加於基材側電極的電力量、基材側電極的溫度、或類似條件)。
做為使用於濕蝕刻的蝕刻劑，可以使用磷酸、醋酸、硝酸、或類似物的混合溶劑。可替代地，可以使用ITO07N(由KANTO CHEMICAL CO.,INC.所生產的)。
使用在濕蝕刻的蝕刻劑藉由與被刻除的材料一併清除而去除。可純化包括有蝕刻劑及刻除材料的廢液並且此材料可再利用。當包括在氧化物半導體層中諸如銦之類的材料於蝕刻後自廢液收集並且再利用時，可以有效地再利用資源並且可以降低成本。
依據材料而適當地調整蝕刻條件(諸如蝕刻劑、蝕刻時間、及溫度)以使氧化物半導體層可以蝕刻成為期望的形狀。
接著，在閘極絕緣層402及氧化物半導體層431及432之上形成一金屬導體膜。金屬導電膜可藉由濺鍍方法或真空蒸鍍方法而形成。做為金屬導電膜的材料，有著選自Al、Cr、Cu、Ta、Ti、Mo、或W的一元素；包括任一上述元素的一合金，包括任何這些元素的組合的一合金膜；及其類似物。再者，可使用選自錳、鎂、鋯、鈹、及釷的一或多種材料。金屬導電膜可具有單層結構或是二或多層的堆疊層結構。例如，可以提供一種包括有矽的鋁膜單層結構、一種鋁膜之上堆疊鈦膜的二層結構、一種Ti膜、鋁膜、Ti膜依此順序堆疊的三層結構。可替代地，可使用Al及選自下列中一種或複數種元素的結合的一膜、一合金膜、或一氮化物膜：鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)。
若在金屬導電膜的形成之後執行熱處理，最好金屬導電膜具有足夠禁得起熱處理的耐熱性。
執行第三次光微影步驟。在金屬導電膜之上形成抗蝕罩然後執行選擇性蝕刻，如此以形成一源極電極層415a、一汲極電極層415b、一源極電極層425a、及一汲極電極層425b。然後，移除抗蝕罩(參見圖4C)。
要注意適當調整材料及蝕刻條件以使氧化物半導體層431及432不因金屬導電膜的蝕刻而被去除。
在這個實施例中，使用Ti膜做為金屬導電膜、使用In-Ga-Zn-O構成的氧化物做為氧化物半導體層431及432、以及使用氨的過氧化混合物(31 wt%過氧化氫於水中：28 wt%氨水：水=5：2：2)做為蝕刻劑。
要注意在第三次光微影步驟中，部分的氧化物半導體層431及432受到蝕刻，藉此可形成各具有一槽(一凹陷部)的氧化物半導體層。用於形成源極電極層415a、汲極電極層415b、源極電極層425a、汲極電極層425b的抗蝕罩可藉由噴墨法而形成。當藉由噴墨法形成抗蝕罩時，不使用光罩；因此，可以降低製造成本。
為了減少光罩的數量以及光微影步驟的步數，可利用一種傳播光通過的曝光罩的多調遮罩所形成的抗蝕罩的使用而執行蝕刻以便具有多種強度。由於以多調遮罩的使用所形成的抗蝕罩具有複數膜厚度以及進一步可以藉由對抗蝕罩執行蝕刻而改變形狀，這樣的抗蝕罩可以利用在用於加工不同的圖案的多個蝕刻步驟中。因此，可藉由一個多調遮罩形成相應於至少二或多種不同圖案的抗蝕罩。如此，可以減少曝光罩的數量以及也可以減少相應光微影步驟的數量，藉此可以實現製程的簡化。
然後，執行以諸如N2O、N2、或Ar之類的氣體的電漿處理。藉由電漿處理，去除吸收在氧化物半導體層的暴露部分的表面的水、及其類似物。可替代地，可利用氧氣及氬氣的混合氣體執行電漿處理。
在電漿處理之後，在不暴露於空氣下形成做為保護絕緣膜之用且與部分的氧化物半導體層431及432相接觸的氧化物絕緣層416。
氧化物絕緣層416，其具有1 nm或以上的厚度，視情況可以利用濺鍍法或類似方法而形成，換言之，一種有著像是水及氫之類的雜質不混入氧化物絕緣層416的方法。當氧化物絕緣層416中包含氫時，則造成在氧化物半導體層431及432的氫滲入或是因為氫的氧化物半導體層431及432中的氧萃取，藉此使得氧化物半導體層431及432的後通道具有低電阻(具有n型導電性)並且形成寄生通道。因此，為了形成包含有盡可能少量氫的氧化物絕緣層416，利用一種不使用氫的形成方法是重要的。
在這個實施例中，藉由濺鍍方法將矽氧化膜形成至200 nm的厚度做為氧化物絕緣層416。沉積的基材溫度可自室溫至300℃以及在這個實施例中為100℃。矽氧化膜可以在稀有氣體(代表性地為氬氣)氣氛、氧氣氣氛、或包括有稀有氣體(代表性地為氬氣)及氧氣的氣氛中藉由濺鍍方法而形成。做為靶，可以使用一矽氧化物靶或一矽靶。例如，可以在氧氣氣氛中藉由濺鍍方法而利用矽靶形成矽氧化膜。為了與具有縮減電阻的氧化物半導體層431及432接觸形成的氧化物絕緣層416，使用不包含諸如水分、氫離子、及OH-之類的雜質以及阻擋這些雜質自外部滲入的一無機絕緣膜。代表性地，可以使用矽氧化膜、矽氮氧化膜、鋁氧化膜、氮氧化鋁膜、或其類似物。
接著，在惰性氣體氣氛或氧氣氣氛中執行第二次熱處理(最好自200℃至400℃，例如，自250℃至350℃)。例如，在250℃氮氣氣氛中執行第二次熱處理一個小時。在第二次熱處理中，當接觸於氧化物絕緣層416時，部分的氧化物半導體層431及432(通道形成區)會受到加熱。
經過上述步驟，氧化物半導體層431及432因受脫水及除氫的熱處理而電阻下降，並然後部分的氧化物半導體層431及432會選擇性地改變成一氧過量狀態。其結果，與閘極電極層411部分重疊的通道形成區413成為i型，以及一與源極電極層415a部分重疊的高電阻汲極區414b以及一與汲極電極層415b部分重疊的高電阻源極區414a依自我對齊方式而形成。經過上述步驟，形成了薄膜電晶體410。相似地，與閘極電極層421部分重疊的通道形成區423成為i型，以及一與源極電極層425a部分重疊的高電阻源極區424a以及一與汲極電極層425b部分重疊的高電阻汲極區424b依自我對齊方式而形成。如此，形成了薄膜電晶體420。
再者，於空氣中可在100℃至200℃下執行熱處理一至30小時。在這個實施例中，是在150℃下執行熱處理10小時。這種熱處理可於固定加熱溫度下執行。可替代地，可重複數次地施加如後的溫度循環：自室溫升溫至100℃至200℃的溫度，並然後降溫至室溫。再者，這種熱處理可在氧化物絕緣層416的形成之前於減壓下執行。在減壓下，可以縮短加熱時間。以此種熱處理，氫氣會自氧化物半導體層431及432導入至氧化物絕緣層416；如此，可以得到一正常關閉薄膜電晶體。因此，可以改善半導體裝置的可靠度。
要注意藉由在氧化物半導體層431及432中形成部分重疊於汲極電極層415b及425b(以及源極電極層415a及425a)的高電阻汲極區414b及424b(或高電阻源極區414a及424a)，可以改善薄膜電晶體410及420的可靠度。具體而言，藉由形成高電阻汲極區414b及424b，可以獲得汲極電極層415b及425b、高電阻汲極區414b及424b、以及通道形成區413及423的導電性逐步變化的結構。因此，在薄膜電晶體410及420偕同連接於一供應高電源供應電勢VDD的接線的汲極電極層415b以及汲極電極層425b運作的情況下，高電阻汲極區414b及424b做為一緩衝器之用以及即使在閘極電極層411與汲極電極層415b之間以及在閘極電極層421與汲極電極層425b之間施加高電場，仍不會局部地適用高電場；如此，可以提升電晶體的耐受電壓。
再者，在氧化物半導體層431及432的厚度為15 nm或較小的情況下，高電阻源極區414a及424a或高電阻汲極區414b及424b依整體厚度方向而形成。在半導體層的厚度為30 nm或較大且為50 nm或較小的情況下，部分的氧化物半導體層431及432，亦即，接觸於源極電極層415a及425a或汲極電極層415b及425b的區域以及其附近的區域的電阻下降並且成為一高電阻源極區414a及424a或一高電阻汲極區414b及424b，然而靠近閘極絕緣層402的區域可以變成為i型。
在氧化物絕緣層416之上可額外形成一保護絕緣層403。例如，以RF濺鍍方法形成一矽氮化物膜。RF濺鍍方法因高生產力之故，適合做為保護絕緣層的形成方法。保護絕緣層403為使用不包含諸如水分、氫離子、及OH-之類的雜質以及阻擋這些雜質自外部滲入的一無機絕緣膜而形成；例如，使用矽氮化物膜、鋁氮化物膜、矽氮氧化膜、氮氧化鋁膜、或其類似物。在這個實施例中，保護絕緣層403為使用矽氮化物膜而形成(參見圖4D)。
在保護絕緣層403上可提供一用於平坦化的平坦化絕緣層。如圖4E中所示，形成有一平坦化絕緣層404。
平坦化絕緣層404可使用諸如聚醯亞胺、丙烯酸樹脂、苯并環丁烯構成的樹脂、聚醯胺、或環氧樹脂之類具有熱抗性的一有機材料而形成。除了這類有機材料，使用低介電常數材料(低k材料)、矽氧烷構成樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽玻璃)、或類似材料也是可行的。平坦化絕緣層404可藉由堆疊複數個使用任何這些材料所形成的絕緣膜而形成。
要注意矽氧烷構成樹脂相當於一種包括有利用矽氧烷材料做為起始材料所形成的Si-O-Si鍵結的樹脂。矽氧烷構成樹脂可包括如同有機基(例，烷基或芳香族基)或氟基的取代基。另外，有機基可包括氟基。
對於形成平坦化絕緣層404的方法並無特別限制，以及平坦化絕緣層404可以視其材料藉由諸如濺鍍方法、SOG方法、旋轉塗佈、浸塗、噴塗、微滴排出方法(例，噴墨方法、網印、或平版印刷)之類的方法、或是諸如刮刀、輥塗佈機、簾幕式塗佈機、或刀式塗佈機之類的工具(設備)而形成。
再者，如圖11中所示，可在氧化物絕緣層416及保護絕緣層403之上形成一導體層417及一像素電極層427而不需平坦化絕緣層404的形成。
執行第四次微影步驟。形成一抗蝕罩並且執行選擇性蝕刻以去除部分的氧化物絕緣層416、保護絕緣層403、及平坦化絕緣層404，如此形成到達汲極電極層425b的一開口。
接著，形成一光透通導電膜。光透通導電膜為利用氧化銦(In2O3)、氧化銦-氧化錫混合氧化物(In2O3-SnO2，簡稱ITO)、或其類似物而藉濺鍍方法、真空蒸鍍方法或類似方法而形成。可替代地，可採用包含有氮的Al-Zn-O構成的非單晶膜，亦即，Al-Zn-O-N構成的非單晶膜、包括有氮的Zn-O構成的非單晶膜、或包括有氮的Sn-Zn-O構成的非單晶膜。要注意在Al-Zn-O-N構成的非單晶膜中的鋅的成分(at%)為47 at%或更少且比在非單晶膜中的鋁為高；在非單晶膜中的鋁的成分(at%)高於在非單晶膜中的氮。這樣的材料以鹽酸構成的溶質而蝕刻。然而，由於蝕刻殘餘物容易沉澱且殘留在基材之上，特別是在蝕刻ITO時，可使用一氧化姻-氧化鋅混合氧化物(In2O3-ZnO)以改善蝕刻加工能力。
要注意在光透通導電膜中的組成物的成分的單位為原子百分率(at%)，且組成物的成分為藉由利用一電子探針X光微量分析儀(EPMA)的分析而評估。
接著，執行第五次微影步驟。形成一抗蝕罩，且藉由蝕刻去除光透通導電膜的不需要的部分而形成像素電極層427及導體層417。然後，移除抗蝕罩(參見圖4E)。
在這個實施例中，在閘極絕緣層形成開口的步驟並未顯示於圖式中；然而，在閘極絕緣層形成開口的步驟可在與氧化物絕緣層及保護絕緣層相同的微影步驟或是另外的一微影步驟而執行。當以另外的微影步驟形成開口時，微影步驟的數目為六。
這個實施例可以藉由與任何其他實施例適當結合而實施。
如上所述，在包括有利用氧化物半導體層形成的薄膜電晶體的一半導體裝置中寄生電容會減少以及從而可以達成半導體裝置的低功率消耗。
再者，包括有利用氧化物半導體層形成的薄膜電晶體的一半導體裝置可以具有高可靠度。
(實施例4)
這個實施例說明應用於這份說明書中所揭露的半導體裝置的薄膜電晶體的另一例子。在這個實施例中所說明的薄膜電晶體450及460可以被使用做為實施例1中的驅動電路薄膜電晶體1223及像素薄膜電晶體1211，以及實施例2中的薄膜電晶體320。
參照圖5A至5E說明半導體裝置的一個實施例以及此半導體裝置的製造方法。
圖5A至5E顯示一半導體裝置的剖面結構。圖5A至5E中的薄膜電晶體450及460各具有被稱為通道保護型(或被稱為通道停止型)的一個底閘極結構並且也被稱為一逆堆疊薄膜電晶體。
雖然提供了使用單閘極薄膜電晶體做為薄膜電晶體450及460的說明，仍可視需要而形成包含有複數通道形成區的多閘極薄膜電晶體。
參照圖5A至5E說明在基材400之上製造薄膜電晶體450及460的過程如下。
首先，在具有絕緣表面的基材400之上形成一導電膜，並然後，於第一微影步驟形成閘極電極層451及461。要注意抗蝕罩可藉由噴墨方法而形成。當藉由噴墨方法形成抗蝕罩時，不使用光罩；因此，可以降低製造成本。
閘極電極層451及461可以利用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、以及鈧之類的任何金屬材料；或是包含任一這些金屬材料做為主成分的任何合金材料而形成有單層結構或堆疊層結構。
接著，在閘極電極層451及461之上形成閘極絕緣層402。
在這個實施例中，氮氧化矽層為藉由電漿CVD方法而形成至100 nm的厚度做為閘極絕緣層402。
接著，在閘極絕緣層402之上形成氧化物半導體層至具有2 nm至200 nm的厚度並且在第二次微影步驟中加工成為島狀氧化物半導體層。在這個實施例中，氧化物半導體層為藉由濺鍍方法而利用In-Ga-Zn-O構成的金屬氧化物靶而形成。
接著，將氧化物半導體層送至脫水或除氫。用於脫水或除氫的第一次熱處理的溫度高於或等於400℃且低於或等於750℃，最好為高於或等於400℃且低於基材應變點。這時，將基材引入一種熱處理裝置的電爐中，在450℃的氮氣氣氛中對氧化物半導體層執行熱處理一個小時，並然後，使氧化物半導體層不暴露於空氣以避免水及氫滲入氧化物半導體層之中。如此，取得氧化物半導體層431及432(參見圖5A)。
然後，執行以諸如N2O、N2、Ar等氣體的電漿處理。藉由此電漿處理，可去除吸收至氧化物半導體層的暴露部分的表面、及其類似之處的水。可替代地，可利用氧及氬的混合氣體執行電漿處理。
接著，在閘極絕緣層402及氧化物半導體層431及432之上形成氧化物絕緣層之後，執行第三次微影步驟。形成一抗蝕罩且選擇地執行蝕刻，藉此形成氧化物絕緣層456及466。在那之後，移除抗蝕罩。
在這個實施例中，矽氧化膜為藉由濺鍍方法而形成至用於氧化物絕緣層456及466的200nm厚度。於沉積的基材溫度可自室溫至300℃以及在這個實施例中為100℃。矽氧化膜可以在稀有氣體(代表性地為氬氣)氣氛、氧氣氣氛、或包括有稀有氣體(代表性地為氬氣)及氧氣的氣氛中藉由濺鍍方法而形成。做為靶，可以使用一矽氧化物靶或一矽靶。例如，矽氧化膜可以在氧氣氣氛中藉由濺鍍方法而利用矽靶而形成。為了與具有縮減電阻的氧化物半導體層431及432接觸形成的氧化物絕緣層456及466，則使用不包含諸如水分、氫離子、及OH-之類的雜質以及阻擋這些雜質自外部滲入的一無機絕緣膜。代表性地，可以使用矽氧化膜、矽氮氧化膜、鋁氧化膜、氮氧化鋁膜、或其類似物。
接著，在惰性氣體氣氛或氧氣氣氛中執行第二次熱處理(最好自200℃至400℃，例如，自250℃至350℃)。例如，在250℃氮氣氣氛中執行第二次熱處理一個小時。在第二次熱處理中，當接觸於氧化物絕緣層456及466時，部分的氧化物半導體層(通道形成區)會受到加熱。
在這個實施例中，進一步對其上提供有氧化物絕緣層456及466的氧化物半導體層431及432執行熱處理，並且將氧化物半導體層431及432的這些部分暴露在諸如氮氣之類 的惰性氣體氣氛中或在減壓下。藉由在諸如氮氣之類的惰性氣體氣氛中或在減壓下執行熱處理，氧化物半導體層431及432的區域(其未被氧化物絕緣層456及466所覆蓋而因此暴露)的電阻可以減少。例如，在250℃氮氣氣氛中執行熱處理一個小時。
在氮氣氣氛中以用於分別提供有氧化物絕緣層456及466的氧化物半導體層431及432的熱處理，則會減少氧化物半導體層431及432的暴露區域的電阻。如此，形成了各包括具有不同電阻的區域(以圖5B中暗區及亮區所表示)的氧化物半導體層452及462。
接著，在閘極絕緣層402、氧化物半導體層452及462、及氧化物絕緣層456及466之上形成金屬導電膜之後，形成抗蝕罩於第四次微影步驟以及執行選擇性蝕刻，藉此形成源極電極層455a及465a以及汲極電極層455b及465b。在那之後，移除抗蝕罩(參見圖5C)。源極電極層455a及汲極電極層455b與部分的氧化物絕緣層456及部分的氧化物半導體層452相接觸。相似地，源極電極層465a及汲極電極層465b與部分的氧化物絕緣層466及部分的氧化物半導體層462相接觸。
做為源極電極層455a及465a及汲極電極層455b及465b的材料，有著選自Al、Cr、Cu、Ta、Ti、Mo及w的元素；包含任一這些元素做為成分的合金；包含任一這些元素的組合的合金膜；以及其類似物。再者，金屬導電膜可具有單層結構或是二或多層的堆疊層結構。
經過上述步驟，藉由用於脫水或除氫的熱處理使氧化物半導體層431及氧化物半導體層432於電阻減少，並然後使部分的氧化物半導體層431及432選擇性地改變成一氧過量狀態。其結果，分別與閘極電極層451及閘極電極層461部分重疊的通道形成區453及463成為i型，並且分別與源極電極層455a及465a部分重疊的高電阻源極區454a及464a以及分別與汲極電極層455b及465b部分重疊的高電阻汲極區454b及464b依自我對齊方式而形成。如此，形成了薄膜電晶體450及460。
再者，在空氣中可於100℃至200℃下執行熱處理一至30小時。在這個實施例中，是在150℃下執行熱處理10小時。這種熱處理可於固定加熱溫度下執行。可替代地，可重複數次地施加如後的溫度循環：自室溫升溫至100℃至200℃的溫度，並然後降溫至室溫。再者，這種熱處理可在氧化物絕緣層456及466的形成之前於減壓下執行。在減壓下，可以縮短加熱時間。以此種熱處理，氫氣會自氧化物半導體層452及462導入至氧化物絕緣層456及466；如此，可以得到一正常關閉薄膜電晶體。因此，可以改善半導體裝置的可靠度。
要注意藉由在氧化物半導體層452及462中形成部分重疊於汲極電極層455b及465b(以及源極電極層455a及465a)的高電阻汲極區454b及464b(或高電阻源極區454a及464a)，可以改善薄膜電晶體450及460的可靠度。具體而言，藉由形成高電阻汲極區454b及464b，可以獲得汲極電極層455b及465b、高電阻汲極區454b及464b、以及通道形成區453及463的導電性逐步變化的結構。因此，在偕同連接於一供應高電源供應電勢VDD的接線的汲極電極層455b及465b運作的情況下，高電阻汲極區454b及464b做為一緩衝器之用以及即使在閘極電極層451及汲極電極層455b之間以及在閘極電極層461及汲極電極層465b之間施加高電場，仍不會局部地適用高電場；如此，可以提升電晶體的耐受電壓。
在源極電極層455a及465a、汲極電極層455b及465b、以及氧化物絕緣層456及466之上形成有一保護絕緣層403。在這個實施例中，保護絕緣層403為利用一矽氮化膜而形成(參見圖5D)。
可替代地，可進一步在源極電極層455a及465a、汲極電極層455b及465b、以及氧化物絕緣層456及466之上形成一氧化物絕緣層，以及可在氧化物絕緣層之上堆疊保護絕緣層403。在這個實施例中，在保護絕緣層403之上形成有平坦化絕緣層404。
接著，執行第五次微影步驟，形成一抗蝕罩以及選擇性地執行蝕刻以去除部分的平坦化絕緣層404及保護絕緣層403，如此形成到達汲極電極層465b的一開口。
接著，形成一光透通導電膜，以及執行第六次微影步驟。形成一抗蝕罩以及藉由蝕刻去除不需要的部分，藉此形成像素電極層467及導體層457。然後，移除抗蝕罩(參見圖5E)。
在這個實施例中，在閘極絕緣層形成開口的步驟並未顯示於圖式中；然而，在閘極絕緣層形成開口的步驟可在與氧化物絕緣層及保護絕緣層相同的微影步驟或是另外的一微影步驟而執行。當以另外的微影步驟形成開口時，微影步驟的數目為七。
這個實施例可以藉由與任何其他實施例適當結合而實施。
如上所述，在包括有利用氧化物半導體層形成的薄膜電晶體的一半導體裝置中寄生電容會減少以及從而可以達成半導體裝置的低功率消耗。
此外，包括有利用氧化物半導體層形成的薄膜電晶體的一半導體裝置可以具有高可靠度。
(實施例5)
這個實施例說明應用於這份說明書中所揭露的半導體裝置的薄膜電晶體的另一例子。在這個實施例中所說明的薄膜電晶體240及260可以被使用做為實施例1中的驅動電路薄膜電晶體1223及像素薄膜電晶體1211，以及實施例2中的薄膜電晶體320。
參照圖6A至6E說明半導體裝置的一個實施例以及此半導體裝置的製造方法。
雖然提供了使用單閘極薄膜電晶體做為薄膜電晶體240及260的說明，仍可視需要而形成包含有複數通道形成區的多閘極薄膜電晶體。
參照圖6A至6E說明在基材200之上製造薄膜電晶體240及260的過程如下。
首先，在具有絕緣表面的基材200之上形成一導電膜，並然後，於第一微影步驟形成閘極電極層241及261。在這個實施例中，藉由濺鍍方法形成鎢膜至150 nm的厚度，以用於閘極電極層241及261。
接著，在閘極電極層241及261之上形成閘極絕緣層292。在這個實施例中，藉由電漿CVD方法形成氮氧化矽層至100 nm的厚度做為閘極絕緣層292。
接著，在閘極絕緣層292之上形成金屬導電膜，以及執行第二次微影步驟。在金屬導電膜之上形成一抗蝕罩以及選擇性地執行蝕刻，藉此形成源極電極層245a及265a以及汲極電極層245b及265b。在那之後，移除抗蝕罩(參見圖6A)。
接著，形成氧化物半導體層295(參見圖6B)。在這個實施例中，氧化物半導體層295為藉由濺鍍方法而利用In-Ga-Zn-O構成的金屬氧化物靶而形成。氧化物半導體層295於第三次微影步驟中加工成為島狀氧化物半導體層。
接著，將氧化物半導體層送至脫水或除氫。用於脫水或除氫的第一次熱處理的溫度為高於或等於400℃且低於或等於750℃，最好為高於或等於400℃且低於基材應變點。這時，將基材引入一種熱處理裝置的電爐中，在450℃的氮氣氣氛中對氧化物半導體層執行熱處理一個小時，並然後，使氧化物半導體層不暴露於空氣以避免水及氫滲入氧化物半導體層之中。如此，取得氧化物半導體層296及297(參見圖6C)。
可替代地，做為第一次熱處理，可執行GRTA如後。將基材置入於已被加熱至650℃至700℃高溫的惰性氣體中、加熱數分鐘、然後轉移且自已被加熱至高溫的惰性氣體中取出。GRTA使得於短時間高溫執行熱處理成為可能。
形成與氧化物半導體層296及297接觸的待成為保護絕緣膜的氧化物絕緣層246。
氧化物絕緣層246可以藉由像是濺鍍方法之類的水及氫等雜質不進入氧化物絕緣層246的方法而形成為至少1 nm的厚度。當氧化物絕緣層246中包含氫時，則造成在氧化物半導體層296及297的氫滲入或是因為氫的氧化物半導體層296及297中的氧萃取，藉此使得氧化物半導體層296及297的後通道具有低電阻(具有n型導電性)並且形成寄生通道。因此，為了形成包含有盡可能少量氫的氧化物絕緣層246利用一種不使用氫的形成方法是重要的。
在這個實施例中，藉由濺鍍方法將矽氧化膜形成至200 nm的厚度做為氧化物絕緣層246。於沉積的基材溫度可自室溫至300℃以及在這個實施例中為100℃。矽氧化膜可以在稀有氣體(代表性地為氬氣)氣氛、氧氣氣氛、或包含有稀有氣體(代表性地為氬氣)及氧氣的氣氛中藉由濺鍍方法而形成。做為靶，可以使用一矽氧化物靶或一矽靶。例如，可以在包含氧氣及氮氣氣氛中藉由濺鍍方法而利用矽靶而形成矽氧化膜。為了與具有縮減電阻的氧化物半導體層296及297接觸形成的氧化物絕緣層246，使用不包含諸如水分、氫離子、及OH-之類的雜質以及阻擋這些雜質自外部滲入的一無機絕緣膜。代表性地，使用矽氧化膜、矽氮氧化膜、鋁氧化膜、氮氧化鋁膜、或其類似物。
接著，在惰性氣體氣氛或氧氣氣氛中執行第二次熱處理(最好自200℃至400℃，例如，自250℃至350℃)。例如，在250℃氮氣氣氛中執行第二次熱處理一個小時。在第二次熱處理中，當接觸於氧化物絕緣層246時，部分的氧化物半導體層296及297(通道形成區)會受到加熱。
經過上述步驟，氧化物半導體層296及297因受脫水及除氫的熱處理而電阻下降，並然後氧化物半導體層296及297改變成一氧過量狀態。其結果，形成i型氧化物半導體層242及262。如此，形成了薄膜電晶體240及260。
再者，在空氣中可於100℃至200℃下執行熱處理一至30小時。在這個實施例中，是在150℃下執行熱處理10小時。這種熱處理可於固定加熱溫度下執行。可替代地，可重複數次地施加如後的溫度循環：自室溫升溫至100℃至200℃的溫度並然後降溫至室溫。再者，這種熱處理可在氧化物絕緣層246的形成之前於減壓下執行。在減壓下，可以縮短加熱時間。以此種熱處理，氫氣會自氧化物半導體層導入至氧化物絕緣層；如此，可以得到正常關閉薄膜電晶體。因此，可以改善半導體裝置的可靠度。
可進一步在氧化物絕緣層246之上形成一保護絕緣層293。例如，藉由RF濺鍍方法形成矽氮化膜。在這個實施例中，保護絕緣層293為利用矽氮化膜而形成(參見圖6D)。
在保護絕緣層293上可提供一用於平坦化的平坦化絕緣層294。在這個實施例中，在保護絕緣層293之上形成有平坦化絕緣層294。
接著，執行第四次微影步驟，形成一抗蝕罩並且選擇性地執行蝕刻以去除部分的平坦化絕緣層294、保護絕緣層293、及氧化物絕緣層246，如此以形成到達汲極電極層265b的一開口。
接著，形成一光透通導電膜，以及執行第五次微影步驟。形成一抗蝕罩以及藉由蝕刻去除不需要的部分，如此以形成像素電極層267及導電層247。然後，移除抗蝕罩(參見圖6E)。
在這個實施例中，在閘極絕緣層形成開口的步驟並未顯示於圖式中；然而，在閘極絕緣層形成開口的步驟可在與氧化物絕緣層及保護絕緣層相同的微影步驟或是另外的一微影步驟而執行。當以另外的微影步驟形成開口時，微影步驟的數目為六。
這個實施例可以藉由與任何其他實施例適當結合而實施。
如上所述，在包括有利用氧化物半導體層形成的薄膜電晶體的一半導體裝置中寄生電容會減少以及從而可以達成半導體裝置的低功率消耗。
此外，包括有利用氧化物半導體層形成的薄膜電晶體的一半導體裝置可以具有高可靠度。
(實施例6)
這個實施例說明應用於這份說明書中所揭露的半導體裝置的薄膜電晶體的另一例子。在這個實施例中所說明的薄膜電晶體210及220可以被使用做為實施例1中的驅動電路薄膜電晶體1223及像素薄膜電晶體1211，以及實施例2中的薄膜電晶體320。
在這個實施例中，參照圖10A至10E說明包括有薄膜電晶體的半導體裝置的製造過程的例子，其部分相異於實施例3。除了圖10A至10E中部分的過程與圖4A至4E相異之外，圖10A至10E相同於圖4A至4E；因此，省略那些與圖4A至4E中相同的部分的詳細說明。在這個實施例中，於微影步驟利用使用多調遮罩所形成的遮罩層。
由於以多調遮罩的使用而形成的遮罩具有複數膜厚度以及進一步藉由對遮罩層執行蝕刻可以改變形狀，遮罩層可以使用在複數個製造不同圖案的蝕刻步驟中。因此，可藉由一個多調遮罩形成相應於至少二或多種不同圖案的抗蝕罩。如此可以減少光罩的數量以及同時可以減少相應光微影步驟的數量，藉此可以實現製程的簡化。
與實施例1一致，閘極電極層211及221於第一次微影步驟中形成在基材200之上並然後，在其之上堆疊一閘極絕緣層202。在閘極絕緣層202之上形成一氧化物半導體層。在這個實施例中，氧化物半導體層為藉由濺鍍方法而利用In-Ga-Zn-O構成的金屬氧化物靶而形成。
為了執行脫水及除氫，將基材引入一種熱處理裝置的電爐中，並且在450℃的氮氣氣氛中對氧化物半導體層執行熱處理一個小時。然後，使氧化物半導體層不暴露於空氣以避免水及氫滲入氧化物半導體層之中。如此，取得氧化物半導體層230(參見圖10A)。
接著，藉由濺鍍方法或真空蒸鍍方法在氧化物半導體層230之上形成一金屬導電膜237(參見圖10A)。
金屬導電膜237為一待成為源極及汲極電極層的導電膜。做為金屬導電膜的材料，有著選自Al、Cr、Cu、Ta、Ti、Mo、或W的一元素；包括任一上述元素的一合金，包括組合任何這些元素的一合金膜；及其類似物。可替代地，可使用一或多種選自錳、鎂、鋯、鈹、及釷的材料。
在第二次微影步驟中，在氧化物半導體層230及金屬導電膜237之上形成抗蝕罩231a及231b。
在這個實施例中，說明了一個利用多調(高調)遮罩執行曝光以形成抗蝕罩231a及231b的例子。首先，為了形成抗蝕罩231a及231b而形成一抗蝕層。做為此抗蝕層，可使用一正型抗蝕層或一負型抗蝕層。在此，使用正型抗蝕層。抗蝕層可藉由旋轉塗佈方法而形成或可藉由噴墨方法而選擇性地形成。當抗蝕層為藉由噴墨方法選擇性地形成時，可以避免抗蝕層形成在非計畫的部分，其導致花費材料的減少。
要注意的是，抗蝕層隨著做為曝光罩的多調遮罩81的使用而被光所照亮，以使抗蝕層曝露於光。
在此，參照圖20A至20D說明使用多調遮罩81的曝光。
多調遮罩為一種能夠提供一曝光區、一半曝光區、及一非曝光區的三階曝光的遮罩。多調遮罩為一種光傳播通過而具有複數種強度的曝光罩。一次性曝光及顯像過程允許具有多種厚度(代表性地，二種的厚度)的抗蝕罩被形成。因此，隨著多調遮罩的使用，可以減少曝光罩的數目。
多調遮罩的代表性例子包括圖20A中所示的一灰階遮罩81a以及圖20C中所示的一半色調遮罩81b。
如圖20A所示，灰階遮罩81a包括一光透通基材83、以及形成在光透通基材83上的一遮光部84及一繞射光柵85。遮光部84的透光率為0%。同時，繞射光柵85具有用於曝光的以小於或等於光解析限度的間隙的一狹縫狀、點狀、網狀、或類似形狀的光透通部，藉此可以控制透光率。要注意繞射光柵85可以為有規律間隙的狹縫狀、點狀、網狀；或是為非規律間隔的狹縫狀、點狀、網狀。
做為光透通基材83，可以使用諸如石英基材之類的透光基材。遮光部84及繞射光柵85可以利用吸收光的遮光材料而形成，諸如鉻或氧化鉻。
當灰階遮罩81a受曝光用的光照亮時，遮光部84的透光率86為0%以及位於既非遮光部84也非繞射光柵85的區域的透光率86為100%，如圖20B所示。繞射光柵85的透光率86可以控制在10%至70%的範圍中。繞射光柵85的透光率可以藉由調整繞射光柵的狹縫、點、網的間隙或間距而控制。
如圖20C所示，半色調遮罩81b包括光透通基材83，其提供有一半透光部87及一遮光部88。半透光部87可以利用MoSiN、MoSi、MoSiO、MoSiON、CrSi、或其類似物而形成。遮光部88可以使用吸收光的遮光材料而形成，諸如鉻或氧化鉻。
當半色調遮罩81b受曝光用的光照亮時，遮光部88的透光率89為0%以及位於既非遮光部88也非半透光部87的區域的透光率89為100%，如圖20D所示。半透光部87的透光率89可以控制在10%至70%的範圍中。半透光部87的透光率可以隨著半透光部87的材料而控制。
在使用多調遮罩曝光後，執行顯影，藉此可以如圖10B所示形成各具有不同厚度區域的抗蝕罩231a及231b。
接著，利用抗蝕罩231a及231b執行第一次蝕刻步驟，如此使氧化物半導體層230及金屬導電膜237蝕刻為具有島狀。其結果，可以形成氧化物半導體層233及235以及金屬導電層232及234(參見圖10B)。
接著，將抗蝕罩231a及231b送至灰化處理。隨之，減少抗蝕罩的面積(體積，考慮三維的情況下)及厚度。在那時，移除在具有小厚度的區域(與部分的閘極電極層211部分重疊的區域以及與部分的閘極電極層221部分重疊的區域)中的抗蝕罩的抗蝕層，如此可以形成分別的抗蝕罩236a、236b、236c及236d。
不需要的部分藉由以抗蝕罩236a、236b、236c及236d的使用的蝕刻而去除。如此形成了源極電極層215a及225a以及汲極電極層215b及225b(參見圖10C)。
要注意適當調整材料及蝕刻條件以使氧化物半導體層233及235不因金屬導電層232及234的蝕刻而被去除。
在這個實施例中，Ti膜使用於金屬導電層232及234，In-Ga-Zn-O構成的氧化物使用於氧化物半導體層233及235，以及過氧化氨氫溶劑(氨、水、及過氧化氫溶劑的混合溶劑)使用做為蝕刻劑。
要注意金屬導電層及氧化物半導體層的蝕刻可為乾蝕刻，並不限制在濕蝕刻。
做為乾蝕刻的蝕刻氣體，最好使用一種包含氯的氣體(諸如氯氣(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)、或四氯化碳(CCl4)之類的含氯氣體)。
可替代地，可使用一種包含氟的氣體(諸如四氟化碳(CF4)、氟化硫(SF6)、三氟化氮(NF3)、或三氟甲烷(CHF3)之類的含氟氣體)；溴化氫(HBr)；氧氣(O2)；以及任一添加有像是氦氣(He)或氬氣(Ar)之類的稀有氣體的這些氣體；或其類似氣體。
做為乾蝕刻方法，可以使用一平行板RIE(反應離子蝕刻)方法或一ICP(感應耦合電漿)蝕刻方法。為了蝕刻層以使其具有期望的形狀，則視情況調整蝕刻條件(施加於線圈狀電極的電力量，施加於基材側電極的電力量，基材側電極的溫度，及類似條件)。
做為使用於濕蝕刻的蝕刻劑，可以使用磷酸、醋酸、硝酸、或類似物的混合溶劑。可替代地，可以使用ITO07N(由Kanto Chemical CO.,Inc.所生產的)。
使用在濕蝕刻的蝕刻劑藉由與被刻除的材料一併清除而去除。可純化包括有蝕刻劑及刻除材料的廢液並且蝕刻材料可再利用。當包含在氧化物半導體層中諸如銦之類的材料於蝕刻後自廢液收集並且再利用時，可以有效地利用資源並且可以降低成本。
依據材料而適當地調整蝕刻條件(諸如蝕刻劑、蝕刻時間、及溫度)以使氧化物半導體層可以蝕刻為具有期望的形狀。
接著，移除抗蝕罩236a、236b、236c及236d以及形成待成為保護絕緣膜的氧化物絕緣層216接觸於氧化物半導體層233及235。在這個實施例中，矽氧化膜藉由濺鍍方法形成至200 nm的厚度做為氧化物絕緣層216。
接著，在一惰性氣體氣氛或一氧氣氣氛中執行第二次熱處理(最好自200℃至400℃，例如，自250℃至350℃)。例如，在250℃氮氣氣氛中執行一個小時第二次熱處理。在第二次熱處理中，當接觸於氧化物絕緣層216時，部分的氧化物半導體層(通道形成區)會受到加熱。
經過上述步驟，氧化物半導體層233及235因受脫水及除氫的熱處理而電阻下降，並然後使部分的氧化物半導體層233及235選擇性地改變成一氧過量狀態。其結果，與閘極電極層211部分重疊的通道形成區213成為i型，以及一與源極電極層215a部分重疊的高電阻汲極區214a以及一與汲極電極層215b部分重疊的高電阻汲極區214b依自我對齊方式而形成。如此，形成了薄膜電晶體210。以相似方式，與閘極電極層221部分重疊的通道形成區223成為i型，以及一與源極電極層225a部分重疊的高電阻源極區224a以及一與汲極電極層225b部分重疊的高電阻汲極區224b依自我對齊方式而形成。如此，形成了薄膜電晶體220。
再者，可在空氣中於100℃至200℃下執行熱處理一至30小時。在這個實施例中，是在150℃下執行熱處理10小時。這種熱處理可於固定加熱溫度下執行。可替代地，可重複數次地施加如後的溫度循環：自室溫升溫至100℃至200℃的溫度，並然後降溫至室溫。再者，這種熱處理可在氧化物絕緣層216的形成之前於減壓下執行。在減壓下，可以縮短加熱時間。以此種熱處理，氫氣會自氧化物半導體層233及235導入至氧化物絕緣層216；如此，可以得到一正常關閉薄膜電晶體。因此，可以改善半導體裝置的可靠度。
在氧化物絕緣層216之上形成有一保護絕緣層203。在這個實施例中，保護絕緣層203為利用一矽氮化膜而形成(參見圖10D)。
在保護絕緣層203上可提供一用於平坦化的平坦化絕緣層。在這個實施例中，在保護絕緣層203之上形成有平坦化絕緣層204。
接著，執行第三次微影步驟。形成一抗蝕罩以及選擇性地執行蝕刻以去除部分的平坦化絕緣層204、保護絕緣層203、以及氧化物絕緣層216，如此以形成到達汲極電極層225b的一開口。
接著，形成一光透通導電膜，以及執行第四次微影步驟。形成一抗蝕罩以及藉由蝕刻去除不需要的部分，如此以形成像素電極層227及導電層217。然後，移除抗蝕罩(參見圖10E)。
在這個實施例中，在閘極絕緣層形成開口的步驟並未顯示於圖式中；然而，在閘極絕緣層形成開口的步驟可在與氧化物絕緣層及保護絕緣層相同的微影步驟或是另外的一微影步驟而執行。當以另外的微影步驟形成開口時，微影步驟的數目為四。
這個實施例可以藉由與任何其他實施例適當結合而實施。
如上所述，在包括有利用氧化物半導體層形成的薄膜電晶體的一半導體裝置中寄生電容會減少以及從而可以達成半導體裝置的低功率消耗。
此外，包括有利用氧化物半導體層形成的薄膜電晶體的一半導體裝置可以具有高可靠度。
(實施例7)
這個實施例說明應用於這份說明書中所揭露的半導體裝置的薄膜電晶體的另一例子。在這個實施例中所說明的薄膜電晶體270及280可以被使用做為實施例1中的驅動電路薄膜電晶體1223及像素薄膜電晶體1211，以及實施例2中的薄膜電晶體320。
這個實施例參照圖7說明一個閘極電極層、源極電極層、及汲極電極層為利用透光導電材料所形成的例子。除了閘極電極層、源極電極層、及汲極電極層，這個實施例可以依相似於上述實施例的方式而實施；據此，省略那些與上述實施例相同的部分或具有相似於上述實施例的功能的部分的重覆性說明以及那些相似於上述實施例的過程的重覆性說明。
圖7所示的薄膜電晶體270及280為通道蝕刻薄膜電晶體並且在具有絕緣表面的基材250之上包括閘極電極層271及281；一閘極絕緣層252；一氧化物半導體層272，包括有一通道形成區273、一高電阻源極區274a、及一高電阻汲極區274b；一氧化物半導體層282，包括有一通道形成區283、一高電阻源極區284a、及一高電阻汲極區284b的；以及源極及汲極電極層275a、275b、285a、及285b。另外，提供有一氧化物絕緣層256，以覆蓋薄膜電晶體270及280並且與通道形成區273及283相接觸。此外，在氧化物絕緣層256之上形成有一保護絕緣層253及一平坦化絕緣層254。
在像素部，形成一到達源極或汲極電極層285b的開口(接觸孔)，如此以洞穿氧化物絕緣層256、保護絕緣層253、及平坦化絕緣層254，以及於開口形成有一像素電極層287在其之上。另一方面，在驅動電路部，在平坦化絕緣層254之上形成有導體層277，以與閘極電極層271及氧化物半導體層272部分重疊。
圖7中，光透通導體膜使用於閘極電極層271及281以及薄膜電晶體270及280的源極及汲極電極層275a、275b、285a、及285b。
做為閘極電極層271及281以及源極及汲極電極層275a、275b、285a、及285b的材料，可以採用任何如後的透通可見光的導體材料：例如，In-Sn-O構成的金屬氧化物、In-Sn-Zn-O構成的金屬氧化物、In-Al-Zn-O構成的金屬氧化物、Sn-Ga-Zn-O構成的金屬氧化物、AI-Ga-Zn-O構成的金屬氧化物、Sn-Al-Zn-O構成的金屬氧化物、In-Zn-O構成的金屬氧化物、Sn-Zn-O構成的金屬氧化物、AI-Zn-O構成的金屬氧化物、In-O構成的金屬氧化物、Sn-O構成的金屬氧化物、Zn-O構成的金屬氧化物。閘極電極層271及281以及源極及汲極電極層275a、275b、285a、及285b的厚度適當地設在50 nm至300 nm的範圍中。做為用於閘極電極層271及281以及源極及汲極電極層275a、275b、285a、及285b的光透通導電材料的沉積方法，使用有真空蒸鍍方法(像是電子束蒸鍍方法)、電弧放電離子電鍍方法、或噴霧法。當使用濺鍍方法時，最好為使用包含自2 wt%至10 wt%SiO2的靶於沉積以及使光透通導電膜包含抑制結晶化的SiOx(x>0)，如此以避免因為在最後步驟執行的脫水及除氫的熱處理造成的結晶化。
如此，薄膜電晶體270及280可以成為光透通薄膜電晶體。
在提供有薄膜電晶體280的像素中，將透通可見光的導體膜用於像素電極層287、另一電極層(像是一電容電極層)、或一接線層(像是一電容接線層)，藉此實現具有高孔徑比的顯示裝置。不用說，閘極絕緣層252、氧化物絕緣層256、保護絕緣層253、及平坦化絕緣層254最好也各使用透通可見光的膜而形成。
在這份說明書中，透通可見光的膜相當於具有75%至100%的可見光透光率的膜，並且在膜具有導電性質的情況中，也相當於為一透光導電膜。再者，可將一半透通於可見光的導電膜使用於一用於閘極電極層、源極電極層、或一接線層的材料。半透通於可見光意指可見光的透光率為50%至75%。
由於薄膜電晶體280具有光透通性，孔隙比可以提升。特別是對於10英吋或更小的小型液晶顯示面板，即使是在為了例如藉由增加閘極接線的數量以實現顯示影像的高解析度而使像素的尺寸減少之時，仍可以實現高孔徑比。此外，寬視角藉由在薄膜電晶體280中對構件使用光透通薄膜而實現，如此即使在劃分一個像素為複數個次像素之時，仍可以達成高孔徑比。換言之，即使當薄膜電晶體密集排列之時，仍可以維持高孔徑比，以及顯示區可以具有足夠的面積。例如，即使在一個像素包括二至四個次像素時，因為薄膜電晶體具有光透通性所以可以提升孔徑比。當利用與薄膜電晶體相同步驟及相同材料形成儲存電容時，儲存電容也可以具有光透通性；因此，可以更為提升孔徑比。
這個實施例可以藉由與任何其他實施例適當結合而實施。
(實施例8)
這個實施例說明應用於這份說明書中所揭露的半導體裝置的薄膜電晶體的另一例子。在這個實施例中所說明的薄膜電晶體470及480可以被使用做為實施例1中的驅動電路薄膜電晶體1223及像素薄膜電晶體1211，以及實施例2中的薄膜電晶體320。
這個實施例參照圖8說明一例子，其在部分的薄膜電晶體的製造過程相異於實施例1。除了在圖8中部分的過程相異於圖4A至4E之外，圖8相同於圖4A至4E；因此，相同的部分以相同的元件符號標示，並且省略那些與圖4A至4E中相同部分的詳細說明。
與實施例1一致。閘極電極層471及481形成在基材400之上以及在其之上堆疊閘極絕緣層402。
接著，形成氧化物半導體層並然後於微影步驟中加工成島狀氧化物半導體層。
接著，將氧化物半導體層送至脫水或除氫。用於脫水或除氫的第一次熱處理的溫度為高於或等於400℃且低於或等於750℃，較佳地為高於425℃。要注意在溫度為425℃或以上的情況中，熱處理時間可為一個小時或更少，其在溫度低於425℃的情況中，熱處理時間則長於一個小時。這時，將基材引入一種熱處理裝置的電爐中，在氮氣氣氛中對氧化物半導體層執行熱處理，並然後，使氧化物半導體層不暴露於空氣以避免水及氫滲入氧化物半導體層之中。如此，取得了氧化物半導體層。在那之後，將高純度氧氣、高純度N2O氣體、或超乾空氣(具有-40℃或更低的露點，-60℃或更低為佳)引入相同的電爐中並且執行冷卻。氧氣或N2O氣體中最好不包含有水、氫、或類似物。可替代地，引入熱處理裝置的氧氣或N2O氣體的純度最好為6N(99.9999%)或以上，較佳地為7N(99.99999%)或以上(即，氧氣或N2O氣體的雜質濃度最好為1 ppm或以下，較佳地為0.1 ppm或以下)。
要注意熱處理裝置並不限制於電爐，並例如，可為像是一GRTA(氣體快速熱退火)裝置或一LRTA(燈式快速熱退火)裝置之類的一RTA(快速熱退火)裝置。LRTA裝置為一種藉由自諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓水銀燈之類的燈發出的光的輻射(電磁波)加熱一待處理物的裝置。一LRTA裝置可提供不僅有一燈而且有用以藉由來自像是一電阻加熱器之類的加熱器的熱傳導或熱輻射以加熱待處理物的一裝置。GRTA為一種使用高溫氣體執行熱處理的方法。做為此氣體，採用一種不會因熱處理而與待處理物反應的惰性氣體，諸如氮氣或是像氬氣之類的稀有氣體。可替代地，可藉由RTA方法在600℃至750℃執行熱處理數分鐘。
此外，在脫水或除氫的第一次熱處理之後，可在自200℃至400℃(較佳地為自200℃至300℃)的氧氣氣氛或N2O氣氛中執行熱處理。
氧化物半導體層的第一次熱處理可在將氧化物半導體層加工為島狀氧化物半導體層之前執行。在那種情況下，在第一次熱處理之後，自加熱裝置取出基材並且執行微影步驟。
經過上述過程，使氧化物半導體層的整個區成為氧過量狀態，如此，氧化物半導體層具有較高電阻，亦即，氧化物半導體層成為i型。據此，形成了整個區為i型的氧化物半導體層472及482。
接著，在氧化物半導體層472及482之上形成一金屬導電膜，藉由微影步驟形成一抗蝕罩，以及選擇性地蝕刻金屬導電膜至形成源極電極層475a及485a以及汲極電極層475b及485b。然後，藉由濺鍍方法形成氧化物絕緣層416。如此，可以形成薄膜電晶體470及480。
接著，為了減少薄膜電晶體的電特性變化，可在像是氮氣氣氛之類的惰性氣體氣氛中執行熱處理(最好在150℃或以上且低於350℃)。例如，在250℃氮氣氣氛中執行熱處理一個小時。
再者，可在空氣中於100℃至200℃下執行熱處理一至30小時。在這個實施例中，是在150℃下執行熱處理10小時。這種熱處理可於固定加熱溫度下執行。可替代地，可重複數次地施加如後的溫度循環：自室溫升溫至100℃至200℃的溫度並然後降溫至室溫。再者，這種熱處理可在氧化物絕緣層416的形成之前於減壓下執行。在減壓下，可以縮短加熱時間。以此種熱處理，氫氣會自氧化物半導體層472及482導入至氧化物絕緣層416；如此，可以得到正常關閉薄膜電晶體。因此，可以改善半導體裝置的可靠度。
在氧化物絕緣層416之上形成一保護絕緣層403。在這個實施例中，保護絕緣層403為利用矽氮化膜而形成。
在保護絕緣層403上可提供一用於平坦化的平坦化絕緣層。在這個實施例中，在保護絕緣層403之上形成有平坦化絕緣層404。
接著，執行微影步驟。形成一抗蝕罩並且選擇性地執行蝕刻以去除部分的平坦化絕緣層404、保護絕緣層403、及氧化物絕緣層416，如此以形成到達汲極電極層485b的一開口。
接著，形成一光透通導電膜，以及執行微影步驟。形成一抗蝕罩以及藉由蝕刻去除不需要的部分，藉此形成像素電極層487及導電層477。然後，移除抗蝕罩(參見圖8)。
如上所述，在包括有利用氧化物半導體層形成的薄膜電晶體的一半導體裝置中寄生電容會減少以及從而可以達成半導體裝置的低功率消耗。
此外，包括有利用氧化物半導體層形成的薄膜電晶體的一半導體裝置可以具有高可靠度。
這個實施例可以藉由與任何其他實施例適當結合而實施。
(實施例9)
這個實施例說明應用於這份說明書中所揭露的半導體裝置的薄膜電晶體的另一例子。在這個實施例中所說明的薄膜電晶體490及491可以被使用做為實施例1中的驅動電路薄膜電晶體1223及像素薄膜電晶體1211，以及實施例2中的薄膜電晶體320。
在這個實施例中，參照圖9說明一例子，其中更提供氧化物導電層做為氧化物半導體層與實施例3的薄膜電晶體的源極及汲極電極層之間的源極區及汲極區。因此，這個實施例可以在除了做為源極區及汲極區的氧化物導電層形成步驟之外，依相似於實施例1的方式而實施；據此，省略那些與實施例1相同的部分或具有相似於實施例1的功能的部分的重覆性說明以及那些與相似於實施例1的步驟的重覆性說明。圖9相同於圖4A至4E，除了有部分的過程相異之外。因此，相同的部分以相同的元件標注，並且省略相同部分的具體說明。
圖9所示的薄膜電晶體490及491為通道蝕刻薄膜電晶體並且在具有絕緣表面的基材400之上包括閘極電極層411及421；閘極絕緣層402；一氧化物半導體層412，包括至少有通道形成區413、高電阻源極區414a、及高電阻汲極區414b；氧化物半導體層422，包括至少有通道形成區423、一高電阻源極區424a、及一高電阻汲極區424b；氧化物導電層418a、418b、428a、及428b；源極電極層415a及425a；以及汲極電極層415b及425b。另外，提供氧化物絕緣層416以覆蓋薄膜電晶體490及491且與通道形成區413及423相接觸。此外，在氧化物絕緣層416之上形成有保護絕緣層403及平坦化絕緣層404。
與實施例3一致，閘極電極層411及421形成在基材400之上以及在其之上堆疊閘極絕緣層402。在閘極絕緣層402之上形成一氧化物半導體層並且將此氧化物半導體層送至脫水或除氫。
在已脫水或已除氫的氧化物半導體層之上形成氧化物導電層418a、418b、428a、及428b。這個實施例說明一例子，其中氧化物導電層418a、418b、428a、及428b為在與氧化物半導體層412及422相同的微影步驟中形成；然而氧化物導電層418a、418b、428a、及428b可在與源極及汲極電極層415a、425a、415b、及425b相同的微影步驟中形成。
做為氧化物導電層418a、418b、428a、及428b的形成方法，使用有濺鍍方法、真空蒸鍍方法(像是一電子束蒸鍍方法)、電弧放電離子電鍍方法、或噴霧法。氧化物導電層418a、418b、428a、及428b的材料最好包含氧化鋅做為成分以及最好不包含氧化銦。對於氧化物導電層418a、418b、428a、及428b，可以使用氧化鋅、鋅鋁氧化物、氮氧化鋅鋁、鋅鎵氧化物、或其類似物。氧化物導電層418a、418b、428a、及428b的厚度適當地設定在50 nm至300 nm的範圍中。當使用濺鍍方法時，最好為使用包含自2 wt%至10 wt% SiO2的靶用於沉積以及使氧化物導電層包含抑制結晶化的SiOx(x>0)。
在這個實施例中，在與氧化物半導體層相似的微影步驟中形成氧化物導電層418a、418b、428a、及428b之後，更利用源極電極層415a及425a以及汲極電極層415b及425b做為遮罩而蝕刻氧化物導電層。如此，形成了氧化物導電層418a、418b、428a、及428b。包含氧化鋅做為成分的氧化物導電層418a、418b、428a、及428b可以容易利用例如像是光阻剝離溶劑之類的鹼性溶劑而蝕刻。
用於分離氧化物導電層以形成通道形成區的蝕刻處理為藉由利用在氧化物半導體層與氧化物導電層之間相異的蝕刻率而執行。利用相較於氧化物半導體層而言為高蝕刻率的氧化物導電層而選擇性地蝕刻氧化物半導體層之上的氧化物導電層。
因此，用於源極電極層415a及425a以及汲極電極層415b及425b的形成的抗蝕罩最好於灰化步驟中移除。在以鹼性溶劑蝕刻的情況中，適當調整蝕刻條件(溶劑種類、濃度、及蝕刻時間)以使氧化物導電層及氧化物半導體層不被過度地蝕刻。
位在氧化物半導體層412及422與汲極電極層415b及425b之間的氧化物導電層418b及428b也各做為一低電阻汲極(LRD)區(也稱為低電阻n型導電(LRN)區)之用。於相似方式，位在氧化物半導體層412及422與利用金屬材料形成的源極電極層415a及425a之間的氧化物導電層418a及428a也各做為低電阻源極(LRS)區(也稱為低電阻n型導電(LRN)區)之用。以使用金屬材料形成的氧化物半導體層、低電阻汲極區、以及汲極電極層的結構，可以進一步提升電晶體的耐受電壓。具體而言，低電阻汲極區的載子濃度高於高電阻汲極區(HRD區)以及最好為在1×1020/cm3至1×1021/cm3的範圍中。
當提供氧化物導電層做為氧化物半導體層與源極及汲極電極之間的源極區及汲極區時，源極區及汲極區可以具有低電阻以及電晶體可以運作在高速。為了改善周邊電路(驅動電路)的頻率特性，於源極區及汲極區使用氧化物導電層是有效的。這是因為金屬電極(例，Ti)與氧化物導電層之間的接觸電阻較金屬電極(例，Ti)與氧化物半導體層之間為低。
使用做為半導體裝置中的接線材料(例，Mo/Al/Mo)的一部分的鉬(Mo)對氧化物半導體層具有高接觸電阻為一既有問題。這是因為Mo不大可能被氧化並且相較於Ti而言具有自氧化物半導體層吸收氧氣的弱效力，以及Mo與氧化物半導體層之間的接觸界面不會變成具有n型導電性。然而，即使在這樣的情況中，接觸電阻可以藉由在氧化物半導體層與源極及汲極電極層之間夾置一氧化物導電層而降低；據此，可以改善周邊電路(驅動電路)的頻率特性。
薄膜電晶體的通道長度為在蝕刻氧化物導電層時決定；據此，可以進一步縮短通道長度。例如，使通道長度(L)落在自0.1μm至2μm的小長度，如此可以提升運作速度。
雖然給定了提供實施例3做為例子的說明，這個實施例可以藉由與任何其他實施例適當結合而實施。
如上所述，在包括有利用氧化物半導體層形成的薄膜電晶體的一半導體裝置中寄生電容會減少以及從而可以達成半導體裝置的低功率消耗。
另外，包括有利用氧化物半導體層形成的薄膜電晶體的一半導體裝置可以具有高可靠度。
(實施例10)
在這個實施例中，做為在這份說明書中所揭露的半導體裝置的一例子而對液晶顯示裝置進行說明。
在這份說明書中所揭露的半導體裝置並無特別限制，因此可以採用包括TN液晶、OCB液晶、STN液晶、VA液晶、ECB液晶、GH液晶、聚合物分散液晶、盤形液晶、或其類似的液晶顯示裝置。在這之中，以像是利用垂直配向(VA)模式的穿透式液晶顯示裝置之類的常態黑液晶面板為佳。做為垂直配向模式而提供的一些例子。例如，可以使用MVA(多域垂直配向)模式、PVA(圖像垂直配向)模式、ASV模式或類似模式。
VA液晶顯示裝置的一例子說明如下。
垂直配向(VA)為一種用於控制液晶顯示面板的液晶分子配向的模式。在VA液晶顯示裝置，液晶分子在尚未施加電壓時，對應於面板表面排列成垂直方向。在這個實施例中，特別是，像素被劃分為數個區(次像素)，並且液晶分子在其各自的區域中排列成相異方向。這被稱為多象限或多域設計。多域設計的液晶顯示裝置說明如下。
圖12及圖13顯示形成在基材600上的VA液晶顯示面板的一像素結構。圖13為基材600的平面視圖。圖12顯示沿著圖13中的Y-Z線段的剖面結構。
在這個像素結構中，在一個像素中提供有複數個像素電極層，以及一TFT連接於各個像素電極層。複數個TFTs以相異的閘極訊號所驅動。換言之，施加於多域像素中的各別的像素電極層的訊號為獨立控制的。
像素電極層624通過一接觸孔623連接於一TFT 628的源極或汲極電極層618。像素電極層626通過洞穿一絕緣層620、一覆蓋於絕緣層620的絕緣層621、以及一覆蓋於絕緣層621的絕緣層622的一接觸孔627而連接於一TFT 629的源極或汲極電極層619。自TFT 629的閘極接線603分離出TFT 628的閘極接線602，以便可以供應不同的閘極訊號。另一方面，做為資料線之用的源極或汲極電極層616由TFTs 628及629共用。在任一實施例3至9中所述的薄膜電晶體可以視情況使用於各個TFTs 628及629。
再者，儲存電容為利用一電容接線690、一做為介電質的閘極絕緣層606、以及電性連接於像素電極層的一像素電極層或一電容電極而形成。
像素電極層624的形狀相異於像素電極層626，並且像素電極層624及像素電極層626以一狹縫625而互相分離。形成像素電極層626，以圍繞住攤開成V型的像素電極層624的外側。使施加電壓至像素電極層624及626的時機於TFTs 628及629有所不同，藉此控制液晶的配向。圖15顯示這個像素結構的等效電路。TFT 628連接於閘極接線602，以及TFT 629連接於閘極接線603。當不同的閘極訊號供應至閘極接線602及603時，可以變更TFTs 628及629的運作的時機。
對向基材601提供有一遮光膜632、一色膜636、及一對向電極層640。在色膜636及對向電極層640之間形成一也被稱為保護膜的平坦化膜637以避免液晶的配向失序。一配向膜648形成在像素電極層624及626之上，以及一配向膜646形成在對向電極層640上。圖14顯示對向基材側的平面結構。對向電極層640為由不同像素所共用的一電極以及形成有狹縫641。像素電極層624及626側的狹縫641及狹縫625為排列設置以使互相不部分重疊，以有效產生斜向電場，藉此可以控制液晶的配向。據此，可以依據位置而變化液晶的配向的方向，其導致更寬的視角。
對向電極層640為一提供在像素部的第一對向電極層並且與一第二對向電極層(其位於驅動電路部)位在相同電勢。藉由在驅動電路部之上提供第二對向電極層，可以形成具有低功率消耗的高可靠半導體裝置。
像素電極層624、液晶層650、及對向電極層640互相部分重疊而形成一第一液晶元件651。像素電極層626、液晶層650、及對向電極層640互相部分重疊而形成一第二液晶元件652。像素結構為一種在一個像素中提供有第一液晶元件651及第二液晶元件652的多域結構。
這個實施例可以藉由與任何其他實施例適當結合而實施。
(實施例11)
這份說明書中所揭露的半導體裝置可以應用於各種的電子裝置(包括遊戲機)。這類電子裝置的例子為電視機(也稱為電視或電視接收機)、電腦或類似裝置的螢幕、像是數位相機或數位視訊攝影機之類的攝像機、數位相框、行動電話(或稱為行動電話裝置)、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、像是彈珠台之類的大型遊戲機、及其類似物。
圖16A顯示一行動電話的例子。行動電話1100提供有一併入於一殼體1101的顯示部1102、操作按鈕1103、一外部連接埠1104、一揚聲器1105、一麥克風1106、及其類似物。
當手指或其類似物接觸顯示在圖16A中的行動電話1100的顯示部1102時，可以將資料輸入至行動電話。再者，諸如撥打電話及編製郵件之類的操作可以透過以手指或其類似物觸碰顯示部1102而執行。
顯示部1102有主要三種螢幕模式。第一螢幕模式為主要用於顯示影像的一顯示模式。第二螢幕模式為主要用於輸入像是文字等資料的一輸入模式。第三模式為結合顯示模式及輸入模式的二種模式的一顯示及輸入模式。
例如，在撥打電話或編製郵件的情況中，於顯示部1102選擇主要用於輸入文字的文字輸入模式，如此可以輸入顯示在螢幕上的文字。在這種情況中，在近乎全範圍於顯示部1102的螢幕上顯示鍵盤或數字鍵為佳。
當行動電話1100內部提供有包括用於偵測傾斜的感測器的檢知裝置(諸如一陀螺儀或一加速度感測器)時，顯示部1102的螢幕的顯示可以藉判斷行動電話1100的方向(無論行動電話1100為用於景觀模式或肖像模式的水平或垂直放置)而自動切換。
螢幕模式藉由接觸顯示部1102或操作殼體1101的操作按鈕1103而切換。可替代地，螢幕模式可依據顯示在顯示部1102的影像種類而切換。例如，當顯示在顯示部的影像的訊號為一種移動影像資料時，螢幕模式切換至顯示模式。當訊號為一種文字資料時，螢幕切換至輸入模式。
再者，於輸入模式，當藉由接觸顯示部1102的輸入持續一定時間未執行然而卻測出由顯示部1102中的光感測器所偵測的訊號時，則可控制螢幕模式自輸入模式切換至顯示模式。
顯示部1102可做為一影像感測器之用。例如，藉由以手掌或手指接觸顯示部1102而取得掌紋、指紋、或其類似物的影像，藉此可以執行個人認證。再者，藉由在顯示部提供發出近紅外線的背光或感測光源，可以取得手指血管、手掌血管、或類似物的影像。
在顯示部1102中，提供在任一其他實施例中所述的數個薄膜電晶體做為像素的切換元件。
圖16B也顯示一行動電話的例子。在圖16B中顯示有例子的一可攜式資訊終端可以具有複數個功能。例如，除了電話功能之外，這樣的可攜式資訊終端藉由納入電腦可以具有處理各種資料件的功能。
圖16B中顯示的可攜式資訊終端包括一殼體1800及一殼體1801。殼體1801包括一顯示面板1802、一揚聲器1803、一麥克風1804、一指標裝置1806、一攝像鏡頭1807、一外部連接端1808、及其類似物。殼體1800包括一鍵盤1810、一外部記憶體插槽1811、及其類似物。另外，殼體1801中納入有天線。
顯示面板1802提供有一觸控板。複數個做為影像而顯示的操作鍵1805以虛線標示在圖16B中。
再者，除了上述結構之外，可納入一非接觸式IC晶片、一小型記憶裝置、或其類似物。
一發光裝置可以用於顯示面板1802並且顯示方向隨著應用模式而適當地改變。再者，可攜式資訊終端在與顯示面板1802相同的表面上提供有攝像鏡頭1807，因此可以做為視訊電話而使用。揚聲器1803及麥克風1804可以用於不僅語音通話而且用於視訊電話通話、錄音、播音、...等。此外，殼體1800及1801在展開為如圖16B中所顯示的狀態中可以滑動以使其中一個重疊在另一個之上；因此，可以縮小可攜式資訊終端的尺寸，這使得可攜式資訊終端適合攜帶。
外部連接端1808可以連接於一AC轉接器以及像是USB線之類的各種訊號線，因此有可能進行充電以及與一個人電腦進行資料傳輸。此外，可以將儲存媒體插置入外部記憶體插槽1811以便可以儲存以及可以移動大量的資料。
再者，除了上述功能之外，可提供紅外線傳輸功能、電視接收功能、或其類似功能。
圖17A顯示一電視機的例子。在電視機9600中，一顯示部9603併入在一殼體9601中。顯示部9603可以顯示影像。在此，殼體9601由一支架9605所撐持。
電視機9600可以透過殼體9601的操作開關或一個獨立的遙控器9610而控制。透過遙控器9610的操作鍵9609可以切換頻道以及可以控制音量，藉此可以控制顯示在顯示部9603的影像。此外，遙控器9610可提供用以顯示自遙控器9610輸出的資料的一顯示部9607。
要注意電視機9600提供有一接收器、一數據調變機、及其類似物。由於接收器的使用，可以接收一般電視廣播。此外，當顯示裝置透過數據調變機以有線或無線而連接於通訊網路時，可以執行單向(由發送器至接收器)或雙向(發送器與接收器之間或是接收器彼此之間)的資訊通訊。
在顯示部9603中，提供在任一其他實施例中所述的數個薄膜電晶體做為像素的切換元件。
圖17B顯示一個數位相框的例子。例如，在數位相框9700中，在一殼體9701中併入有一顯示部9703。顯示部9703可以顯示各種影像。例如，顯示部9703可以顯示由數位相機或其類似物所取得的影像資料以及做為一般的相框之用。
在顯示部9703中，提供在任一其他實施例中所述的數個薄膜電晶體做為像素的切換元件。
要注意數位相框9700提供有一操作部、一外部連接端(一USB端子、一可連接於像是USB線、或其類似物之類的各種訊號線的接頭)、一記錄媒體插置部、及其類似物。雖然這些構件可提供在與顯示部相同的表面上，但為了符合設計美學以提供在側邊或背面為佳。例如，將以數位相機取得的影像的記憶儲存資料插置在數位相框9700的記錄媒體插置部中然後讀取此資料，藉此可以在顯示部9703上顯示此影像。
數位相框9700可組態設定為無線地傳輸及接收資料。透過無線通訊，可以載入想要的影像資料以顯示。
圖18為一可攜式遊戲機，並且是由以一接合部9893所連接的殼體9881及殼體9891二個殼體所構成的，以使可攜式遊戲機可以展開或摺合。顯示部9882及顯示部9883分別併入在殼體9881及殼體9891中。
在顯示部9883中，提供在任一其他實施例中所述的數個薄膜電晶體做為像素的切換元件。
另外，圖18中顯示的可攜式遊戲機提供有一揚聲部9884、一記錄媒體插置部9886、一LED燈9890、一輸入機構(操作鍵9885、一連接端9887、一感測器9888(具有量測力量、位移、位置、速度、加速度、角速度、旋轉數、距離、光線、液體、磁力、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、幅射光、流率、溼度、梯度、振動、氣味、或紅外光)、及一麥克風9889)、及其類似物。不用說，可攜式遊戲機的結構並不限制如上述，因此可以使用其他提供至少有在這份說明書中所揭露的半導體裝置的結構。可攜式遊戲機視情況可包括一額外配件。圖18中所示的可攜式遊戲機具有一種讀取儲存在記錄媒體程式或資料而顯示在顯示部的功能，以及藉由無線通訊與另一可攜式遊戲機共享資料的功能。要注意圖18中所示的可攜式遊戲機的功能並不限制在上述那些，因此可攜式遊戲機可以具有多樣的功能。
如上所述，在任一個實施例1至10中所述的半導體裝置可以應用於各種電子裝置的顯示面板而因此，電子裝置可以具有高可靠度。
(實施例12)
這份說明書中所揭露的半導體裝置可以應用於e書閱讀器(電子書)、佈告、像是火車之類的運輸工具上的廣告、或像是信用卡之類的各種卡片的顯示。圖19顯示電子裝置的例子。
圖19顯示一電子書閱讀器的例子。例如，一電子書閱讀器2700包括一殼體2701與一殼體2703的二個殼體。殼體2701及殼體2703以一轉樞2711結合而使電子書閱讀器2700可以用轉樞2711做為轉軸而展開及閉合。這樣的結構使得電子書閱讀器2700能夠像是紙本書一樣操作。
在殼體2701及殼體2703中分別併入有一顯示部2705及一顯示部2707。顯示部2705及顯示部2707可顯示同一影像或不同影像。在顯示部2705及顯示部2707顯示不同影像時，例如，右側的顯示部(圖19中的顯示部2705)可以顯示文字而左側的顯示部(圖19中的顯示部2707)可以顯示圖像。
圖19顯示一例子，其中殼體2701提供有一操作部以及其類似物。例如，殼體2701提供有一電源開關2721、操作鍵2723、一揚聲器2725，及其類似物。頁面可以隨操作鍵2723而翻動。要注意在與殼體的顯示部的相同表面可提供一鍵盤、一指標裝置、及其類似物。此外，在殼體的背面或側面可提供一外部連接端(耳機端子、USB端子、可連接於諸如AC轉接器及USB線之類的各種連接線或類似連接端的端子)、一記錄媒體插置部、及其類似物。此外，電子書閱讀器2700可具有電子字典的功能。
電子書閱讀器2700可組態設定為無線地傳輸及接收資料。透過無線通訊，可以自電子書伺服器購買及下載想要的書籍資料或其類似資料。
這個實施例可以藉由與任何其他實施例適當結合而實施。
本申請案為基於在2009年9月24日向日本專利局提出申請的日本專利申請案序號2009-218998，其全文內容茲以提述方式納入。
81．．．多調遮罩
81a．．．灰階遮罩
81b．．．半色調遮罩
83．．．光透通基材
84．．．遮光部
85．．．繞射光柵
86．．．透光率
87．．．半透光部
88．．．遮光部
89．．．透光率
200．．．基材
202．．．閘極絕緣層
203．．．保護絕緣層
204．．．平坦化絕緣層
210．．．薄膜電晶體
211．．．閘極電極層
213．．．通道形成區
214a．．．高電阻源極區
214b．．．高電阻汲極區
215a．．．源極電極層
215b．．．汲極電極層
216．．．氧化物絕緣層
217．．．導電層
220．．．薄膜電晶體
221．．．閘極電極層
223．．．通道形成區
224a．．．高電阻源極區
224b．．．高電阻汲極區
225a．．．源極電極層
225b．．．汲極電極層
227．．．像素電極層
230．．．氧化物半導體層
231a．．．抗蝕罩
231b．．．抗蝕罩
232．．．金屬導電層
233．．．氧化物半導體層
236a．．．抗蝕罩
236b．．．抗蝕罩
236c．．．抗蝕罩
236d．．．抗蝕罩
237．．．金屬導電膜
240．．．薄膜電晶體
241．．．閘極電極層
242．．．氧化物半導體
245a．．．源極電極層
245b．．．汲極電極層
246．．．氧化物絕緣層
247．．．導電層
250．．．基材
252．．．閘極絕緣層
253．．．保護絕緣層
254．．．平坦化絕緣層
256．．．氧化物絕緣層
261．．．閘極電極層
265a．．．源極電極層
265b．．．汲極電極層
267．．．像素電極層
270．．．薄膜電晶體
271．．．閘極電極層
272．．．氧化物半導體層
273．．．通道形成區
274a．．．高電阻源極區
274b．．．高電阻汲極區
275a．．．源極電極層
275b．．．汲極電極層
284a．．．高電阻源極區
284b．．．高電阻汲極區
285a．．．源極電極層
285b．．．汲極電極層
277．．．導電層
280．．．薄膜電晶體
282．．．薄膜電晶體
283．．．通道形成區
287．．．像素電極層
292．．．閘極絕緣層
293．．．保護絕緣層
294．．．平坦化絕緣層
295．．．氧化物半導體層
296．．．氧化物半導體層
302．．．閘極絕緣層
303．．．保護絕緣層
306．．．共同電極層
310．．．共同勢線
320．．．薄膜電晶體
327．．．像素電極層
400．．．基材
402．．．閘極絕緣層
403．．．保護絕緣層
404．．．平坦化絕緣層
410．．．薄膜電晶體
411．．．閘極電極層
412．．．氧化物半導體層
413．．．通道形成區
414a．．．高電阻源極區
414b．．．高電阻汲極區
415a．．．源極電極層
415b．．．汲極電極層
418a．．．氧化物導電層
418b．．．氧化物導電層
424a．．．高電阻源極區
424b．．．高電阻汲極區
425a．．．源極電極層
425b．．．汲極電極層
428a．．．氧化物導電層
428b．．．氧化物導電層
454a．．．高電阻源極區
454b．．．高電阻汲極區
455a．．．源極電極層
455b．．．汲極電極層
465a．．．源極電極層
465b．．．汲極電極層
475a．．．源極電極層
475b．．．汲極電極層
485a．．．源極電極層
485b．．．汲極電極層
416．．．氧化物絕緣層
417．．．導電層
420．．．薄膜電晶體
421．．．閘極電極層
422．．．氧化物半導體層
423．．．通道形成區
427．．．像素電極層
430．．．氧化物半導體層
431．．．氧化物半導體層
450．．．薄膜電晶體
451．．．閘極電極層
452．．．氧化物半導體層
453．．．通道形成區
456．．．氧化物絕緣層
457．．．導電層
461．．．閘極電極層
466．．．氧化物絕緣層
467．．．像素電極層
470．．．薄膜電晶體
471．．．閘極電極層
472．．．氧化物半導體層
487．．．像素電極層
490．．．薄膜電晶體
600．．．基材
601．．．對向電極
602．．．閘極接線
603．．．閘極接線
606．．．閘極絕緣層
616．．．汲極電極層
618．．．汲極電極層
619．．．汲極電極層
620、621、622．．．絕緣層
623．．．接觸孔
624．．．像素電極層
625．．．狹縫
626．．．像素電極層
627．．．接觸孔
628．．．TFT
629．．．TFT
632．．．遮光膜
636．．．色膜
637．．．平坦化膜
640．．．對向電極層
641．．．狹縫
650．．．液晶層
690．．．電容接線
1100．．．行動電話
1101．．．殼體
1102．．．顯示部
1103．．．操作按鈕
1104．．．外部連接埠
1105．．．揚聲器
1106．．．麥克風
1200．．．訊號線驅動電路部
1201．．．掃描線驅動電路部
1202．．．像素部
1204．．．基材
1205．．．密封材料
1206．．．配向膜
1207．．．配向膜
1208．．．連接線
1210．．．基材
1211．．．像素薄膜電晶體
1214．．．絕緣層
1223．．．驅動電路薄膜電晶體
1235．．．樹脂層
1240．．．端部
1241．．．連接端
1242．．．連接線
1243．．．連接端
1250．．．像素電極層
1255．．．支柱間隔物
1270．．．導電顆粒
1280．．．液晶
1290．．．第一偏光板
1291．．．第一對向電極層
1292．．．第二對向電極層
1293．．．導電層
1295．．．第二偏光板
1501．．．閘極電極層
1502．．．源極接線層
1503．．．導電層
1504．．．半導體層
1505a．．．薄膜電晶體
1800．．．殼體
1801．．．殼體
1802．．．顯示面板
1803．．．揚聲器
1804．．．麥克風
1805．．．操作鍵
1806．．．指標裝置
1807．．．攝像鏡頭
1808．．．外部連接端
1810．．．鍵盤
1811．．．外部記憶體插槽
2700．．．電子書閱讀器
2701．．．殼體
2703．．．殼體
2705．．．顯示部
2707．．．顯示部
2711．．．轉樞
2721．．．電源開關
2723．．．操作鍵
2725．．．揚聲器
9600．．．電視機
9601．．．殼體
9603．．．顯示部
9605．．．支架
9607．．．顯示部
9609．．．操作鍵
9610．．．遙控器
9700．．．數位相框
9701．．．殼體
9703．．．顯示部
9881．．．殼體
9882．．．顯示部
9883．．．顯示部
9884．．．揚聲部
9885．．．操作鍵
9886．．．記錄媒體插置部
9887．．．連接端
9888．．．感測器
9889．．．麥克風
9890．．．LED燈
9891．．．殼體
9893．．．接合部
圖1A至1C顯示一半導體裝置；
圖2顯示一半導體裝置；
圖3A及3B顯示一半導體裝置；
圖4A至4E顯示製造一半導體裝置的方法；
圖5A至5E顯示製造一半導體裝置的方法；
圖6A至6E顯示製造一半導體裝置的方法；
圖7顯示一半導體裝置；
圖8顯示一半導體裝置；
圖9顯示一半導體裝置；
圖10A至10E顯示製造一半導體裝置的方法；
圖11顯示一半導體裝置；
圖12顯示一半導體裝置；
圖13顯示一半導體裝置；
圖14顯示一半導體裝置；
圖15顯示一半導體裝置的像素等效電路；
圖16A及16B顯示電子裝置；
圖17A及17B顯示電子裝置；
圖18顯示一電子裝置；
圖19顯示一電子裝置；以及
圖20A至20D顯示一多調遮罩。
1200．．．訊號線驅動電路部
1202．．．像素部
1204．．．基材
1205．．．密封材料
1206．．．配向膜
1207．．．配向膜
1210．．．基材
1211．．．像素薄膜電晶體
1214．．．絕緣層
1223．．．驅動電路薄膜電晶體
1240．．．端部
1242．．．連接線
1243．．．連接端
1250．．．像素電極層
1255．．．支柱間隔物
1280．．．液晶
1290．．．第一偏光板
1291．．．第一對向電極層
1292．．．第二對向電極層
1293．．．導電層
1295．．．第二偏光板

Claims (23)

  1. 一種半導體裝置，包含：一基材；一驅動電路部，位在該基材之上，該驅動電路部包括一驅動電路薄膜電晶體；一像素部，位在該基材之上，該像素部包括一像素薄膜電晶體；一第一對向電極層，位在該像素部之上，且在該像素部與該第一對向電極層之間夾置有液晶層；及一第二對向電極層，位在該驅動電路部之上，且在該驅動電路部與該第二對向電極層之間夾置有該液晶層，其中該像素薄膜電晶體及該驅動電路薄膜電晶體各包括：一閘極電極層；一閘極絕緣層，位在該閘極電極層之上；一半導體層，位在該閘極絕緣層之上；一源極電極層及一汲極電極層，位在該半導體層之上；及一氧化物絕緣層，位在該半導體層、該源極電極層、及該汲極電極層之上，該氧化物絕緣層與部分的該半導體層相接觸，且其中該第二對向電極層包括一分歧的梳狀形狀。
  2. 如申請專利範圍第1項所述之半導體裝置，其中該驅動電路部在該驅動電路薄膜電晶體之上更包 含一導電層，其重疊於該驅動電路薄膜電晶體的閘極電極層及半導體層，及其中該第二對向電極層與該導電層重疊。
  3. 如申請專利範圍第2項所述之半導體裝置，其中該像素部更包含一像素電極層，電性連接於該像素薄膜電晶體的源極電極層及汲極電極層其中之一，及其中該導電層及該像素電極層為透明的。
  4. 一種半導體裝置，包含：一基材；一驅動電路部，位在該基材之上，該驅動電路部包括一驅動電路薄膜電晶體；一像素部，位在該基材之上，該像素部包括一像素薄膜電晶體；一第一對向電極層，位在該像素部之上，且在該像素部與該第一對向電極層之間夾置有液晶層；及一第二對向電極層，位在該驅動電路部之上，且在該驅動電路部與該第二對向電極層之間夾置有該液晶層，其中該像素薄膜電晶體及該驅動電路薄膜電晶體各包括：一閘極電極層；一閘極絕緣層，位在該閘極電極層之上；一半導體層，位在該閘極絕緣層之上；一氧化物絕緣層，位在該半導體層之上且與之接觸；及 一源極電極層及一汲極電極層，位在該半導體層及該氧化物絕緣層之上，其中該源極電極層及該汲極電極層與該半導體層及該氧化物絕緣層相接觸，且其中該第二對向電極層包括一分歧的梳狀形狀。
  5. 如申請專利範圍第4項所述之半導體裝置，其中該驅動電路部在該驅動電路薄膜電晶體之上更包含一導電層，其重疊於該驅動電路薄膜電晶體的閘極電極層及半導體層，及其中該第二對向電極層與該導電層重疊。
  6. 如申請專利範圍第5項所述之半導體裝置，其中該像素部更包含一像素電極層，電性連接於該像素薄膜電晶體的源極電極層及汲極電極層其中之一，及其中該導電層及該像素電極層為透明的。
  7. 如申請專利範圍第1或4項所述之半導體裝置，其中該像素薄膜電晶體及該驅動電路薄膜電晶體更包含一氧化物導電層，位在該半導體層與該源極電極層及該汲極電極層之間。
  8. 一種半導體裝置，包含：一基材；一驅動電路部，位在該基材之上，該驅動電路部包括一驅動電路薄膜電晶體；一像素部，位在該基材之上，該像素部包括一像素薄膜電晶體；一第一對向電極層，位在該像素部之上，且在該像素 部與該第一對向電極層之間夾置有液晶層；及一第二對向電極層，位在該驅動電路部之上，且在該驅動電路部與該第二對向電極層之間夾置有該液晶層，其中該像素薄膜電晶體及該驅動電路薄膜電晶體各包括：一閘極電極層；一閘極絕緣層，位在該閘極電極層之上；一源極電極層及一汲極電極層，位在該閘極絕緣層之上；一半導體層，位在該閘極絕緣層、該源極電極層、及該汲極電極層之上且與彼等接觸；及一氧化物絕緣層，位在該半導體層之上且與之接觸，且其中該第二對向電極層包括一分歧的梳狀形狀。
  9. 如申請專利範圍第8項所述之半導體裝置，其中該驅動電路部在該驅動電路薄膜電晶體之上更包含一導電層，其重疊於該驅動電路薄膜電晶體的閘極電極層及半導體層，及其中該第二對向電極層與該導電層重疊。
  10. 如申請專利範圍第9項所述之半導體裝置，其中該像素部更包含一像素電極層，電性連接於該像素薄膜電晶體的源極電極層及汲極電極層其中之一，及其中該導電層及該像素電極層為透明的。
  11. 如申請專利範圍第1、4、和8項中任一項所述之 半導體裝置，其中該第一對向電極層及該第二對向電極層互相電性連接。
  12. 如申請專利範圍第1、4、和8項中任一項所述之半導體裝置，其中該第二對向電極層位在與該第一對向電極層相同的電勢。
  13. 如申請專利範圍第1、4、和8項中任一項所述之半導體裝置，其中該像素薄膜電晶體及該驅動電路薄膜電晶體更包含一保護性絕緣層，位在該氧化物絕緣層之上且與之接觸。
  14. 如申請專利範圍第1、4、和8項中任一項所述之半導體裝置，其中該閘極電極層、該源極電極層、及該汲極電極層各為透明的。
  15. 如申請專利範圍第1、4、和8項中任一項所述之半導體裝置，其中該第二對向電極層與該驅動電路薄膜電晶體重疊。
  16. 一種半導體裝置，包含：一第一基材；一驅動電路部，位在該第一基材之上，該驅動電路部包括一驅動電路薄膜電晶體；一像素部，位在該第一基材之上，該像素部包括一像 素薄膜電晶體；一液晶層，位在該像素部及該驅動電路部之上；及一對向電極層，位在該液晶層之上，該對向電極層重疊於該像素部及該驅動電路部，其中該像素薄膜電晶體及該驅動電路薄膜電晶體各包括一半導體層做為一通道形成區，其中一開口提供在該驅動電路部與該像素部之間的區域中的該對向電極層，且其中該第二對向電極層包括一分歧的梳狀形狀。
  17. 如申請專利範圍第16項所述之半導體裝置，更包含一保護性絕緣層，位在該像素薄膜電晶體及該驅動電路薄膜電晶體之上。
  18. 如申請專利範圍第16項所述之半導體裝置，更包含一導電層，其重疊於該驅動電路薄膜電晶體，其中該對向電極層與該導電層重疊。
  19. 如申請專利範圍第18項所述之半導體裝置，其中該像素部更包含一像素電極層，及其中該導電層及該像素電極層為透明的。
  20. 如申請專利範圍第16項所述之半導體裝置，其中該對向電極層與該驅動電路薄膜電晶體重疊。
  21. 如申請專利範圍第1、4、8、和16項中任一項所述之半導體裝置，其中該半導體層係氧化物半導體層。
  22. 如申請專利範圍第21項之半導體裝置，其中該氧化物半導體層包含由化學式InMO3(ZnO)m所 表示的一金屬氧化物，其中M係為選自於Ga、Fe、Ni、Mn及Co的一金屬元素且m大於0。
  23. 如申請專利範圍第1、4、8、和16項中任一項所述之半導體裝置，更包含一平坦化絕緣層，在該像素薄膜電晶體及該驅動電路薄膜電晶體之上。
TW099131654A 2009-09-24 2010-09-17 半導體裝置 TWI525376B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009218998 2009-09-24

Publications (2)

Publication Number Publication Date
TW201126245A TW201126245A (en) 2011-08-01
TWI525376B true TWI525376B (zh) 2016-03-11

Family

ID=43755839

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099131654A TWI525376B (zh) 2009-09-24 2010-09-17 半導體裝置

Country Status (5)

Country Link
US (2) US8592814B2 (zh)
JP (1) JP5748976B2 (zh)
KR (1) KR101707260B1 (zh)
TW (1) TWI525376B (zh)
WO (1) WO2011036981A1 (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8243443B2 (en) * 2009-09-25 2012-08-14 Panasonic Corporation Filter mountable on display device and electronic equipment provided with display device
WO2011043163A1 (en) 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011043164A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
WO2011052382A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2494601A4 (en) 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR101876470B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101818265B1 (ko) * 2009-11-06 2018-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011065208A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9701849B2 (en) * 2010-02-17 2017-07-11 Sumitomo Metal Mining Co., Ltd. Method of manufacturing transparent conductive film, the transparent conductive film, element and transparent conductive substrate using the film, as well as device using the substrate
WO2011101918A1 (ja) * 2010-02-22 2011-08-25 パナソニック株式会社 発光装置とその製造方法
KR101609429B1 (ko) * 2010-11-05 2016-04-05 샤프 가부시키가이샤 어닐링 처리 장치 및 어닐링 처리를 사용한 박막 트랜지스터의 제조 방법
CN102096228B (zh) * 2010-12-17 2012-07-04 湖南创图视维科技有限公司 一种显示系统和显示方法
JP2012255840A (ja) 2011-06-07 2012-12-27 Japan Display West Co Ltd 表示装置および電子機器
WO2014021972A2 (en) * 2012-05-08 2014-02-06 Rutgers, The State University Of New Jersey Zno-based system on glass (sog) for advanced displays
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI493685B (zh) 2012-02-10 2015-07-21 E Ink Holdings Inc 主動陣列基板上之靜電防護結構
US8658444B2 (en) 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
CN102751240B (zh) * 2012-05-18 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
KR20220013471A (ko) * 2012-06-29 2022-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 디바이스
US9625764B2 (en) * 2012-08-28 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI499831B (zh) * 2012-09-05 2015-09-11 Innocom Tech Shenzhen Co Ltd 液晶顯示面板
US20140071384A1 (en) * 2012-09-10 2014-03-13 Research In Motion Limited Electrostatic discharge arrangement for an active matrix display
TWI636309B (zh) * 2013-07-25 2018-09-21 日商半導體能源研究所股份有限公司 液晶顯示裝置及電子裝置
US9282265B2 (en) * 2013-09-09 2016-03-08 Omnivision Technologies, Inc. Camera devices and systems based on a single image sensor and methods for manufacturing the same
CN104460143B (zh) * 2013-09-17 2017-12-15 瀚宇彩晶股份有限公司 像素结构及其制造方法
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
TWI504972B (zh) * 2013-11-20 2015-10-21 Au Optronics Corp 顯示面板
CN103943619B (zh) * 2014-05-08 2016-11-16 江苏洪昌科技股份有限公司 一种车用照明的大功率led cob倒装封装结构
JP6473361B2 (ja) * 2015-03-25 2019-02-20 スタンレー電気株式会社 電子デバイスの製造方法、および、電子デバイス
JP6630053B2 (ja) 2015-03-25 2020-01-15 スタンレー電気株式会社 電子デバイスの製造方法
CN106154649A (zh) * 2015-04-02 2016-11-23 南京瀚宇彩欣科技有限责任公司 显示装置与其制造方法
JP6491032B2 (ja) 2015-04-24 2019-03-27 スタンレー電気株式会社 抵抗器の製造方法、および、抵抗器
KR102431309B1 (ko) * 2015-06-25 2022-08-11 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막 트랜지스터 기판, 및 표시 장치
US20170059922A1 (en) * 2015-08-25 2017-03-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Display device
JP6610171B2 (ja) * 2015-11-02 2019-11-27 セイコーエプソン株式会社 液晶装置および電子機器
TW201721623A (zh) * 2015-12-03 2017-06-16 群創光電股份有限公司 具有混合電晶體的主動矩陣有機發光二極體之驅動電路
US11133580B2 (en) * 2017-06-22 2021-09-28 Innolux Corporation Antenna device
JP2019114758A (ja) * 2017-12-26 2019-07-11 東芝メモリ株式会社 半導体メモリ
CN110911382B (zh) * 2018-09-14 2021-06-25 群创光电股份有限公司 天线装置
US11139562B2 (en) * 2018-09-14 2021-10-05 Innolux Corporation Antenna device
CN109283763B (zh) * 2018-11-16 2021-10-26 信利半导体有限公司 基板结构、显示面板及面板制造方法
KR102569648B1 (ko) * 2018-11-19 2023-08-24 주식회사 엘지화학 기판
JP7159031B2 (ja) * 2018-12-18 2022-10-24 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06258661A (ja) * 1993-03-02 1994-09-16 Seiko Epson Corp 液晶表示装置
JPH0862635A (ja) * 1994-08-25 1996-03-08 Fujitsu Ltd 液晶表示装置
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
US6489952B1 (en) 1998-11-17 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Active matrix type semiconductor display device
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4460784B2 (ja) 2001-01-31 2010-05-12 シャープ株式会社 液晶表示装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003202589A (ja) * 2001-12-28 2003-07-18 Fujitsu Display Technologies Corp 液晶表示装置及びその製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
GB0205479D0 (en) * 2002-03-08 2002-04-24 Koninkl Philips Electronics Nv Matrix display devices
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004004526A (ja) * 2003-01-20 2004-01-08 Seiko Epson Corp 液晶表示装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006030627A (ja) * 2004-07-16 2006-02-02 Sharp Corp 表示装置用基板及びそれを用いた液晶表示装置
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
TWM265649U (en) * 2004-09-10 2005-05-21 Premier Image Technology Corp Sliding cover of camera
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP4951868B2 (ja) * 2005-03-18 2012-06-13 凸版印刷株式会社 薄膜トランジスタの製造方法
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5275836B2 (ja) * 2009-02-06 2013-08-28 株式会社ジャパンディスプレイウェスト 液晶表示装置および液晶表示装置の製造方法
JP5553513B2 (ja) * 2009-02-09 2014-07-16 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
WO2011052382A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
KR20120093844A (ko) 2012-08-23
KR101707260B1 (ko) 2017-02-15
TW201126245A (en) 2011-08-01
US20140078440A1 (en) 2014-03-20
WO2011036981A1 (en) 2011-03-31
US20110068334A1 (en) 2011-03-24
US8592814B2 (en) 2013-11-26
JP5748976B2 (ja) 2015-07-15
US8791458B2 (en) 2014-07-29
JP2011090293A (ja) 2011-05-06

Similar Documents

Publication Publication Date Title
TWI525376B (zh) 半導體裝置
JP6895503B2 (ja) 液晶表示装置
TWI524431B (zh) 半導體裝置及其製造方法
TWI514579B (zh) 半導體裝置及其製造方法
CN107452630B (zh) 半导体装置
TWI545724B (zh) 邏輯電路，發光裝置，半導體裝置，及電子裝置
CN109891551B (zh) 半导体装置的制造方法
JP2023029646A (ja) 表示装置
JP2018189938A (ja) 表示装置、表示モジュール、及び電子機器
KR102332962B1 (ko) 표시 장치의 제작 방법, 표시 장치, 표시 모듈 및 전자 기기
TW201824222A (zh) 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置