TWI520346B - Laminated structures, iron gate thin film transistors and ferroelectric thin film capacitors - Google Patents

Laminated structures, iron gate thin film transistors and ferroelectric thin film capacitors Download PDF

Info

Publication number
TWI520346B
TWI520346B TW101141077A TW101141077A TWI520346B TW I520346 B TWI520346 B TW I520346B TW 101141077 A TW101141077 A TW 101141077A TW 101141077 A TW101141077 A TW 101141077A TW I520346 B TWI520346 B TW I520346B
Authority
TW
Taiwan
Prior art keywords
layer
ferroelectric
film transistor
thin film
pzt
Prior art date
Application number
TW101141077A
Other languages
English (en)
Other versions
TW201324789A (zh
Inventor
Tatsuya Shimoda
Takaaki Miyasako
Eisuke Tokumitsu
Nguyen Quoc Trinh Bui
Original Assignee
Japan Science & Tech Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science & Tech Agency filed Critical Japan Science & Tech Agency
Publication of TW201324789A publication Critical patent/TW201324789A/zh
Application granted granted Critical
Publication of TWI520346B publication Critical patent/TWI520346B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G35/00—Compounds of tantalum
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G25/00—Compounds of zirconium
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G25/00—Compounds of zirconium
    • C01G25/006—Compounds containing, besides zirconium, two or more other elements, with the exception of oxygen or hydrogen
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G29/00—Compounds of bismuth
    • C01G29/006—Compounds containing, besides bismuth, two or more other elements, with the exception of oxygen or hydrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H10N30/078—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • H10N30/878—Conductive materials the principal material being non-metallic, e.g. oxide or carbon based
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H10N30/883—Additional insulation means preventing electrical, physical or chemical damage, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/80—Crystal-structural characteristics defined by measured data other than those specified in group C01P2002/70
    • C01P2002/85—Crystal-structural characteristics defined by measured data other than those specified in group C01P2002/70 by XPS, EDX or EDAX data
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00—Particle morphology
    • C01P2004/01—Particle morphology depicted by an image
    • C01P2004/04—Particle morphology depicted by an image obtained by TEM, STEM, STM or AFM

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

積層構造體、鐵電閘薄膜電晶體及鐵電薄膜電容器
本發明是關於積層構造體、鐵電閘薄膜電晶體及鐵電薄膜電容器。
圖18是為了說明習知的鐵電閘薄膜電晶體900而顯示之圖。
習知的鐵電閘薄膜電晶體900如圖18所示包含：源電極(source electrode)950及汲電極(drain electrode)960；位於源電極950與汲電極960之間的通道層(channel layer)940；控制通道層940的導通狀態之閘電極(gate electrode)920；形成於閘電極920與通道層940之間，由鐵電材料(ferroelectric material)構成之閘絕緣層(gate insulating layer)930。此外，在圖18中符號910是表示絕緣性基板。
在習知的鐵電閘薄膜電晶體900中，構成閘絕緣層930的材料使用鐵電材料(例如BLT((Bi4-xLaxTi3O12)或PZT(Pb(Zrx,Ti1-x)O3))，構成通道層940的材料使用氧化物導體材料(例如銦錫氧化物(ITO：Indium Tin Oxide))。
依照習知的鐵電閘薄膜電晶體900，因構成通道層的 材料使用氧化物導體材料，故可提高載子濃度(carrier concentration)，而且構成閘絕緣層的材料使用鐵電材料，故能以低的驅動電壓(drive voltage)高速地進行切換(switching)，其結果，能以低的驅動電壓高速地控制大的電流。而且，因具有良好的磁滯特性(hysteresis characteristic)，故可適合當作記憶體元件(memory element)或蓄電元件(storage element)使用。
習知的鐵電閘薄膜電晶體可藉由圖19所示的習知的鐵電閘薄膜電晶體的製造方法製造。圖19是用以說明習知的鐵電閘薄膜電晶體的製造方法而顯示之圖。圖19(a)~圖19(e)為各製程圖，圖19(f)是鐵電閘薄膜電晶體900之俯視圖。
首先，如圖19(a)所示，於由在表面形成有SiO2層的Si基板構成的絕緣性基板910上，藉由電子束蒸鍍法(electron beam evaporation method)形成由Ti(10nm)及Pt(40nm)的積層膜構成的閘電極920。
其次，如圖19(b)所示，由閘電極920的上方藉由溶膠凝膠法(sol-gel method)形成由BLT(Bi3.25La0.75Ti3O12)或PZT(Pb(Zr0.4Ti0.6)O3)構成的閘絕緣層930(200nm)。
其次，如圖19(c)所示，在閘絕緣層930上藉由RF濺鍍法(Radio Frequency sputtering method：射頻濺鍍法)形成由ITO構成的通道層940(5nm~15nm)。
其次，如圖19(d)所示，在通道層940上藉由電子束蒸鍍法真空蒸鍍Ti(30nm)及Pt(30nm)形成源電極950及汲 電極960。
其次，藉由RIE法(Reactive Ion Etching method：反應性離子蝕刻法)及濕式蝕刻法(wet etching method)(HF：HCl混合液)，由其他的元件區域將元件區域分離。
據此，可製造如圖19(e)及圖19(f)所示的鐵電閘薄膜電晶體900。
圖20是用以說明習知的鐵電閘薄膜電晶體900的轉移特性(transfer characteristic)而顯示之圖。此外，圖20中符號940a是表示通道，符號940b是表示空乏層。
在習知的鐵電閘薄膜電晶體900中，如圖20所示閘電壓(gate voltage)為3V(VG=3V)時的導通狀態電流(ON-state current)得到約10-4A，開關比(on/off ratio)得到1×104，場效遷移率(field-effect mobility)μFE得到10cm2/Vs，記憶體視窗(memory window)得到約2V的值。
[專利文獻1]日本國特開2006-121029號公報
但是，為了可使用遠少於以往的原料及製造能量，且以比以往還短的製程製造如上述優良的鐵電閘薄膜電晶體900，本發明的發明者們想到使用液體製程製造構成上述的鐵電閘薄膜電晶體的層的至少一部分而專心致力進行了研究。
本發明的發明者在其研究過程中發現了，當以使用液 體製程製造的PZT層當作閘絕緣層，並且以使用液體製程製造的氧化物導體層(例如ITO層)當作通道層時，有鐵電閘薄膜電晶體的轉移特性容易劣化(例如記憶體視窗的寬度容易變窄)的問題。而且發現了，鐵電閘薄膜電晶體的轉移特性容易劣化(例如記憶體視窗的寬度容易變窄)的問題的原因在於Pb原子由PZT層擴散到氧化物導體層。
此外，透過本發明的發明者的研究得知，這種現象不是僅發生於鐵電閘薄膜電晶體的情形的現象，而是以鐵電薄膜電容器為首遍及[PZT層與氧化物導體層被積層的積層構造體]全般發生的現象。而且得知，這種現象不是僅發生於[使用液體製程製造的PZT層及使用液體製程製造的氧化物導體層被積層的積層構造體]的情形的現象，而是也同樣發生於使用氣相法(gas phase method)製造了PZT層及氧化物導體層之中至少一方的情形的現象。
因此，本發明是鑑於上述的情況所進行的創作，其目的為提供一種以鐵電閘薄膜電晶體的轉移特性容易劣化(例如記憶體視窗的寬度容易變窄)的問題為首，往往起因於Pb原子由PZT層擴散到氧化物導體層而發生的各種問題被解決的積層構造體、鐵電閘薄膜電晶體及鐵電薄膜電容器。
本發明的發明者針對為了防止Pb原子由PZT層擴散到氧化物導體層該怎麼辦才好呢，專心致力重複努力的結果發現了，可藉由以由BLT層或LaTaOx層、LaZrOx層或SrTaOx層構成的特性的層當作Pb擴散防止層而介於PZT 層與氧化物導體層之間，達成上述的目的，而至完成本發明。
[1]、本發明的積層構造體，包含：具有：PZT層，與由LaTaOx層、LaZrOx層或SrTaOx層構成的Pb擴散防止層被積層的構造之鐵電層；配置於該鐵電層中的該Pb擴散防止層側的面之氧化物導體層。
依照本發明的積層構造體，因在PZT層與氧化物導體層之間必定存在由LaTaOx層、LaZrOx層或SrTaOx層構成的Pb擴散防止層，故可防止Pb原子由PZT層擴散到氧化物導體層，可解決往往起因於Pb原子由PZT層擴散到氧化物導體層而發生的各種問題。
此外在本發明中，鐵電層是指鐵電層全體顯示鐵電性(ferroelectricity)的層。因此，不僅具有顯示鐵電性的PZT層與顯示鐵電性的BLT層被積層的構造的情形，具有顯示鐵電性的PZT層與顯示順電性(paraelectric)的LaTaOx層、LaZrOx層或SrTaOx層被積層的構造的情形也包含於鐵電層的概念而構成。
[2]、在本發明的積層構造體中，前述PZT層、前述氧化物導體層及前述Pb擴散防止層都使用液體製程而被製造。
使用液體製程而被製造的PZT層具有在製造過程中Pb原子容易脫離的性質。但是，依照本發明的積層構造體，因在PZT層與氧化物導體層之間必定存在由LaTaOx層、LaZrOx層或SrTaOx層構成的Pb擴散防止層，故即使是這 種情形，也可解決往往起因於Pb原子由PZT層擴散到氧化物導體層而發生的各種問題。而且，藉由使用液體製程製造PZT層，成為可使用遠少於以往的原料及製造能量，且以比以往還短的製程製造的積層構造體。
使用液體製程而被製造的氧化物導體層具有Pb原子比使用氣相法而被製造的氧化物導體層還容易擴散的性質。但是，依照本發明的積層構造體，因在PZT層與氧化物導體層之間必定存在由LaTaOx層、LaZrOx層或SrTaOx層構成的Pb擴散防止層，故即使是這種情形，也可解決往往起因於Pb原子由PZT層擴散到氧化物導體層而發生的各種問題。而且，藉由使用液體製程製造氧化物導體層，成為可使用遠少於以往的原料及製造能量，且以比以往還短的製程製造的積層構造體。
如此，藉由使用液體製程製造Pb擴散防止層，成為可使用遠少於以往的原料及製造能量，且以比以往還短的製程製造的積層構造體。
[3]、在本發明的積層構造體中，前述氧化物導體層由ITO層、In-O層或IGZO層構成較佳。
ITO層、In-O層或IGZO層具有Pb原子容易擴散的性質。但是，依照本發明的積層構造體，因在PZT層與氧化物導體層之間必定存在由LaTaOx層、LaZrOx層或SrTaOx層構成的Pb擴散防止層，故即使是這種情形，也可解決往往起因於Pb原子由PZT層擴散到氧化物導體層而發生的各種問題。
[4]、在本發明的積層構造體中，前述Pb擴散防止層的厚度位於10nm~30nm的範圍內較佳。
Pb擴散防止層的厚度位於10nm~30nm的範圍內較佳是根據以下的理由。也就是說乃因當Pb擴散防止層的厚度未滿10nm時，有由PZT層到達氧化物導體層的Pb的量成為無法忽略程度的量的情形。另一方面，乃因當Pb擴散防止層的厚度超過30nm時，當使用BLT層當作Pb擴散防止層時，有起因於構成BLT層的粒子的平均粒徑較大使得鐵電閘薄膜電晶體的漏電流(leakage current)增大的情形，當使用LaTaOx層、LaZrOx層或SrTaOx層當作Pb擴散防止層時，因LaTaOx層、LaZrOx層或SrTaOx層由順電材料構成，故有鐵電層的鐵電性降低的情形。
[5]、本發明的鐵電閘薄膜電晶體，包含：通道層；控制前述通道層的導通狀態之閘電極層；以及配置於前述通道層與前述閘電極層之間之由鐵電層構成的閘絕緣層，前述鐵電層具有：PZT層，與由LaTaOx層、LaZrOx層或SrTaOx層構成的Pb擴散防止層被積層的構造，前述通道層及前述閘電極層之中至少一方由氧化物導體層構成，前述氧化物導體層配置於前述鐵電層中的前述Pb擴散防止層側的面。
依照本發明的鐵電閘薄膜電晶體，因在PZT層與氧化物導體層之間必定存在由LaTaOx層、LaZrOx層或SrTaOx層構成的Pb擴散防止層，故可防止Pb原子由PZT層擴散到氧化物導體層，可解決以鐵電閘薄膜電晶體的轉移特性容易降低(例如記憶體視窗的寬度容易變窄)的問題為首， 往往起因於Pb原子由PZT層擴散到氧化物導體層而發生的各種問題。
[6]、在本發明的鐵電閘薄膜電晶體中，前述PZT層、前述氧化物導體層及前述Pb擴散防止層都使用液體製程而被製造。
使用液體製程而被製造的PZT層具有在製造過程中Pb原子容易脫離的性質。但是，依照本發明的鐵電閘薄膜電晶體，因在PZT層與氧化物導體層之間必定存在由LaTaOx層、LaZrOx層或SrTaOx層構成的Pb擴散防止層，故即使是這種情形，也可解決往往起因於Pb原子由PZT層擴散到氧化物導體層而發生的各種問題。而且，藉由使用液體製程製造PZT層，成為可使用遠少於以往的原料及製造能量，且以比以往還短的製程製造的鐵電閘薄膜電晶體。
使用液體製程而被製造的氧化物導體層具有Pb原子比使用氣相法而被製造的氧化物導體層還容易擴散的性質。但是，依照本發明的鐵電閘薄膜電晶體，因在PZT層與氧化物導體層之間必定存在由LaTaOx層、LaZrOx層或SrTaOx層構成的Pb擴散防止層，故即使是這種情形，也可解決往往起因於Pb原子由PZT層擴散到氧化物導體層而發生的各種問題。而且，藉由使用液體製程製造氧化物導體層，成為可使用遠少於以往的原料及製造能量，且以比以往還短的製程製造的鐵電閘薄膜電晶體。
如此，藉由使用液體製程製造Pb擴散防止層，成為可使用遠少於以往的原料及製造能量，且以比以往還短的製 程製造的鐵電閘薄膜電晶體。
[7]、在本發明的鐵電閘薄膜電晶體中，前述氧化物導體層由ITO層、In-O層或IGZO層構成較佳。
ITO層、In-O層或IGZO層具有Pb原子容易擴散的性質。但是，依照本發明的鐵電閘薄膜電晶體，因在PZT層與氧化物導體層之間必定存在由LaTaOx層、LaZrOx層或SrTaOx層構成的Pb擴散防止層，故即使是這種情形，也可解決往往起因於Pb原子由PZT層擴散到氧化物導體層而發生的各種問題。
[8]、在本發明的鐵電閘薄膜電晶體中，前述Pb擴散防止層的厚度位於10nm~30nm的範圍內較佳。
Pb擴散防止層的厚度位於10nm~30nm的範圍內較佳是根據以下的理由。也就是說乃因當Pb擴散防止層的厚度未滿10nm時，有由PZT層到達氧化物導體層的Pb的量成為無法忽略程度的量的情形。而且，乃因當使用BLT層當作Pb擴散防止層時，有鐵電閘薄膜電晶體的轉移特性劣化(例如記憶體視窗的寬度容易變窄)的情形。另一方面，乃因當Pb擴散防止層的厚度超過30nm時，當使用BLT層當作Pb擴散防止層時，有起因於構成BLT層的粒子的平均粒徑較大使得鐵電閘薄膜電晶體的漏電流增大的情形，並且有鐵電閘薄膜電晶體的轉移特性劣化(例如記憶體視窗的寬度容易變窄，或導通狀態電流降低或關閉狀態電流(OFF-state current)增大)的情形，當使用LaTaOx層、LaZrOx層或SrTaOx層當作Pb擴散防止層時，因LaTaOx 層、LaZrOx層或SrTaOx層由順電材料構成，故有鐵電層的鐵電性降低的情形。
此外，當使用BLT層當作Pb擴散防止層時，前述Pb擴散防止層的厚度位於10nm~20nm的範圍內更佳。
乃因當Pb擴散防止層的厚度超過20nm時，也由後述的實施例得知，有鐵電閘薄膜電晶體的轉移特性劣化一些(記憶體視窗的寬度變窄一些)的情形。
[9]、在本發明的鐵電閘薄膜電晶體中，前述通道層由前述氧化物導體層構成也可以。
若Pb原子擴散到通道層，則鐵電閘薄膜電晶體的轉移特性大大地劣化(例如記憶體視窗的寬度極容易變窄)。但是，依照本發明的鐵電閘薄膜電晶體，因在PZT層與通道層(氧化物導體層)之間必定存在由LaTaOx層、LaZrOx層或SrTaOx層構成的Pb擴散防止層，故即使是這種情形，也可解決往往起因於Pb原子由PZT層擴散到通道層而發生的各種問題。
[10]、在本發明的鐵電閘薄膜電晶體中，前述閘電極層由前述氧化物導體層構成也可以。
若Pb原子擴散到閘電極層，則鐵電閘薄膜電晶體的可靠度(reliability)降低。但是，依照本發明的鐵電閘薄膜電晶體，因在PZT層與閘電極層(氧化物導體層)之間必定存在由LaTaOx層、LaZrOx層或SrTaOx層構成的Pb擴散防止層，故可防止Pb原子擴散到閘電極層，可提高鐵電閘薄膜電晶體的可靠度。
此外，在本發明的鐵電閘薄膜電晶體中，更具備與通道層相接而被配置的源電極層及汲電極層也可以。
而且，在本發明的鐵電閘薄膜電晶體中，更具備由與前述通道層同一層構成的源電極層及汲電極層也可以。
在此情形下，在本發明的鐵電閘薄膜電晶體中，具有通道層的層厚比源電極層的層厚及汲電極層的層厚薄的段差(level difference)構造較佳，這種段差構造使用壓花成形(embossing molding)技術形成較佳。
[11]、本發明的鐵電薄膜電容器，包含：第一電極層；第二電極層；以及配置於前述第一電極層與前述第二電極層之間之由鐵電層構成的介電質層，前述鐵電層具有：PZT層，與由LaTaOx層、LaZrOx層或SrTaOx層構成的Pb擴散防止層被積層的構造，前述第一電極層及前述第二電極層之中至少一方由氧化物導體層構成，前述氧化物導體層配置於前述鐵電層中的前述Pb擴散防止層側的面。
依照本發明的鐵電薄膜電容器，因在PZT層與氧化物導體層之間必定存在由LaTaOx層、LaZrOx層或SrTaOx層構成的Pb擴散防止層，故可防止Pb原子由PZT層擴散到氧化物導體層，可解決鐵電薄膜電容器的電特性(electrical characteristics)容易劣化(例如可充放電的次數容易降低)的問題。
[12]、在本發明的鐵電閘薄膜電晶體中，前述PZT層、前述氧化物導體層及前述Pb擴散防止層都使用液體製程而被製造。
使用液體製程而被製造的PZT層具有在製造過程中Pb原子容易脫離的性質。但是，依照本發明的鐵電薄膜電容器，因在PZT層與氧化物導體層之間必定存在由LaTaOx層、LaZrOx層或SrTaOx層構成的Pb擴散防止層，故即使是這種情形，也可解決往往起因於Pb原子由PZT層擴散到氧化物導體層而發生的各種問題。而且，藉由使用液體製程製造PZT層，成為可使用遠少於以往的原料及製造能量，且以比以往還短的製程製造的鐵電薄膜電容器。
使用液體製程而被製造的氧化物導體層具有Pb原子比使用氣相法而被製造的氧化物導體層還容易擴散的性質。但是，依照本發明的鐵電薄膜電容器，因在PZT層與氧化物導體層之間必定存在由LaTaOx層、LaZrOx層或SrTaOx層構成的Pb擴散防止層，故即使是這種情形，也可解決往往起因於Pb原子由PZT層擴散到氧化物導體層而發生的各種問題。而且，藉由使用液體製程製造氧化物導體層，成為可使用遠少於以往的原料及製造能量，且以比以往還短的製程製造的鐵電薄膜電容器。
如此，藉由使用液體製程製造Pb擴散防止層，成為可使用遠少於以往的原料及製造能量，且以比以往還短的製程製造的鐵電薄膜電容器。
[13]、在本發明的鐵電薄膜電容器中，前述氧化物導體層由ITO層、In-O層或IGZO層構成較佳。
ITO層、In-O層或IGZO層具有Pb原子容易擴散的性質。但是，依照本發明的鐵電薄膜電容器，因在PZT層與 氧化物導體層之間必定存在由LaTaOx層、LaZrOx層或SrTaOx層構成的Pb擴散防止層，故即使是這種情形，也可解決往往起因於Pb原子由PZT層擴散到氧化物導體層而發生的各種問題。
[14]、在本發明的鐵電薄膜電容器中，前述Pb擴散防止層的厚度位於10nm~30nm的範圍內較佳。
Pb擴散防止層的厚度位於10nm~30nm的範圍內較佳是根據以下的理由。也就是說乃因當Pb擴散防止層的厚度未滿10nm時，有由PZT層到達氧化物導體層的Pb的量成為無法忽略程度的量的情形。而且，乃因有起因於此，鐵電薄膜電容器的電特性容易劣化(例如可充放電的次數容易降低)的情形。另一方面，乃因當Pb擴散防止層的厚度超過30nm時，當使用BLT層當作Pb擴散防止層時，有起因於構成BLT層的粒子的平均粒徑較大使得鐵電薄膜電容器的漏電流增大的情形，當使用LaTaOx層、LaZrOx層或SrTaOx層當作Pb擴散防止層時，因LaTaOx層、LaZrOx層或SrTaOx層由順電材料構成，故有鐵電層的鐵電性降低的情形。
[15]、在本發明的鐵電薄膜電容器中，前述第一電極層及前述第二電極層由前述氧化物導體層構成，前述鐵電層具有：相接於前述第一電極層而被配置的第一Pb擴散防止層，與PZT層，與相接於前述第二電極層而被配置的第二Pb擴散防止層被積層的構造也可以。
藉由以這種構成，成為對稱性高的鐵電薄膜電容器。 而且，成為可使用液體製程比較容易地製造的鐵電薄膜電容器。
此外在本發明中，PZT是以[Pb(Zrx,Ti1-x)O3]表示的鐵電物質，BLT是以[Bi4-xLaxTi3O12]表示的鐵電物質。而且，LaTaOx是由La及Ta的複合氧化物(complex oxide)構成的順電物質，LaZrOx是由La及Zr的複合氧化物構成的順電物質，SrTaOx是由Sr及Ta的複合氧化物構成的順電物質。而且，ITO是由In及Zn的複合氧化物構成的氧化物導體物質，In-O是由In的氧化物構成的氧化物導體物質，IGZO是由In、Ga及Zn的複合氧化物構成的氧化物導體物質。
10‧‧‧基材
20、90、100、900‧‧‧鐵電閘薄膜電晶體
21、31‧‧‧基材
22‧‧‧閘電極層
23、33‧‧‧PZT層
24、34‧‧‧Pb擴散防止層(BLT層)
25‧‧‧閘絕緣層(鐵電層)
26‧‧‧源電極層
27‧‧‧汲電極層
28‧‧‧通道層(ITO層、氧化物導體層)
30‧‧‧鐵電薄膜電容器
32‧‧‧第一電極層
35‧‧‧介電質層
36‧‧‧第二電極層
110、910‧‧‧絕緣性基板
120、920‧‧‧閘電極
120’‧‧‧閘電極的前驅物組成物層
130、930‧‧‧閘絕緣層
130’‧‧‧閘絕緣層的前驅物組成物層
140‧‧‧氧化物導體層
140’‧‧‧氧化物導體層的前驅物組成物層
142‧‧‧通道區域
144‧‧‧源極區域
146‧‧‧汲極區域
M2、M3、M4、M5‧‧‧凹凸模
圖1是用以說明與實施形態一有關的鐵電閘薄膜電晶體20而顯示之圖。
圖2是用以說明製造與實施形態一有關的鐵電閘薄膜電晶體20用的方法而顯示之圖。
圖3是用以說明與實施形態二有關的鐵電薄膜電容器30而顯示之圖。
圖4是用以說明製造與實施形態二有關的鐵電薄膜電容器30用的方法而顯示之圖。
圖5是用以說明與實施形態三有關的鐵電閘薄膜電晶體100而顯示之圖。
圖6是用以說明製造與實施形態三有關的鐵電閘薄膜 電晶體100用的方法而顯示之圖。
圖7是用以說明製造與實施形態三有關的鐵電閘薄膜電晶體100用的方法而顯示之圖。
圖8是用以說明製造與實施形態三有關的鐵電閘薄膜電晶體100用的方法而顯示之圖。
圖9是用以說明製造與實施形態三有關的鐵電閘薄膜電晶體100用的方法而顯示之圖。
圖10是用以說明與試驗例一及二有關的鐵電閘薄膜電晶體20、90而顯示之圖。
圖11是用以說明與試驗例一及二有關的鐵電閘薄膜電晶體20、90的剖面構造而顯示之圖。
圖12是用以說明與試驗例一及二有關的鐵電閘薄膜電晶體20、90的剖面構造而顯示之圖。
圖13是顯示與試驗例一及二有關的鐵電閘薄膜電晶體20、90中的Pb的分布之圖。
圖14是顯示與試驗例一及二有關的鐵電閘薄膜電晶體20、90的轉移特性之圖。
圖15是顯示與試驗例三~八有關的鐵電閘薄膜電晶體20a~20f的轉移特性之圖。
圖16是顯示與試驗例一~八有關的鐵電閘薄膜電晶體20、90、20a~20f的評價結果之圖。
圖17是顯示使用LaTaOx層、LaZrOx層或SrTaOx層的鐵電薄膜電容器中的漏電流之圖。
圖18是用以說明習知的鐵電閘薄膜電晶體900而顯示 之圖。
圖19是用以說明習知的鐵電閘薄膜電晶體的製造方法而顯示之圖。
圖20是用以說明習知的鐵電閘薄膜電晶體900的電特性而顯示之圖。
以下針對本發明的積層構造體、鐵電閘薄膜電晶體及鐵電薄膜電容器，根據圖示的實施的形態進行說明。
[實施形態一]
圖1是用以說明與實施形態一有關的鐵電閘薄膜電晶體20而顯示之圖。
與實施形態一有關的鐵電閘薄膜電晶體20如圖1所示為具備如下構成要素的鐵電閘薄膜電晶體：通道層28；控制通道層28的導通狀態之閘電極層22；配置於通道層28與閘電極層22之間之由鐵電層構成的閘絕緣層25。閘絕緣層(鐵電層)25具有：PZT層23，與由BLT層構成的Pb擴散防止層24被積層的構造。通道層28由當作氧化物導體層的ITO層構成。通道層(氧化物導體層)28配置於閘絕緣層(鐵電層)25中的Pb擴散防止層24側的面。此外，在圖1中符號21是表示由在表面形成有SiO2層的Si基板構成的絕緣性基材，符號26是表示源電極，符號27是表示汲電極。符號10是表示本發明的積層構造體。
PZT層23、通道層(氧化物導體層)28及Pb擴散防止 層24都是使用液體製程而被製造。Pb擴散防止層(BLT層)24的厚度位於例如10nm~30nm的範圍內。
與實施形態一有關的鐵電閘薄膜電晶體20可藉由以下所示的方法製造。以下依製程順序進行說明。
圖2是用以說明製造與實施形態一有關的鐵電閘薄膜電晶體20用的方法而顯示之圖。圖2(a)~圖2(e)為各製程圖。
(1)、基材製備製程
製備於由在表面形成有SiO2層的Si基板構成的絕緣性基材21上形成有由[Ti(10nm)及Pt(40nm)的積層膜]構成的閘電極層22的基材(參照圖2(a)。田中貴金屬製)。基材的平面尺寸為20mm×20mm。
(2)、閘絕緣層形成製程 (2-1)、PZT層形成製程
製備藉由進行熱處理而成為PZT層的PZT溶膠-凝膠溶液(PZT sol-gel solution)(三菱材料股份有限公司製/8重量%的金屬烷氧化物型(metal alkoxide type)/Pb：Zr：Ti=1.2：0.4：0.6)。
其次，藉由重複4次[在閘電極層22上使用旋塗法(spin coating method)塗佈上述的PZT溶膠-凝膠溶液(例如2500rpm、30秒)，然後將基材放置在熱板(hot plate)上以空氣中150℃使其乾燥1分鐘後，以250℃使其乾燥5分鐘的操作]，形成PZT層的前驅物組成物層(precursor composition laver)(層厚320nm)。
最後，藉由將PZT層的前驅物組成物層承載於表面溫度為400度的熱板上10分鐘後，使用RTA(Rapid Thermal Annealing：快速熱退火)裝置並以空氣中高溫(650℃、15分鐘)進行熱處理，形成PZT層23(層厚160nm)(參照圖2(b))。
(2-2)、BLT層形成製程
製備藉由進行熱處理而成為BLT層的BLT溶膠-凝膠溶液(三菱材料股份有限公司製/5重量%的金屬烷氧化物型/Bi：La：Ti=3.40：0.75：3.0)。
其次，藉由在PZT層23上使用旋塗法塗佈上述的BLT溶膠-凝膠溶液(例如2500rpm、30秒)，然後將基材放置在熱板上以空氣中150℃使其乾燥1分鐘後，以250。C使其乾燥5分鐘，形成BLT層的前驅物組成物層(層厚40nm)。
最後，藉由將BLT層的前驅物組成物層承載於表面溫度為500度的熱板上10分鐘後，使用RTA裝置並以氧環境下高溫(700℃、15分鐘)進行熱處理，形成BLT層(Pb擴散防止層)24(層厚20nm)(參照圖2(c))。
(3)、源電極/汲電極形成製程
在BLT層(Pb擴散防止層)24中的表面規定部位使用濺鍍法(sputtering method)及微影法(photolithographic method)，形成由Pt構成的源電極層26及汲電極層27(參照圖2(d))。
(4)、通道層形成製程
首先，製備藉由進行熱處理而成為ITO層的含有金屬 羧酸鹽(metal carboxylate)的ITO溶液(高純度化學研究所股份有限公司製的功能性液體材料(商品名：ITO-05C)、原液(stock solution)：稀釋液(diluent)=1：1.5)。此外，在該ITO溶液添加有於完成時通道層28的載子濃度成為1×1015cm-3~1×1021cm-3的範圍內的濃度的雜質。
其次，藉由在BLT層(Pb擴散防止層)24的表面上，以跨過源電極層26及汲電極層27的方式，使用旋塗法塗佈ITO溶液(例如3000rpm、30秒)，然後將基材放置在熱板上以空氣中150℃使其乾燥1分鐘後以250℃使其乾燥5分鐘，進而然後以400℃使其乾燥15分鐘，形成ITO層的前驅物組成物層(層厚40nm)。
最後，藉由將ITO層的前驅物組成物層承載於表面溫度為250℃的熱板上10分鐘後，使用RTA裝置並以空氣中450℃、30分(前半15分氧環境、後半15分氮環境)的條件對前驅物組成物層加熱，形成通道層28(層厚20nm)(參照圖2(e))。
可藉由以上的製程製造與實施形態一有關的鐵電閘薄膜電晶體20。
依照與實施形態一有關的鐵電閘薄膜電晶體20，因在PZT層23與ITO層(通道層)28之間存在由BLT層24構成的Pb擴散防止層，故也由後述的實施例得知，可防止Pb原子由PZT層23擴散到ITO層(通道層)28，可解決以鐵電閘薄膜電晶體的轉移特性容易降低(例如記憶體視窗的寬度容易變窄)的問題為首，往往起因於Pb原子由PZT層擴 散到氧化物導體層而發生的各種問題。
而且，依照與實施形態一有關的鐵電閘薄膜電晶體20，因當作Pb擴散防止層的BLT層(Pb擴散防止層)24的厚度位於10nm~30nm的範圍內(20nm)，故能以更高的水準(level)防止Pb原子由PZT層23擴散到ITO層(通道層)28，能以更高的水準防止鐵電閘薄膜電晶體的轉移特性容易劣化(例如記憶體視窗的寬度容易變窄，關閉狀態電流容易增大)的問題。
[實施形態二]
圖3是用以說明與實施形態二有關的鐵電薄膜電容器30而顯示之圖。
與實施形態二有關的鐵電薄膜電容器30如圖3所示具備：第一電極層32；第二電極層36；配置於第一電極層32與第二電極層36之間之由鐵電層構成的介電質層35。介電質層(鐵電層)35具有：PZT層33，與由BLT層構成的Pb擴散防止層34被積層的構造。第二電極層36由當作氧化物導體層的ITO層構成。第二電極層(氧化物導體層)36配置於介電質層(鐵電層)35中的BLT層(Pb擴散防止層)34側的面。此外，圖3中符號31是表示由在表面形成有SiO2層的Si基板構成的絕緣性基材。符號10是表示本發明的積層構造體。
PZT層23、第二電極層(ITO層)36及BLT層(Pb擴散防止層)34都是使用液體製程而被製造。BLT層(Pb擴散防止層)34的厚度位於例如10nm~30nm的範圍內。
與實施形態二有關的鐵電薄膜電容器30可藉由以下所示的方法製造。以下依製程順序進行說明。
圖4是用以說明製造與實施形態二有關的鐵電薄膜電容器30用的方法而顯示之圖。圖4(a)~圖4(d)為各製程圖。
(1)、基材製備製程
製備於由在表面形成有SiO2層的Si基板構成的絕緣性基材31上形成有由[Ti(10nm)及Pt(40nm)的積層膜]構成的第一電極層32的基材(參照圖4(a)。田中貴金屬製)。基材的平面尺寸為20mm×20mm。
(2)、介電質層形成製程 (2-1)、PZT層形成製程
製備藉由進行熱處理而成為PZT層的PZT溶膠-凝膠溶液(三菱材料股份有限公司製/8重量%的金屬烷氧化物型/Pb：Zr：Ti=1.2：0.4：0.6)。
其次，藉由重複4次[在第一電極層32上使用旋塗法塗佈上述的PZT溶膠-凝膠溶液(例如2500rpm、30秒)，然後將基材放置在熱板上以空氣中150℃使其乾燥1分鐘後，以250℃使其乾燥5分鐘的操作]，形成PZT層的前驅物組成物層(層厚320nm)。
最後，藉由將PZT層的前驅物組成物層承載於表面溫度為400度的熱板上10分鐘後，使用RTA裝置並以空氣中高溫(650℃、15分鐘)進行熱處理，形成PZT層33(層厚160nm)(參照圖4(b))。
(2-2)、BLT層形成製程
製備藉由進行熱處理而成為BLT層的BLT溶膠-凝膠溶液(三菱材料股份有限公司製/5重量%的金屬烷氧化物型/Bi：La：Ti=3.40：0.75：3.0)。
其次，藉由在PZT層33上使用旋塗法塗佈上述的BLT溶膠-凝膠溶液(例如2500rpm、30秒)，然後將基材放置在熱板上以空氣中150℃使其乾燥1分鐘後，以250℃使其乾燥5分鐘，形成BLT層的前驅物組成物層(層厚40nm)。
最後，藉由將BLT層的前驅物組成物層承載於表面溫度為500度的熱板上10分鐘後，使用RTA裝置並以氧環境下高溫(700℃、15分鐘)進行熱處理，形成BLT層(Pb擴散防止層)34(層厚20nm)(參照圖4(c))。
(3)、第二電極層形成製程
首先，製備藉由進行熱處理而成為ITO層的含有金屬羧酸鹽的ITO溶液(高純度化學研究所股份有限公司製的功能性液體材料(商品名：ITO-05C)、原液：稀釋液=1：1.5)。此外，在該ITO溶液添加有於完成時通道層28的載子濃度成為1×1015cm-3~1×1021cm-3的範圍內的濃度的雜質。
其次，藉由重複4次[在BLT層(Pb擴散防止層)34的表面上使用旋塗法塗佈ITO溶液(例如3000rpm、30秒)，然後將基材放置在熱板上以空氣中150℃使其乾燥1分鐘後，以250℃使其乾燥5分鐘，進而然後以400℃使其乾燥15分鐘的操作]，形成ITO層的前驅物組成物層(層厚160nm)。
最後，藉由將ITO層的前驅物組成物層承載於表面溫度為250℃的熱板上10分鐘後，使用RTA裝置並以空氣中450℃、30分(前半15分氧環境、後半15分氮環境)的條件對前驅物組成物層加熱，形成由ITO層構成的第二電極層36(層厚80nm)(參照圖2(e))。
可藉由以上的製程製造與實施形態二有關的鐵電薄膜電容器30。
依照與實施形態二有關的鐵電薄膜電容器30，因在P ZT層33與ITO層36之間存在由BLT層34構成的Pb擴散防止層，故可防止Pb原子由PZT層33擴散到第二電極層(ITO層)36，可解決鐵電薄膜電容器的電特性容易劣化(例如可充放電的次數容易降低)的問題。
而且，依照與實施形態二有關的鐵電薄膜電容器30，因BLT層34的厚度位於10nm~30nm的範圍內(20nm)，故能以更高的水準防止Pb原子由PZT層33擴散到第二電極層(ITO層)36，能以更高的水準解決鐵電薄膜電容器的電特性容易劣化(例如可充放電的次數容易降低)的問題。
[實施形態三] 1、與實施形態三有關的鐵電閘薄膜電晶體100
圖5是用以說明與實施形態三有關的鐵電閘薄膜電晶體100而顯示之圖。圖5(a)是鐵電閘薄膜電晶體100的俯視圖，圖5(b)是圖5(a)的A1-A1剖面圖，圖5(c)是圖5(a)的A2-A2剖面圖。
與實施形態三有關的鐵電閘薄膜電晶體100如圖5(a) 及圖5(b)所示具備：包含源極區域144及汲極區域146以及通道區域142之氧化物導體層140；控制通道區域142的導通狀態之閘電極120；形成於閘電極120與通道區域142之間，由鐵電材料構成之閘絕緣層130。通道區域142的層厚比源極區域144的層厚及汲極區域146的層厚薄。通道區域142的層厚較佳為源極區域144的層厚及汲極區域146的層厚的1/2以下。閘電極120如圖5(a)及圖5(c)所示，透過貫通孔(through hole)150連接於露出到外部的閘墊(gate pad)122。
在與實施形態三有關的鐵電閘薄膜電晶體100中，通道區域142的層厚比源極區域144的層厚及汲極區域146的層厚薄的氧化物導體層140是使用壓花成形技術而形成。
在與實施形態三有關的鐵電閘薄膜電晶體100中，通道區域142的載子濃度及層厚被設定為如在將關閉(OFF)的控制電壓施加於閘電極120時，通道區域142空乏化的值。具體上，通道區域142的載子濃度位於1×1015cm-3~1×1021cm-3的範圍內，通道區域142的層厚位於5nm~100nm的範圍內。
此外，在與實施形態三有關的鐵電閘薄膜電晶體100中，源極區域144及汲極區域146的層厚位於50nm~1000nm的範圍內。
氧化物導體層140例如由銦錫氧化物(ITO)構成，閘絕緣層130例如由具有PZT層132及BLT層134被積層的構 造之鐵電層構成。PZT層132的厚度為160nm，BLT層134的厚度為20nm。閘電極120及閘墊122例如由鎳酸鑭(LNO(LaNiO3))構成。絕緣性基板110例如由在Si基板的表面隔著SiO2層及Ti層形成STO(SrTiO)層的絕緣性基板構成。
2、與實施形態三有關的鐵電閘薄膜電晶體100的製造方法
與實施形態三有關的鐵電閘薄膜電晶體100可藉由以下所示的鐵電閘薄膜電晶體的製造方法製造。以下依製程順序進行說明。
圖6~圖9是用以說明製造與實施形態三有關的鐵電閘薄膜電晶體100的方法而顯示之圖。圖6(a)~圖6(f)、圖7(a)~圖7(f)、圖8(a)~圖8(e)及圖9(a)~圖9(e)為各製程圖。此外，在各製程圖中左側所示的圖是對應圖5(b)的圖，右側所示的圖是對應圖5(c)的圖。
(1)、閘電極形成製程
首先，製備藉由進行熱處理而成為LNO(鎳酸鑭)層的液體材料。具體上，製備含有金屬無機鹽(metal inorganic salt)(硝酸鑭(lanthanum nitrate)(六水合物(hexahydrate))及醋酸鎳(nickel acetate)(四水合物(tetrahydrate)))的LNO溶液(溶劑：2-甲氧基乙醇(2-methoxyethanol))。
其次，如圖6(a)及圖6(b)所示，在絕緣性基板110中的一方的表面使用旋塗法塗佈LNO溶液(例如500rpm、 25秒)，然後藉由將絕緣性基板110放置在熱板上以60℃使其乾燥1分鐘，形成LNO(鎳酸鑭)層的前驅物組成物層120’(層厚300nm)。
其次，如圖6(c)及圖6(d)所示，藉由使用對應閘電極120及閘墊122的區域成為凹而形成的凹凸模M2(高低差300nm)，以150℃對前驅物組成物層120’施以壓花加工，在前驅物組成物層120’形成壓花構造(凸部的層厚300nm、凹部的層厚50nm)。施以壓花加工時的壓力是以5MPa。
其次，藉由對前驅物組成物層120’進行全面蝕刻，如圖6(e)所示，由對應閘電極120及閘墊122的區域以外的區域完全除去前驅物組成物層。全面蝕刻製程是使用濕式蝕刻技術不使用真空製程而進行。
最後，藉由使用RTA裝置並以高溫(650℃、10分鐘)對前驅物組成物層120’進行熱處理，如圖6(f)所示，由前驅物組成物層120’形成由LNO(鎳酸鑭)層構成的閘電極120及閘墊122。
(2)、閘絕緣層形成製程 (2-1)、PZT層形成製程
首先，製備藉由進行熱處理而成為PZT的PZT溶膠-凝膠溶液(三菱材料股份有限公司製、PZT溶膠-凝膠溶液)。
其次，如圖7(a)及圖7(b)所示，藉由重複3次[在絕緣性基板110中的一方的表面上使用旋塗法塗佈上述的 PZT溶膠-凝膠溶液(例如2000rpm、25秒)，然後將絕緣性基板110放置在熱板上以250℃使其乾燥5分鐘的操作]，形成PZT層的前驅物組成物層132’(層厚300nm)。
其次，如圖7(b)~圖7(d)所示，藉由使用對應貫通孔150的區域成為凸而形成的凹凸模M3(高低差300nm)，以150℃對前驅物組成物層132’施以壓花加工，在前驅物組成物層132’形成對應貫通孔150的壓花構造。
其次，藉由對前驅物組成物層132’進行全面蝕刻，如圖7(e)所示，由對應貫通孔150的區域完全除去前驅物組成物層132’。全面蝕刻製程是使用濕式蝕刻技術不使用真空製程而進行。
最後，藉由使用RTA裝置並以高溫(650℃、10分鐘)對前驅物組成物層132’進行熱處理，如圖7(f)所示，由前驅物組成物層132’形成PZT層132(150nm)。
(2-2)、BLT層形成製程
首先，製備藉由進行熱處理而成為BLT層的BLT溶膠-凝膠溶液(高純度化學股份有限公司製、BLT溶膠-凝膠溶液)。
其次，如圖8(a)所示，在PZT層132上使用旋塗法塗佈上述的BLT溶膠-凝膠溶液(例如2000rpm、25秒)，然後藉由將絕緣性基板110放置在熱板上以250℃使其乾燥5分鐘，形成BLT層的前驅物組成物層134’(層厚40nm)。
其次，如圖8(b)及圖8(c)所示，藉由使用對應貫通孔150的區域成為凸而形成的凹凸模M4，以150℃對前驅物 組成物層134’施以壓花加工，在前驅物組成物層134’形成對應貫通孔150的壓花構造。此外，圖8(c)中符號134’z是表示前驅物組成物層134’的殘膜。
其次，藉由對前驅物組成物層134’進行全面蝕刻，如圖8(d)所示，由對應貫通孔150的區域完全除去前驅物組成物層134’(殘膜134’z)。全面蝕刻製程是使用濕式蝕刻技術不使用真空製程而進行。
最後，藉由使用RTA裝置並以高溫(650℃、10分鐘)對前驅物組成物層134’進行熱處理，如圖8(e)所示，由前驅物組成物層134’形成BLT層134(層厚20nm)。
(3)、氧化物導體層形成製程
首先，製備藉由進行熱處理而成為ITO層的含有金屬羧酸鹽的ITO溶液(高純度化學研究所股份有限公司製(商品名：ITO-05C)、原液：稀釋液=1：1.5)。此外，在該ITO溶液添加有於完成時通道區域142的載子濃度成為1×1015cm-3~1×1021cm-3的範圍內的濃度的雜質。
其次，如圖9(a)所示藉由在絕緣性基板110中的一方的表面上使用旋塗法塗佈上述的ITO溶液(例如2000rpm、25秒)，然後將絕緣性基板110放置在熱板上以150℃使其乾燥3分鐘，形成ITO層的前驅物組成物層140’。
其次，如圖9(a)及圖9(c)所示，藉由使用對應通道區域142的區域比對應源極區域144的區域及對應汲極區域146的區域還凸而形成的凹凸模M5(高低差350nm)，對前驅物組成物層140’施以壓花加工，在前驅物組成物層 140’形成壓花構造(凸部的層厚350nm，凹部的層厚100nm)。據此，前驅物組成物層140’之中成為通道區域142的部分的層厚比其他的部分薄。
此外，凹凸模M5具有對應元件分離區域(element isolation region)160(參照圖9(d))及貫通孔150(參照圖9(e))的區域比對應通道區域142的區域更凸的構造，藉由對絕緣性基板110中的一方的表面全面施以濕式蝕刻，一邊使成為通道區域142的部分成規定的厚度，一邊也由對應元件分離區域160及貫通孔150的區域完全除去前驅物組成物層140’(參照圖9(d))。凹凸模M5具有對應元件分離區域160的區域部分成前端較窄的形狀也可以。
最後，藉由對前驅物組成物層140’施以熱處理(在熱板上以400℃、10分的條件進行前驅物組成物層140’的燒成，然後使用RTA裝置以650℃、30分(前半15分氧環境、後半的15分氮環境)的條件將前驅物組成物層140’加熱)，形成包含源極區域144、汲極區域146及通道區域142的氧化物導體層140，可製造具有如圖9(e)所示的下閘極(bottom gate)構造之與實施形態三有關的鐵電閘薄膜電晶體100。
3、與實施形態三有關的鐵電閘薄膜電晶體100的功效
依照與實施形態三有關的鐵電閘薄膜電晶體100，因構成通道區域142的材料使用氧化物導電性材料，故可提高載子濃度，而且因構成閘絕緣層130的材料使用鐵電材料，故能以低的驅動電壓高速地進行切換，其結果，與習 知的鐵電閘薄膜電晶體900的情形一樣，能以低的驅動電壓高速地控制大的電流。而且，因構成閘絕緣層130的材料使用鐵電材料，故具有良好的磁滯特性，與習知的鐵電閘薄膜電晶體900的情形一樣，可適合當作記憶體元件或蓄電元件使用。
而且，依照與實施形態三有關的鐵電閘薄膜電晶體100，因僅藉由形成通道區域142的層厚比源極區域144的層厚及汲極區域146的層厚薄的氧化物導體層140，就可製造鐵電閘薄膜電晶體，故也無須像習知的鐵電閘薄膜電晶體900的情形般由不同的材料形成通道區域與源極區域及汲極區域，可使用遠少於以往的原料及製造能量，且以比以往還短的製程製造如上述優良的鐵電閘薄膜電晶體。
而且，依照與實施形態三有關的鐵電閘薄膜電晶體100，因氧化物導體層、閘電極及閘絕緣層都使用液體製程形成，故可使用壓花成形加工技術製造鐵電閘薄膜電晶體，可使用遠少於以往的原料及製造能量，且以比以往還短的製程製造如上述優良的鐵電閘薄膜電晶體。
而且，依照與實施形態三有關的鐵電閘薄膜電晶體100，因在PZT層132與氧化物導體層140(源極區域144、汲極區域146及通道區域142)之間存在由BLT層134構成的Pb擴散防止層，故也由後述的實施例得知，可防止Pb原子由PZT層132擴散到ITO層142，可解決以鐵電閘薄膜電晶體的轉移特性容易降低(例如記憶體視窗的寬度容 易變窄)的問題為首，往往起因於Pb原子由PZT層擴散到氧化物導體層而發生的各種問題。
而且，依照與實施形態三有關的鐵電閘薄膜電晶體100，因BLT層134的厚度位於10nm~30nm的範圍內(20nm)，故能以更高的水準防止Pb原子由PZT層132擴散到ITO層142，能以更高的水準解決以鐵電閘薄膜電晶體的轉移特性容易劣化(例如記憶體視窗的寬度容易變窄)的問題為首，往往起因於Pb原子由PZT層擴散到氧化物導體層而發生的各種問題。而且，也能解決有鐵電閘薄膜電晶體的轉移特性容易劣化(例如導通狀態電流降低或關閉狀態電流增大)的情形的問題。
[實施形態四]
與實施形態四有關的鐵電閘薄膜電晶體102(未圖示)基本上具有與實施形態三有關的鐵電閘薄膜電晶體100一樣的構成，但Pb擴散防止層不是BLT層而是具備LaTaOx層此點和與實施形態三有關的鐵電閘薄膜電晶體100的情形不同。而且，與實施形態四有關的鐵電閘薄膜電晶體102除了實施以下的LaTaOx層形成製程以取代BLT層形成製程以外，其餘藉由實施與製造與實施形態三有關的鐵電閘薄膜電晶體100的方法的情形一樣的方法，製造與實施形態四有關的鐵電閘薄膜電晶體102。因此，以下製造與實施形態四有關的鐵電閘薄膜電晶體102的方法之中，僅說明LaTaOx層形成製程。
(2-2)、LaTaOx層形成製程
首先，製備藉由進行熱處理而成為LaTaOx層的液體材料。具體上，製備含有乙酸鑭(lanthanum acetate)及丁氧基鉭(Ta butoxide)的LaTaOx溶液(溶劑：丙酸(propionic acid))。
其次，藉由在PZT層上使用旋塗法塗佈上述的LaTaOx溶液(例如2000rpm、25秒)，然後將絕緣性基板放置在熱板上以空氣中250℃使其乾燥5分鐘，形成LaTaOx層的前驅物組成物層(層厚40nm)。
其次，藉由使用對應貫通孔的區域成為凸而形成的凹凸模，以150℃對前驅物組成物層施以壓花加工，在前驅物組成物層形成對應貫通孔的壓花構造。
其次，藉由對前驅物組成物層進行全面蝕刻，由對應貫通孔的區域完全除去前驅物組成物層(殘膜)。全面蝕刻製程是使用濕式蝕刻技術不使用真空製程而進行。
最後，藉由將LaTaOx層的前驅物組成物層承載於表面溫度為250℃的熱板上10分鐘後，使用RTA裝置並以氧環境下高溫(550℃、10分鐘)進行熱處理，由前驅物組成物層形成LaTaOx層(Pb擴散防止層)(層厚20nm)。
如此，與實施形態四有關的鐵電閘薄膜電晶體102雖然Pb擴散防止層的構成和與實施形態三有關的鐵電閘薄膜電晶體100的情形不同，但因構成通道區域的材料使用氧化物導電性材料，故可提高載子濃度，而且因構成閘絕緣層的材料使用鐵電材料，故能以低的驅動電壓高速地進行切換，其結果，與習知的鐵電閘薄膜電晶體900的情形 一樣，能以低的驅動電壓高速地控制大的電流。而且，因構成閘絕緣層的材料使用鐵電材料，故具有良好的磁滯特性，與習知的鐵電閘薄膜電晶體900的情形一樣，可適合當作記憶體元件或蓄電元件使用。
而且，因僅藉由形成通道區域的層厚比源極區域的層厚及汲極區域的層厚薄的氧化物導體層，就可製造鐵電閘薄膜電晶體，故也無須像習知的鐵電閘薄膜電晶體900的情形般由不同的材料形成通道區域與源極區域及汲極區域，可使用遠少於以往的原料及製造能量，且以比以往還短的製程製造如上述優良的鐵電閘薄膜電晶體。
而且，因氧化物導體層、閘電極及閘絕緣層都使用液體製程形成，故可使用壓花成形加工技術製造鐵電閘薄膜電晶體，可使用遠少於以往的原料及製造能量，且以比以往還短的製程製造如上述優良的鐵電閘薄膜電晶體。
而且，因在PZT層與氧化物導體層(源極區域、汲極區域及通道區域)之間存在由LaTaOx層構成的Pb擴散防止層，故可防止Pb原子由PZT層擴散到ITO層，可解決以鐵電閘薄膜電晶體的轉移特性容易降低(例如記憶體視窗的寬度容易變窄)的問題為首，往往起因於Pb原子由PZT層擴散到氧化物導體層而發生的各種問題。
而且，因LaTaOx層的厚度位於10nm~30nm的範圍內(20nm)，故能以更高的水準防止Pb原子由PZT層擴散到ITO層，能以更高的水準解決以鐵電閘薄膜電晶體的轉移特性容易劣化(例如記憶體視窗的寬度容易變窄)的問題為 首，往往起因於Pb原子由PZT層擴散到氧化物導體層而發生的各種問題。而且，可解決有鐵電閘薄膜電晶體的轉移特性劣化(例如導通狀態電流降低或關閉狀態電流增大)的情形的問題。
[實施例一]
實施例一是顯示在使BLT層介於PZT層與1TO層之間的情形下，防止Pb原子由PZT層擴散到ITO層的實施例。
圖10~圖14是用以說明與試驗例一及二有關的鐵電閘薄膜電晶體20、90而顯示之圖。與試驗例一有關的鐵電閘薄膜電晶體20為實施例，與試驗例二有關的鐵電閘薄膜電晶體20為比較例。
圖10(a)是與試驗例一有關的鐵電閘薄膜電晶體20之剖面圖，圖10(b)是與試驗例二有關的鐵電閘薄膜電晶體90之剖面圖。圖11(a)是與試驗例一有關的鐵電閘薄膜電晶體20之剖面TEM(Transmission Electron Microscope：穿透式電子顯微鏡)照片，圖11(b)是與試驗例二有關的鐵電閘薄膜電晶體90之剖面TEM照片。圖12(a)是圖11(a)中的符號A所指的部分之局部放大視圖，圖12(b)是圖11(a)中的符號B所指的部分之局部放大視圖，圖12(c)是圖11(b)中的符號C所指的部分之局部放大視圖。此外，在圖12(a)及圖12(b)，於圖中左側的區域小小地顯示電子繞射(electron diffraction)的結果。
圖13(a)是顯示與試驗例一有關的鐵電閘薄膜電晶體20的EDX光譜(Energv Dispersive X-ray spectrum：能量 散佈X射線光譜)之圖表，圖13(b)是顯示與試驗例二有關的鐵電閘薄膜電晶體90的EDX光譜之圖表。圖14(a)是顯示與試驗例一有關的鐵電閘薄膜電晶體20的轉移特性之圖表，圖14(b)是顯示與試驗例二有關的鐵電閘薄膜電晶體90的轉移特性之圖表。
1、試樣的製備
仍舊以與實施形態一有關的鐵電閘薄膜電晶體20當作與試驗例一有關的鐵電閘薄膜電晶體(參照圖1及圖10(a))。但是，設PZT層23的厚度為160nm，設BLT層24的厚度為20nm。而且，以由與實施形態一有關的鐵電閘薄膜電晶體20除去了BLT層24的構造之鐵電閘薄膜電晶體當作與試驗例二有關的鐵電閘薄膜電晶體90(參照圖10(b))。但是，設PZT層93的厚度為160nm。
2、試樣的剖面TEM觀察及EDX光譜測定
由與試驗例一有關的鐵電閘薄膜電晶體20及與試驗例二有關的鐵電閘薄膜電晶體90製作測定用薄片，使用日本電子股份有限公司製的穿透式電子顯微鏡[JSM-2100F]取得了TEM照面。而且，使用日本電子股份有限公司製的能量散佈X射線分析儀(energy dispersive X-ray analyzer)[JED-2300T]取得了EDX光譜。
其結果，無法由各剖面TEM照片明瞭地觀察[與試驗例一有關的鐵電閘薄膜電晶體20中的『PZT層23與BLT層24的界面』、『BLT層24與ITO層(通道層)28的界面』及[與試驗例二有關的鐵電閘薄膜電晶體90中的PZT層93 與ITO層98的界面](參照圖12(a)、圖12(b)及圖12(c))。但是也由圖13得知，相對於在與試驗例二有關的鐵電閘薄膜電晶體90中，Pb原子由PZT層93擴散到ITO層98(擴散10nm左右)，在與試驗例一有關的鐵電閘薄膜電晶體20中可確認了，來自PZT層23的Pb原子在BLT層24之處停止擴散，Pb原子不擴散到ITO層(通道層)28。
此外，也由圖12(a)的電子繞射照片及圖12(b)的電子繞射照片得知，可確認了在PZT層23及BLT層24的任一個中結晶性點(crystalline spot)都被觀測到，PZT層23及BLT層24的任一個都具有良好的結晶性(crystalline)。
4、試樣的轉移特性
首先，藉由濕式蝕刻除去PZT層23及BLT層(Pb擴散防止層)24中的端部，使閘電極層22露出，將閘電極層用的探針按壓於該部分。然後，藉由使源極用探針接觸源電極層26，使汲極用探針接觸汲電極層27，使用半導體參數分析儀(semiconductor parameter analyzer)(Agilent製)測定了鐵電閘薄膜電晶體20中的轉移特性(汲極電流(drain current)ID與閘電壓(gate voltage)VG之間的ID-VG特性)。此外，當測定轉移特性(ID-VG特性)時是藉由在將汲極電壓(drain voltage)VD固定於1.5V的狀態下以-7V~+7V的範圍掃描閘電壓VG而進行。此外，在鐵電閘薄膜電晶體90中也進行了同樣的評價。
其結果得知，相對於在與試驗例二有關的鐵電閘薄膜電晶體90中，鐵電閘薄膜電晶體的轉移特性(例如記憶體 視窗的寬度)因10次的電壓掃描而劣化(參照圖14(b))，在與試驗例一有關的鐵電閘薄膜電晶體20中，鐵電閘薄膜電晶體的轉移特性(例如記憶體視窗的寬度)不因10次的電壓掃描而劣化(參照圖14(a))。
由以上的結果得知，在使BLT層介於PZT層與ITO層之間的情形下，可防止Pb原子由PZT層擴散到ITO層，可解決鐵電閘薄膜電晶體的轉移特性容易降低(例如記憶體視窗的寬度容易變窄)的問題。
[實施例二]
實施例二是顯示在分別使PZT層與BLT層的厚度變化情形下的各鐵電閘薄膜電晶體的轉移特性的實施例。
圖15是顯示實施例二中的各鐵電閘薄膜電晶體(與試驗例三有關的鐵電閘薄膜電晶體20a~與試驗例八有關的鐵電閘薄膜電晶體20f)的轉移特性之圖。
1、試樣的製備
仍舊以與實施形態一有關的鐵電閘薄膜電晶體20當作實施例二中的各鐵電閘薄膜電晶體(與試驗例三有關的鐵電閘薄膜電晶體20a~與試驗例八有關的鐵電閘薄膜電晶體20f)。
但是，在與試驗例三有關的鐵電閘薄膜電晶體20a中，設PZT層23的厚度為180nm，設BLT層的厚度為0nm。而且，在與試驗例四有關的鐵電閘薄膜電晶體20b中，設PZT層23的厚度為175nm，設BLT層的厚度為5nm。而且，在與試驗例五有關的鐵電閘薄膜電晶體20c中，設PZT層 23的厚度為170nm，設BLT層的厚度為10nm。而且，在與試驗例六有關的鐵電閘薄膜電晶體20d中，設PZT層23的厚度為160nm，設BLT層的厚度為20nm。而且，在與試驗例七有關的鐵電閘薄膜電晶體20e中，設PZT層23的厚度為150nm，設BLT層的厚度為30nm。而且，在與試驗例八有關的鐵電閘薄膜電晶體20f中，設PZT層23的厚度為0nm，設BLT層的厚度為180nm。與試驗例五有關的鐵電閘薄膜電晶體20c、與試驗例六有關的鐵電閘薄膜電晶體20d及與試驗例七有關的鐵電閘薄膜電晶體20e為實施例，與試驗例三有關的鐵電閘薄膜電晶體20a、與試驗例四有關的鐵電閘薄膜電晶體20b及與試驗例八有關的鐵電閘薄膜電晶體20f為比較例。
2、試樣的轉移特性
藉由與實施例一的情形一樣的方法，測定了各鐵電閘薄膜電晶體20a~20f的轉移特性。
其結果，在與試驗例三有關的鐵電閘薄膜電晶體20a及與試驗例四有關的鐵電閘薄膜電晶體20b中，因10次的電壓掃描，轉移特性(記憶體視窗的寬度)大大地劣化。另一方面，在與試驗例五有關的鐵電閘薄膜電晶體20c~與試驗例七有關的鐵電閘薄膜電晶體20e中，在10次的電壓掃描下轉移特性(記憶體視窗的寬度)不劣化。此外，在與試驗例八有關的鐵電閘薄膜電晶體20f中，雖然記憶體視窗的寬度不變窄，但關閉狀態電流變大的傾向被看到。
由以上的結果得知，在使位於10nm~30nm的範圍內的 BLT層介於PZT層與ITO層之間的情形下，可防止Pb原子由PZT層擴散到ITO層，可解決鐵電閘薄膜電晶體的轉移特性容易降低(例如記憶體視窗的寬度容易變窄)的問題。
圖16是彙整實施例一及實施例二的結果之圖表。圖16中針對轉移特性，對處於可當作鐵電閘薄膜電晶體使用的水準者附加[○]，對不處於可當作鐵電閘薄膜電晶體使用的水準者附加[×]。而且針對EDX，當Pb原子不由PZT層擴散到ITO層時附加[○]，當Pb原子由PZT層擴散到ITO層時附加[×]。
由圖16也得知，依照本發明的鐵電閘薄膜電晶體可確認了，可防止Pb原子由PZT層擴散到ITO層，以及可解決以鐵電閘薄膜電晶體的轉移特性容易降低(例如記憶體視窗的寬度容易變窄)的問題為首，往往起因於Pb原子由PZT層擴散到ITO層而發生的各種問題。
以上雖然是根據上述的實施形態說明了本發明的積層構造體、鐵電閘薄膜電晶體及鐵電薄膜電容器，但是本發明不是被限定於該等實施形態，在不脫離其要旨的範圍中可實施，例如如以下的變形也可能。
(1)、在上述各實施形態中，雖然氧化物導體材料使用了ITO(銦錫氧化物)，但本發明不是被限定於ITO(銦錫氧化物)。可適合使用In-O(氧化銦(indium oxide))或IGZO(銦鎵鋅複合氧化物(indium gallium zinc complex oxide))。而且，可使用銻摻雜氧化錫(antimony doped tin oxide)(Sb-SnO2)、氧化鋅(zinc oxide)(ZnO)、鋁摻雜氧 化鋅(aluminium doped zinc oxide)(Al-ZnO)、鎵摻雜氧化鋅(gallium doped zinc oxide)(Ga-ZnO)、氧化釕(ruthenium oxide)(RuO2)、氧化銥(iridium oxide)(IrO2)、氧化錫(tin oxide)(SnO2)、一氧化錫(tin monoxide)(SnO)、鈮摻雜二氧化鈦(niobium doped titanium dioxide)(Nb-TiO2)等的氧化物導體材料。而且，也可使用鎵摻雜氧化銦(gallium doped indium oxide)(In-Ga-O(IGO))、銦摻雜氧化鋅(indium doped zinc oxide)(In-Zn-O(IZO))等的非晶質導電氧化物(amorphous conducting oxide)。而且，可使用鈦酸鍶(strontium titanate)(SrTiO3)、鈮摻雜鈦酸鍶(niobium doped strontium titanate)(Nb-SrTiO3)、鍶鋇複合氧化物(strontium barium complex oxide)(SrBaO3)、鍶鈣複合氧化物(strontium calcium complex oxide)(SrCaO3)、釕酸鍶(strontium ruthenate)(SrRuO3)、鎳酸鑭(lanthanum nickelate)(LaNiO3)、鈦酸鑭(lanthanum titanate)(LaTiO3)、銅酸鑭(lanthanum copper oxide)(LaCuO3)、鎳酸釹(neodymium nickelate)(NdNiO3)、鎳酸釔(yttrium nickelate)(YNiO3)、鑭鈣錳複合氧化物(Lanthanum Calcium Manganese complex oxide)(LCMO)、鉛酸鋇(barium plumbate)(BaPbO3)、LSCO(LaxSr1-xCuO3)、LSMO(La1-xSrxMnO3)、YBCO(YBa2Cu3O7-x)、LNTO(La(NI1-xTix)O3)、LSTO((La1-x,Srx)TiO3)、 STRO(Sr(Ti1-xRux)O3)和其他的鈣鈦礦型導電氧化物(perovskite type conducting oxide)或焦綠石型導電氧化物(pyrochlore type conducting oxide)。
(2)、在上述實施形態四中，雖然Pb擴散防止層使用了LaTaOx層，但本發明不是被限定於LaTaOx層，可適合使用例如LaZrOx層或SrTaOx層，以取代LaTaOx層。
圖17是顯示使用LaTaOx層、LaZrOx層或SrTaOx層的鐵電薄膜電容器中的漏電流之圖。圖17(a)是顯示使用LaTaOx層的情形的資料，圖17(b)是顯示使用LaZrOx層的情形的資料，圖17(c)是顯示使用SrTaOx層的情形的資料。
由圖17也得知，藉由使用LaZrOx層或SrTaOx層當作Pb擴散防止層，與使用LaTaOx層當作Pb擴散防止層的情形一樣，可構成漏電流小的(亦即關閉狀態電流小的)鐵電薄膜電容器及鐵電閘薄膜電晶體。
(3)、在上述實施形態一中，雖然使用於閘電極層22的材料使用了Pt，在實施形態三及四中，使用於閘電極122的材料使用了鎳酸鑭(LaNiO3)，但本發明不是被限定於此，可使用例如Au、Ag、Al、Ti、ITO、In2O3、Sb-In2O3、Nb-TiO2、ZnO、Al-ZnO、Ga-ZnO、IGZO、RuO2及IrO2以及Nb-STO、SrRuO2、LaNiO3、BaPbO3、LSCO、LSMO、YBCO和其他的鈣鈦礦型導電氧化物。而且，也能使用焦綠石型導電氧化物及非晶質導電氧化物。
(4)、在上述實施形態三中，雖然絕緣性基板使用了在Si基板的表面隔著SiO2層及Ti層形成STO(SrTiO)層的絕 緣性基板，但本發明不是被限定於此。也能使用例如SiO2/Si基板、氧化鋁(Al2O3)基板、STO(SrTiO)基板或SRO(SrRuO3)基板。
(5)、在上述實施形態一、三及四中，雖然使用通道層使用了氧化物導體層的鐵電閘薄膜電晶體說明了本發明，但本發明不是被限定於此。例如也能將本發明適用於閘電極層使用了氧化物導體層的鐵電閘薄膜電晶體。此情形，在PZT層與閘絕緣層(氧化物導體層)之間配設由BLT層或LaTaOx層、LaZrOx層或SrTaOx層構成的Pb擴散防止層。
(6)、在上述各實施形態中，雖然使用鐵電閘薄膜電晶體及鐵電薄膜電容器說明了本發明，但本發明不是被限定於此。例如也能將本發明適用於具備[具備PZT層與鐵電層與氧化物導體層的積層構造體]之功能元件(functional device)全般(例如壓電致動器(piezoelectric actuator))。即使是這種情形，也因在PZT層與氧化物導體層之間存在由BLT層或LaTaOx層、LaZrOx層或SrTaOx層構成的Pb擴散防止層，故可防止Pb原子由PZT層擴散到氧化物導體層，可解決往往起因於Pb原子由PZT層擴散到氧化物導體層而發生的各種問題。
10‧‧‧基材
20‧‧‧鐵電閘薄膜電晶體
21‧‧‧基材
22‧‧‧閘電極層
23‧‧‧PZT層
24‧‧‧Pb擴散防止層
25‧‧‧閘絕緣層(鐵電層)
26‧‧‧源電極層
27‧‧‧汲電極層
28‧‧‧ITO層(通道層)

Claims (15)

  1. 一種積層構造體，包含：具有：PZT層，與由LaTaOx層、LaZrOx層或SrTaOx層構成的Pb擴散防止層被積層的構造之鐵電層；以及配置於該鐵電層中的該Pb擴散防止層側的面之氧化物導體層。
  2. 如申請專利範圍第1項之積層構造體，其中該PZT層、該氧化物導體層及該Pb擴散防止層都使用液體製程而被製造。
  3. 如申請專利範圍第1項之積層構造體，其中該氧化物導體層由ITO層、In-O層或IGZO層構成。
  4. 如申請專利範圍第1項之積層構造體，其中該Pb擴散防止層的厚度位於10nm~30nm的範圍內。
  5. 一種鐵電閘薄膜電晶體，包含：通道層；控制該通道層的導通狀態之閘電極層；以及配置於該通道層與該閘電極層之間之由鐵電層構成的閘絕緣層，該鐵電層具有：PZT層，與由LaTaOx層、LaZrOx層或SrTaOx層構成的Pb擴散防止層被積層的構造，該通道層及該閘電極層之中至少一方由氧化物導體層構成，該氧化物導體層配置於該鐵電層中的該Pb擴散防止層 側的面。
  6. 如申請專利範圍第5項之鐵電閘薄膜電晶體，其中該PZT層、該氧化物導體層及該Pb擴散防止層都使用液體製程而被製造。
  7. 如申請專利範圍第5項之鐵電閘薄膜電晶體，其中該氧化物導體層由ITO層、In-O層或IGZO層構成。
  8. 如申請專利範圍第5項之鐵電閘薄膜電晶體，其中該Pb擴散防止層的厚度位於10nm~30nm的範圍內。
  9. 如申請專利範圍第5項之鐵電閘薄膜電晶體，其中該通道層由該氧化物導體層構成。
  10. 如申請專利範圍第5項之鐵電閘薄膜電晶體，其中該閘電極層由該氧化物導體層構成。
  11. 一種鐵電薄膜電容器，包含：第一電極層；第二電極層；以及配置於該第一電極層與該第二電極層之間之由鐵電層構成的介電質層，該鐵電層具有：PZT層，與由LaTaOx層、LaZrOx層或SrTaOx層構成的Pb擴散防止層被積層的構造，該第一電極層及該第二電極層之中至少一方由氧化物導體層構成，該氧化物導體層配置於該鐵電層中的該Pb擴散防止層側的面。
  12. 如申請專利範圍第11項之鐵電薄膜電容器，其中 該PZT層、該氧化物導體層及該Pb擴散防止層都使用液體製程而被製造。
  13. 如申請專利範圍第11項之鐵電薄膜電容器，其中該氧化物導體層由ITO層、In-O層或IGZO層構成。
  14. 如申請專利範圍第11項之鐵電薄膜電容器，其中該Pb擴散防止層的厚度位於10nm~30nm的範圍內。
  15. 如申請專利範圍第11項之鐵電薄膜電容器，其中該第一電極層及該第二電極層都由該氧化物導體層構成，該鐵電層具有：相接於該第一電極層而被配置的第一Pb擴散防止層，與PZT層，與相接於該第二電極層而被配置的第二Pb擴散防止層被積層的構造。
TW101141077A 2011-11-18 2012-11-06 Laminated structures, iron gate thin film transistors and ferroelectric thin film capacitors TWI520346B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011252182A JP5489009B2 (ja) 2011-11-18 2011-11-18 積層構造体、強誘電体ゲート薄膜トランジスター及び強誘電体薄膜キャパシター

Publications (2)

Publication Number Publication Date
TW201324789A TW201324789A (zh) 2013-06-16
TWI520346B true TWI520346B (zh) 2016-02-01

Family

ID=48429415

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101141077A TWI520346B (zh) 2011-11-18 2012-11-06 Laminated structures, iron gate thin film transistors and ferroelectric thin film capacitors

Country Status (6)

Country Link
US (1) US20140339550A1 (zh)
JP (1) JP5489009B2 (zh)
KR (1) KR101590280B1 (zh)
CN (1) CN103999208A (zh)
TW (1) TWI520346B (zh)
WO (1) WO2013073347A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5754539B2 (ja) * 2013-10-15 2015-07-29 三菱マテリアル株式会社 ＬａＮｉＯ３薄膜形成用組成物及びこの組成物を用いたＬａＮｉＯ３薄膜の形成方法
GB2526316B (en) * 2014-05-20 2018-10-31 Flexenable Ltd Production of transistor arrays
JP6647586B2 (ja) * 2015-04-02 2020-02-14 Dic株式会社 絶縁膜形成用前駆体溶液の製造方法およびゲート絶縁膜の製造方法
FR3041808B1 (fr) * 2015-09-30 2018-02-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'une cellule memoire resistive
CN106898644B (zh) * 2017-01-23 2019-07-30 西安电子科技大学 高击穿电压场效应晶体管及其制作方法
TWI673555B (zh) * 2018-05-07 2019-10-01 友達光電股份有限公司 半導體結構及其製造方法
US11710775B2 (en) * 2020-05-29 2023-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Ferroelectric field effect transistor
KR102646793B1 (ko) * 2021-07-23 2024-03-13 삼성전자주식회사 커패시터, 이를 포함하는 전자 소자, 및 이의 제조방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6340621B1 (en) * 1996-10-30 2002-01-22 The Research Foundation Of State University Of New York Thin film capacitor and method of manufacture
JP4523299B2 (ja) * 2003-10-31 2010-08-11 学校法人早稲田大学 薄膜コンデンサの製造方法
KR100560803B1 (ko) * 2004-02-04 2006-03-13 삼성전자주식회사 캐패시터를 갖는 반도체 소자 및 그 제조방법
JP4161951B2 (ja) * 2004-09-16 2008-10-08 セイコーエプソン株式会社 強誘電体メモリ装置
JP2006121029A (ja) * 2004-09-27 2006-05-11 Tokyo Institute Of Technology 固体電子装置
KR100672766B1 (ko) * 2005-12-27 2007-01-22 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
JP2007250987A (ja) * 2006-03-17 2007-09-27 Tokyo Institute Of Technology 固体電子装置およびその作製方法
WO2007116442A1 (ja) * 2006-03-30 2007-10-18 Fujitsu Limited 半導体装置及びその製造方法
JP5211560B2 (ja) * 2007-06-25 2013-06-12 富士通セミコンダクター株式会社 半導体装置の製造方法および半導体装置
JP2009105223A (ja) * 2007-10-23 2009-05-14 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
JP2010140919A (ja) * 2008-12-09 2010-06-24 Hitachi Ltd 酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板
JP2011009252A (ja) * 2009-06-23 2011-01-13 Panasonic Corp 薄膜トランジスタ及び半導体メモリセル
JP2011114060A (ja) * 2009-11-25 2011-06-09 Panasonic Corp 半導体装置及びその製造方法
CN102870245B (zh) * 2010-05-07 2015-07-29 独立行政法人科学技术振兴机构 功能设备的制造方法、场效应晶体管和薄膜晶体管

Also Published As

Publication number Publication date
JP2013110177A (ja) 2013-06-06
KR101590280B1 (ko) 2016-01-29
TW201324789A (zh) 2013-06-16
JP5489009B2 (ja) 2014-05-14
WO2013073347A1 (ja) 2013-05-23
US20140339550A1 (en) 2014-11-20
KR20140088155A (ko) 2014-07-09
CN103999208A (zh) 2014-08-20

Similar Documents

Publication Publication Date Title
TWI520346B (zh) Laminated structures, iron gate thin film transistors and ferroelectric thin film capacitors
US9123752B2 (en) Process for production of functional device, process for production of ferroelectric material layer, process for production of field effect transistor, thin film transistor, field effect transistor, and piezoelectric ink jet head
Ezhilvalavan et al. Progress in the developments of (Ba, Sr) TiO3 (BST) thin films for Gigabit era DRAMs
KR100329533B1 (ko) 페로브스카이트형산화물막을포함한전자장치와그제조방법및강유전체커패시터
JP3249496B2 (ja) 半導体装置及び半導体装置の製造方法
Tsai et al. Effect of bottom electrode materials on the electrical and reliability characteristics of (Ba, Sr) TiO/sub 3/capacitors
US20090224301A1 (en) Semiconductor memory device and method of manufacturing thereof
JP5198506B2 (ja) 機能性デバイスの製造方法並びに薄膜トランジスタ及び圧電式インクジェットヘッド
JP2008135642A (ja) 強誘電体キャパシタ
WO2013069448A1 (ja) 型押し構造体の製造方法、薄膜トランジスター、薄膜キャパシター、アクチュエーター、圧電式インクジェットヘッド及び光学デバイス
US6924521B2 (en) Semiconductor device comprising a capacitor using a ferroelectric material
TW201330275A (zh) 薄膜電晶體以及薄膜電晶體之製造方法
JP5154605B2 (ja) 強誘電体材料層の製造方法、薄膜トランジスタ及び圧電式インクジェットヘッド
JP5615894B2 (ja) 薄膜トランジスタの製造方法、アクチュエーターの製造方法及び光学デバイスの製造方法、並びに薄膜トランジスタ及び圧電式インクジェットヘッド
JP2003060170A (ja) 酸化物半導体を用いた強誘電体メモリ素子
JP5154603B2 (ja) 電界効果トランジスタ及びその製造方法
JP3914171B2 (ja) 半導体装置及びその製造方法
EP1077478A2 (en) Method of making ferroelectric thin film, ferroelectric capacitor, ferroelectric memory and method for fabricating ferroelectric memory
Park et al. Impact of electrodes on the ferroelectric properties
JP5656966B2 (ja) 電界効果トランジスタ及びその製造方法
KR20220169882A (ko) 박막 구조체, 이를 포함하는 커패시터 및 반도체 소자, 및 이의 제조방법
KR100498608B1 (ko) 강유전체 캐패시터 제조 방법
JP5575864B2 (ja) 強誘電体材料層の製造方法、薄膜トランジスタ及び圧電式インクジェットヘッド
JP2001102544A (ja) 薄膜キャパシタおよびその製造方法
JP2000311989A (ja) 強誘電体キャパシタ素子及び不揮発性半導体記憶素子

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees