TWI497571B - 不對稱磊晶及其應用方法 - Google Patents
不對稱磊晶及其應用方法 Download PDFInfo
- Publication number
- TWI497571B TWI497571B TW099138380A TW99138380A TWI497571B TW I497571 B TWI497571 B TW I497571B TW 099138380 A TW099138380 A TW 099138380A TW 99138380 A TW99138380 A TW 99138380A TW I497571 B TWI497571 B TW I497571B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- gate structure
- epitaxial growth
- ion implantation
- semiconductor substrate
- Prior art date
Links
- 238000000407 epitaxy Methods 0.000 title description 2
- 238000000034 method Methods 0.000 claims description 56
- 238000005468 ion implantation Methods 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 49
- 239000004065 semiconductor Substances 0.000 claims description 33
- 125000006850 spacer group Chemical group 0.000 claims description 33
- 230000005669 field effect Effects 0.000 claims description 28
- 150000002500 ions Chemical class 0.000 claims description 13
- 239000012212 insulator Substances 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims 2
- 229910052732 germanium Inorganic materials 0.000 description 22
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 22
- 239000004020 conductor Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 8
- 239000007943 implant Substances 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229960001866 silicon dioxide Drugs 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本發明大體而言係關於半導體元件製造之領域，且特定言之係關於經由不對稱磊晶生長製造場效電晶體之方法。
在各種積體電路組件之尺寸不斷縮小之情況下，諸如場效電晶體(field-effect transistors;FETs)之電晶體隨著時間之推移已在效能及功率消耗兩方面經歷顯著改良。此等改良很大程度上可歸因於其中使用之組件之尺寸的減小，該等組件尺寸之減小通常轉而使電晶體減小電容、電阻及增加通過電流(through-put current)。然而，由此類型之「典型」縮減(在元件尺寸方面)帶來的效能改良最近遇到障礙，且在一些情況下當該縮減超過某一點時由於增大之洩漏電流及與元件尺寸之持續減小相關聯的不可避免變異性而受到挑戰。
通常，積體電路之功率消耗及效能源於且取決於積體電路可含有之組件(諸如電氣接面、導線)之電容、電阻及洩漏電流，以及介電材料之性質等等。在場效電晶體之例子中，已發現尤其汲極側之電容及源極側之電阻很大程度上促成該FET之整體效能，且該汲極側之電容減小及該源極側之電阻減小可有助於進一步改良該FET之效能。
本發明之實施例提供一種形成不對稱場效電晶體之方法。該方法包括在一半導體基板之上形成一閘極結構，該閘極結構包括一閘極堆疊及鄰近於該閘極堆疊之側壁的間隔物，且具有一第一側及與該第一側相對之一第二側；在該基板中自該閘極結構之該第一端執行傾斜離子植入，藉此形成鄰近於該第一端之一離子植入區，其中該閘極結構防止該傾斜離子植入到達鄰近於該閘極結構之該第二端的該基板；及在該基板上於該閘極結構之該第一端及該第二端處執行磊晶生長。
在一個實施例中，執行磊晶生長以在該閘極結構之該第二端中建立一源極(或源極擴展)區且在該閘極結構之該第一端中建立一汲極(或汲極擴展)區，由該磊晶生長形成之該源極區具有高於由該磊晶生長形成之該汲極區之一高度。在一實施例中，該源極區及該汲極區在該閘極結構之該第一端及該第二端處覆蓋該等間隔物端之至少一部分。
根據一實施例，該方法進一步包括在執行該傾斜離子植入之前，在該閘極結構之該第一端及該第二端中建立凹陷。在一個態樣中，該離子植入區形成於該等凹陷之一頂表面上。
在另一實施例中，執行磊晶生長包括在該閘極結構之該第一端中生長一汲極區且在該閘極結構之該第二端中生長一源極區，該汲極區具有低於該源極區之高度的一高度。在一實施例中，該基板為一絕緣體上矽(silicon-on-insulator;SOI)基板，且該方法進一步包括在該源極區及該汲極區中執行離子植入，其中該離子植入建立一PN接面，該PN接面向下延伸且接觸該SOI基板內部之一絕緣層。在另一實施例中，執行傾斜離子植入包括在鄰近於該閘極結構之該第一端之一區域中、在大體上接近於該基板之一表面處將As或BF2
之離子植入至該基板中。
在下文之詳細描述中，闡述許多具體細節以提供對本發明之各種實施例之透徹理解。然而，應理解可以在沒有該等具體細節之情況下實踐本發明之實施例。
為了避免使本發明之本質及/或實施例之介紹難以理解，在下文之詳細描述中，可能已將此技術中已知之一些處理步驟及/或操作組合在一起以用於介紹及/或用於說明之目的，且在一些實例中可能未對該等處理步驟及/或操作進行詳細描述。在其他實例中，可能不會對此技術中已知之一些處理步驟及/或操作進行描述。另外，為了避免使本發明之本質及/或實施例之描述難以理解，可能未對一些熟知的元件處理技術進行詳細描述，且在一些實例中，該等元件處理技術可參考其他公開論文、專利及/或專利申請案。應理解，下文之描述更集中於本發明之各種實施例之區別性特徵及/或要素。
第1圖為根據本發明之一實施例形成具有不對稱凸起高度之源極/汲極的場效電晶體(FET)之方法的示範性圖示。例如，該方法可包括提供半導體基板110，隨後在該半導體基板上可形成一或多個場效電晶體以具有不對稱凸起高度的源極/汲極。半導體基板110可為例如矽基板、絕緣體上矽(SOI)基板或可被視為適合於在其上形成半導體元件的任何其他基板。如在第1圖的實例中，半導體基板110圖示為包括第一矽層111、在矽層111之上的絕緣層112及在絕緣層112之上的第二矽層113。絕緣層112可由二氧化矽(silicon-dioxide;SiO2
)、氮化矽或任何其他絕緣材料製成，且第二矽層113因為形成於絕緣體112之上，所以可稱為絕緣體上矽(SOI)層。
接著，為了形成具有不對稱凸起高度的源極/汲極之場效電晶體100，該方法可包括藉由應用前端製程(front-end-of-line;FEOL)技術之一或多個製程將閘極堆疊120形成於基板110之上。閘極堆疊120可包括至少一閘極介電層、一閘極導體層121及一硬遮罩層122。硬遮罩層122(諸如氮化矽(silicon-nitride;SiN)硬遮罩)可形成於閘極導體121之上，以在形成FET 100之源極/汲極之後續步驟期間防止矽在閘極導體121(其亦可能為矽)之上的潛在磊晶生長。在形成閘極堆疊120後，間隔物131及間隔物132可形成於閘極堆疊120之端壁處。形成間隔物131及間隔物132以界定例如閘極堆疊120之左端及閘極堆疊120之右端的區域，其中可以分別形成FET 100之源極及汲極，如下文更詳細地描述。
此處，值得注意的是，熟習此項技術者將瞭解如在上文所描述且在下文更詳細地描述之本發明之實施例並非限於形成FET之不對稱源極/汲極的上述態樣。除FET之源極/汲極之外，本發明之實施例可類似地應用於其他領域，諸如應用於形成不對稱源極/汲極擴展。例如在上述實例中，當間隔物131及間隔物132形成為具有大體上薄的厚度之偏移間隔物時，下文描述之製程可類似地應用於形成FET 100之不對稱源極/汲極擴展，以作為FET 100之不對稱源極/汲極的替代或補充。然而，在下文中，為了避免使本發明之本質難以理解，下文之描述將主要集中於形成場效電晶體之不對稱源極/汲極。
第2圖為根據本發明之另一實施例形成具有不對稱凸起高度的源極/汲極之場效電晶體之方法的示範性圖示。例如，在形成如第1圖所示之在端壁處具有間隔物131及間隔物132之閘極堆疊120後，該方法可包括自FET 100之汲極端執行傾斜離子植入170。在一個態樣中，在閘極堆疊120功能如屏蔽遮罩之情況下，傾斜離子植入170可僅在矽層113之汲極區中之閘極堆疊120的右端建立植入區114。例如，在閘極堆疊之高度為例如50 nm(其對於20 nm及/或30 nm之節點應用而言為典型的)之情況下，具有大於約45度之角度(自基板110之一法線量測)之傾斜離子植入170可足以在閘極堆疊120之左端區域(亦即，矽層113之源極區)中引起極少的離子植入或幾乎不引起離子植入。在離子植入期間，在閘極堆疊120之上的硬遮罩層122亦可變成植入層且在第2圖中圖示為區域123。
根據一個實施例，可以使用諸如As及/或BF2
之類型的離子執行植入，該等離子可有效地抑制矽在其上磊晶生長。另外，可以藉由適當地控制在該植入製程中使用之離子之能階而僅在矽層113之頂表面周圍淺度地執行該植入，在該頂表面上可在後續步驟中執行磊晶生長。
第3圖為根據本發明之另一實施例形成具有不對稱凸起高度的源極/汲極之場效電晶體之方法的示範性圖示。在如第2圖所示之傾斜離子植入之後，該方法可包括執行例如矽鍺(silicon-germanium;SiGe)、碳化矽(silicon-carbide;SiC)或其他適合的原位摻雜材料(取決於所形成之電晶體的類型，pFET或nFET)之磊晶生長，以形成FET 100之源極及汲極。更特定言之，與直接在矽層113之上執行磊晶生長所在之閘極堆疊120的左端區域相比，在由傾斜離子植入170對下方表面材料114進行預處理所在之閘極堆疊120之右端區域中，可以顯著地降低磊晶生長180之速率。因此，汲極區141可形成於表面114之上。汲極區141可具有大體上比源極區142低之高度(輪廓)，源極區142在同一磊晶生長期間形成在閘極堆疊120之左端。汲極區141之較低的高度降低在該汲極端之「轉移」或「邊緣」電容，而源極區142之相對較高之高度減少在該源極端之外電阻，兩者藉由增加其操作速度來幫助改良FET 100之效能。在間隔物131及間隔物132皆為偏移間隔物之情況下，亦可形成不對稱源極/汲極擴展區。
可以在形成不對稱源極/汲極區之前或之後，使用熟知的FEOL製程有規則地形成可成為FET 100之部分的其他組件。因此為了避免使本發明之真實本質難以理解，在下文中省略對其形成之詳細描述。
第4圖為根據本發明之一實施例形成具有不對稱源極/汲極之場效電晶體之方法的示範性圖示。在該實施例中，例如，該方法可包括最初提供一半導體基板，該半導體基板可具有例如一「箱」結構，該「箱」結構包括絕緣層211(例如，SiO2
箱層)及絕緣體上矽(SOI)層212。SOI層212(或矽層212)可取決於欲形成於其上之FET 200之類型(pFET或nFET)用p型摻雜劑或n型摻雜劑輕微地摻雜。另外，淺溝槽絕緣STI213可形成於SOI層212內部、FET 200周圍，以將FET 200與可在同一基板上形成之鄰近的主動及/或被動元件隔離。
接著，該方法可包括在SOI層212之上形成閘極堆疊220。閘極堆疊220可包括閘極介電層、閘極導體層221及硬遮罩層222，例如在其上之氮化矽SiN)層。可形成SiN硬遮罩層222以在磊晶生長源極及/或汲極之後續步驟中防止矽在閘極導體221之上的磊晶生長。接著可鄰近於閘極堆疊220之端壁形成間隔物231及間隔物232。可在矽層212內部形成源極/汲極擴展214，源極/汲極擴展214通常代表在間隔物231及間隔物232下方且接近於閘極堆疊220之摻雜區214。
第5圖為根據本發明之另一實施例形成具有不對稱源極/汲極之場效電晶體之方法的示範性圖示。例如，該方法之實施例可包括使用間隔物231及間隔物232作為遮罩來執行對源極區及汲極區之蝕刻，藉此在矽層212內部建立凹陷區215。可以經由反應性離子蝕刻(RIE)製程或任何其他可用的蝕刻製程來進行對源極區及汲極區之蝕刻。凹陷區215之深度通常比源極/汲極擴展214深且限制在間隔物231/232與STI 213之間。
第6圖為根據本發明之另一實施例形成具有不對稱源極/汲極之場效電晶體之方法的示範性圖示。在建立如第5圖所示之凹陷之源極及汲極區215之後，該方法之實施例可包括執行傾斜離子植入270以建立在閘極堆疊220之汲極端、位於矽層212內部之離子植入區216。在離子植入製程270期間，閘極堆疊220可用作屏蔽遮罩，且在對於20 nm及/或30 nm之節點應用以某一角度或大於某一角度之角度(諸如約45度)執行植入之情況下，閘極堆疊220左端之源極區可經歷極少離子植入或不經歷離子植入。可使用可有效地抑制矽在其上磊晶生長之類型的離子(諸如，藉由使用As及/或BF2
之離子)來執行該植入。另外，可僅在矽層212之頂表面周圍淺度地執行該植入，從而在閘極堆疊220之右端建立凹陷區215中之離子植入區216的頂表面。同時，由於離子植入，硬遮罩層222亦可成為離子植入區223。
第7圖為根據本發明之另一實施例形成具有不對稱源極/汲極之場效電晶體之方法的示範性圖示。在如第6圖所示之閘極堆疊220之汲極端執行離子植入之後，該方法可包括在閘極堆疊220之左端及右端之凹陷區215中執行例如矽鍺(SiGe)材料的磊晶生長280以形成汲極區241及源極區242。另外，應瞭解本發明之實施例並非受限於上述態樣及其他材料，諸如，取決於所形成之FET之類型，可在該磊晶生長中使用碳化矽。
根據一個實施例，因為在汲極區241中磊晶生長執行於離子植入區216之上，所以可抑制區域216上之矽鍺之生長速率顯著慢於源極區242上之磊晶生長，從而建立具有小於形成於閘極堆疊220之左端的矽鍺層242之高度的矽鍺層241。在一個實施例中，矽鍺層241經形成以至少部分地與間隔物231下方之汲極擴展區214重疊。
第8圖為根據本發明之另一實施例形成具有不對稱源極/汲極之場效電晶體之方法的示範性圖示。例如，在用於形成汲極區241及源極區242之矽鍺的磊晶生長之後，該方法可包括在區域241及區域242中執行離子植入290以形成FET 200之源極及汲極。根據本發明之一個實施例，因為汲極區241具有在厚度上較低之輪廓(與源極區242相比)，所以離子植入290可建立P-N接面輪廓251，P-N接面輪廓251較深地延伸至矽層212中且可能接觸絕緣層211。P-N接面輪廓251使汲極241下方幾乎沒有洩漏電流通過，且引起接面電容減少，藉此改良FET 200之效能。根據另一實施例，該方法可建立在厚度上具有相對較高之輪廓(與汲極區241相比)的源極區242，源極區242因此具有減小的電阻，藉此改良FET 200之效能。在源極區242中之P-N接面輪廓252可較淺地延伸至矽層212中，且在一些實例中可形成於源極區242之矽鍺內部。
第9圖為根據本發明之一實施例執行離子植入之磊晶生長速率相對於劑量之測試結果的示例性圖示。大多數測試係使用As摻雜劑在n型FET(nFET)上且在約6千電子伏特(kilo-electron-volt;KeV)之能階下進行的。自第9圖可明顯看出磊晶生長速率受到影響，因此在離子植入期間可藉由控制所使用劑量之含量來有效地控制磊晶生長速率。例如，當劑量自約1×1015
/cm2
加倍至約2×1015
/cm2
時，生長速率可從約60 nm顯著地降低至約20 nm，且當劑量增加至例如約4×1015
/cm2
時，生長速率可進一步降低。第9圖中圖示之實驗測試結果可經由速率校準而應用於控制如第7圖所示之FET 200之磊晶生長的源極區242及汲極區241之厚度的相對差異。
雖然本文已圖示且描述了本發明之某些特徵結構，但是一般技術者現將意識到許多修改、替代、改變及均等物。因此，應理解附加申請專利範圍意欲涵蓋落入本發明之精神內的所有此等修改及改變。
100．．．場效電晶體(field-effect transistor;FET)
110．．．半導體基板/基板
111．．．第一矽層
112．．．絕緣層
113．．．第二矽層
114．．．植入區/下伏表面材料/表面
120．．．閘極堆疊
121．．．閘極導體層/閘極導體
122．．．硬遮罩層
123．．．區域
131．．．間隔物
132．．．間隔物
141．．．汲極區
142．．．源極區
170．．．傾斜離子植入
180．．．磊晶生長
200．．．FET
211．．．絕緣層
212．．．絕緣體上矽(silicon-on-insulator;SOI)層/矽層
213．．．淺溝槽絕緣(shallow trench insulation;STI)
214．．．源極/汲極擴展/汲極擴展區/摻雜區
215．．．凹陷區
216．．．離子植入區
220．．．閘極堆疊
221．．．閘極導體層/閘極導體
222．．．硬遮罩層
223．．．離子植入區
231．．．間隔物
232．．．間隔物
241．．．汲極區
242．．．源極區
251．．．P-N接面輪廓
252．．．P-N接面輪廓
270．．．傾斜離子植入/離子植入製程
280．．．磊晶生長
290．．．離子植入
自結合隨附圖式獲得之本發明之以上詳細描述可更充分地理解並瞭解本發明，其中：
第1圖為根據本發明之一實施例形成具有不對稱凸起高度的源極/汲極之場效電晶體之方法的示範性圖示；
第2圖為根據本發明之另一實施例形成具有不對稱凸起高度的源極/汲極之場效電晶體之方法的示範性圖示；
第3圖為根據本發明之另一實施例形成具有不對稱凸起高度的源極/汲極之場效電晶體之方法的示範性圖示；
第4圖為根據本發明之一實施例形成具有不對稱源極/汲極的場效電晶體之方法的示範性圖示；
第5圖為根據本發明之另一實施例形成具有不對稱源極/汲極的場效電晶體之方法的示範性圖示；
第6圖為根據本發明之另一實施例形成具有不對稱源極/汲極的場效電晶體之方法的示範性圖示；
第7圖為根據本發明之另一實施例形成具有不對稱源極/汲極的場效電晶體之方法的示範性圖示；
第8圖為根據本發明之另一實施例形成具有不對稱源極/汲極的場效電晶體之方法的示範性圖示；及
第9圖為根據本發明之一實施例執行離子植入之磊晶生長速率相對於劑量之測試結果的示例性圖示。
應瞭解，為了簡單且清楚地圖示，未必對圖式中之部件按比例繪製。例如，為了清楚起見，一些部件之尺寸可相對於其他部件進行誇示。
100．．．場效電晶體(field-effect transistor;FET)
110．．．半導體基板/基板
111．．．第一矽層
112．．．絕緣層
113．．．第二矽層
120．．．閘極堆疊
121．．．閘極導體層/閘極導體
122．．．硬遮罩層
131．．．間隔物
132．．．間隔物
Claims (18)
- 一種半導體製造之方法，其包含以下步驟：在一半導體基板之上形成一閘極結構，該閘極結構包含一閘極堆疊及鄰近於該閘極堆疊之端壁的多個間隔物，且該閘極結構具有一第一端及與該第一端相對之一第二端；在該半導體基板中自該閘極結構之該第一端執行傾斜離子植入，藉此形成鄰近於該第一端之一離子植入區，其中該閘極結構防止該傾斜離子植入到達鄰近於該閘極結構之該第二端的該半導體基板；及在該半導體基板上於該閘極結構之該第一端及該第二端處執行磊晶生長。
- 如請求項第1項之方法，其中執行該磊晶生長在該閘極結構之該第二端中建立一源極區且在該閘極結構之該第一端中建立一汲極區，由該磊晶生長形成之該源極區具有高於由該磊晶生長形成之該汲極區的高度。
- 如請求項第2項之方法，其中該源極區及該汲極區覆蓋該閘極結構之該第一端及該第二端處之該等間隔物側的至少一部分。
- 如請求項第1項之方法，其進一步包含：在執行該傾斜離子植入之前，在該閘極結構之該第一側及該第二側 中建立多個凹陷，其中該離子植入區形成於該等凹陷之一頂表面處。
- 如請求項第4項之方法，其中執行該磊晶生長包含以下步驟：在該閘極結構之該第一側中生長一汲極區且在該閘極結構之該第二側中生長一源極區，該汲極區具有低於該源極區之高度的高度；或其中該半導體基板為一絕緣體上矽(SOI)基板，其進一步包含以下步驟：在該源極區及該汲極區中執行離子植入，該離子植入建立一PN接面，該PN接面向下延伸且接觸該SOI基板內部之一絕緣層。
- 如請求項第1項之方法，其中該執行傾斜離子植入包含以下步驟：在鄰近於該閘極結構之該第一側之一區域中、在接近於該半導體基板之一表面處將As或BF2 之離子植入至該半導體基板中。
- 如請求項第1項之方法，其進一步包含以下步驟：在該磊晶生長之前，在該閘極堆疊之上形成一硬遮罩層且覆蓋該閘極堆疊，該硬遮罩防止該閘極堆疊之上的磊晶生長。
- 一種半導體製造之方法，其包含以下步驟：在一半導體基板之上形成一閘極結構，該閘極結構具 有一第一側及與該第一側相對之一第二側；自該閘極結構之該第一側執行傾斜離子植入，藉此在鄰近於該第一側之該半導體基板中形成一離子植入區，其中該閘極結構防止該傾斜離子植入到達鄰近於該閘極結構之該第二側的該半導體基板；及在該半導體基板上於該閘極結構之該第一側及該第二側處執行磊晶生長。
- 如請求項第8項之方法，其中該離子植入係以自該半導體基板之一法線量測大於45度的角度來執的，且該角度足夠大以確保鄰近於該閘極結構之該第二側之該半導體基板接收極少之離子植入或不接收離子植入。
- 如請求項第8項之方法，其中該執行磊晶生長在該閘極結構之該第一側中建立一第一區域且在該閘極結構之該第二側中建立一第二區域，由該磊晶生長形成之該第二區域具有厚於由該磊晶生長形成之該第一區域之厚度的一厚度。
- 如請求項第10項之方法，其中該第一區域為一場效電晶體之一汲極區且該第二區域為一場效電晶體之一源極區；或其中該第一區域為一場效電晶體之一汲極擴展區且該第二區域為一場效電晶體之一源極擴展區。
- 如請求項第11項之方法，其中該源極區及該汲極區覆蓋在該閘極結構之該第一側及該第二側處形成之多個間隔物側的至少一部分。
- 如請求項第8項之方法，其進一步包含以下步驟：在執行該傾斜離子植入之前，在該半導體基板中於該閘極結構之該第一側及該第二側處建立多個凹陷，該等凹陷具有低於該閘極結構之一頂表面，其中該離子植入區形成於該等凹陷之該頂表面處。
- 如請求項第13項之方法，其中執行該磊晶生長包含以下步驟：在該閘極結構之該第一側中生長一汲極區且在該閘極結構之該第二側中生長一源極區，該汲極區具有低於該源極區之高度的高度；或其中該半導體基板為一絕緣體上矽(SOI)基板，其進一步包含以下步驟：在該源極區及該汲極區中執行離子植入，該離子植入建立一PN接面，該PN接面向下延伸且接觸該SOI基板內部之一絕緣層。
- 如請求項第8項之方法，其中該執行傾斜離子植入包含以下步驟：在鄰近於該閘極結構之該第一側之一區域中、在接近於該半導體基板之一表面處將As或BF2 之離子植入至該半導體基板中。
- 一種半導體結構，其包含：一閘極結構，其在一半導體基板之上，該閘極結構具有一閘極堆疊及在該閘極結構之第一側及第二側處之多個間隔物；一第一磊晶生長區，其在該閘極結構之該第一側處具有一第一厚度；及一第二磊晶生長區，其在該閘極結構之該第二側處具有一第二厚度，其中該第二厚度厚於該第一厚度，且該第一磊晶生長區形成於一離子植入區之上，以及其中該第一磊晶生長區及該第二磊晶生長區分別為一場效電晶體之汲極擴展區及源極擴展區，且覆蓋該閘極結構之該第一側及該第二側處之該等間隔物側的至少一部分。
- 如請求項第16項之半導體結構，其中該第一磊晶生長區形成於使用As或BF2 離子植入之該離子植入區之上。
- 如請求項第16項之半導體結構，其中該第一磊晶生長區及該第二磊晶生長區分別為一場效電晶體之汲極區及源極區，且形成於在該閘極結構之左側及右側之該半導體基板中建立的凹陷中；或其中該半導體基板為一絕緣體上矽(SOI)基板，且其中形成於該汲極區內部之一PN接面向下延伸且接觸該SOI基板內部之一絕緣層。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/614,699 US7989297B2 (en) | 2009-11-09 | 2009-11-09 | Asymmetric epitaxy and application thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201131617A TW201131617A (en) | 2011-09-16 |
| TWI497571B true TWI497571B (zh) | 2015-08-21 |
Family
ID=43970625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099138380A TWI497571B (zh) | 2009-11-09 | 2010-11-08 | 不對稱磊晶及其應用方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7989297B2 (zh) |
| CN (1) | CN102893380B (zh) |
| DE (1) | DE112010004330B4 (zh) |
| GB (1) | GB2487870B (zh) |
| TW (1) | TWI497571B (zh) |
| WO (1) | WO2011056336A2 (zh) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8772874B2 (en) | 2011-08-24 | 2014-07-08 | International Business Machines Corporation | MOSFET including asymmetric source and drain regions |
| KR20140042460A (ko) * | 2012-09-28 | 2014-04-07 | 삼성전자주식회사 | 반도체 소자 |
| US9620506B2 (en) * | 2013-05-31 | 2017-04-11 | Stmicroelectronics, Inc. | Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon region |
| US9620507B2 (en) | 2013-05-31 | 2017-04-11 | Stmicroelectronics, Inc. | Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon-germanium region |
| US9882125B2 (en) * | 2015-02-11 | 2018-01-30 | Globalfoundries Singapore Pte. Ltd. | Selector device for a non-volatile memory cell |
| US9391204B1 (en) * | 2015-03-12 | 2016-07-12 | International Business Machines Corporation | Asymmetric FET |
| KR102310076B1 (ko) | 2015-04-23 | 2021-10-08 | 삼성전자주식회사 | 비대칭 소스/드레인 포함하는 반도체 소자 |
| US10026830B2 (en) | 2015-04-29 | 2018-07-17 | Stmicroelectronics, Inc. | Tunneling field effect transistor (TFET) having a semiconductor fin structure |
| US10049942B2 (en) | 2015-09-14 | 2018-08-14 | Globalfoundries Inc. | Asymmetric semiconductor device and method of forming same |
| CN106876460B (zh) * | 2015-12-11 | 2019-11-01 | 中芯国际集成电路制造(上海)有限公司 | 具有不对称结构的晶体管的形成方法 |
| JP2018125518A (ja) * | 2017-02-03 | 2018-08-09 | ソニーセミコンダクタソリューションズ株式会社 | トランジスタ、製造方法 |
| CN108987399A (zh) * | 2017-06-05 | 2018-12-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN109638010B (zh) | 2017-10-09 | 2021-09-14 | 联华电子股份有限公司 | 射频切换装置以及其制作方法 |
| US10832975B2 (en) | 2018-06-12 | 2020-11-10 | International Business Machines Corporation | Reduced static random access memory (SRAM) device foot print through controlled bottom source/drain placement |
| TWI788487B (zh) * | 2018-12-21 | 2023-01-01 | 聯華電子股份有限公司 | 半導體元件 |
| US11355342B2 (en) * | 2019-06-13 | 2022-06-07 | Nanya Technology Corporation | Semiconductor device with reduced critical dimensions and method of manufacturing the same |
| US11075268B2 (en) | 2019-08-15 | 2021-07-27 | Globalfoundries U.S. Inc. | Transistors with separately-formed source and drain |
| US11362178B2 (en) | 2019-11-07 | 2022-06-14 | Globalfoundries U.S. Inc. | Asymmetric source drain structures |
| US11239366B2 (en) | 2020-01-30 | 2022-02-01 | Globalfoundries U.S. Inc. | Transistors with an asymmetrical source and drain |
| US11177385B2 (en) * | 2020-02-04 | 2021-11-16 | Globalfoundries U.S. Inc. | Transistors with a hybrid source or drain |
| US11205701B1 (en) * | 2020-06-11 | 2021-12-21 | Globalfoundries U.S. Inc. | Transistors with sectioned extension regions |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124276A (en) * | 1989-08-29 | 1992-06-23 | Kabushiki Kaisha Toshiba | Filling contact hole with selectively deposited EPI and poly silicon |
| US20090020830A1 (en) * | 2007-07-16 | 2009-01-22 | Anderson Brent A | Asymmetric field effect transistor structure and method |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5115296A (en) * | 1991-01-14 | 1992-05-19 | United Microelectronics Corporation | Preferential oxidization self-aligned contact technology |
| KR0136932B1 (ko) * | 1994-07-30 | 1998-04-24 | 문정환 | 반도체 소자 및 그의 제조방법 |
| US6383849B1 (en) * | 1996-06-29 | 2002-05-07 | Hyundai Electronics Industries Co., Ltd. | Semiconductor device and method for fabricating the same |
| US6306712B1 (en) * | 1997-12-05 | 2001-10-23 | Texas Instruments Incorporated | Sidewall process and method of implantation for improved CMOS with benefit of low CGD, improved doping profiles, and insensitivity to chemical processing |
| US6368926B1 (en) * | 2000-03-13 | 2002-04-09 | Advanced Micro Devices, Inc. | Method of forming a semiconductor device with source/drain regions having a deep vertical junction |
| US7064399B2 (en) * | 2000-09-15 | 2006-06-20 | Texas Instruments Incorporated | Advanced CMOS using super steep retrograde wells |
| KR100438788B1 (ko) * | 2002-06-12 | 2004-07-05 | 삼성전자주식회사 | 반도체 장치 및 그의 제조방법 |
| DE102004042156B4 (de) * | 2004-08-31 | 2010-10-28 | Advanced Micro Devices, Inc., Sunnyvale | Transistor mit asymmetrischem Source/Drain- und Halo- Implantationsgebiet und Verfahren zum Herstellen desselben |
| JP5172083B2 (ja) * | 2004-10-18 | 2013-03-27 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法、並びにメモリ回路 |
| KR100552825B1 (ko) * | 2004-12-23 | 2006-02-21 | 동부아남반도체 주식회사 | 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성방법 |
| KR20060072411A (ko) * | 2004-12-23 | 2006-06-28 | 동부일렉트로닉스 주식회사 | 에피택셜 공정을 이용한 반도체 소자의 제조 방법 |
| DE102005009023B4 (de) * | 2005-02-28 | 2011-01-27 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Herstellen einer Gateelektrodenstruktur mit asymmetrischen Abstandselementen und Gateestruktur |
| US7465976B2 (en) * | 2005-05-13 | 2008-12-16 | Intel Corporation | Tunneling field effect transistor using angled implants for forming asymmetric source/drain regions |
| US7329596B2 (en) * | 2005-10-26 | 2008-02-12 | International Business Machines Corporation | Method for tuning epitaxial growth by interfacial doping and structure including same |
| JP4658977B2 (ja) * | 2007-01-31 | 2011-03-23 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| US7598128B2 (en) * | 2007-05-22 | 2009-10-06 | Sharp Laboratories Of America, Inc. | Thin silicon-on-insulator double-diffused metal oxide semiconductor transistor |
| US7915670B2 (en) * | 2007-07-16 | 2011-03-29 | International Business Machines Corporation | Asymmetric field effect transistor structure and method |
-
2009
- 2009-11-09 US US12/614,699 patent/US7989297B2/en active Active
-
2010
- 2010-10-05 WO PCT/US2010/051383 patent/WO2011056336A2/en active Application Filing
- 2010-10-05 CN CN201080050625.9A patent/CN102893380B/zh active Active
- 2010-10-05 GB GB1207819.2A patent/GB2487870B/en active Active
- 2010-10-05 DE DE112010004330.2T patent/DE112010004330B4/de active Active
- 2010-11-08 TW TW099138380A patent/TWI497571B/zh active
-
2011
- 2011-04-06 US US13/080,702 patent/US8198673B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124276A (en) * | 1989-08-29 | 1992-06-23 | Kabushiki Kaisha Toshiba | Filling contact hole with selectively deposited EPI and poly silicon |
| US20090020830A1 (en) * | 2007-07-16 | 2009-01-22 | Anderson Brent A | Asymmetric field effect transistor structure and method |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102893380A (zh) | 2013-01-23 |
| GB2487870A (en) | 2012-08-08 |
| CN102893380B (zh) | 2017-03-01 |
| WO2011056336A2 (en) | 2011-05-12 |
| DE112010004330T5 (de) | 2012-09-06 |
| US20110108918A1 (en) | 2011-05-12 |
| TW201131617A (en) | 2011-09-16 |
| US20110180872A1 (en) | 2011-07-28 |
| GB2487870B (en) | 2013-12-25 |
| GB201207819D0 (en) | 2012-06-13 |
| US7989297B2 (en) | 2011-08-02 |
| DE112010004330B4 (de) | 2014-03-06 |
| US8198673B2 (en) | 2012-06-12 |
| WO2011056336A3 (en) | 2011-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI497571B (zh) | 不對稱磊晶及其應用方法 | |
| US10050126B2 (en) | Apparatus and method for power MOS transistor | |
| US7855118B2 (en) | Drive current increase in transistors by asymmetric amorphization implantation | |
| US7208397B2 (en) | Transistor having an asymmetric source/drain and halo implantation region and a method of forming the same | |
| JP3544833B2 (ja) | 半導体装置及びその製造方法 | |
| TWI449111B (zh) | 利用補償摻雜之半導體裝置雜訊降低 | |
| US7354839B2 (en) | Gate structure and a transistor having asymmetric spacer elements and methods of forming the same | |
| JP3495257B2 (ja) | 半導体デバイスの製造方法 | |
| US7670896B2 (en) | Method and structure for reducing floating body effects in MOSFET devices | |
| JP2001102582A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| US8710549B2 (en) | MOS device for eliminating floating body effects and self-heating effects | |
| KR20070065902A (ko) | 서로 다른 결정 방향을 갖는 실리콘층을 구비한실리콘-온-절연막 반도체 소자 및 실리콘-온-절연막 반도체소자를 형성하는 방법 | |
| US20120267724A1 (en) | Mos semiconductor device and methods for its fabrication | |
| JP3742845B2 (ja) | ダブルゲート構造を持つｓｏｉ素子の製造方法及びその製造方法で製造されたダブルゲート構造を持つｓｏｉ素子 | |
| CN104465760A (zh) | 半导体器件 | |
| US6495887B1 (en) | Argon implantation after silicidation for improved floating-body effects | |
| US8933512B2 (en) | MOSFET and method for manufacturing the same | |
| KR100763230B1 (ko) | 반도체 소자용 매몰 웰 | |
| US10096551B2 (en) | Electronic component of integrated circuitry and a method of forming a conductive via to a region of semiconductor material | |
| KR101063567B1 (ko) | Ｍｏｓ 디바이스 및 그 제조방법 | |
| JP2009266868A (ja) | Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法 | |
| KR20080081550A (ko) | 모스펫 소자 및 그의 제조방법 | |
| JP2931568B2 (ja) | 半導体装置およびその製造方法 | |
| JP3910301B2 (ja) | 半導体装置及びその製造方法 | |
| KR20120120038A (ko) | 모스 반도체 디바이스 및 그 제조 방법 |