TWI485764B - And a manufacturing apparatus for a laminated semiconductor device - Google Patents

And a manufacturing apparatus for a laminated semiconductor device Download PDF

Info

Publication number
TWI485764B
TWI485764B TW101129415A TW101129415A TWI485764B TW I485764 B TWI485764 B TW I485764B TW 101129415 A TW101129415 A TW 101129415A TW 101129415 A TW101129415 A TW 101129415A TW I485764 B TWI485764 B TW I485764B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
adhesive layer
semiconductor
wafer
chuck
Prior art date
Application number
TW101129415A
Other languages
English (en)
Other versions
TW201314759A (zh
Inventor
Atsushi Yoshimura
Shoko Omizo
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201314759A publication Critical patent/TW201314759A/zh
Application granted granted Critical
Publication of TWI485764B publication Critical patent/TWI485764B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
    • Y10T156/1702—For plural parts or plural areas of single part
    • Y10T156/1744—Means bringing discrete articles into assembled relationship

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

積層型半導體裝置之製造方法及製造裝置
本發明之實施形態係關於積層型半導體裝置之製造方法與製造裝置。
本申請案係主張2011年9月1日申請之日本專利申請第2011-190810號之優先權。該日本專利申請案之全部內容於本申請案中加以援用。
近年來，為實現半導體裝置之小型化及高密度安裝化，於一個封裝內，積層複數個半導體晶片並密封之堆疊型多片封裝係被實用化。如堆疊型多片封裝之積層型半導體裝置係藉由於配線基板或引線框架等之電路基材上按序使複數個半導體晶片積層而構成。半導體晶片之積層係一般使用形成於半導體晶片之電路面(表面)相反側之非電路面(背面)之接著劑層來進行。
於該情形時，因形成於半導體晶片之電路面之表面保護膜、與形成於非電路面之接著劑層係變得必須，故無法避免複數個半導體晶片積層時之積層厚度變厚。對於此點，提案有令兼用作保護半導體晶片之電路面之表面保護膜與接著劑之表面保護膜兼接著劑層形成於半導體晶片之電路面，且使用該表面保護膜兼接著劑層來積層半導體晶片。若利用表面保護膜兼接著劑層，則因表面保護膜與接著劑層係以1層而構成，且其形成步驟亦在1個步驟中完成，故可減少積層型半導體裝置之積層厚度及製造成本。
於使用表面保護膜兼接著劑層之情形時，例如於半導體晶圓之表面上形成表面保護膜兼接著劑層後，藉由根據晶片形狀來切斷半導體晶圓，而製作具有表面保護膜兼接著劑層之半導體晶片。在積層此種半導體晶片時，為應用按序拾取半導體晶片並積層之通常之積層步驟，謀求保持半導體晶片間之接著可靠性，且抑制拾取半導體晶片之吸著夾頭自半導體晶片之脫離不良等。
本發明所欲解決之課題係提供一種將表面保護膜兼接著劑層應用於半導體晶片之積層時，可保持半導體晶片間之接著可靠性，且能抑制因吸著夾頭自半導體晶片之脫離不良等而產生不良之積層型半導體裝置之製造方法與製造裝置。
依據實施形態之積層型半導體裝置之製造方法係包括如下步驟：具備複數個晶片區域、及劃分該等區域之切割區域，且在複數個晶片區域之電路面上各自形成有電極焊墊之半導體晶圓之電路面上，形成感光性表面保護膜兼接著劑層；對感光性表面保護膜兼接著劑層進行曝光及顯影，而在感光性表面保護膜兼接著劑層上形成使電極焊墊及切割區域露出之開口部；在半導體晶圓之非電路面上貼附支持片，並且將半導體晶圓沿切割區域切斷，將複數個晶片區域單片化，從而製作具有上述感光性表面保護膜兼接著 劑層之半導體晶片；以吸著夾頭保持第1半導體晶片且從支持片上拾取後，將第1半導體晶片接著至電路基材上；以吸著夾頭保持第2半導體晶片且從支持片上拾取後，介隔形成於第1半導體晶片之電路面之第1感光性表面保護膜兼接著劑層，在經加熱之第1半導體晶片上配置第2半導體晶片，且將第1半導體晶片與第2半導體晶片接著；及將電路基材與第1及第2半導體晶片之電極焊墊電性連接。在此種積層型半導體裝置之製造方法中，吸著夾頭具有對第2半導體晶片之密著力低於第1半導體晶片及第2半導體晶片間之密著力之吸著面。
以下，關於實施形態之積層型半導體裝置之製造方法，參照圖式加以說明。
(第1實施形態)
圖1係表示第1實施形態之積層型半導體裝置之製造方法中，感光性表面保護膜兼接著劑層之形成步驟至半導體晶圓之切斷步驟之圖，圖2係表示第1實施形態之積層型半導體裝置之製造方法中，第1半導體晶片之拾取步驟至第2半導體晶片之接著步驟之圖。圖3係放大表示在圖1所示之積層型半導體裝置之製造方法中使用之半導體晶圓之_晶片區域及切割區域之圖，圖4係表示應用第1實施形態之製造方法來製作之半導體封裝之圖。
首先，如圖1(a)所示，於半導體晶圓1之電路面(表面)1a，形成具有感光性之表面保護膜兼接著劑層2。表面 保護膜兼接著劑層2係對半導體晶圓1之電路面1a整面均一地形成。半導體晶圓1具有複數個晶片區域X，且於各晶片區域X之電路面1a上形成有具有半導體電路及配線層等之半導體元件部(未圖示)。於複數個晶片區域X間分別設置有切割區域D。如下所述，半導體晶圓1係沿切割區域D被切斷。藉由切斷半導體晶圓1而將晶片區域X單片化，從而製作相當於複數個晶片區域X之複數個半導體晶片。
表面保護膜兼接著劑層2係保護晶片區域X之電路面(表面)1a，並且在基於晶片區域X將半導體晶片與其他半導體晶片積層時，作為接著劑發揮功能者。因表面保護膜兼接著劑層2具有感光性，故可在曝光、顯影步驟中圖案化。此種具有感光性之表面保護膜兼接著劑層2係應用具有可用於曝光、顯影步驟之感光性，且具有可將半導體晶片間接著之接著性等之苯酚樹脂或聚醯亞胺樹脂等之熱硬化性樹脂。表面保護膜兼接著劑層2亦可由具有感光性之熱塑性樹脂形成。
表面保護膜兼接著劑層2係藉由利用噴墨或旋塗等將例如具有感光性或接著性等之樹脂組成物(感光性接著劑樹脂組成物)塗佈於半導體晶圓1之電路面1a後，使該樹脂組成物之塗佈膜乾燥而形成。作為表面保護膜兼接著劑層2之形成材料，例舉有例如含有20~40質量%之苯酚樹脂、10質量%以下之感光劑、10質量%以下之界面活性劑、及30~80質量%之溶劑之樹脂組成物；或含有30~80質量%之苯酚樹脂、10質量%以下之感光劑、20~40質量%之交聯 劑、及10質量%以下之界面活性劑之樹脂組成物等。
在形成表面保護膜兼接著劑層2時，感光性接著劑樹脂組成物之黏度(塗佈時之黏度)較好在1 Pa．s(25℃)以下。雖亦取決於感光性接著劑樹脂組成物之塗佈方法，但藉由使用25℃時黏度為1 Pa．s以下之感光性接著劑樹脂組成物(液狀組成物)，可令表面保護膜兼接著劑層2之形成性提高，且抑制氣孔之產生等。液狀樹脂組成物之黏度係表示B型黏度計(JISK7117-2)所測定之值。乾燥後之表面保護膜兼接著劑層2中殘存之揮發成分量較好在30質量%以下，更好在15質量%以下。藉此，亦可抑制表面保護膜兼接著劑層2中之氣孔，進而抑制接觸曝光遮罩時產生之膜厚不均一等。
繼而，如圖1(b)所示，在使用具有期望之圖案之光罩(未圖示)將表面保護膜兼接著劑層2曝光後，藉由以因應表面保護膜兼接著劑層2之種類等之顯影液來進行顯影處理，使開口部3形成於表面保護膜兼接著劑層2上。具有感光性之表面保護膜兼接著劑層2亦可為負型及正型之任一者。於使用正型之表面保護膜兼接著劑層2之情形時，在顯影後進行後續之曝光並使之硬化，從而作為表面保護膜兼接著劑層2發揮功能。又，在應用熱硬化性樹脂來作為表面保護膜兼接著劑層2之情形時，較好在半導體晶圓1之切斷步驟前對其進行熱處理(例如120℃×1小時)，使之成半硬化狀態(B平台狀態)。
開口部3係以使半導體晶圓1之切割區域D露出之方式而 形成。進而，於各晶片區域X之電路面如圖3所示設置有電極焊墊4。電極焊墊4係作為其他半導體晶片或配線基板與引線框架等之電路基材之連接部。因此，表面保護膜兼接著劑層2係除切割區域D以外，亦形成使電極焊墊4露出之開口部3。圖3中，電極焊墊4係沿基於晶片區域X之一個半導體晶片之外形邊而配置。
該實施形態之製造方法中，因使用具有感光性之表面保護膜兼接著劑層2，故在具有複數個晶片區域X之半導體晶圓1之表面整體形成表面保護膜兼接著劑層2後，可以曝光、顯影步驟來形成開口部3，從而使切割區域D及電極焊墊4露出。藉由使切割區域D露出，可抑制後續步驟之半導體晶圓1之切斷步驟中，切割刀片之堵塞及隨之而生之碎屑，進而樹脂之飛散所引起之不良等。進而，藉由使電極焊墊4露出，可穩定地實施與電路基材之電性連接步驟。
繼而，如圖1(c)所示，在半導體晶圓1上，自電路面1a側形成有槽5。槽5係藉由將因開口部3而除去表面保護膜兼接著劑層2之切割區域D以具有因應其寬之刃厚之刀片進行切削而形成。槽5之深度係設定成與半導體晶圓1之厚度相比較淺，且與半導體晶片完成時之厚度相比較深。半導體晶圓1上形成有半切斷狀態之槽5。槽5係亦可以蝕刻等而形成。藉由使此種深度之槽(切割槽)5形成於半導體晶圓1上，而複數個晶片區域X係在因應各半導體晶片之完成厚度之狀態下被區分。
如圖1(d)所示，在形成半切斷狀態之切割槽5後之半導 體晶圓1之電路面(表面)1a上，介隔表面保護膜兼接著劑層2貼附保護膠帶6。保護膠帶6係在後續步驟中對半導體晶圓1之非電路面(背面)1b進行研削時，保護半導體晶圓1之電路面1a，且在非電路面1b之研削步驟中維持晶片區域X單片化後之半導體晶圓1之形狀(晶圓形狀)者。作為保護膠帶6係可使用各種樹脂膠帶。
接著，如圖1(e)所示，對保護膠帶6所保持之半導體晶圓1之非電路面(背面)1b進行研削及研磨。半導體晶圓1之非電路面1b係例如使用磨削壓板進行機械性地研削，繼而使用研磨壓板來研磨(例如乾式拋光)。半導體晶圓1之非電路面1b之研削、研磨步驟係以由電路面1a側抵達所形成之切割槽5之方式而實施。如此，藉由對半導體晶圓1之非電路面1b進行研削，而各晶片區域X係被分割，從而單片化。
如圖1(e)所示，複數個晶片區域X係分別被單片化，藉此製作複數個半導體晶片7。其中，半導體晶圓1之整體形狀係因被保護膠帶6所保持，故維持有晶圓形狀。單片化之半導體晶片7之表面係分別設置有表面保護膜兼接著劑層2。表面保護膜兼接著劑層2係以使設置於半導體晶片7之電極焊墊4露出之方式而形成。此後，如圖1(f)所示，在具有經單片化之半導體晶片7之半導體晶圓1之非電路面1b上貼附拾取用之支持片8後，將保護膠帶6剝離。
如圖1(f)所示，複數個半導體晶片7係利用貼附於半導體晶圓1之非電路面1b之支持片8來維持晶圓形狀。具有複數個半導體晶片7，且整體利用支持片8來維持晶圓形狀之半 導體晶圓1係被送至後續步驟之拾取步驟。作為支持片8係例如使用紫外線硬化型黏著膠帶。紫外線硬化型黏著膠帶係在包含例如聚乙烯、或聚丙烯之聚烯烴樹脂、及包含聚氯乙烯樹脂等之基材片上，形成包含紫外線硬化型樹脂之黏著層之膠帶。
圖1(c)~(f)係表示半導體晶圓1之切斷步驟，即所謂先前之切割步驟。半導體晶圓1之切斷步驟係並非限定為先前之切割步驟，亦可應用通常之切割步驟。即，在具有形成有開口部3之表面保護膜兼接著劑層2之半導體晶圓1(圖1(b))之非電路面2b上，貼附兼用作切割膠帶之支持片。繼而，自半導體晶圓1之電路面1a側沿切割區域D，以刀片等對半導體晶圓1進行切斷。藉由此種切斷步驟，亦可切斷半導體晶圓1，從而製作複數個半導體晶片7。
繼而，如圖2(a)所示，準備經過上述表面保護膜兼接著劑層2之形成步驟至切斷步驟之半導體晶圓1，即具有貼附於支持片8之複數個半導體晶片7之半導體晶圓1，自支持片8按序拾取複數個半導體晶片7。半導體晶片7之拾取係在例如對支持片8照射紫外線，使黏著層硬化，並降低黏著力後實施。首先，以吸著夾頭9保持第1半導體晶片7A而自支持片8拾取。吸著夾頭9係具有吸著並保持半導體晶片7之吸著面9a。
自支持片8拾取之第1半導體晶片7A係被送至後續步驟之安裝步驟。在將第1半導體晶片7A搭載至電路基材時，如圖2(b)所示，如配線基板10之電路基材係載置於具有加熱 機構之平台(加熱平台)11上。搭載半導體晶片7之電路基材係不限於配線基板10，亦可為引線框架等。自支持片8拾取之第1半導體晶片7A係配置至加熱平台11上所載置之配線基板10之特定位置。配線基板10之晶片搭載位置係預先形成有接著劑層12。接著劑層12係藉由塗佈接著劑或貼附接著劑膜等而形成。
在將第1半導體晶片7A接著至配線基板10時，配線基板10係藉由加熱平台11預先加熱至特定溫度。加熱溫度係根據接著劑層12之接著溫度而設定。於以熱硬化性樹脂來構成接著劑層12之情形時，例如加熱至B平台之熱硬化性樹脂可加熱流動之溫度。接著，藉由將配線基板10上之接著劑層12加熱至特定溫度，且以吸著夾頭9將第1半導體晶片7A按壓至接著劑層12，而使第1半導體晶片7A接著於配線基板10。
接著，如圖2(c)所示，在第1半導體晶片7A上，接著有第2半導體晶片7B。首先，與圖2(a)所示之步驟相同，以吸著夾頭9保持並從支持片8拾取第2半導體晶片7B。自支持片8拾取之第2半導體晶片7B係被配置至第1半導體晶片7A之特定位置。第1半導體晶片7A與第2半導體晶片7B之接著係藉由形成於第1半導體晶片7A之電路面之第1表面保護膜兼接著劑層2A來實施。
在將第2半導體晶片7B接著至第1半導體晶片7A上時，將第1半導體晶片7A介隔配線基板10藉由加熱平台11加熱至特定溫度。加熱溫度係根據表面保護膜兼接著劑層2之 接著溫度而設定。以熱硬化性樹脂構成表面保護膜兼接著劑層2之情形，例如加熱至B平台之熱硬化性樹脂可加熱流動之溫度。接著，一面將搭載於配線基板10上之第1半導體晶片7A及第1表面保護膜兼接著劑層2A加熱至特定溫度，一面以吸著夾頭9將第2半導體晶片7B按壓至第1表面保護膜兼接著劑層2A，將第2半導體晶片7B接著至第1半導體晶片7A。
在將第1半導體晶片7A與第2半導體晶片7B接著時，藉由一面對第1表面保護膜兼接著劑層2A加熱一面加壓，而使半導體晶片7A、7B間之接著性提昇。即，可提昇第1表面保護膜兼接著劑層2A相對於第2半導體晶片7B之濡濕性，且可提高半導體晶片7A、7B間之接著可靠性。表面保護膜兼接著劑層2A之接著時黏度(加熱時黏度)較好在10~10000 Pa．s之範圍內，更好在10~3000 Pa．s之範圍內。藉由將半導體晶片7B按壓至具有此種接著時黏度之表面保護膜兼接著劑層2A，可提高半導體晶片7A、7B間之接著可靠性。
圖5係表示表面保護膜兼接著劑層2A之接著時黏度與半導體晶片7A、7B間之接著成功率(%)之關係。由圖5可明確，藉由加熱表面保護膜兼接著劑層2A，使接著時黏度在10000 Pa．s以下，可提昇表面保護膜兼接著劑層2A相對於半導體晶片7B之濡濕性，且可提高半導體晶片7A、7B間之接著可靠性。表面保護膜兼接著劑層2A之接著時黏度從接著可靠性等之觀點來看，更好為3000 Pa．s以下。若表面 保護膜兼接著劑層2A之接著時黏度過低，則可能因溶劑等之揮發成分發泡而形成氣泡，而有致使半導體晶片7B之位置偏離等之虞，故表面保護膜兼接著劑層2A之接著時黏度較好在10 Pa．s以上。表面保護膜兼接著劑層2A之接著時黏度係基於JIS K7244-10所定之黏度測定法而測定者。於該情形時，可使用動態黏彈性測定裝置(平行平板振動流變儀)來測定黏度。
然而，於第2半導體晶片7B之表面形成有第2表面保護膜兼接著劑層2B，且吸著夾頭9之吸著面9a係與第2表面保護膜兼接著劑層2B接觸，故可能因第2表面保護膜兼接著劑層2B之狀態或吸著夾頭9而有致使吸著夾頭9自第2半導體晶片7B之脫離性下降之虞。吸著夾頭9之脫離不良係使用表面保護膜兼接著劑層2之情形之特有之不良模式。即，在使用通常之表面保護膜(電路面)與接著劑層(非電路面)之情形時，即使在接著時加熱，亦無須擔心吸著夾頭接著於表面保護膜。
對此，本實施形態使吸著夾頭9之吸著面9a相對於第2半導體晶片7B之密著力低於第1半導體晶片7A與第2半導體晶片7B間之密著力。藉由使用具備具有此種相對於第2半導體晶片7B之密著力之吸著面9a之吸著夾頭9，在使第1半導體晶片7A與第2半導體晶片7B接著後，可防止吸著夾頭9產生所謂之接著至第2半導體晶片7B且無法脫離之吸著夾頭9之脫離不良。
吸著夾頭9之吸著面9a一般係藉由橡膠而形成。在令橡 膠製吸著面9a相對於半導體晶片7B之密著力低於半導體晶片7A、7B間之密著力時，吸著面9a較好係以矽橡膠來形成。因矽橡膠之脫模性等優秀，故可抑制吸著夾頭9之脫離不良之產生。再者，橡膠製吸著面9a之表面粗糙度較好係根據算術平均粗糙度Ra設定在0.1~100 μm之範圍內。藉由應用具有此種表面粗糙度之吸著面9a，可維持半導體晶片7之吸著性，且可抑制吸著夾頭9之脫離不良之產生。橡膠製吸著面9a之算術平均粗糙度Ra係基於JIS B 0651-1976而測定。
若橡膠製吸著面9a之表面粗糙度Ra未達0.1 μm，則相對於半導體晶片7之密著力係變得過高，有致使吸著夾頭9產生脫離不良之虞。另一方面，若橡膠製吸著面9a之表面粗糙度Ra超過100 μm，則有致使半導體晶片7之吸著性下降之虞。圖6係表示矽橡膠製吸著面9a之表面粗糙度Ra與吸著夾頭9之脫離成功率及半導體晶片7之吸著成功率之關係。從圖6中可明確，藉由使表面粗糙度Ra在0.1~100 μm範圍內，且使用具有橡膠製吸著面9a之吸著夾頭9，可維持半導體晶片7之吸著性，且可抑制吸著夾頭9之脫離不良之產生。吸著夾頭9之橡膠製吸著面9a之表面粗糙度Ra更好係在1~2 μm之範圍內。
吸著夾頭9之吸著面9a係至少由矽橡膠組成，且吸著面9a之表面粗糙度Ra係在0.1~100 μm之範圍內更佳。又，吸著面9a之形狀較好為凸狀之彎曲形狀。因此種吸著面9a相對於半導體晶片7B之密著力較低，且半導體晶片7B之脫 離性優秀，故可更穩定地抑制吸著夾頭9之脫離不良之產生。再者，作為形成吸著面9a之其他橡膠材料係例舉有氟系橡膠(聚四氟乙烯等)、丙烯酸橡膠、及聚氨酯橡膠等。藉由將包含該等橡膠材料之吸著面9a之表面粗糙度Ra設定在0.1~100 μm之範圍內，可提高吸著夾頭9之脫離性。圖7係表示氟系橡膠製吸著面9a之表面粗糙度Ra與吸著夾頭9之脫離成功率之關係。於該情形時，氟系橡膠製吸著面9a之表面粗糙度Ra更好係設定在1~2 μm之範圍內。
進而，吸著夾頭9之橡膠製吸著面9a基於JIS K-6253之加硫橡膠及熱塑性橡膠-硬度試驗方法而測定之橡膠硬度較好係具有30~100之範圍之硬度。藉由應有具有此種硬度之橡膠製吸著面9a，可進而提高吸著夾頭9之脫離性。即，藉由使橡膠製吸著面9a之橡膠硬度在30以上，可使吸著夾頭9之脫離性提昇。但，若橡膠製吸著面9a之橡膠硬度過高，則因半導體晶片7之平行吸著性下降，故橡膠製吸著面9a之橡膠硬度係較好設定在100以下。橡膠製吸著面9a之橡膠硬度更好係設定在50~80之範圍內。
在吸著夾頭9之吸著面9a上，實施如矽氧樹脂塗層之使表面能量下降之表面處理亦有效。作為表面處理係除矽氧樹脂塗層外，可應用氟系樹脂塗層、及黑鉻塗層等。吸著夾頭9之吸著面9a相對於純水之接觸角較好在90~170度之範圍內。藉由應用具有此種接觸角之吸著面9a，可重複更好地提高吸著夾頭9之脫離性。吸著面9a相對於純水之接觸角更好在110~150度之範圍內。
進而，在將第1半導體晶片7A與第2半導體晶片7B接著後，使吸著夾頭9上升時，實施以例如0.1~50 μm左右之寬度來刷磨吸著夾頭9之處理，且實施對吸著夾頭9噴吹如高壓空氣之冷卻用氣體使之急冷之處理等亦有效。藉由實施該等處理，可進而提高吸著夾頭9之脫離性。吸著夾頭9之刷磨處理或急冷處理係可實施任一者，亦可兩者同時實施。
圖8係表示吸著夾頭9之上升時實施刷磨處理時吸著夾頭9之脫離成功率、實施急冷處理時吸著夾頭9之脫離成功率、及未實施該等處理時吸著夾頭9之脫離成功率。再者，吸著夾頭9之吸著面9a之任一者皆為矽橡膠製，且其表面粗糙度Ra係0.2 μm。由圖8可知，藉由在吸著夾頭9上升時實施刷磨處理或急冷處理，可進而提昇吸著夾頭9之脫離成功率。
半導體晶片7之接著步驟係因應半導體晶片7之積層數而重複實施。即，重複實施如圖2(a)所示之半導體晶片之拾取步驟、及圖2(c)所示之半導體晶片7之接著步驟，並在配線基板10上積層必要數量之半導體晶片7。圖4係表示在配線基板10上積層第1至第5半導體晶片7A~7E之狀態。第1至第5半導體晶片7A~7E係以露出各者之電極焊墊4之方式，階段狀積層於配線基板10上。第1至第5半導體晶片7A~7E之電極焊墊4係分別經由配線基板10之連接焊墊(連接部)13與金屬導線14而電性連接。電極焊墊4與連接焊墊13之連接亦可藉由以導電性樹脂等之印刷配線層來取代金 屬導線14而實施。
在對半導體晶片7A~7E實施引線接合時，較好預先對各晶片7A~7E上之表面保護膜兼接著劑層2實施固化處理，使之硬化。藉此，可提高引線接合性。表面保護膜兼接著劑層2之固化處理較好係在積層有必要數量之半導體晶片7A~7E後實施。對半導體晶片7A~7E之引線接合較好係對表面保護膜兼接著劑層2固化處理後之半導體晶片7A~7E統一實施。
固化處理後之表面保護膜兼接著劑層2在175℃時之儲存彈性率較好在40 MPa以上。表面保護膜兼接著劑層2係在引線接合時受壓及受熱而軟化。此時，若175℃時之儲存彈性率未達40 MPa，則半導體晶片7係有因彎曲而接合不良或產生晶片開裂等之虞。即，藉由應用在175℃時儲存彈性率為40 MPa以上之表面保護膜兼接著劑層2，可提高引線接合之連接可靠性。表面保護膜兼接著劑層2在175℃時之儲存彈性率係按照JIS K7244-4之「塑膠、動態機械特性之實驗方法」而測定。
進而，固化處理後之表面保護膜兼接著劑層2在260℃時之儲存彈性率較好為2 MPa以上，與260℃時之半導體晶片7之模具剪切強度較好為0.6 MPa以上，在溫度85℃、相對濕度85%之環境下放置24小時後之吸水率較好為0.8%以下。藉由該等可提高回流焊接步驟中表面保護膜兼接著劑層2之可靠性等。即，在評價抗回流性之回流性試驗(在260℃之水蒸汽壓下實施)時，較好在對接著劑與晶片之界 面剝離或接著劑之凝聚破壞等進行抑制時，使上述三個條件滿足。上述三個條件係按照JIS K7244-4之「塑膠、動態機械特性之實驗方法」而測定。
接著，在將半導體晶片7A~7E之電極焊墊4與配線基板10之連接焊墊13電性連接後，藉由將半導體晶片7A~7E與金屬導線14等以密封樹脂層15共同密封，來製作半導體封裝16。配線基板10之下表面側係設置有省略圖示之焊接凸塊等之外部電極。半導體封裝16可應用各種眾所周知之構成。例如，安裝半導體晶片7之電路基材亦可以引線框架等來取代配線基板10。
根據第1實施形態之製造方法，於使用表面保護膜兼接著劑層2之情形時，亦可應用自半導體晶圓2按序拾取半導體晶片7且積層之通常之積層步驟，且以較高之成品率來製作可靠性優秀之積層型半導體裝置。即，可保持半導體晶片7間之接著可靠性，且抑制吸著夾頭9自半導體晶片7之脫離不良等之不良產生。進而，藉由使用表面保護膜兼接著劑層2，可降低積層型半導體裝置之厚度。再者，雖然在第1實施形態中，將第1至第5半導體晶片7A~7E按序積層於配線基板10上，但半導體晶片7之積層數係並非限定於此，只要在搭載於電路基材上之半導體晶片7A上積層至少一個半導體晶片7之構成即可。
(第2實施形態)
圖9係表示應用第2實施形態之積層型半導體裝置之製造方法製作之半導體封裝之剖視圖。圖9所示之半導體封裝 20係在進行與第1實施形態相同之製作及拾取同時，具有按序積層於配線基板10上之第1至第4半導體晶片7A~7D。其中，第1及第2半導體晶片7A、7B與第3及第4半導體晶片7C、7D之階段方向係相反。第1及第2半導體晶片7A、7B係階段狀按序積層於配線基板10上。第3及第4之半導體晶片7C、7D係在第2半導體晶片7B上，沿第1及第2半導體晶片7A、7B之階段方向之相反方向而按序積層。
第1至第4半導體晶片7A~7D之任一者皆具有與第1實施形態之半導體晶片7相同之構成。即，第1至第4半導體晶片7A~7D之電路面上各自具有第1至第4表面保護膜兼接著劑層2A~2D。表面保護膜兼接著劑層2A~2D之具體構成等係與第1實施形態相同。進而，第1至第4表面保護膜兼接著劑層2A~2D上，在晶圓階段之曝光、顯影步驟(圖1(a)~(b))中，被設置有使電極焊墊露出之開口部。
關於圖9所示之半導體封裝20之製造步驟，參照圖10加以說明。首先，如圖10(a)所示，實施與圖2(a)~(c)相同之步驟，且在配線基板10上使第1及第2之半導體晶片7A、7B階段狀按序積層。繼而，在第1及第2半導體晶片7A、7B之電極凸焊墊4上實施引線接合，且將電極焊墊4與配線基板10之連接焊墊13經由金屬導線14來電性連接。此時，為提高引線接合性，較好在引線接合步驟之前對第1表面保護膜兼接著劑層2A進行固化處理，使之硬化。
若在將第1及第2半導體晶片7A、7B積層後進行固化處理，則第2表面保護膜兼接著劑層2B亦被硬化，從而致使 接著性受損。又，即使未在引線接合步驟前實施固化處理，亦在引線接合步驟之受熱歷程中進行硬化，從而有致使接著性受損之虞。因此，如圖10(b)所示，在第2表面保護膜兼接著劑層2B上形成接著劑層21後，積層第3半導體晶片7C。接著劑層21係在第2表面保護膜兼接著劑層2B上塗佈包含熱硬化性樹脂之接著劑，又藉由貼附接著劑膜而形成。藉由應用接著劑層21，即使在晶片積層體之階段方向為反方向之情形中，亦可維持引線接合性，且提高半導體晶片7間之接著可靠性。
第3半導體晶片7C係與圖2(a)所示之步驟相同，被吸著夾頭9保持並自支持片8拾取後，配置於第2半導體晶片7B之特定位置。第3半導體晶片7C之電極焊墊4之位置係以與第2半導體晶片7B成反方向之方式來配置。第2半導體晶片7B與第3半導體晶片7C之接著係藉由形成於第2表面保護膜兼接著劑層2B上之接著劑層21而實施。接著步驟係與第1實施形態相同，藉由將第2半導體晶片7B加熱至特定溫度，且以吸著夾頭9將第3半導體晶片7C按壓至接著劑層21，使第3半導體晶片7C接著至第2半導體晶片7B。
繼而，如圖10(c)所示，在第3半導體晶片7C上接著第4半導體晶片7D。第3半導體晶片7C與第4半導體晶片7D之接著係藉由形成於第3半導體晶片7C之電路面上之第3表面保護膜兼接著劑層2C而實施。第4半導體晶片7D之電極焊墊4之位置係以與第3半導體晶片7C成同方向之方式來配置。接著步驟係與第1實施形態相同。而且，在對第3及第 4表面保護膜兼接著劑層2C、2D進行固化處理並使之硬化後，對第3及第4半導體晶片7C、7D之電極焊墊4實施引線接合。
此後，與圖4所示之半導體封裝16相同，藉由將半導體晶片7A~7D與金屬導線14等以密封樹脂層15共同密封，來製作圖9所示之半導體封裝20。配線基板10之下表面側係設置有省略圖示之焊接凸塊等之外部電極。圖9及圖10係表示將2個半導體晶片7積層於同方向，且構成晶片積層體同時，將此種2個晶片積層體以階段方向成反方向之方式積層之狀態。構成晶片積層體之半導體晶片之數量或晶片積層體之積層數係並未特別限定，只要分別為複數即可。
再者，雖對本發明之數個實施形態加以說明，但該等之實施形態係僅作為實例而加以提示者，並非意欲限定發明之範圍。該等實施形態係可以多種其他形式得以體現，此外，在未脫離本發明要旨之範圍內，亦可進行各種省略、置換、及變更。該等實施形態及其之變形係涵蓋於本發明之範圍及要旨內，同時亦涵蓋於專利申請範圍所記載之發明及其均等之範圍內。
1‧‧‧半導體晶圓
1a‧‧‧半導體晶圓之電路面
1b‧‧‧半導體晶圓之非電路面
2‧‧‧表面保護膜兼接著劑層
2A‧‧‧第1表面保護膜兼接著劑層
2B‧‧‧第2表面保護膜兼接著劑層
2C‧‧‧第3表面保護膜兼接著劑層
2D‧‧‧第4表面保護膜兼接著劑層
3‧‧‧開口部
4‧‧‧電極焊墊
5‧‧‧切割槽
6‧‧‧保護膠帶
7‧‧‧半導體晶片
7A‧‧‧第1半導體晶片
7B‧‧‧第2半導體晶片
7C‧‧‧第3半導體晶片
7D‧‧‧第4半導體晶片
7E‧‧‧第5半導體晶片
8‧‧‧支持片
9‧‧‧吸著夾頭
9a‧‧‧吸著面
10‧‧‧配線基板
11‧‧‧平台
12‧‧‧接著劑層
13‧‧‧連接焊墊
14‧‧‧金屬導線
15‧‧‧密封樹脂層
16‧‧‧半導體封裝
20‧‧‧半導體封裝
21‧‧‧接著劑層
D‧‧‧切割區域
X‧‧‧晶片區域
圖1(a)~(f)係表示第1實施形態之積層型半導體裝置之製造方法中，從感光性表面保護膜兼接著劑層之形成步驟至半導體晶圓之切斷步驟之剖視圖。
圖2(a)~(c)係表示第1實施形態之積層型半導體裝置之製造方法中，從第1半導體晶片之拾取步驟至第2半導體晶片 之接著步驟之剖視圖。
圖3係放大表示圖1所示之積層型半導體裝置之製造方法所使用之半導體晶圓之晶片區域及切割區域之剖視圖。
圖4係表示應用第1實施形態之積層型半導體裝置之製造方法而製作之半導體封裝之剖視圖。
圖5係表示表面保護膜兼接著劑層之接著時黏度與半導體晶片間之接著成功率之關係之一例之圖。
圖6係表示吸著夾頭之橡膠製吸著面之表面粗糙度Ra與吸著夾頭之脫離成功率及吸著成功率之關係之一例之圖。
圖7係表示吸著夾頭之橡膠製吸著面之表面粗糙度Ra與吸著夾頭之脫離成功率之關係之其他例之圖。
圖8係表示吸著夾頭上升時之處理與吸著夾頭之脫離成功率之關係圖。
圖9係表示應用第2實施形態之積層型半導體裝置之製造方法而製作之半導體封裝之剖視圖。
圖10(a)~(c)係表示第2實施形態之積層型半導體裝置之製造方法中半導體晶片之接著步驟之剖視圖。
1‧‧‧半導體晶圓
2A‧‧‧第1表面保護膜兼接著劑層
2B‧‧‧第2表面保護膜兼接著劑層
2C‧‧‧第3表面保護膜兼接著劑層
7A‧‧‧第1半導體晶片
7B‧‧‧第2半導體晶片
7C‧‧‧第3半導體晶片
8‧‧‧支持片
9‧‧‧吸著夾頭
9a‧‧‧吸著面
10‧‧‧配線基板
11‧‧‧平台
12‧‧‧接著劑層

Claims (15)

  1. 一種積層型半導體裝置之製造方法，其係自包含複數之晶片區域及切割區域之一半導體晶圓提供積層型半導體裝置，且包括如下步驟：在上述半導體晶圓之電路面上形成表面保護兼接著劑層；形成通過上述表面保護兼接著劑層而使上述複數之晶片區域之上述電路面上之各電極焊墊及上述切割區域露出之開口部；將上述半導體晶圓分割(partitioning)為複數之個別(individual)晶片，該等個別晶片包括第1及第2半導體晶片；將上述半導體晶圓之非電路面安置在一支持片上；保持上述第1半導體晶片於一吸著夾頭，且從上述支持片移開上述第1半導體晶片，將上述第1半導體晶片置於一接收基材(receiving substrate)之一接著劑層上，且加熱上述接收基材來將上述第1半導體晶片接著至上述接收基材；及保持上述第2半導體晶片於上述吸著夾頭，且從上述支持片移開上述第2半導體晶片，將上述第2半導體晶片直接置於上述第1半導體晶片之上述表面保護兼接著劑層上，且將上述第1半導體晶片接著至上述第2半導體晶片；其中上述吸著夾頭包含一吸著面，該吸著面對上述表面保 護兼接著劑層之密著力低於上述第1半導體晶片及上述第2半導體晶片間之密著力。
  2. 如請求項1之積層型半導體裝置之製造方法，其中上述吸著夾頭之上述吸著面包含矽橡膠，且上述吸著面之表面粗糙度根據算術平均粗糙度Ra設定在0.1~100μm之範圍內。
  3. 如請求項1或請求項2之積層型半導體裝置之製造方法，其中在將上述第1半導體晶片接著至上述第2半導體晶片後，實施刷磨上述吸著夾頭、及藉由對上述吸著夾頭噴吹冷卻用氣體來急速冷卻之至少一者。
  4. 如請求項1或請求項2之積層型半導體裝置之製造方法，其中分割上述半導體晶圓之步驟包含如下步驟：沿著上述切割區域形成槽；對上述半導體晶圓之上述電路面貼附保護膠帶；研削上述半導體晶圓之上述非電路面以將上述半導體晶圓分割為上述複數之個別晶片；在上述半導體晶圓之上述非電路面上貼附上述支持片；及剝離上述保護膠帶。
  5. 如請求項1之製造方法，其中上述吸著夾頭具有一彈性表面，且該彈性表面具有基於JIS K-6253之加硫橡膠及熱塑性橡膠硬度試驗方法而測定為30~100之範圍之硬度。
  6. 如請求項1之製造方法，其中上述吸著夾頭具有一彈性 表面，且該彈性表面具有相對於純水為90~170度之範圍之接觸角。
  7. 如請求項1之製造方法，其中上述吸著夾頭具有一彈性表面，且該彈性表面於其上具有一氟系樹脂塗層(fluorine based resin coating)。
  8. 如請求項1之製造方法，其進而包含以下步驟：將上述接收基材之一連接部與上述第1及第2半導體晶片之上述電極焊墊加以電性連接。
  9. 如請求項1之製造方法，其中進而包含以下步驟，且以下步驟係在上述半導體晶圓形成槽之步驟之前：選擇性地曝光上述表面保護兼接著劑層之部分；顯影上述表面保護兼接著劑層之上述經曝光部分，以移除將待形成槽之區域加以覆蓋之上述表面保護兼接著劑層。
  10. 如請求項9之製造方法，其中進而包含以下步驟：於移除上述表面保護兼接著劑層之部分時，露出上述複數之晶片區域之上述電路面上之上述電極焊墊。
  11. 如請求項10之製造方法，其中進而包含將位於以下位置之至少一電極焊墊電性連接至下層之上述基材之步驟：於上述第1及第2半導體晶片之至少一者上不存在上述表面保護兼接著劑層之位置。
  12. 一種半導體裝置之製造裝置，其特徵在於包含：拾取部，其經組態為依序拾取形成於半導體晶圓之複數之半導體晶片，上述半導體晶圓包含：於電路面上形 成有第1感光性表面保護膜兼接著劑層之第1半導體晶片、及於電路面上形成有第2感光性表面保護膜兼接著劑層之第2半導體晶片；及晶片接著部，其係將以上述吸著夾頭拾取之上述第1半導體晶片接著於基材上，且將以上述吸著夾頭拾取之上述第2半導體晶片配置於上述第1半導體晶片上，並藉由上述第1感光性表面保護膜兼接著劑層將上述第2半導體晶片直接接著至上述第1半導體晶片；其中上述吸著夾頭具有之對上述第1及第2感光性表面保護膜兼接著劑層中任一者之密著力係低於上述第1及第2半導體晶片間之密著力。
  13. 如請求項12之半導體裝置之製造裝置，其中上述吸著夾頭具有一彈性表面，且該彈性表面具有基於JIS K-6253之加硫橡膠及熱塑性橡膠硬度試驗方法而測定為30~100之範圍之硬度。
  14. 如請求項12之半導體裝置之製造裝置，其中上述吸著夾頭具有一彈性表面，且該彈性表面具有相對於純水為90~170度之範圍之接觸角。
  15. 如請求項12之半導體裝置之製造裝置，其中上述吸著夾頭具有一彈性表面，且該彈性表面於其上具有一氟系樹脂塗層。
TW101129415A 2011-09-01 2012-08-14 And a manufacturing apparatus for a laminated semiconductor device TWI485764B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011190810A JP5537515B2 (ja) 2011-09-01 2011-09-01 積層型半導体装置の製造方法と製造装置

Publications (2)

Publication Number Publication Date
TW201314759A TW201314759A (zh) 2013-04-01
TWI485764B true TWI485764B (zh) 2015-05-21

Family

ID=47799321

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101129415A TWI485764B (zh) 2011-09-01 2012-08-14 And a manufacturing apparatus for a laminated semiconductor device

Country Status (4)

Country Link
US (1) US8796076B2 (zh)
JP (1) JP5537515B2 (zh)
CN (1) CN102969264B (zh)
TW (1) TWI485764B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5902114B2 (ja) * 2013-03-22 2016-04-13 株式会社東芝 半導体装置及びその製造方法
JP5843803B2 (ja) * 2013-03-25 2016-01-13 株式会社東芝 半導体装置とその製造方法
US9685187B1 (en) * 2014-09-26 2017-06-20 Western Digital (Fremont), Llc Bonding tool and method for high accuracy chip-to-chip bonding
JP2016086073A (ja) * 2014-10-24 2016-05-19 住友ベークライト株式会社 半導体装置の製造方法
KR20180004413A (ko) * 2016-07-04 2018-01-12 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
CN107611099B (zh) * 2016-07-12 2020-03-24 晟碟信息科技（上海）有限公司 包括多个半导体裸芯的扇出半导体装置
JP6593405B2 (ja) * 2017-08-31 2019-10-23 日亜化学工業株式会社 半導体装置の製造方法
JP2019057575A (ja) 2017-09-20 2019-04-11 東芝メモリ株式会社 半導体装置の製造方法および半導体装置
JP2020025022A (ja) * 2018-08-07 2020-02-13 キオクシア株式会社 半導体装置およびその製造方法
JP7257296B2 (ja) * 2019-09-06 2023-04-13 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP2021044435A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 半導体装置
CN111162037B (zh) * 2019-12-31 2023-09-26 中芯集成电路（宁波）有限公司 芯片转移到晶圆的方法
KR20220085137A (ko) 2020-12-15 2022-06-22 삼성전자주식회사 복수개의 반도체 칩을 포함하는 반도체 패키지 및 이의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030153127A1 (en) * 2002-02-08 2003-08-14 Hitachi, Ltd. Hitachi Ulsi Systems Co., Ltd. Method of manufacturing a semiconductor device
US20050268457A1 (en) * 2004-05-10 2005-12-08 Hiroshi Ebihara Apparatus and method for mounting electronic components

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620092B2 (ja) * 1984-09-11 1994-03-16 ロ−ム株式会社 半導体ペレットのダイボンディング用チャック装置
JP4244520B2 (ja) * 1997-12-26 2009-03-25 ダイキン工業株式会社 柔軟性を有するｏａ機器用耐熱性材料
JP2002246539A (ja) 2001-02-19 2002-08-30 Hitachi Ltd 半導体装置の製造方法
JP4343493B2 (ja) * 2002-06-19 2009-10-14 三井化学株式会社 半導体チップの積層方法
JP2004072037A (ja) * 2002-08-09 2004-03-04 Renesas Technology Corp 半導体装置の製造方法
JP2004229996A (ja) 2003-01-31 2004-08-19 Toto Ltd 床台
JP2004311576A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
JP2005243910A (ja) * 2004-02-26 2005-09-08 Lintec Corp 半導体チップの製造方法
JP4428189B2 (ja) 2004-10-15 2010-03-10 住友ベークライト株式会社 樹脂封止型半導体装置
JP2006261482A (ja) * 2005-03-18 2006-09-28 Mitsui Chemicals Inc 半導体ウェハ表面保護フィルム及び該保護フィルムを用いる半導体ウェハの保護方法
JP4621595B2 (ja) * 2006-01-11 2011-01-26 株式会社東芝 半導体装置の製造方法
JP6045772B2 (ja) * 2008-08-27 2016-12-14 日立化成株式会社 感光性接着剤組成物、フィルム状接着剤、接着シート、接着剤パターン、接着剤層付半導体ウェハ、半導体装置、及び半導体装置の製造方法
JP5304592B2 (ja) 2009-10-27 2013-10-02 住友ベークライト株式会社 樹脂封止型半導体装置
JP5659033B2 (ja) * 2011-02-04 2015-01-28 株式会社東芝 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030153127A1 (en) * 2002-02-08 2003-08-14 Hitachi, Ltd. Hitachi Ulsi Systems Co., Ltd. Method of manufacturing a semiconductor device
US20050268457A1 (en) * 2004-05-10 2005-12-08 Hiroshi Ebihara Apparatus and method for mounting electronic components

Also Published As

Publication number Publication date
US20130062782A1 (en) 2013-03-14
US8796076B2 (en) 2014-08-05
CN102969264A (zh) 2013-03-13
TW201314759A (zh) 2013-04-01
JP5537515B2 (ja) 2014-07-02
JP2013055133A (ja) 2013-03-21
CN102969264B (zh) 2015-11-18

Similar Documents

Publication Publication Date Title
TWI485764B (zh) And a manufacturing apparatus for a laminated semiconductor device
JP5161732B2 (ja) 半導体装置の製造方法
JP5902114B2 (ja) 半導体装置及びその製造方法
KR102046534B1 (ko) 기판 가공 방법
JP5289484B2 (ja) 積層型半導体装置の製造方法
JP4725638B2 (ja) 半導体装置の製造方法
JP2011082287A5 (zh)
US9214361B2 (en) Semiconductor device manufacturing method and electronic device manufacturing method
JP2006190975A (ja) ウェハレベルパッケージの封止材充填構造、及びその方法
US9669567B2 (en) Manufacturing method of molded article
TWI399817B (zh) 以樹脂保護膜覆蓋半導體基板的底面及側面之半導體裝置的製造方法
CN1645597A (zh) 半导体器件及其制造方法
TW201722732A (zh) 保護帶、及使用有其之半導體裝置之製造方法
JP2015225933A (ja) 半導体装置及びその製造方法
TWI773341B (zh) 半導體裝置的製造方法
JP2013171916A (ja) 半導体装置の製造方法
JP2011135108A (ja) 半導体装置の製造方法
JP5292848B2 (ja) 部品内蔵基板及びその製造方法
JP2004165234A (ja) 半導体装置およびその製造方法
JP2010147358A (ja) 半導体装置の製造方法
JP2010147293A (ja) 半導体装置の製造方法
JP4341663B2 (ja) 半導体装置の製造方法
JPH09213595A (ja) 半導体装置及びその製造方法
JP2010147353A (ja) 半導体装置の製造方法
JP2010147356A (ja) 半導体装置の製造方法