TWI477208B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI477208B
TWI477208B TW100141393A TW100141393A TWI477208B TW I477208 B TWI477208 B TW I477208B TW 100141393 A TW100141393 A TW 100141393A TW 100141393 A TW100141393 A TW 100141393A TW I477208 B TWI477208 B TW I477208B
Authority
TW
Taiwan
Prior art keywords
layer
base material
fiber base
resin
insulating substrate
Prior art date
Application number
TW100141393A
Other languages
English (en)
Other versions
TW201233260A (en
Inventor
Iji Onozuka
Original Assignee
Sumitomo Bakelite Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co filed Critical Sumitomo Bakelite Co
Publication of TW201233260A publication Critical patent/TW201233260A/zh
Application granted granted Critical
Publication of TWI477208B publication Critical patent/TWI477208B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/12—Layered products comprising a layer of synthetic resin next to a fibrous or filamentary layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/038—Textiles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/02—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by structural features of a fibrous or filamentary layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/732—Dimensional properties
    • B32B2307/734—Dimensional stability
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24967—Absolute thicknesses specified

Description

半導體裝置
本發明係關於用於製造印刷佈線板之成為核基板的絕緣性基板及金屬覆蓋積層板，進一步係關於使用了上述絕緣性基板或金屬覆蓋積層板的印刷佈線板及半導體裝置。
本案係根據2010年11月18日於日本申請之特願2010-258172號及2011年9月26日於日本申請之特願2011-209540號並主張其優先權，將其內容援用於此。
用於電子機器的半導體裝置(半導體封裝)，係持續進行小型化、高密度化、高機能化，已知有例如PoP(Package on Package，疊合封裝)或SiP(System in Package，系統級封裝)、FCBGA(Flip Chip Ball Grid Array，覆晶球柵陣列)等之封裝形式。隨著此種半導體裝置之小型化、高密度化的進展，對於構成半導體裝置之半導體元件或印刷佈線板亦開始要求高水準的小型化、薄型化。
一般而言，係將導體電路層、尤其是近年來藉增層而多層化之導體電路層設於核基板上以構成印刷佈線板，於上述印刷佈線板之導體電路層上搭載及連接半導體元件而構成半導體裝置。
作為使印刷佈線板減薄的方法，有效的是使屬於其支撐體之核基板減薄。然而，核基板之線膨脹係數(通常為8~15ppm左右)較半導體元件之線膨脹係數(通常為3~4ppm左右)大，導體電路層之線膨脹係數(通常為18ppm左右)亦較核基板之線膨脹係數更大，故因此等各部分之線膨脹係數差而於印刷佈線板或半導體裝置之內部發生應力。因此，若減薄核基板，則因各部分之線膨脹係數差所產生之應力勝於核基板之剛性，而有容易發生曲翹的問題。
另外，未搭載有半導體元件之狀態的印刷佈線板，係因由設於核基板之第1面側之導體電路層所產生之應力、與由設於其相反面之第2面側之導體電路層所產生之應力的平衡，故發生以搭載半導體元件之側之面為內側而曲翹之正曲翹(參照圖15A)、與以搭載半導體元件之側之面為外側而曲翹之負曲翹(參照圖15B)的任一者。
相對於此，於印刷佈線板上搭載了半導體元件之狀態的半導體裝置發生曲翹的方向，係因半導體元件之線膨脹係數與剛性進行支配性作用，故通常成為以搭載了半導體元件之側之面為外側而曲翹的負曲翹。若半導體裝置之負曲翹過大，則在將半導體裝置之與元件搭載面相反側之面進行二次連接至母板時，有連接位置偏離而發生連接不良的問題，或於冷熱衝擊試驗中，發生半導體元件中之佈線層破壞或於連接印刷佈線板與半導體元件之焊錫凸塊中發生裂痕而使可靠性降低等問題。
作為解決半導體裝置(半導體封裝)之曲翹的提案，於專利文獻1中記載有一種半導體裝置用增層佈線板，係於核基板之表面A與表面B，形成有至少積層了各一層之層間絕緣樹脂層與佈線層的增層佈線層者，其特徵為，安裝半導體元件之表面A側之層間絕緣樹脂層之平面方向的熱膨脹係數，大於安裝於安裝基板上之表面B側之層間絕緣樹脂層之平面方向的熱膨脹係數。
(專利文獻1)日本專利特開2008-294387號公報
然而，藉專利文獻1所得之使半導體裝置之曲翹減輕的效果並不充分。
另外，於如專利文獻1之發明般調節印刷佈線板(增層佈線板)之增層層中所含之層間絕緣樹脂層的線膨脹係數以防止曲翹的方法中，存在有藉由積層於核基板之一面側與其相反面側之層間絕緣樹脂層的數量差異亦可改變曲翹減輕程度，且無法利用於未使用層間絕緣樹脂層之兩面板的情況等佈線層之數量受到限制的情形。又，由於使用於層間絕緣樹脂層中含有玻璃布的預浸體，故有發生雷射之通孔加工的不良情形、對通孔間之可靠性造成影響之虞。
再者，於印刷佈線板之增層層中不只是層間絕緣樹脂層，亦含有佈線層(形成既定之電路圖案的金屬層)，而上述佈線層之線膨脹係數亦影響曲翹。由於佈線層並非均一之連續膜，而是各層中電路圖案的形狀或面積相異，故難以預測其對應力造成的影響。
另外，由於受到印刷佈線板之佈線層數量或電路圖案之形狀的設計上限制，故有核基板之一面側與其相反面側之應力拮抗的情形，此時，即使是相同規格的印刷佈線板，仍有每個製造所發生之曲翹之方向呈不規則、發生正曲翹與負曲翹之雙方的情形。
因此，藉由專利文獻1之發明將難以進行用於減輕半導體裝置曲翹的控制。
有鑑於上述實情，本發明之目的在於不受限於層間絕緣樹脂層之物性或層數，達成下述任一目的之至少其中一者。
本發明之第一目的在於提供可充分減輕或防止半導體裝置之負曲翹的絕緣性基板或金屬覆蓋積層板。
另外，本發明之第二目的在於提供用於減輕或防止半導體裝置之負曲翹的控制容易的絕緣性基板或金屬覆蓋積層板。
另外，本發明之第三目的在於提供使用上述本發明之絕緣性基板或金屬覆蓋積層板所作成之、控制了曲翹的印刷佈線板。
另外，本發明之第四目的在於提供使用上述本發明之絕緣性基板或金屬覆蓋積層板所作成之、減輕或防止了曲翹的半導體裝置。
本發明之絕緣性基板係含有1層以上之纖維基材層及2層以上之樹脂層，兩面之最外層為由屬於樹脂層之積層體硬化物所構成者，其特徵為，將上述絕緣性基板所含有之上述纖維基材層由第1面側起依序設為Cx(x為表示1~n所表示的整數，n為纖維基材層之數)；將上述絕緣性基板之整體厚度(B3)藉上述纖維基材層之數(n)均等地分割，以將經分割之各區域之厚度(B4)進一步均等2分割時之分割位置作為纖維基材層之基準位置，將上述各個基準位置由第1面側起依序設為Ax(x為表示1~n所表示之整數，n為纖維基材層之數)時；上述纖維基材層中之至少一者(Cx)係相對於對應順位(x)之基準位置(Ax)偏移存在於第1面側或屬於其相反面的第2面側，上述纖維基材層(Cx)中並無偏移存在於相異方向者。
另外，本發明之絕緣性基板中，較佳係上述纖維基材層中之至少一者相對於對應順位之基準位置偏移存在於第1面側；上述偏移存在之纖維基材層中，位於上述纖維基材層之第1面側的樹脂填充區域的厚度(B5)、與位於上述纖維基材層之第2面側的樹脂填充區域的厚度(B6)的比(B5/B6)為0.1＜B5/B6＜1.2。
另外，本發明之絕緣性基板中，較佳係上述纖維基材層之數為1層或2層。
另外，本發明之絕緣性基板中，較佳係上述經均等分割之厚度(B4)之各區域內，分別存在各一層之纖維基材層。
另外，本發明之絕緣性基板中，較佳係上述經均等分割之厚度(B4)之各區域中之至少一者，具有相對於對應順位之基準位置偏移存在於第1面側的一層之纖維基材層；上述偏移存在之纖維基材層中，由上述纖維基材層之第1面側之界面起至屬於上述纖維基材層之厚度(B4)區域之上述第1面側之境界為止的距離(B7)、與由上述纖維基材層之第2面側之界面起至屬於上述纖維基材層之厚度(B4)區域之上述第2面側之境界為止的距離(B8)的比(B7/B8)為0.1＜B7/B8＜0.9。
另外，本發明之絕緣性基板中，較佳係上述絕緣性基板所具有之纖維基材層中，位於最靠近第1面側之纖維基材層配置成相對於對應順位之基準位置偏移存在於上述第1面側。
另外，本發明之絕緣性基板中，較佳係上述絕緣性基板所具有之纖維基材層中，位於最靠近第2面側之纖維基材層配置成相對於對應順位之基準位置偏移存在於上述第1面側。
另外，本發明之絕緣性基板中，較佳係上述整體厚度為0.03mm以上且0.5mm以下。
另外，本發明之絕緣性基板係由僅有1片預浸體或使2片以上預浸體重疊之積層體的硬化物所構成者，其中，較佳係含有至少一片下述非對稱預浸體：於纖維基材層之第1面側設置第1樹脂層，於第2面側設置第2樹脂層，上述第1樹脂層之厚度小於上述第2樹脂層之厚度。
亦即，本發明之絕緣性基板中，較佳係上述積層體為由僅有1片預浸體或使2片以上預浸體重疊所構成者，再者，較佳係含有至少一片之於纖維基材層之第1面側設置第1樹脂層、於第2面側設置第2樹脂層、上述第1樹脂層之厚度小於上述第2樹脂層之厚度的非對稱預浸體。
另外，本發明之金屬覆蓋積層板中，較佳係於上述本發明之絕緣性基板之至少一面側設有金屬箔層。
另外，本發明之印刷佈線板中，較佳係於上述本發明之絕緣性基板之至少一面上，設置1層或2層以上之導體電路層。
另外，本發明之半導體裝置中，較佳係於上述本發明之印刷佈線板之導體電路層上，搭載半導體元件而成。
另外，本發明之半導體裝置之特徵在於，於上述印刷佈線板所含之絕緣性基板中，在與纖維基材層所偏移存在之方向的第1面側相反側之第2面側上所設置的上述導體電路層上，搭載半導體元件而成。
另外，本發明之半導體裝置中，較佳係上述印刷佈線板所含有之絕緣性基板所具有之纖維基材層中，最靠近第1面側之纖維基材層配置成相對於對應順位之基準位置偏移存在於上述第1面側；上述半導體元件係搭載於與纖維基材層所偏移存在之方向之第1面側相反側之第2面側上所設置的導體電路層上。
根據本發明，藉由使絕緣性基板所含之至少一層之纖維基材層相對於上述纖維基材層所對應順位之基準位置偏移存在於第1面側或第2面側，且並無偏移存在於相異方向之纖維基材層，則上述絕緣性基板及使用該絕緣性基板之印刷佈線板將以上述纖維基材層所偏移存在之方向為外側而曲翹或平坦地形成，可控制曲翹之方向或程度。因此，藉由將上述絕緣性基板或上述印刷佈線板所含之上述纖維基材層所偏移存在的方向，配置成朝向與半導體元件所搭載之面相反側，則可有意地將半導體元件搭載前之印刷佈線板控制為正曲翹或平坦狀態，其結果，可減輕或完全防止於上述印刷佈線板上搭載了半導體元件之半導體裝置的負曲翹。
另外，根據本發明，由於並未為了控制半導體裝置曲翹而限制導體電路層之數量或電路圖案等之電路設計，故設計自由度高。
 1.絕緣性基板
本發明之絕緣性基板係含有1層以上之纖維基材層及2層以上之樹脂層，兩面之最外層為由屬於樹脂層之積層體硬化物所構成者，其特徵為，將上述絕緣性基板所含有之上述纖維基材層由第1面側起依序設為Cx(x為表示1~n所表示的整數，n為纖維基材層之數)；將上述絕緣性基板之整體厚度(B3)藉上述纖維基材層之數(n)均等地分割，以將經分割之各區域之厚度(B4)進一步均等2分割時之分割位置作為纖維基材層之基準位置，將上述各個基準位置由第1面側起依序設為Ax(x為表示1~n所表示之整數，n為纖維基材層之數)時；上述纖維基材層中之至少一者(Cx)係相對於對應順位(x)之基準位置(Ax)偏移存在於第1面側或屬於其相反面的第2面側，上述纖維基材層(Cx)中並無偏移存在於相異方向者。
上述各纖維基材層之基準位置，換言之係由本發明之絕緣性基板之第1面側起，由下式：
基準位置(Ax)=(整體厚度(B3)÷纖維基材層之數(n))×(表示纖維基材層之順位的整數(x)-0.5)
所算出之高度的位置。
尚且，在本發明之絕緣性基板具有複數之纖維基材層的情況，若至少一層之纖維基材層相對於對應順位之基準位置偏移存在於第1面側或第2面側，則其他纖維基材層亦可設於對應順位的基準位置上。
本發明之絕緣性基板係具有在其製造過程中於加熱加壓成形後進行冷卻時，以纖維基材層之偏移存在方向為外側進行曲翹的性質。由於樹脂層之線膨脹係數大於纖維基材層之線膨脹係數，故在由加熱加壓成形時之無應力狀態被冷卻至常溫時，樹脂層較纖維基材層更加收縮。因此，絕緣性基板整體將以纖維基材層所偏移存在之方向為外側發生曲翹。
本發明之絕緣性基板即利用此性質，藉由調整纖維基材層之位置，可控制絕緣性基板之曲翹。
以下，根據圖式詳細說明本發明之絕緣性基板。
圖1係本發明之絕緣性基板之一例，表示由1層之纖維基材層與2層之樹脂層所構成者之剖面的概略圖。圖1A所示之絕緣性基板111具有由第1面側起依序積層了樹脂層r1、纖維基材層C1、樹脂層r2的層構成。纖維基材層C1係相對於對應順位之基準位置A1-A1線偏移存在於第1面側(樹脂層r1側)之方向。由於絕緣性基板111僅具有1層之纖維基材層，故將整體厚度B3依纖維基材層數均等分割之各區域之厚度B4，係與整體厚度B3相同厚度。
圖1A所示之絕緣性基板111係於製造過程中在加熱加壓成形後進行冷卻時，因樹脂層較纖維基材層更加收縮，故於常溫下，如圖1B所示般，具有以纖維基材層C1所偏移存在之方向為外側而曲翹的性質。
圖2係含有1層之纖維基材層之本發明絕緣性基板的另一例，表示由1層之纖維基材層與3層之樹脂層所構成之絕緣性基板的剖面的概略圖。圖2A所示之絕緣性基板112具有由第1面側起依序積層了樹脂層r1、纖維基材層C1、樹脂層r2、r3的層構成。纖維基材層C1係相對於對應順位之基準位置A1-A1線偏移存在於第1面側(樹脂層r1側)。由於絕緣性基板112僅具有1層之纖維基材層，故將整體厚度B3依纖維基材層數均等分割之各區域之厚度B4，係與整體厚度B3相同厚度。
圖2A所示之絕緣性基板112係於製造過程中在加熱加壓成形後進行冷卻時，因樹脂層較纖維基材層更加收縮，故於常溫下，如圖2B所示般，具有以纖維基材層C1所偏移存在之方向為外側而曲翹的性質。
本發明之絕緣性基板亦可含有如圖2A所示之樹脂層r2、r3或後述圖3A所示之樹脂層r2、r3般由複數之樹脂層積層而成的部分。本發明中，積層複數之樹脂層係指在使絕緣性基板硬化前的製造階段，積層複數之樹脂層，於硬化後之絕緣性基板剖面中，即使無法確認複數之樹脂層之境界面亦無妨。
圖3係本發明之絕緣性基板之另一例，表示由2層之纖維基材層與4層之樹脂層所構成之絕緣性基板之剖面的概略圖。圖3A所示之絕緣性基板113具有由第1面側起依序積層了樹脂層r1、纖維基材層C1、樹脂層r2、r3、纖維基材層C2、樹脂層r4的層構成。纖維基材層C1係相對於對應順位之基準位置A1-A1線偏移存在於第1面側(樹脂層r1側)，纖維基材層C2亦相對於對應順位之基準位置A2-A2線偏移存在於第1面側(樹脂層r3側)，亦即纖維基材層C1及C2偏移存在於同一方向。將使絕緣性基板113整體厚度B3依纖維基材層數均等分割之各區域、亦即將整體厚度B3予以2等分之各區域的厚度示為B4。纖維基材層C1及C2雙方均存在於第1面側之厚度B4區域內，第2面側之厚度B4區域內並不存在纖維基材層。
圖3A所示之絕緣性基板113係於製造過程中在加熱加壓成形後進行冷卻時，因樹脂層較纖維基材層更加收縮，故於常溫下，如圖3B所示般，具有以纖維基材層C1及C2所偏移存在之方向為外側而曲翹的性質。
圖4表示含有2層之纖維基材層與4層之樹脂層的本發明絕緣性基板之另一例之剖面的概略圖。圖4A所示之絕緣性基板114具有由第1面側起依序積層了樹脂層r1、纖維基材層C1、樹脂層r2、r3、纖維基材層C2、樹脂層r4的層構成。纖維基材層C1係存在於對應順位之基準位置A1-A1線上，纖維基材層C2係相對於對應順位之基準位置A2-A2線偏移存在於第1面側(樹脂層r3側)。將使絕緣性基板114整體厚度B3依纖維基材層數均等分割之各區域、亦即將整體厚度B3予以2等分之各區域的厚度示為B4。纖維基材層C1及C2分別存在於厚度B4之各區域內。
圖4A所示之絕緣性基板114係於製造過程中在加熱加壓成形後進行冷卻時，因樹脂層較纖維基材層更加收縮，故於常溫下，如圖4B所示般，具有以纖維基材層C2所偏移存在之方向為外側而曲翹的性質。
圖5係本發明之絕緣性基板之另一例，表示由3層之纖維基材層與6層之樹脂層所構成之絕緣性基板之剖面的概略圖。圖5A所示之絕緣性基板115具有由第1面側起依序積層了樹脂層r1、纖維基材層C1、樹脂層r2、r3、纖維基材層C2、樹脂層r4、r5、纖維基材層C3、樹脂層r6的層構成。纖維基材層C1、C2、C3中，最靠近第1面側之纖維基材層C1係相對於對應順位之基準位置A1-A1線偏移存在於第1面側(樹脂層r1側)，纖維基材層C2及C3分別存在於對應順位之基準位置A2-A2線及A3-A3線上。將使絕緣性基板115整體厚度B3依纖維基材層數均等分割之各區域、亦即將整體厚度B3予以3等分之各區域的厚度示為B4。纖維基材層C1、C2、C3係分別存在於厚度B4之各區域內。
圖5A所示之絕緣性基板115係於製造過程中在加熱加壓成形後進行冷卻時，因樹脂層較纖維基材層更加收縮，故於常溫下，如圖5B所示般，具有以纖維基材層C1所偏移存在之方向為外側而曲翹的性質。
圖6係表示含有3層之纖維基材層與6層之樹脂層之本發明絕緣性基板之另一例之剖面的概略圖。圖6A所示之絕緣性基板116具有由第1面側起依序積層了樹脂層r1、纖維基材層C1、樹脂層r2、r3、纖維基材層C2、樹脂層r4、r5、纖維基材層C3、樹脂層r6的層構成。纖維基材層C1、C2、C3中，最靠近第1面側之纖維基材層C1係相對於對應順位之基準位置A1-A1線偏移存在於第1面側(樹脂層r1側)，最靠近第2面側之纖維基材層C3係相對於對應順位之基準位置A3-A3線偏移存在於第1面側(樹脂層r5側)，亦即纖維基材層C1及C3偏移存在於同一方向。纖維基材層C2存在於對應順位之基準位置A2-A2線上。將使絕緣性基板116整體厚度B3依纖維基材層數均等分割之各區域、亦即將整體厚度B3予以3等分之各區域的厚度示為B4。纖維基材層C1、C2、C3係分別存在於厚度B4之各區域內。
圖6A所示之絕緣性基板116係於製造過程中在加熱加壓成形後進行冷卻時，因樹脂層較纖維基材層更加收縮，故於常溫下，如圖6B所示般，具有以纖維基材層C1及C3所偏移存在之方向為外側而曲翹的性質。
本發明之絕緣性基板並無特別限定，較佳係上述纖維基材層中之至少一者相對於對應順位之基準位置偏移存在於第1面側，且上述偏移存在之纖維基材層中，位於上述纖維基材層之第1面側的樹脂填充區域的厚度(B5)、與位於上述纖維基材層之第2面側的樹脂填充區域的厚度(B6)的比(B5/B6)為0.1<B5/B6<1.2。
尚且，本發明中，所謂「樹脂填充區域」係指由纖維基材層之界面起至相鄰之纖維基材層或空氣層之界面為止的距離。上述樹脂填充區域可由1層之樹脂層所構成，亦可為使複數樹脂層積層而成者。又，本發明中所謂「界面」，係指使樹脂層與纖維基材層或空氣層間之成為境界的面的凹凸予以平均化的平坦面。
於圖1A、圖2A、圖3A、圖4A、圖5A及圖6A所示之各絕緣性基板中，表示以分別偏移存在之纖維基材層為基準時的B5及B6。又，圖3A所示之絕緣性基板113與圖6A所示之絕緣性基板116，係偏移存在2層之纖維基材層，故表示以偏移存在之各纖維基材層作基準的B5及B6。
尚且，本發明之絕緣性基板有B5/B6成為1以上的情形，其可舉例如圖4A所示之絕緣性基板114的情形，或圖6A所示之絕緣性基板116中以纖維基材層C3作為基準的情形等。
在本發明之絕緣性基板之B5/B6未滿上述下限值時，由於纖維基材層極端地偏移存在，故有絕緣性基板之曲翹變得過大的情形。另一方面，在B5/B6超過上述上限值時，則有纖維基材層間之距離過大、難以控制曲翹的情形。因此，若B5/B6為上述範圍內，則因纖維基材層均衡良好地配置，故容易控制絕緣性基板之曲翹。
本發明之絕緣性基板並無特別限定，但由絕緣性基板之曲翹不過大而容易控制曲翹的觀點而言，較佳係將整體厚度(B3)依纖維基材層數均等分割之厚度B4的各區域(以下有時簡稱為「厚度B4之區域」或「B4區域」)內，分別存在1層之纖維基材層。
本發明之絕緣性基板並無特別限定，但由絕緣性基板之曲翹不過大而容易控制曲翹的觀點而言，較佳係厚度B4之各區域中之至少一者，具有相對於對應順位之基準位置偏移存在於第1面側的一層之纖維基材層；上述偏移存在之纖維基材層中，由上述纖維基材層之第1面側之界面起至屬於上述纖維基材層之厚度B4區域之上述第1面側之境界為止的距離(B7)、與由上述纖維基材層之第2面側之界面起至屬於上述纖維基材層之厚度B4區域之上述第2面側之境界為止的距離(B8)的比(B7/B8)為0.1＜B7/B8＜0.9。
於圖1A、圖2A、圖4A、圖5A及圖6A所示之各絕緣性基板中，表示以分別偏移存在之纖維基材層為基準時的B7及B8。又，在如圖3A所示之絕緣性基板113般，於厚度B4區域內並不存在纖維基材層的情況或存在複數纖維基材層的情況，並無法特定B7及B8。在如圖1A所示之絕緣性基板111或圖2A所示之絕緣性基板112般，僅具有1層之纖維基材層的絕緣性基板的情形，B7及B8係分別與上述B5與B6相同的值。
另外，在本發明之絕緣性基板具有複數之纖維基材層的情況，由確實抑制絕緣性基板之曲翹方向的觀點而言，較佳係上述複數之纖維基材層中最靠近第1面側者配置成相對於對應順位之基準位置偏移存在於上述第1面側。
由相同觀點而言，特佳係上述複數之纖維基材層中最靠近第1面側者配置成相對於對應順位之基準位置偏移存在於上述第一面側，且最靠近第2面側者配置成相對於對應順位之基準位置偏移存在於上述第1面側。
本發明之絕緣性基板的整體厚度(B3)並無特別限定，通常為0.03~0.5mm、較佳0.04~0.4mm。
將本發明之絕緣性基板之整體厚度(B3)依纖維基材層數均等分割的各區域之厚度(B4)並無特別限定，通常為5~200μm。
本發明之絕緣性基板所具有之樹脂層，係使熱硬化性、感光性等之硬化性樹脂組成物硬化而成的層。另一方面，本發明之絕緣性基板所具有之纖維基材層，係於纖維基材中浸含上述硬化性樹脂組成物並予以硬化而成的層。
另外，本發明所使用之絕緣性基板中，亦可使位於纖維基材層之第1面側的樹脂層與位於第2面側的樹脂層為由相異之硬化性樹脂組成物所形成。在使複數之樹脂層鄰接積層的情況，在不影響樹脂層彼此之接黏性的範圍內，亦可使相鄰之樹脂層為由彼此相異之硬化性樹脂組成物所形成。又，纖維基材層可浸含著形成第1面側之樹脂層或第2面側之樹脂層之任一者的硬化性樹脂組成物，亦可浸含著形成第1面側之樹脂層的樹脂，且浸含著形成第2面側之樹脂層的樹脂，於纖維基材內部使2種樹脂接觸或混合。
作為上述纖維基材並無特別限定，可選擇具有能耐受半導體裝置之製造製程及使用條件之耐熱性的材料。作為此種纖維基材，可舉例如：由以玻璃織布及玻璃不織布等之玻璃纖維基材，聚醯胺樹脂纖維、芳香族聚醯胺樹脂纖維、全芳香族聚醯胺樹脂纖維等之聚醯胺樹脂纖維，聚酯樹脂纖維、芳香族聚酯樹脂纖維、全芳香族聚酯樹脂纖維等之聚酯系樹脂纖維，聚醯亞胺樹脂纖維、氟樹脂纖維、聚苯并唑樹脂等作為主成分的織布或不織布所構成的合成纖維基材；以牛皮紙、棉絨紙、棉絨與牛皮紙漿之混抄紙等作為主成分的紙基材等之有機纖維基材等的纖維基材；聚酯、聚醯亞胺等之樹脂薄膜等。此等之中，較佳為玻璃纖維基材。藉此，可提升絕緣性基板之強度，並可減小絕緣性基板之線膨脹係數。
作為構成玻璃纖維基材的玻璃，可舉例如E玻璃、C玻璃、A玻璃、S玻璃、D玻璃、NE玻璃、T玻璃、H玻璃、石英玻璃等。此等之中，尤其在使用E玻璃或T玻璃時，可達成玻璃纖維基材之高彈性化，亦可減小線膨脹係數。
上述纖維基材之厚度並無特別限定，通常為使用5~200μm左右之厚度，尤其在欲減薄印刷佈線板之核層(絕緣性基板之部分)時，較佳係設為5~100μm左右。
作為上述硬化性樹脂組成物，係使用熱硬化性、感光性等之硬化性樹脂組成物，通常使用熱硬化性樹脂組成物。熱硬化性樹脂組成物通常含有熱硬化性樹脂、硬化劑、填充材等。
作為熱硬化性樹脂，可使用環氧樹脂、氰酸酯樹脂、雙順丁烯二醯亞胺樹脂、酚樹脂、苯并樹脂、聚醯胺樹脂、聚醯亞胺樹脂、聚醯胺醯亞胺樹脂等，通常係於環氧樹脂中適當組合其他熱硬化性樹脂而使用。
作為上述環氧樹脂並無特別限定，其為實質上不含鹵原子的環氧樹脂，可舉例如雙酚A型環氧樹脂、雙酚F型環氧樹脂、雙酚E型環氧樹脂、雙酚S型環氧樹脂、雙酚Z型環氧樹脂(4,4’-環己二烯雙酚型環氧樹脂)、雙酚P型環氧樹脂(4,4’-(1,4-苯二亞異丙烯)雙酚型環氧樹脂)、雙酚M型環氧樹脂(4,4’-(1,3-苯二亞異丙烯)雙酚型環氧樹脂)等之雙酚型環氧樹脂,酚酚醛清漆型環氧樹脂、甲酚酚醛清漆型環氧樹脂等之酚醛清漆型環氧樹脂,聯苯基型環氧樹脂、茬型環氧樹脂、酚芳烷基型環氧樹脂、聯苯基芳烷基型環氧樹脂、聯苯基二亞甲基型環氧樹脂、聯苯基芳烷基型酚醛清漆環氧樹脂、三酚甲烷酚醛清漆型環氧樹脂、1,1,2,2-(四酚)乙烷之環氧丙基醚類、3官能或4官能之環氧丙基胺類、四甲基聯苯基型環氧樹脂等之芳基伸烷基型環氧樹脂，萘骨架改質甲酚酚醛清漆型環氧樹脂、甲氧基萘改質甲酚酚醛清漆型環氧樹脂、甲氧基萘二亞甲基型環氧樹脂、萘酚伸烷基型環氧樹脂等之萘型環氧樹脂，蒽型環氧樹脂、苯氧基型環氧樹脂、二環戊二烯型環氧樹脂、降烯型環氧樹脂、金剛烷型環氧樹脂、茀型環氧樹脂、使上述環氧樹脂經鹵化之難燃化環氧樹脂等。可單獨使用此等中之一種，亦可併用具有相異重量平均分子量的2種以上，或可併用1種或2種以上與其等的預聚物。
此等環氧樹脂中，較佳為酚醛清漆型環氧樹脂，其中更佳為聯苯基伸烷基型酚醛清漆環氧樹脂，其中特佳為聯苯基二亞甲基型環氧樹脂。
所謂聯苯基芳烷基型酚醛清漆環氧樹脂，係指於重複單位中具有1個以上聯苯基伸烷基的環氧樹脂。可舉例如茬型環氧樹脂、聯苯基二亞甲基型環氧樹脂等。聯苯基二亞甲基型環氧樹脂係可例如由下式(I)表示。
[化1]
上述式(I)所示之聯苯基二亞甲基型環氧樹脂的平均重複單位數n並無特別限定，較佳為1~10、特佳2~5。若平均重複單位數n未滿上述下限值，則聯苯基二亞甲基型環氧樹脂容易結晶化，對通用溶媒之溶解性降低，故有操作困難的情形。又，若平均重複單位數n超過上述上限值，則有樹脂之流動性降低、成為成形不良等之原因的情形。
環氧樹脂之分子量並無特別限定，於使用酚醛清漆型環氧樹脂時，其重量平均分子量較佳為5.0×102 ~2.0×104 的範圍。酚醛清漆型環氧樹脂之重量平均分子量可藉由例如GPC(凝膠滲透層析，標準物質：聚苯乙烯換算)進行測定。
另外，環氧樹脂之含量並無特別限定，較佳係以熱硬化性樹脂組成物之固形份基準計為1~65重量%。
藉由使本發明之熱硬化性樹脂組成物含有氰酸酯樹脂，則可提升難燃性、減小線膨脹係數，進而可提升樹脂層之電氣特性(低介電係數、低介電損失正切)等。上述氰酸酯樹脂並無特別限定，例如可使鹵化氰化合物與酚類或萘酚類反應，視需要藉加熱等方法進行預聚化而獲得。又，亦可使用如此調製的市售物。
作為氰酸酯樹脂之種類並無特別限定，可舉例如酚醛清漆型氰酸酯樹脂、雙酚A型氰酸酯樹脂、雙酚E型氰酸酯樹脂、四甲基雙酚F型氰酸酯樹脂等之雙酚型氰酸酯樹脂，二環戊二烯型氰酸酯樹脂、聯苯基芳烷基型氰酸酯樹脂及萘酚芳烷基型氰酸酯樹脂等。酚醛清漆型氰酸酯樹脂可減小樹脂層之線膨脹係數，樹脂層之機械強度、電氣特性(低介電係數、低介電損失正切)亦優越。
上述氰酸酯樹脂較佳係於分子內具有2個以上氰酸酯基(-O-CN)。可舉例如2,2’-雙(4-氰氧基苯基)亞異丙基、1,1’-雙(4-氰氧基苯基)乙烷、雙(4-氰氧基-3,5-二甲基苯基)甲烷、1,3-雙(4-氰氧基苯基-1-(1-甲基亞乙基))苯、二環戊二烯型氰酸酯、酚酚醛清漆型氰酸酯、雙(4-氰氧基苯基)硫醚、雙(4-氰氧基苯基)醚、1,1,1-參(4-氰氧基苯基)乙烷、參(4-氰氧基苯基)亞磷酸酯、雙(4-氰氧基苯基)碸、2,2-雙(4-氰氧基苯基)丙烷、1,3-、1,4-、1,6-、1,8-、2,6-或2,7-二氰氧基萘、1,3,6-三氰氧基萘、4,4-二氰氧基聯苯及酚酚醛清漆型、甲酚酚醛清漆型之多元酚類與鹵化氰間之反應所得的氰酸酯樹脂，由萘酚芳烷基型之多元萘酚類與鹵化氰間之反應而得的氰酸酯樹脂等。此等之中，酚酚醛清漆型氰酸酯樹脂係難燃性及低熱膨脹性優越，2,2-雙(4-氰氧基苯基)亞異丙基及二環戊二烯型氰酸酯係交聯密度之控制及耐濕可靠性優越。由低熱膨脹性之觀點而言，特佳為酚酚醛清漆型氰酸酯樹脂。又，可使用氰酸酯樹脂之1種或併用2種以上，而無特別限定。
上述氰酸酯樹脂可單獨使用，亦可併用不同種類之氰酸酯樹脂、或將氰酸酯樹脂與其預聚物併用。
上述預聚物通常係將上述氰酸酯樹脂藉加熱反應等，予以例如3聚化而獲得，為了調整清漆之成形性、流動性而可適合使用。
上述預聚物並無特別限定，於例如使用3聚化率為20~50重量%之預聚物時，可表現良好的成形性、流動性。
上述氰酸酯樹脂之含量並無特別限定，較佳係以熱硬化性樹脂組成物整體之固形份基準計為5~42重量%。
熱硬化性樹脂組成物所含有之硬化劑，係指熱硬化性樹脂的硬化劑，可使用例如與環氧基進行反應而使樹脂組成物硬化的化合物，或促進環氧基彼此間之反應的硬化促進劑。
作為熱硬化性樹脂組成物所含有之硬化劑，並無特別限定，可舉例如萘酸鋅、萘酸鈷、辛酸錫、辛酸鈷、雙乙醯基丙酮鈷(II)三乙醯基丙酮鈷(III)等之有機金屬鹽，三乙基胺、三丁基胺、二吖雙環[2,2,2]辛烷等之3級胺類，2-甲基咪唑、2-苯基咪唑、2-苯基-4-甲基咪唑、2-乙基-4-乙基咪唑、1-苄基-2-甲基咪唑、1-苄基-2-苯基咪唑、2-十一基咪唑、1-氰基乙基-2-乙基-4-甲基咪唑、1-氰基乙基-2-十一基咪唑、2-苯基-4-甲基-5-羥基咪唑、2-苯基-4,5-二羥基咪唑、2,3-二氫-1H-吡咯(1,2-a)苯并咪唑等之咪唑類，酚、雙酚A、壬基酚等之酚化合物，醋酸、苯甲酸、水楊酸、對甲苯磺酸等之有機酸等，或其等之混合物。
硬化劑之量並無特別限定，於使用有機金屬鹽、咪唑類時，較佳係以熱硬化性樹脂組成物整體之固形份基準計為0.05~4重量%。又，於使用酚化合物、有機酸時，較佳係以熱硬化性樹脂組成物整體之固形份基準計為3~40重量%。
作為熱硬化性樹脂組成物所含之填充材並無特別限定，可使用例如滑石、燒成黏土、未燒成黏土、雲母、玻璃等之矽酸鹽，氧化鈦、氧化鋁、水鋁石、二氧化矽、熔融二氧化矽等之氧化物，碳酸鈣、碳酸鎂、水滑石等之碳酸鹽，氫氧化鋁、氫氧化鎂、氫氧化鈣等之氫氧化物，硫酸鋇、硫酸鈣、亞硫酸鈣等之硫酸鹽或亞硫酸鹽，硼酸鋅、甲基硼酸鋇、硼酸鋁、硼酸鈣、硼酸鈉等之硼酸鹽，氮化鋁、氮化硼、氮化矽、氮化碳等之氮化物，鈦酸鍶、鈦酸鋇等之鈦酸鹽等無機填充材。
上述無機填充材之粒徑並無特別限定，較佳係平均粒徑0.005~10μm、特佳平均粒徑5.0μm以下的球狀二氧化矽。又，平均粒徑可藉由例如粒度分佈計(HORIBA製，LA-500)進行測定。
填充材之含量並無特別限定，較佳係以上述熱硬化性樹脂組成物整體之固形份基準計為20~80重量%。
熱硬化性樹脂組成物中視需要亦可含有其他成分，例如可含有用於改善與無機填充材間之濕潤性的偶合劑、用於使樹脂組成物著色的著色劑、消泡劑、均平劑、難燃劑等。
(絕緣性基板之製造方法)
本發明之絕緣性基板係藉由使用上述纖維基材及上述硬化性樹脂組成物，形成下述般之層構成的積層體：含有1層以上之纖維基材層及2層以上之樹脂層，兩面之最外層為樹脂層，至少一層之纖維基材層相對於對應順位之基準位置偏移存在於第1面側或第2面側，纖維基材層中並無偏移存在於不同方向者；並藉由將上述積層體進行加熱加壓成形以使其硬化而獲得。又，加熱加壓成形前之上述積層體所具有的硬化性樹脂組成物為B階段狀態。以下有時將該加熱加壓成形前之積層體簡稱為「積層體」。
作為得到上述積層體的方法，有如使用預浸體的方法。所謂預浸體，一般係於纖維基材等之浸含性基材中浸含含有熱硬化性樹脂等的樹脂組成物，進而視需要於上述基材之單面或兩面上載持無法浸含之過剩部分之樹脂組成物而形成樹脂層，將該樹脂層硬化或乾燥成B階段狀態者。
作為用於獲得上述積層體的預浸體，有非對稱預浸體及對稱預浸體。本發明中，所謂非對稱預浸體，係指設於基材層之第1面側的樹脂層的厚度、與設於第2面側之樹脂層的厚度不同的預浸體。亦即，所謂非對稱預浸體，係指基材層相對於預浸體厚度方向呈偏移存在的預浸體。
另一方面，所謂對稱預浸體，係指設於基材層兩面之樹脂層之厚度彼此相等的預浸體。又，本發明中，亦將幾乎沒有由基材層擠出至厚度方向之樹脂層的預浸體視為對稱預浸體。
本發明中，可使用利用上述纖維基材及上述硬化性樹脂組成物所製作的預浸體。在使上述硬化性樹脂組成物浸含於上述纖維基材時，係將上述硬化性樹脂組成物溶解於溶劑中作成清漆，使上述清漆浸含於上述纖維基材中。
作為用於得到上述硬化性樹脂組成物之清漆的溶劑，較佳係至少對上述熱硬化性樹脂組成物顯示良好之溶解性、分散性，但在不造成不良影響的範圍內亦可使用貧溶媒。具體而言，可使用醇類、醚類、醛類、酮類、酯類、醇酯類、酮醇類、醚醇類、酮醚類、酮酯類及酯醚類等之有機溶劑。作為顯示良好溶解性的溶劑，可舉例如丙酮、甲基乙基酮、甲基異丁基酮、環戊酮、二甲基甲醯胺、二甲基乙醯胺、N-甲基吡咯啶酮、乙二醇單甲基醚、乙二醇單丁基醚等。
上述清漆之固形份(不揮發份)濃度並無特別限定，通常設為30~80重量%左右。
本發明所使用之非對稱預浸體及對稱預浸體可藉由以下方法製作。
(非對稱預浸體)
非對稱預浸體中，將較薄之樹脂層稱為第1樹脂層，將較厚之樹脂層稱為第2樹脂層。又，將用於形成上述第1樹脂層之硬化性樹脂組成物稱為第1樹脂組成物，將用於形成上述第2樹脂層之硬化性樹脂組成物稱為第2樹脂組成物。
非對稱預浸體係因兩面之樹脂層的厚度相異，故難以藉由將纖維基材浸漬於清漆中的單純方法進行製作。
圖7表示得到非對稱預浸體之方法的一例。此方法中，首先如圖7A所示般，製造將第1樹脂組成物之清漆塗佈於載體薄膜2’(film)上的第1載體材料2’及將第2樹脂組成物之清漆塗佈於載體薄膜3’(film)上的第2載體材料3’。又，準備纖維基材1’。接著如圖7B所示般，將該等第1及第2載體材料，依該等之清漆塗佈層2’(layer)、3’(layer)朝向纖維基材1’的方式，重疊於上述纖維基材1’上並進行層合，藉此得到於非對稱預浸體101之第1樹脂層2側表面及第2樹脂層3側表面上分別積層了載體薄膜2’(film)、3’(film)的附有載體薄膜之非對稱預浸體102。非對稱預浸體101之纖維基材層1，係相對於將非對稱預浸體之厚度2分割之A-A線偏移存在於第1樹脂層2側。
載體薄膜係在得到非對稱預浸體後，視需要亦可藉剝離等方法予以去除。例如，在對含有非對稱預浸體之2片以上之預浸體進行層合成形的階段，將位於預浸體積層體之最表面的載體薄膜去除，並事先由所有預浸體去除其以外之載體薄膜後，使其等預浸體重疊。
尚且，上述載體薄膜係由金屬箔及樹脂薄膜所構成之群所選出。
作為上述金屬箔，可舉例如銅箔、鋁箔等之金屬箔，於支撐體上進行鍍銅處理而形成之銅薄膜等。
作為上述樹脂薄膜，可舉例如聚乙烯、聚丙烯等之聚烯烴，聚對苯二甲酸乙二酯、聚對苯二甲酸丁二酯等之聚酯，聚碳酸酯、聚矽氧片材等之脫膜紙，氟系樹脂、聚醯亞胺樹脂等之具有耐熱性的熱可塑性樹脂薄膜等。此等之中，最佳為由聚酯所構成的薄膜。藉此，容易藉適當強度由樹脂層進行剝離。
作為將第1及第2載體材料2’、3’層合至纖維基材1’的方法，例如有使用真空層合裝置的方法。此方法中，係由纖維基材1’之第1面側重疊第1載體材料，並由第2面側重疊第2載體材料，於減壓下藉層合輥進行接合且密封後，藉熱風乾燥裝置對構成第1及第2載體材料的樹脂組成物，依其熔融溫度以上的溫度進行加熱處理。此時，由於保持為上述減壓下，故可藉毛細管現象使其熔融浸含於纖維基材中。
上述進行加熱處理之其他方法，例如可使用紅外線加熱裝置、加熱輥裝置、平板狀之熱盤壓製裝置等而實施。
作為得到非對稱預浸體之其他方法，尚有如下述方法。
(1)於纖維基材1’單面，使成為第1樹脂層2之第1樹脂組成物之清漆浸含、乾燥，於其上重疊載體薄膜2’(film)，進而於纖維基材1’之另一單面，使成為第2樹脂層3之第2樹脂組成物之清漆浸含、乾燥，於其上重疊載體薄膜3’(film)，並進行加熱、加壓的方法。
(2)於纖維基材1’之第1面側，將第1樹脂組成物之清漆進行塗佈、浸含、乾燥而形成第1樹脂層2，並於上述纖維基材1’之第2面，將第2樹脂組成物之清漆藉輥塗器、刮刀塗佈器等進行塗佈、乾燥而形成第2樹脂層3，將第1及第2樹脂層進行B階段化，於該經B階段化之第1及第2樹脂層2、3表面上分別重疊載體薄膜2’(film)、3’(film)，於加熱、加壓下進行層合的方法。
(3)於纖維基材1’，將第1樹脂組成物之清漆進行塗佈、浸含、乾燥而形成第1樹脂層2，接著於上述第1樹脂層之表面上重疊載體薄膜2’(film)。
進而，另外製造將第2樹脂組成物之清漆塗佈於載體薄膜3’(film)上的第2載體材料3’，將上述第2載體材料3’，依該第2樹脂層3’(layer)朝向纖維基材1’之與設有第1樹脂層2之面相反側的面的方式進行重疊，於加熱、加壓下進行層合的方法。
(4)於纖維基材1’之一面上藉模塗器將第1樹脂組成物之清漆進行塗佈、浸含、乾燥，並於另一面上藉模塗器將第2樹脂組成物之清漆進行塗佈、浸含、乾燥，而分別形成第1樹脂層2、第2樹脂層3的方法。此時，亦可預先於纖維基材1’中浸含第1樹脂組成物或第2樹脂組成物，其後，於一面上藉由模塗器將第1樹脂組成物之清漆進行塗佈、乾燥，並於另一面上藉模塗器將第2樹脂組成物進行塗佈、乾燥。
(對稱預浸體)
另一方面，由於對稱預浸體係與非對稱預浸體不同，係兩面之樹脂層之厚度相等，故可採用一般之浸含手法，例如將玻璃布浸漬於清漆中的方法、藉各種塗佈器進行塗佈的方法、藉噴霧進行吹附的方法等；將藉適當手法浸含了樹脂組成物的基材，於例如90~220℃之溫度下乾燥1~10分鐘，藉此得到B階段狀態的對稱預浸體。
另外，對稱預浸體亦可依與上述非對稱預浸體之製造方法相同的方法，藉由將設於纖維基材層之兩面的樹脂層厚度調整為彼此相等而獲得。
作為使用預浸體獲得上述積層體的方法，可舉例如(a)使用非對稱預浸體的方法、(b)於對稱預浸體之單面上進一步積層樹脂層的方法及(c)組合厚度相異之預浸體並予以積層的方法等。
以下針對上述(a)~(c)之各方法進行詳細說明。又，通常加熱加壓成形前之積層體所具有之各纖維基材層及各樹脂層的厚度，係於加熱加壓成形後亦改變不多。因此，上述積層體中，亦將纖維基材層由第1面側起依序設為Cx(x表示1~n所示之整數，n為纖維基材層之數)，將積層體之整體厚度(B3)依纖維基材層數(n)均等分割，將使經分割之各區域之厚度(B4)進一步均等2分割時之分割位置設為纖維基材層(Cx)的基準位置，將上述各個基準位置由第1面側起依序設為Ax(x為1~n所表示之整數，n為纖維基材層之數)。
(a)使用非對稱預浸體的方法
非對稱預浸體係如上述般，於纖維基材層之兩面具有樹脂層，纖維基材層相對於預浸體之厚度方向呈偏移存在。因此，可使用1片之非對稱預浸體作為用於得到絕緣性基板的積層體。藉由對1片之非對稱預浸體進行加熱加壓成形而使其硬化，可得到圖1所示之絕緣性基板。
另外，藉由將非對稱預浸體與對稱預浸體組合積層，亦可得到上述積層體。
例如，首先如圖8A所示般，準備1片之非對稱預浸體101與2片之對稱預浸體103。非對稱預浸體101係於纖維基材層1之第1面側具有第1樹脂層2(薄樹脂層)，於第2面側具有第2樹脂層3(厚樹脂層)，對稱預浸體103係於纖維基材層1之兩面上具有相同厚度的樹脂層4。將此等預浸體由第1面側起依非對稱預浸體101、對稱預浸體103、103之順序配置，而依較薄之第1樹脂層2成為第1面側之最外層的方式使非對稱預浸體101配向。接著，如圖8B所示，藉由將此等預浸體重疊並層合，可得到積層體121。積層體121所具有之纖維基材層C1，亦相對於對應順位之基準位置A1-A1線偏移存在於第1面側之方向。若對所得之積層體121進行加熱加壓成形以使其硬化，則可得到圖5A所示之絕緣性基板。
作為其他例，首先如圖9A所示般，由第1面側起依序配置非對稱預浸體101、對稱預浸體103、非對稱預浸體101。接著如圖9B所示般，將此等預浸體重疊並層合，則可得到積層體122。
依積層體122所具有之纖維基材層C1、C3係分別相對於對應順位之基準位置A1-A1線、A3-A3線更加偏移存在於第1面側之方向的方式，使上述2個非對稱預浸體101、101配向。對所得之積層體122進行加熱加壓成形而使其硬化，則可得到圖6A所示的絕緣性基板。
另外，雖未圖示，但藉由積層複數之非對稱預浸體，亦可得到本發明所使用的積層體。
於使用複數之非對稱預浸體時，係依非對稱預浸體之纖維基材層偏移存在於相同方向的方式進行積層。
(a)方法所使用之預浸體的厚度並無特別限定，可適當調整成所得之積層體之至少一層之纖維基材層相對於對應順位之基準位置偏移存在於第1面側或第2面側，且纖維基材層中並無偏移存在於不同方向者。
(b)於對稱預浸體之單面上進一步積層樹脂層的方法
作為得到本發明所使用之積層體的其他方法，有如於對稱預浸體之單面上進一步積層樹脂層的方法。作為使樹脂層積層於對稱預浸體之單面上的方法並無特別限定，可舉例如使上述硬化性樹脂組成物之清漆進行塗佈、乾燥的方法，或重疊樹脂片材並進行加熱、加壓的方法等。所謂上述樹脂片材，係指包括將上述硬化性樹脂組成物作成B階段狀態之樹脂層的片材。作為上述樹脂片材，亦可使用於B階段狀態之樹脂層的單面或兩面上積層載體薄膜而成者，於使用此種具有載體薄膜之樹脂片材時，係在積層於對稱預浸體上時，將與上述對稱預浸體之樹脂層鄰接之面側的載體薄膜去除後再進行積層。
作為樹脂片材所具有之載體薄膜，可使用與上述非對稱預浸體之製作中所使用之載體薄膜相同者。又，樹脂片材所具有之樹脂層，係由將上述硬化性樹脂組成物作成B階段狀態者所構成。
尚且，依JIS-K6900之定義，片材係指薄且一般其厚度較長度與寬度特別小的平坦形製品，薄膜係指相較於長度及寬度，其厚度極小，最大厚度被任意限定的薄且平坦之製品，通常係依卷之形態進行供給。因此，可將片材中厚度特別薄者稱為薄膜，而片材與薄膜的境界並未明定，難以明確區別，故本發明中，將「片材」定義為包括厚度較厚者及較薄者之雙方。
圖10表示使用對稱預浸體與樹脂片材而得到本發明所使用之積層體的方法。首先，如圖10A所示般，準備對稱預浸體103與由載體薄膜4’(film)及B階段狀態之樹脂層4’(layer)所構成的樹脂片材4’(sheet)，於對稱預浸體103之單面之樹脂層4上，依樹脂片材4’(sheet)之樹脂層4’(layer)朝向對稱預浸體103之樹脂層4側的方式進行配置。接著，將對稱預浸體103與樹脂片材4’(sheet)重疊並層合，去除載體薄膜4’(film)，藉此得到圖10B所示之積層體123。依使積層體123所具有之纖維基材層C1相對於基準位置A1-A1線偏移存在於第1面側的方式，使樹脂片材4’(sheet)與對稱預浸體103配向。使所得之積層體123硬化，則可得到圖2A所示之絕緣性基材。
另外，製作複數片之於對稱預浸體之單面上進一步積層了樹脂層的積層體，將所製作之複數片積層體重疊並層合，藉此亦可得到本發明所使用的積層體。此時，依並無偏移存在於不同方向之纖維基材層的方式，積層上述複數之積層體。
(b)方法所使用之預浸體及樹脂片材的厚度並無特別限定，可適當調整為使所得之積層體之至少一層之纖維基材層相對於對應順位之基準位置偏移存在於第1面側或第2面側，且纖維基材層中並無偏移存在於不同方向者。
(c)組合厚度相異之預浸體並予以積層的方法
本發明所使用之積層體亦可藉由組合厚度相異之預浸體並予以積層而獲得。例如，圖11表示組合厚度相異之對稱預浸體並予以積層的方法。首先，如圖11A所示般，準備較薄之對稱預浸體103’與較厚之對稱預浸體103”，由第1面側起依序配置較薄之對稱預浸體103’與較厚之對稱預浸體103”。重疊此等之對稱預浸體103’、103”並進行層合，藉此可得到圖11B所示之積層體124。依所得之積層體124所具有之纖維基材層C1及C2，分配相對於對應順位之基準位置A1-A1線及A2-A2線偏移存在於第1面側的方式，使較薄之對稱預浸體103’及較厚之對稱預浸體103”配向。又，於積層體124中，於厚度B4之各區域內分別存在1層之纖維基材層。
作為(c)方法所使用之預浸體，若為使所得之積層體之至少一層之纖維基材層相對於對應順位之基準位置偏移存在於第1面側或第2面側，且纖維基材層中並無偏移存在於相異方向者，則可為任意者。並不限於例如圖11所示之對稱預浸體，可使用非對稱預浸體，其厚度亦無特別限定，可予以適當調整。
另外，藉由將選自由上述(a)~(c)所組成群之2種以上的方法組合，亦可得到本發明所使用之積層體。可舉例如，藉由從由上述(a)~(c)所組成群選出之2種以上方法，分別製作積層體，將所得積層體進一步重疊並予以層合的方法等。
另外，作為本發明所使用之積層體，亦可為於藉上述方法所得之積層體上，進一步積層了纖維基材層及樹脂層者。作為進一步積層纖維基材層及樹脂層的方法，可舉例如於纖維基材之單面上使樹脂組成物之清漆浸含、乾燥，於其上積層載體薄膜，再依使其纖維基材層側朝向積層體之樹脂層側的方式進行配置而重疊於積層體之一面或兩面上，於加熱、加壓下進行層合的方法等。進而亦可將位於積層體最外層的載體薄膜去除，並重複此作業。
尚且，在藉此方法製作本發明所使用之積層體的情況，進一步積層之樹脂層的厚度，係適當調整為使上述積層體所具有之至少一層之纖維基材層相對於對應順位之基準位置更偏移存在於第1面側或第2面側，且無偏移存在於相異方向的纖維基材層。
於製作上述積層體時，在使用複數片之預浸體的情況，可將使用相異之硬化性樹脂組成物及/或纖維基材層而得者組合使用作為上述預浸體。又，即使在進一步積層樹脂層或纖維基材層的情況，亦可組合使用分別相異者。
上述積層體中，在使複數之樹脂層鄰接配置時，於不影響樹脂層彼此間之接黏性的範圍內，相鄰接之樹脂層彼此可為由不同之硬化性樹脂組成物所構成。
尚且，上述積層體之製作方法並不限定於上述者，若為可製作能用於本發明之絕緣性基板中之積層體的方法，則亦可採用其他方法。
本發明之絕緣性基板通常係依120~230℃、1~5MPa對上述積層體進行加熱加壓成形而獲得。
2.金屬覆蓋積層板
本發明之金屬覆蓋積層板的特徵在於，係在上述本發明之絕緣性基板之至少一面側上設置金屬箔層。
本發明之金屬覆蓋積層板係藉由例如於用於製造本發明之絕緣性基板的上述積層體的至少一面側之最外層樹脂層上，進一步積層金屬箔，依通常120~230℃、1~5MPa進行加熱加壓成形而獲得。
尚且，在於上述積層體之最外層積層有金屬箔以外之載體薄膜時，可將上述載體薄膜去除，於露出之樹脂層上積層金屬箔。另一方面，在使用於至少一面側之最外層積層了金屬箔作為載體薄膜的積層體時，可藉由不去除上述金屬箔而直接依經積層的狀態進行加熱加壓成形，獲得本發明之金屬覆蓋積層板。
作為本發明之金屬覆蓋積層板中所使用的金屬箔，可舉例如銅、銅系合金、鋁、鋁系合金、銀、銀系合金、金、金系合金、鋅、鋅系合金、鎳、鎳系合金、錫、錫系合金、鐵、鐵系合金等之金屬箔。
3.印刷佈線板
本發明之印刷佈線板，係於上述本發明之絕緣性基板之至少一面上，設置1層或2層以上之導體電路層。
藉由使用上述絕緣性基板或金屬覆蓋積層板作為核基板，於其單面或雙面藉由減去法、加成法、半加成法等公知方法形成導體電路，並取得兩面的導通，則可得到印刷佈線板。通常係於形成在核基板上之內層電路上使層間絕緣層與導體電路層進行增層，取得導體電路層間的導通，僅使最外層電路之端子部露出並以抗焊劑被覆，藉此作成多層印刷佈線板。
作為增層之層間絕緣層，可使用熱硬化性樹脂組成物之片材或預浸體。作為於層間絕緣層上形成導體電路層的方法，較佳為半加成法。核基板之兩面或各導體電路層之間的導通，可藉由鑽頭或雷射進行開孔加工，於孔內部進行鍍敷或填充導電性材料而形成。
一般而言，未搭載半導體元件之狀態的印刷佈線板，係受到設於半導體元件搭載面之導體電路層所含的金屬殘存率(殘存面積)或電路圖案形狀、與於其相反側之非搭載面上設置之導體電路層所含之金屬殘存率或電路圖案形狀的影響，而有發生正曲翹與反曲翹之任一者的可能性，而且，即使是相同規格的印刷佈線板，仍有於各個製品不規則地發生正曲翹或反曲翹的可能性。
相對於此，本發明中，屬於核基板之絕緣性部分的絕緣性基板係如上述般，含有1層以上之纖維基材層及2層以上的樹脂層，且兩面之最外層為由屬於樹脂層之積層體硬化物所構成，至少一層之纖維基材層相對於對應順位之基準位置偏移存在於第1面側或第2面側，而纖維基材層中無偏移存在於不同方向者。藉此，上述絕緣性基板及使用了該絕緣性基板的印刷佈線板可形成為以纖維基材層所偏移存在之方向為外側而曲翹，或可平坦地成形而控制曲翹之方向或程度。
4.半導體裝置
本發明之半導體裝置係於上述本發明之印刷佈線板的導體電路層上搭載半導體元件而成者。
一般而言，由於印刷佈線板之熱收縮率大於半導體元件之熱收縮率，故若於印刷佈線板之一面上搭載半導體元件，則容易發生以半導體元件搭載面側為外側而曲翹之所謂負曲翹。
另外，本發明之印刷佈線板具有以核層所含有之纖維基材層所偏移存在之方向為外側而曲翹的性質。
因此，由可減輕或防止半導體裝置之負曲翹的觀點而言，本發明之半導體裝置中，較佳係於上述印刷佈線板所含之絕緣性基板中，在與纖維基材層所偏移存在之方向之第1面側為相反側的第2面側上所設置的導體電路層上，搭載有半導體元件。
由同樣觀點而言，特佳係上述印刷佈線板所含之絕緣性基板所具有的纖維基材層中，使最靠第1面側之纖維基材層相對於對應順位之基準位置偏移存在於第1面側而配置，上述半導體元件中，使與纖維基材層偏移存在之方向之第1面側為相反側之第2面側上所設置的導體電路層上，搭載半導體元件。
作為於印刷佈線板之導體電路層上搭載半導體元件的方法，可藉由於印刷佈線板之搭載面側之導體電路層上，形成黏晶層，經由上述黏晶層使半導體元件假接黏，視需要一邊輕度按押、一邊對黏晶層進行加熱軟化或加熱硬化，則可固定半導體元件。
作為黏晶材，可使用例如由含有(甲基)丙烯酸酯共聚物等之熱可塑性樹脂的熱可塑性樹脂組成物所構成的黏晶材薄膜，或由含有環氧樹脂等之熱硬化性樹脂的熱硬化性樹脂組成物所構成的黏晶材糊料。
通常，在固定半導體元件之同時、或於固定後，將半導體元件與印刷佈線板藉焊球、打線接合等之公知方法進行電氣連接。
電氣連接後，可視需要依公知方法密封元件搭載面。密封材並無特別限定，但適合使用習知之半導體密封用環氧樹脂組成物。半導體密封用環氧樹脂組成物係含有環氧樹脂、硬化劑、無機填充材、硬化促進劑、其他視需要之著色劑、脫模劑、低應力成分、抗氧化劑等之添加劑，可將此等材料混練、成形為顆粒狀或片材或薄膜狀而作為密封材，例如可參照日本專利特開2008-303367號公報之記載而進行調製。
另外，作為其他方法，係於印刷佈線板上安裝具有焊錫凸塊的半導體元件，經由焊錫凸塊，將上述印刷佈線板與半導體元件連接。然後，於印刷佈線板與半導體元件之間填充液狀密封樹脂(底填充)，製造半導體裝置。
焊錫凸塊較佳為由含有錫、鉛、銀、銅、鉍等之合金所構成。半導體元件與印刷佈線板之連接方法係使用倒裝晶片接合器等進行印刷佈線板上之連接用電極部與半導體元件之焊錫凸塊的位置對準，其後，使用IR迴焊裝置、熱板、其他加熱裝置將焊錫凸塊加熱至熔點以上，藉由使印刷佈線板與焊錫凸塊進行熔融接合而予以連接。又，為了使連接可靠性良好，亦可事先於印刷佈線板上之連接用電極部形成焊錫膏等熔點較低的金屬層。於此接合步驟前，亦可藉由於焊錫凸塊及/或印刷佈線板上之連接用電極部的表層上塗佈助焊劑，以提升連接可靠性。
圖12係針對於具有圖1所示絕緣性基板111作為核層的印刷佈線板上搭載了半導體元件的例子，概略表示其剖面的圖。
圖12中，半導體裝置131係於與印刷佈線板7所含之纖維基材層C1所偏移存在方向之面為相反側的面上，搭載半導體元件8而成。
半導體裝置131之印刷佈線板7，係於半導體裝置131之核層5之兩面上設有經多層化的導體電路層。半導體裝置131之核層5，係與圖1所示之絕緣性基板111為相同層構成，由第1面側起依序積層樹脂層r1、纖維基材層C1、樹脂層r2，纖維基材層C1係配向成相對於對應順位之基準位置A1-A1線更偏移存在於樹脂層r1側。
導體電路層之部分係於印刷佈線板7之兩面上均依序增層了內層電路9、層間絕緣層10、外層電路11而成，於導體電路層之內層電路9與外層電路10之間經由通孔12而導通，核基板兩面之電路之間係經由貫通孔13而導通，兩面之外層電路11均去除端子部並由抗焊劑14所被覆。
半導體元件8係於與印刷佈線板7所含有之纖維基材層C1偏移存在之方向之面為相反側的面上，經由液狀密封樹脂15而固黏，使印刷佈線板7之外層電路11之端子部、與設於半導體元件8下面之電極墊進行位置對合，並經由焊錫凸塊16予以連接。又，此例中，元件搭載面並未密封。
印刷佈線板7之熱收縮率大於半導體元件8之熱收縮率，而半導體裝置131容易發生所謂負曲翹。相對於此，用於半導體裝置131之印刷佈線板7，係具有圖1所示之絕緣性基板111作為其核層5，並具有以纖維基材層C1所偏移存在之方向之面為外側而曲翹的性質，故因與半導體元件搭載面之間的關係，發生所謂正曲翹的力。
因此，印刷佈線板7減輕了半導體元件搭載時之負曲翹，可對半導體裝置131賦予優越的平坦性。
圖13係針對於具有圖5所示之絕緣性基板115作為核層的印刷佈線板上搭載了半導體元件的例子，概略表示其剖面的圖。
圖13中，半導體裝置132係於與印刷佈線板7所含之纖維基材層C1偏移存在之方向之面為相反側的面上，搭載半導體元件8而成。
半導體裝置132之印刷佈線板7，係於核層5之兩面上設有經多層化的導體電路層17。半導體裝置132之核層5係與圖5所示之絕緣性基板115為相同層構成，由第1面側起依序積層樹脂層r1、纖維基材層C1、樹脂層r2、r3、纖維基材層C2、樹脂層r4、r5、纖維基材層C3、樹脂層r6，3層之纖維基材層中，設於第1面側之外側的纖維基材層C1係相對於對應順位之基準位置A1-A1線而更偏移存在於樹脂層r1側，纖維基材層C2、C3分別配向成存在於對應順位之基準位置上。
導體電路層17之部分係於印刷佈線板7之兩面均交互增層了導體電路層17與層間絕緣層18而成，各導體電路層17之間係經由通孔12而導通，核基板兩面之電路之間係經由貫通孔13而導通，兩面之外層電路均去除了端子部並由抗焊劑14所被覆。
半導體元件8係於與印刷佈線板7所含有之纖維基材層C1偏移存在之方向之面為相反側的面上，經由液狀密封樹脂15而固黏，使印刷佈線板之外層電路之端子部、與設於半導體元件8下面之電極墊進行位置對合，並經由焊錫凸塊16予以連接。
半導體裝置132所使用之印刷佈線板7係具有圖5所示之絕緣性基板115作為其核層5，並具有以核層5之纖維基材層C1所偏移存在之方向之面為外側而曲翹的性質，故因與半導體元件搭載面之間的關係，發生所謂正曲翹的力。
因此，印刷佈線板7減輕了半導體元件搭載時之負曲翹，可對半導體裝置132賦予優越的平坦性。
圖14係針對於具有圖6所示之絕緣性基板116作為核層的印刷佈線板上搭載了半導體元件的例子，概略表示其剖面的圖。
圖14中，半導體裝置133係於與印刷佈線板7所含之纖維基材層C1及C3偏移存在之方向之面為相反側的面上，搭載半導體元件8而成。
半導體裝置133之印刷佈線板7，係於核層5之兩面上設有經多層化的導體電路層。半導體裝置133之核層5係與圖6所示之絕緣性基板116為相同層構成，由第1面側起依序積層樹脂層r1、纖維基材層C1、樹脂層r2、r3、纖維基材層C2、樹脂層r4、r5、纖維基材層C3、樹脂層r6，3層之纖維基材層中，設於第1面側之外側的纖維基材層C1係配向成相對於對應順位之基準位置A1-A1線而更偏移存在於樹脂層r1側，設於第2面側之外側的纖維基材層C3係配向成相對於對應順位之基準位置A3-A3線而更偏移存在於樹脂層r5側，亦即纖維基材層C1及C3偏移存在於相同方向。纖維基材層C2係存在於對應順位之基準位置A2-A2線上。
導體電路層之部分係與上述半導體裝置132同樣地增層，半導體元件8係搭載於與印刷佈線板7所含有之纖維基材層C1及C3偏移存在之方向之面為相反側的面上。
半導體裝置133所使用之印刷佈線板7係具有圖6所示之絕緣性基板116作為其核層5，並具有以纖維基材層C1及C3所偏移存在之方向之面為外側而曲翹的性質，故因與半導體元件搭載面之間的關係，發生所謂正曲翹的力。
因此，印刷佈線板7減輕了半導體元件搭載時之負曲翹，可對半導體裝置133賦予優越的平坦性。
本發明中，係藉由在與印刷佈線板之核層(絕緣性基板之部分)所含之纖維基材層偏移存在之方向之面為相反側的面上，搭載半導體元件，而可有意地將半導體元件搭載前的印刷佈線板控制為正曲翹或平坦狀態。
其結果，於上述印刷佈線板搭載了半導體元件時，可減輕或完全防止負曲翹，在特別良好控制的情況，可得到完全沒有正曲翹及負曲翹的平坦之半導體裝置。
平坦性優越之半導體裝置，由於在二次連接於母板時的位置對合精度較高，故可達到連接不良的防止、連接可靠性之提升。
另外，本發明並未為了控制半導體裝置之曲翹而限制導體電路層的數量或電路圖案等之電路設計，故設計自由度高。
尤其是若對應半導體裝置之薄型化而減薄核基板，雖容易發生半導體裝置之曲翹，但根據本發明，即使在核基板較薄的情況，仍可得到平坦性優越的半導體裝置。又，在未使用層間絕緣樹脂層之僅有核基板的所謂兩面板的情況，仍可發揮效果。
本發明亦適合應用於在多去角印刷佈線板上搭載複數之半導體元件的製造製程中。
於此，所謂多去角印刷佈線板，係指使複數之印刷佈線板一體成形為於面方向上連續。於此種多去角印刷佈線板上搭載複數之半導體元件，對元件搭載面進行一次密封後，進行切割等之個片化，藉此可大量生產半導體裝置。
多去角印刷佈線板為大面積，若於其上二維排列地搭載多數之半導體元件，則產生顯著的負曲翹，有難以正確進行切割等之個片化的情形。
藉由使用本發明之絕緣性基板或金屬覆蓋積層板作為此種多去角印刷佈線板的核基板，則可減輕或完全防止多去角印刷佈線板的負曲翹，得到具有優越平坦性的一次密封基板。
(實施例)
以下，以實施例進一步詳細說明本發明，但本發明並不限定於此。
首先，說明預浸體之製造。將所得之預浸體1~11所具有之各層的厚度示於表1。又，表1~3記載之P1~P11，係指預浸體1~預浸體11，表1記載之UNITIKA係指UNITIKA玻璃纖維股份有限公司。
(預浸體1) 1.熱硬化性樹脂組成物之清漆調製
將作為環氧樹脂之聯苯基芳烷基型酚醛清漆環氧樹脂(日本化藥公司製，NC-3000)11.0重量份、作為硬化劑之聯苯基二亞甲基型酚樹脂(日本化藥股份有限公司製，GPH-103)8.8重量份、酚醛清漆型氰酸酯樹脂(LONZA Japan股份有限公司製，Primaset PT-30)20.0重量份溶解、分散於甲基乙基酮中。進而，添加作為無機填充材之球狀熔融二氧化矽(Admatechs公司製，「SO-25R」，平均粒徑0.5μm)60.0重量份與偶合劑(日本Unicar公司製，A187)0.2重量份，使用高速攪拌裝置攪拌30分鐘，調整成不揮發份50重量%，調製成熱硬化性樹脂組成物的清漆(樹脂清漆)。
2.載體材料之製造
於PET薄膜(聚對苯二甲酸乙二酯，帝人杜邦薄膜股份有限公司製Purex薄膜，厚36μm)上，使用模塗裝置依乾燥後樹脂層厚為10.0μm之方式塗佈上述樹脂清漆，對其依160℃之乾燥裝置進行乾燥5分鐘，得到第1樹脂層用之具有PET薄膜的樹脂片材。
另外，將上述樹脂清漆同樣地塗佈於PET薄膜上而使乾燥後之樹脂層厚成為16.0μm，以160℃之乾燥機進行乾燥5分鐘，得到第2樹脂層用之具有PET薄膜的樹脂片材。
3.預浸體之製造
將上述第1樹脂層用之具有PET薄膜的樹脂片材及第2樹脂層用之具有PET薄膜的樹脂片材，依使樹脂層與纖維基材相對面的方式配置於玻璃纖維基材(厚28μm，日東紡公司製E玻璃織布，WEA1035-53-X133，IPC規格1035)之兩面上，依壓力0.5MPa、溫度140℃、1分鐘之條件藉真空壓製進行加熱加壓而使熱硬化性樹脂組成物浸含，得到積層了載體薄膜的預浸體1。預浸體1係第1樹脂層之厚為3μm、纖維基材層厚為28μm、第2樹脂層厚為9μm、總厚40μm的非對稱預浸體。
(預浸體2~6)
預浸體2~6除了將第1樹脂層之厚度、第2樹脂層之厚度及所使用之纖維基材層改變如表1以外，其餘與預浸體1同樣地進行製造。又，預浸體2~6亦成為非對稱預浸體。
(預浸體7)
將上述所得之樹脂清漆浸含於玻璃纖維基材(厚28μm，日東紡公司製E玻璃織布，WEA1035-53-X133，IPC規格1035)，以150℃之加熱爐乾燥2分鐘，得到預浸體7。預浸體7係纖維基材層為28μm，於上述纖維基材層之兩面設置相同厚度(6μm)的樹脂層，總厚為40μm的對稱預浸體。
(預浸體8~11)
預浸體8~11係除了將樹脂層厚度及所使用之纖維基材改變如圖1以外，其餘與預浸體7同樣地進行製造。又，預浸體8~11亦成為對稱預浸體。
以下，實施例1~8及比較例1~4中，係使用上述預浸體1~11(表中簡記為P1~11)製造核基板(金屬覆蓋積層板)，使用上述核基板，製造印刷佈線板及半導體裝置。又，後述核層所具有之各層的厚度，係切出金屬覆蓋積層板之剖面，藉光學顯微鏡觀察剖面而測定。
(實施例1) 1.金屬覆蓋積層板之製造
於預浸體1之兩面重疊12μm之銅箔(三井金屬礦業股份有限公司製3EC-VLP箔)，依220℃、3MPa進行加熱加壓成形2小時，藉此得到金屬覆蓋積層板。所得之金屬覆蓋積層板的核層(由絕緣性基板所構成之部分)，係與圖1A之絕緣性基板111相同之層構成，具有由第1面側起依序積層了樹脂層r1、纖維基材層C1、樹脂層r2的層構成，各層厚度係r1為3μm、C1為28μm、r2為9μm，上述核層係纖維基材層C1相對於基準位置更偏移存在於樹脂層r1側者。又，核層之整體厚度(B3)為40μm。
上述核層中，以纖維基材層C1作為基準時之第1面側之樹脂填充區域的厚度(B5)為r1厚度，第2面側之樹脂填充區域的厚度(B6)為r2厚度，B5/B6為0.33。
另外，上述核層係纖維基材層僅有1層，故將整體厚度(B3)以纖維基材層數均等分割之B4的厚度係與B3相同。因此，在纖維基材層C1所屬之B4區域內，C1之第1面側之距離(B7)係與上述B5相同，C1之第2面側之距離(B8)係與上述B6相同。因此，B7/B8亦與B5/B6同樣地為0.33。
2.印刷佈線板之製造
使用所得之金屬覆蓋積層板作為核基板，在於其兩面進行了電路圖案形成(殘銅率70%，L/S=50/50μm)的內層電路基板的表背面，重疊市售之預浸體(住友Bakelite股份有限公司製，6785GS-F，厚50μm)，再於其上下重疊12μm之銅箔，以壓力3MPa、溫度220℃進行加熱加壓成形2小時。
接著，藉蝕刻去除銅箔，以碳酸雷射形成盲通孔(非貫通孔)。接著於通孔內及樹脂層表面浸漬60℃之膨潤液(ATOTECH Japan股份有限公司製，Swelling Dip Securiganth P)5分鐘，再浸漬於80℃之過錳酸鉀水溶液(ATOTECH Japan股份有限公司製，Concentrat Compact CP)10分鐘後，予以中和並進行粗化處理。
使其經過脫脂、觸媒賦予、活性化之步驟後，形成約0.5μm之無電解鍍銅皮膜，形成抗鍍層，以無電解鍍銅皮膜作為給電層形成10μm之圖案電鍍銅，實施L/S=50/50μm的細微電路加工。接著，藉熱風乾燥裝置依200℃進行退火處理60分鐘後，以快速蝕刻去除給電層，製造4層印刷佈線板。
接著，印刷抗焊劑(太陽油墨製造股份有限公司製，PSR-4000AUS703)，依使半導體元件搭載墊等露出之方式，藉既定遮罩進行曝光、顯影、熟化，形成電路上之層厚12μm的抗焊層。
最後，於從抗焊層露出之電路層上，形成由無電解鍍鎳層3μm、與進而其上之電無解鍍金層0.1μm所形成的鍍層，將所得基板切斷為14mm×14mm，得到半導體裝置用印刷佈線板。
3.半導體裝置之製造
半導體裝置係依使與核基板之纖維基材層所偏移存在之方向之面為相反側的面成為半導體元件側的方式，將具有焊錫凸塊的半導體元件(TEG晶片，尺寸8mm×8mm，厚725μm)，於上述半導體裝置用之印刷佈線板上，使用倒裝晶片接合器裝置藉加熱壓黏予以搭載，接著，於IR迴焊錫將焊錫凸塊熔融接合後，填充液狀密封樹脂(住友Bakelite股份有限公司製，CRP-4160A3)並使上述液狀密封樹脂硬化而獲得。又，液狀密封樹脂係依溫度150℃、120分鐘之條件進行硬化。上述半導體元件之焊錫凸塊係使用由Sn/Pb組成的共晶所形成者。
(實施例2~5)
除了實施例2係使用預浸體2，實施例3係使用預浸體3，實施例4係使用預浸體5，實施例5係使用預浸體6，分別製造金屬覆蓋積層板，且以所得之金屬覆蓋積層板作為核基板以外，實施例2~5係與實施例1同樣地進行而製造印刷佈線板及半導體裝置。實施例2~5所使用之核基板，係纖維基材層相對於基準位置更偏移存在於第1面側者。又，依使與核基板之纖維基材層所偏移存在之方向之面為相反側之面成為半導體元件側的方式，將半導體元件搭載於半導體裝置用的印刷佈線板上。
(實施例6) 1.金屬覆蓋積層板之製造
依預浸體10、預浸體10、預浸體4之順序，依預浸體4之第2樹脂層成為預浸體10側且第1樹脂層成為空氣層側的方式，積層合計3片的預浸體，於所得之積層體之兩面重疊12μm之銅箔(三井金屬礦業股份有限公司製3EC-VLP箔)，依220℃、3MPa進行加熱加壓成形2小時，藉此得到金屬覆蓋積層板。所得之金屬覆蓋積層板的核層(由絕緣性基板所構成之部分)，係與圖5A之絕緣性基板115相同之層構成，具有由第1面側起依序積層了樹脂層r1、纖維基材層C1、樹脂層r2、r3、纖維基材層C2、樹脂層r4、r5、纖維基材層C3、樹脂層r6的層構成。各層厚度係C1~C3分別為130μm，r1為1.0μm，r2與r3合計厚為4.0μm，r4與r5合計厚為3.4μm，r6為1.7μm。上述核層係纖維基材層C1相對於對應順位之基準位置更偏移存在於樹脂層r1側，纖維基材層C2及C3存在於對應順位之基準位置上。又，核層之整體厚度(B3)為400μm。
上述核層中，以纖維基材層C1作為基準時，第1面側之樹脂填充區域的厚度(B5)為r1厚度，第2面側之樹脂填充區域的厚度(B6)為r2與r3之合計厚度，故以纖維基材層C1為基準時之B5/B6為0.25。
另外，上述核層因具有3層之纖維基材層，故將上述整體厚度(B3)以纖維基材層數均等分割時之各區域的厚度(B4)為133.3μm，於上述厚B4之各區域內分別存在1個纖維基材層。在纖維基材層C1所屬之B4區域內，C1之第1面側之距離(B7)係樹脂層r1的厚度，C1之第2面側之距離(B8)為由B4厚度(133.3μm)減去樹脂層r1厚(1.0μm)及纖維基材層C1厚(130μm)的厚度、亦即2.3μm，故以纖維基材層C1為基準時之B7/B8為0.43。
2.印刷佈線板之製造
使用所得之金屬覆蓋積層板作為核基板，在於其兩面進行了電路圖案形成(殘銅率70%，L/S=50/50μm)的內層電路基板的表背面，重疊市售之預浸體(味之素FineTechno股份有限公司製，ABF-GX-13，厚40μm)，對其使用真空加壓式層合裝置，依溫度150℃、壓力1MPa、時間120秒進行真空加熱加壓成形，其後，以熱風乾燥裝置依220℃進行加熱硬化60分鐘，剝離PET薄膜，接著，以碳酸雷射形成盲通孔(非貫通孔)。接著於通孔內及樹脂層表面浸漬60℃之膨潤液(ATOTECH Japan股份有限公司製，Swelling Dip Securiganth P)5分鐘，再浸漬於80℃之過錳酸鉀水溶液(ATOTECH Japan股份有限公司製，Concentrat Compact CP)10分鐘後，予以中和並進行粗化處理。
使其經過脫脂、觸媒賦予、活性化之步驟後，形成約0.5μm之無電解鍍銅皮膜，形成抗鍍層，以無電解鍍銅皮膜作為給電層形成10μm之圖案電鍍銅，實施L/S=50/50μm的細微電路加工。接著，藉熱風乾燥裝置依200℃進行退火處理60分鐘後，以快速蝕刻去除給電層。
進而，使用具有PET薄膜之樹脂片材重複同樣步驟，藉此製造最外層亦經電路加工的8層印刷佈線板。
接著，印刷抗焊劑(太陽油墨製造股份有限公司製，PSR-4000 AUS703)，依使半導體元件搭載墊等露出之方式，藉既定遮罩進行曝光、顯影、熟化，形成電路上之層厚12μm的抗焊層。
最後，於從抗焊層露出之電路層上，形成由無電解鍍鎳層3μm、與進而其上之電無解鍍金層0.1μm所形成的鍍層，將所得基板切斷為50mm×50mm，得到半導體裝置用印刷佈線板。
3.半導體裝置之製造
除了使用上述所得之半導體裝置用之印刷佈線板，且使用TEG晶片(尺寸15mm×15mm，厚725μm)作為半導體元件以外，其餘與實施例1同樣進行而製造半導體裝置。又，依使與核基板所含之纖維基材層C1所偏移存在之方向之面為相反側的面成為半導體元件側的方式，將半導體元件搭載於半導體裝置之印刷佈線板上。
(實施例7)
除了依預浸體4、預浸體10、預浸體4之順序，並依其中一預浸體4之第1樹脂層成為預浸體10側，另一預浸體4之第2樹脂層成為預浸體10側的方式，積層合計3片的預浸體，於所得之積層體之兩面重疊12μm之銅箔(三井金屬礦業股份有限公司製3EC-VLP箔)，依220℃、3MPa進行加熱加壓成形2小時，藉此製造金屬覆蓋積層板，並將藉此所得之金屬覆蓋積層板作為核基板以外，其餘與實施例6同樣進行而得到印刷佈線板與半導體裝置。所得金屬覆蓋積層板的核層(由絕緣性基板所構成之部分)，係與圖6A之絕緣性基板116相同之層構成，具有由第1面側起依序積層了樹脂層r1、纖維基材層C1、樹脂層r2、r3、纖維基材層C2、樹脂層r4、r5、纖維基材層C3、樹脂層r6的層構成，各層厚度係C1~C3分別為130μm，r1為1.0μm，r2與r3合計厚為4.0μm，r4與r5合計厚為2.7μm，r6為2.3μm。上述核層係纖維基材層C1及C3相對於對應順位之基準位置分別更偏移存在於樹脂層r1側及樹脂層r5側，纖維基材層C2存在於對應順位之基準位置上。又，核層之整體厚度(B3)為400μm。
上述核層中，以纖維基材層C1作為基準時，第1面側之樹脂填充區域的厚度(B5)為r1厚度，第2面側之樹脂填充區域的厚度(B6)為r2與r3之合計厚度，以纖維基材層C1為基準時之B5/B6為0.25。又，以纖維基材層C3作為基準時，第1面側之樹脂填充區域的厚度(B5)為r4與r5之合計厚度，第2面側之樹脂填充區域的厚度(B6)為r6厚度，以纖維基材層C3為基準時之B5/B6為1.17。
另外，上述核層因具有3層之纖維基材層，故將上述整體厚度(B3)以纖維基材層數均等分割時之各區域的厚度(B4)為133.3μm，於上述厚B4之各區域內分別存在1個纖維基材層。在纖維基材層C1所屬之B4區域內，C1之第1面側之距離(B7)係樹脂層r1的厚度，C1之第2面側之距離(B8)為由B4厚度(133.3μm)減去樹脂層r1厚(1.0μm)及纖維基材層C1厚(130μm)的厚度、亦即2.3μm，故以纖維基材層C1為基準時之B7/B8為0.43。又，在纖維基材層C3所屬之B4區域內，C3之第1面側之距離(B7)係由B4厚度(133.3μm)減去樹脂層r6厚(2.3μm)及纖維基材層C3厚(130μm)的厚度、亦即1.0μm，C3之第2面側之距離(B8)為樹脂層r6厚度(2.3μm)，故以纖維基材層C3為基準時之B7/B8為0.43。
另外，依與核基板所含之纖維基材層C1及C3所偏移存在之方向之面為相反側之面成為半導體元件側的方式，將半導體元件搭載於半導體裝置用的印刷佈線板上。
(實施例8)
於PET薄膜(聚對苯二甲酸乙二酯，帝人杜邦薄膜股份有限公司製Purex薄膜，厚36μm)上，使用模塗裝置依乾燥後樹脂層厚為14.0μm之方式塗佈於預浸體1中所使用的樹脂清漆，對其依160℃之乾燥裝置進行乾燥5分鐘，得到具有PET薄膜的樹脂片材1。
將具有PET薄膜的樹脂片材1的樹脂層面配置於預浸體11側，由第1面側起依預浸體11、具有PET薄膜的樹脂片材1之順序，積層預浸體11與具有PET薄膜的樹脂片材1。接著，剝離PET薄膜後，於所得之積層體之兩面重疊12μm之銅箔(三井金屬礦業股份有限公司製3EC-VLP箔)，依220℃、3MPa進行加熱加壓成形2小時，藉此製造金屬覆蓋積層板，並將所得之金屬覆蓋積層板作為核基板。此以外，其餘與實施例1同樣進行而得到印刷佈線板與半導體裝置。
所得金屬覆蓋積層板的核層(由絕緣性基板所構成之部分)，係與圖2A之絕緣性基板112相同之層構成，具有由第1面側起依序積層了樹脂層r1、纖維基材層C1、樹脂層r2、r3的層構成，各層厚度係r1為3μm、C1為80μm、r2與r3合計厚為17μm。上述核層係纖維基材層C1相對於基準位置更偏移存在於樹脂層r1側。又，核層之整體厚度(B3)為100μm。
上述核層中，以纖維基材層C1作為基準時，第1面側之樹脂填充區域的厚度(B5)為r1厚度，第2面側之樹脂填充區域的厚度(B6)為r2與r3之合計厚度，B5/B6為0.18。
另外，上述核層因僅為1層之纖維基材層，故將整體厚度(B3)以纖維基材層數均等分割時之B4厚度係與B3相同。因此，在纖維基材層C1所屬之B4區域內，C1之第1面側之距離(B7)係與上述B5相同，C1之第2面側之距離(B8)係與上述B6相同。因此，B7/B8亦與B5/B6同樣為0.18。
(比較例1~3)
除了於比較例1中使用預浸體7，於比較例2中使用預浸體8，於比較例3中使用預浸體9，分別製造金屬覆蓋積層板，並以藉此所得之金屬覆蓋積層板作為核基板以外，比較例1~3係與實施例1同樣地進行而製造印刷佈線板及半導體裝置。比較例1~3所使用之核基板中，纖維基材層係存在於基準位置上。
(比較例4)
除了使用將預浸體10積層3片而得的積層體製造金屬覆蓋積層板，並以藉此所得之金屬覆蓋積層板作為核基板以外，其餘與實施例6同樣地進行而製造印刷佈線板及半導體裝置。比較例4所使用之核基板中，所有纖維基材層係存在於對應順位之基準位置上。
針對由各實施例及各比較例所得的半導體裝置，進行下述各評價。將各評價與評價方法一同表示如下。將所得之評價結果示於表2、3。又，將實施例與比較例中封裝曲翹之變化量((比較例中為封裝曲翹量)-(實施例中之封裝曲翹量))示於表4。
(1)封裝(PKG)曲翹量
針對上述各實施例及各比較例所製作的半導體裝置，使用溫度可變雷射三維測定機(LS200-MT100MT50：Ttec股份有限公司製)，進行常溫(25℃)下之半導體封裝之曲翹的測定。測定範圍係實施例6、7及比較例4中為48mm×48mm的範圍，此以外為13mm×13mm的範圍，於與半導體元件搭載面為相反側之BGA面射抵雷射以進行測定，以距離雷射頭之距離中的最遠點與最近點的差作為曲翹。
(2)溫度周期(TC)試驗
將上述各實施例及各比較例所得的半導體裝置，於大氣中，以15分鐘-65℃後再15分鐘150℃作為一周期，或以15分鐘150℃後再15分鐘-65℃作為一周期，進行1000周期處理後，使用飛行測定器(1116X-YC Hitester：HIOKI公司製)，針對由印刷佈線板經由焊錫凸塊、通過半導體元件而回到印刷佈線板的電路端子，進行100處導通試驗，調查斷路處。各符號如下述。
◎：無斷路處
○：有1~10處之斷路處
△：有11~50處之斷路處
╳：有51處以上之斷路處。
如表2、表3所示般，由實施例1~8及比較例1~4所得之半導體裝置均發生負曲翹。
為了確認將本發明之絕緣性基板、亦即至少1層之纖維基材層係相對於對應順位之基準位置更偏移存在於第1面側或第2面側，且無偏移存在於不同方向之纖維基材層的絕緣性基板使用作為核基時的效果，表4表示了於纖維基材層之厚度(種類)與片數相等，且核層、封裝及晶片厚度與尺寸相等的實施例與比較例之間所比較之封裝曲翹變化量。纖維基材層之厚度與片數、核層、封裝及晶片之厚度、晶片之尺寸相異時，則封裝曲翹之曲率半徑不同，結果封裝曲翹量不同。又，若核基或封裝尺寸相異，則即使封裝曲翹之曲率半徑相同，核層或封裝之尺寸較大者的封裝整體之曲翹量變大。因此，比較實施例與比較例時，必須事先將此等統一。
由表4可知，相較於對照之比較例，實施例1~8之封裝曲翹量減少。因此，使用至少1層之纖維基材層相對於對應順位之基準位置更偏移存在於第1面側或第2面側、且無偏移存在於相異方向之纖維基材層的核基板而得的實施例1~8的半導體裝置，係相較於使用所有纖維基材層存在於對應順位之基準位置上之核基板而得的比較例1~4的半導體裝置，其封裝曲翹減輕。
另外，由表2、3可知，比較例1~4所得之半導體裝置係於溫度周期試驗中的斷路處較多，連接可靠性差；另一方面，實施例1~8所得之半導體裝置係於溫度周期試驗中無斷路處或斷路處少，連接可靠性優越。
(產業上之可利用性)
根據本發明，絕緣性基板所含有之至少1層之纖維基材層，係相對於上述纖維基材層所對應順位之基準位置更偏移存在於第1面側或第2面側，且無偏移存在於不同方向的纖維基材層，故上述絕緣性基板及使用了該絕緣性基板的印刷佈線板係以上述纖維基材層所偏移存在之方向為外側而曲翹、或平坦地成形，而可抑制曲翹的方向或程度。因此，藉由使上述絕緣性基板或上述印刷佈線板所含之上述纖維基材層所偏移存在的方向，朝向半導體元件搭載面之相反側而重疊，則有意地將半導體元件搭載前之印刷佈線板控制為正曲翹或平坦狀態，其結果，可減輕或完全防止於上述印刷佈線板搭載了半導體元件之半導體裝置的負曲翹。
另外，根據本發明，由於並未為了控制半導體裝置之曲翹而限制導體電路層之數量或電路圖案等之電路設計，故設計自由度高。
因此，本發明可適合使用於成為用於製造印刷佈線板之核基板的絕緣性基板，以及使用了上述絕緣性基板的印刷佈線板及半導體裝置中。
1．．．纖維基材層
2．．．第1樹脂層
3．．．第2樹脂層
2’．．．第1載體材料
3’．．．第2載體材料
4．．．樹脂層
5．．．核層
7．．．印刷佈線板
8．．．半導體元件
9．．．導體電路層(內層電路)
10．．．層間絕緣層
11．．．導體電路層(外層電路)
12．．．通孔
13．．．貫通孔
14．．．抗焊劑
15．．．液狀密封樹脂
16．．．焊錫凸塊
17．．．導體電路層(內層電路)
18．．．層間絕緣層
101．．．非對稱預浸體
102．．．具有載體薄膜之非對稱預浸體
103、103’、103”．．．對稱預浸體
111、112、113、114、115、116．．．絕緣性基板
121、122、123、124．．．積層體
131、132、133．．．半導體裝置
C1~C3．．．纖維基材層
r1~r6．．．樹脂層
圖1A為表示含有1層之纖維基材層與2層之樹脂層的本發明之絕緣性基板之一例之剖面的概略圖。圖1B為表示圖1A所示之絕緣性基板於常溫下呈曲翹狀態的圖。
圖2A為表示含有1層之纖維基材層與3層之樹脂層的本發明之絕緣性基板之一例之剖面的概略圖。圖2B為表示圖2A所示之絕緣性基板於常溫下呈曲翹狀態的圖。
圖3A為表示含有2層之纖維基材層與4層之樹脂層的本發明之絕緣性基板之一例之剖面的概略圖。圖3B為表示圖3A所示之絕緣性基板於常溫下呈曲翹狀態的圖。
圖4A為表示含有2層之纖維基材層與4層之樹脂層的本發明之絕緣性基板之另一例之剖面的概略圖。圖4B為表示圖4A所示之絕緣性基板於常溫下呈曲翹狀態的圖。
圖5A為表示含有3層之纖維基材層與6層之樹脂層的本發明之絕緣性基板之一例之剖面的概略圖。圖5B為表示圖5A所示之絕緣性基板於常溫下呈曲翹狀態的圖。
圖6A為表示含有3層之纖維基材層與6層之樹脂層的本發明之絕緣性基板之另一例之剖面的概略圖。圖6B為表示圖6A所示之絕緣性基板於常溫下呈曲翹狀態的圖。
圖7為說明得到本發明所使用之非對稱預浸體之方法一例的圖。
圖8為說明得到本發明所使用之積層體之方法一例的圖。
圖9為說明得到本發明所使用之積層體之方法之另一例的圖。
圖10為說明得到本發明所使用之積層體之方法之另一例的圖。
圖11為說明得到本發明所使用之積層體之方法之另一例的圖。
圖12為表示於具有圖1所示之絕緣性基板作為核層之印刷佈線板上搭載了半導體元件的半導體裝置之剖面的概略圖。
圖13為表示於具有圖5所示之絕緣性基板作為核層之印刷佈線板上搭載了半導體元件的半導體裝置之剖面的概略圖。
圖14為表示於具有圖6所示之絕緣性基板作為核層之印刷佈線板上搭載了半導體元件的半導體裝置之剖面的概略圖。
圖15A為說明半導體裝置之正曲翹的圖，圖15B為說明半導體裝置之負曲翹的圖。
111．．．絕緣性基板
C1．．．纖維基材層
r1、r2．．．樹脂層

Claims (9)

  1. 一種半導體裝置，係於印刷佈線板的導體電路層上搭載半導體元件而構成者，屬於上述印刷佈線板的核基板之絕緣性基板係含有1層以上之纖維基材層及2層以上之樹脂層，兩面之最外層為由屬於樹脂層之積層體的硬化物所構成者，其中，將該絕緣性基板所含有之上述纖維基材層，由第1面側起朝其相反側之第2面側依序設為Cx(x為1~n所表示的整數，n為纖維基材層之數)，將該絕緣性基板之整體厚度(B3)藉上述纖維基材層之數(n)均等地分割，以將經分割之各區域之厚度(B4)進一步均等2分割之位置作為纖維基材層之基準位置，將該各個基準位置由第1面側起依序設為Ax(x為1~n所表示之整數，n為纖維基材層之數)時，上述纖維基材層中之至少一者係相對於對應順位之基準位置偏移存在於第1面側，且無偏移存在於第2面側之絕緣性基板；上述印刷佈線板為至少在上述絕緣性基板之第2面側設置有1層或2層以上的導體電路層者，上述半導體元件為上述印刷佈線板的導體電路層，且搭載於該印刷佈線板所含的絕緣性基板之第2面側所設置之導體電路層上。
  2. 如申請專利範圍第1項之半導體裝置，其中，含有於上述絕緣性基板之上述纖維基材層中之至少一者係相對於對應順位之基準位置偏移存在於第1面側；上述偏移存在之纖維基材層中，該纖維基材層之第1面側的樹脂填充區域的厚度(B5)、與該纖維基材層之第2面側的樹脂填充區域的厚度(B6)的比(B5/B6)為0.1<B5/B6<1.2。
  3. 如申請專利範圍第1或2項之半導體裝置，其中，含有於上述絕緣性基板之上述纖維基材層之數為1層或2層。
  4. 如申請專利範圍第1或2項之半導體裝置，其中，上述絕緣性基板中上述經均等分割之厚度B4之各區域內，分別存在各一層之纖維基材層。
  5. 如申請專利範圍第1或2項之半導體裝置，其中，上述絕緣性基板中上述經均等分割之厚度B4之各區域中之至少一者，具有相對於對應順位之基準位置偏移存在於第1面側的一層之纖維基材層；上述偏移存在之纖維基材層中，由該纖維基材層之第1面側之界面起至該纖維基材層所屬之厚度B4區域之該第1面側之境界為止的距離(B7)、與由該纖維基材層之第2面側之界面起至該纖維基材層所屬之厚度B4區域之該第2面側之境界為止的距離(B8)的比(B7/B8)為0.1<B7/B8<0.9。
  6. 如申請專利範圍第1或2項之半導體裝置，其中，上述絕緣性基板的厚度為0.03mm以上且0.5mm以下。
  7. 如申請專利範圍第1或2項之半導體裝置，其中，上述絕緣性基板係由僅有1片預浸體或使2片以上預浸體重疊之積層體的硬化物所構成者，該絕緣性基板為含有至少一片下述非對稱預浸體：於纖維基材層之第1面設置第1樹脂層，於第2面設置第2樹脂層，而上述第1樹脂層之厚度小於上述第2樹脂層之厚度。
  8. 如申請專利範圍第1或2項之半導體裝置，其中，含有於上述印刷佈線板之絕緣性基板所具有之纖維基材層中，位於絕緣性基板最靠近第1面側之纖維基材層配置成相對於對應順位之基準位置偏移存在於上述第1面側；上述半導體元件係搭載於與上述第1面為相反側之第2面所設置的導體電路層上。
  9. 如申請專利範圍第1或2項之半導體裝置，其中，含有於上述印刷佈線板之絕緣性基板所具有之纖維基材層中，位於絕緣性基板最靠近第2面側之纖維基材層配置成相對於對應順位之基準位置偏移存在於上述第1面側；上述半導體元件係搭載於與上述第1面為相反側之第2面所設置的導體電路層上。
TW100141393A 2010-11-18 2011-11-14 半導體裝置 TWI477208B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010258172 2010-11-18
JP2011209540A JP5115645B2 (ja) 2010-11-18 2011-09-26 絶縁性基板、金属張積層板、プリント配線板、及び半導体装置

Publications (2)

Publication Number Publication Date
TW201233260A TW201233260A (en) 2012-08-01
TWI477208B true TWI477208B (zh) 2015-03-11

Family

ID=46084021

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100141393A TWI477208B (zh) 2010-11-18 2011-11-14 半導體裝置

Country Status (6)

Country Link
US (1) US20130242520A1 (zh)
JP (1) JP5115645B2 (zh)
KR (1) KR20130133199A (zh)
CN (1) CN103298612B (zh)
TW (1) TWI477208B (zh)
WO (1) WO2012067094A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013000995A (ja) * 2011-06-17 2013-01-07 Panasonic Corp 金属張積層板、及びプリント配線板
JP2013123907A (ja) * 2011-12-16 2013-06-24 Panasonic Corp 金属張積層板、及びプリント配線板
US9117730B2 (en) * 2011-12-29 2015-08-25 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP6065845B2 (ja) * 2012-01-31 2017-01-25 三菱瓦斯化学株式会社 プリント配線板材料用樹脂組成物、並びにそれを用いたプリプレグ、樹脂シート、金属箔張積層板及びプリント配線板
JP6112452B2 (ja) * 2013-03-29 2017-04-12 パナソニックＩｐマネジメント株式会社 両面金属張積層板及びその製造方法
CN103237418B (zh) * 2013-05-15 2015-10-21 广州兴森快捷电路科技有限公司 印制电路板翘曲的判断方法
US9893043B2 (en) * 2014-06-06 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a chip package
KR101650938B1 (ko) 2014-09-25 2016-08-24 코닝정밀소재 주식회사 집적회로 패키지용 기판
US9818682B2 (en) * 2014-12-03 2017-11-14 International Business Machines Corporation Laminate substrates having radial cut metallic planes
JP6217870B2 (ja) * 2015-09-30 2017-10-25 住友ベークライト株式会社 構造体、配線基板および配線基板の製造方法
KR102512228B1 (ko) * 2015-10-01 2023-03-21 삼성전기주식회사 절연재 및 이를 포함하는 인쇄회로기판
US9640492B1 (en) * 2015-12-17 2017-05-02 International Business Machines Corporation Laminate warpage control
JP6661232B2 (ja) * 2016-03-01 2020-03-11 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
EP3541152B1 (en) * 2016-11-09 2022-01-05 Showa Denko Materials Co., Ltd. Printed wiring board and semiconductor package
JP7135364B2 (ja) * 2018-03-23 2022-09-13 三菱マテリアル株式会社 絶縁回路基板、及び、絶縁回路基板の製造方法
TWI705536B (zh) * 2018-11-16 2020-09-21 欣興電子股份有限公司 載板結構及其製作方法
US11833803B2 (en) * 2019-03-29 2023-12-05 Toray Industries, Inc. Fiber reinforced plastic molded body
CN111712062B (zh) * 2020-06-30 2021-09-28 生益电子股份有限公司 一种芯片与pcb的焊接方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134918A (ja) * 2000-10-26 2002-05-10 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JP2002265647A (ja) * 2001-03-13 2002-09-18 Sumitomo Bakelite Co Ltd プリプレグの製造方法
TW200833745A (en) * 2006-08-07 2008-08-16 Nippon Steel Chemical Co Prepreg, laminate and printed wiring board
TW200846398A (en) * 2007-04-18 2008-12-01 Hitachi Chemical Co Ltd Prepreg, multilayer printed wiring board and electronic parts using same
TW200903665A (en) * 2007-03-26 2009-01-16 Semiconductor Energy Lab Method for manufacturing semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101433134B (zh) * 2006-04-28 2012-05-30 住友电木株式会社 阻焊材料及使用该材料的电路板和半导体封装
WO2008093579A1 (ja) * 2007-01-29 2008-08-07 Sumitomo Bakelite Company Limited 積層体、基板の製造方法、基板および半導体装置
JP2010087402A (ja) * 2008-10-02 2010-04-15 Hitachi Chem Co Ltd プリント配線板用多層基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134918A (ja) * 2000-10-26 2002-05-10 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JP2002265647A (ja) * 2001-03-13 2002-09-18 Sumitomo Bakelite Co Ltd プリプレグの製造方法
TW200833745A (en) * 2006-08-07 2008-08-16 Nippon Steel Chemical Co Prepreg, laminate and printed wiring board
TW200903665A (en) * 2007-03-26 2009-01-16 Semiconductor Energy Lab Method for manufacturing semiconductor device
TW200846398A (en) * 2007-04-18 2008-12-01 Hitachi Chemical Co Ltd Prepreg, multilayer printed wiring board and electronic parts using same

Also Published As

Publication number Publication date
CN103298612B (zh) 2015-09-16
KR20130133199A (ko) 2013-12-06
WO2012067094A1 (ja) 2012-05-24
TW201233260A (en) 2012-08-01
CN103298612A (zh) 2013-09-11
JP5115645B2 (ja) 2013-01-09
JP2012124460A (ja) 2012-06-28
US20130242520A1 (en) 2013-09-19

Similar Documents

Publication Publication Date Title
TWI477208B (zh) 半導體裝置
TWI539869B (zh) 預浸體，積層板，印刷佈線板及半導體裝置
TWI477220B (zh) 多層電路基板，絕緣片，及使用多層電路基板之半導體封裝
JP6410405B2 (ja) 樹脂基板、プリプレグ、プリント配線基板、半導体装置
JP6480650B2 (ja) 金属張積層板、プリント配線基板、半導体パッケージ、半導体装置および金属張積層板の製造方法
KR102582537B1 (ko) 프린트 배선판의 제조 방법, 반도체 장치의 제조 방법
TWI522242B (zh) 積層板之製造方法
WO2012140907A1 (ja) 積層板、回路基板、半導体パッケージおよび積層板の製造方法
JP6281184B2 (ja) 金属張積層板、プリント配線基板、半導体パッケージ、および半導体装置
TWI491323B (zh) 積層板之製造方法
TWI514945B (zh) 積層板之製造方法
JP2012131946A (ja) プリント配線板用樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板及び半導体装置
JP5821811B2 (ja) 絶縁性基板、金属張積層板、プリント配線板、及び半導体装置
JP5581640B2 (ja) 樹脂組成物、プリプレグ、積層板、多層プリント配線および半導体装置
JP2013004915A (ja) 積層板の製造方法
JP2013006328A (ja) 積層板、回路基板、および半導体パッケージ
JP2012158645A (ja) プリント配線板用エポキシ樹脂組成物、プリプレグ、金属張積層板、樹脂シート、プリント配線板及び半導体装置
JP5292847B2 (ja) 半導体素子搭載基板
JP5935314B2 (ja) 半導体装置の製造方法
JP2013041987A (ja) 半導体装置の製造方法、及び一括封止基板
JP2009279770A (ja) 積層板の製造方法、積層板、回路板、半導体パッケージ用基板および半導体装置
JP2013004913A (ja) 積層板の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees