WO2012067094A1 - 絶縁性基板、金属張積層板、プリント配線板、及び半導体装置 - Google Patents

絶縁性基板、金属張積層板、プリント配線板、及び半導体装置 Download PDF

Info

Publication number
WO2012067094A1
WO2012067094A1 PCT/JP2011/076254 JP2011076254W WO2012067094A1 WO 2012067094 A1 WO2012067094 A1 WO 2012067094A1 JP 2011076254 W JP2011076254 W JP 2011076254W WO 2012067094 A1 WO2012067094 A1 WO 2012067094A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
fiber base
insulating substrate
resin
surface side
Prior art date
Application number
PCT/JP2011/076254
Other languages
English (en)
French (fr)
Inventor
小野塚　偉師
Original Assignee
住友ベークライト株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友ベークライト株式会社 filed Critical 住友ベークライト株式会社
Priority to US13/885,321 priority Critical patent/US20130242520A1/en
Priority to CN201180064929.5A priority patent/CN103298612B/zh
Priority to KR1020137013803A priority patent/KR20130133199A/ko
Publication of WO2012067094A1 publication Critical patent/WO2012067094A1/ja

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/12—Layered products comprising a layer of synthetic resin next to a fibrous or filamentary layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/038—Textiles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/02—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by structural features of a fibrous or filamentary layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/732—Dimensional properties
    • B32B2307/734—Dimensional stability
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24967—Absolute thicknesses specified

Definitions

  • the present invention relates to an insulating substrate and a metal-clad laminate as a core substrate for manufacturing a printed wiring board, and further relates to a printed wiring board and a semiconductor device using the insulating substrate or the metal-clad laminate. is there.
  • This application claims priority based on Japanese Patent Application No. 2010-258172 filed in Japan on November 18, 2010 and Japanese Patent Application No. 2011-209540 filed in Japan on September 26, 2011. The contents are incorporated herein.
  • Semiconductor devices used in electronic devices are continuously miniaturized, densified and highly functionalized. For example, PoP (Package on Package), SiP (System in Package), FCBGA (Flip Chip Ball Grid Array). ) Etc. are known. With the progress of miniaturization and high density of such semiconductor devices, high-level miniaturization and thinning have been required for semiconductor elements and printed wiring boards constituting the semiconductor devices.
  • a printed circuit board is configured by providing a conductor circuit layer, particularly a conductor circuit layer that has been multilayered by build-up in recent years, on a core substrate, and a semiconductor element is formed on the conductor circuit layer of the printed circuit board.
  • a semiconductor device is configured by mounting and connecting.
  • the linear expansion coefficient of the core substrate (usually about 8 to 15 ppm) is larger than the linear expansion coefficient of the semiconductor element (usually about 3 to 4 ppm), and the linear expansion coefficient of the conductor circuit layer (usually about 8 to 15 ppm) Therefore, a stress is generated inside the printed wiring board or the semiconductor device due to the difference in coefficient of linear expansion between these portions. For this reason, when the core substrate is thinned, there is a problem that the stress caused by the difference in the linear expansion coefficient of each part becomes superior to the rigidity of the core substrate, and warpage is likely to occur.
  • the printed wiring board in which the semiconductor element is not yet mounted is provided on the second surface side which is the opposite surface to the stress generated by the conductor circuit layer provided on the first surface side of the core substrate. Due to the balance of stress generated by the conductor circuit layer, a positive warp that warps with the surface on which the semiconductor element is mounted inside (see FIG. 15A) and a negative warp that warps with the surface on which the semiconductor element is mounted outward. Any of the warping (see FIG. 15B) occurs.
  • the direction in which the semiconductor device in which the semiconductor element is mounted on the printed wiring board is warped mainly depends on the linear expansion coefficient and rigidity of the semiconductor element. It becomes a negative warp that warps with the side of the outer side facing out.
  • Patent Document 1 discloses a build-up wiring layer in which an interlayer insulating resin layer and a wiring layer are laminated on a surface A and a surface B of a core substrate at least one layer each.
  • the planar thermal expansion coefficient of the interlayer insulating resin layer on the surface A side on which the semiconductor element is mounted is equal to the planar direction of the interlayer insulating resin layer on the surface B side mounted on the mounting substrate.
  • the effect of reducing the warp of the semiconductor device obtained by the invention of Patent Document 1 is not always sufficient.
  • the core substrate The degree of warpage reduction varies depending on the number of interlayer insulation resin layers laminated on one side and the opposite side, and is not available for double-sided boards that do not use an interlayer insulation resin layer. The number is constrained.
  • a prepreg containing a glass cloth is used for the interlayer insulating resin layer, a problem of via processing using a laser may occur, which may affect the reliability between vias.
  • the build-up layer of the printed wiring board includes not only an interlayer insulating resin layer but also a wiring layer (a metal layer forming a predetermined circuit pattern), and the linear expansion coefficient of the wiring layer also affects the warpage. Since the wiring layer is not a uniform continuous film, and the shape and area of the circuit pattern differs from layer to layer, it is difficult to predict the effect on the stress. In addition, because the number of printed wiring boards and the shape of the circuit pattern are subject to design constraints, the stress on one side of the core board and the opposite side may antagonize. Even in the case of printed wiring boards, the direction of warpage is irregular for each product, and both positive warpage and negative warpage may occur. Therefore, in the invention of Patent Document 1, it is difficult to perform control for reducing the warpage of the semiconductor device.
  • an object of the present invention is to achieve at least one of the following objects regardless of the physical properties and the number of layers of the interlayer insulating resin layer.
  • a first object of the present invention is to provide an insulating substrate or a metal-clad laminate that can sufficiently reduce or prevent minus warpage of a semiconductor device.
  • a second object of the present invention is to provide an insulating substrate or a metal-clad laminate that can be easily controlled to reduce or prevent minus warpage of a semiconductor device.
  • a third object of the present invention is to provide a printed wiring board with controlled warpage, which is produced using the insulating substrate or metal-clad laminate of the present invention.
  • a fourth object of the present invention is to provide a semiconductor device which is produced by using the insulating substrate or metal-clad laminate of the present invention and in which warpage is reduced or prevented.
  • the insulating substrate of the present invention is an insulating substrate comprising a cured product of a laminate including one or more fiber base layers and two or more resin layers, the outermost layers on both sides being resin layers,
  • the fiber base layer included in the insulating substrate is Cx (x is an integer represented by 1 to n, and n is the number of fiber base layers) in order from the first surface side.
  • the total thickness (B3) of the insulating substrate is equally divided by the number (n) of the fiber base layers, and the division position when the thickness (B4) of each divided region is further divided into two is divided into fiber bases.
  • each of the reference positions is Ax (x is an integer represented by 1 to n and n is the number of fiber base layers) in order from the first surface side.
  • At least one of the fiber base layers (Cx) is unevenly distributed on the first surface side or the second surface side opposite to the reference position (Ax) of the corresponding rank (x), None of the fiber base layers (Cx) are unevenly distributed in different directions.
  • the unevenly distributed fiber base layer is The thickness (B5) of the resin-filled region on the first surface side of the fiber base layer;
  • the ratio (B5 / B6) to the thickness (B6) of the resin-filled region on the second surface side of the fiber base layer is preferably 0.1 ⁇ B5 / B6 ⁇ 1.2.
  • the number of the fiber base layers is preferably one or two.
  • the insulating substrate of the present invention preferably has one fiber base layer in each region of the equally divided thickness (B4).
  • At least one of the equally divided thickness (B4) regions has one fiber base layer on the first surface side relative to the reference position of the corresponding order.
  • the unevenly distributed fiber base layer is The distance (B7) from the interface on the first surface side of the fiber substrate layer to the boundary on the first surface side of the region of the thickness (B4) to which the fiber substrate layer belongs, Ratio (B7 / B8) to the distance (B8) from the interface on the second surface side of the fiber substrate layer to the boundary on the second surface side of the region of the thickness (B4) to which the fiber substrate layer belongs
  • Ratio (B7 / B8) to the distance (B8) from the interface on the second surface side of the fiber substrate layer to the boundary on the second surface side of the region of the thickness (B4) to which the fiber substrate layer belongs
  • the fiber base layer located closest to the first face is the first face from the reference position of the corresponding order. It is preferable that they are unevenly distributed on the side.
  • the fiber base layer located closest to the second face is the first face from the reference position of the corresponding order. It is preferable that they are unevenly distributed on the side.
  • the insulating substrate of the present invention preferably has a total thickness of 0.03 mm to 0.5 mm.
  • the insulating substrate of the present invention is an insulating substrate made of a cured product of a laminate in which only one prepreg or two or more prepregs are stacked.
  • the first resin layer is provided on the first surface side of the fiber base layer
  • the second resin layer is provided on the second surface side
  • the thickness of the first resin layer is smaller than the thickness of the second resin layer. It is desirable to include at least one sheet. That is, in the insulating substrate of the present invention, it is preferable that the laminate is formed by stacking only one prepreg or two or more prepregs.
  • the first resin layer is provided on the second surface side, and the first resin layer includes at least one asymmetric prepreg in which the thickness of the first resin layer is smaller than the thickness of the second resin layer.
  • the metal-clad laminate of the present invention is preferably provided with a metal foil layer on at least one side of the insulating substrate of the present invention.
  • one or two or more conductor circuit layers are provided on at least one surface of the insulating substrate of the present invention.
  • the semiconductor device of the present invention preferably has a semiconductor element mounted on the conductor circuit layer of the printed wiring board of the present invention.
  • the semiconductor device of the present invention is provided on the second surface side opposite to the first surface side in the direction in which the fiber base material layer is unevenly distributed.
  • a semiconductor element is preferably mounted on the conductor circuit layer.
  • the fiber base layer located closest to the first surface is more than the reference position of the corresponding order. It is unevenly distributed on the first surface side,
  • the semiconductor element is preferably mounted on a conductor circuit layer provided on a second surface side opposite to the first surface side in the direction in which the fiber base material layer is unevenly distributed.
  • At least one fiber base layer included in the insulating substrate is unevenly distributed on the first surface side or the second surface side with respect to the reference position of the order corresponding to the fiber base layer, and Since there is no fiber base layer unevenly distributed in different directions, the insulating substrate and the printed wiring board using the insulating substrate warp with the direction in which the fiber base layer is unevenly distributed outward, or It is molded flat and the direction and degree of warpage can be controlled. Therefore, the semiconductor element is mounted by matching the direction in which the fiber base layer included in the insulating substrate or the printed wiring board is unevenly distributed so as to face the side opposite to the surface on which the semiconductor element is mounted.
  • the previous printed wiring board is intentionally controlled to be in a plus warp or flat state, and as a result, the minus warp of the semiconductor device having the semiconductor element mounted on the printed wiring board is reduced or completely prevented. Further, according to the present invention, since the circuit design such as the number of conductor circuit layers and the circuit pattern is not restricted in order to control the warp of the semiconductor device, the degree of freedom in design is high.
  • FIG. 1A is a diagram schematically showing a cross section of an example of an insulating substrate according to the present invention including one fiber base layer and two resin layers.
  • FIG. 1B is a diagram illustrating a state where the insulating substrate illustrated in FIG. 1A is warped at room temperature.
  • FIG. 2A is a diagram schematically showing a cross section of an example of an insulating substrate according to the present invention including one fiber base layer and three resin layers.
  • FIG. 2B is a diagram illustrating a state in which the insulating substrate illustrated in FIG. 2A is warped at room temperature.
  • FIG. 3A is a diagram schematically showing a cross section of an example of an insulating substrate according to the present invention including two fiber base layers and four resin layers.
  • FIG. 1A is a diagram schematically showing a cross section of an example of an insulating substrate according to the present invention including one fiber base layer and two resin layers.
  • FIG. 1B is a diagram illustrating a state where the insulating substrate illustrated in
  • FIG. 3B is a diagram illustrating a state where the insulating substrate illustrated in FIG. 3A is warped at room temperature.
  • FIG. 4A is a diagram schematically showing a cross section of another example of the insulating substrate according to the present invention including two fiber base layers and four resin layers. 4B is a diagram illustrating a state where the insulating substrate illustrated in FIG. 4A is warped at room temperature.
  • FIG. 5A is a view schematically showing a cross section of an example of an insulating substrate according to the present invention including three fiber base layers and six resin layers.
  • FIG. 5B is a diagram illustrating a state in which the insulating substrate illustrated in FIG. 5A is warped at room temperature.
  • 6A is a diagram schematically showing a cross section of another example of the insulating substrate according to the present invention including three fiber base layers and six resin layers.
  • 6B is a diagram illustrating a state where the insulating substrate illustrated in FIG. 6A is warped at room temperature. It is a figure explaining an example of the method of obtaining the asymmetrical prepreg used for this invention. It is a figure explaining an example of the method of obtaining the laminated body used for this invention. It is a figure explaining another example of the method of obtaining the laminated body used for this invention. It is a figure explaining another example of the method of obtaining the laminated body used for this invention. It is a figure explaining another example of the method of obtaining the laminated body used for this invention. It is a figure explaining another example of the method of obtaining the laminated body used for this invention. It is a figure explaining another example of the method of obtaining the laminated body used for this invention.
  • FIG. 15A is a diagram for explaining the positive warpage of the semiconductor device
  • FIG. 15B is a diagram for explaining the negative warpage of the semiconductor device.
  • the insulating substrate of the present invention is an insulating substrate comprising a cured product of a laminate including one or more fiber base layers and two or more resin layers, and the outermost layers on both sides are resin layers.
  • the fiber base layer included in the insulating substrate is Cx (x is an integer represented by 1 to n, and n is the number of fiber base layers) in order from the first surface side.
  • the total thickness (B3) of the insulating substrate is equally divided by the number (n) of the fiber base layers, and the division position when the thickness (B4) of each divided area is further divided into two equally is determined for each fiber.
  • the reference position of the base material layer was set, and each reference position was set to Ax (x is an integer represented by 1 to n and n is the number of fiber base material layers) in order from the first surface side. sometimes, At least one of the fiber base layers (Cx) is unevenly distributed on the second surface side that is the first surface side or the opposite surface from the reference position (Ax) of the corresponding rank (x), None of the fiber base layers (Cx) is unevenly distributed in different directions.
  • Reference position (Ax) (total thickness (B3) ⁇ number of fiber base layers (n)) ⁇ (integer (x) ⁇ 0.5 representing the rank of fiber base layers) This is the height position calculated by.
  • the insulating substrate of the present invention has a plurality of fiber base layers, at least one fiber base layer is unevenly distributed on the first surface side or the second surface side with respect to the reference position of the corresponding order. If it does, the other fiber base material layer may be provided on the reference position of a corresponding order.
  • the insulating substrate according to the present invention has a property of warping with the direction in which the fiber base layer is unevenly distributed outward when being cooled after heat-press molding in the production process. Since the linear expansion coefficient of the resin layer is larger than the linear expansion coefficient of the fiber base layer, the resin layer is more than the fiber base layer when cooled from the stress-free state during heating and pressing to room temperature. Shrink. For this reason, the insulating substrate as a whole warps with the direction in which the fiber base material layer is unevenly distributed outward.
  • the insulating substrate of this invention can control the curvature of an insulating substrate by adjusting the position of a fiber base material layer using this property.
  • FIG. 1 is a diagram schematically showing a cross section of an example of an insulating substrate of the present invention, which is composed of one fiber base layer and two resin layers.
  • the insulating substrate 111 shown in FIG. 1A has a layer configuration in which a resin layer r1, a fiber base layer C1, and a resin layer r2 are laminated in this order from the first surface side.
  • the fiber base layer C1 is unevenly distributed in the direction of the first surface side (resin layer r1 side) from the reference position A1-A1 line of the corresponding order.
  • the thickness B4 of each region obtained by equally dividing the total thickness B3 by the number of fiber base layers is the same as the total thickness B3.
  • the resin layer shrinks more than the fiber base layer when cooled after heating and pressing in the manufacturing process. Therefore, at room temperature, as shown in FIG. There is a property of warping with the direction in which the layer C1 is unevenly distributed outward.
  • FIG. 2 schematically shows a cross section of an insulating substrate composed of one fiber base layer and three resin layers as another example of the insulating substrate of the present invention including one fiber base layer. It is a figure.
  • the insulating substrate 112 shown in FIG. 2A has a layer configuration in which a resin layer r1, a fiber base layer C1, and resin layers r2 and r3 are laminated in this order from the first surface side.
  • the fiber base layer C1 is unevenly distributed on the first surface side (resin layer r1 side) from the reference position A1-A1 line of the corresponding order.
  • the insulating substrate 112 Since the insulating substrate 112 has only one fiber base layer, the thickness B4 of each region obtained by equally dividing the total thickness B3 by the number of fiber base layers is the same as the total thickness B3.
  • the insulating substrate of the present invention may include a portion formed by laminating a plurality of resin layers, such as resin layers r2 and r3 shown in FIG. 2A and resin layers r2 and r3 shown in FIG. 3A described later. .
  • the term “a plurality of resin layers are laminated” means that a plurality of resin layers are laminated in the production stage before curing the insulating substrate. The boundary surface may not be confirmed.
  • FIG. 3 is a diagram schematically showing a cross-section of an insulating substrate composed of two fiber base layers and four resin layers as another example of the insulating substrate of the present invention.
  • the insulating substrate 113 shown in FIG. 3A has a layer structure in which a resin layer r1, a fiber base layer C1, resin layers r2, r3, a fiber base layer C2, and a resin layer r4 are stacked in this order from the first surface side.
  • the fiber base layer C1 is unevenly distributed on the first surface side (resin layer r1 side) from the reference position A1-A1 line of the corresponding order, and the fiber base layer C2 is also the reference position A2-A2 of the corresponding order.
  • the fiber base layers C1 and C2 are unevenly distributed in the same direction.
  • Each region obtained by equally dividing the total thickness B3 of the insulating substrate 113 by the number of fiber base layers, that is, the thickness of each region obtained by dividing the total thickness B3 into two equal parts is shown as B4.
  • the fiber base layers C1 and C2 are both present in the region of thickness B4 on the first surface side, and no fiber base layer is present in the region of thickness B4 on the second surface side.
  • FIG. 4 is a view schematically showing a cross section of another example of the insulating substrate of the present invention including two fiber base layers and four resin layers.
  • the insulating substrate 114 shown in FIG. 4A has a layer configuration in which a resin layer r1, a fiber base layer C1, resin layers r2, r3, a fiber base layer C2, and a resin layer r4 are stacked in this order from the first surface side.
  • the fiber base layer C1 exists on the reference position A1-A1 line of the corresponding order
  • the fiber base layer C2 is on the first surface side (resin layer r3 side) with respect to the reference position A2-A2 line of the corresponding order. ) Is unevenly distributed.
  • each region obtained by equally dividing the total thickness B3 of the insulating substrate 114 by the number of the fiber base layers that is, the thickness of each region obtained by dividing the total thickness B3 into two equal parts is shown as B4.
  • One fiber base layer C1 and C2 exists in each region of thickness B4.
  • FIG. 5 is a diagram schematically showing a cross section of an insulating substrate including three fiber base layers and six resin layers as another example of the insulating substrate of the present invention.
  • Insulating substrate 115 shown in FIG. 5A includes resin layer r1, fiber base layer C1, resin layers r2, r3, fiber base layer C2, resin layers r4, r5, fiber base layer C3, from the first surface side. It has a layer structure in which resin layers r6 are laminated in this order.
  • the fiber base layer C1 that is located closest to the first face is the first face side (resin layer r1 side) relative to the reference position A1-A1 line of the corresponding order.
  • the fiber base layers C2 and C3 exist on the reference positions A2-A2 line and A3-A3 line of the corresponding rank, respectively.
  • the thickness of each region obtained by equally dividing the total thickness B3 of the insulating substrate 115 by the number of fiber base layers, that is, the thickness of each region obtained by dividing the total thickness B3 into three equal parts is indicated as B4.
  • One fiber base layer C1, C2, C3 exists in each region of thickness B4.
  • FIG. 6 is a view schematically showing a cross section of another example of the insulating substrate of the present invention including three fiber base layers and six resin layers.
  • the insulating substrate 116 shown in FIG. 6A has a resin layer r1, a fiber base layer C1, resin layers r2, r3, a fiber base layer C2, resin layers r4, r5, a fiber base layer C3, from the first surface side. It has a layer structure in which resin layers r6 are laminated in this order.
  • the fiber base layer C1 that is located closest to the first face is the first face side (resin layer r1 side) relative to the reference position A1-A1 line of the corresponding order.
  • the fiber base layer C3 located closest to the second surface side is unevenly distributed on the first surface side (resin layer r5 side) from the reference position A3-A3 line of the corresponding order, that is, fibers
  • the base material layers C1 and C3 are unevenly distributed in the same direction.
  • the fiber base layer C2 exists on the reference position A2-A2 line of the corresponding rank.
  • the thickness of each region obtained by equally dividing the total thickness B3 of the insulating substrate 116 by the number of fiber base layers, that is, the thickness of each region obtained by dividing the total thickness B3 into three equal parts is indicated as B4.
  • One fiber base layer C1, C2, C3 exists in each region of thickness B4.
  • the insulating substrate of the present invention is not particularly limited, but at least one of the fiber base layers is unevenly distributed on the first surface side with respect to the reference position of the corresponding order, and the unevenly distributed fiber base layer is The ratio (B5 / B6) of the thickness (B5) of the resin-filled region on the first surface side of the fiber base layer and the thickness (B6) of the resin-filled region on the second surface side of the fiber base layer. ) Is preferably 0.1 ⁇ B5 / B6 ⁇ 1.2.
  • the “resin-filled region” means the distance from the interface of the fiber base layer to the interface of the adjacent fiber base layer or air layer.
  • the resin-filled region may be composed of a single resin layer or may be a laminate of a plurality of resin layers.
  • the “interface” means a flat surface obtained by averaging the unevenness of the surface serving as the boundary between the resin layer and the fiber base layer or the air layer.
  • B5 and B6 are shown when the fiber substrate layer that is unevenly distributed on the respective insulating substrates shown in FIGS. 1A, 2A, 3A, 4A, 5A, and 6A is used as a reference. Note that the insulating substrate 113 shown in FIG. 3A and the insulating substrate 116 shown in FIG. 6A show B5 and B6 based on each of the unevenly distributed fiber base layers because the two fiber base layers are unevenly distributed.
  • the insulating substrate of the present invention may have B5 / B6 of 1 or more.
  • the material layer C3 may be used as a reference.
  • B5 / B6 when B5 / B6 is less than the lower limit value, since the fiber base layer is extremely unevenly distributed, the warping of the insulating substrate may be excessively large.
  • B5 / B6 exceeds the upper limit, the distance between the fiber base layers may be too large, and it may be difficult to control warpage. Therefore, when B5 / B6 is within the above range, the fiber base material layer is arranged in a well-balanced manner, so that the warpage of the insulating substrate can be easily controlled.
  • the insulating substrate of the present invention is not particularly limited, but each region of thickness B4 (hereinafter simply referred to as “region of thickness B4” or “B4 region”) obtained by equally dividing the total thickness (B3) by the number of fiber base layers.
  • region of thickness B4 region of thickness B4
  • B4 region obtained by equally dividing the total thickness (B3) by the number of fiber base layers.
  • one fiber base material layer be present in each of them from the viewpoint of facilitating the control of the warp without the warp of the insulating substrate becoming too large.
  • the insulating substrate of the present invention is not particularly limited, but at least one of the regions of thickness B4 has one fiber base layer unevenly distributed on the first surface side relative to the reference position of the corresponding order.
  • the unevenly distributed fiber base layer is a distance (from the interface on the first surface side of the fiber base layer to the boundary on the first surface side of the region of thickness B4 to which the fiber base layer belongs ( B7) and the ratio (B7 /) of the distance (B8) from the interface on the second surface side of the fiber base layer to the boundary on the second surface side of the region of thickness B4 to which the fiber base layer belongs B8) is preferably 0.1 ⁇ B7 / B8 ⁇ 0.9 from the viewpoint of facilitating the control of the warp without excessively warping the insulating substrate.
  • B7 and B8 when the fiber base material layer unevenly distributed on the respective insulating substrates shown in FIG. 1A, FIG. 2A, FIG. 4A, FIG. 5A and FIG.
  • B7 and B8 when no fiber base layer is present in the region of the thickness B4 or when a plurality of fiber base layers are present, specify B7 and B8. I can't.
  • B7 and B8 are the same as B5 and B6 described above, respectively. It becomes the same value.
  • the one located on the first surface side among the plurality of fiber base layers is the reference position of the corresponding order. It is preferable from the viewpoint of surely controlling the warping direction of the insulating substrate to be arranged unevenly on the first surface side. From the same viewpoint, among the plurality of fiber base layers, the one positioned closest to the first surface side is arranged more unevenly on the first surface side than the reference position of the corresponding order, and most It is particularly preferable that the one located on the second surface side is disposed on the first surface side relative to the reference position of the corresponding order.
  • the total thickness (B3) of the insulating substrate of the present invention is not particularly limited, but is usually 0.03 to 0.5 mm, preferably 0.04 to 0.4 mm.
  • the thickness (B4) of each region obtained by equally dividing the overall thickness (B3) of the insulating substrate of the present invention by the number of fiber base layers is not particularly limited, but is usually 5 to 200 ⁇ m.
  • the resin layer included in the insulating substrate of the present invention is a layer formed by curing a curable resin composition such as thermosetting or photosensitive.
  • the fiber base material layer which the insulating substrate of the present invention has is a layer formed by impregnating and curing a fiber base material with the curable resin composition.
  • the insulating substrate used in the present invention is formed of a curable resin composition in which the resin layer on the first surface side of the fiber base layer and the resin layer on the second surface side are different. Also good. When a plurality of resin layers are laminated adjacent to each other, the adjacent resin layers may be formed of different curable resin compositions as long as the adhesiveness between the resin layers is not affected.
  • the fiber base layer is impregnated with a curable resin composition that forms either the resin layer on the first surface side or the resin layer on the second surface side, or on the first surface side.
  • the resin forming the resin layer may be impregnated, and the resin forming the resin layer on the second surface side may be impregnated, and two kinds of resins may be in contact with or mixed within the fiber base material.
  • the fiber substrate is not particularly limited, but a material having heat resistance that can withstand the manufacturing process and use conditions of the semiconductor device is selected.
  • fiber base materials include glass fiber base materials such as glass woven fabric and glass nonwoven fabric, polyamide resin fibers, aromatic polyamide resin fibers, polyamide resin fibers such as wholly aromatic polyamide resin fibers, and polyester resin fibers.
  • fiber base materials such as organic fiber base materials such as paper base materials mainly composed of kraft paper, cotton linter paper, mixed paper of linter and kraft pulp, and resin films such as polyester and polyimide.
  • a glass fiber base material is preferable. Thereby, the strength of the insulating substrate can be improved and the linear expansion coefficient of the insulating substrate can be reduced.
  • Examples of the glass constituting the glass fiber substrate include E glass, C glass, A glass, S glass, D glass, NE glass, T glass, H glass, and quartz glass.
  • E glass or T glass particularly when E glass or T glass is used, high elasticity of the glass fiber substrate can be achieved, and the linear expansion coefficient can be reduced.
  • the thickness of the fiber base material is not particularly limited, but a thickness of about 5 to 200 ⁇ m is usually used.
  • a thickness of about 5 to 200 ⁇ m is usually used.
  • the core layer (insulating substrate portion) of the printed wiring board is desired to be thin, it is 5 to 100 ⁇ m. It is preferable to set the degree.
  • thermosetting resin composition a curable resin composition such as a thermosetting resin or a photosensitive resin is used, and a thermosetting resin composition is usually used.
  • the thermosetting resin composition usually contains a thermosetting resin, a curing agent, a filler, and the like.
  • thermosetting resin epoxy resin, cyanate resin, bismaleimide resin, phenol resin, benzoxazine resin, polyamide resin, polyimide resin, polyamideimide resin, etc. are used. Usually, other thermosetting resins are used for epoxy resin. Are used in appropriate combination.
  • the epoxy resin is not particularly limited, but is an epoxy resin that does not substantially contain a halogen atom.
  • bisphenol A type epoxy resin bisphenol F type epoxy resin, bisphenol E type epoxy resin, bisphenol S type epoxy resin, Bisphenol Z type epoxy resin (4,4'-cyclohexyldiene bisphenol type epoxy resin), bisphenol P type epoxy resin (4,4 '-(1,4-phenylenediisopridiene) bisphenol type epoxy resin), bisphenol M Type epoxy resins (4,4 '-(1,3-phenylenediisopridiene) bisphenol type epoxy resins) and other bisphenol type epoxy resins, phenol novolac type epoxy resins, and cresol novolak type epoxy resins.
  • Si resin biphenyl type epoxy resin, xylylene type epoxy resin, phenol aralkyl type epoxy resin, biphenyl aralkyl type epoxy resin, biphenyl dimethylene type epoxy resin, biphenyl aralkyl type novolac epoxy resin, trisphenol methane novolak type epoxy resin, 1,1 , 2,2- (tetraphenol) ethane glycidyl ethers, trifunctional or tetrafunctional glycidyl amines, arylalkylene type epoxy resins such as tetramethylbiphenyl type epoxy resins, naphthalene skeleton modified cresol novolac type epoxy resins, methoxynaphthalene Modified cresol novolac type epoxy resin, methoxynaphthalene dimethylene type epoxy resin, naphthol alkylene type epoxy resin and other naphthalene type epoxy resins, Helical type epoxy resins, phenoxy type epoxy resins, dicyclopentadiene type epoxy resin
  • novolac type epoxy resins are preferable, and among them, biphenyl aralkyl type novolac epoxy resins are more preferable, and among them, biphenyl dimethylene type epoxy resins are particularly preferable.
  • the biphenyl aralkyl type novolak epoxy resin refers to an epoxy resin having one or more biphenyl alkylene groups in a repeating unit.
  • a xylylene type epoxy resin, a biphenyl dimethylene type epoxy resin, etc. are mentioned.
  • the biphenyl dimethylene type epoxy resin can be represented by, for example, the following formula (I).
  • the average number of repeating units n of the biphenyldimethylene type epoxy resin represented by the above formula (I) is not particularly limited, but is preferably 1 to 10, and particularly preferably 2 to 5. If the average repeating unit number n is less than the lower limit, the biphenyldimethylene type epoxy resin is likely to be crystallized, and the solubility in general-purpose solvents may be reduced, which may make handling difficult. On the other hand, if the average number of repeating units n exceeds the upper limit, the fluidity of the resin is lowered, which may cause molding defects.
  • the molecular weight of the epoxy resin is not particularly limited, but when a novolac type epoxy resin is used, the weight average molecular weight is preferably in the range of 5.0 ⁇ 10 2 to 2.0 ⁇ 10 4 .
  • the weight average molecular weight of the novolak type epoxy resin can be measured by, for example, GPC (gel permeation chromatography, standard substance: converted to polystyrene).
  • the content of the epoxy resin is not particularly limited, but is preferably 1 to 65% by weight based on the solid content of the thermosetting resin composition.
  • thermosetting resin composition of the present invention By including a cyanate resin in the thermosetting resin composition of the present invention, flame retardancy is improved, the coefficient of linear expansion is reduced, and the electrical properties (low dielectric constant, low dielectric loss tangent) of the resin layer are improved. Can be improved.
  • the cyanate resin is not particularly limited, and can be obtained, for example, by reacting a halogenated cyanide compound with phenols or naphthols, and prepolymerizing by a method such as heating as necessary. Moreover, the commercial item prepared in this way can also be used.
  • the type of the cyanate resin is not particularly limited.
  • bisphenol cyanate resin such as novolac type cyanate resin, bisphenol A type cyanate resin, bisphenol E type cyanate resin, tetramethylbisphenol F type cyanate resin, dicyclopentadiene type Cyanate resin, biphenyl aralkyl type cyanate resin, naphthol aralkyl type cyanate resin and the like can be mentioned.
  • the novolac-type cyanate resin can reduce the linear expansion coefficient of the resin layer, and is excellent in the mechanical strength and electrical characteristics (low dielectric constant, low dielectric loss tangent) of the resin layer.
  • the cyanate resin preferably has two or more cyanate groups (—O—CN) in the molecule.
  • cyanate groups —O—CN
  • phenol novolac type cyanate resin is excellent in flame retardancy and low thermal expansion
  • 2,2-bis (4-cyanatophenyl) isopropylidene and dicyclopentadiene type cyanate ester are used to control the crosslinking density, Excellent moisture resistance reliability.
  • a phenol novolac type cyanate resin is preferred from the viewpoint of low thermal expansion.
  • other cyanate resins may be used alone or in combination of two or more, and are not particularly limited.
  • the said cyanate resin may be used independently, can also use together cyanate resin from which a kind differs, or can also use cyanate resin and its prepolymer together.
  • the prepolymer is usually obtained by, for example, trimerizing the cyanate resin by a heating reaction or the like, and is preferably used for adjusting the moldability and fluidity of the varnish.
  • the prepolymer is not particularly limited. For example, when a prepolymer having a trimerization ratio of 20 to 50% by weight is used, good moldability and fluidity can be exhibited.
  • the content of the cyanate resin is not particularly limited, but is preferably 5 to 42% by weight based on the solid content of the entire thermosetting resin composition.
  • the curing agent to be included in the thermosetting resin composition is a curing agent for a thermosetting resin.
  • a curing agent for a thermosetting resin for example, in addition to a compound that reacts with an epoxy group to cure the resin composition, the reaction between epoxy groups is accelerated. Curing accelerators are also used.
  • the curing agent to be included in the thermosetting resin composition is not particularly limited.
  • Organic metal salts such as (III), tertiary amines such as triethylamine, tributylamine, diazabicyclo [2,2,2] octane, 2-methylimidazole, 2-phenylimidazole, 2-phenyl-4-methylimidazole, 2 -Ethyl-4-ethylimidazole, 1-benzyl-2-methylimidazole, 1-benzyl-2-phenylimidazole, 2-undecylimidazole, 1-cyanoethyl-2-ethyl-4-methylimidazole, 1-cyanoethyl-2 -Undecylimidazole, 2 Imidazoles such as phenyl-4-methyl-5-hydroxyimidazole, 2-phenyl-4,5-dihydroxyimidazole, 2,3-dihydro-1H-pyrrolo (1,2-a) benzimidazole, phenol, bisphenol A, Examples thereof include phenol compounds such as nonyl
  • the amount of the curing agent is not particularly limited, but when an organic metal salt or imidazole is used, it is preferably 0.05 to 4% by weight based on the solid content of the entire thermosetting resin composition. When a phenol compound or an organic acid is used, it is preferably 3 to 40% by weight based on the solid content of the entire thermosetting resin composition.
  • silicates such as a talc, a baking clay, an unbaking clay, a mica, glass
  • Titanium oxide, an alumina, a boehmite, a silica, a fused silica Oxides such as: carbonates such as calcium carbonate, magnesium carbonate and hydrotalcite; hydroxides such as aluminum hydroxide, magnesium hydroxide and calcium hydroxide; sulfates such as barium sulfate, calcium sulfate and calcium sulfite; Salts: Borates such as zinc borate, barium metaborate, aluminum borate, calcium borate, sodium borate, nitrides such as aluminum nitride, boron nitride, silicon nitride, carbon nitride; strontium titanate, barium titanate An inorganic filler such as titanate can be used.
  • the particle size of the inorganic filler is not particularly limited, but is preferably 0.005 to 10 ⁇ m in average particle size, and particularly preferably spherical silica having an average particle size of 5.0 ⁇ m or less.
  • the average particle diameter can be measured by, for example, a particle size distribution meter (manufactured by HORIBA, LA-500).
  • the content of the filler is not particularly limited, but is preferably 20 to 80% by weight based on the solid content of the entire thermosetting resin composition.
  • thermosetting resin composition may contain other components as necessary, for example, a coupling agent for improving wettability with an inorganic filler, a colorant for coloring the resin composition, Add antifoaming agent, leveling agent, flame retardant and so on.
  • the insulating substrate of the present invention includes one or more fiber base layers and two or more resin layers by using the fiber base and the curable resin composition, and the outermost layers on both sides are resin layers.
  • at least one fiber base material layer is unevenly distributed on the first surface side or the second surface side from the reference position of the corresponding order, and the fiber base material layer is unevenly distributed in different directions. It can be obtained by forming a laminate having such a layer structure, and curing the laminate by heating and pressing.
  • the curable resin composition which the said laminated body before heat-press molding has is a B-stage state.
  • the laminate before heating and pressing may be simply referred to as “laminate”.
  • Prepreg is generally an impregnated base material such as a fiber base material impregnated with a resin composition containing a thermosetting resin or the like, and if necessary, excess resin that could not be impregnated on one or both sides of the base material.
  • a resin layer on which the composition is carried is formed and cured or dried to a B-stage state.
  • the prepreg used for obtaining the laminate include an asymmetric prepreg and a symmetric prepreg.
  • the asymmetric prepreg means a prepreg in which the thickness of the resin layer provided on the first surface side of the base material layer is different from the thickness of the resin layer provided on the second surface side. That is, the asymmetric prepreg is a prepreg in which a base material layer is unevenly distributed in the thickness direction of the prepreg.
  • a symmetrical prepreg means a prepreg in which the resin layers provided on both surfaces of the base material layer have the same thickness.
  • a prepreg having almost no resin layer protruding from the base material layer in the thickness direction is also a symmetric prepreg.
  • the prepreg produced using the said fiber base material and the said curable resin composition can be used.
  • the fiber base material is impregnated with the curable resin composition
  • the fiber base material is impregnated with the varnish by dissolving the curable resin composition in a solvent.
  • a solvent for obtaining the varnish of the curable resin composition it is desirable to exhibit at least good solubility and dispersibility with respect to the thermosetting resin composition. May be used.
  • organic solvents such as alcohols, ethers, acetals, ketones, esters, alcohol esters, ketone alcohols, ether alcohols, ketone ethers, ketone esters, and ester ethers are used. be able to.
  • the solvent exhibiting good solubility examples include acetone, methyl ethyl ketone, methyl isobutyl ketone, cyclopentanone, dimethylformamide, dimethylacetamide, N-methylpyrrolidone, ethylene glycol monomethyl ether, ethylene glycol monobutyl ether and the like.
  • the solid content (nonvolatile content) concentration of the varnish is not particularly limited, but is usually about 30 to 80% by weight.
  • the asymmetric prepreg and the symmetric prepreg used in the present invention can be produced by the following method.
  • a relatively thin resin layer is referred to as a first resin layer
  • a relatively thick resin layer is referred to as a second resin layer.
  • the curable resin composition used for forming the first resin layer is referred to as a first resin composition
  • the curable resin composition used for forming the second resin layer is referred to as a second resin composition. Called. Since the thickness of the resin layer on both sides is different, it is difficult to produce the asymmetric prepreg by a simple method in which the fiber base material is immersed in the varnish.
  • FIG. 7 shows an example of a method for obtaining an asymmetric prepreg. In this method, first, as shown in FIG.
  • a first carrier material 2 ′ obtained by coating a varnish of a first resin composition on a carrier film 2 ′ (film), and a varnish of a second resin composition are used as a carrier film.
  • a second carrier material 3 ′ coated on 3 ′ (film) is manufactured.
  • fiber base material 1 ' is prepared.
  • the first and second carrier materials are mixed with the fibers so that the varnish coating layers 2 ′ (layer) and 3 ′ (layer) face the fiber substrate 1 ′.
  • carrier films 2 ′ (film) and 3 ′ (film) were laminated on the first resin layer 2 side surface and the second resin layer 3 side surface of the asymmetric prepreg 101, respectively.
  • An asymmetric prepreg 102 with a carrier film is obtained.
  • the fiber base layer 1 of the asymmetric prepreg 101 is unevenly distributed on the first resin layer 2 side from the AA line obtained by dividing the thickness of the asymmetric prepreg in two.
  • the carrier film may be removed by a method such as peeling as necessary. For example, in the step of laminating two or more prepregs including asymmetric prepregs, except for the carrier film located on the outermost surface of the prepreg laminate, all other carrier films are removed from the prepreg in advance, and then the prepregs are removed. Overlapping.
  • the carrier film is selected from the group consisting of a metal foil and a resin film.
  • the metal foil include a metal foil such as a copper foil and an aluminum foil, a copper thin film formed by performing copper plating on a support, and the like.
  • the resin film include thermoplastic resins having heat resistance such as polyolefins such as polyethylene and polypropylene, polyesters such as polyethylene terephthalate and polybutylene terephthalate, release papers such as polycarbonate and silicone sheets, fluorine resins, and polyimide resins.
  • a film etc. are mentioned. Among these, a film composed of polyester is most preferable. This facilitates peeling from the resin layer with an appropriate strength.
  • the first carrier material is overlapped from the first surface side of the fiber substrate 1 ′
  • the second carrier material is overlapped from the second surface side, and bonded and sealed with a laminating roll under reduced pressure.
  • the resin composition which comprises the 1st and 2nd carrier material is heat-processed with the temperature more than the melting temperature with a drying apparatus.
  • the fiber base material can be melt impregnated by capillary action.
  • the other heat treatment method can be carried out using, for example, an infrared heating device, a heating roll device, a flat platen hot platen press device, or the like.
  • a varnish of the first resin composition to be the first resin layer 2 is impregnated on one side of the fiber substrate 1 ′, dried, and a carrier film 2 ′ (film) is superimposed thereon, and further, a fiber base
  • the first resin composition varnish is applied, impregnated and dried on the first surface side of the fiber substrate 1 ′ to form the first resin layer 2, and the second fiber substrate 1 ′
  • a varnish of the second resin composition is applied to the surface with a roll coater, a comma coater, etc., and dried to form the second resin layer 3, and the first and second resin layers are made into a B-stage, A method in which carrier films 2 ′ (film) and 3 ′ (film) are superposed on the surfaces of the first and second resin layers 2 and 3, respectively, and laminated under heating and pressure.
  • a varnish of the first resin composition is applied to the fiber substrate 1 ′, impregnated and dried to form the first resin layer 2, and then a carrier film 2 ′ (film) is formed on the surface of the first resin layer.
  • a second carrier material 3 ′ obtained by coating the varnish of the second resin composition on the carrier film 3 ′ (film) is separately manufactured, and the second carrier material 3 ′ is formed on the second resin layer 3 ′ (layer).
  • a varnish of the first resin composition is applied to one surface of the fiber substrate 1 ′, and a varnish of the second resin composition is applied to the other surface with a die coater, respectively, and dried, respectively.
  • a method of forming the second resin layer 3.
  • the fiber substrate 1 ′ is impregnated with the first resin composition or the second resin composition in advance, and then the varnish of the first resin composition is applied to one surface and the second resin composition is applied to the other surface by DAIKO. It may be applied and dried with a filter.
  • the symmetric prepreg differs from the asymmetric prepreg in that the thickness of the resin layers on both sides is the same.
  • a symmetric prepreg in a B stage state can be obtained by drying a substrate impregnated with a resin composition by an appropriate technique, for example, at a temperature of 90 to 220 ° C. for 1 to 10 minutes.
  • the symmetrical prepreg can also be obtained by adjusting the thickness of the resin layers provided on both sides of the fiber base layer to be equal to each other by the same method as the above-described method for producing an asymmetric prepreg.
  • a method for obtaining the laminate using a prepreg for example, (a) a method using an asymmetric prepreg, (b) a method of further laminating a resin layer on one side of a symmetric prepreg, and (c) combining prepregs having different thicknesses And laminating methods.
  • each of the methods (a) to (c) will be described in detail.
  • the thickness of each fiber base material layer and each resin layer which the laminated body before heat-pressure molding has does not change so much after heat-pressure molding.
  • the fiber base layer is Cx (x is an integer represented by 1 to n, and n is the number of fiber base layers) in order from the first surface side.
  • the total thickness (B3) of the laminate is divided evenly by the number (n) of the fiber base layers, and the divided positions when the thickness (B4) of each divided region is further divided into two are divided into fiber base layers ( Cx) is a reference position, and each reference position is Ax (x is an integer represented by 1 to n, and n is the number of fiber base layers) in order from the first surface side.
  • the asymmetric prepreg has resin layers on both sides of the fiber base layer, and the fiber base layer is unevenly distributed in the thickness direction of the prepreg. Accordingly, one asymmetric prepreg can be used as a laminate for obtaining an insulating substrate.
  • An insulating substrate as shown in FIG. 1 can be obtained by heating and press-molding a sheet of asymmetric prepreg and curing it.
  • the said laminated body can be obtained also by laminating
  • the asymmetric prepreg 101 has a first resin layer 2 (thin resin layer) on the first surface side of the fiber base layer 1 and a second resin layer 3 (thick resin layer) on the second surface side.
  • 103 has the resin layer 4 of the same thickness on both surfaces of the fiber base material layer 1.
  • the fiber base layer C1 included in the laminate 121 is unevenly distributed in the direction of the first surface with respect to the reference position A1-A1 line of the corresponding order.
  • an insulating substrate as shown in FIG. 5A can be obtained.
  • an asymmetric prepreg 101, a symmetric prepreg 103, and an asymmetric prepreg 101 are sequentially arranged from the first surface side.
  • FIG. 9B when these prepregs are stacked and laminated, a laminate 122 is obtained.
  • the two asymmetric prepregs so that the fiber base layers C1 and C3 included in the laminate 122 are unevenly distributed in the direction of the first surface with respect to the reference positions A1-A1 and A3-A3 of the corresponding ranks, respectively. 101, 101 are oriented.
  • an insulating substrate as shown in FIG. 6A can be obtained.
  • a laminate used in the present invention can be obtained by laminating a plurality of asymmetric prepregs. When a plurality of asymmetric prepregs are used, they are laminated so that the fiber base layers of the asymmetric prepreg are unevenly distributed in the same direction.
  • the thickness of the prepreg used in the method (a) is not particularly limited, and at least one fiber base layer of the obtained laminate is the first surface side or the second surface with respect to the reference position of the corresponding order. It can adjust suitably so that there may be no uneven distribution in a different direction among the fiber base material layers.
  • (B) Method of Laminating a Resin Layer on One Side of Symmetric Prepreg Another method for obtaining a laminate used in the present invention is a method of further laminating a resin layer on one side of a symmetrical prepreg.
  • the method of laminating the resin layer on one side of the symmetric prepreg is not particularly limited.
  • the said resin sheet is a sheet
  • As the resin sheet one in which a carrier film is laminated on one side or both sides of a resin layer in a B-stage state can be used.
  • the carrier film on the side in contact with the resin layer of the symmetric prepreg is removed and then laminated.
  • the carrier film possessed by the resin sheet the same carrier film used for the production of the asymmetric prepreg can be used.
  • the resin layer which a resin sheet has consists of what made the said curable resin composition the B-stage state.
  • a sheet is thin and generally refers to a flat product whose thickness is small for the length and width, and a film is extremely small compared to the length and width, and has a maximum thickness.
  • FIG. 10 the method of obtaining the laminated body used for this invention using a symmetrical prepreg and a resin sheet is shown.
  • a symmetric prepreg 103 and a resin sheet 4 ′ (sheet) composed of a carrier film 4 ′ (film) and a B-stage resin layer 4 ′ (layer) are prepared.
  • the resin layer 4 ′ (layer) of the resin sheet 4 ′ (sheet) is arranged so as to face the resin layer 4 side of the symmetric prepreg 103.
  • the symmetric prepreg 103 and the resin sheet 4 ′ are laminated and laminated, and the carrier film 4 ′ (film) is removed, whereby the laminate 123 shown in FIG. 10B is obtained.
  • the resin sheet 4 ′ and the symmetric prepreg 103 are oriented so that the fiber base layer C1 included in the laminate 123 is unevenly distributed on the first surface side with respect to the reference position A1-A1 line.
  • an insulating substrate as shown in FIG. 2A can be obtained.
  • the laminated body used for this invention can be obtained also by producing several laminated bodies which laminated
  • the plurality of laminated bodies are laminated so that there is no fiber base layer unevenly distributed in different directions.
  • the thicknesses of the prepreg and the resin sheet used in the method (b) are not particularly limited, and at least one fiber base layer of the obtained laminate is on the first surface side or the first side relative to the reference position of the corresponding order. It can adjust suitably so that it may be unevenly distributed in the surface side of 2, and may not be unevenly distributed in a different direction among fiber base material layers.
  • FIG. 11 shows a method of stacking a combination of symmetrical prepregs having different thicknesses.
  • a relatively thin symmetric prepreg 103 ′ and a relatively thick symmetric prepreg 103 ′′ are prepared, and a thin symmetric prepreg 103 ′ and a thick symmetric prepreg 103 ′′ are sequentially arranged from the first surface side.
  • a laminated body 124 shown in FIG. 11B can be obtained by laminating these symmetric prepregs 103 ′ and 103 ′′ in an overlapping manner.
  • the thin symmetric prepreg 103 is arranged such that the fiber base layers C1 and C2 included in the obtained laminate 124 are unevenly distributed on the first surface side with respect to the reference positions A1-A1 and A2-A2 of the corresponding ranks. 'And thick symmetric prepreg 103''are oriented.
  • one fiber base material layer exists in each area
  • the prepreg used in the method (c) at least one fiber base layer of the obtained laminate is unevenly distributed on the first surface side or the second surface side relative to the reference position of the corresponding order, and the fiber Any material may be used as long as none of the substrate layers is unevenly distributed in different directions.
  • a symmetric prepreg as shown in FIG. 11 but also an asymmetric prepreg can be used, and the thickness thereof is not particularly limited and can be adjusted as appropriate.
  • a laminate used in the present invention can be obtained by a method in which two or more methods selected from the group consisting of (a) to (c) are combined.
  • the fiber base material side is obtained by impregnating and drying the varnish of the resin composition on one side of the fiber base material and laminating the carrier film thereon.
  • the carrier film in the outermost layer of the laminate can be removed and this can be repeated.
  • stacked is 1st rather than the reference position of the order where the at least 1 fiber base material layer which the said laminated body has corresponds. It adjusts suitably so that the fiber base material layer which is unevenly distributed in the surface side or the 2nd surface side, and is unevenly distributed in a different direction does not exist.
  • the laminated body when using several prepregs, what was obtained using a different curable resin composition and / or a fiber base material can be combined and used as said prepreg. Further, when laminating a resin layer and a fiber base layer, different ones may be used in combination.
  • the laminate when a plurality of resin layers are arranged adjacent to each other, the adjacent resin layers are made of different curable resin compositions within a range that does not affect the adhesion between the resin layers. Also good.
  • the manufacturing method of the said laminated body is not limited to what was mentioned above, Other methods can also be employ
  • the insulating substrate of the present invention is usually obtained by heat-pressing the laminate at 120 to 230 ° C. and 1 to 5 MPa.
  • metal-clad laminate of the present invention is characterized in that a metal foil layer is provided on at least one surface side of the insulating substrate of the present invention.
  • a metal foil is further laminated on the outermost resin layer on at least one side of the laminate used for the production of the insulating substrate of the present invention, and usually 120 to 230 ° C. It can be obtained by heat and pressure molding at 1 to 5 MPa.
  • carrier films other than metal foil are laminated
  • the metal foil of the present invention is formed by heating and pressing while the metal foil is laminated without being removed. A laminate can be obtained.
  • metal foil used in the metal-clad laminate of the present invention examples include copper, copper alloy, aluminum, aluminum alloy, silver, silver alloy, gold, gold alloy, zinc, zinc alloy, nickel, nickel And metal foils such as tin alloys, tin, tin alloys, iron, and iron alloys.
  • the printed wiring board of the present invention is obtained by providing one or more conductive circuit layers on at least one surface of the insulating substrate of the present invention.
  • the insulating substrate or the metal-clad laminate as a core substrate, forming a conductor circuit on one side or both sides by a known method such as a subtractive method, additive method, semi-additive method, etc.
  • a printed wiring board is obtained. Normally, build up an interlayer insulation layer and a conductor circuit layer on the inner layer circuit formed on the core substrate, take conduction between the conductor circuit layers, and expose only the outermost layer circuit with the solder resist. Thus, a multilayer printed wiring board is obtained.
  • a sheet or prepreg of a thermosetting resin composition can be used as the build-up interlayer insulating layer.
  • a semi-additive method is suitable as a method of forming the conductor circuit layer on the interlayer insulating layer. Conduction between both surfaces of the core substrate or between each conductor circuit layer can be formed by drilling with a drill or laser and plating the inside of the hole or filling with a conductive material.
  • a printed wiring board in a state where no semiconductor element is mounted is a metal remaining rate (residual area) or circuit pattern shape included in a conductor circuit layer provided on the semiconductor element mounting surface, and the non-side that is the opposite side.
  • the metal residual rate and circuit pattern shape included in the conductor circuit layer provided on the mounting surface both positive and negative warpage may occur, and even printed wiring boards with the same specifications There is a possibility that positive warpage or negative warpage occurs irregularly for each product.
  • the insulating substrate that is the insulating portion of the core substrate includes one or more fiber base layers and two or more resin layers, and the outermost layers on both sides are resin.
  • the insulating substrate and the printed wiring board using the insulating substrate are warped with the direction in which the fiber base layer is unevenly distributed outward, or are formed flat, and the direction of warping You can control the degree.
  • the semiconductor device of the present invention is obtained by mounting a semiconductor element on the conductor circuit layer of the printed wiring board of the present invention.
  • the thermal contraction rate of a printed wiring board is larger than the thermal contraction rate of a semiconductor element. Therefore, when a semiconductor element is mounted on one surface of a printed wiring board, the semiconductor element mounting surface side warps outward, so-called negative warping. Is likely to occur.
  • the printed wiring board of the present invention has a property of warping with the direction in which the fiber base layer included in the core layer is unevenly distributed outward.
  • the semiconductor device of the present invention is the first surface side in the direction in which the fiber base layer is unevenly distributed in the insulating substrate included in the printed wiring board. It is preferable that a semiconductor element is mounted on the conductor circuit layer provided on the opposite second surface side. From the same point of view, among the fiber base layers included in the insulating substrate included in the printed wiring board, the fiber base layer located closest to the first surface side is more than the first reference position of the corresponding order.
  • the semiconductor element is arranged on the second circuit side opposite to the first surface side in the direction in which the fiber base layer is unevenly distributed. It is particularly preferable that the element is mounted.
  • a die attach layer is formed on the conductor circuit layer on the mounting surface side of the printed wiring board, and the semiconductor element is temporarily mounted via the die attach layer.
  • the semiconductor element can be fixed by adhering and heat-softening or heat-hardening the die attach layer while lightly pressing as necessary.
  • the die attach material for example, a die attach material film made of a thermoplastic resin composition containing a thermoplastic resin such as a (meth) acrylic acid ester copolymer, or a thermosetting containing a thermosetting resin such as an epoxy resin.
  • a die attach material paste made of a conductive resin composition is used.
  • the semiconductor element and the printed wiring board are electrically connected by a known method such as solder ball or wire bonding.
  • the element mounting surface may be sealed by a known method as necessary.
  • a sealing material is not specifically limited,
  • the epoxy resin composition for semiconductor sealing conventionally known is used suitably.
  • the epoxy resin composition for semiconductor encapsulation contains an epoxy resin, a curing agent, an inorganic filler, a curing accelerator, and other additives such as a colorant, a release agent, a low stress component, and an antioxidant as necessary.
  • a material obtained by kneading these materials and molding them into granules, sheets or films can be used as a sealing material, and can be prepared with reference to, for example, the description in JP-A-2008-303367.
  • a semiconductor element having a solder bump is mounted on a printed wiring board, and the printed wiring board and the semiconductor element are connected via the solder bump.
  • a liquid sealing resin (underfill) is filled between the printed wiring board and the semiconductor element to manufacture a semiconductor device.
  • the solder bump is preferably made of an alloy made of tin, lead, silver, copper, bismuth or the like.
  • the method for connecting the semiconductor element and the printed wiring board is to align the connection electrode part on the printed wiring board and the solder bump of the semiconductor element using a flip chip bonder, etc.
  • the solder bumps are heated to the melting point or higher by using a heating device, and the printed wiring board and the solder bumps are connected by fusion bonding.
  • a metal layer having a relatively low melting point such as a solder paste may be formed in advance on the connection electrode portion on the printed wiring board.
  • the connection reliability can be improved by applying flux to the surface layers of the solder bumps and / or the connection electrode portions on the printed wiring board.
  • FIG. 12 is a diagram schematically showing a cross section of an example in which a semiconductor element is mounted on a printed wiring board having the insulating substrate 111 shown in FIG. 1 as a core layer.
  • the semiconductor device 131 is configured by mounting the semiconductor element 8 on the surface opposite to the surface in the direction in which the fiber base layer C ⁇ b> 1 included in the printed wiring board 7 is unevenly distributed.
  • the printed wiring board 7 of the semiconductor device 131 is provided with a multilayered conductor circuit layer on both surfaces of the core layer 5 of the semiconductor device 131.
  • the core layer 5 of the semiconductor device 131 has the same layer configuration as that of the insulating substrate 111 shown in FIG.
  • the conductor circuit layer portion is built up in the order of the inner layer circuit 9, the interlayer insulating layer 10, and the outer layer circuit 11 on both sides of the printed wiring board 7, and a via hole 12 is provided between the inner layer circuit 9 and the outer layer circuit 10 of the conductor circuit layer.
  • the circuit on both sides of the core substrate is conducted through the through hole 13, and the outer layer circuits 11 on both sides are covered with the solder resist 14 except for the terminal portions.
  • the semiconductor element 8 is fixed to the surface opposite to the surface in the direction in which the fiber base material layer C1 included in the printed wiring board 7 is unevenly distributed through the liquid sealing resin 15, and the outer circuit of the printed wiring board 7. 11 terminal portions and electrode pads provided on the lower surface of the semiconductor element 8 are aligned and connected via solder bumps 16. In this example, the element mounting surface is not sealed.
  • the thermal contraction rate of the printed wiring board 7 is larger than the thermal contraction rate of the semiconductor element 8, and the semiconductor device 131 is likely to generate a so-called negative warpage.
  • the printed wiring board 7 used in the semiconductor device 131 has the insulating substrate 111 shown in FIG. 1 as the core layer 5 and the surface in the direction in which the fiber base layer C1 is unevenly distributed is outside. Due to the warping property, a so-called plus warping force is generated in relation to the semiconductor element mounting surface. Therefore, the printed wiring board 7 can reduce the negative warpage when the semiconductor element is mounted, and can impart excellent flatness to the semiconductor device 131.
  • FIG. 13 is a diagram schematically showing a cross section of an example in which a semiconductor element is mounted on a printed wiring board having the insulating substrate 115 shown in FIG. 5 as a core layer.
  • the semiconductor device 132 is formed by mounting the semiconductor element 8 on the surface opposite to the surface in the direction in which the fiber base layer C ⁇ b> 1 included in the printed wiring board 7 is unevenly distributed.
  • the printed wiring board 7 of the semiconductor device 132 is provided with a multi-layered conductor circuit layer 17 on both surfaces of the core layer 5.
  • the core layer 5 of the semiconductor device 132 has the same layer configuration as that of the insulating substrate 115 shown in FIG.
  • the conductor circuit layer 17 is formed by alternately building up the conductor circuit layers 17 and the interlayer insulating layers 18 on both sides of the printed wiring board 7, and the conductor circuit layers 17 are electrically connected through the via holes 12. These circuits are electrically connected through the through hole 13, and the outer layer circuits on both sides are covered with the solder resist 14 except for the terminal portions.
  • the semiconductor element 8 is fixed to the surface opposite to the surface in the direction in which the fiber base material layer C1 included in the printed wiring board 7 is unevenly distributed through the liquid sealing resin 15, and the outer layer circuit of the printed wiring board.
  • the terminal portions and the electrode pads provided on the lower surface 8 of the semiconductor element are aligned and connected via the solder bumps 16.
  • the printed wiring board 7 used for the semiconductor device 132 has the insulating substrate 115 shown in FIG. 5 as the core layer 5, and the surface of the core layer 5 in the direction in which the fiber base material layer C1 is unevenly distributed is outside. Due to the warping property, a so-called plus warping force is generated in relation to the semiconductor element mounting surface. Therefore, the printed wiring board 7 can reduce the negative warpage when the semiconductor element is mounted, and can impart excellent flatness to the semiconductor device 132.
  • FIG. 14 is a diagram schematically showing a cross section of an example in which a semiconductor element is mounted on a printed wiring board having the insulating substrate 116 shown in FIG. 6 as a core layer.
  • the semiconductor device 133 is configured by mounting the semiconductor element 8 on the surface opposite to the surface in the direction in which the fiber base layers C ⁇ b> 1 and C ⁇ b> 3 included in the printed wiring board 7 are unevenly distributed.
  • the printed wiring board 7 of the semiconductor device 133 is provided with a multilayered conductor circuit layer on both surfaces of the core layer 5.
  • the core layer 5 of the semiconductor device 133 has the same layer configuration as that of the insulating substrate 116 shown in FIG.
  • the fiber base layer C1 provided outside the first surface is oriented so as to be unevenly distributed on the resin layer r1 side from the reference position A1-A1 line of the corresponding order.
  • the fiber base layer C3 provided on the outer side of the second surface side is oriented so as to be unevenly distributed on the resin layer r5 side with respect to the reference position A3-A3 line of the corresponding order.
  • Layers C1 and C3 are unevenly distributed in the same direction.
  • the fiber base layer C2 exists on the reference position A2-A2 line of the corresponding rank.
  • the conductor circuit layer is built up in the same manner as the semiconductor device 132, and the semiconductor element 8 is mounted on the surface opposite to the surface in the direction in which the fiber base layers C1 and C3 included in the printed wiring board 7 are unevenly distributed.
  • the printed wiring board 7 used in the semiconductor device 133 has the insulating substrate 116 shown in FIG. 6 as the core layer 5 and warps with the surface in the direction in which the fiber base layers C1 and C3 are unevenly distributed outward. Because of its nature, a so-called positive warping force is generated in relation to the semiconductor element mounting surface. Accordingly, the printed wiring board 7 can reduce the negative warpage when the semiconductor element is mounted, and can impart excellent flatness to the semiconductor device 133.
  • the semiconductor element is mounted by mounting the semiconductor element on the surface opposite to the surface in the direction in which the fiber base material layer included in the core layer (part of the insulating substrate) of the printed wiring board is unevenly distributed.
  • the printed wiring board before being mounted is intentionally controlled to a plus warp or a flat state.
  • a semiconductor device having excellent flatness has high alignment accuracy when it is secondarily connected to the mother board, so that connection failure can be prevented and connection reliability can be improved.
  • the present invention has a high degree of design freedom because it does not restrict circuit design such as the number of conductor circuit layers and circuit patterns in order to control warpage of the semiconductor device.
  • the semiconductor device when the core substrate is thinned in response to the thinning of the semiconductor device, the semiconductor device is likely to warp.
  • a semiconductor device having excellent flatness can be obtained even when the core substrate is thin.
  • the effect can be exhibited even in the case of a so-called double-sided board having only a core substrate that does not use an interlayer insulating resin layer.
  • the present invention is also suitably applied to a manufacturing process in which a plurality of semiconductor elements are mounted on a multi-sided printed wiring board.
  • the multi-sided printed wiring board is integrally formed such that a plurality of printed wiring boards are continuous in the surface direction.
  • a semiconductor device can be mass-produced by mounting a plurality of semiconductor elements on such a multi-sided printed wiring board, sealing the element mounting surface at once, and then performing dicing or other singulation.
  • a multi-sided printed wiring board has a large area, and if a large number of semiconductor elements are mounted on it in a two-dimensional parallel manner, significant negative warping will occur, making it difficult to accurately divide into pieces such as dicing. There is.
  • the insulating substrate or the metal-clad laminate of the present invention as the core substrate of such a multi-sided printed wiring board, minus warpage of the multi-sided printed wiring board is reduced or completely prevented, and excellent flatness
  • Table 1 shows the thickness of each layer of the prepregs 1 to 11 obtained.
  • P1 to P11 mean prepreg 1 to prepreg 11, and Unitika listed in Table 1 means Unitika Glass Fiber Co., Ltd.
  • thermosetting resin composition 11.0 parts by weight of biphenylaralkyl type novolak epoxy resin (Nippon Kayaku Co., Ltd., NC-3000) as an epoxy resin, biphenyldimethylene type phenolic resin (Nippon Kayaku Co., Ltd.) as a curing agent 8.8 parts by weight of GPH-103) manufactured by the company and 20.0 parts by weight of novolac cyanate resin (Lonza Japan Co., Ltd., Primaset PT-30) were dissolved and dispersed in methyl ethyl ketone.
  • biphenylaralkyl type novolak epoxy resin Nippon Kayaku Co., Ltd., NC-3000
  • biphenyldimethylene type phenolic resin Nippon Kayaku Co., Ltd.
  • novolac cyanate resin Livolac cyanate resin
  • spherical fused silica manufactured by Admatechs, “SO-25R”, average particle size 0.5 ⁇ m
  • a coupling agent manufactured by Nihon Unicar Company, A187
  • the resin varnish was dried on a PET film (polyethylene terephthalate, Teijin DuPont Films PUREX film, thickness 36 ⁇ m) using a die coater and the thickness of the resin layer was 10.0 ⁇ m. This was coated and dried for 5 minutes with a dryer at 160 ° C. to obtain a resin sheet with a PET film for the first resin layer.
  • the resin varnish is coated on the PET film in the same manner so that the thickness of the resin layer after drying becomes 16.0 ⁇ m, and dried for 5 minutes with a dryer at 160 ° C. A resin sheet with a PET film was obtained.
  • a resin sheet with a PET film for the first resin layer and a resin sheet with a PET film for the second resin layer were made into a glass fiber substrate (thickness: 28 ⁇ m, E glass woven fabric manufactured by Nittobo Co., Ltd., WEA 1035-53).
  • -X133, IPC standard 1035 on both sides of the resin layer so as to face the fiber substrate, and thermosetting resin composition by heating and pressurizing with a vacuum press at a pressure of 0.5 MPa and a temperature of 140 ° C. for 1 minute.
  • the prepreg 1 was an asymmetric prepreg having a first resin layer thickness of 3 ⁇ m, a fiber base layer thickness of 28 ⁇ m, a second resin layer thickness of 9 ⁇ m, and a total thickness of 40 ⁇ m.
  • prepreg 2-6 The prepregs 2 to 6 were produced in the same manner as the prepreg 1 except that the thickness of the first resin layer, the thickness of the second resin layer, and the fiber substrate used were changed as shown in Table 1.
  • the prepregs 2 to 6 are also asymmetric prepregs.
  • prepreg 7 The resin varnish obtained above was impregnated into a glass fiber substrate (thickness 28 ⁇ m, E glass woven fabric manufactured by Nittobo, WEA1035-53-X133, IPC standard 1035) and dried in a heating furnace at 150 ° C. for 2 minutes. Thus, prepreg 7 was obtained.
  • the prepreg 7 was a symmetric prepreg having a fiber base layer of 28 ⁇ m, a resin layer having the same thickness (6 ⁇ m) provided on both sides of the fiber base layer, and a total thickness of 40 ⁇ m.
  • Prepreg 8-11 Prepregs 8 to 11 were produced in the same manner as prepreg 7 except that the thickness of the resin layer and the fiber base used were changed as shown in Table 1.
  • the prepregs 8 to 11 are also symmetric prepregs.
  • Examples 1 to 8 and Comparative Examples 1 to 4 a core substrate (metal-clad laminate) was manufactured using the prepregs 1 to 11 (simply described as P1 to 11 in the table), and the core A printed wiring board and a semiconductor device were manufactured using the substrate.
  • Example 1 Manufacture of metal-clad laminate A metal-clad laminate is obtained by overlaying 12 ⁇ m copper foil (3EC-VLP foil manufactured by Mitsui Kinzoku Mining Co., Ltd.) on both sides of the prepreg 1 and heating and pressing at 220 ° C. and 3 MPa for 2 hours. Got.
  • the core layer (part consisting of an insulating substrate) of the obtained metal-clad laminate has the same layer configuration as that of the insulating substrate 111 in FIG. 1A, and the resin layer r1 and the fiber base layer C1 from the first surface side.
  • Resin layers r2 are laminated in this order, and each layer has a thickness of r1 of 3 ⁇ m, C1 of 28 ⁇ m, and r2 of 9 ⁇ m. It was unevenly distributed on the r1 side. Further, the total thickness (B3) of the core layer was 40 ⁇ m. The core layer has a thickness (B5) of the resin-filled region on the first surface side when the fiber base layer C1 is used as a reference, and a thickness (B6) of the resin-filled region on the second surface side. ) Is the thickness of r2, B5 / B6 was 0.33.
  • segmented the whole thickness (B3) equally by the number of fiber base material layers is the same as B3. Therefore, in the B4 region to which the fiber base layer C1 belongs, the distance (B7) on the first surface side of C1 is the same as B5, and the distance (B8) on the second surface side of C1 is B6. Is the same. Therefore, B7 / B8 was 0.33 as well as B5 / B6.
  • the copper foil was removed by etching, and blind via holes (non-through holes) were formed by a carbonic acid laser.
  • the inside of the via and the surface of the resin layer were immersed in a swelling solution at 60 ° C. (Atotech Japan Co., Ltd., Swering Dip Securigant P) for 5 minutes, and further an aqueous potassium permanganate solution at 80 ° C. (Atotech Japan Co., Ltd.). , And concentrated for 10 minutes, and then neutralized and roughened.
  • an electroless copper plating film is formed to a thickness of about 0.5 ⁇ m, a plating resist is formed, and the electroless copper plating film is used as a power feeding layer to form a pattern electroplated copper of 10 ⁇ m.
  • L / S 50/50 ⁇ m fine circuit processing was performed.
  • the power feeding layer was removed by flash etching to produce a four-layer printed wiring board.
  • solder resist manufactured by Taiyo Ink Manufacturing Co., Ltd., PSR-4000 AUS703
  • PSR-4000 AUS703 solder resist
  • a plating layer comprising an electroless nickel plating layer of 3 ⁇ m and further an electroless gold plating layer of 0.1 ⁇ m is formed, and the obtained substrate is formed by 14 mm ⁇
  • the printed wiring board for semiconductor devices was obtained by cutting into 14 mm size.
  • a semiconductor device has a semiconductor element (TEG chip, size 8 mm ⁇ 8 mm) having a solder bump so that the surface opposite to the surface in which the fiber base material layer of the core substrate is unevenly distributed is the semiconductor element side. 8 mm, thickness 725 ⁇ m) is mounted on the printed wiring board for the semiconductor device by thermocompression bonding using a flip chip bonder device, and then solder bumps are melt-bonded in an IR reflow furnace, followed by liquid sealing resin It was obtained by filling (CRP-4160A3, manufactured by Sumitomo Bakelite Co., Ltd.) and curing the liquid sealing resin. The liquid sealing resin was cured at a temperature of 150 ° C. for 120 minutes. The solder bump of the semiconductor element was formed of eutectic with Sn / Pb composition.
  • Example 2 In Example 2, the prepreg 2 was used, in Example 3, the prepreg 3 was used, in Example 4, the prepreg 5 was used, and in Example 5, the prepreg 6 was used to manufacture and obtain the metal-clad laminates, respectively.
  • a printed wiring board and a semiconductor device were produced in the same manner as in Example 1 except that the metal-clad laminate was used as the core substrate.
  • the fiber base layer was unevenly distributed on the first surface side from the reference position.
  • the semiconductor element was mounted on the printed wiring board for semiconductor devices so that the surface on the opposite side to the surface in the direction where the fiber base material layer of the core substrate is unevenly distributed becomes the semiconductor element side.
  • Example 6 Manufacture of metal-clad laminate
  • prepreg 4 has a total of three prepregs so that the second resin layer is on the prepreg 10 side and the first resin layer is on the air layer side.
  • 12 ⁇ m copper foil 3EC-VLP foil manufactured by Mitsui Mining & Smelting Co., Ltd.
  • the core layer (part consisting of an insulating substrate) of the obtained metal-clad laminate has the same layer structure as that of the insulating substrate 115 in FIG.
  • the resin layers r2 and r3, the fiber base layer C2, the resin layers r4 and r5, the fiber base layer C3, and the resin layer r6 were laminated in this order.
  • the thickness of each layer was 130 ⁇ m for C1 to C3, 1.0 ⁇ m for r1, 4.0 ⁇ m for r2 and r3, 3.4 ⁇ m for r4 and r5, and 1.7 ⁇ m for r6.
  • the fiber base layer C1 is unevenly distributed closer to the resin layer r1 than the reference position of the corresponding order, and the fiber base layers C2 and C3 are present on the reference position of the corresponding order. .
  • the total thickness (B3) of the core layer was 400 ⁇ m.
  • the thickness (B5) of the resin filling region on the first surface side is the thickness of r1
  • segmenting the said whole thickness (B3) equally by the number of fiber base material layers is 133.3 micrometers, One fiber base layer was present in each region of the thickness B4.
  • the distance (B7) on the first surface side of C1 is the thickness of the resin layer r1, and the distance (B8) on the second surface side of C1 is B4. Since the thickness (133.3 ⁇ m) is obtained by subtracting the thickness (1.0 ⁇ m) of the resin layer r1 and the thickness (130 ⁇ m) of the fiber base layer C1, that is, 2.3 ⁇ m, the fiber base layer C1 is used as a reference. B7 / B8 at that time was 0.43.
  • the PET film was peeled off, and then blind via holes (non-through holes) were formed by a carbonic acid laser.
  • blind via holes non-through holes
  • the inside of the via and the surface of the resin layer were immersed in a swelling solution at 60 ° C. (Atotech Japan Co., Ltd., Swering Dip Securigant P) for 5 minutes, and further an aqueous potassium permanganate solution at 80 ° C. (Atotech Japan Co., Ltd.). , And concentrated for 10 minutes, and then neutralized and roughened.
  • an electroless copper plating film is formed to a thickness of about 0.5 ⁇ m, a plating resist is formed, and the electroless copper plating film is used as a power feeding layer to form a pattern electroplated copper of 10 ⁇ m.
  • L / S 50/50 ⁇ m fine circuit processing was performed.
  • an annealing process was performed at 200 ° C. for 60 minutes with a hot air drying apparatus, and then the power feeding layer was removed by flash etching.
  • an 8-layer printed wiring board in which the outermost layer was also processed was manufactured.
  • solder resist manufactured by Taiyo Ink Mfg. Co., Ltd., PSR-4000 AUS703 is printed, exposed with a predetermined mask so that the semiconductor element mounting pads and the like are exposed, developed, cured, and solder resist on the circuit
  • the layer thickness was 12 ⁇ m.
  • an electroless nickel plating layer of 3 ⁇ m is formed on the circuit layer exposed from the solder resist layer, and a plating layer of 0.1 ⁇ m of the electroless gold plating layer is further formed thereon, and the resulting substrate is 50 mm in thickness. Cut to 50 mm size to obtain a printed wiring board for a semiconductor device.
  • a semiconductor device was obtained in the same manner as in Example 1 except that the printed wiring board for a semiconductor device obtained above was used and a TEG chip (size 15 mm ⁇ 15 mm, thickness 725 ⁇ m) was used as a semiconductor element.
  • the semiconductor element was mounted on a printed wiring board for a semiconductor device so that the surface opposite to the surface in the direction in which the fiber base material layer C1 included in the core substrate is unevenly distributed becomes the semiconductor element side.
  • Example 7 In order of the prepreg 4, the prepreg 10, and the prepreg 4, one prepreg 4 has the first resin layer on the prepreg 10 side, and the other prepreg 4 has the second resin layer on the prepreg 10 side.
  • Laminating a total of 3 prepregs laminating 12 ⁇ m copper foil (3EC-VLP foil made by Mitsui Mining & Smelting Co., Ltd.) on both sides of the obtained laminate, and heating and pressing at 220 ° C. and 3 MPa for 2 hours.
  • a printed wiring board and a semiconductor device were obtained in the same manner as in Example 6 except that a metal-clad laminate was manufactured and the metal-clad laminate obtained thereby was used as a core substrate.
  • the core layer (part consisting of an insulating substrate) of the obtained metal-clad laminate has the same layer structure as that of the insulating substrate 116 in FIG. 6A, and the resin layer r1 and the fiber base layer C1 from the first surface side. , Resin layers r2, r3, fiber base layer C2, resin layers r4, r5, fiber base layer C3, and resin layer r6, which are laminated in this order.
  • the thickness of each layer is 130 ⁇ m for C1 to C3, r1 was 1.0 ⁇ m, the total thickness of r2 and r3 was 4.0 ⁇ m, the total thickness of r4 and r5 was 2.7 ⁇ m, and r6 was 2.3 ⁇ m.
  • the fiber base layers C1 and C3 are unevenly distributed on the resin layer r1 side and the resin layer r5 side from the reference position of the corresponding order, and the fiber base layer C2 is on the reference position of the corresponding order. It existed. Further, the total thickness (B3) of the core layer was 400 ⁇ m. When the core layer is based on the fiber base layer C1, the thickness (B5) of the resin filling region on the first surface side is the thickness of r1, and the thickness (B6) of the resin filling region on the second surface side. ) Is the total thickness of r2 and r3, B5 / B6 was 0.25 when the fiber base layer C1 was used as a reference.
  • the thickness (B5) of the resin filling region on the first surface side is the total thickness of r4 and r5, and the thickness (B6) of the resin filling region on the second surface side.
  • Is the thickness of r6, and B5 / B6 was 1.17 based on the fiber base layer C3.
  • segmenting the said whole thickness (B3) equally by the number of fiber base material layers is 133.3 micrometers, One fiber base layer was present in each region of the thickness B4.
  • the distance (B7) on the first surface side of C1 is the thickness of the resin layer r1, and the distance (B8) on the second surface side of C1 is B4. Since the thickness (133.3 ⁇ m) is obtained by subtracting the thickness (1.0 ⁇ m) of the resin layer r1 and the thickness (130 ⁇ m) of the fiber base layer C1, that is, 2.3 ⁇ m, the fiber base layer C1 is used as a reference. B7 / B8 at that time was 0.43.
  • the distance (B7) on the first surface side of C3 is changed from the thickness of B4 (133.3 ⁇ m) to the thickness of the resin layer r6 (2.3 ⁇ m) and the fiber.
  • the thickness obtained by subtracting the thickness (130 ⁇ m) of the base material layer C3, that is, 1.0 ⁇ m, and the distance (B8) on the second surface side of C3 is the thickness (2.3 ⁇ m) of the resin layer r6.
  • B7 / B8 was 0.43 when the material layer C3 was used as a reference.
  • the semiconductor element was mounted on the printed wiring board for semiconductor devices so that the surface opposite to the surface in the direction in which the fiber base material layers C1 and C3 included in the core substrate are unevenly distributed becomes the semiconductor element side.
  • Example 8 The resin varnish used in the prepreg 1 is dried on a PET film (polyethylene terephthalate, Teijin DuPont Films Purex film, thickness 36 ⁇ m) using a die coater device, and the thickness of the resin layer is 14.0 ⁇ m. This was coated and dried for 5 minutes with a dryer at 160 ° C. to obtain a resin sheet 1 with a PET film.
  • the resin layer surface of the resin sheet 1 with a PET film was disposed on the prepreg 11 side, and the prepreg 11 and the resin sheet 1 with a PET film 1 were laminated in the order of the prepreg 11 and the resin sheet 1 with a PET film from the first surface side.
  • a 12 ⁇ m copper foil (3EC-VLP foil manufactured by Mitsui Mining & Smelting Co., Ltd.) is laminated on both sides of the obtained laminate, and heat-pressed at 220 ° C. and 3 MPa for 2 hours.
  • a metal-clad laminate was manufactured, and the obtained metal-clad laminate was used as a core substrate.
  • a printed wiring board and a semiconductor device were obtained in the same manner as in Example 1 except for this.
  • the core layer (part consisting of an insulating substrate) of the obtained metal-clad laminate has the same layer structure as that of the insulating substrate 112 in FIG. 2A, and the resin layer r1 and the fiber base layer C1 from the first surface side.
  • the resin layers r2 and r3 were laminated in this order.
  • r1 is 3 ⁇ m
  • C1 is 80 ⁇ m
  • the total thickness of r2 and r3 is 17 ⁇ m.
  • the fiber base layer C1 is unevenly distributed on the resin layer r1 side from the reference position. .
  • the total thickness (B3) of the core layer was 100 ⁇ m.
  • the thickness (B5) of the resin-filled region on the first surface side with respect to the fiber base layer C1 is r1, and the thickness (B6) of the resin-filled region on the second surface side. ) Is the total thickness of r2 and r3, B5 / B6 was 0.18.
  • segmented the whole thickness (B3) equally by the number of fiber base material layers is the same as B3. Therefore, the distance (B7) on the first surface side of C1 in the B4 region to which the fiber base layer C1 belongs is the same as B5, and the distance (B8) on the second surface side of C1 is the same as B6. It is. Therefore, B7 / B8 was 0.18 similarly to B5 / B6.
  • Comparative Examples 1 to 3 In Comparative Example 1, a prepreg 7 was used, in Comparative Example 2, a prepreg 8 was used, and in Comparative Example 3, a prepreg 9 was used to manufacture a metal-clad laminate, and the resulting metal-clad laminate was used as a core substrate. Except for the above, in Comparative Examples 1 to 3, printed wiring boards and semiconductor devices were produced in the same manner as in Example 1. The core substrate used in Comparative Examples 1 to 3 had the fiber base layer on the reference position.
  • Comparative Example 4 A printed wiring similar to Example 6 except that a metal-clad laminate was produced using a laminate obtained by laminating three prepregs 10 and the resulting metal-clad laminate was used as a core substrate. Plates and semiconductor devices were manufactured. In the core substrate used in Comparative Example 4, all the fiber base layers were present on the corresponding reference positions.
  • Table 4 shows the amount of change in package warpage between the example and the comparative example ((package warpage amount in the comparative example) ⁇ (package warpage amount in the example)).
  • the insulating substrate according to the present invention that is, the fiber in which at least one fiber base material layer is unevenly distributed on the first surface side or the second surface side with respect to the reference position of the corresponding order and is unevenly distributed in different directions.
  • Table 4 shows that the thickness (type) of the fiber base material layer is equal to the number and the thickness of the core layer, package and chip. The amount of change in the warpage of the package compared between the example of the same size and the comparative example is shown.
  • the curvature radius of the package warp is different, and as a result, the package warp amount is different. Further, if the core layer and the package size are different, even if the curvature radius of the package warp is the same, the larger the core layer or package size, the larger the warp amount of the entire package. For this reason, when comparing an Example and a comparative example, it is necessary to unify these. As can be seen from Table 4, in Examples 1 to 8, the amount of package warpage was reduced as compared with the comparative example.
  • the semiconductor devices of Examples 1 to 8 obtained using the substrate are the semiconductor devices of Comparative Examples 1 to 4 obtained by using the core substrate in which all the fiber base layers exist on the reference positions of the corresponding ranks. It became clear that the package warpage was reduced compared to. Further, as can be seen from Tables 2 and 3, the semiconductor devices obtained in Comparative Examples 1 to 4 have many disconnection points in the temperature cycle test and are inferior in connection reliability. On the other hand, in Examples 1 to 8, The obtained semiconductor device had no or few disconnection points in the temperature cycle test, and was excellent in connection reliability.
  • At least one fiber base layer included in the insulating substrate is unevenly distributed on the first surface side or the second surface side with respect to the reference position of the order corresponding to the fiber base layer, and Since there is no fiber base layer unevenly distributed in different directions, the insulating substrate and the printed wiring board using the insulating substrate warp with the direction in which the fiber base layer is unevenly distributed outward, or It is molded flat and the direction and degree of warpage can be controlled. Therefore, the semiconductor element is mounted by matching the direction in which the fiber base layer included in the insulating substrate or the printed wiring board is unevenly distributed so as to face the side opposite to the surface on which the semiconductor element is mounted.
  • the previous printed wiring board is intentionally controlled to be in a plus warp or flat state, and as a result, the minus warp of the semiconductor device having the semiconductor element mounted on the printed wiring board is reduced or completely prevented.
  • the present invention since the circuit design such as the number of conductor circuit layers and the circuit pattern is not restricted in order to control the warp of the semiconductor device, the degree of freedom in design is high. Therefore, the present invention can be suitably used for an insulating substrate serving as a core substrate for manufacturing a printed wiring board, a printed wiring board using the insulating substrate, and a semiconductor device.

Abstract

本発明により、半導体装置のマイナス反りを充分に軽減又は防止することができる絶縁性基板又は金属張積層板、並びに前記絶縁性基板又は金属張積層板を用いたプリント配線板及び半導体装置が提供される。本発明の絶縁性基板は、１層以上の繊維基材層及び２層以上の樹脂層を含み、かつ両面の最外層が樹脂層である積層体の硬化物からなり、少なくとも１つの繊維基材層が、基準位置、即ち絶縁性基板の全体厚みを繊維基材層数で均等に分割した各領域の厚みをさらに均等に２分割したときの分割位置、よりも第１の面側又はその反対の面である第２の面側に偏在し、繊維基材層のうちには異なる方向に偏在しているものがない。本発明の前記絶縁性基板を含む金属張積層板をコア基板として用いて、プリント配線板を作製することができる。また、前記プリント配線板に半導体素子を搭載して半導体装置を作製することができる。

Description

絶縁性基板、金属張積層板、プリント配線板、及び半導体装置
　本発明は、プリント配線板を製造するためのコア基板となる絶縁性基板及び金属張積層板に関し、さらに前記絶縁性基板又は金属張積層板を用いたプリント配線板及び半導体装置にも関するものである。
　本願は、２０１０年１１月１８日に日本に出願された特願２０１０－２５８１７２号、及び２０１１年９月２６日に日本に出願された特願２０１１－２０９５４０号に基づき優先権を主張し、その内容をここに援用する。
　電子機器に用いられる半導体装置（半導体パッケージ）は、小型化、高密度化、高機能化し続けており、例えば、ＰｏＰ（Ｐａｃｋａｇｅ　ｏｎ　Ｐａｃｋａｇｅ）やＳｉＰ（Ｓｙｓｔｅｍ　ｉｎ　Ｐａｃｋａｇｅ）、ＦＣＢＧＡ（Ｆｌｉｐ　Ｃｈｉｐ　Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）等のパッケージ形式が知られている。このような半導体装置の小型化、高密度化の進展に伴い、半導体装置を構成する半導体素子やプリント配線板に対しても高レベルの小型化、薄型化が要求されるようになってきた。
　一般的には、導体回路層、特に近年においてはビルドアップにより多層化された導体回路層をコア基板上に設けてプリント配線板が構成され、前記プリント配線板の導体回路層上に半導体素子を搭載および接続して半導体装置が構成される。
　プリント配線板を薄くするための方法として、その支持体であるコア基板を薄くすることが有効である。しかし、半導体素子の線膨張係数（通常３～４ｐｐｍ程度）よりもコア基板の線膨張係数（通常８～１５ｐｐｍ程度）が大きく、コア基板の線膨張係数よりも導体回路層の線膨張係数（通常１８ｐｐｍ程度）のほうが更に大きいため、これら各部分の線膨張係数差によってプリント配線板や半導体装置の内部に応力が発生する。このため、コア基板を薄くすると、各部分の線膨張係数差によって生じる応力がコア基板の剛性よりも優るようになって、反りが起こり易くなるという問題がある。
　まだ半導体素子が搭載されていない状態のプリント配線板は、コア基板の第１の面側に設けられた導体回路層により生じる応力と、その反対の面である第２の面側に設けられた導体回路層により生じる応力のバランスによって、半導体素子が搭載される側の面を内側にして反るプラス反り（図１５Ａ参照）と、半導体素子が搭載される側の面を外側にして反るマイナス反り（図１５Ｂ参照）の何れかが生じる。
　これに対し、プリント配線板上に半導体素子を搭載した状態の半導体装置が反る方向は、半導体素子の線膨張係数と剛性が支配的に作用するため、通常は、半導体素子が搭載された側の面を外側にして反るマイナス反りになる。半導体装置のマイナス反りが大きすぎると、半導体装置の素子搭載面とは反対側の面をマザーボードに二次接続する際に接続位置がずれて接続不良が生じるという問題や、冷熱衝撃試験において半導体素子中の配線層の破壊やプリント配線板と半導体素子を接続する半田バンプにクラックが生じ信頼性が低下する等の問題が生じやすい。
　半導体装置（半導体パッケージ）の反りを解決する提案としては、特許文献１には、コア基板の表面Ａと表面Ｂに、層間絶縁樹脂層と配線層とが少なくとも一層ずつ積層されたビルドアップ配線層が形成されたビルドアップ配線板において、半導体素子が実装される表面Ａ側の層間絶縁樹脂層の平面方向の熱膨張係数が、実装基板に実装される表面Ｂ側の層間絶縁樹脂層の平面方向の熱膨張係数より大きいことを特徴とする半導体装置用ビルドアップ配線板が記載されている。
特開２００８－２９４３８７号公報
　しかし、特許文献１の発明によって得られる半導体装置の反りを軽減する効果は必ずしも充分ではない。
　また、特許文献１の発明のようにプリント配線板（ビルドアップ配線板）のビルドアップ層に含まれる層間絶縁樹脂層の線膨張係数を調節して反りを防止しようとする方法においては、コア基板の一面側とその反対面側に積層される層間絶縁樹脂層の数の違いによっても反り軽減の程度が変動し、また層間絶縁樹脂層を用いない両面板の場合は利用できないなど、配線層の数が制約される。また、層間絶縁樹脂層にガラスクロスを含むプリプレグを用いるため、レーザーによるビア加工の不具合が生じ、ビア間の信頼性に影響を及ぼすおそれがある。
　さらに、プリント配線板のビルドアップ層には層間絶縁樹脂層だけでなく配線層（所定の回路パターンを形成する金属層）も含まれており、前記配線層の線膨張係数も反りに影響する。配線層は均一な連続膜ではなく、各層ごとに回路パターンの形状や面積が異なるため、応力に与える影響を予測することが困難である。
　また、プリント配線板の配線層の数や回路パターンの形状が設計上の制約を受けるためにコア基板の一面側とその反対面側の応力が拮抗する場合があり、その場合には、同じ仕様のプリント配線板であっても個々の製品ごとに反りの方向が不規則となり、プラス反りとマイナス反りの両方が発生する場合がある。
　従って、特許文献１の発明では半導体装置の反りを軽減するための制御が難しい。
　上記実情に鑑み、本発明は層間絶縁樹脂層の物性や層数にとらわれずに下記いずれかの目的の少なくとも一つを達成することを目的とする。
　本発明の第一の目的は、半導体装置のマイナス反りを充分に軽減又は防止することができる絶縁性基板又は金属張積層板を提供することにある。
　また本発明の第二の目的は、半導体装置のマイナス反りを軽減又は防止するための制御が容易な絶縁性基板又は金属張積層板を提供することにある。
　また本発明の第三の目的は、上記本発明の絶縁性基板又は金属張積層板を用いて作成された、反りが制御されたプリント配線板を提供することにある。
　また本発明の第四の目的は、上記本発明の絶縁性基板又は金属張積層板を用いて作成された、反りが軽減又は防止された半導体装置を提供することにある。
　本発明の絶縁性基板は、１層以上の繊維基材層及び２層以上の樹脂層を含み、両面の最外層が樹脂層である積層体の硬化物からなる絶縁性基板であって、
　前記絶縁性基板に含まれる前記繊維基材層を第１の面側から順にＣｘ（ｘは１～ｎで表される整数であり、ｎは繊維基材層の数である。）とし、
　前記絶縁性基板の全体厚み（Ｂ３）を前記繊維基材層の数（ｎ）で均等に分割し、分割した各領域の厚み（Ｂ４）をさらに均等に２分割したときの分割位置を繊維基材層の基準位置とし、前記各々の基準位置を第１の面側から順にＡｘ（ｘは１～ｎで表される整数であり、ｎは繊維基材層の数である。）としたときに、
　前記繊維基材層のうち少なくとも１つ（Ｃｘ）が、対応する順位（ｘ）の基準位置（Ａｘ）よりも第１の面側又はその反対の面である第２の面側に偏在し、前記繊維基材層（Ｃｘ）のうちに異なる方向に偏在しているものがないことを特徴とするものである。
　また本発明の絶縁性基板は、前記繊維基材層のうち少なくとも１つが、対応する順位の基準位置よりも第１の面側に偏在し、
　前記偏在する繊維基材層は、
　前記繊維基材層の第１の面側にある樹脂充填領域の厚み（Ｂ５）と、
　前記繊維基材層の第２の面側にある樹脂充填領域の厚み（Ｂ６）との比（Ｂ５／Ｂ６）が、０．１＜Ｂ５／Ｂ６＜１．２であることが好ましい。
　また本発明の絶縁性基板は、前記繊維基材層の数が１つ又は２つであることが好ましい。
　また本発明の絶縁性基板は、前記均等に分割された厚み（Ｂ４）の各領域内に、それぞれ１つの繊維基材層が存在するものであることが好ましい。
　また本発明の絶縁性基板は、前記均等に分割された厚み（Ｂ４）の各領域のうち少なくとも１つが、１つの繊維基材層を、対応する順位の基準位置よりも第１の面側に偏在して有し、
　前記偏在する繊維基材層は、
　前記繊維基材層の第１の面側の界面から前記繊維基材層が属する厚み（Ｂ４）の領域の前記第１の面側の境界までの距離（Ｂ７）と、
　前記繊維基材層の第２の面側の界面から前記繊維基材層が属する厚み（Ｂ４）の領域の前記第２の面側の境界までの距離（Ｂ８）との比（Ｂ７／Ｂ８）が、０．１＜Ｂ７／Ｂ８＜０．９であることが好ましい。
　また本発明の絶縁性基板は、前記絶縁性基板が有する繊維基材層のうち、最も第１の面側に位置する繊維基材層が、対応する順位の基準位置よりも前記第１の面側に偏在して配置されているものであることが好ましい。
　また本発明の絶縁性基板は、前記絶縁性基板が有する繊維基材層のうち、最も第２の面側に位置する繊維基材層が、対応する順位の基準位置よりも前記第１の面側に偏在して配置されているものであることが好ましい。
　また本発明の絶縁性基板は、前記全体厚みが０．０３ｍｍ以上０．５ｍｍ以下であるものであることが好ましい。
　また本発明の絶縁性基板は、プリプレグ１枚のみ又はプリプレグを２枚以上重ね合わせた積層体の硬化物からなる絶縁性基板において、
　繊維基材層の第１の面側に第１樹脂層、第２の面側に第２樹脂層が設けられ、前記第１樹脂層の厚みが前記第２樹脂層の厚みよりも小さい非対称プリプレグを少なくとも１枚含むことが望ましい。
　すなわち、本発明の絶縁性基板は、前記積層体がプリプレグ１枚のみ又はプリプレグを２枚以上重ね合わせてなるものであることが好ましく、さらに、前記繊維基材層の第１の面側に第１樹脂層、第２の面側に第２樹脂層が設けられ、前記第１樹脂層の厚みが前記第２樹脂層の厚みよりも小さい非対称プリプレグを少なくとも１枚含むものであることが好ましい。
　また本発明の金属張積層板は、前記本発明の絶縁性基板の少なくとも一面側に金属箔層が設けられていることが好ましい。
　また本発明のプリント配線板は、前記本発明の絶縁性基板の少なくとも一面に、１層又は２層以上の導体回路層が設けられていることが好ましい。
　また本発明の半導体装置は、前記本発明のプリント配線板の導体回路層上に、半導体素子を搭載してなることが好ましい。
　また本発明の半導体装置は、前記プリント配線板に含まれる絶縁性基板において、繊維基材層が偏在する方向にある第１の面側とは反対側の第２の面側に設けられた前記導体回路層上に半導体素子を搭載してなることを特徴とするものであることが好ましい。
　また本発明の半導体装置は、前記プリント配線板に含まれる絶縁性基板が有する繊維基材層のうち、最も第１の面側に位置する繊維基材層が、対応する順位の基準位置よりも前記第１の面側に偏在して配置されており、
　前記半導体素子が、繊維基材層が偏在する方向の第１の面側とは反対側の第２の面側に設けられた導体回路層上に搭載されているものであることが好ましい。
　本発明によれば、絶縁性基板が含む少なくとも１つの繊維基材層が、前記繊維基材層に対応する順位の基準位置よりも第１の面側又は第２の面側に偏在し、かつ異なる方向に偏在している繊維基材層がないことによって、前記絶縁性基板及びこの絶縁性基板を用いたプリント配線板が、前記繊維基材層が偏在する方向を外側にして反るか又は平坦に成形され、反りの方向や程度を制御することができる。従って、前記絶縁性基板又は前記プリント配線板に含まれる前記繊維基材層が偏在する方向を、半導体素子が搭載される面とは反対側を向くように合わせることによって、半導体素子が搭載される前のプリント配線板が意図的にプラス反り又は平坦の状態に制御され、その結果、前記プリント配線板に半導体素子を搭載した半導体装置のマイナス反りが軽減され又は完全に防止される。
　また、本発明によれば、半導体装置の反りを制御するために導体回路層の数や回路パターンなどの回路設計を制約しないため、設計の自由度が高い。
図１Ａは、１層の繊維基材層と２層の樹脂層を含む本発明に係る絶縁性基板の一例の断面を模式的に示す図である。図１Ｂは、図１Ａに示した絶縁性基板が常温で反った状態を示す図である。 図２Ａは、１層の繊維基材層と３層の樹脂層を含む本発明に係る絶縁性基板の一例の断面を模式的に示す図である。図２Ｂは、図２Ａに示した絶縁性基板が常温で反った状態を示す図である。 図３Ａは、２層の繊維基材層と４層の樹脂層を含む本発明に係る絶縁性基板の一例の断面を模式的に示す図である。図３Ｂは、図３Ａに示した絶縁性基板が常温で反った状態を示す図である。 図４Ａは、２層の繊維基材層と４層の樹脂層を含む本発明に係る絶縁性基板の他の一例の断面を模式的に示す図である。図４Ｂは、図４Ａに示した絶縁性基板が常温で反った状態を示す図である。 図５Ａは、３層の繊維基材層と６層の樹脂層を含む本発明に係る絶縁性基板の一例の断面を模式的に示す図である。図５Ｂは、図５Ａに示した絶縁性基板が常温で反った状態を示す図である。 図６Ａは、３層の繊維基材層と６層の樹脂層を含む本発明に係る絶縁性基板の他の一例の断面を模式的に示す図である。図６Ｂは、図６Ａに示した絶縁性基板が常温で反った状態を示す図である。 本発明に用いられる非対称プリプレグを得る方法の一例を説明する図である。 本発明に用いられる積層体を得る方法の一例を説明する図である。 本発明に用いられる積層体を得る方法の他の一例を説明する図である。 本発明に用いられる積層体を得る方法の他の一例を説明する図である。 本発明に用いられる積層体を得る方法の他の一例を説明する図である。 図１に示す絶縁性基板をコア層として有するプリント配線板上に半導体素子を搭載した半導体装置の断面を模式的に示す図である。 図５に示す絶縁性基板をコア層として有するプリント配線板上に半導体素子を搭載した半導体装置の断面を模式的に示す図である。 図６に示す絶縁性基板をコア層として有するプリント配線板上に半導体素子を搭載した半導体装置の断面を模式的に示す図である。 図１５Ａは半導体装置のプラス反りを説明する図であり、図１５Ｂは半導体装置のマイナス反りを説明する図である。
１．絶縁性基板
　本発明の絶縁性基板は、１層以上の繊維基材層及び２層以上の樹脂層を含み、両面の最外層が樹脂層である積層体の硬化物からなる絶縁性基板であって、
　前記絶縁性基板に含まれる前記繊維基材層を第１の面側から順にＣｘ（ｘは１～ｎで表される整数であり、ｎは繊維基材層の数である。）とし、
　前記絶縁性基板の全体厚み（Ｂ３）を前記繊維基材層の数（ｎ）で均等に分割し、分割した各領域の厚み（Ｂ４）をさらに均等に２分割したときの分割位置を各繊維基材層の基準位置とし、前記各々の基準位置を第１の面側から順にＡｘ（ｘは１～ｎで表される整数であり、ｎは繊維基材層の数である。）としたときに、
　前記繊維基材層のうち少なくとも１つ（Ｃｘ）が、対応する順位（ｘ）の基準位置（Ａｘ）よりも第１の面側又はその反対の面である第２の面側に偏在し、前記繊維基材層（Ｃｘ）のうちに異なる方向に偏在しているものがないことを特徴とする。
　前記各繊維基材層の基準位置は、換言すると、本発明の絶縁性基板の第１の面側から下記式：
　基準位置（Ａｘ）＝（全体厚み（Ｂ３）÷繊維基材層の数（ｎ））×（繊維基材層の順位を表す整数（ｘ）－０．５）
で算出される高さの位置である。
　なお、本発明の絶縁性基板が複数の繊維基材層を有する場合は、少なくとも１つの繊維基材層が、対応する順位の基準位置よりも第１の面側又は第２の面側に偏在していれば、その他の繊維基材層は対応する順位の基準位置上に設けられていても良い。
　本発明の絶縁性基板は、その製造過程において加熱加圧成形後冷却される時に、繊維基材層の偏在する方向を外側にして反る性質がある。繊維基材層の線膨張係数よりも樹脂層の線膨張係数の方が大きいため、加熱加圧成形時の応力フリーの状態から常温まで冷却された際には、樹脂層は繊維基材層より縮む。このため、絶縁性基板全体として、繊維基材層が偏在する方向を外側にして反る。
　本発明の絶縁性基板は、この性質を利用して、繊維基材層の位置を調整することにより、絶縁性基板の反りを制御することができる。
　以下、本発明の絶縁性基板について図をもとに詳細に説明する。
　図１は、本発明の絶縁性基板の一例として、１層の繊維基材層と２層の樹脂層からなるものの断面を模式的に示した図である。図１Ａに示す絶縁性基板１１１は、第１の面側から樹脂層ｒ１、繊維基材層Ｃ１、樹脂層ｒ２の順に積層した層構成を有する。繊維基材層Ｃ１は、対応する順位の基準位置Ａ１－Ａ１線よりも第１の面側（樹脂層ｒ１側）の方向に偏在する。絶縁性基板１１１は、繊維基材層を１層しか有しないので、全体厚みＢ３を繊維基材層の数で均等に分割した各領域の厚みＢ４は、全体厚みＢ３と同じ厚みである。
　図１Ａに示す絶縁性基板１１１は、製造過程において加熱加圧成形後冷却される時に、樹脂層が繊維基材層よりも大きく収縮するため、常温では、図１Ｂに示すように、繊維基材層Ｃ１が偏在する方向を外側にして反る性質がある。
　図２は、１層の繊維基材層を含む本発明の絶縁性基板の他の一例として、１層の繊維基材層と３層の樹脂層からなる絶縁性基板の断面を模式的に示した図である。図２Ａに示す絶縁性基板１１２は、第１の面側から樹脂層ｒ１、繊維基材層Ｃ１、樹脂層ｒ２、ｒ３の順に積層した層構成を有する。繊維基材層Ｃ１は、対応する順位の基準位置Ａ１－Ａ１線よりも第１の面側（樹脂層ｒ１側）に偏在する。絶縁性基板１１２は繊維基材層を１層しか有しないので、全体厚みＢ３を繊維基材層の数で均等に分割した各領域の厚みＢ４は、全体厚みＢ３と同じ厚みである。
　図２Ａに示す絶縁性基板１１２は、製造過程において加熱加圧成形後冷却される時に、樹脂層が繊維基材層よりも大きく収縮するため、常温では、図２Ｂに示すように、繊維基材層Ｃ１が偏在する方向を外側にして反る性質がある。
　本発明の絶縁性基板は、図２Ａに示す樹脂層ｒ２、ｒ３や、後述する図３Ａに示す樹脂層ｒ２、ｒ３のように、複数の樹脂層が積層してなる部分を含んでいても良い。本発明において複数の樹脂層が積層するとは、絶縁性基板を硬化させる前の製造段階において複数の樹脂層を積層することを意味し、硬化後の絶縁性基板断面においては、複数の樹脂層の境界面を確認できなくても良い。
　図３は、本発明の絶縁性基板の他の一例として、２層の繊維基材層と４層の樹脂層からなる絶縁性基板の断面を模式的に示した図である。図３Ａに示す絶縁性基板１１３は、第１の面側から樹脂層ｒ１、繊維基材層Ｃ１、樹脂層ｒ２、ｒ３、繊維基材層Ｃ２、樹脂層ｒ４の順に積層した層構成を有する。繊維基材層Ｃ１は、対応する順位の基準位置Ａ１－Ａ１線よりも第１の面側（樹脂層ｒ１側）に偏在し、繊維基材層Ｃ２も、対応する順位の基準位置Ａ２－Ａ２線よりも第１の面側（樹脂層ｒ３側）に偏在し、即ち繊維基材層Ｃ１及びＣ２は同じ方向に偏在している。絶縁性基板１１３の全体厚みＢ３を繊維基材層の数で均等に分割した各領域、即ち全体厚みＢ３を２等分した各領域の厚みをＢ４として示す。繊維基材層Ｃ１及びＣ２は、両方とも第１の面側の厚みＢ４の領域内に存在し、第２の面側の厚みＢ４の領域内には繊維基材層は存在しない。
　図３Ａに示す絶縁性基板１１３は、製造過程において加熱加圧成形後冷却される時に、樹脂層が繊維基材層よりも大きく収縮するため、常温では、図３Ｂに示すように繊維基材層Ｃ１及びＣ２が偏在する方向を外側にして反る性質がある。
　図４は、２層の繊維基材層と４層の樹脂層を含む本発明の絶縁性基板の他の一例の断面を模式的に示した図である。図４Ａに示す絶縁性基板１１４は、第１の面側から樹脂層ｒ１、繊維基材層Ｃ１、樹脂層ｒ２、ｒ３、繊維基材層Ｃ２、樹脂層ｒ４の順に積層した層構成を有する。繊維基材層Ｃ１は、対応する順位の基準位置Ａ１－Ａ１線上に存在し、繊維基材層Ｃ２は、対応する順位の基準位置Ａ２－Ａ２線よりも第１の面側（樹脂層ｒ３側）に偏在する。絶縁性基板１１４の全体厚みＢ３を繊維基材層の数で均等に分割した各領域の厚み、即ち全体厚みＢ３を２等分した各領域の厚みを、Ｂ４として示す。繊維基材層Ｃ１及びＣ２は、それぞれ厚みＢ４の各領域内に１つずつ存在する。
　図４Ａに示す絶縁性基板１１４は、製造過程において加熱加圧成形後冷却される時に、樹脂層が繊維基材層よりも大きく収縮するため、常温では、図４Ｂに示すように繊維基材層Ｃ２が偏在する方向を外側にして反る性質がある。
　図５は、本発明の絶縁性基板の他の一例として、３層の繊維基材層と６層の樹脂層からなる絶縁性基板の断面を模式的に示した図である。図５Ａに示す絶縁性基板１１５は、第１の面側から樹脂層ｒ１、繊維基材層Ｃ１、樹脂層ｒ２、ｒ３、繊維基材層Ｃ２、樹脂層ｒ４、ｒ５、繊維基材層Ｃ３、樹脂層ｒ６の順に積層した層構成を有する。繊維基材層Ｃ１、Ｃ２、Ｃ３のうち、最も第１の面側に位置する繊維基材層Ｃ１は、対応する順位の基準位置Ａ１－Ａ１線よりも第１の面側（樹脂層ｒ１側）に偏在し、繊維基材層Ｃ２及びＣ３は、それぞれ対応する順位の基準位置Ａ２－Ａ２線及びＡ３－Ａ３線の上に存在する。絶縁性基板１１５の全体厚みＢ３を繊維基材層の数で均等に分割した各領域の厚み、即ち全体厚みＢ３を３等分した各領域の厚みを、Ｂ４として示す。繊維基材層Ｃ１、Ｃ２、Ｃ３は、それぞれ厚みＢ４の各領域内に１つずつ存在する。
　図５Ａに示す絶縁性基板１１５は、製造過程において加熱加圧成形後冷却される時に、樹脂層が繊維基材層よりも大きく収縮するため、常温では、図５Ｂに示すように繊維基材層Ｃ１が偏在する方向を外側にして反る性質がある。
　図６は、３層の繊維基材層と６層の樹脂層を含む本発明の絶縁性基板の他の一例の断面を模式的に示した図である。図６Ａに示す絶縁性基板１１６は、第１の面側から樹脂層ｒ１、繊維基材層Ｃ１、樹脂層ｒ２、ｒ３、繊維基材層Ｃ２、樹脂層ｒ４、ｒ５、繊維基材層Ｃ３、樹脂層ｒ６の順に積層した層構成を有する。繊維基材層Ｃ１、Ｃ２、Ｃ３のうち、最も第１の面側に位置する繊維基材層Ｃ１は、対応する順位の基準位置Ａ１－Ａ１線よりも第１の面側（樹脂層ｒ１側）に偏在し、最も第２の面側に位置する繊維基材層Ｃ３は、対応する順位の基準位置Ａ３－Ａ３線よりも第１の面側（樹脂層ｒ５側）に偏在し、即ち繊維基材層Ｃ１及びＣ３は同じ方向に偏在している。繊維基材層Ｃ２は対応する順位の基準位置Ａ２－Ａ２線上に存在する。絶縁性基板１１６の全体厚みＢ３を繊維基材層の数で均等に分割した各領域の厚み、即ち全体厚みＢ３を３等分した各領域の厚みを、Ｂ４として示す。繊維基材層Ｃ１、Ｃ２、Ｃ３は、それぞれ厚みＢ４の各領域内に１つずつ存在する。
　図６Ａに示す絶縁性基板１１６は、製造過程において加熱加圧成形後冷却される時に、樹脂層が繊維基材層よりも大きく収縮するため、常温では、図６Ｂに示すように繊維基材層Ｃ１及びＣ３が偏在する方向を外側にして反る性質がある。
　本発明の絶縁性基板は、特に限定はされないが、前記繊維基材層のうち少なくとも１つが、対応する順位の基準位置よりも第１の面側に偏在し、前記偏在する繊維基材層は、前記繊維基材層の第１の面側の樹脂充填領域の厚み（Ｂ５）と、前記繊維基材層の第２の面側の樹脂充填領域の厚み（Ｂ６）との比（Ｂ５／Ｂ６）が、０．１＜Ｂ５／Ｂ６＜１．２であることが好ましい。
　なお、本発明において「樹脂充填領域」とは、繊維基材層の界面から隣の繊維基材層又は空気層までの界面までの距離を意味する。前記樹脂充填領域は、１層の樹脂層からなるものでも良いし、複数の樹脂層が積層してなるものであっても良い。また、本発明において「界面」とは、樹脂層と繊維基材層又は空気層との境界となる面の凹凸を平均化した平坦な面を意味する。
　図１Ａ、図２Ａ、図３Ａ、図４Ａ、図５Ａ及び図６Ａに示す各絶縁性基板に、それぞれ偏在する繊維基材層を基準としたときのＢ５及びＢ６を示す。なお、図３Ａに示す絶縁性基板１１３と図６Ａに示す絶縁性基板１１６は、２つの繊維基材層が偏在するため、偏在する繊維基材層各々を基準としたＢ５及びＢ６を示す。
　なお、本発明の絶縁性基板は、Ｂ５／Ｂ６が１以上となる場合があるが、これは、例えば図４Ａに示す絶縁性基板１１４の場合や、図６Ａに示す絶縁性基板１１６において繊維基材層Ｃ３を基準とした場合等が挙げられる。
　本発明の絶縁性基板は、Ｂ５／Ｂ６が前記下限値未満の場合は、繊維基材層が極端に偏在することになるため、絶縁性基板の反りが大きくなりすぎることがある。一方、Ｂ５／Ｂ６が前記上限値を超える場合は、繊維基材層間の距離が大きすぎて、反りの制御が困難となることがある。よって、Ｂ５／Ｂ６が前記範囲内であると、繊維基材層がバランス良く配置されるため、絶縁性基板の反りの制御が容易になる。
　本発明の絶縁性基板は、特に限定はされないが、全体厚み（Ｂ３）を繊維基材層の数で均等に分割した厚みＢ４の各領域（以下、単に「厚みＢ４の領域」又は「Ｂ４領域」と称することがある。）内に、それぞれ１つの繊維基材層が存在することが、絶縁性基板の反りが大きくなり過ぎずに反りの制御を容易にする観点から好ましい。
　本発明の絶縁性基板は、特に限定はされないが、厚みＢ４の各領域のうち少なくとも１つが、１つの繊維基材層を、対応する順位の基準位置よりも第１の面側に偏在して有し、前記偏在する繊維基材層は、前記繊維基材層の第１の面側の界面から前記繊維基材層が属する厚みＢ４の領域の前記第１の面側の境界までの距離（Ｂ７）と、前記繊維基材層の第２の面側の界面から前記繊維基材層が属する厚みＢ４の領域の前記第２の面側の境界までの距離（Ｂ８）との比（Ｂ７／Ｂ８）が、０．１＜Ｂ７／Ｂ８＜０．９であることが、絶縁性基板の反りが大きくなり過ぎずに反りの制御を容易にする観点から好ましい。
　図１Ａ、図２Ａ、図４Ａ、図５Ａ及び図６Ａに示す各絶縁性基板に、それぞれ偏在する繊維基材層を基準としたときのＢ７及びＢ８を示す。なお、図３Ａに示す絶縁性基板１１３のように、厚みＢ４の領域内に１つも繊維基材層が存在しない場合や複数の繊維基材層が存在する場合は、Ｂ７及びＢ８を特定することができない。図１Ａに示す絶縁性基板１１１や図２Ａに示す絶縁性基板１１２のように、繊維基材層を１層しか有しない絶縁性基板の場合は、Ｂ７及びＢ８は、それぞれ上述したＢ５及びＢ６と同じ値になる。
　また、本発明の絶縁性基板が複数の繊維基材層を有するものである場合は、前記複数の繊維基材層のうち最も第１の面側に位置するものが、対応する順位の基準位置よりも前記第１の面側に偏在して配置されていることが、絶縁性基板の反る方向を確実に制御する観点から、好ましい。
　同様の観点から、前記複数の繊維基材層のうち最も第１の面側に位置するものが、対応する順位の基準位置よりも前記第１の面側に偏在して配置され、且つ、最も第２の面側に位置するものが、対応する順位の基準位置よりも前記第１の面側に配置されていることが特に好ましい。
　本発明の絶縁性基板の全体厚み（Ｂ３）は、特に限定されないが、通常０．０３～０．５ｍｍ、好ましくは０．０４～０．４ｍｍである。
　本発明の絶縁性基板の全体厚み（Ｂ３）を繊維基材層の数で均等に分割した各領域の厚み（Ｂ４）は、特に限定されないが、通常５～２００μｍである。
　本発明の絶縁性基板が有する樹脂層は、熱硬化性、感光性等の硬化性樹脂組成物が硬化してなる層である。一方、本発明の絶縁性基板が有する繊維基材層は、繊維基材に前記硬化性樹脂組成物が含浸、硬化してなる層である。
　また、本発明に用いられる絶縁性基板は、繊維基材層の第１の面側にある樹脂層と、第２の面側にある樹脂層とが異なる硬化性樹脂組成物で形成されていても良い。複数の樹脂層が隣接して積層する場合は、樹脂層同士の接着性に影響がない範囲で、隣り合う樹脂層は互いに異なる硬化性樹脂組成物で形成されていても良い。また、繊維基材層は、第１の面側の樹脂層又は第２の面側の樹脂層のいずれかを形成する硬化性樹脂組成物が含浸しているか、或いは、第１の面側の樹脂層を形成する樹脂が含浸し、かつ第２の面側の樹脂層を形成する樹脂が含浸し、繊維基材の内部で２種類の樹脂が接触または混合していてもよい。
　前記繊維基材としては、特に限定されないが、半導体装置の製造プロセス及び使用条件に耐えられる耐熱性を有する材料が選ばれる。そのような繊維基材としては、例えば、ガラス織布、ガラス不織布等のガラス繊維基材、ポリアミド樹脂繊維、芳香族ポリアミド樹脂繊維、全芳香族ポリアミド樹脂繊維等のポリアミド系樹脂繊維、ポリエステル樹脂繊維、芳香族ポリエステル樹脂繊維、全芳香族ポリエステル樹脂繊維等のポリエステル系樹脂繊維、ポリイミド樹脂繊維、フッ素樹脂繊維、ポリベンゾオキサゾール樹脂等を主成分とする織布または不織布で構成される合成繊維基材、クラフト紙、コットンリンター紙、リンターとクラフトパルプの混抄紙等を主成分とする紙基材等の有機繊維基材等の繊維基材、ポリエステル、ポリイミド等の樹脂フィルム等が挙げられる。これらの中でもガラス繊維基材が好ましい。これにより、絶縁性基板の強度を向上することができ、また、絶縁性基板の線膨張係数を小さくすることができる。
　ガラス繊維基材を構成するガラスとしては、例えばＥガラス、Ｃガラス、Ａガラス、Ｓガラス、Ｄガラス、ＮＥガラス、Ｔガラス、Ｈガラス、石英ガラス等が挙げられる。これらの中でも、特にＥガラス、Ｔガラスを用いる場合に、ガラス繊維基材の高弾性化を達成することができ、線膨張係数も小さくすることができる。
　前記繊維基材の厚さは特に限定されないが、通常５～２００μｍ程度の厚さのものが用いられ、特にプリント配線板のコア層（絶縁性基板の部分）を薄くしたい場合には５～１００μｍ程度とすることが好ましい。
　前記硬化性樹脂組成物としては、熱硬化性、感光性等の硬化性樹脂組成物が用いられるが、通常は熱硬化性樹脂組成物が用いられる。熱硬化性樹脂組成物は、通常、熱硬化性樹脂、硬化剤、充填材等を含有する。
　熱硬化性樹脂としては、エポキシ樹脂、シアネート樹脂、ビスマレイミド樹脂、フェノール樹脂、ベンゾオキサジン樹脂、ポリアミド樹脂、ポリイミド樹脂、ポリアミドイミド樹脂等が用いられ、通常は、エポキシ樹脂に他の熱硬化性樹脂を適宜組み合わせて用いられる。
　前記エポキシ樹脂としては、特に限定されないが、実質的にハロゲン原子を含まないエポキシ樹脂であり、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＥ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビスフェノールＺ型エポキシ樹脂（４，４’－シクロヘキシジエンビスフェノール型エポキシ樹脂）、ビスフェノールＰ型エポキシ樹脂（４，４’－（１，４－フェニレンジイソプリジエン）ビスフェノール型エポキシ樹脂）、ビスフェノールＭ型エポキシ樹脂（４，４’－（１，３－フェニレンジイソプリジエン）ビスフェノール型エポキシ樹脂）等のビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、キシリレン型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂、ビフェニルジメチレン型エポキシ樹脂、ビフェニルアラルキル型ノボラックエポキシ樹脂、トリスフェノールメタンノボラック型エポキシ樹脂、１，１，２，２－（テトラフェノール）エタンのグリシジルエーテル類、３官能又は４官能のグリシジルアミン類、テトラメチルビフェニル型エポキシ樹脂等のアリールアルキレン型エポキシ樹脂、ナフタレン骨格変性クレゾールノボラック型エポキシ樹脂、メトキシナフタレン変性クレゾールノボラック型エポキシ樹脂、メトキシナフタレンジメチレン型エポキシ樹脂、ナフトールアルキレン型エポキシ樹脂等のナフタレン型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノキシ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネン型エポキシ樹脂、アダマンタン型エポキシ樹脂、フルオレン型エポキシ樹脂、上記エポキシ樹脂をハロゲン化した難燃化エポキシ樹脂等が挙げられる。これらの中の１種類を単独で用いることもできるし、異なる重量平均分子量を有する２種類以上を併用することもでき、１種類又は２種類以上と、それらのプレポリマーを併用することもできる。
　これらのエポキシ樹脂の中でもノボラック型エポキシ樹脂が好ましく、その中でもビフェニルアラルキル型ノボラックエポキシ樹脂がより好ましく、その中でもビフェニルジメチレン型エポキシ樹脂が特に好ましい。
　ビフェニルアラルキル型ノボラックエポキシ樹脂とは、繰返し単位中に一つ以上のビフェニルアルキレン基を有するエポキシ樹脂をいう。例えばキシリレン型エポキシ樹脂、ビフェニルジメチレン型エポキシ樹脂等が挙げられる。ビフェニルジメチレン型エポキシ樹脂は、例えば、下記式（Ｉ）で示すことができる。
Figure JPOXMLDOC01-appb-C000001
　前記式（Ｉ）で示されるビフェニルジメチレン型エポキシ樹脂の平均繰返し単位数ｎは、特に限定されないが、１～１０が好ましく、特に２～５が好ましい。平均繰返し単位数ｎが前記下限値未満であるとビフェニルジメチレン型エポキシ樹脂が結晶化しやすくなり、汎用溶媒に対する溶解性が低下するため取り扱いが困難になる場合がある。また、平均繰返し単位数ｎが前記上限値を超えると樹脂の流動性が低下し、成形不良等の原因になる場合がある。
　エポキシ樹脂の分子量は特に限定されないが、ノボラック型エポキシ樹脂を用いる場合には、その重量平均分子量が５．０×１０２～２．０×１０４の範囲であることが好ましい。ノボラック型エポキシ樹脂の重量平均分子量は、例えばＧＰＣ（ゲルパーミエーションクロマトグラフィー、標準物質：ポリスチレン換算）で測定することができる。
　また、エポキシ樹脂の含有量は特に限定されないが、熱硬化性樹脂組成物の固形分基準で１～６５重量％が好ましい。
　本発明の熱硬化性樹脂組成物にシアネート樹脂を含ませることにより、難燃性を向上させ、線膨張係数を小さくし、さらに、樹脂層の電気特性（低誘電率、低誘電正接）等を向上させることができる。前記シアネート樹脂は、特に限定されないが、例えば、ハロゲン化シアン化合物とフェノール類やナフトール類とを反応させ、必要に応じて加熱等の方法でプレポリマー化することにより得ることができる。また、このようにして調製された市販品を用いることもできる。
　前記シアネート樹脂の種類としては、特に限定されないが、例えば、ノボラック型シアネート樹脂、ビスフェノールＡ型シアネート樹脂、ビスフェノールＥ型シアネート樹脂、テトラメチルビスフェノールＦ型シアネート樹脂等のビスフェノール型シアネート樹脂、ジシクロペンタジエン型シアネート樹脂、ビフェニルアラルキル型シアネート樹脂、及びナフトールアラルキル型シアネート樹脂等を挙げることができる。ノボラック型シアネート樹脂は、樹脂層の線膨張係数を小さくすることができ、樹脂層の機械的強度、電気特性（低誘電率、低誘電正接）にも優れる。
　前記シアネート樹脂は、分子内に２個以上のシアネート基（－Ｏ－ＣＮ）を有することが好ましい。例えば、２，２’－ビス（４－シアナトフェニル）イソプロピリデン、１，１’－ビス（４－シアナトフェニル）エタン、ビス（４－シアナト－３，５－ジメチルフェニル）メタン、１，３－ビス（４－シアナトフェニル－１－（１－メチルエチリデン））ベンゼン、ジシクロペンタジエン型シアネートエステル、フェノールノボラック型シアネートエステル、ビス（４－シアナトフェニル）チオエーテル、ビス（４－シアナトフェニル）エーテル、１，１，１－トリス（４－シアナトフェニル）エタン、トリス（４－シアナトフェニル）ホスファイト、ビス（４－シアナトフェニル）スルホン、２，２－ビス（４－シアナトフェニル）プロパン、１，３－、１，４－、１，６－、１，８－、２，６－又は２，７－ジシアナトナフタレン、１，３，６－トリシアナトナフタレン、４，４－ジシアナトビフェニル、及びフェノールノボラック型、クレゾールノボラック型の多価フェノール類と、ハロゲン化シアンとの反応で得られるシアネート樹脂、ナフトールアラルキル型の多価ナフトール類と、ハロゲン化シアンとの反応で得られるシアネート樹脂等が挙げられる。これらの中で、フェノールノボラック型シアネート樹脂が難燃性、及び低熱膨張性に優れ、２，２－ビス（４－シアナトフェニル）イソプロピリデン、及びジシクロペンタジエン型シアネートエステルが架橋密度の制御、及び耐湿信頼性に優れている。特に、フェノールノボラック型シアネート樹脂が低熱膨張性の点から好ましい。また、更に他のシアネート樹脂を１種類あるいは２種類以上併用したりすることもでき、特に限定されない。
　前記シアネート樹脂は、単独で用いてもよいし、種類の異なるシアネート樹脂を併用したり、シアネート樹脂とそのプレポリマーとを併用したりすることもできる。
　前記プレポリマーは、通常、前記シアネート樹脂を加熱反応等により、例えば３量化することで得られるものであり、ワニスの成形性、流動性を調整するために好ましく使用されるものである。
　前記プレポリマーは、特に限定されないが、例えば、３量化率が２０～５０重量％のプレポリマーを用いた場合、良好な成形性、流動性を発現できる。
　前記シアネート樹脂の含有量は、特に限定されないが、熱硬化性樹脂組成物全体の固形分基準で５～４２重量％が好ましい。
　熱硬化性樹脂組成物に含ませる硬化剤とは、熱硬化性樹脂の硬化剤であり、例えば、エポキシ基と反応して樹脂組成物を硬化させる化合物のほか、エポキシ基同士の反応を促進する硬化促進剤も使用される。
　熱硬化性樹脂組成物に含ませる硬化剤としては、特に限定されないが、例えば、ナフテン酸亜鉛、ナフテン酸コバルト、オクチル酸スズ、オクチル酸コバルト、ビスアセチルアセトナートコバルト（ＩＩ）トリスアセチルアセトナートコバルト（ＩＩＩ）等の有機金属塩、トリエチルアミン、トリブチルアミン、ジアザビシクロ［２，２，２］オクタン等の３級アミン類、２－メチルイミダゾール、２－フェニルイミダゾール、２－フェニル－４－メチルイミダゾール、２－エチル－４－エチルイミダゾール、１－ベンジル－２－メチルイミダゾール、１－ベンジル－２－フェニルイミダゾール、２－ウンデシルイミダゾール、１－シアノエチル－２－エチル－４－メチルイミダゾール、１－シアノエチル－２－ウンデシルイミダゾール、２－フェニル－４－メチル－５－ヒドロキシイミダゾール、２－フェニル－４，５－ジヒドロキシイミダゾール、２，３－ジヒドロ－１Ｈ－ピロロ（１，２－ａ）ベンズイミダゾール等のイミダゾール類、フェノール、ビスフェノールＡ、ノニルフェノール等のフェノール化合物、酢酸、安息香酸、サリチル酸、パラトルエンスルホン酸等の有機酸等、またはそれらの混合物が挙げられる。
　硬化剤の量は、特に限定されないが、有機金属塩、イミダゾール類を用いる場合は、熱硬化性樹脂組成物全体の固形分基準で０．０５～４重量％であることが好ましい。また、フェノール化合物、有機酸を用いる場合は、熱硬化性樹脂組成物全体の固形分基準で３～４０重量％であることが好ましい。
　熱硬化性樹脂組成物に含ませる充填材としては、特に限定されないが、例えば、タルク、焼成クレー、未焼成クレー、マイカ、ガラス等のケイ酸塩；酸化チタン、アルミナ、ベーマイト、シリカ、溶融シリカ等の酸化物；炭酸カルシウム、炭酸マグネシウム、ハイドロタルサイト等の炭酸塩；水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウム等の水酸化物、硫酸バリウム、硫酸カルシウム、亜硫酸カルシウム等の硫酸塩または亜硫酸塩；ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウム等のホウ酸塩、窒化アルミニウム、窒化ホウ素、窒化ケイ素、窒化炭素等の窒化物；チタン酸ストロンチウム、チタン酸バリウム等のチタン酸塩等の無機充填材を用いることができる。
　前記無機充填材の粒径は、特に限定されないが、平均粒径０．００５～１０μｍであることが好ましく、特に平均粒径５．０μｍ以下の球状シリカであることが好ましい。なお、平均粒子径は、例えば粒度分布計（ＨＯＲＩＢＡ製、ＬＡ－５００）により測定することができる。
　充填材の含有量は、特に限定されないが、前記熱硬化性樹脂組成物全体の固形分基準で２０～８０重量％が好ましい。
　熱硬化性樹脂組成物は、必要に応じ他の成分を含んでいても良く、例えば、無機充填材との濡れ性を改善するためのカップリング剤、樹脂組成物を着色するための着色剤、消泡剤、レベリング剤、難燃剤等を含ませる。
（絶縁性基板の製造方法）
　本発明の絶縁性基板は、前記繊維基材及び前記硬化性樹脂組成物を用いることにより、１層以上の繊維基材層及び２層以上の樹脂層を含み、両面の最外層が樹脂層であり、少なくとも１つの繊維基材層が、対応する順位の基準位置よりも第１の面側又は第２の面側に偏在し、繊維基材層のうちに異なる方向に偏在しているものがないような層構成の積層体を形成し、前記積層体を加熱加圧成形して硬化させることにより得ることができる。なお、加熱加圧成形前の前記積層体が有する硬化性樹脂組成物は、Ｂステージ状態である。この加熱加圧成形前の積層体を、以下、単に「積層体」と称することがある。
　前記積層体を得る方法としては、例えば、プリプレグを用いる方法がある。
　プリプレグとは一般に、繊維基材等の含浸性基材に熱硬化性樹脂等を含む樹脂組成物を含浸させ、さらに必要に応じて前記基材の片面または両面に含浸できなかった過剰分の樹脂組成物が担持されてなる樹脂層を形成し、Ｂステージ状態に硬化又は乾燥させたものである。
　前記積層体を得るために用いるプリプレグとしては、非対称プリプレグ及び対称プリプレグがある。本発明において、非対称プリプレグとは、基材層の第１の面側に設けられた樹脂層の厚みと、第２の面側に設けられた樹脂層の厚みが異なるプリプレグのことを意味する。即ち、非対称プリプレグとは、プリプレグの厚さ方向に対して基材層が偏在しているプリプレグのことである。
　一方、対称プリプレグとは、基材層の両面に設けられた樹脂層の厚さが互いに等しいプリプレグのことを意味する。また、本発明において、基材層から厚さ方向にはみ出した樹脂層がほとんど無いプリプレグも対称プリプレグとする。
　本発明では、前記繊維基材及び前記硬化性樹脂組成物を用いて作製したプリプレグを用いることができる。前記硬化性樹脂組成物を前記繊維基材に含浸させる際には、前記硬化性樹脂組成物を溶剤に溶解してワニスにし、前記ワニスを前記繊維基材に含浸させる。
　前記硬化性樹脂組成物のワニスを得るための溶剤としては、少なくとも前記熱硬化性樹脂組成物に対して良好な溶解性、分散性を示すことが望ましいが、悪影響を及ぼさない範囲で貧溶媒を使用してもよい。具体的には、アルコール類、エーテル類、アセタール類、ケトン類、エステル類、アルコールエステル類、ケトンアルコール類、エーテルアルコール類、ケトンエーテル類、ケトンエステル類、及びエステルエーテル類等の有機溶剤を用いることができる。良好な溶解性を示す溶剤としては、例えば、アセトン、メチルエチルケトン、メチルイソブチルケトン、シクロペンタノン、ジメチルホルムアミド、ジメチルアセトアミド、Ｎ－メチルピロリドン、エチレングリコールモノメチルエーテル、エチレングリコールモノブチルエーテル等が挙げられる。
　前記ワニスの固形分（不揮発分）濃度は、特に限定されないが、通常は３０～８０重量％程度とする。
　本発明で用いる非対称プリプレグ及び対称プリプレグは、以下の方法によって作製することができる。
（非対称プリプレグ）
　非対称プリプレグにおいて、比較的薄い樹脂層を第１樹脂層と称し、比較的厚い樹脂層を第２樹脂層と称する。また、前記第１樹脂層を形成するために用いる硬化性樹脂組成物を第１樹脂組成物と称し、前記第２樹脂層を形成するために用いる硬化性樹脂組成物を第２樹脂組成物と称する。
　非対称プリプレグは、両面の樹脂層の厚みが異なるため、繊維基材をワニス中に浸漬させる単純な方法で作製することは難しい。
　図７に非対称プリプレグを得る方法の一例を示す。この方法では、先ず、図７Ａに示すように、第１樹脂組成物のワニスをキャリアフィルム２’(film）に塗工した第１キャリア材料２’、および第２樹脂組成物のワニスをキャリアフィルム３’(film）に塗工した第２キャリア材料３’を製造する。また、繊維基材１’を準備する。次に、図７Ｂに示すように、これら第１及び第２キャリア材料を、それらのワニス塗工層２’(layer）、３’(layer）が繊維基材１’と向き合うように、前記繊維基材１’に重ねてラミネートすることにより、非対称プリプレグ１０１の第１樹脂層２側表面および第２樹脂層３側表面にキャリアフィルム２’(film）、３’(film）がそれぞれ積層されたキャリアフィルム付き非対称プリプレグ１０２が得られる。非対称プリプレグ１０１の繊維基材層１は、非対称プリプレグの厚みを２分割したＡ－Ａ線よりも第１樹脂層２側に偏在している。
　キャリアフィルムは、非対称プリプレグが得られた後、必要に応じて剥離等の方法で除去してもよい。例えば、非対称プリプレグを含む２枚以上のプリプレグをラミネート成形する段階において、プリプレグ積層体の最表面に位置するキャリアフィルムを除き、それ以外のキャリアフィルムを全てプリプレグから予め除去してから、それらプリプレグを重ね合わせる。
　なお、前記キャリアフィルムは、金属箔および樹脂フィルムよりなる群から選ばれる。
　前記金属箔としては、例えば、銅箔、アルミ箔等の金属箔、支持体上に銅メッキ処理を行って形成した銅薄膜等が挙げられる。
　前記樹脂フィルムとしては、例えば、ポリエチレン、ポリプロピレン等のポリオレフィン、ポリエチレンテレフタレート、ポリブチレンテレフタレートなどのポリエステル、ポリカーボネート、シリコーンシート等の離型紙、フッ素系樹脂、ポリイミド樹脂等の耐熱性を有した熱可塑性樹脂フィルム等が挙げられる。これらの中でも、ポリエステルで構成されるフィルムが最も好ましい。これにより、樹脂層から適度な強度で剥離することが容易となる。
　第１及び第２キャリア材料２’、３’を繊維基材１’にラミネートする方法としては、例えば、真空ラミネート装置を用いる方法がある。この方法では、繊維基材１’の第１の面側から第１キャリア材料を重ね合わせ第２の面側から第２キャリア材料を重ね合わせて、減圧下ラミネートロールで接合かつ密封した後、熱風乾燥装置で第１及び第２キャリア材料を構成する樹脂組成物を、その溶融温度以上の温度で加熱処理する。このとき、前記減圧下で保持されていることから、繊維基材中に毛細管現象により溶融含浸させることができる。
　前記加熱処理する他の方法は、例えば赤外線加熱装置、加熱ロール装置、平板状の熱盤プレス装置等を用いて実施することができる。
　非対称プリプレグを得る他の方法として次のような方法もある。
　（１）繊維基材１’の片面に、第１樹脂層２となる第１樹脂組成物のワニスを含浸、乾燥させ、その上にキャリアフィルム２’(film）を重ね合わせ、さらに、繊維基材１’のもう一方の片面に、第２樹脂層３となる第２樹脂組成物のワニスを含浸、乾燥させ、その上にキャリアフィルム３’(film）を重ね合わせて、加熱、加圧する方法。
　（２）繊維基材１’の第１の面側に、第１樹脂組成物のワニスを塗布、含浸、乾燥して第１樹脂層２を形成し、前記繊維基材１’の第２の面に第２樹脂組成物のワニスをロールコーター、コンマコーター等にて塗布、乾燥して第２樹脂層３を形成し、第１及び第２樹脂層をＢステージ化し、このＢステージ化した第１及び第２樹脂層２、３の表面にそれぞれキャリアフィルム２’(film)、３’(film)を重ね合わせて、加熱、加圧下にラミネートする方法。
　（３）繊維基材１’に、第１樹脂組成物のワニスを塗布、含浸、乾燥して第１樹脂層２を形成し、次いで前記第１樹脂層の表面にキャリアフィルム２’(film)を重ね合わせる。
更に、第２樹脂組成物のワニスをキャリアフィルム３’(film)に塗工した第２キャリア材料３’を別途製造し、前記第２キャリア材料３’を、その第２樹脂層３’(layer)が繊維基材１’の第１樹脂層２を設けたのとは反対側の面に向き合うように重ね合わせて加熱、加圧下にラミネートする方法。
　（４）繊維基材１’の一方の面に第１樹脂組成物のワニス、他方の面に第２樹脂組成物のワニスをそれぞれダイコーターで塗布、含浸、乾燥して、それぞれ第１樹脂層２、第２樹脂層３を形成する方法。この時、予め繊維基材１’に第１樹脂組成物または第２樹脂組成物を含浸させ、その後一方の面に第１樹脂組成物のワニス、他方の面に第２樹脂組成物をそれぞれダイコーターで塗布、乾燥しても構わない。
（対称プリプレグ）
　一方、対称プリプレグは、非対称プリプレグとは異なり両面の樹脂層の厚みが等しいので、一般的な含浸の手法、例えばガラスクロスをワニスに浸漬する方法、各種コーターによる塗布する方法、スプレーによる吹き付ける方法等を採用することができ、適当な手法により樹脂組成物を含浸させた基材を、例えば９０～２２０℃の温度で１～１０分乾燥させることにより、Ｂステージ状態の対称プリプレグが得られる。
　また、対称プリプレグは、上述した非対称プリプレグの製造方法と同様の方法で、繊維基材層の両面に設ける樹脂層の厚みが互いに等しくなるように調整することにより得ることもできる。
　プリプレグを用いて前記積層体を得る方法としては、例えば、（ａ）非対称プリプレグを用いる方法、（ｂ）対称プリプレグの片面にさらに樹脂層を積層する方法、及び（ｃ）厚みの異なるプリプレグを組み合わせて積層する方法等が挙げられる。
　以下、上記（ａ）～（ｃ）の各方法について詳細に説明する。なお、通常は、加熱加圧成形前の積層体が有する各繊維基材層及び各樹脂層の厚みは、加熱加圧成形後もあまり変わらない。このため、前記積層体においても、繊維基材層を第１の面側から順にＣｘ（ｘは１～ｎで表される整数であり、ｎは繊維基材層の数である。）とし、積層体の全体厚み（Ｂ３）を繊維基材層の数（ｎ）で均等に分割し、分割した各領域の厚み（Ｂ４）をさらに均等に２分割したときの分割位置を繊維基材層（Ｃｘ）の基準位置とし、前記各々の基準位置を第１の面側から順にＡｘ（ｘは１～ｎで表される整数であり、ｎは繊維基材層の数である。）とする。
（ａ）非対称プリプレグを用いる方法
　非対称プリプレグは上述した通り、繊維基材層の両面に樹脂層を有し、プリプレグの厚さ方向に対して繊維基材層が偏在している。従って、１枚の非対称プリプレグを、絶縁性基板を得るための積層体として用いることができる。１枚の非対称プリプレグを加熱加圧成形して硬化させることにより、図１に示すような絶縁性基板を得ることができる。
　また、非対称プリプレグと対称プリプレグを組み合わせて積層することによっても前記積層体を得ることができる。
　例えば、まず、図８Ａに示すように、１枚の非対称プリプレグ１０１と２枚の対称プリプレグ１０３を準備する。非対称プリプレグ１０１は、繊維基材層１の第１の面側に第１樹脂層２（薄い樹脂層）、第２の面側に第２樹脂層３（厚い樹脂層）を有し、対称プリプレグ１０３は、繊維基材層１の両面に同じ厚さの樹脂層４を有する。これらのプリプレグを、第１の面側から非対称プリプレグ１０１、対称プリプレグ１０３、１０３の順に配し、薄い第一樹脂層２が第１の面側の最外層になるように非対称プリプレグ１０１は配向される。次に、図８Ｂに示すように、これらのプリプレグを重ね合わせてラミネートすることで、積層体１２１を得ることができる。積層体１２１が有する繊維基材層Ｃ１は、対応する順位の基準位置Ａ１－Ａ１線よりも第１の面側の方向に偏在する。得られた積層体１２１を加熱加圧成形して硬化させると、図５Ａに示すような絶縁性基板を得ることができる。
　その他の例としては、まず、図９Ａに示すように、第１の面側から非対称プリプレグ１０１、対称プリプレグ１０３、非対称プリプレグ１０１を順に配する。次に、図９Ｂに示すように、これらのプリプレグを重ね合わせてラミネートすると、積層体１２２が得られる。
積層体１２２が有する繊維基材層Ｃ１、Ｃ３が、それぞれ対応する順位の基準位置Ａ１－Ａ１線、Ａ３－Ａ３線よりも第１の面側の方向に偏在するように、前記２つの非対称プリプレグ１０１、１０１は配向される。得られた積層体１２２を加熱加圧成形して硬化させると、図６Ａに示すような絶縁性基板を得ることができる。
　また、図示はしないが、複数の非対称プリプレグを積層することによって本発明で用いられる積層体を得ることもできる。
　複数の非対称プリプレグを用いるときは、非対称プリプレグの繊維基材層が同じ方向に偏在するように積層する。
　（ａ）の方法で用いられるプリプレグの厚みは、特に限定されず、得られる積層体の少なくとも１つの繊維基材層が、対応する順位の基準位置よりも第１の面側又は第２の面側に偏在し、かつ繊維基材層のうちに異なる方向に偏在するものがないように、適宜調整することができる。
（ｂ）対称プリプレグの片面にさらに樹脂層を積層する方法
　本発明に用いる積層体を得る他の方法として、対称プリプレグの片面にさらに樹脂層を積層する方法がある。対称プリプレグの片面に樹脂層を積層させる方法としては、特に限定されないが、例えば、上述した硬化性樹脂組成物のワニスを塗布、乾燥させる方法や、樹脂シートを重ね合わせて、加熱、加圧する方法等が挙げられる。前記樹脂シートとは、上述した硬化性樹脂組成物をＢステージ状態とした樹脂層を含むシートである。前記樹脂シートとしては、Ｂステージ状態の樹脂層の片面又は両面にキャリアフィルムが積層されてなるものを用いることもでき、このようなキャリアフィルムを有する樹脂シートを用いる場合は、対称プリプレグ上に積層する際に、前記対称プリプレグの樹脂層と接する面側のキャリアフィルムは除去してから積層する。
　樹脂シートが有するキャリアフィルムとしては、前記非対称プリプレグの作製に用いられるキャリアフィルムと同様のものを用いることができる。また、樹脂シートが有する樹脂層は、前記硬化性樹脂組成物をＢステージ状態にしたものからなる。
　なお、ＪＩＳ－Ｋ６９００での定義では、シートとは薄く一般にその厚さが長さと幅のわりには小さい平らな製品をいい、フィルムとは長さ及び幅に比べて厚さが極めて小さく、最大厚さが任意に限定されている薄い平らな製品で、通例、ロールの形で供給されるものをいう。したがって、シートの中でも厚さの特に薄いものがフィルムであるといえるが、シートとフィルムの境界は定かではなく、明確に区別しにくいので、本発明では、厚みの厚いもの及び薄いものの両方の意味を含めて、「シート」と定義する。
　図１０に、対称プリプレグと樹脂シートを用いて本発明に用いる積層体を得る方法を示す。まず、図１０Ａに示すように、対称プリプレグ１０３と、キャリアフィルム４’（film）及びＢステージ状態の樹脂層４’（layer）からなる樹脂シート４’（sheet）を準備し、対称プリプレグ１０３の片面の樹脂層４上に、樹脂シート４’（sheet）の樹脂層４’（layer）が対称プリプレグ１０３の樹脂層４側に向くように配する。次に、対称プリプレグ１０３と樹脂シート４’（sheet）を重ね合わせてラミネートし、キャリアフィルム４’（film）を除去することにより、図１０Ｂに示す積層体１２３が得られる。積層体１２３が有する繊維基材層Ｃ１が、基準位置Ａ１－Ａ１線よりも第１の面側に偏在するように、樹脂シート４’（sheet）と対称プリプレグ１０３は配向される。得られた積層体１２３を硬化させると、図２Ａに示すような絶縁性基板を得ることができる。
　また、対称プリプレグの片面にさらに樹脂層を積層した積層体を複数枚作製し、作製した複数枚の積層体を重ね合わせてラミネートすることによっても本発明に用いる積層体を得ることができる。このとき、異なる方向に偏在する繊維基材層がないように、前記複数の積層体を積層する。
　（ｂ）の方法で用いられるプリプレグ及び樹脂シートの厚みは、特に限定されず、得られる積層体の少なくとも１つの繊維基材層が、対応する順位の基準位置よりも第１の面側又は第２の面側に偏在し、繊維基材層のうちに異なる方向に偏在するものがないように、適宜調整することができる。
（ｃ）厚みの異なるプリプレグを組み合わせて積層する方法
　本発明に用いる積層体は、厚みの異なるプリプレグを組み合わせて積層することによっても得ることができる。例えば、厚みの異なる対称プリプレグを組み合わせて積層する方法を図１１に示す。まず図１１Ａに示すように、比較的薄い対称プリプレグ１０３’と比較的厚い対称プリプレグ１０３’’を準備し、第１の面側から薄い対称プリプレグ１０３’と厚い対称プリプレグ１０３’’を順に配する。これらの対称プリプレグ１０３’、１０３’’を重ね合わせてラミネートすることによって、図１１Ｂに示す積層体１２４を得ることができる。得られた積層体１２４が有する繊維基材層Ｃ１及びＣ２が、それぞれ対応する順位の基準位置Ａ１－Ａ１線及びＡ２－Ａ２線よりも第１の面側に偏在するように、薄い対称プリプレグ１０３’及び厚い対称プリプレグ１０３’’は配向される。なお、積層体１２４には、厚みＢ４の各領域内にそれぞれ１つの繊維基材層が存在する。
　（ｃ）の方法で用いられるプリプレグとしては、得られる積層体の少なくとも１つの繊維基材層が、対応する順位の基準位置よりも第１の面側又は第２の面側に偏在し、繊維基材層のうちに異なる方向に偏在するものがないものであれば、いずれでも良い。例えば図１１に示すような対称プリプレグに限らず、非対称プリプレグを用いることができ、その厚みも特に限定されず、適宜調整することができる。
　また、前記（ａ）～（ｃ）よりなる群から選択される２つ以上の方法を組み合わせた方法によって、本発明で用いる積層体を得ることもできる。例えば、前記（ａ）～（ｃ）よりなる群から選択される２つ以上の方法によって、それぞれ積層体を作製し、得られた積層体をさらに重ね合わせてラミネートする方法等が挙げられる。
　また、本発明で用いられる積層体としては、上述した方法によって得られた積層体に、さらに繊維基材層及び樹脂層を積層したものであっても良い。繊維基材層及び樹脂層をさらに積層する方法としては、例えば、繊維基材の片面に樹脂組成物のワニスを含浸、乾燥させ、その上にキャリアフィルムを積層したものを、その繊維基材側が積層体の樹脂層側を向くように配して積層体の一面又は両面に重ね合わせ、加熱、加圧下にラミネートする方法等が挙げられる。さらに積層体の最外層にあるキャリアフィルムを除去し、これを繰り返していくこともできる。
　なお、この方法によって本発明で用いる積層体を作製する場合、さらに積層する樹脂層の厚みは、前記積層体が有する少なくとも１つの繊維基材層が、対応する順位の基準位置よりも第１の面側又は第２の面側に偏在に偏在し、且つ、異なる方向に偏在している繊維基材層がないように適宜調整する。
　前記積層体を作製する際に、複数枚のプリプレグを用いる場合は、前記プリプレグとしては、異なる硬化性樹脂組成物及び／又は繊維基材を用いて得られたものを組み合わせて用いることができる。また、さらに樹脂層や繊維基材層を積層する場合においても、それぞれ異なるものを組み合わせて用いても良い。
　前記積層体において、複数の樹脂層が隣接して配される場合は、樹脂層同士の接着性に影響がない範囲で、隣り合う樹脂層は互いに異なる硬化性樹脂組成物からなるものであっても良い。
　なお、前記積層体の作製方法は、上述したものに限定されず、本発明の絶縁性基板に用いることができる積層体を作製できる方法であれば、他の方法を採用することもできる。
　本発明の絶縁性基板は、通常は１２０～２３０℃、１～５ＭＰａで前記積層体を加熱加圧成形することによって得られる。
２．金属張積層板
　本発明の金属張積層板は、上記本発明の絶縁性基板の少なくとも一面側に金属箔層が設けられていることを特徴とするものである。
　本発明の金属張積層板は、例えば、本発明の絶縁性基板の製造に用いられる前記積層体の少なくとも一面側の最外層樹脂層上に、さらに金属箔を積層し、通常は１２０～２３０℃、１～５ＭＰａで加熱加圧成形することによって得られる。
　なお、前記積層体の最外層に金属箔以外のキャリアフィルムが積層されている場合は、前記キャリアフィルムを除去し、露出した樹脂層上に金属箔を積層することができる。一方、少なくとも一面側の最外層にキャリアフィルムとして金属箔が積層された積層体を用いる場合は、前記金属箔は除去せずに積層させたまま加熱加圧成形することにより、本発明の金属張積層板を得ることができる。
　本発明の金属張積層板に用いられる金属箔としては、例えば、銅、銅系合金、アルミ、アルミ系合金、銀、銀系合金、金、金系合金、亜鉛、亜鉛系合金、ニッケル、ニッケル系合金、錫、錫系合金、鉄、鉄系合金等の金属箔が挙げられる。
３．プリント配線板
　本発明のプリント配線板は、上記本発明の絶縁性基板の少なくとも一面に、１層又は２層以上の導体回路層を設けたものである。
　上記絶縁性基板又は金属張積層板をコア基板として用い、その片面又は両面に、サブトラクティブ法、アディティブ法、セミアディティブ法等の公知の方法により導体回路を形成し、両面の導通を取ることにより、プリント配線板が得られる。通常は、コア基板に形成した内層回路上に層間絶縁層と導体回路層をビルドアップして、導体回路層間の導通を取り、最外層回路をその端子部のみ露出させてソルダーレジストで被覆することにより、多層プリント配線板とする。
　ビルドアップの層間絶縁層としては、熱硬化性樹脂組成物のシート又はプリプレグを用いることができる。層間絶縁層上に導体回路層を形成する方法としては、セミアディティブ法が好適である。コア基板の両面あるいは各導体回路層の間の導通は、ドリル又はレーザーにより孔あけ加工を行い、孔の内部をメッキするか又は導電性材料で充填することにより形成できる。
　一般的に、半導体素子が搭載されていない状態のプリント配線板は、半導体素子搭載面に設けた導体回路層に含まれる金属残存率（残存面積）や回路パターン形状と、その反対側である非搭載面に設けた導体回路層に含まれる金属残存率や回路パターン形状の影響を受けて、プラス反りとマイナス反りのどちらも発生する可能性があり、しかも同じ仕様のプリント配線板であっても個々の製品ごとにプラス反りまたはマイナス反りが不規則に発生する可能性がある。
　これに対し本発明においては、コア基板の絶縁性部分である絶縁性基板が、上述したように、１層以上の繊維基材層及び２層以上の樹脂層を含み、両面の最外層が樹脂層である積層体の硬化物からなり、少なくとも１つの繊維基材層が、対応する順位の基準位置よりも第１の面側又は第２の面側に偏在し、繊維基材層のうちに異なる方向に偏在しているものがない。これによって、前記絶縁性基板及びこの絶縁性基板を用いたプリント配線板が、繊維基材層が偏在している方向を外側にして反って形成されるか、又は平坦に成形され、反りの方向や程度を制御できる。
４．半導体装置
　本発明の半導体装置は、上記本発明のプリント配線板の導体回路層上に半導体素子を搭載してなるものである。
　一般的に、プリント配線板の熱収縮率は半導体素子の熱収縮率よりも大きいため、プリント配線板の一面に半導体素子を搭載すると、半導体素子搭載面側を外側にして反る、いわゆるマイナス反りが発生しやすい。
　また、本発明のプリント配線板は、コア層に含まれる繊維基材層が偏在する方向を外側にして反る性質を有する。
　従って、半導体装置のマイナス反りを軽減又は防止できる観点から、本発明の半導体装置は、前記プリント配線板に含まれる絶縁性基板において繊維基材層が偏在する方向にある第１の面側とは反対側の第２の面側に設けられた導体回路層上に半導体素子が搭載されていることが好ましい。
　同様の観点から、前記プリント配線板に含まれる絶縁性基板が有する繊維基材層のうち、最も第１の面側に位置する繊維基材層が、対応する順位の基準位置よりも前記第１の面側に偏在して配置され、前記半導体素子が、繊維基材層が偏在する方向にある第１の面側とは反対側の第２の面側に設けられた導体回路層上に半導体素子が搭載されていることが特に好ましい。
　プリント配線板の導体回路層上に半導体素子を搭載する方法としては、プリント配線板の搭載面側の導体回路層上に、ダイアタッチ層を形成し、前記ダイアタッチ層を介して半導体素子を仮接着し、必要に応じて軽度に押圧しながらダイアタッチ層を加熱軟化又は加熱硬化させることにより、半導体素子を固定することができる。
　ダイアタッチ材としては、例えば（メタ）アクリル酸エステル共重合体等の熱可塑性樹脂を含有する熱可塑性樹脂組成物からなるダイアタッチ材フィルムや、エポキシ樹脂等の熱硬化性樹脂を含有する熱硬化性樹脂組成物からなるダイアタッチ材ペーストが用いられる。
　通常、半導体素子を固定と同時に、又は固定した後、半導体素子とプリント配線板を半田ボール、ワイヤボンディング等の公知の方法で電気的接続する。
　電気的接続の後、素子搭載面は必要に応じて公知の方法で封止してもよい。封止材は、特に限定されないが、従来から知られている半導体封止用エポキシ樹脂組成物が好適に用いられる。半導体封止用エポキシ樹脂組成物は、エポキシ樹脂、硬化剤、無機充填材、硬化促進剤、その他必要に応じて着色剤、離型剤、低応力成分、酸化防止剤等の添加剤を含有し、これらの材料を混練し、顆粒状又はシート乃至フィルム状に成形したものを封止材として用いることができ、例えば、特開２００８－３０３３６７号公報の記載を参考にして調製できる。
　また、別の方法としては、プリント配線板に半田バンプを有する半導体素子を実装し、半田バンプを介して、前記プリント配線板と半導体素子とを接続する。そして、プリント配線板と半導体素子との間には液状封止樹脂（アンダーフィル）を充填し、半導体装置を製造する。
　半田バンプは、錫、鉛、銀、銅、ビスマスなどからなる合金で構成されることが好ましい。半導体素子とプリント配線板との接続方法は、フリップチップボンダーなどを用いてプリント配線板上の接続用電極部と半導体素子の半田バンプとの位置合わせを行ったあと、ＩＲリフロー装置、熱板、その他加熱装置を用いて半田バンプを融点以上に加熱し、プリント配線板と半田バンプとを溶融接合することにより接続する。なお、接続信頼性を良くするため、予めプリント配線板上の接続用電極部に半田ペースト等の比較的融点の低い金属の層を形成しておいても良い。この接合工程に先んじて、半田バンプ、及び／またはプリント配線板上の接続用電極部の表層にフラックスを塗布することで接続信頼性を向上させることもできる。
　図１２は、図１に示す絶縁性基板１１１をコア層として有するプリント配線板上に半導体素子を搭載した例について、その断面を模式的に示した図である。
　図１２において半導体装置１３１は、プリント配線板７に含まれる繊維基材層Ｃ１が偏在する方向にある面とは反対側の面に、半導体素子８を搭載してなる。
　半導体装置１３１のプリント配線板７は、半導体装置１３１のコア層５の両面に多層化された導体回路層が設けられている。半導体装置１３１のコア層５は、図１に示す絶縁性基板１１１と同じ層構成であり、第１の面側から樹脂層ｒ１、繊維基材層Ｃ１、樹脂層ｒ２の順に積層し、繊維基材層Ｃ１が、対応する順位の基準位置Ａ１－Ａ１線よりも樹脂層ｒ１側に偏在するように配向してなる。
　導体回路層の部分は、プリント配線板７の両面ともに内層回路９、層間絶縁層１０、外層回路１１の順にビルドアップされてなり、導体回路層の内層回路９と外層回路１０の間はビアホール１２を通じて導通され、コア基板両面の回路の間はスルーホール１３を通じて導通され、両面の外層回路１１はいずれも端子部を除きソルダーレジスト１４で被覆されている。
　半導体素子８は、プリント配線板７に含まれる繊維基材層Ｃ１が偏在する方向にある面とは反対側の面に、液状封止樹脂１５を介して固着され、プリント配線板７の外層回路１１の端子部と、半導体素子８の下面に設けられた電極パッドとが位置合わせされ、半田バンプ１６を介して接続されている。なお、この例では、素子搭載面は封止されていない。
　プリント配線板７の熱収縮率は半導体素子８の熱収縮率よりも大きく、半導体装置１３１はいわゆるマイナス反りが発生しやすい。これに対し、半導体装置１３１に用いられたプリント配線板７は、そのコア層５として図１に示す絶縁性基板１１１を有し、繊維基材層Ｃ１が偏在する方向にある面を外側にして反る性質があるため、半導体素子搭載面との関係では、いわゆるプラス反りの力を発生させる。
　従って、プリント配線板７が半導体素子搭載時のマイナス反りを軽減し、半導体装置１３１に優れた平坦性を付与することができる。
　図１３は、図５に示す絶縁性基板１１５をコア層として有するプリント配線板上に半導体素子を搭載した例について、その断面を模式的に示した図である。
　図１３において半導体装置１３２は、プリント配線板７に含まれる繊維基材層Ｃ１が偏在する方向にある面とは反対側の面に、半導体素子８を搭載してなる。
　半導体装置１３２のプリント配線板７は、コア層５の両面に多層化された導体回路層１７が設けられている。半導体装置１３２のコア層５は、図５に示す絶縁性基板１１５と同じ層構成であり、第１の面側から樹脂層ｒ１、繊維基材層Ｃ１、樹脂層ｒ２、ｒ３、繊維基材層Ｃ２、樹脂層ｒ４、ｒ５、繊維基材層Ｃ３、樹脂層ｒ６の順に積層し、３層の繊維基材層のうち、第１の面側の外側に設けられた繊維基材層Ｃ１は対応する順位の基準位置Ａ１－Ａ１線よりも樹脂層ｒ１側に偏在し、繊維基材層Ｃ２及びＣ３はそれぞれ対応する順位の基準位置上に存在するように配向してなる。
　導体回路層１７の部分は、プリント配線板７の両面ともに導体回路層１７と層間絶縁層１８が交互にビルドアップされてなり、各導体回路層１７の間はビアホール１２を通じて導通され、コア基板両面の回路の間はスルーホール１３を通じて導通され、両面の外層回路はいずれも端子部を除きソルダーレジスト１４で被覆されている。
　半導体素子８は、プリント配線板７に含まれる繊維基材層Ｃ１が偏在する方向にある面とは反対側の面に、液状封止樹脂１５を介して固着され、プリント配線板の外層回路の端子部と、半導体素子の８下面に設けられた電極パッドとが位置合わせされ、半田バンプ１６を介して接続されている。
　半導体装置１３２に用いられたプリント配線板７は、そのコア層５として図５に示す絶縁性基板１１５を有し、コア層５の繊維基材層Ｃ１が偏在する方向にある面を外側にして反る性質があるため、半導体素子搭載面との関係では、いわゆるプラス反りの力を発生させる。
　従って、プリント配線板７が半導体素子搭載時のマイナス反りを軽減し、半導体装置１３２に優れた平坦性を付与することができる。
　図１４は、図６に示す絶縁性基板１１６をコア層として有するプリント配線板上に半導体素子を搭載した例について、その断面を模式的に示した図である。
　図１４において半導体装置１３３は、プリント配線板７に含まれる繊維基材層Ｃ１及びＣ３が偏在する方向にある面とは反対側の面に半導体素子８を搭載してなる。
　半導体装置１３３のプリント配線板７は、コア層５の両面に多層化された導体回路層が設けられている。半導体装置１３３のコア層５は、図６に示す絶縁性基板１１６と同じ層構成であり、第１の面側から樹脂層ｒ１、繊維基材層Ｃ１、樹脂層ｒ２、ｒ３、繊維基材層Ｃ２、樹脂層ｒ４、ｒ５、繊維基材層Ｃ３、樹脂層ｒ６の順に積層する。３層の繊維基材層のうち、第１の面側の外側に設けられた繊維基材層Ｃ１は対応する順位の基準位置Ａ１－Ａ１線よりも樹脂層ｒ１側に偏在するように配向してなり、第２の面側の外側に設けられた繊維基材層Ｃ３は対応する順位の基準位置Ａ３－Ａ３線よりも樹脂層ｒ５側に偏在するように配向してなり、即ち繊維基材層Ｃ１及びＣ３は同じ方向に偏在している。繊維基材層Ｃ２は対応する順位の基準位置Ａ２－Ａ２線上に存在する。
　導体回路層の部分は上記半導体装置１３２と同様にビルドアップされ、半導体素子８がプリント配線板７に含まれる繊維基材層Ｃ１及びＣ３が偏在する方向にある面とは反対側の面に搭載されている。
　半導体装置１３３に用いられたプリント配線板７は、そのコア層５として図６に示す絶縁性基板１１６を有し、繊維基材層Ｃ１及びＣ３が偏在する方向にある面を外側にして反る性質があるため、半導体素子搭載面との関係では、いわゆるプラス反りの力を発生させる。
　従って、プリント配線板７が半導体素子搭載時のマイナス反りを軽減し、半導体装置１３３に優れた平坦性を付与することができる。
　本発明においては、プリント配線板のコア層（絶縁性基板の部分）に含まれる繊維基材層が偏在する方向にある面とは反対側の面に半導体素子を搭載することによって、半導体素子が搭載される前のプリント配線板が意図的にプラス反り又は平坦の状態に制御される。
　その結果、前記プリント配線板に半導体素子を搭載した時にマイナス反りが軽減され又は完全に防止され、特に良好に制御できる場合にはプラス反りもマイナス反りも全くない平坦な半導体装置が得られる。
　平坦性に優れた半導体装置は、マザーボードに二次接続する際に位置合わせ精度が高いので、接続不良の防止、接続信頼性の向上を図ることができる。
　また本発明は、半導体装置の反りを制御するために導体回路層の数や回路パターンなどの回路設計を制約しないため、設計の自由度が高い。
　特に半導体装置の薄型化に対応してコア基板を薄くすると、半導体装置の反りが発生しやすいが、本発明によれば、コア基板が薄い場合でも平坦性に優れた半導体装置を得ることができる。また、層間絶縁樹脂層を用いないコア基板のみのいわゆる両面板の場合でも効果を発揮することができる。
　本発明は、多面取りプリント配線板に複数の半導体素子を搭載する製造プロセスにも好適に適用される。
　ここで、多面取りプリント配線板とは、複数のプリント配線板が面方向に連続するように一体成形されたものである。そのような多面取りプリント配線板の上に複数の半導体素子を搭載し、素子搭載面を一括封止した後、ダイシング等の個片化を行うことによって半導体装置を大量生産することができる。
　多面取りプリント配線板は大面積であり、その上に多数の半導体素子を二次元並列的に搭載すると、著しいマイナス反りが発生し、ダイシング等の個片化を正確に行うことが困難になる場合がある。
　このような多面取りプリント配線板のコア基板として、本発明の絶縁性基板又は金属張積層板を用いることによって、多面取りプリント配線板のマイナス反りが軽減され又は完全に防止され、優れた平坦性を有する一括封止基板が得られる。
　以下において、実施例を示して本発明を更に詳細に説明するが、本発明はこれに限定されるものではない。
　まず、プリプレグの製造について説明する。得られたプリプレグ１～１１が有する各層の厚みを表１に示す。なお、表１～３に記載のＰ１～Ｐ１１とはプリプレグ１～プリプレグ１１を意味し、表１に記載のユニチカとはユニチカグラスファイバー株式会社を意味する。
（プリプレグ１）
１．熱硬化性樹脂組成物のワニスの調製
　エポキシ樹脂としてビフェニルアラルキル型ノボラックエポキシ樹脂（日本化薬社製、ＮＣ－３０００）１１．０重量部、硬化剤としてビフェニルジメチレン型フェノール樹脂（日本化薬株式会社製、ＧＰＨ－１０３）８．８重量部、ノボラック型シアネート樹脂（ロンザジャパン株式会社製、プリマセットＰＴ－３０）２０．０重量部、をメチルエチルケトンに溶解、分散させた。さらに、無機充填材として球状溶融シリカ（アドマテックス社製、「ＳＯ－２５Ｒ」、平均粒径０．５μｍ）６０．０重量部とカップリング剤（日本ユニカー社製、Ａ１８７）０．２重量部を添加して、高速攪拌装置を用いて３０分間攪拌して、不揮発分５０重量％となるように調整し、熱硬化性樹脂組成物のワニス（樹脂ワニス）を調製した。
２．キャリア材料の製造
　前記樹脂ワニスをＰＥＴフィルム（ポリエチレンテレフタレート、帝人デュポンフィルム株式会社製ピューレックスフィルム、厚さ３６μｍ）上に、ダイコーター装置を用いて乾燥後の樹脂層の厚さが１０．０μｍとなるように塗工し、これを１６０℃の乾燥装置で５分間乾燥して、第１樹脂層用のＰＥＴフィルム付き樹脂シートを得た。
　また、前記樹脂ワニスをＰＥＴフィルム上に同様に塗工して乾燥後の樹脂層の厚さが１６．０μｍになるようにし、１６０℃の乾燥機で５分間乾燥して、第２樹脂層用のＰＥＴフィルム付き樹脂シートを得た。
３．プリプレグの製造
　前記第１樹脂層用のＰＥＴフィルム付き樹脂シート、および第２樹脂層用のＰＥＴフィルム付き樹脂シートをガラス繊維基材（厚さ２８μｍ、日東紡社製Ｅガラス織布、ＷＥＡ１０３５－５３－Ｘ１３３、ＩＰＣ規格１０３５）の両面に樹脂層が繊維基材と向き合うように配し、圧力０．５ＭＰａ、温度１４０℃で１分間の条件で真空プレスにより加熱加圧して熱硬化性樹脂組成物を含浸させ、キャリアフィルムが積層されたプリプレグ１を得た。プリプレグ１は、第１樹脂層の厚みが３μｍ、繊維基材層厚みが２８μｍ、第２樹脂層厚みが９μｍで、総厚４０μｍの非対称プリプレグであった。
（プリプレグ２～６）
　プリプレグ２～６は、第１樹脂層の厚み、第２樹脂層の厚み、及び用いた繊維基材を表１のように変えたこと以外は、プリプレグ１と同様にして製造した。なお、プリプレグ２～６も非対称プリプレグとなる。
（プリプレグ７）
　前記で得られた樹脂ワニスをガラス繊維基材（厚さ２８μｍ、日東紡社製Ｅガラス織布、ＷＥＡ１０３５－５３－Ｘ１３３、ＩＰＣ規格１０３５）に含浸し、１５０℃の加熱炉で２分間乾燥して、プリプレグ７を得た。プリプレグ７は、繊維基材層が２８μｍであり、前記繊維基材層の両面には同じ厚さ（６μｍ）の樹脂層が設けられ、総厚は４０μｍの対称プリプレグであった。
（プリプレグ８～１１）
　プリプレグ８～１１は、樹脂層の厚み及び用いた繊維基材を表１のように変えたこと以外は、プリプレグ７と同様にして製造した。なお、プリプレグ８～１１も対称プリプレグとなる。
Figure JPOXMLDOC01-appb-T000002
　以下、実施例１～８及び比較例１～４では、上記プリプレグ１～１１（表では、単にＰ１～１１と記載した。）を用いてコア基板（金属張積層板）を製造し、前記コア基板を用いて、プリント配線板及び半導体装置を製造した。なお、後述するコア層が有する各層の厚みは、金属張積層板の断面を切り出し、光学顕微鏡で断面を観察し測定した。
（実施例１）
１．金属張積層板の製造
　プリプレグ１の両面に１２μｍの銅箔（三井金属鉱業株式会社製３ＥＣ－ＶＬＰ箔）を重ね合わせ、２２０℃、３ＭＰａで２時間加熱加圧成形することにより、金属張積層板を得た。得られた金属張積層板のコア層（絶縁性基板からなる部分）は、図１Ａの絶縁性基板１１１と同様の層構成であり、第１の面側から樹脂層ｒ１、繊維基材層Ｃ１、樹脂層ｒ２の順に積層した層構成を有し、各層の厚みは、ｒ１が３μｍ、Ｃ１が２８μｍ、ｒ２が９μｍであり、前記コア層は、繊維基材層Ｃ１が基準位置よりも樹脂層ｒ１側に偏在するものであった。また、コア層の全体厚み（Ｂ３）は、４０μｍであった。
　前記コア層は、繊維基材層Ｃ１を基準としたときの第１の面側の樹脂充填領域の厚み（Ｂ５）がｒ１の厚みであり、第２の面側の樹脂充填領域の厚み（Ｂ６）がｒ２の厚みであるので、Ｂ５／Ｂ６は０．３３であった。
　また、前記コア層は繊維基材層が１層のみなので、全体厚み（Ｂ３）を繊維基材層数で均等に分割したＢ４の厚みは、Ｂ３と同じである。よって、繊維基材層Ｃ１が属するＢ４領域内においては、Ｃ１の第１の面側の距離（Ｂ７）は前記Ｂ５と同じであり、Ｃ１の第２の面側の距離（Ｂ８）は前記Ｂ６と同じである。従って、Ｂ７／Ｂ８もＢ５／Ｂ６と同様に０．３３であった。
２．プリント配線板の製造
　得られた金属張積層板をコア基板として用い、その両面に回路パターン形成（残銅率７０％、Ｌ／Ｓ＝５０／５０μｍ）した内層回路基板の表裏に、市販のプリプレグ（住友ベークライト株式会社製、６７８５ＧＳ－Ｆ、厚さ５０μｍ）を重ね合わせ、更にその上下に１２μｍの銅箔を重ねて、圧力３ＭＰａ、温度２２０℃で２時間加熱加圧成形した。
　次に、エッチングにより銅箔を除去し、炭酸レーザーによりブラインドビアホール（非貫通孔）を形成した。次にビア内および樹脂層表面を、６０℃の膨潤液（アトテックジャパン株式会社製、スウェリングディップ　セキュリガント　Ｐ）に５分間浸漬し、さらに８０℃の過マンガン酸カリウム水溶液（アトテックジャパン株式会社製、コンセントレート　コンパクト　ＣＰ）に１０分浸漬後、中和して粗化処理を行った。
　これを脱脂、触媒付与、活性化する工程を経た後、無電解銅めっき皮膜を約０．５μｍ形成し、めっきレジストを形成し、無電解銅めっき皮膜を給電層としてパターン電気めっき銅１０μｍ形成させ、Ｌ／Ｓ＝５０／５０μｍの微細回路加工を施した。次に、熱風乾燥装置にて２００℃で６０分間アニール処理を行った後、フラッシュエッチングで給電層を除去し、４層プリント配線板を製造した。
　次に、ソルダーレジスト（太陽インキ製造株式会社製、ＰＳＲ－４０００　ＡＵＳ７０３）を印刷し、半導体素子搭載パッド等が露出するように、所定のマスクで露光し、現像、キュアを行い、回路上のソルダーレジスト層厚さが１２μｍとなるように形成した。
　最後に、ソルダーレジスト層から露出した回路層上へ、無電解ニッケルめっき層３μｍと、さらにその上へ無電解金めっき層０．１μｍとからなるめっき層を形成し、得られた基板を１４ｍｍ×１４ｍｍサイズに切断し、半導体装置用のプリント配線板を得た。
３．半導体装置の製造
　半導体装置は、コア基板の繊維基材層が偏在する方向にある面とは反対側の面が半導体素子側になるように、半田バンプを有する半導体素子（ＴＥＧチップ、サイズ８ｍｍ×８ｍｍ、厚み７２５μｍ）を、前記半導体装置用のプリント配線板上に、フリップチップボンダー装置を用いて加熱圧着により搭載し、次に、ＩＲリフロー炉で半田バンプを溶融接合した後、液状封止樹脂（住友ベークライト株式会社製、ＣＲＰ－４１６０Ａ３）を充填して前記液状封止樹脂を硬化させることで得た。尚、液状封止樹脂は、温度１５０℃、１２０分の条件で硬化させた。前記半導体素子の半田バンプは、Ｓｎ／Ｐｂ組成の共晶で形成されたものを用いた。
（実施例２～５）
　実施例２ではプリプレグ２を用い、実施例３ではプリプレグ３を用い、実施例４ではプリプレグ５を用い、実施例５ではプリプレグ６を用いて、それぞれ金属張積層板を製造し、かつ得られた金属張積層板をコア基板としたこと以外は、実施例２～５は、実施例１と同様にプリント配線板及び半導体装置を製造した。実施例２～５で用いたコア基板は、繊維基材層が基準位置よりも第１の面側に偏在するものであった。なお、コア基板の繊維基材層が偏在する方向にある面とは反対側の面が半導体素子側になるように、半導体素子を半導体装置用のプリント配線板上に搭載した。
（実施例６）
１．金属張積層板の製造
　プリプレグ１０、プリプレグ１０、プリプレグ４の順で、プリプレグ４は第２樹脂層がプリプレグ１０側になり第１樹脂層が空気層側になるように、合計３枚のプリプレグを積層し、得られた積層体の両面に１２μｍの銅箔（三井金属鉱業株式会社製３ＥＣ－ＶＬＰ箔）を重ね合わせ、２２０℃、３ＭＰａで２時間加熱加圧成形することにより、金属張積層板を得た。得られた金属張積層板のコア層（絶縁性基板からなる部分）は、図５Ａの絶縁性基板１１５と同様の層構成であり、第１の面側から樹脂層ｒ１、繊維基材層Ｃ１、樹脂層ｒ２、ｒ３、繊維基材層Ｃ２、樹脂層ｒ４、ｒ５、繊維基材層Ｃ３、樹脂層ｒ６の順に積層した層構成を有するものであった。各層の厚みは、Ｃ１～Ｃ３がそれぞれ１３０μｍ、ｒ１が１．０μｍ、ｒ２とｒ３の合計厚みが４．０μｍ、ｒ４とｒ５との合計厚みが３．４μｍ、ｒ６が１．７μｍであった。前記コア層は、繊維基材層Ｃ１が、対応する順位の基準位置よりも樹脂層ｒ１側に偏在し、繊維基材層Ｃ２及びＣ３は対応する順位の基準位置上に存在するものであった。また、コア層の全体厚み（Ｂ３）は、４００μｍであった。
　前記コア層は、繊維基材層Ｃ１を基準としたとき、第１の面側の樹脂充填領域の厚み（Ｂ５）はｒ１の厚みであり、第２の面側の樹脂充填領域の厚み（Ｂ６）はｒ２とｒ３の合計厚みであるので、繊維基材層Ｃ１を基準としたときのＢ５／Ｂ６は０．２５であった。
　また、前記コア層は繊維基材層を３層有するので、前記全体厚み（Ｂ３）を繊維基材層の数で均等に分割したときの各領域の厚み（Ｂ４）は１３３．３μｍであり、前記厚みＢ４の各領域内には、それぞれ１つの繊維基材層が存在していた。繊維基材層Ｃ１が属するＢ４領域内においては、Ｃ１の第１の面側の距離（Ｂ７）は樹脂層ｒ１の厚みであり、Ｃ１の第２の面側の距離（Ｂ８）は、Ｂ４の厚み（１３３．３μｍ）から樹脂層ｒ１の厚み（１．０μｍ）及び繊維基材層Ｃ１の厚み（１３０μｍ）を差し引いた厚み、即ち２．３μｍであるので、繊維基材層Ｃ１を基準としたときのＢ７／Ｂ８は０．４３であった。
２．プリント配線板の製造
　得られた金属張積層板をコア基板として用い、その両面に回路パターン形成（残銅率７０％、Ｌ／Ｓ＝５０／５０μｍ）した内層回路基板の表裏に、市販のＰＥＴフィルム付き樹脂シート（味の素ファインテクノ株式会社製、ＡＢＦ－ＧＸ－１３、厚さ４０μｍ）を重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、温度１５０℃、圧力１ＭＰａ、時間１２０秒で真空加熱加圧成形し、その後、熱風乾燥装置にて２２０℃で６０分間加熱硬化を行い、ＰＥＴフィルムを剥離し、次いで炭酸レーザーによりブラインドビアホール（非貫通孔）を形成した。次にビア内および樹脂層表面を、６０℃の膨潤液（アトテックジャパン株式会社製、スウェリングディップ　セキュリガント　Ｐ）に５分間浸漬し、さらに８０℃の過マンガン酸カリウム水溶液（アトテックジャパン株式会社製、コンセントレート　コンパクト　ＣＰ）に１０分浸漬後、中和して粗化処理を行った。
　これを脱脂、触媒付与、活性化する工程を経た後、無電解銅めっき皮膜を約０．５μｍ形成し、めっきレジストを形成し、無電解銅めっき皮膜を給電層としてパターン電気めっき銅１０μｍ形成させ、Ｌ／Ｓ＝５０／５０μｍの微細回路加工を施した。次に、熱風乾燥装置にて２００℃で６０分間アニール処理を行った後、フラッシュエッチングで給電層を除去した。
　さらに、ＰＥＴフィルム付き樹脂シートを用いて同様の工程を繰り返すことにより、最外層も回路加工した８層プリント配線板を製造した。
　次にソルダーレジスト（太陽インキ製造株式会社製、ＰＳＲ－４０００　ＡＵＳ７０３）を印刷し、半導体素子搭載パッド等が露出するように、所定のマスクで露光し、現像、キュアを行い、回路上のソルダーレジスト層厚さが１２μｍとなるように形成した。
　最後に、ソルダーレジスト層から露出した回路層上へ、無電解ニッケルめっき層３μｍと、さらにその上へ、無電解金めっき層０．１μｍとからなるめっき層を形成し、得られた基板を５０ｍｍ×５０ｍｍサイズに切断し、半導体装置用のプリント配線板を得た。
３．半導体装置の製造
　上記で得られた半導体装置用のプリント配線板を用い、かつ半導体素子としてＴＥＧチップ（サイズ１５ｍｍ×１５ｍｍ、厚み７２５μｍ）を用いたこと以外は、実施例１と同様にして半導体装置の製造を行った。なお、コア基板が含む繊維基材層Ｃ１が偏在する方向にある面とは反対側の面が半導体素子側になるように、半導体素子を半導体装置用のプリント配線板上に搭載した。
（実施例７）
　プリプレグ４、プリプレグ１０、プリプレグ４の順で、一方のプリプレグ４は第１樹脂層がプリプレグ１０側になるようにし、もう一方のプリプレグ４は第２樹脂層がプリプレグ１０側になるようにして、合計３枚のプリプレグを積層し、得られた積層体の両面に１２μｍの銅箔（三井金属鉱業株式会社製３ＥＣ－ＶＬＰ箔）を積層し、２２０℃、３ＭＰａで２時間加熱加圧成形することにより、金属張積層板を製造し、これにより得られた金属張積層板をコア基板としたこと以外は、実施例６と同様にしてプリント配線板及び半導体装置を得た。得られた金属張積層板のコア層（絶縁性基板からなる部分）は、図６Ａの絶縁性基板１１６と同様の層構成であり、第１の面側から樹脂層ｒ１、繊維基材層Ｃ１、樹脂層ｒ２、ｒ３、繊維基材層Ｃ２、樹脂層ｒ４、ｒ５、繊維基材層Ｃ３、樹脂層ｒ６の順に積層した層構成を有し、各層の厚みは、Ｃ１～Ｃ３がそれぞれ１３０μｍ、ｒ１が１．０μｍ、ｒ２とｒ３の合計厚みが４．０μｍ、ｒ４とｒ５の合計厚みが２．７μｍ、ｒ６が２．３μｍであった。前記コア層は、繊維基材層Ｃ１及びＣ３が、対応する順位の基準位置よりもそれぞれ樹脂層ｒ１側及び樹脂層ｒ５側に偏在し、繊維基材層Ｃ２は対応する順位の基準位置上に存在するものであった。また、コア層の全体厚み（Ｂ３）は、４００μｍであった。
　前記コア層は、繊維基材層Ｃ１を基準としたとき、第１の面側の樹脂充填領域の厚み（Ｂ５）はｒ１の厚みであり、第２の面側の樹脂充填領域の厚み（Ｂ６）はｒ２とｒ３の合計厚みであるので、繊維基材層Ｃ１を基準としたときのＢ５／Ｂ６は０．２５であった。また、繊維基材層Ｃ３を基準としたとき、第１の面側の樹脂充填領域の厚み（Ｂ５）はｒ４とｒ５の合計厚みであり、第２の面側の樹脂充填領域の厚み（Ｂ６）はｒ６の厚みであるので、繊維基材層Ｃ３を基準としたときのＢ５／Ｂ６は１．１７であった。
　また、前記コア層は繊維基材層を３層有するので、前記全体厚み（Ｂ３）を繊維基材層の数で均等に分割したときの各領域の厚み（Ｂ４）は１３３．３μｍであり、前記厚みＢ４の各領域内には、それぞれ１つの繊維基材層が存在していた。繊維基材層Ｃ１が属するＢ４領域内においては、Ｃ１の第１の面側の距離（Ｂ７）は樹脂層ｒ１の厚みであり、Ｃ１の第２の面側の距離（Ｂ８）は、Ｂ４の厚み（１３３．３μｍ）から樹脂層ｒ１の厚み（１．０μｍ）及び繊維基材層Ｃ１の厚み（１３０μｍ）を差し引いた厚み、即ち２．３μｍであるので、繊維基材層Ｃ１を基準としたときのＢ７／Ｂ８は０．４３であった。また、繊維基材層Ｃ３が属するＢ４領域内においては、Ｃ３の第１の面側の距離（Ｂ７）は、Ｂ４の厚み（１３３．３μｍ）から樹脂層ｒ６の厚み（２．３μｍ）及び繊維基材層Ｃ３の厚み（１３０μｍ）を差し引いた厚み、即ち１．０μｍであり、Ｃ３の第２の面側の距離（Ｂ８）は樹脂層ｒ６の厚み（２．３μｍ）であるので、繊維基材層Ｃ３を基準としたときのＢ７／Ｂ８は０．４３であった。
　なお、コア基板が含む繊維基材層Ｃ１及びＣ３が偏在する方向にある面とは反対側の面が半導体素子側になるように、半導体素子を半導体装置用のプリント配線板上に搭載した。
（実施例８）
　プリプレグ１で用いた樹脂ワニスをＰＥＴフィルム（ポリエチレンテレフタレート、帝人デュポンフィルム株式会社製ピューレックスフィルム、厚さ３６μｍ）上に、ダイコーター装置を用いて乾燥後の樹脂層の厚さが１４．０μｍとなるように塗工し、これを１６０℃の乾燥装置で５分間乾燥して、ＰＥＴフィルム付き樹脂シート１を得た。
　ＰＥＴフィルム付き樹脂シート１の樹脂層面をプリプレグ１１側に配し、第１の面側からプリプレグ１１、ＰＥＴフィルム付き樹脂シート１の順で、プリプレグ１１とＰＥＴフィルム付き樹脂シート１を積層した。次いで、ＰＥＴフィルムを剥離後、得られた積層体の両面に、１２μｍの銅箔（三井金属鉱業株式会社製３ＥＣ－ＶＬＰ箔）を積層し、２２０℃、３ＭＰａで２時間加熱加圧成形することにより、金属張積層板を製造し、得られた金属張積層板をコア基板とした。これ以外は、実施例１と同様にしてプリント配線板及び半導体装置を得た。
　得られた金属張積層板のコア層（絶縁性基板からなる部分）は、図２Ａの絶縁性基板１１２と同様の層構成であり、第１の面側から樹脂層ｒ１、繊維基材層Ｃ１、樹脂層ｒ２、ｒ３の順に積層した層構成を有するものであった。各層の厚みは、ｒ１が３μｍ、Ｃ１が８０μｍ、ｒ２とｒ３の合計厚みが１７μｍであり、前記コア層は、繊維基材層Ｃ１が基準位置よりも樹脂層ｒ１側に偏在するものであった。また、コア層の全体厚み（Ｂ３）は、１００μｍであった。
　前記コア層は、繊維基材層Ｃ１を基準としたときの第１の面側の樹脂充填領域の厚み（Ｂ５）がｒ１の厚みであり、第２の面側の樹脂充填領域の厚み（Ｂ６）がｒ２とｒ３の合計厚みであるので、Ｂ５／Ｂ６は０．１８であった。
　また、前記コア層は繊維基材層が１層のみなので、全体厚み（Ｂ３）を繊維基材層数で均等に分割したＢ４の厚みは、Ｂ３と同じである。よって、繊維基材層Ｃ１が属するＢ４領域内におけるＣ１の第１の面側の距離（Ｂ７）は前記Ｂ５と同じであり、Ｃ１の第２の面側の距離（Ｂ８）は前記Ｂ６と同じである。従って、Ｂ７／Ｂ８もＢ５／Ｂ６と同様に０．１８であった。
（比較例１～３）
　比較例１ではプリプレグ７を用い、比較例２ではプリプレグ８を用い、比較例３ではプリプレグ９を用いて、それぞれ金属張積層板を製造し、これにより得られた金属張積層板をコア基板としたこと以外は、比較例１～３は、実施例１と同様にプリント配線板及び半導体装置を製造した。比較例１～３で用いたコア基板は、繊維基材層が基準位置上に存在するものであった。
（比較例４）
　プリプレグ１０を３枚積層して得られた積層体を用いて金属張積層板を製造し、これにより得られた金属張積層板をコア基板としたこと以外は、実施例６と同様にプリント配線板及び半導体装置を製造した。比較例４で用いたコア基板は、すべての繊維基材層が、対応する順位の基準位置上に存在するものであった。
　各実施例および各比較例により得られた半導体装置について、次の各評価を行った。各評価を、評価方法と共に以下に示す。得られた評価結果を表２、３に示す。また、実施例と比較例とでのパッケージ反りの変化量（（比較例でのパッケージ反り量）－（実施例でのパッケージ反り量））を表４に示す。
（１）パッケージ（ＰＫＧ）反り量
　前記各実施例及び各比較例で作製した半導体装置について、温度可変レーザー三次元測定機（ＬＳ２００－ＭＴ１００ＭＴ５０：株式会社ティーテック社製）を用いて、常温（２５℃）における半導体パッケージの反りの測定を行った。測定範囲は実施例６、７、及び比較例４は４８ｍｍ×４８ｍｍの範囲で、それ以外は１３ｍｍ×１３ｍｍの範囲で、半導体素子搭載面とは反対側のＢＧＡ面にレーザーを当てて測定を行い、レーザーヘッドからの距離における最遠点と最近点の差を反りとした。
（２）温度サイクル（ＴＣ）試験
　前記各実施例及び各比較例で得られた半導体装置を、大気中で、１５分間－６５℃にした後に１５分間１５０℃にすること、又は１５分間１５０℃にした後に１５分間－６５℃にすることを１サイクルとして、１０００サイクル処理後、フライングチェッカー（１１１６Ｘ－ＹＣ ハイテスタ：ＨＩＯＫＩ社製）を用いて、プリント配線板から半田バンプを介して半導体素子を通りプリント配線板に戻る回路端子について、１００箇所導通試験を行い、断線した箇所を調べた。各符号は、以下の通りである。
　　◎：断線箇所が無かった。
　　○：断線箇所が１～１０箇所であった。
　　△：断線箇所が１１～５０箇所であった。
　　×：断線箇所が５１箇所以上であった。
Figure JPOXMLDOC01-appb-T000003
Figure JPOXMLDOC01-appb-T000004
Figure JPOXMLDOC01-appb-T000005
　表２、表３に示すように、実施例１～８及び比較例１～４で得られた半導体装置は、いずれもマイナス反りを生じた。
　本発明に係る絶縁性基板、即ち少なくとも１層の繊維基材層が、対応する順位の基準位置よりも第１の面側又は第２の面側に偏在し、異なる方向に偏在している繊維基材層がない絶縁性基板をコア層として用いた場合の効果を確認するために、表４に、繊維基材層の厚み（種類）と枚数が等しく、かつコア層、パッケージ及びチップの厚みとサイズが等しい実施例と比較例との間で比べたパッケージ反り変化量を示した。繊維基材層の厚みと枚数、コア層、パッケージ及びチップの厚み、チップのサイズが異なっていると、パッケージ反りの曲率半径が異なり、結果としてパッケージ反り量が異なる。また、コア層やパッケージサイズが異なっていると、パッケージ反りの曲率半径が同じでもコア層やパッケージのサイズが大きい方がパッケージ全体の反り量が大きくなる。このため、実施例と比較例を比較する際には、これらを統一しておく必要がある。
表４からわかるように、実施例１～８は、対照した比較例よりもパッケージ反り量が減少していた。これにより、少なくとも１層の繊維基材層が、対応する順位の基準位置よりも第１の面側又は第２の面側に偏在し、異なる方向に偏在している繊維基材層がないコア基板を用いて得られた実施例１～８の半導体装置は、すべての繊維基材層が対応する順位の基準位置上に存在するコア基板を用いて得られた比較例１～４の半導体装置に比べて、パッケージ反りが軽減されることが明らかとなった。
　また、表２、３からわかるように、比較例１～４で得られた半導体装置は、温度サイクル試験での断線箇所が多く、接続信頼性に劣っており、一方、実施例１～８で得られた半導体装置は、温度サイクル試験での断線箇所がない又は少なく、接続信頼性に優れていた。
　本発明によれば、絶縁性基板が含む少なくとも１つの繊維基材層が、前記繊維基材層に対応する順位の基準位置よりも第１の面側又は第２の面側に偏在し、かつ異なる方向に偏在している繊維基材層がないことによって、前記絶縁性基板及びこの絶縁性基板を用いたプリント配線板が、前記繊維基材層が偏在する方向を外側にして反るか又は平坦に成形され、反りの方向や程度を制御することができる。従って、前記絶縁性基板又は前記プリント配線板に含まれる前記繊維基材層が偏在する方向を、半導体素子が搭載される面とは反対側を向くように合わせることによって、半導体素子が搭載される前のプリント配線板が意図的にプラス反り又は平坦の状態に制御され、その結果、前記プリント配線板に半導体素子を搭載した半導体装置のマイナス反りが軽減され又は完全に防止される。
　また、本発明によれば、半導体装置の反りを制御するために導体回路層の数や回路パターンなどの回路設計を制約しないため、設計の自由度が高い。
　したがって、本発明は、プリント配線板を製造するためのコア基板となる絶縁性基板、並びに、前記絶縁性基板を用いたプリント配線板及び半導体装置に、好適に用いることができる。
　　１０１　　　非対称プリプレグ
　　１０２　　　キャリアフィルム付き非対称プリプレグ
　　１０３、１０３’、１０３’’　対称プリプレグ
　　１１１、１１２、１１３、１１４、１１５、１１６　絶縁性基板
　　１２１、１２２、１２３、１２４　積層体
　　１３１、１３２、１３３　半導体装置
　　Ｃ１～Ｃ３　　　繊維基材層
　　ｒ１～ｒ６　　樹脂層
　　１　　　繊維基材層
　　２　　　第１樹脂層
　　３　　　第２樹脂層
　　２’　　第１キャリア材料
　　３’　　第２キャリア材料
　　４　　　樹脂層
　　５　　　コア層
　　７　　　プリント配線板
　　８　　　半導体素子
　　９　　　導体回路層（内層回路）
　１０　　　層間絶縁層
　１１　　　導体回路層（外層回路）
　１２　　　ビアホール
　１３　　　スルーホール
　１４　　　ソルダーレジスト
　１５　　　液状封止樹脂
　１６　　　半田バンプ
　１７　　　導体回路層（内層回路）
　１８　　　層間絶縁層

Claims (14)

  1. 　１層以上の繊維基材層及び２層以上の樹脂層を含み、両面の最外層が樹脂層である積層体の硬化物からなる絶縁性基板であって、
    　前記絶縁性基板に含まれる前記繊維基材層を第１の面側から順にＣｘ（ｘは１～ｎで表される整数であり、ｎは繊維基材層の数である。）とし、
    　前記絶縁性基板の全体厚み（Ｂ３）を前記繊維基材層の数（ｎ）で均等に分割し、分割した各領域の厚み（Ｂ４）をさらに均等に２分割したときの分割位置を繊維基材層の基準位置とし、前記各々の基準位置を第１の面側から順にＡｘ（ｘは１～ｎで表される整数であり、ｎは繊維基材層の数である。）としたときに、
    　前記繊維基材層のうち少なくとも１つ（Ｃｘ）が、対応する順位（ｘ）の基準位置（Ａｘ）よりも第１の面側又はその反対の面である第２の面側に偏在し、前記繊維基材層（Ｃｘ）のうちに異なる方向に偏在しているものがないことを特徴とする、絶縁性基板。
  2. 　前記繊維基材層のうち少なくとも１つが、対応する順位の基準位置よりも第１の面側に偏在し、
    　前記偏在する繊維基材層は、
    　前記繊維基材層の第１の面側にある樹脂充填領域の厚み（Ｂ５）と、
    　前記繊維基材層の第２の面側にある樹脂充填領域の厚み（Ｂ６）との比（Ｂ５／Ｂ６）が、０．１＜Ｂ５／Ｂ６＜１．２である、請求項１に記載の絶縁性基板。
  3. 　前記繊維基材層の数が１つ又は２つである、請求項２に記載の絶縁性基板。 
  4. 　前記均等に分割された厚み（Ｂ４）の各領域内に、それぞれ１つの繊維基材層が存在することを特徴とする請求項１乃至３のいずれか一項に記載の絶縁性基板。
  5. 　前記均等に分割された厚み（Ｂ４）の各領域のうち少なくとも１つが、１つの繊維基材層を、対応する順位の基準位置よりも第１の面側に偏在して有し、
    　前記偏在する繊維基材層は、
    　前記繊維基材層の第１の面側の界面から前記繊維基材層が属する厚み（Ｂ４）の領域の前記第１の面側の境界までの距離（Ｂ７）と、
    　前記繊維基材層の第２の面側の界面から前記繊維基材層が属する厚み（Ｂ４）の領域の前記第２の面側の境界までの距離（Ｂ８）との比（Ｂ７／Ｂ８）が、０．１＜Ｂ７／Ｂ８＜０．９である、請求項１乃至４のいずれか一項に記載の絶縁性基板。
  6. 　前記絶縁性基板が有する繊維基材層のうち、最も第１の面側に位置する繊維基材層が、対応する順位の基準位置よりも前記第１の面側に偏在して配置されている、請求項１乃至５のいずれか一項に記載の絶縁性基板。
  7. 　前記絶縁性基板が有する繊維基材層のうち、最も第２の面側に位置する繊維基材層が、対応する順位の基準位置よりも前記第１の面側に偏在して配置されている、請求項１乃至６のいずれか一項に記載の絶縁性基板。
  8. 　前記全体厚みが０．０３ｍｍ以上０．５ｍｍ以下である、請求項１乃至７のいずれか一項に記載の絶縁性基板。
  9. 　プリプレグ１枚のみ又はプリプレグを２枚以上重ね合わせた積層体の硬化物からなる絶縁性基板において、
    　繊維基材層の一面に第１樹脂層、他面に第２樹脂層が設けられ、前記第１樹脂層の厚みが前記第２樹脂層の厚みよりも小さい非対称プリプレグを少なくとも１枚含むことを特徴とする、請求項１乃至８のいずれか一項に記載の絶縁性基板。
  10. 　請求項１乃至９のいずれか一項に記載の絶縁性基板の少なくとも一面側に金属箔層が設けられていることを特徴とする、金属張積層板。
  11. 　請求項１乃至１０のいずれか一項に記載の絶縁性基板の少なくとも一面に、１層又は２層以上の導体回路層が設けられていることを特徴とする、プリント配線板。
  12. 　請求項１１に記載のプリント配線板の導体回路層上に、半導体素子を搭載してなることを特徴とする半導体装置。
  13. 　前記プリント配線板に含まれる絶縁性基板において、繊維基材層が偏在する方向にある第１の面側とは反対側の第２の面側に設けられた導体回路層上に半導体素子を搭載してなることを特徴とする請求項１２に記載の半導体装置。
  14. 　前記プリント配線板に含まれる絶縁性基板が有する繊維基材層のうち、最も第１の面側に位置する繊維基材層が、対応する順位の基準位置よりも前記第１の面側に偏在して配置されており、
    　前記半導体素子が、繊維基材層が偏在する方向の第１の面側とは反対側の第２の面側に設けられた導体回路層上に搭載されている、請求項１２又は１３に記載の半導体装置。
PCT/JP2011/076254 2010-11-18 2011-11-15 絶縁性基板、金属張積層板、プリント配線板、及び半導体装置 WO2012067094A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/885,321 US20130242520A1 (en) 2010-11-18 2011-11-15 Insulating substrate, metal-clad laminate, printed wiring board and semiconductor device
CN201180064929.5A CN103298612B (zh) 2010-11-18 2011-11-15 绝缘性基板、覆金属箔层压板、印刷线路板及半导体装置
KR1020137013803A KR20130133199A (ko) 2010-11-18 2011-11-15 절연성 기판, 금속장 적층판, 프린트 배선판, 및 반도체 장치

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010258172 2010-11-18
JP2010-258172 2010-11-18
JP2011209540A JP5115645B2 (ja) 2010-11-18 2011-09-26 絶縁性基板、金属張積層板、プリント配線板、及び半導体装置
JP2011-209540 2011-09-26

Publications (1)

Publication Number Publication Date
WO2012067094A1 true WO2012067094A1 (ja) 2012-05-24

Family

ID=46084021

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/076254 WO2012067094A1 (ja) 2010-11-18 2011-11-15 絶縁性基板、金属張積層板、プリント配線板、及び半導体装置

Country Status (6)

Country Link
US (1) US20130242520A1 (ja)
JP (1) JP5115645B2 (ja)
KR (1) KR20130133199A (ja)
CN (1) CN103298612B (ja)
TW (1) TWI477208B (ja)
WO (1) WO2012067094A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103237418A (zh) * 2013-05-15 2013-08-07 广州兴森快捷电路科技有限公司 印制电路板翘曲的判断方法
WO2017057138A1 (ja) * 2015-09-30 2017-04-06 住友ベークライト株式会社 構造体、配線基板および配線基板の製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013000995A (ja) * 2011-06-17 2013-01-07 Panasonic Corp 金属張積層板、及びプリント配線板
JP2013123907A (ja) * 2011-12-16 2013-06-24 Panasonic Corp 金属張積層板、及びプリント配線板
US9117730B2 (en) * 2011-12-29 2015-08-25 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP6065845B2 (ja) * 2012-01-31 2017-01-25 三菱瓦斯化学株式会社 プリント配線板材料用樹脂組成物、並びにそれを用いたプリプレグ、樹脂シート、金属箔張積層板及びプリント配線板
JP6112452B2 (ja) * 2013-03-29 2017-04-12 パナソニックＩｐマネジメント株式会社 両面金属張積層板及びその製造方法
US9893043B2 (en) * 2014-06-06 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a chip package
KR101650938B1 (ko) 2014-09-25 2016-08-24 코닝정밀소재 주식회사 집적회로 패키지용 기판
US9818682B2 (en) * 2014-12-03 2017-11-14 International Business Machines Corporation Laminate substrates having radial cut metallic planes
KR102512228B1 (ko) * 2015-10-01 2023-03-21 삼성전기주식회사 절연재 및 이를 포함하는 인쇄회로기판
US9640492B1 (en) * 2015-12-17 2017-05-02 International Business Machines Corporation Laminate warpage control
JP6661232B2 (ja) * 2016-03-01 2020-03-11 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
EP3541152B1 (en) * 2016-11-09 2022-01-05 Showa Denko Materials Co., Ltd. Printed wiring board and semiconductor package
JP7135364B2 (ja) * 2018-03-23 2022-09-13 三菱マテリアル株式会社 絶縁回路基板、及び、絶縁回路基板の製造方法
TWI705536B (zh) * 2018-11-16 2020-09-21 欣興電子股份有限公司 載板結構及其製作方法
US11833803B2 (en) * 2019-03-29 2023-12-05 Toray Industries, Inc. Fiber reinforced plastic molded body
CN111712062B (zh) * 2020-06-30 2021-09-28 生益电子股份有限公司 一种芯片与pcb的焊接方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007126130A1 (ja) * 2006-04-28 2007-11-08 Sumitomo Bakelite Co., Ltd. ソルダーレジスト材料及びそれを用いた配線板並びに半導体パッケージ
WO2008093579A1 (ja) * 2007-01-29 2008-08-07 Sumitomo Bakelite Company Limited 積層体、基板の製造方法、基板および半導体装置
JP2010087402A (ja) * 2008-10-02 2010-04-15 Hitachi Chem Co Ltd プリント配線板用多層基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134918A (ja) * 2000-10-26 2002-05-10 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JP3499837B2 (ja) * 2001-03-13 2004-02-23 住友ベークライト株式会社 プリプレグの製造方法
JP5234962B2 (ja) * 2006-08-07 2013-07-10 新日鉄住金化学株式会社 プリプレグ、積層板およびプリント配線板
JP5268395B2 (ja) * 2007-03-26 2013-08-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5138267B2 (ja) * 2007-04-18 2013-02-06 日立化成工業株式会社 プリプレグ、それを用いた多層基配線板及び電子部品

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007126130A1 (ja) * 2006-04-28 2007-11-08 Sumitomo Bakelite Co., Ltd. ソルダーレジスト材料及びそれを用いた配線板並びに半導体パッケージ
WO2008093579A1 (ja) * 2007-01-29 2008-08-07 Sumitomo Bakelite Company Limited 積層体、基板の製造方法、基板および半導体装置
JP2010087402A (ja) * 2008-10-02 2010-04-15 Hitachi Chem Co Ltd プリント配線板用多層基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103237418A (zh) * 2013-05-15 2013-08-07 广州兴森快捷电路科技有限公司 印制电路板翘曲的判断方法
WO2017057138A1 (ja) * 2015-09-30 2017-04-06 住友ベークライト株式会社 構造体、配線基板および配線基板の製造方法
JPWO2017057138A1 (ja) * 2015-09-30 2017-10-05 住友ベークライト株式会社 構造体、配線基板および配線基板の製造方法

Also Published As

Publication number Publication date
CN103298612B (zh) 2015-09-16
KR20130133199A (ko) 2013-12-06
TWI477208B (zh) 2015-03-11
TW201233260A (en) 2012-08-01
CN103298612A (zh) 2013-09-11
JP5115645B2 (ja) 2013-01-09
JP2012124460A (ja) 2012-06-28
US20130242520A1 (en) 2013-09-19

Similar Documents

Publication Publication Date Title
JP5115645B2 (ja) 絶縁性基板、金属張積層板、プリント配線板、及び半導体装置
JP5234195B2 (ja) プリプレグ、積層板、プリント配線板及び半導体装置
TWI405523B (zh) 積層體、基板之製造方法、基板以及半導體裝置
JP5344022B2 (ja) エポキシ樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板及び半導体装置
JP6410405B2 (ja) 樹脂基板、プリプレグ、プリント配線基板、半導体装置
JP6480650B2 (ja) 金属張積層板、プリント配線基板、半導体パッケージ、半導体装置および金属張積層板の製造方法
JP5445442B2 (ja) プリント配線板用樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板及び半導体装置
JP6083127B2 (ja) 積層板、ビルドアップ層付き積層板、回路基板、半導体パッケージおよび積層板の製造方法
JP5428232B2 (ja) プリプレグ、積層板、多層プリント配線板、及び半導体装置
TWI522242B (zh) 積層板之製造方法
JP2012131947A (ja) プリント配線板用エポキシ樹脂組成物、プリプレグ、金属張積層板、樹脂シート、プリント配線板及び半導体装置
JP6281184B2 (ja) 金属張積層板、プリント配線基板、半導体パッケージ、および半導体装置
JP5594128B2 (ja) プリント配線板用樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板及び半導体装置
JPWO2009051120A1 (ja) 半導体素子搭載基板
KR101907713B1 (ko) 빌드업용 프리프레그
JP2012131946A (ja) プリント配線板用樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板及び半導体装置
JP5152432B2 (ja) 絶縁性基板、金属張積層板、プリント配線板、及び半導体装置
TWI419636B (zh) 多層電路基板及半導體裝置
JP2013006328A (ja) 積層板、回路基板、および半導体パッケージ
JP5292847B2 (ja) 半導体素子搭載基板
JP5935314B2 (ja) 半導体装置の製造方法
JP2013041987A (ja) 半導体装置の製造方法、及び一括封止基板
JP2015070025A (ja) 積層体の製造方法、プリプレグ、金属張積層板、プリント配線基板、半導体装置、およびプリプレグの表裏識別方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11841563

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13885321

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20137013803

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 11841563

Country of ref document: EP

Kind code of ref document: A1