JP2013041987A - 半導体装置の製造方法、及び一括封止基板 - Google Patents

Abstract

【課題】一括封止法の途中で得られる一括封止基板の反りを防止又は軽減する。
【解決手段】本発明は、基板上に複数の半導体素子が搭載され、その素子搭載面を一括封止した封止部を設けた一括封止基板であって、前記封止部は、少なくとも一つの半導体素子を含む個片化単位間の境界の少なくとも一部領域に当該境界と平行に延びるリブを有しており、当該リブが、封止材によって当該封止部と一体成形されている。
【選択図】図１

Description

本発明は、基板上に複数の半導体素子を搭載し、封止した一括封止基板を個片化して半導体装置を得る半導体装置の製造方法、及び当該個片化工程を含む製造方法に用いられる一括封止基板に関する。

半導体素子（半導体チップ）をプリント配線板に実装してなる半導体装置（半導体パッケージ）を効率よく製造するため、いわゆる一括封止法（一括成形法）が行われている。一括封止法においては、複数の半導体装置に相当する大面積の多面取りプリント配線板を準備し、当該多面取りプリント配線板上に複数の半導体素子を搭載し、当該複数の素子を搭載した面を一括封止し、当該一括封止された多面取りプリント配線板（一括封止基板）を個々の半導体装置に対応する各領域間の境界で分割（個片化）することによって、複数の半導体装置が得られる。

一括封止法の途中で得られる一括封止基板又はそれを個片化して得られた半導体装置は、反りが発生するという問題がある。反りには、一括封止基板または半導体装置が、その半導体素子搭載面が内側となるように反る、いわゆるプラス反り（図７Ａ参照）と、その半導体素子搭載面とは反対側の面が内側になるように反る、いわゆるマイナス反り（図７Ｂ参照）がある。
一括封止基板または半導体装置は、プリント配線板の半導体素子搭載面が封止部によって被覆された断面構造ないし層構成を有するが、プリント配線板の線熱膨張率（およそ１０ｐｐｍ）と、半導体素子の線熱膨張率（およそ３〜４ｐｐｍ）と、封止部を形成する封止材の線熱膨張率（およそ１５〜２０ｐｐｍ）との相違を主たる原因とし、封止部の厚さ、封止部による被覆面積など他の条件にも影響を受けて、上記したようなプラス反り又はマイナス反りが発生する。また、一括封止基板は大面積であることにより、このような反りが発生しやすい。
半導体装置の製造過程で得られる中間製品または最終的に得られる半導体装置に反りが発生すると、個片化工程での切断の容易性や精度、バンプ電極形成工程での半田ボールの載置容易性が損なわれるなどの問題がある。

近年、半導体装置の薄型化に対応すべく、その構成部位である封止部の厚さを薄くする努力が行われている。しかし、複数の半導体装置に相当する複数の個片化単位を含む一括封止基板の封止部を薄くすると、さらに反りが発生しやすい。

特許文献１には、複数のデバイス領域を有するチップ支持基板上に複数の半導体チップを搭載し、半導体チップとチップ支持基板とを電気的接続し、チップ支持基板上の複数のデバイス領域を含む搭載面をモールド金型を用いて一括封止し、一括封止された基板を各デバイス領域に分割する半導体装置の製造方法において、モールド金型のキャビティ形成面に凸部を設け、当該凸部によって一括封止部の表面に溝を形成することで反りを低減することが記載されている。

特開２００２−１１０７１８号公報

本発明者は、一括封止法の途中で得られる一括封止基板の反りを防止又は軽減することを目的とする。

本発明の半導体装置の製造方法は、
複数の半導体素子を基板上に搭載した素子搭載基板を準備する工程と、
前記素子搭載基板の素子搭載面を、封止材により一括封止して封止部を形成する封止工程と、
一括封止した素子搭載基板を、少なくとも一つの半導体素子を含む個片化単位ごとに分割する個片化工程と、
を備える半導体装置の製造方法であって、
前記封止工程において、前記個片化単位間の境界の少なくとも一部領域に当該境界と平行に延びるリブを有する封止部を、前記封止材により形成する、ことを特徴とするものである。

また本発明の一括封止基板は、
基板上に複数の半導体素子が搭載され、その素子搭載面を封止材により一括封止した封止部を設けた一括封止基板であって、
前記封止部は、少なくとも一つの半導体素子を含む個片化単位間の境界の少なくとも一部領域に当該境界と平行に延びるリブを有しており、
当該リブが、封止材によって当該封止部と一体成形されていることを特徴とするものである。

本発明の方法によれば、反りの小さい又は全く無い一括封止基板が得られるので、一括封止後、ダイシングまでの工程において一括封止基板の取り扱いが容易であり、また、ダイシングの精度も向上する。よって、生産の歩留まりも高くなる。

本発明の一括封止基板１０１の斜視図である。 図１中のＡ−Ａ断面を模式的に示す図である。 図１中のＡ−Ａ断面に含まれる個片化単位ｄｖの拡大断面図である。 リブ配置パターンの例を示す平面図である。 本発明の製造方法の手順を説明する図であり、多面取りプリント配線板１を準備する工程を示す。 本発明の製造方法の手順を説明する図であり、ダイアタッチフィルム１３(film)を積層する工程を示す。 本発明の製造方法の手順を説明する図であり、半導体素子２を仮接着する工程を示す。 本発明の製造方法の手順を説明する図であり、半導体素子２を固定して素子搭載基板を得る工程を示す。 本発明の製造方法の手順を説明する図であり、素子搭載基板を金型１４に入れた状態を示す外観斜視図である。 図５ＥのＢ−Ｂ断面を模式的に示す図である。 本発明の製造方法の手順を説明する図であり、金型を開いて一括封止基板１０１を取り出す工程を示す。 本発明の製造方法の手順を説明する図であり、一括封止基板１０１の裏面に、半田ボール１２ｂを取り付ける工程、及び、一括封止基板１０１の他方の面にダイシングシート１７を貼りつける工程を示す。 本発明の製造方法の手順を説明する図であり、一括封止基板１０１をダイシングする工程を示す。 本発明の製造方法の手順を説明する図であり、複数の半導体装置１０２が得られた工程を示す。 アンダーフィル方式により基板上に半導体素子を固定する工程を説明する図であり、図６Ａはキャピラリーアンダーフィル、図６Ｂはモールドアンダーフィル、図６Ｃはノンフローアンダーフィルによる工程をそれぞれ説明する図である。 図７Ａは半導体装置のプラス反りを説明する図であり、図７Ｂは半導体装置のマイナス反りを説明する図である。

本発明の半導体装置の製造方法は、
複数の半導体素子を基板上に搭載した素子搭載基板を準備する工程と、
前記素子搭載基板の素子搭載面を、封止材により一括封止して封止部を形成する封止工程と、
一括封止した素子搭載基板を、少なくとも一つの半導体素子を含む個片化単位ごとに分割する個片化工程と、
を備える半導体装置の製造方法であって、
前記封止工程において、前記個片化単位間の境界の少なくとも一部領域に当該境界と平行に延びるリブを有する封止部を、前記封止材により形成する、ことを特徴とするものである。

また本発明の一括封止基板は、
基板上に複数の半導体素子が搭載され、その素子搭載面を封止材により一括封止した封止部を設けた一括封止基板であって、
前記封止部は、少なくとも一つの半導体素子を含む個片化単位間の境界の少なくとも一部領域に当該境界と平行に延びるリブを有しており、
当該リブが、封止材によって当該封止部と一体成形されていることを特徴とするものである。

以下において図面を参酌しつつ、本発明を一括封止基板、半導体装置の製造方法の順に説明する。なお、図面の見易さを優先したため図面の縮尺、各部位の寸法比は正確でない。

（一括封止基板）
先ず、本発明の一括封止基板を説明する。図１〜図４に、本発明の一括封止基板の一例として、一括封止基板１０１を示す。
一括封止基板とは、複数の半導体装置が面方向に連続するように一体成形された積層体であり、ダイシング等の個片化工程において個々の半導体装置に対応して分割される単位（個片化単位）を複数有している。一括封止基板内において、複数の個片化単位は面方向に整列配置されている。
また、一括封止基板に含まれる多面取りプリント配線板は、複数のプリント配線板が面方向に連続するように一体成形された積層体であり、ダイシング等の個片化工程において個々の半導体装置に対応して分割される単位（個片化単位）となるべき領域（個別領域）を複数有している。多面取りプリント配線板内において、複数の個別領域は面方向に整列配置されており、個別領域ごとに回路パターンを備えている。

図１は、一括封止基板１０１の斜視図であり、図２は、図１中のＡ−Ａ断面を模式的に示す図である。
一括封止基板１０１は、多面取りプリント配線板１の上に複数の半導体素子２が搭載され、素子搭載面に封止部３を備え、当該封止部３は、その上面にリブ３ａを有している。このリブは、封止材によって封止部と一体成形された細長い突起である。
一方、一括封止基板１０１の素子搭載面とは反対側の面は、半田ボール１２ｂからなる電極バンプを備えている。
特に限定はされないが、図示された一括封止基板１０１は、個片化単位が縦３列、横５列に整列配置されており、合計１５個の個片化単位を有している。
また、一括封止基板１０１の多面取りプリント配線板１は、個別領域が縦３列、横５列に整列配置されており、合計１５個の個別領域を有している。なお、本発明において、個片化単位ｄｖの配置及び数、並びにリブ３ａの形状は、図示した例に限定されない。

リブ３ａは、個片化単位の境界に沿って矩形格子パターン状に形成されている。
図２のＡ−Ａ断面において、一括封止基板１０１の周縁部とリブ３ａを含む境界領域は、当該一括封止基板を個片化する時に切除される部分、すなわち切断マージンｍｇであり、個片化単位ｄｖ（Divisional Unit）の部分が分割されて複数の半導体装置が得られる。また、個片化単位ｄｖは、多面取りプリント配線板１の部分のみ見た場合は、個別領域ｉｎｄ（Indivisual Area）と一致する。

図３は、一括封止基板１０１のＡ−Ａ断面に含まれる個片化単位ｄｖの一つを拡大し、細部の構造を模式的に示した拡大断面図である。各個片化単位は少なくとも１個の半導体素子を搭載し、半導体装置１個分の構造を有していればよく、公知の半導体装置の構造を取ることができる。
図３において個片化単位ｄｖは、多面取りプリント配線板１の個別領域ｉｎｄ上に半導体素子２を搭載してなる半導体装置である。
多面取りプリント配線板１の個別領域ｉｎｄは、多層プリント配線板の構造を有し、コア基板４の半導体素子搭載側に３層の導体回路層５ａ、６ａ、７ａと２層の層間絶縁層８ａ、９ａが順次積層され、下面側（素子搭載面とは反対側の面）にも３層の導体回路層５ｂ、６ｂ、７ｂと２層の層間絶縁層８ｂ、９ｂが順次積層されている。両面の最外層回路は、ソルダーレジスト層１０ａ、１０ｂで被覆されているが、接続端子１１ａ、１１ｂはソルダーレジスト層１０ａ、１０ｂから露出している。
半導体素子２は、下面に電極パッド２ｐを有しており、この電極パッド２ｐと、多面取りプリント配線板１の半導体素子搭載側の最外層回路の接続端子１１ａとが、半田ボール１２ａにより半田接続している。一方、多面取りプリント配線板１の下面側の接続端子１１ｂに半田ボール１２ｂが取り付けられている。
半導体素子２は、ダイアタッチ層１３を介して多面取りプリント配線板１の上に固定されている。さらに、半導体素子２の上面とその周囲は封止部３で覆われており、当該封止部の上面にリブ３ａが形成されている。

一括封止基板１０１の封止部の上面には、個片化単位の境界に沿って当該境界の全体に渡ってリブ３ａが形成されており、リブの全体形状としては格子状パターンを有している。
本発明においては、一括封止基板の封止部の上面に、個片化単位の境界に沿って当該境界と平行に延びるリブを形成することによって、個片化される前の一括封止基板に発生する反りを防止又は軽減することができる。これは、封止部の上面にリブを形成することにより、封止部の剛性が高くなるためと考えられる。

図４に、一括封止基板の上面に展開されたリブ配置パターンの例を幾つか示す。例示に用いた一括封止基板１０１は、図４(blank)に示したように、平面視において矩形の個片化単位ｄｖが縦３列、横５列に整列するように連結したものである。
図４Ａにおいては、リブ３ａが格子状に一体形成されている。図４Ｂにおいては、リブ３ａが個々の個片化単位ごとに囲いこむ独立した枠状に形成されている。図４Ｃにおいては、リブ３ａが外枠の無い格子状に一体形成されている。図４Ｄにおいては、リブ３ａが個片化単位３つ分の領域を取り囲む枠状と個片化単位２つ分の領域を取り囲む枠状とに形成されている。図４Ｅにおいては、リブ３ａが、各個片化単位について、当該個片化単位を取り囲む境界に含まれる直交する２辺の夫々に対し、平行に、且つ、対応する辺よりも短い長さで設けられている。図４Ｆにおいては、リブ３ａが全ての個片化単位を取り囲む１つの枠状に形成されている。

リブは、個片化単位間の境界に沿って、当該境界と平行に設けられていさえすればよく、リブの配置パターンは適宜決定することができる。例えば、リブが個片化単位間の境界の一部領域にだけ設けられていてもよいし、個片化単位の一辺よりも短い長さであってもよい。
リブは、各個片化単位について、当該個片化単位を取り囲む境界に含まれる互いに平行でない２辺の夫々に対し、平行に、且つ、対応する辺と同じ長さで設けられていることが、反りを抑える効果に優れる点から好ましく、例えば上記した例の中では図４Ａ、４Ｂ、４Ｃの配置パターンが該当する。特に図４Ａ、４Ｂの配置パターンが好ましい。

一括封止基板に含まれる多面取りプリント配線板の厚さは通常３０〜８００μｍであり、その上に搭載される半導体素子の厚さは通常５０〜８００μｍである。封止部の厚さは通常１５０〜１０００μｍとされるが、特に封止部が３５０μｍ以下、多面取りプリント配線板が３５０μｍ以下の厚さになると一括封止基板の反りが発生しやすくなるため、リブによる反り抑制効果が大きく役立つ。なお、封止部の厚さとは、多面取りプリント配線板の素子搭載面から封止部の上面までの距離（ｔ）のことである（図３参照）。
封止部に設けるリブの高さ、幅は特に限定されないが、高さ（ｈ）を５０〜１２００μｍ、特に５０〜１０００μｍとすることが好ましく、幅（ｗ）を０．１〜２０ｍｍ、特に０．５〜１０ｍｍとすることが好ましい（図３参照）。図３では、ｔ＞ｈの場合を示すが、本発明の実施形態はこれに限定されず、ｔ≦ｈであっても良い。

（半導体装置の製造方法）
次に、本発明の半導体装置の製造方法を説明する。図５Ａ〜図５Ｊに、上記例示の一括封止基板１０１を作製し、分割して半導体装置を得る手順の一例を示す。

１．プリント配線板の準備
一連の手順において、先ず多面取りプリント配線板１を準備する（図５Ａ）。多面取りプリント配線板は単独のプリント配線板と同様の方法で作成できる。
プリント配線板は、コア基板の片面又は両面に１層又は２層以上、通常は２層以上の導体回路層を形成し、隣接する回路層間及びコア基板両面の最内層回路間を接続し、最外層回路をその端子部のみ残して絶縁層で被覆した構造を有する。
コア基板は、熱硬化性樹脂組成物のフィルム又は熱硬化性樹脂組成物を耐熱性基材に含浸させたプリプレグを１枚又は２枚以上積層し、加熱加圧成形したものである。通常は、プリプレグを１枚又は２枚以上積層し、その両面又は片面に金属箔を積層した金属張積層板をコア基板として用いる。

熱硬化性樹脂組成物は、通常、熱硬化性樹脂、硬化剤、充填材等を含有する。
熱硬化性樹脂としては、エポキシ樹脂、シアネート樹脂、ビスマレイミド樹脂、フェノール樹脂、ベンゾオキサジン樹脂等が用いられ、通常は、エポキシ樹脂に他の熱硬化性樹脂を適宜組み合わせて用いられる。
前記エポキシ樹脂としては、特に限定されないが、実質的にハロゲン原子を含まないエポキシ樹脂であり、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＥ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビスフェノールＺ型エポキシ樹脂（４，４’−シクロヘキシジエンビスフェノール型エポキシ樹脂）、ビスフェノールＰ型エポキシ樹脂（４，４’−（１，４−フェニレンジイソプリジエン）ビスフェノール型エポキシ樹脂）、ビスフェノールＭ型エポキシ樹脂（４，４’−（１，３−フェニレンジイソプリジエン）ビスフェノール型エポキシ樹脂）等のビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、キシリレン型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂、ビフェニルジメチレン型エポキシ樹脂、ビフェニルアラルキル型ノボラックエポキシ樹脂、トリスフェノールメタンノボラック型エポキシ樹脂、１，１，２，２−（テトラフェノール）エタンのグリシジルエーテル類、３官能、又は４官能のグリシジルアミン類、テトラメチルビフェニル型エポキシ樹脂等のアリールアルキレン型エポキシ樹脂、ナフタレン骨格変性クレゾールノボラック型エポキシ樹脂、メトキシナフタレン変性クレゾールノボラック型エポキシ樹脂、メトキシナフタレンジメチレン型エポキシ樹脂、ナフトールアルキレン型エポキシ樹脂等のナフタレン型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノキシ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネン型エポキシ樹脂、アダマンタン型エポキシ樹脂、フルオレン型エポキシ樹脂、上記エポキシ樹脂をハロゲン化した難燃化エポキシ樹脂等が挙げられる。これらの中の１種類を単独で用いることもできるし、異なる重量平均分子量を有する２種類以上を併用することもでき、１種類又は２種類以上と、それらのプレポリマーを併用することもできる。

これらのエポキシ樹脂の中でもノボラック型エポキシ樹脂が好ましく、その中でもビフェニルアラルキル型ノボラックエポキシ樹脂がより好ましく、その中でもビフェニルジメチレン型エポキシ樹脂が特に好ましいい。
ビフェニルアラルキル型ノボラックエポキシ樹脂とは、繰返し単位中に一つ以上のビフェニルアルキレン基を有するエポキシ樹脂をいう。例えばキシリレン型エポキシ樹脂、ビフェニルジメチレン型エポキシ樹脂等が挙げられる。ビフェニルジメチレン型エポキシ樹脂は、例えば、式（Ｉ）で示すことができる。

前記式（Ｉ）で示されるビフェニルジメチレン型エポキシ樹脂の平均繰返し単位数ｎは、特に限定されないが、１〜１０が好ましく、特に２〜５が好ましい。平均繰返し単位数ｎが前記下限値未満であるとビフェニルジメチレン型エポキシ樹脂が結晶化しやすくなり、汎用溶媒に対する溶解性が低下するため取り扱いが困難になる場合がある。また、平均繰返し単位数ｎが前記上限値を超えると樹脂の流動性が低下し、成形不良等の原因になる場合がある。

エポキシ樹脂の分子量は特に限定されないが、ノボラック型エポキシ樹脂を用いる場合には、その重量平均分子量が５．０×１０^２〜２．０×１０^４の範囲であることが好ましい。ノボラック型エポキシ樹脂の重量平均分子量は、例えばＧＰＣ（ゲルパーミエーションクロマトグラフィー、標準物質：ポリスチレン換算）で測定することができる。
また、エポキシ樹脂の含有量は特に限定されないが、熱硬化性樹脂組成物の固形分基準で１〜６５重量％が好ましい。

本発明の熱硬化性樹脂組成物にシアネート樹脂を含ませることにより、難燃性を向上させ、熱膨張係数を小さくし、さらに、プリプレグの電気特性（低誘電率、低誘電正接）等を向上させることができる。
前記シアネート樹脂は、特に限定されないが、例えば、ハロゲン化シアン化合物とフェノール類やナフトール類とを反応させ、必要に応じて加熱等の方法でプレポリマー化することにより得ることができる。また、このようにして調製された市販品を用いることもできる。

前記シアネート樹脂の種類としては、特に限定されないが、例えば、ノボラック型シアネート樹脂、ビスフェノールＡ型シアネート樹脂、ビスフェノールＥ型シアネート樹脂、テトラメチルビスフェノールＦ型シアネート樹脂等のビスフェノール型シアネート樹脂、及びナフトールアラルキル型シアネート樹脂等を挙げることができる。ノボラック型シアネート樹脂は、樹脂層の熱膨張係数を小さくすることができ、樹脂層の機械的強度、電気特性（低誘電率、低誘電正接）にも優れる。

前記シアネート樹脂は、分子内に２個以上のシアネート基（−Ｏ−ＣＮ）を有することが好ましい。例えば、２，２’−ビス（４−シアナトフェニル）イソプロピリデン、１，１’−ビス（４−シアナトフェニル）エタン、ビス（４−シアナト−３，５−ジメチルフェニル）メタン、１，３−ビス（４−シアナトフェニル−１−（１−メチルエチリデン））ベンゼン、ジシクロペンタジエン型シアネートエステル、フェノールノボラック型シアネートエステル、ビス（４−シアナトフェニル）チオエーテル、ビス（４−シアナトフェニル）エーテル、１，１，１−トリス（４−シアナトフェニル）エタン、トリス（４−シアナトフェニル）ホスファイト、ビス（４−シアナトフェニル）スルホン、２，２−ビス（４−シアナトフェニル）プロパン、１，３−、１，４−、１，６−、１，８−、２，６−又は２，７−ジシアナトナフタレン、１，３，６−トリシアナトナフタレン、４，４−ジシアナトビフェニル、及びフェノールノボラック型、クレゾールノボラック型の多価フェノール類と、ハロゲン化シアンとの反応で得られるシアネート樹脂、ナフトールアラルキル型の多価ナフトール類と、ハロゲン化シアンとの反応で得られるシアネート樹脂等が挙げられる。これらの中で、フェノールノボラック型シアネート樹脂が難燃性、及び低熱膨張性に優れ、２，２−ビス（４−シアナトフェニル）イソプロピリデン、及びジシクロペンタジエン型シアネートエステルが架橋密度の制御、及び耐湿信頼性に優れている。特に、フェノールノボラック型シアネート樹脂が低熱膨張性の点から好ましい。また、更に他のシアネート樹脂を１種類あるいは２種類以上併用したりすることもでき、特に限定されない。

前記シアネート樹脂は、単独で用いてもよいし、種類の異なるシアネート樹脂を併用したり、シアネート樹脂とそのプレポリマーとを併用したりすることもできる。
前記プレポリマーは、通常、前記シアネート樹脂を加熱反応等により、例えば３量化することで得られるものであり、ワニスの成形性、流動性を調整するために好ましく使用されるものである。
前記プレポリマーは、特に限定されないが、例えば、３量化率が２０〜５０重量％のプレポリマーを用いた場合、良好な成形性、流動性を発現できる。
前記シアネート樹脂の含有量は、特に限定されないが、熱硬化性樹脂組成物全体の固形分基準で５〜４２重量％が好ましい。

熱硬化性樹脂組成物に含ませる硬化剤とは、熱硬化性樹脂の硬化剤であり、例えば、エポキシ基と反応して樹脂組成物を硬化させる化合物のほか、エポキシ基同士の反応を促進する硬化促進剤も使用される。
熱硬化性樹脂組成物に含ませる硬化剤としては、特に限定されないが、例えば、ナフテン酸亜鉛、ナフテン酸コバルト、オクチル酸スズ、オクチル酸コバルト、ビスアセチルアセトナートコバルト（ＩＩ）トリスアセチルアセトナートコバルト（ＩＩＩ）等の有機金属塩、トリエチルアミン、トリブチルアミン、ジアザビシクロ［２，２，２］オクタン等の３級アミン類、２−メチルイミダゾール、２−フェニルイミダゾール、２−フェニル−４−メチルイミダゾール、２−エチル−４−エチルイミダゾール、１−ベンジル−２−メチルイミダゾール、１−ベンジル−２−フェニルイミダゾール、２−ウンデシルイミダゾール、１−シアノエチル−２−エチル−４−メチルイミダゾール、１−シアノエチル−２−ウンデシルイミダゾール、２−フェニル−４−メチル−５−ヒドロキシイミダゾール、２−フェニル−４，５−ジヒドロキシイミダゾール、２，３−ジヒドロ−１Ｈ−ピロロ（１，２−ａ）ベンズイミダゾール等のイミダゾール類、フェノール、ビスフェノールＡ、ノニルフェノール等のフェノール化合物、酢酸、安息香酸、サリチル酸、パラトルエンスルホン酸等の有機酸等、またはそれらの混合物が挙げられる。
硬化剤の量は、特に限定されないが、有機金属塩、イミダゾール類を用いる場合は、熱硬化性樹脂組成物全体の固形分基準で０．０５〜４重量％であることが好ましい。また、フェノール化合物、有機酸を用いる場合は、熱硬化性樹脂組成物全体の固形分基準で３〜４０重量％であることが好ましい。

熱硬化性樹脂組成物に含ませる充填材としては、特に限定されないが、例えば、タルク、焼成クレー、未焼成クレー、マイカ、ガラス等のケイ酸塩；酸化チタン、アルミナ、ベーマイト、シリカ、溶融シリカ等の酸化物；炭酸カルシウム、炭酸マグネシウム、ハイドロタルサイト等の炭酸塩；水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウム等の水酸化物、硫酸バリウム、硫酸カルシウム、亜硫酸カルシウム等の硫酸塩または亜硫酸塩；ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウム等のホウ酸塩、窒化アルミニウム、窒化ホウ素、窒化ケイ素、窒化炭素等の窒化物；チタン酸ストロンチウム、チタン酸バリウム等のチタン酸塩等の無機充填材、及び、アクリルゴム、ニトリルゴム、アクリロニトリルゴム、イソプレンゴム、ウレタンゴム、エチレンプロピレンゴム、エピクロルヒドリンゴム、クロロプレンゴム、シリコーンゴム、スチレン・ブタジエンゴム、ブタジエンゴム、フッ素ゴム、ポリイソブチレンゴムなどの有機充填材が挙げられる。

充填材の粒径は、特に限定されないが、平均粒径０．００５〜１０μｍであることが好ましく、特に平均粒径５．０μｍ以下の球状シリカであることが好ましい。なお、平均粒子径は、例えば粒度分布計（ＨＯＲＩＢＡ製、ＬＡ−５００）により測定することができる。
充填材の含有量は、特に限定されないが、前記熱硬化性樹脂組成物全体の固形分基準で２０〜８０重量％が好ましい。

熱硬化性樹脂組成物は、必要に応じ他の成分を含んでいても良く、例えば、無機充填材との濡れ性を改善するためのカップリング剤、樹脂組成物を着色するための着色剤、消泡剤、レベリング剤、難燃剤等を含ませることができる。

熱硬化性樹脂組成物を押出成形する方法や、金属箔や熱可塑性樹脂フィルムなどのキャリア上にコンマコーター、ダイコーター、グラビアコーターなどを用いて熱硬化性樹脂組成物を溶剤で希釈したワニスを塗工後、溶剤を蒸発、乾燥してキャリア付き樹脂フィルムを作製する方法等の適宜の方法で、熱硬化性樹脂組成物をフィルム状に成形することができる。
また、熱硬化性樹脂組成物を溶剤で希釈したワニスを耐熱性基材に保持させた後、前記溶剤を除去することによりプリプレグが得られる。

ワニスの溶剤としては、少なくとも前記熱硬化性樹脂組成物に対して良好な溶解性、分散性を示すことが望ましいが、悪影響を及ぼさない範囲で貧溶媒を使用してもよい。具体的には、アルコール類、エーテル類、アセタール類、ケトン類、エステル類、アルコールエステル類、ケトンアルコール類、エーテルアルコール類、ケトンエーテル類、ケトンエステル類、及びエステルエーテル類等の有機溶剤を用いることができる。良好な溶解性を示す溶剤としては、例えば、アセトン、メチルエチルケトン、メチルイソブチルケトン、シクロペンタノン、Ｎ，Ｎ−ジメチルホルムアミド、Ｎ，Ｎ−ジメチルアセトアミド、Ｎ−メチルピロリドン、エチレングリコールモノメチルエーテル、エチレングリコールモノブチルエーテル等が挙げられる。
前記ワニスの固形分（不揮発分）は、特に限定されないが、前記熱硬化性樹脂組成物の固形分の５０〜８０重量％が好ましい。

耐熱性基材としては、特に限定されないが、例えば、ガラス織布、ガラス不織布等のガラス繊維基材、ポリアミド樹脂繊維、ポリエステル樹脂繊維、芳香族ポリエステル樹脂繊維、全芳香族ポリエステル樹脂繊維等のポリエステル系樹脂繊維、芳香族ポリアミド樹脂繊維、全芳香族ポリアミド樹脂繊維等のポリアミド系樹脂繊維、ポリイミド樹脂繊維、フッ素樹脂繊維等を主成分とする織布又は不織布で構成される合成繊維基材、クラフト紙、コットンリンター紙、リンターとクラフトパルプの混抄紙等を主成分とする紙基材等の有機繊維基材等が挙げられる。
これらの中でもガラス繊維基材が好ましい。ガラスとしては、特にＥガラス、ＴガラスＳガラス、ＮＥガラスを用いる場合に、ガラス繊維基材の高弾性化を達成することができ、熱膨張係数も小さくすることができる。

前記ワニスを前記ガラスクロスに含浸させる方法は、例えばガラスクロスをワニスに浸漬する方法、各種コーターによる塗布する方法、スプレーによる吹き付ける方法等が挙げられる。含浸したガラスクロスを、例えば９０〜２２０℃の温度で１〜１０分乾燥させることにより、半硬化状態のプリプレグが得られる。

金属張積層板は、上記プリプレグを少なくとも１枚もしくは数枚積層したものの上下両面又は片面に金属箔を重ね合わせ、１２０〜２３０℃、１〜５ＭＰａで加熱加圧成形することにより得られる。
金属箔としては、例えば、銅、銅系合金、アルミ、アルミ系合金、銀、銀系合金、金、金系合金、亜鉛、亜鉛系合金、ニッケル、ニッケル系合金、錫、錫系合金、鉄、鉄系合金等の金属箔が挙げられる。

上記金属張積層板の片面又は両面に、サブトラクティブ法、アディティブ法、セミアディティブ法等の公知の方法により回路を形成し、両面の導通を取ることにより、プリント配線板が得られる。通常は、このようなコア基板の内層回路上に層間絶縁層と導体回路層をビルドアップし、導体回路層間の導通を取り、最外層回路をその端子部のみ露出させてソルダーレジストで被覆することにより、多層プリント配線板とする。
ビルドアップの層間絶縁層としては、上述した熱硬化性樹脂組成物のフィルム又はプリプレグを用いることができる。層間絶縁層上に導体回路層を形成する方法としては、セミアディティブ法が好適である。コア基板の両面あるいは各導体回路層の間の導通は、ドリル又はレーザーにより孔あけ加工を行い、孔の内部をメッキするか又は導電性材料で充填することにより形成できる。
多面取りプリント配線板を作成する場合には、多面取り可能な所定の面積を有するコア基板（例えば上記金属張積層板）を準備し、当該コア基板上に複数の半導体装置に対応する複数の回路パターンを二次元並列的に形成すればよい。

２．素子搭載基板の作製
次に、多面取りプリント配線板１の上に、複数の半導体装置に対応する複数の半導体素子２を搭載し、素子搭載基板を作製する。
多面取りプリント配線板１上に半導体素子２を搭載する方法としては、例えば、ダイアタッチ方式及びアンダーフィル方式等が挙げられる。
ダイアタッチ方式とは、ダイアタッチ材を用いて形成されるダイアタッチ層を介して、多面取りプリント配線板１上に半導体素子２を仮接着した後、半田接続により半導体素子を固定する方法である。なお、半田接続により、多面取りプリント配線板１と半導体素子２とが電気的に接続されるとともに、半導体素子２が多面取りプリント配線板１上に固定される。
アンダーフィル方式とは、多面取りプリント配線板１上に半導体素子２を半田接続した後又は半田接続と同時に、多面取りプリント配線板１と半導体素子２との間をアンダーフィル材で充填する方法である。

また、半導体素子の仮接着、固定を行う際には、多面取りプリント配線板１と半導体素子２を、ワイヤーボンディング、半田ボール、フリップチップ実装等の公知の方法で電気的接続する。
上述した図３の断面図においては、下面に電極パッド２ｐが配列したエリアアレイ型半導体素子２を、半田ボール１２ａで電気的接続している。この例では、半導体素子２の電極パッド２ｐに半田ボール１２ａを取り付けておき、当該半導体素子２を多面取りプリント配線板１の個別領域ｉｎｄに位置合わせし、ダイアタッチ層１３に押し付けると、半田ボール１２ａがダイアタッチ層１３を貫通し、多面取りプリント配線板１の接続端子１１ａと接触する。条件は特に限定されないが、２５〜１７５℃、半導体素子２の１つ当たり０．５〜５ｋｇｆで押し付けて仮接着する。
仮接着した後、素子搭載基板を加熱して半導体素子２の電極パッド２ｐと多面取りプリント配線板１の接続端子１１ａとを半田接合させる。条件は特に限定されないが、２００〜３００℃、１〜１８０秒間、半導体素子２の１つ当たり０．１〜１５ｋｇｆが好ましい。接合温度は半田ボール１２ａの融点に依存し、荷重は接合する端子数に依存する。
半田接合した後、必要に応じて加熱を続行し、ダイアタッチ層１３が熱可塑性樹脂組成物からなる場合には加熱軟化し、ダイアタッチ層１３が熱硬化性樹脂組成物からなる場合には加熱硬化して、半導体素子を固定する。

前記ダイアタッチ方式又は前記アンダーフィル方式によって、半導体素子２を多面取りプリント配線板１上に搭載（場合によっては封止まで同時に行われる）した後の状態では、プリント配線板１上と半導体素子２との間の空隙が樹脂により充填されているため、接続信頼性が向上する。

＜ダイアタッチ方式＞
以下において、ダイアタッチ方式の具体例を図に基づいて説明する。図示したダイアタッチ方式の一例では、図５Ｂにおいて多面取りプリント配線板１の上に、ダイアタッチ材フィルム１３(film)を積層してダイアタッチ層１３を形成し、図５Ｃにおいて当該ダイアタッチ層１３を介して半導体素子２を各個別領域に順次配置、仮接着し、図５Ｄにおいて半導体素子２を全ての個別領域に仮接着した後、必要に応じて適度に押圧しながら加熱軟化又は加熱硬化を行って固定する。

ダイアタッチ材は、図示したようなフィルム状又はペースト状である。ダイアタッチ材は、半田接続する際に半田表面の酸化膜を除去するためにフラックス活性材を含んでいてもよく、その場合はプリント配線板と半導体素子とをフリップチップ接続することができるが、ダイアタッチ材に導電性の無機充填材を含む場合は、フリップチップ接続ではなく、主にワイヤーボンディング接続方法で使われる。また、図示した例では、プリント配線板１上にダイアタッチ層１３を形成しているが、半導体素子２の接着面側にダイアタッチ材を付着させて多面取りプリント配線板１の上に仮接着してもよい。

ダイアタッチ材フィルムとしては、常温（２５℃）における弾性率が１００〜１０００ＭＰａである熱可塑性樹脂組成物からなる接着フィルムが好ましく用いられる。当該ダイアタッチ材フィルムは、２６０℃における弾性率が５〜３０ＭＰａであることが、さらに好ましい。
熱可塑性樹脂組成物としては、例えば、（メタ）アクリル酸エステル共重合体と、（メタ）アクリル酸エステル共重合体と異なる熱可塑性樹脂とを含み、さらに無機充填材を含むものが好ましく、樹脂の種類、混合割合、無機充填材の量を変えることで上記弾性率の範囲内に調節される。この熱可塑性樹脂組成物は、熱硬化性樹脂を実質的に含有しないものであることが好ましく、含有させるとしても３重量％以下とする。

（メタ）アクリル酸エステル共重合体としては、特に限定されないが、（メタ）アクリル酸エステルモノマーと他の単量体との共重合体であることが好ましく、（メタ）アクリル酸エステル共重合体は、エポキシ基、水酸基、カルボキシル基、ニトリル基等を持つ化合物を有する（メタ）アクリル酸エステル共重合体であることが特に好ましい。これにより、ダイアタッチ層の常温（２５℃）における弾性率を１００〜１０００ＭＰａ程度の大きさに設定しやすくなる。

上記組成を有する熱可塑性樹脂組成物を溶剤で溶解し、ＰＥＴ（ポリエチレンテレフタレート）等の剥離用基材フィルムに塗布し、乾燥することで、ダイアタッチ用フィルムが得られる。フィルムの厚さは、通常５〜５０μｍ程度とされる。
当該ダイアタッチ用フィルムを介して基板と半導体素子を仮接着する際には、必要に応じ若干加温又は加熱してフィルムのタックを強くする。また、仮接着後、ダイアタッチ用フィルムを一度加熱により軟化させてから冷却固化することにより、半導体素子が固定される。

ダイアタッチ材ペーストとしては、常温（２５℃）における硬化後の弾性率が１０００〜１００００ＭＰａである熱硬化性樹脂組成物が好ましく用いられる。当該ダイアタッチ材ペーストは、２６０℃における硬化後の弾性率が３０〜１０００ＭＰａであることが、さらに好ましい。
熱硬化性樹脂組成物としては、例えば、熱硬化性樹脂と充填材を含み、さらに硬化触媒を含むものが好ましく、樹脂の種類、混合割合、無機充填材の量を変えることで上記弾性率の範囲内に調節される。

熱硬化性樹脂とは、加熱することで反応が進行し高分子量化するものであり硬化剤、触媒等反応に関与する成分を含むものである。
ダイアタッチ用熱硬化性樹脂組成物の熱硬化性樹脂としては、１分子内にグリシジル基を２個有する化合物（Ｂ１）と１分子内にマレイミド基を２個有する化合物（Ｂ２）とを含むものが好ましい。ここで化合物（Ｂ１）、（Ｂ２）とも１分子内に官能基を２個有する必要があるが、化合物（Ｂ１）、（Ｂ２）の合成時に２官能となるようにデザインされていれば、目的生成物以外に不純物として１官能又は３官能以上の成分が含まれていても差し支えないものとし、意図的に１官能又は３官能以上の成分を加えたり、意図的に１官能又は３官能以上の成分が生成するような条件を選定したりしなければ差し支えないものとする。

化合物（Ｂ１）としては、１分子内にグリシジル基を２個有していれば特に限定されないが、反応性の観点からグリシジル基は芳香族炭素原子に酸素原子を介して結合したものが好ましい。また１分子内に含まれる官能基の数は２個に限定されるが、これは１分子内に含まれる官能基の数が１個の場合には硬化物の凝集力が低下しその結果として接着力の低下の原因となるからで、３個以上の場合には硬化物の架橋密度が高くなりその結果硬化物の弾性率が高く応力吸収特性の低下の原因となるからである。

化合物（Ｂ２）としては、１分子内にマレイミド基を２個有していれば特に限定されないが、芳香族環を含まないことが好ましい。芳香族環を含みマレイミド基を２個有する化合物は一般に結晶性が高く化合物（Ｂ１）と混合しても液状にすることが難しく、液状化できたとしても粘度の高い作業性の悪い液状樹脂組成物しか得られないからであり、また芳香族環同士の相互作用により得られた硬化物は靱性に乏しい脆いものになるからである。また１分子内に含まれる官能基の数は２個に限定されるが、これは１分子内に含まれる官能基の数が１個の場合には硬化物の凝集力が低下しその結果として接着力の低下の原因となるからで、３個以上の場合には硬化物の架橋密度が高くなりその結果硬化物の弾性率が高く応力吸収特性の低下の原因となるからである。本発明では、前記熱硬化性樹脂が１分子内にマレイミド基を２個有する化合物（Ｂ２）を含むことにより、極性の高いマレイミド基を有することで接着性に優れる液状樹脂組成物を得ることが可能である。

また、ダイアタッチ用熱硬化性樹脂組成物の充填材としては、導電性や熱伝導性が要求されない場合は、シリカを使用することが好ましい。シリカの平均粒径は０．３〜２０μｍ、最大粒径は５０μｍ程度のものが好ましい。また、粒径が１〜１００ｎｍ程度のナノスケールシリカを添加しても良い。
使用するシリカは、ハロゲンイオン、アルカリ金属イオン等のイオン性不純物の含有量は１０ｐｐｍ以下であることが好ましい。

ダイアタッチ用熱硬化性樹脂組成物は、カップリング剤、消泡剤、界面活性剤、酸化防止剤等の添加剤を含んでいてもよいが、溶剤や反応性希釈剤は実質的に含有していないことが好ましい。ここで「実質的に」とは、半導体装置とした時にボイドが観察されない又は硬化物の凝集力に悪影響を及ぼさない程度で微量存在してもよいが、好ましくは、含有しないことである。
上記した各成分を、予備混合した後、３本ロールを用いて混練し、さらに真空下脱泡することにより、ダイアタッチ用熱硬化性樹脂組成物が得られる。
前記ダイアタッチ用熱硬化性樹脂組成物からなるダイアタッチ材ペーストを用いて基板上に半導体素子を搭載する場合は、例えば、ディスペンサ装置等を用いて前記ダイアタッチ用熱硬化性樹脂組成物が基板上に供給されてダイアタッチ層が形成され、前記ダイアタッチ層上に半導体素子を仮接着され、加熱硬化されて半導体素子が固定される。

＜アンダーフィル方式＞
以下において、アンダーフィル方式について詳細に説明する。
アンダーフィル方式としては、具体的には、例えば、基板と半導体素子とを半田接続した後に毛細管現象等を利用してアンダーフィル材を注入するキャピラリーアンダーフィル（図６Ａ参照）、基板と半導体素子とを半田接続した後に、基板と半導体素子との隙間のアンダーフィルと半導体素子の封止とを、一括封止工程で同時に行うモールドアンダーフィル（図６Ｂ参照）、予め基板または半導体素子にアンダーフィル材を塗布し、基板と半導体素子との半田接続とアンダーフィルを同時に行うノンフローアンダーフィル（図６Ｃ参照）等が挙げられる。
なお、アンダーフィル材は、液状又はペースト状である。

アンダーフィル材としては、特に限定されず、後述する封止材として用いられる前記半導体封止用樹脂組成物と同様のものを用いることができる。好ましいアンダーフィル材としては、キャピラリーアンダーフィルでは、優れた流動性と十分な可使用時間を兼ね備えている点から、例えば特開２００９−２２７９３９号公報に記載の樹脂組成物等が挙げられる。モールドアンダーフィルでは、成形後や半田処理後の半導体装置の反りが小さい点から、例えば特開２００３−２７７５８５号公報に記載の樹脂組成物等が好適に用いられ、ノンフローアンダーフィルでは、接続信頼性に優れる点から、例えば特開２００８−１３７１０号公報に記載の樹脂組成物等が好適に用いられる。
なお、キャピラリーアンダーフィル及びノンフローアンダーフィルでは、基板と半導体素子との隙間を充填するアンダーフィル材と、半導体素子全体を封止する封止材とで同じ樹脂組成物を用いることもできるし、異なる樹脂組成物を用いることもできる。モールドアンダーフィルでは、アンダーフィルと半導体素子の封止を一括して行うため、アンダーフィル材と封止材は同じ樹脂組成物となる。
アンダーフィル材の充填、硬化条件は、特に限定されず、用いられるアンダーフィル材やアンダーフィルの方法等に合わせて適宜調整する。

３．封止工程
得られた素子搭載基板は、多面取りプリント配線板上に、複数の半導体素子が、分割されるべき個別領域それぞれに割り当てられて整列、固定、電気的接続されたものである。
次に、この素子搭載基板の素子搭載面を封止材により一括封止して、上面にリブを有する封止部を一体形成する（図５Ｅ、５Ｆ、５Ｇ）。
本発明において一括封止とは、素子搭載基板の素子搭載面に含まれる少なくとも２つの隣り合う個別領域を、同時且つ一体的に封止することをいうが、通常は図示したように、素子搭載基板の素子搭載面に含まれる全て個別領域が同時且つ一体的に封止される。

一括封止を行うには、素子搭載基板を金型に入れ、封止部を形成するキャビティに封止材を配置し、圧縮成形を行う。なお、モールドアンダーフィルによって素子搭載基板を製造する場合は、基板と半導体素子とを半田接続した状態で当該基板を金型に入れ、アンダーフィルと一括封止を同時に行う。
図５Ｅは、素子搭載基板を金型１４に入れた状態を示す外観斜視図である。また図５Ｆは、前記図５Ｅの素子搭載基板を金型に入れた状態のＢ−Ｂ断面を模式的に示したものである。
金型１４は、封止部に対応するキャビティを備える上型１４ａと、素子搭載基板を支持する下型１４ｂを有し、封止部に対応するキャビティ１５の内面には、封止部の上面にリブを形成できるように、当該リブに対応する溝１６が設けられている。このリブに対応する溝１６は、素子搭載基板の素子搭載面を区切る個別領域間の境界に対応するキャビティ内面の位置の少なくとも一部に、当該境界と平行に形成される。

封止材は、特に限定されないが、従来から知られている半導体封止用エポキシ樹脂組成物が好適に用いられる。半導体封止用エポキシ樹脂組成物は、エポキシ樹脂、硬化剤、無機充填材、硬化促進剤、その他必要に応じて着色剤、離型剤、低応力成分、酸化防止剤等の添加剤を含有し、これらの材料を混練し、顆粒状又はシート乃至フィルム状に成形したものを封止材として用いることができ、例えば、特開２００８−３０３３６７号公報の記載を参考にして調製できる。

封止材は、素子搭載基板を金型に入れる時に、その素子搭載面の上に載せて金型を閉じることによって封止部を形成するキャビティ内に配置してもよいし、トランスファー成形の手法による場合には、封止部を形成するキャビティとは別に設けたシリンダーに封止材を供給し、溶融状態になったものをランナー及びゲートを介して前記キャビティに移送してもよい。
金型を閉じて加熱加圧する際の条件は、特に制限されないが通常は１２０〜２００℃、１〜５分間程度とされ、その後、金型から取り出して乾燥機で硬化乾燥させる際の条件は、
特に制限されないが通常は１２０〜２００℃、３〜５時間程度とされる。

成形が終わったら、金型を開いて一括封止基板１０１を取り出す（図５Ｇ）。
次に、一括封止基板１０１の裏面、すなわち封止部３を形成した面の反対側の面に、最外層回路の端子部に位置を合わせて、半田ボール１２ｂを取り付ける（図５Ｈ）。これにより、半導体装置を他の基板等へ２次実装することが容易となる。半田ボールを取り付ける方法としては、例えばメッキ法、ペースト印刷法、ボール搭載法が挙げられる。
また、一括封止基板１０１の裏面への半田ボール取り付けた後、ダイシングする前に、当該裏面にフラックス機能を有する化合物を含む樹脂層を形成しておくことが好ましい。これにより、２次実装の際にフラックス処理を省略することができる。
一括封止基板の裏面への半田ボール取り付けと、フラックス樹脂層形成は、個片化工程の後に行ってもよい。
半田ボール取り付け後、一括封止基板の封止部を形成した面にダイシングシート１７を貼りつける（図５Ｈ）。ダイシングシートは市販されているものをそのまま用いることができる。

４．個片化工程
次に、一括封止基板１０１を当該ダイシングシート１７を介してダイシングステージ１８上に固定し、一括封止基板の裏面側からダイシング用ブレード（図示しない）を接近させて切断することで個片化を行う（図５Ｉ）。
一括封止基板の封止部上に存在するリブは、個片化された半導体装置にとっては邪魔な部分であるから、ダイシングによる切断時またはその後の何れかの段階で除去される。一括封止基板の各個片化単位の周縁部に存在するリブを含む領域を切断マージンｍｇとして設定し、ダイシングする際に当該切断マージンｍｇの部分を同時に切除することが好ましい。

上記一連の手順を経て、個々に分割された複数の半導体装置１０２が得られる（図５Ｊ）。
本発明の方法によれば、反りの小さい又は全く無い一括封止基板が得られるので、一括封止後、ダイシングまでの工程において一括封止基板の取り扱いが容易であり、また、ダイシングの精度も向上する。よって、生産の歩留まりも高くなる。

以下において、実施例を示して本発明を更に詳細に説明するが、本発明はこれに限定されるものではない。

（多面取り用プリント配線板の作製）
１．熱硬化性樹脂組成物のワニスの調製
エポキシ樹脂としてビフェニルアラルキル型ノボラックエポキシ樹脂（日本化薬社製、ＮＣ−３０００）１１．０重量部、硬化剤としてビフェニルジメチレン型フェノール樹脂（日本化薬株式会社製、ＧＰＨ−１０３）８．８重量部、ノボラック型シアネート樹脂（ロンザジャパン株式会社製、プリマセットＰＴ−３０）２０．０重量部、をメチルエチルケトンに溶解、分散させた。さらに、無機充填材として球状溶融シリカ（アドマテックス社製、「ＳＯ−２５Ｒ」、平均粒径０．５μｍ）６０．０重量部とカップリング剤（日本ユニカー社製、Ａ１８７）０．２重量部を添加して、高速攪拌装置を用いて３０分間攪拌して、不揮発分５０重量％となるように調整し、熱硬化性樹脂組成物のワニス（樹脂ワニス）を調製した。

２．プリプレグの作製
前記で得られた樹脂ワニスをガラス繊維基材（厚さ０．０８０ｍｍ、ユニチカグラスファイバー株式会社製Ｅガラス織布、ＩＰＣ規格２３１９）に含浸し、１５０℃の加熱炉で２分間乾燥して、厚み１００μｍのプリプレグを得た。

３．金属張積層板の製造
プリプレグの両面に１２μｍの銅箔（三井金属鉱業株式会社製３ＥＣ−ＶＬＰ箔）を重ね合わせ、２２０℃、３ＭＰａで２時間加熱加圧成形することにより、金属張積層板を得た。得られた金属張積層板のコア層（プリプレグ層からなる部分）の厚みは、１００μｍであった。

４．多面取り用プリント配線板の製造
得られた金属張積層板をエッチングにより銅箔を除去し、次いで炭酸レーザーによりスルーホール（貫通孔）を形成した。次にスルーホール内および、樹脂層表面を膨潤液に５分間浸漬し、さらに過マンガン酸カリウム水溶液に１０分浸漬後、中和して粗化処理を行った。
これを脱脂、触媒付与、活性化の工程を経た後、両面に、無電解銅めっき皮膜を約０．５μｍ形成し、その上にめっきレジストを形成し、無電解銅めっき皮膜を給電層として、パターン電気めっき銅１０μｍを形成させ、Ｌ／Ｓ＝５０／５０μｍの微細回路加工を施した。
次に、熱風乾燥装置にて２００℃で６０分間アニール処理を行った後、フラッシュエッチングで給電層を除去した。

次に、ソルダーレジスト（太陽インキ製造株式会社製、ＰＳＲ−４０００ ＡＵＳ７０３）を印刷し、半導体素子搭載パッド等が露出するように、所定のマスクで露光し、現像、キュアを行い、回路上のソルダーレジスト層厚さが１２μｍとなるように形成した。

最後に、ソルダーレジスト層から露出した回路層上へ、無電解ニッケルめっき層３μｍと、さらにその上へ無電解金めっき層０．１μｍとからなるめっき層を形成した。両面とも同様の加工を行って、両面板の両面に回路層を形成した。得られた基板を６０ｍｍ×２２０ｍｍ（縦×横）のサイズに切断し、厚み１７０μｍの多面取り用のプリント配線板を得た。

（封止材の作製）
多官能型エポキシ樹脂（日本化薬（株）製、ＥＰＰＮ−５０２、軟化点６７℃、エポキシ当量１７５）１４．６重量部、臭素化フェノールノボラック型エポキシ樹脂（軟化点８４℃、エポキシ当量２８５）１．４重量部、多官能型フェノール樹脂（昭和化成（株）製、ＭＥＨ７５００、水酸基当量１００）８．４重量部、硬化促進剤０．７重量部、球状溶融シリカ（電気化学工業（株）製、ＦＢ８２０）７２．９重量部、カルバナワックス（大日化学（株）製、Ｆ１−１００）０．３重量部、カーボンブラック（三菱化学（株）製、４０Ｂ）０．３重量部、三酸化アンチモン１．０重量部、カップリング剤としてγ−グリシドキシプロピルトリメトキシシラン（信越化学工業（株）製、ＫＢＭ４０３）０．５重量部を、ミキサーを用いて混合した後、１００℃で二軸ロールを用いて３０回混錬し、冷却後粉砕して封止材を得た。

（実施例１）
得られた多面取りプリント配線板上に、２個×１０個（縦×横）で配列した１４ｍｍ×１４ｍｍの各個片化単位に、サイズが７ｍｍ×７ｍｍで厚さ１２０μｍの半導体素子をそれぞれ割り当てて配置し、素子搭載基板を作製した。当該素子搭載基板を、図４Ａで示すリブ形状となる封止部を形成するための金型に入れ、当該金型の封止部を形成するキャビティに封止材Ａを注入し、圧縮成型を行うことにより、一括封止基板を得た。
得られた一括封止基板は、封止部の大きさが５５ｍｍ×２１０ｍｍ（縦×横）であり、封止部の厚み（ｔ）が２４０μｍであり、リブの高さ（ｈ）が１０００μｍであった。また、縦に隣り合う個別領域間のリブの幅（ｗ）が９．０ｍｍであり、横に隣り合う個別領域間のリブの幅（ｗ）が６．３ｍｍであった。

（実施例２）
実施例２は、表１に示すように、封止部の厚み（ｔ）を変えたこと以外は、実施例１と同様に一括封止基板を作製した。

（実施例３）
実施例３は、表１に示すように、ガラス繊維基材（厚さ０．０４６ｍｍ、ユニチカグラスファイバー株式会社製Ｅガラス織布、ＩＰＣ規格１２８０）を用いて厚み６０μｍのプリプレグを作製し、コア層の厚みを変えたこと以外は、実施例１と同様に一括封止基板を作製した。

（実施例４）
実施例４は、表１に示すように、封止部の厚み（ｔ）を変えたこと以外は、実施例３と同様に一括封止基板を作製した。

（比較例１）
実施例１において、表面が平坦な封止部を形成するための金型を用い、リブを形成しなかったこと以外は、実施例１と同様にして一括封止基板を得た。

（比較例２）
比較例２は、表２に示すように、封止部の厚み（ｔ）を変えたこと以外は、比較例１と同様に一括封止基板を作製した。

（比較例３）
比較例３は、表２に示すように、ガラス繊維基材（厚さ０．０４６ｍｍ、ユニチカグラスファイバー株式会社製Ｅガラス織布、ＩＰＣ規格１２８０）を用いて厚み６０μｍのプリプレグを作製し、コア層の厚みを変えたこと以外は、比較例１と同様に一括封止基板を作製した。

（比較例４）
比較例４は、表２に示すように、封止部の厚み（ｔ）を変えたこと以外は、比較例３と同様に一括封止基板を作製した。

なお、実施例１〜４のコア層の厚み及び封止部の厚みは、それぞれ比較例１〜４に対応する。

（パネル反り量の測定）
各実施例及び各比較例で得られた一括封止基板を用いて、以下の方法によりパネル反り量を測定した。
一括封止基板のパネル反り量は、温度可変レーザー三次元測定機（ＬＳ２００−ＭＴ１００ＭＴ５０：株式会社ティーテック社製）を用いて、常温（２５℃）における半導体パッケージのパネル反りの測定を行った。測定範囲は５５ｍｍ×２１０ｍｍ（縦×横）の範囲で、半導体素子搭載面とは反対側のＢＧＡ面にレーザーを当てて測定を行い、レーザーヘッドからの距離が、最遠点と最近点の差を反りとした。

（半導体装置の作製）
各実施例及び各比較例で得られた一括封止基板を、ダイシングソー（ＤＩＳＣＯ製）を用いてリブに沿って切断し、個片化単位ごとに分割（ダイシング）した。分割した個片化単位のリブを切除し、封止部表面が平坦な個片化された複数の半導体装置を得た。

実施例１〜４で得られた一括封止基板のコア層の厚み及び封止部の厚みは、それぞれ比較例１〜４で得られた一括封止基板と等しくなっている。一括封止基板は、コア層の厚み及び封止部の厚みによってパネル反り量が変化するため、リブを有する実施例とリブを有しない比較例とを比較する際は、これらを統一した実施例と比較例とを比較する必要がある。
表１、２からわかるように、実施例１〜４及び比較例１〜４で得られた一括封止基板は、いずれもプラス反りを生じたが、コア層の厚み及び封止部の厚みが対応する実施例と比較例とをそれぞれ比べると、リブを設けた実施例１〜４の一括封止基板は、リブを設けていない比較例１〜４の一括封止基板に比べて、パネル反り量が軽減していた。これにより、リブを有する一括封止基板は、リブを有しない一括封止基板に比べて、パネル反り量が軽減されることが明らかとなった。
尚、比較例１〜４で得られたリブを有しない一括封止基板は、封止部の線熱膨張率の方がプリント配線板の線熱膨張率よりも大きいため、製造過程において加熱加圧成形後冷却される時に、封止部がプリント配線板よりも大きく収縮し、常温では、プラス反りが生じた。そして、封止部が厚く、プリント配線板が薄いほど、プラス反りは大きくなった。
一方、実施例１〜４で得られた一括封止基板は、封止部の上面にリブを設けることによって、プラス反りが抑えられた。また、封止部の厚みが厚いほど、反りを抑える効果は大きくなった。これは、封止部にリブを設けることにより、封止部の剛性が高くなり、封止部の厚みが厚いほど、その剛性は高くなるからであると考えられる。
また、対応する各実施例と各比較例とを比べると、各実施例で得られた一括封止基板の方が、パネル反り量が小さいため、取り扱いが容易であり、半導体装置を作製する際のダイシングの精度に優れていた。

１０１ 一括封止基板
１０２ 半導体装置
１ 多面取りプリント配線板
２ 半導体素子
２ｐ 半導体素子の電極パッド
３ 封止部
３ａ リブ
４ コア基板
５（５ａ、５ｂ） 導体回路層
６（６ａ、６ｂ） 導体回路層
７（７ａ、７ｂ） 導体回路層
８（８ａ、８ｂ） 層間絶縁層
９（９ａ、９ｂ） 層間絶縁層
１０（１０ａ、１０ｂ） ソルダーレジスト層
１１（１１ａ、１１ｂ） 接続端子
１２（１２ａ、１２ｂ） 半田ボール
１３ ダイアタッチ層
１３(film) ダイアタッチフィルム
１４（１４ａ、１４ｂ） 金型
１５ キャビティ
１６ 溝
１７ ダイシングシート
１８ ダイシングステージ
１９ アンダーフィル層
ｄｖ 個片化単位
ｉｎｄ 個別領域
ｍｇ 切断マージン
ｔ 封止部の厚さ
ｗ リブの幅
ｈ リブの高さ

Claims (16)

1. 複数の半導体素子を基板上に搭載した素子搭載基板を準備する工程と、
   前記素子搭載基板の素子搭載面を、封止材により一括封止して封止部を形成する封止工程と、
   一括封止した素子搭載基板を、少なくとも一つの半導体素子を含む個片化単位ごとに分割する個片化工程と、
   を備える半導体装置の製造方法であって、
   前記封止工程において、前記個片化単位間の境界の少なくとも一部領域に当該境界と平行に延びるリブを有する封止部を、前記封止材により形成する、
   ことを特徴とする、半導体装置の製造方法。
2. 前記封止工程において、封止部を形成するキャビティのキャビティ面に前記リブを形成する溝を有する封止用金型を準備し、当該金型内に素子搭載基板を配置し、封止材を供給して、リブを有する封止部を形成する、請求項１に記載の半導体装置の製造方法。
3. 前記リブは、各個片化単位について、当該個片化単位を取り囲む境界に含まれる互いに平行でない２辺の夫々に対し、平行に、且つ、対応する辺と同じ長さで形成される、請求項１又は２に記載の半導体装置の製造方法。
4. 前記リブを、各個片化単位を取り囲む枠状に形成する、請求項３に記載の半導体装置の製造方法。
5. 複数の前記枠状リブを、格子状に一体形成する、請求項４に記載の半導体装置の製造方法。
6. 前記個片化工程において、個片化単位ごとに分割される素子搭載基板の周縁からリブを有する部分を除去する、請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
7. 前記封止部の厚さを１５０〜１０００μｍとする、請求項１乃至６のいずれか１項に記載の半導体装置の製造方法。
8. 前記リブの高さを５０〜１２００μｍとする、請求項１乃至７のいずれか１項に記載の半導体装置の製造方法。
9. 前記リブの幅を０．１〜２０ｍｍとする、請求項１乃至８のいずれか１項に記載の半導体装置の製造方法。
10. 基板上に複数の半導体素子が搭載され、その素子搭載面を封止材により一括封止した封止部を設けた一括封止基板であって、
    前記封止部は、少なくとも一つの半導体素子を含む個片化単位間の境界の少なくとも一部領域に当該境界と平行に延びるリブを有しており、
    当該リブが、封止材によって当該封止部と一体成形されていることを特徴とする、一括封止基板。
11. 前記リブは、各個片化単位について、当該個片化単位を取り囲む境界に含まれる互いに平行でない２辺の夫々に対し、平行に、且つ、対応する辺と同じ長さで設けられている、請求項１０に記載の一括封止基板。
12. 前記リブは、各個片化単位を取り囲む枠状リブである、請求項１１に記載の一括封止基板。
13. 複数の前記枠状リブが、格子状に一体形成されている、請求項１２に記載の一括封止基板。
14. 前記封止部の厚さは１５０〜１０００μｍである、請求項１０乃至１３のいずれか１項に記載の一括封止基板
15. 前記リブの高さは５０〜１２００μｍである、請求項１０乃至１４のいずれか１項に記載の一括封止基板。
16. 前記リブの幅は０．１〜２０ｍｍである、請求項１０乃至１５のいずれか１項に記載の一括封止基板。

Images