TWI473311B - 半導體製程 - Google Patents
半導體製程 Download PDFInfo
- Publication number
- TWI473311B TWI473311B TW99108217A TW99108217A TWI473311B TW I473311 B TWI473311 B TW I473311B TW 99108217 A TW99108217 A TW 99108217A TW 99108217 A TW99108217 A TW 99108217A TW I473311 B TWI473311 B TW I473311B
- Authority
- TW
- Taiwan
- Prior art keywords
- forming
- opening
- germanium
- resistance
- resistance variable
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 238000012545 processing Methods 0.000 title claims description 8
- 239000000463 material Substances 0.000 claims description 171
- 238000000034 method Methods 0.000 claims description 50
- 229910052732 germanium Inorganic materials 0.000 claims description 43
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 43
- 239000012782 phase change material Substances 0.000 claims description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 229910052715 tantalum Inorganic materials 0.000 claims description 13
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 13
- 238000011065 in-situ storage Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 125000000217 alkyl group Chemical group 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 229910005936 Ge—Sb Inorganic materials 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims description 3
- 125000003739 carbamimidoyl group Chemical group C(N)(=N)* 0.000 claims 2
- 238000006243 chemical reaction Methods 0.000 claims 2
- 210000003298 dental enamel Anatomy 0.000 claims 2
- 239000002210 silicon-based material Substances 0.000 claims 2
- 238000000231 atomic layer deposition Methods 0.000 description 20
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 16
- 238000005229 chemical vapour deposition Methods 0.000 description 14
- 239000000376 reactant Substances 0.000 description 9
- 150000001412 amines Chemical class 0.000 description 8
- 229910021529 ammonia Inorganic materials 0.000 description 8
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 229910052707 ruthenium Inorganic materials 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910002056 binary alloy Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 125000003983 fluorenyl group Chemical group C1(=CC=CC=2C3=CC=CC=C3CC12)* 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- FTIMWVSQXCWTAW-UHFFFAOYSA-N ruthenium Chemical compound [Ru].[Ru] FTIMWVSQXCWTAW-UHFFFAOYSA-N 0.000 description 2
- -1 ruthenium guanidine Chemical compound 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- PCBMYXLJUKBODW-UHFFFAOYSA-N [Ru].ClOCl Chemical compound [Ru].ClOCl PCBMYXLJUKBODW-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 125000004106 butoxy group Chemical group [*]OC([H])([H])C([H])([H])C(C([H])([H])[H])([H])[H] 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- XDPCFUNJJWMBFH-UHFFFAOYSA-N cesium;ethanolate Chemical compound [Cs+].CC[O-] XDPCFUNJJWMBFH-UHFFFAOYSA-N 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 125000001301 ethoxy group Chemical group [H]C([H])([H])C([H])([H])O* 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- ZRALSGWEFCBTJO-UHFFFAOYSA-O guanidinium Chemical compound NC(N)=[NH2+] ZRALSGWEFCBTJO-UHFFFAOYSA-O 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- CJTCBBYSPFAVFL-UHFFFAOYSA-N iridium ruthenium Chemical compound [Ru].[Ir] CJTCBBYSPFAVFL-UHFFFAOYSA-N 0.000 description 1
- 125000001449 isopropyl group Chemical group [H]C([H])([H])C([H])(*)C([H])([H])[H] 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 125000000956 methoxy group Chemical group [H]C([H])([H])O* 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000006606 n-butoxy group Chemical group 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- YAYGSLOSTXKUBW-UHFFFAOYSA-N ruthenium(2+) Chemical compound [Ru+2] YAYGSLOSTXKUBW-UHFFFAOYSA-N 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
Description
本發明一般而言係關於半導體記憶體裝置、方法及系統，且更特定而言，係關於用於半導體製程之裝置、方法及系統。
通常將記憶體裝置提供為電腦或其他電子裝置中之內部半導體積體電路。存在諸多不同類型之記憶體，其包含隨機存取記憶體(RAM)、唯讀記憶體(ROM)、動態隨機存取記憶體(DRAM)、同步動態隨機存取記憶體(SDRAM)、快閃記憶體及電阻可變記憶體，以及其他記憶體。
電阻可變記憶體之類型包含可程式化導體記憶體、相變隨機存取記憶體(PCRAM)及電阻式隨機存取記憶體(RRAM)，以及其他記憶體。一PCRAM記憶體裝置之一實體佈局可類似於一DRAM裝置之實體佈局，其中DRAM單元之電容器係由一相變材料(諸如，鍺銻碲化物(GST))取代。舉例而言，一RRAM記憶體裝置之一實體佈局可包含若干記憶體單元，該等記憶體單元包含一可變電阻器薄膜(例如，一超巨磁阻材料)，該可變電阻器薄膜可連接至一存取裝置(諸如，一二極體、一場效電晶體(FET)或一雙極接面電晶體(BJT))。
一PCRAM裝置之記憶體單元材料(例如，GST)可以一非晶較高電阻狀態或一結晶較低電阻狀態存在。PCRAM單元之電阻狀態可藉由向該單元施加能量源(諸如，電流脈衝或光脈衝，還有其他能量源)來變更。舉例而言，PCRAM單元之電阻狀態可藉由用一程式化電流加熱該單元來變更。此導致將PCRAM單元程式化為一特定電阻狀態，其可對應於一資料狀態。在二進位制系統中，舉例而言，非晶較高電阻狀態可對應於一資料狀態1，且結晶較低電阻狀態可對應於一資料狀態0。然而，可反轉對此等對應資料狀態之選擇，亦即，在其他二進位制系統中，非晶較高電阻狀態可對應於一資料狀態0，且結晶較低電阻狀態可對應於一資料狀態1。一RRAM單元(例如，可變電阻器薄膜)之電阻狀態可藉由跨越該膜施加正及/或負電脈衝而增加及/或減小。此可導致將RRAM單元程式化為一特定電阻狀態。
用於處理(例如，製作)記憶體(諸如，電阻可變記憶體)之方法可包含化學氣相沈積(CVD)及原子層沈積(ALD)，以及其他方法。CVD可包含在一室中混合若干反應物以形成一材料(例如，一電阻可變材料)，其隨後跨越若干半導體結構及/或基板之所曝露表面沈積。ALD可包含藉由在一室中重複地沈積單原子層來形成材料薄膜。舉例而言，ALD可包含個別地沈積若干反應物(例如，前驅物)，該等反應物原位反應以形成跨越若干半導體結構及/或基板之一所期望材料(例如，電阻可變材料)膜。
更具體而言，ALD可包含在一室中引入一第一反應物，該第一反應物與若干結構及/或基板反應以形成跨越該等結構及/或基板之一自限定層。在形成該層之後，可自該室抽空過量之第一反應物，且隨後可在該室中引入一第二反應物。該第二反應物可與該層反應以將該層轉換成該等結構及/或基板上方之一所期望材料(例如，電阻可變材料)層。
本文中闡述用於半導體製程之裝置、方法及系統。半導體製程之若干方法實施例可包含：在一結構上形成一矽層；形成貫穿該矽層而進入該結構內之一開口；及在該開口中選擇性地形成一電阻可變材料以使得該電阻可變材料不形成於該矽層上。
在本發明之以下詳細說明中，參考形成本發明之一部分之隨附圖式，且在圖式中以圖解說明方式顯示可如何實踐本發明之若干實施例。充分詳細地闡述此等實施例以使熟習此項技術者能夠實踐本發明之一個或多個實施例，且應理解，可利用其他實施例且可在不背離本發明之範疇之情況下做出製程、電、或機械改變。
如將瞭解，可添加、互換及/或消除本文中各種實施例中所示之元件以便提供本發明之若干額外實施例。另外，如將瞭解，圖中所提供之該等元件之比例及相對標度意欲圖解說明本發明之實施例而不應視為具有一限定意義。
如本文中所用，「若干」某物可係指一個或多個此等事物。舉例而言，若干記憶體裝置可係指一個或多個記憶體裝置。
圖1A圖解說明一基板102上之一結構104之一示意性剖視圖，其中一矽層106在結構104上。基板102可係諸如一基底半導體層之一半導體基板(例如，一半導電晶圓上之下伏矽材料層)及/或其上形成有若干結構、層及/或區域之一半導體基板。舉例而言，基板102可係二氧化矽(SiO2
)。然而，本發明之實施例並不限於此。舉例而言，基板102不必係基於矽的。基板102亦可包含一半導電晶圓，例如，基板102可係一半導電晶圓之一部分。
在圖1A中所圖解說明之實施例中，顯示結構104形成(例如，沈積)於基板102上。如熟習此項技術者將瞭解，結構104可以若干方式形成於基板102上，該等方式包含化學氣相沈積(CVD)及原子層沈積(ALD)，以及其他方法。舉例而言，結構104可係形成於基板102上之氮化矽(Si3
N4
)堆疊。然而，本發明之實施例並不限於此。舉例而言，在若干實施例中，結構104可係一半導體基板(諸如，基板102)之一部分(例如，一層或區域)。結構104亦可包含若干層或區域，例如，結構104可包含若干不同材料。
如圖1A中所示，矽層106形成(例如，沈積)於結構104上。舉例而言，矽層106可係一薄的矽膜。如熟習此項技術者將瞭解，矽層106可以若干方式形成於結構104上，該等方式包含CVD及ALD，以及其他方法。
在圖1A中所圖解說明之實施例中，基板102包含電極108。如熟習此項技術者將瞭解，電極108可在結構104形成於基板102上之前形成於基板102中。電極108包含毗鄰於結構104設置之一表面110。
圖1B圖解說明基板102上之結構104之一示意性剖視圖，其中矽層106在結構104上且一開口(例如，圓柱形容器)112穿過矽層106且至結構104中。可藉由移除矽層106及結構104之一部分來形成開口112。移除矽層106及結構104之該部分(例如，形成開口112)可包含(舉例而言)若干遮蔽技術，如熟習此項技術者知曉及理解之技術。
如圖1B中所示，電極108之表面110界定開口112之底部。而且，結構104之表面114及矽層106之表面116界定開口112之一第一側壁，且結構104之表面118及矽層106之表面120界定開口112之一第二側壁。雖然圖1B中所示之開口112之側壁彼此平行，但本發明之實施例並不限於此。舉例而言，開口112可具有除圖1B中所示之形狀以外之形狀。
在圖1B中所圖解說明之實施例中，電極108之界定開口112之底部之表面與圖1A中毗鄰於結構104設置之表面係同一表面，例如，表面110係界定開口112之底部之表面且係圖1A中毗鄰於結構104設置之表面。然而，本發明之實施例並不限於此，例如，界定開口112之底部之表面可與圖1A中毗鄰於結構104設置之表面係不同之一表面。舉例而言，可在形成開口112時移除電極108之一部分(例如，圖1A中所示之表面110)，從而曝露電極108之可界定開口112之底部之一不同(例如，新的)表面。
開口112可在側壁之間具有小於或等於35 nm之一寬度(例如，一距離)。此外，開口112可具有大於或等於2:1之一縱橫比(例如，開口之深度與開口之寬度之一比)。舉例而言，開口112可具有約10:1之一縱橫比。如本文中所用，約10:1之一縱橫比可包含在9:1至11:1之一範圍內之縱橫比。此等側壁寬度及/或縱橫比可減小一半導體裝置(例如，記憶體單元)之大小(例如，寬度)，此可增加可形成於一半導體晶圓上之半導體裝置(例如，記憶體單元)之數目。
圖1C圖解說明基板102上之結構104之一示意性剖視圖，其中矽層106在該結構上，且一電阻可變材料122在開口112中。舉例而言，電阻可變材料122可係一相變材料。根據本發明之若干實施例，舉例而言，一相變材料可包含一鍺-銻材料(例如，一Ge-Sb材料)。一相變材料亦可包含一相變硫屬化合物合金(諸如，一鍺-碲材料(例如，一Ge-Te材料))。如本文中所用，帶有連字符之化學組成符號指示包含於一特定混合物或化合物中之元素，且意欲表示涉及所指示元素之所有化學計量數。
如圖1C中所示，電阻可變材料122選擇性地形成(例如，選擇性地沈積)於開口112中。如本文中所用，在開口112中選擇性地形成電阻可變材料122可包含在開口112中形成電阻可變材料122以使得電阻可變材料122不形成於矽層106上，例如，以使得電阻可變材料122專門形成於開口112中。舉例而言，電阻可變材料122可選擇性地形成於開口122中以使得無電阻可變材料形成於矽層106上，例如，以使得開口112係其中形成電阻可變材料122之唯一位置。
另外，在開口112中選擇性地形成電阻可變材料122亦可包含在開口112中形成電阻可變材料122以使得電阻可變材料122覆蓋開口112之底部(例如，電極108之表面110)及開口112之由結構104之表面114及118所界定之側壁部分。舉例而言，在開口112中選擇性地形成電阻可變材料122可包含在開口112中形成電阻可變材料122以使得電阻可變材料122不覆蓋開口112之由矽層106之表面116及120所界定之側壁之部分，如圖1C中所示。
此外，在開口112中選擇性地形成電阻可變材料122亦可包含在開口112中形成電阻可變材料122以使得電阻可變材料122填充開口112之由開口112之底部(例如，電極108之表面110)所形成之部分及開口112之由結構104之表面114及118所界定之側壁部分，如圖1C中所示。選擇性地形成電阻可變材料122以使得電阻可變材料與電極108接觸(如圖1C中所示)可提供至電阻可變材料122之一電接觸。
可在一CVD及/或ALD製程中使用若干反應物(例如，前驅物)在開口112中選擇性地形成(例如，選擇性地沈積)電阻可變材料122。在若干實施例中，使用一ALD製程在開口112中選擇性地形成一Ge-Sb相變材料，該ALD製程包含脒基鍺或胺與氨(NH3
)，及Sb(OR)3
(其中R係烷基)與氨之順序表面反應。亦即，該ALD製程包含以一順序(例如，交替)方式使脒基鍺或胺與氨反應以及使Sb(OR)3
與氨反應。舉例而言，脒基鍺可係諸如GeBAMDN(C22
H46
GeN4
，例如，雙(N,N’-二異丙基-N-丁基脒基)鍺(II))之脒基。舉例而言，胺可係Ge(NR2
)4
，其中R係烷基。舉例而言，胺可係Ge(NCH3
)4
。舉例而言，Sb(OR)3
可係乙氧化銻III(C6
H15
O3
Sb，例如，乙醇銻)。
另外，在若干實施例中，使用一ALD製程在開口112中選擇性地形成一Ge-Te相變材料，該ALD製程包含脒基鍺或胺與氨，及Te(OR)4
(其中R係烷基)與氨之順序表面反應。亦即，該ALD製程包含以一順序(例如，交替)方式使脒基鍺或胺與氨反應以及使Te(OR)4
與氨反應，舉例而言，脒基鍺可係諸如GeBAMDN之脒基(amidinate)。舉例而言，胺可係Ge(NR2
)4
，其中R係烷基。舉例而言，胺可係Ge(NCH3
)4
。舉例而言，Te(OR)4
可係四甲氧基碲化物(Te(OCH3
)4
)。
然而，本發明之實施例並不限於此，且可包含使用其他反應物(諸如，帶有甲氧基、乙氧基、異丙基、正丁氧基及第三丁氧基之Sb及/或Te化合物)來選擇性地形成電阻可變材料122。如熟習此項技術者將瞭解，可藉由若干載體氣體(諸如，N2
、氬(Ar)及/或氦(He))遞送CVD及/或ALD製程中所用之反應物。
根據某些先前方法，使用CVD或ALD在一半導體基板及/或結構中之一開口(例如，圓柱形容器)中形成(例如，沈積)一電阻可變材料。然而，在此等先前方法中，CVD或ALD除了將該電阻可變材料形成於該開口中之外，亦形成於基板及/或結構上成為一保形層，例如，該電阻可變材料並非係選擇性地形成於該開口中。因此，先前方法將採用一額外處理步驟以自該基板及/或結構移除該電阻可變材料(例如，將採用一遮罩以圖案化且移除該電阻可變材料)，以使得該電阻可變材料將專門設置於開口中。根據此等先前方法移除及/或圖案化該電阻可變材料之方法將包含化學機械拋光(CMP)、蝕刻及/或平坦化該電阻可變材料。然而，可在與其中執行CVD或ALD之環境不同之一環境中執行此等方法，例如，根據此等先前方法該電阻可變材料之移除及/或圖案化將涉及自其中執行CVD或ALD之室移除該基板及/或結構。自該CVD或ALD室移除該基板及/或結構可將該電阻可變材料曝露至氧(例如，可氧化該電阻可變材料)，此可不利地影響該電阻可變材料。
相反，根據本發明之若干實施例，可藉由在開口112中選擇性地形成電阻可變材料122來避免電阻可變材料122之移除及/或圖案化，例如，根據本發明之若干實施例，在開口112中形成電阻可變材料122以使得電阻可變材料122不形成於矽層116上。亦即，由於電阻可變材料122專門形成於開口112中，因此避免電阻可變材料122之CMP、蝕刻及/或平坦化。此外，由於不發生電阻可變材料122之移除及/或圖案化，因此避免基板102及/或結構104自其中發生電阻可變材料122之選擇性形成之環境之移除。此外，由於不發生電阻可變材料122之CMP、蝕刻或平坦化，因此避免電阻可變材料122之氧化。防止電阻可變材料122之氧化可係有利的，此乃因電阻可變材料122可對氧敏感，例如，將電阻可變材料122曝露至氧可不利地影響電阻可變材料122。
圖1D圖解說明基板102上之結構104之一示意性剖視圖，其中矽層106在結構104上，電阻可變材料122在開口112中且一帽蓋124在矽層106及電阻可變材料122上。帽蓋124可係一電極(諸如，氮化鈦(TiN)電極)，其可提供至電阻可變材料122之一電接觸。帽蓋124亦可係氧障壁，例如，氧不可能穿過帽蓋124。
如圖1D中所示，帽蓋124形成(例如，沈積)於矽層106及電阻可變材料122上。如熟習此項技術者將瞭解，帽蓋124可以若干方式形成於矽層106及電阻可變材料122上，該等方式包含CVD及ALD，以及其他方法。
在圖1D中所圖解說明之實施例中，形成帽蓋124以使得帽蓋124密封電阻可變材料122。另外，帽蓋124可原位形成於矽層106及電阻可變材料122上。亦即，帽蓋124可在其中發生電阻可變材料122之選擇性形成之同一環境(例如，室)中形成於矽層106及電阻可變材料122上。
原位形成帽蓋124及/或形成帽蓋124以使得帽蓋124密封電阻可變材料122可防止電阻可變材料122之氧化，例如，可防止將電阻可變材料122曝露至氧。防止電阻可變材料122之氧化可係有利的，如先前在本文中所述。另外，原位形成帽蓋124及/或形成帽蓋124以使得帽蓋124密封電阻可變材料122可減少及/或消除至及/或自電阻可變材料122之擴散路徑。
圖1E圖解說明基板102上之結構104之一示意性剖視圖，其中矽層106在結構104上，電阻可變材料122在開口112中且一帽蓋124在矽層106及電阻可變材料122上，其中移除帽蓋124之部分。如熟習此項技術者將瞭解，可以若干方式移除帽蓋124之經移除部分。舉例而言，可藉由蝕刻及/或圖案化帽蓋124來移除帽蓋124之經移除部分。此外，可移除帽蓋124之經移除部分以使得電阻可變材料122保持由帽蓋124密封，如圖1E中所示。亦即，帽蓋124之經移除之部分可包含帽蓋124之(若移除)不影響電阻可變材料122之密封之部分。移除帽蓋124之部分可減小一半導體裝置(例如，記憶體單元)之大小(例如，寬度)，此可增加可形成於一半導體晶圓上之半導體裝置(例如，記憶體單元)之數目。
可或不可原位移除帽蓋124之經移除部分。然而，若不原位移除帽蓋124之經移除部分，則電阻可變材料122將不曝露至氧，此乃因電阻可變材料122已由帽蓋124密封。
圖2係圖解說明根據本發明之若干實施例處理(例如，產生)之一半導體裝置之若干深度處之若干元素之原子百分比之測試結果之一曲線圖200。亦即，曲線圖200圖解說明具有類似於圖1E中所示之示意性剖視圖之一示意性剖視圖之一半導體裝置之若干深度處之若干元素之原子百分比。該半導體裝置在約0 nm至約47 nm之一深度處包含類似於帽蓋124之一帽蓋，且該半導體裝置在約47 nm至約123 nm之一深度處包含類似於電阻可變材料122之電阻可變材料。
如圖2中所示，曲線圖200包含線231、232、233及234。線231表示該半導體裝置之若干深度處之碳之原子百分比(例如，濃度)。線232表示該半導體裝置之若干深度處之氧之原子百分比。線233表示該半導體裝置之若干深度處之氯之原子百分比。線234表示該半導體裝置之若干深度處之銻之原子百分比。
如圖2中所示，在約47 nm至約123 nm之一深度(例如，根據一特定設計規則之包含電阻可變材料之一半導體裝置之深度)處之氧之原子百分比係零。亦即，該電阻可變材料不包含任何氧。該電阻可變材料中缺乏氧可指示在根據本發明之一個或多個實施例之半導體裝置之處理期間該電阻可變材料未曝露至氧。亦即，曲線圖200可表明根據本發明之一個或多個實施例在該半導體裝置之一開口中選擇性地形成該電阻可變材料、原位形成該帽蓋及/或形成該帽蓋以使得該帽蓋密封該電阻可變材料可防止該電阻可變材料之氧化。
本文中闡述用於半導體製程之裝置、方法及系統。半導體製程之若干方法實施例可包含：在一結構上形成一矽層；形成貫穿該矽層而進入該結構內之一開口；及在該開口中選擇性地形成一電阻可變材料以使得該電阻可變材料不形成於該矽層上。
雖然本文中已圖解說明及闡述了具體實施例，但熟習此項技術者將瞭解，經計算以達成相同結果之一配置可替代所示之具體實施例。本發明意欲涵蓋對本發明之各種實施例之修改或改變。應理解，已以一圖解說明性方式而非一限制性方式做出以上說明。在審閱以上說明後，熟習此項技術者將明瞭以上實施例之組合及本文中未具體闡述之其他實施例。本發明之各種實施例之範疇包含其中使用以上結構及方法之其他應用。因此，應參考隨附申請專利範圍連同此等專利申請範圍所授權之等效形式之全部範圍來確定本發明之各種實施例之範疇。
在前述實施方式中，出於簡化本發明之目的，將各種特徵一起集合於一單個實施例中。本發明方法不應解釋為反映本發明之所揭示實施例必須使用比每一請求項中明確陳述之特徵更多之特徵之一意圖。而是，如以下申請專利範圍反映：發明性標的物在於少於一單個所揭示實施例之所有特徵。因此，以下申請專利範圍藉此併入至實施方式中，其中每一請求項獨立地作為一單獨實施例。
102．．．基板
104．．．結構
106．．．矽層
108．．．電極
110．．．表面
112．．．開口
114．．．表面
116．．．表面
118．．．表面
120．．．表面
122．．．電阻可變材料
124．．．帽蓋
圖1A圖解說明一基板上之一結構之一示意性剖視圖，其中一矽層在該結構上；
圖1B圖解說明一基板上之一結構之一示意性剖視圖，其中一矽層在該結構上且一開口貫穿該矽層而進入該結構內；
圖1C圖解闡釋一基板上之一結構之一示意性剖視圖，其中一矽層在該基板上且一電阻可變材料在貫穿該矽層而進入該結構內之一開口中；
圖1D圖解說明一基板上之一結構之一示意性剖視圖，其中一矽層在該基板上、一電阻可變材料在穿過該矽層且至該基板中之一開口中且一帽蓋在該矽層及該電阻可變材料上；
圖1E圖解說明一基板上之一結構之一示意性剖視圖，其中一矽層在該結構上、一電阻可變材料在貫穿該矽層而進入該結構內之一開口中且一帽蓋在該矽層及該電阻可變材料上，其中移除該帽蓋之部分；及
圖2係圖解說明在根據本發明之若干實施例處理之一半導體裝置之若干深度處之若干元素之原子百分比之測試結果之一曲線圖。
102．．．基板
104．．．結構
106．．．矽層
108．．．電極
110．．．表面
114．．．表面
116．．．表面
118．．．表面
120．．．表面
122．．．電阻可變材料
124．．．帽蓋
Claims (17)
- 一種半導體製程之方法，其包括：在一結構上形成一矽材料；形成貫穿該矽材料而進入該結構內之一開口；在該開口中選擇性地形成一電阻可變材料，以使得該電阻可變材料不形成於該矽材料上；及在該電阻可變材料上形成氧障壁。
- 如請求項1之方法，其中形成該氧障壁包含原位密封該電阻可變材料。
- 一種半導體製程之方法，其包括：在一結構上形成一矽材料；形成貫穿該矽材料而進入該結構內之一開口；在該開口中選擇性地形成一電阻可變材料，以使得該電阻可變材料不形成於該矽材料上，其中選擇性地形成該電阻可變材料包含：使脒基鍺與NH3 反應；及使Sb(OR)3 與NH3 反應，其中R係烷基。
- 一種半導體製程之方法，其包括：在一結構上形成一矽材料；形成貫穿該矽材料而進入該結構內之一開口；在該開口中選擇性地形成一電阻可變材料，以使得該電阻可變材料不形成於該矽材料上，其中選擇性地形成該電阻可變材料包含：使脒基鍺與NH3 反應；及 使Te(OR)4 與NH3 反應，其中R係烷基。
- 一種半導體製程之方法，其包括：在一結構上形成一矽材料；形成貫穿該矽材料而進入該結構內之一開口；在該開口中選擇性地形成一電阻可變材料，以使得該電阻可變材料不形成於該矽材料上，其中選擇性地形成該電阻可變材料包含：使Ge(NR2 )4 與NH3 反應；及使Sb(OR)3 與NH3 反應；其中R係烷基。
- 一種半導體製程之方法，其包括：在一結構上形成一矽材料；形成貫穿該矽材料而進入該結構內之一開口；在該開口中選擇性地形成一電阻可變材料，以使得該電阻可變材料不形成於該矽材料上，其中選擇性地形成該電阻可變材料包含：使Ge(NR2 )4 與NH3 反應；及使Te(OR)4 與NH3 反應；其中R係烷基。
- 如請求項1之方法，其中該開口具有小於或等於35nm之一寬度。
- 一種半導體製程之方法，其包括：在一結構上沈積一矽材料；移除該矽材料之一部分及該結構之一部分以在其中形 成一圓柱形容器；在該圓柱形容器中選擇性地沈積一相變材料，以使得無相變材料沈積於該矽材料上；及將一帽蓋原位形成於該相變材料上以便防止該相變材料之氧化，其中該帽蓋係一電極。
- 一種半導體製程之方法，其包括：在一結構上沈積一矽材料；移除該矽材料之一部分及該結構之一部分以在其中形成一圓柱形容器；及在該圓柱形容器中選擇性地沈積一相變材料以使得無相變材料沈積於該矽材料上，其中該相變材料係一Ge-Sb材料。
- 一種半導體製程之方法，其包括：在一結構上沈積一矽材料；移除該矽材料之一部分及該結構之一部分以在其中形成一圓柱形容器；及在該圓柱形容器中選擇性地沈積一相變材料以使得無相變材料沈積於該矽材料上，其中該相變材料係一Ge-Te材料。
- 一種半導體製程之方法，其包括：在一結構上沈積一矽材料；移除該矽材料之一部分及該結構之一部分以在其中形成一圓柱形容器，其中該圓柱形容器具有大於或等於2：1之一縱橫比；及 在該圓柱形容器中選擇性地沈積一相變材料以使得無相變材料沈積於該矽材料上。
- 一種半導體製程之方法，其包括：在一基板上形成一結構，其中該基板包含一電極；在該結構上形成一矽材料；形成穿過該矽材料及該結構之一開口，其中：該電極之一表面界定該開口之與一底部；該結構之一第一表面及該矽材料之一第一表面界定該開口之一第一側壁；且該結構之一第二表面及該矽材料之一第二表面界定該開口之一第二側壁；及在該開口中選擇性地形成一電阻可變材料以使得該電阻可變材料不形成於該矽材料上。
- 如請求項12之方法，其中該方法包含：將一帽蓋原位形成於該電阻可變材料及矽材料上；及移除該帽蓋之在該矽材料上之一部分。
- 如請求項13之方法，其中原位形成該帽蓋包含在其中發生該電阻可變材料之該選擇性形成之一同一室中形成該帽蓋。
- 如請求項12之方法，其中該方法不包含移除該電阻可變材料之任一部分。
- 如請求項12之方法，其中選擇性地形成該電阻可變材料包含選擇性地形成該電阻可變材料以使得該電阻可變材料覆蓋該開口之該底部及該結構之該第一及第二表面但 不覆蓋該矽材料之該第一及第二表面。
- 如請求項12之方法，其中選擇性地形成該電阻可變材料包含選擇性地形成該電阻可變材料以使得該電阻可變材料填充該開口之由該開口之該底部形成之一部分以及該結構之該第一及第二表面。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/419,779 US8003521B2 (en) | 2009-04-07 | 2009-04-07 | Semiconductor processing |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201044659A TW201044659A (en) | 2010-12-16 |
| TWI473311B true TWI473311B (zh) | 2015-02-11 |
Family
ID=42826531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW99108217A TWI473311B (zh) | 2009-04-07 | 2010-03-19 | 半導體製程 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US8003521B2 (zh) |
| EP (1) | EP2417629B1 (zh) |
| JP (1) | JP5316828B2 (zh) |
| KR (1) | KR101320249B1 (zh) |
| CN (2) | CN105304814B (zh) |
| SG (1) | SG175025A1 (zh) |
| TW (1) | TWI473311B (zh) |
| WO (1) | WO2010117405A2 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8124445B2 (en) * | 2010-07-26 | 2012-02-28 | Micron Technology, Inc. | Confined resistance variable memory cell structures and methods |
| US9130162B2 (en) * | 2012-12-20 | 2015-09-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistance variable memory structure and method of forming the same |
| US9520562B2 (en) * | 2013-07-19 | 2016-12-13 | Asm Ip Holding B.V. | Method of making a resistive random access memory |
| US9472757B2 (en) * | 2013-07-19 | 2016-10-18 | Asm Ip Holding B.V. | Method of making a resistive random access memory device |
| US9577192B2 (en) * | 2014-05-21 | 2017-02-21 | Sony Semiconductor Solutions Corporation | Method for forming a metal cap in a semiconductor memory device |
| TWI751406B (zh) * | 2018-03-06 | 2022-01-01 | 美商應用材料股份有限公司 | 形成金屬硫系化物柱體之方法 |
| US10964536B2 (en) * | 2019-02-06 | 2021-03-30 | Micron Technology, Inc. | Formation of an atomic layer of germanium in an opening of a substrate material having a high aspect ratio |
| KR102658258B1 (ko) * | 2019-10-01 | 2024-04-17 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030105455A1 (en) * | 1999-08-18 | 2003-06-05 | Santini John T. | Thermally-activated microchip chemical delivery devices |
| US20080237566A1 (en) * | 2007-03-26 | 2008-10-02 | Samsung Electronics Co., Ltd. | Phase change memory device and method of fabricating the same |
Family Cites Families (73)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6271131B1 (en) * | 1998-08-26 | 2001-08-07 | Micron Technology, Inc. | Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers |
| US6197628B1 (en) * | 1998-08-27 | 2001-03-06 | Micron Technology, Inc. | Ruthenium silicide diffusion barrier layers and methods of forming same |
| US7098503B1 (en) * | 1998-08-27 | 2006-08-29 | Micron Technology, Inc. | Circuitry and capacitors comprising roughened platinum layers |
| US6583022B1 (en) * | 1998-08-27 | 2003-06-24 | Micron Technology, Inc. | Methods of forming roughened layers of platinum and methods of forming capacitors |
| US6323081B1 (en) * | 1998-09-03 | 2001-11-27 | Micron Technology, Inc. | Diffusion barrier layers and methods of forming same |
| US6284655B1 (en) * | 1998-09-03 | 2001-09-04 | Micron Technology, Inc. | Method for producing low carbon/oxygen conductive layers |
| US6218297B1 (en) * | 1998-09-03 | 2001-04-17 | Micron Technology, Inc. | Patterning conductive metal layers and methods using same |
| US6204172B1 (en) * | 1998-09-03 | 2001-03-20 | Micron Technology, Inc. | Low temperature deposition of barrier layers |
| US6218316B1 (en) * | 1998-10-22 | 2001-04-17 | Micron Technology, Inc. | Planarization of non-planar surfaces in device fabrication |
| US6204178B1 (en) * | 1998-12-29 | 2001-03-20 | Micron Technology, Inc. | Nucleation and deposition of PT films using ultraviolet irradiation |
| US6421223B2 (en) * | 1999-03-01 | 2002-07-16 | Micron Technology, Inc. | Thin film structure that may be used with an adhesion layer |
| US6342445B1 (en) | 2000-05-15 | 2002-01-29 | Micron Technology, Inc. | Method for fabricating an SrRuO3 film |
| US6903005B1 (en) * | 2000-08-30 | 2005-06-07 | Micron Technology, Inc. | Method for the formation of RuSixOy-containing barrier layers for high-k dielectrics |
| US6461909B1 (en) * | 2000-08-30 | 2002-10-08 | Micron Technology, Inc. | Process for fabricating RuSixOy-containing adhesion layers |
| US6642567B1 (en) * | 2000-08-31 | 2003-11-04 | Micron Technology, Inc. | Devices containing zirconium-platinum-containing materials and methods for preparing such materials and devices |
| US6660631B1 (en) | 2000-08-31 | 2003-12-09 | Micron Technology, Inc. | Devices containing platinum-iridium films and methods of preparing such films and devices |
| US6569705B2 (en) * | 2000-12-21 | 2003-05-27 | Intel Corporation | Metal structure for a phase-change memory device |
| US6656835B2 (en) | 2001-06-21 | 2003-12-02 | Micron Technology, Inc. | Process for low temperature atomic layer deposition of Rh |
| US7160817B2 (en) * | 2001-08-30 | 2007-01-09 | Micron Technology, Inc. | Dielectric material forming methods |
| US6545287B2 (en) * | 2001-09-07 | 2003-04-08 | Intel Corporation | Using selective deposition to form phase-change memory cells |
| US7105065B2 (en) | 2002-04-25 | 2006-09-12 | Micron Technology, Inc. | Metal layer forming methods and capacitor electrode forming methods |
| US6881260B2 (en) * | 2002-06-25 | 2005-04-19 | Micron Technology, Inc. | Process for direct deposition of ALD RhO2 |
| US7087481B2 (en) * | 2002-08-28 | 2006-08-08 | Micron Technology, Inc. | Systems and methods for forming metal oxides using metal compounds containing aminosilane ligands |
| US7030042B2 (en) * | 2002-08-28 | 2006-04-18 | Micron Technology, Inc. | Systems and methods for forming tantalum oxide layers and tantalum precursor compounds |
| US6861355B2 (en) * | 2002-08-29 | 2005-03-01 | Micron Technology, Inc. | Metal plating using seed film |
| US6830983B2 (en) | 2002-08-29 | 2004-12-14 | Micron Technology, Inc. | Method of making an oxygen diffusion barrier for semiconductor devices using platinum, rhodium, or iridium stuffed with silicon oxide |
| US20040040863A1 (en) * | 2002-08-29 | 2004-03-04 | Micron Technology, Inc. | Systems for electrolytic removal of metals from substrates |
| US6783657B2 (en) * | 2002-08-29 | 2004-08-31 | Micron Technology, Inc. | Systems and methods for the electrolytic removal of metals from substrates |
| US6884691B2 (en) * | 2003-03-18 | 2005-04-26 | Micron Technology, Inc. | Method of forming a substrate having a surface comprising at least one of Pt, Pd, Co and Au in at least one of elemental and alloy forms |
| US6737313B1 (en) * | 2003-04-16 | 2004-05-18 | Micron Technology, Inc. | Surface treatment of an oxide layer to enhance adhesion of a ruthenium metal layer |
| US7115528B2 (en) * | 2003-04-29 | 2006-10-03 | Micron Technology, Inc. | Systems and method for forming silicon oxide layers |
| KR100546406B1 (ko) * | 2004-04-10 | 2006-01-26 | 삼성전자주식회사 | 상변화 메모리 소자 제조 방법 |
| KR100626381B1 (ko) * | 2004-07-19 | 2006-09-20 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
| US7208412B2 (en) * | 2004-08-02 | 2007-04-24 | Micron Technology, Inc. | Method of forming metal oxide and semimetal oxide |
| JP4630019B2 (ja) * | 2004-08-25 | 2011-02-09 | パナソニック株式会社 | 半導体装置の製造方法 |
| US8501523B2 (en) * | 2004-10-28 | 2013-08-06 | Micron Technology, Inc. | Depositing titanium silicon nitride films for forming phase change memories |
| US7364935B2 (en) * | 2004-10-29 | 2008-04-29 | Macronix International Co., Ltd. | Common word line edge contact phase-change memory |
| DE102004061548A1 (de) | 2004-12-21 | 2006-06-29 | Infineon Technologies Ag | Integration von 1T1R-CBRAM-Speicherzellen |
| KR100640620B1 (ko) * | 2004-12-27 | 2006-11-02 | 삼성전자주식회사 | 트윈비트 셀 구조의 ｎｏｒ형 플래쉬 메모리 소자 및 그제조 방법 |
| EP1676934A1 (en) * | 2004-12-30 | 2006-07-05 | STMicroelectronics S.r.l. | Chemical vapor deposition chamber for depositing titanium silicon nitride films for forming phase change memories |
| TWI261356B (en) | 2005-01-03 | 2006-09-01 | Macronix Int Co Ltd | Phase-change multi-level cell and operating method thereof |
| US7078326B1 (en) * | 2005-01-19 | 2006-07-18 | Marsh Eugene P | Nucleation method for atomic layer deposition of cobalt on bare silicon during the formation of a semiconductor device |
| KR100688532B1 (ko) * | 2005-02-14 | 2007-03-02 | 삼성전자주식회사 | 텔루르 전구체, 이를 이용하여 제조된 Ｔｅ-함유 칼코게나이드(ｃｈａｌｃｏｇｅｎｉｄｅ) 박막, 상기 박막의 제조방법 및 상변화 메모리 소자 |
| JP2006269763A (ja) * | 2005-03-24 | 2006-10-05 | Toshiba Corp | 集積回路装置の製造方法 |
| DE602005018744D1 (de) | 2005-04-08 | 2010-02-25 | St Microelectronics Srl | Lateraler Phasenwechselspeicher |
| EP1710807B1 (en) | 2005-04-08 | 2008-11-26 | STMicroelectronics S.r.l. | Phase change memory cell with tubular heater and manufacturing method thereof |
| EP1710324B1 (en) | 2005-04-08 | 2008-12-03 | STMicroelectronics S.r.l. | PVD process and chamber for the pulsed deposition of a chalcogenide material layer of a phase change memory device |
| US20060261441A1 (en) | 2005-05-23 | 2006-11-23 | Micron Technology, Inc. | Process for forming a low carbon, low resistance metal film during the manufacture of a semiconductor device and systems including same |
| US7416994B2 (en) * | 2005-06-28 | 2008-08-26 | Micron Technology, Inc. | Atomic layer deposition systems and methods including metal beta-diketiminate compounds |
| US7473637B2 (en) * | 2005-07-20 | 2009-01-06 | Micron Technology, Inc. | ALD formed titanium nitride films |
| US7575978B2 (en) * | 2005-08-04 | 2009-08-18 | Micron Technology, Inc. | Method for making conductive nanoparticle charge storage element |
| JP4364180B2 (ja) * | 2005-08-17 | 2009-11-11 | 株式会社東芝 | 集積回路装置の製造方法 |
| US7394088B2 (en) * | 2005-11-15 | 2008-07-01 | Macronix International Co., Ltd. | Thermally contained/insulated phase change memory device and method (combined) |
| US7459717B2 (en) | 2005-11-28 | 2008-12-02 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
| KR100713809B1 (ko) | 2006-02-21 | 2007-05-02 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
| US20070252127A1 (en) | 2006-03-30 | 2007-11-01 | Arnold John C | Phase change memory element with a peripheral connection to a thin film electrode and method of manufacture thereof |
| US20070243491A1 (en) * | 2006-04-18 | 2007-10-18 | Wu Wei E | Method of making a semiconductor with a high transmission CVD silicon nitride phase shift mask |
| KR100717286B1 (ko) * | 2006-04-21 | 2007-05-15 | 삼성전자주식회사 | 상변화 물질층의 형성 방법과, 그 방법을 이용한 상변화기억 소자의 형성 방법 및 상변화 기억 소자 |
| KR100748557B1 (ko) | 2006-05-26 | 2007-08-10 | 삼성전자주식회사 | 상변화 메모리 장치 |
| US7663909B2 (en) * | 2006-07-10 | 2010-02-16 | Qimonda North America Corp. | Integrated circuit having a phase change memory cell including a narrow active region width |
| KR100861296B1 (ko) | 2006-09-27 | 2008-10-01 | 주식회사 하이닉스반도체 | 컨파인드 셀 구조를 갖는 상변환 기억 소자 및 그의제조방법 |
| US20080090400A1 (en) | 2006-10-17 | 2008-04-17 | Cheek Roger W | Self-aligned in-contact phase change memory device |
| CN101495672B (zh) | 2006-11-02 | 2011-12-07 | 高级技术材料公司 | 对于金属薄膜的cvd/ald有用的锑及锗复合物 |
| US7718989B2 (en) | 2006-12-28 | 2010-05-18 | Macronix International Co., Ltd. | Resistor random access memory cell device |
| US7456460B2 (en) | 2007-01-29 | 2008-11-25 | International Business Machines Corporation | Phase change memory element and method of making the same |
| US8083953B2 (en) * | 2007-03-06 | 2011-12-27 | Micron Technology, Inc. | Registered structure formation via the application of directed thermal energy to diblock copolymer films |
| US8124541B2 (en) * | 2007-04-04 | 2012-02-28 | Micron Technology, Inc. | Etchant gas and a method for removing material from a late transition metal structure |
| US8294139B2 (en) | 2007-06-21 | 2012-10-23 | Micron Technology, Inc. | Multilayer antireflection coatings, structures and devices including the same and methods of making the same |
| US20080272355A1 (en) * | 2007-05-04 | 2008-11-06 | Samsung Electronics Co., Ltd. | Phase change memory device and method for forming the same |
| KR101458953B1 (ko) * | 2007-10-11 | 2014-11-07 | 삼성전자주식회사 | Ｇｅ（Ⅱ）소오스를 사용한 상변화 물질막 형성 방법 및상변화 메모리 소자 제조 방법 |
| JP5650880B2 (ja) * | 2007-10-31 | 2015-01-07 | アドバンスド テクノロジー マテリアルズ，インコーポレイテッド | 非晶質Ｇｅ／Ｔｅ蒸着方法 |
| US7671355B2 (en) | 2008-03-24 | 2010-03-02 | United Microelectronics Corp. | Method of fabricating a phase change memory and phase change memory |
| US8283650B2 (en) | 2009-08-28 | 2012-10-09 | International Business Machines Corporation | Flat lower bottom electrode for phase change memory cell |
-
2009
- 2009-04-07 US US12/419,779 patent/US8003521B2/en not_active Expired - Fee Related
-
2010
- 2010-03-11 EP EP20100761952 patent/EP2417629B1/en not_active Not-in-force
- 2010-03-11 CN CN201510695614.0A patent/CN105304814B/zh active Active
- 2010-03-11 SG SG2011071750A patent/SG175025A1/en unknown
- 2010-03-11 KR KR1020117026050A patent/KR101320249B1/ko active IP Right Grant
- 2010-03-11 WO PCT/US2010/000733 patent/WO2010117405A2/en active Application Filing
- 2010-03-11 CN CN2010800146713A patent/CN102369599A/zh active Pending
- 2010-03-11 JP JP2012503411A patent/JP5316828B2/ja active Active
- 2010-03-19 TW TW99108217A patent/TWI473311B/zh active
-
2011
- 2011-07-26 US US13/190,879 patent/US8455296B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030105455A1 (en) * | 1999-08-18 | 2003-06-05 | Santini John T. | Thermally-activated microchip chemical delivery devices |
| US20080237566A1 (en) * | 2007-03-26 | 2008-10-02 | Samsung Electronics Co., Ltd. | Phase change memory device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5316828B2 (ja) | 2013-10-16 |
| US20110281414A1 (en) | 2011-11-17 |
| KR20110132628A (ko) | 2011-12-08 |
| CN105304814A (zh) | 2016-02-03 |
| TW201044659A (en) | 2010-12-16 |
| US8455296B2 (en) | 2013-06-04 |
| WO2010117405A2 (en) | 2010-10-14 |
| KR101320249B1 (ko) | 2013-10-22 |
| EP2417629B1 (en) | 2015-04-22 |
| CN102369599A (zh) | 2012-03-07 |
| WO2010117405A3 (en) | 2010-12-16 |
| EP2417629A4 (en) | 2012-12-26 |
| CN105304814B (zh) | 2020-08-04 |
| JP2012523116A (ja) | 2012-09-27 |
| US8003521B2 (en) | 2011-08-23 |
| SG175025A1 (en) | 2011-11-28 |
| EP2417629A2 (en) | 2012-02-15 |
| US20100255653A1 (en) | 2010-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI473311B (zh) | 半導體製程 | |
| KR101622327B1 (ko) | 상변화 메모리 소자들에서 전극들의 기상 제조 방법들 | |
| KR100791477B1 (ko) | 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법 | |
| KR102022821B1 (ko) | 메모리 애플리케이션들을 위한 금속 산화물 재료들의 원자층 증착 | |
| KR100695168B1 (ko) | 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법 | |
| JP2006080523A (ja) | アンチモン前駆体、相変化メモリ素子およびその製造方法 | |
| US20070054475A1 (en) | Method of forming a phase changeable material layer, a method of manufacturing a phase changeable memory unit, and a method of manufacturing a phase changeable semiconductor memory device | |
| US10833263B2 (en) | Current compliance layers and memory arrays comprising thereof | |
| TW200822355A (en) | Germanium compound, semiconductor device fabricated using the same, and methods of forming the same | |
| US8785239B2 (en) | Methods of depositing antimony-comprising phase change material onto a substrate and methods of forming phase change memory circuitry | |
| JP2008103731A (ja) | 相変化メモリ素子の製造方法及びこれに適用された相変化層の形成方法 | |
| US20080194106A1 (en) | Method of forming a titanium aluminum nitride layer and method of manufacturing a phase-change memory device using the same | |
| KR20130109243A (ko) | 다이오드 구조를 포함하는 반도체 구조 및 반도체 장치 및 그의 형성 방법 | |
| KR101169395B1 (ko) | 상변화층의 표면처리공정을 포함하는 상변화 메모리 소자의제조방법 | |
| JP2011077526A (ja) | 相変化メモリ素子 | |
| US8716060B2 (en) | Confined resistance variable memory cell structures and methods | |
| JP2024510675A (ja) | カルコゲナイド材料の封止層 |