CN102369599A - 半导体处理 - Google Patents

半导体处理 Download PDF

Info

Publication number
CN102369599A
CN102369599A CN2010800146713A CN201080014671A CN102369599A CN 102369599 A CN102369599 A CN 102369599A CN 2010800146713 A CN2010800146713 A CN 2010800146713A CN 201080014671 A CN201080014671 A CN 201080014671A CN 102369599 A CN102369599 A CN 102369599A
Authority
CN
China
Prior art keywords
resistance
variable material
silicon layer
opening
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800146713A
Other languages
English (en)
Inventor
尤金·P·马什
蒂莫西·A·奎克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN201510695614.0A priority Critical patent/CN105304814B/zh
Publication of CN102369599A publication Critical patent/CN102369599A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本文中描述用于半导体处理的装置、方法及系统。若干个半导体处理方法实施例可包含：在结构上形成硅层；形成穿过所述硅层且进入到所述结构中的开口；及在所述开口中选择性地形成电阻可变材料以使得所述电阻可变材料不形成于所述硅层上。

Description

半导体处理
技术领域
本发明大体来说涉及半导体存储器装置、方法及系统，且更特定来说，涉及用于半导体处理的装置、方法及系统。
背景技术
通常将存储器装置提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、快闪存储器及电阻可变存储器，以及其它存储器。
电阻可变存储器的类型包含可编程导体存储器、相变随机存取存储器(PCRAM)及电阻式随机存取存储器(RRAM)，以及其它存储器。PCRAM存储器装置的物理布局可类似于DRAM装置的物理布局，其中DRAM单元的电容器由相变材料(例如，锗锑碲化物(GST))取代。举例来说，RRAM存储器装置的物理布局可包含若干个存储器单元，所述存储器单元包含可变电阻器薄膜(例如，巨磁阻材料)，所述可变电阻器薄膜可连接到存取装置(例如，二极管、场效晶体管(FET)或双极结晶体管(BJT))。
PCRAM装置的存储器单元材料(例如，GST)可以非晶较高电阻状态或结晶较低电阻状态存在。PCRAM单元的电阻状态可通过向所述单元施加能量源(例如，电流脉冲或光脉冲，以及其它能量源)来变更。举例来说，PCRAM单元的电阻状态可通过用编程电流加热所述单元来变更。此导致将PCRAM单元编程为特定电阻状态，其可对应于数据状态。在二进制系统中，举例来说，非晶较高电阻状态可对应于数据状态1，且结晶较低电阻状态可对应于数据状态0。然而，可颠倒对这些对应数据状态的选择，即，在其它二进制系统中，非晶较高电阻状态可对应于数据状态0，且结晶较低电阻状态可对应于数据状态1。RRAM单元(例如，可变电阻器薄膜)的电阻状态可通过跨越所述膜施加正及/或负电脉冲而增加及/或减小。此可导致将RRAM单元编程为特定电阻状态。
用于处理(例如，制作)存储器(例如，电阻可变存储器)的方法可包含化学气相沉积(CVD)及原子层沉积(ALD)，以及其它方法。CVD可包含在室中混合若干个反应物以形成材料(例如，电阻可变材料)，其随后跨越若干个半导体结构及/或衬底的经暴露表面沉积。ALD可包含通过在室中重复地沉积单原子层来形成材料薄膜。举例来说，ALD可包含个别地沉积若干个反应物(例如，前驱物)，所述反应物原位反应以跨越若干个半导体结构及/或衬底形成所期望材料(例如，电阻可变材料)膜。
更具体来说，ALD可包含在室中引入第一反应物，所述第一反应物与若干个结构及/或衬底反应以跨越所述结构及/或衬底形成自限制层。在形成所述层之后，可从所述室排空多余的第一反应物，且随后可在所述室中引入第二反应物。所述第二反应物可与所述层反应以将所述层转换成所述结构及/或衬底上方的所期望材料(例如，电阻可变材料)层。
发明内容
附图说明
图1A图解说明衬底上的结构的示意性横截面视图，其中硅层位于所述结构上。
图1B图解说明衬底上的结构的示意性横截面视图，其中硅层位于所述结构上且开口穿过所述硅层且进入到所述结构中。
图1C图解说明衬底上的结构的示意性横截面视图，其中硅层位于所述衬底上且电阻可变材料位于穿过所述硅层且进入到所述结构中的开口中。
图1D图解说明衬底上的结构的示意性横截面视图，其中硅层位于所述衬底上、电阻可变材料位于穿过所述硅层且进入到所述结构中的开口中且帽盖位于所述硅层及所述电阻可变材料上。
图1E图解说明衬底上的结构的示意性横截面视图，其中硅层位于所述结构上、电阻可变材料位于穿过所述硅层且进入到所述结构中的开口中且帽盖位于所述硅层及所述电阻可变材料上，其中移除所述帽盖的若干个部分。
图2是图解说明在根据本发明的若干个实施例处理的半导体装置的若干个深度处的若干个元素的原子百分比的测试结果的曲线图。
具体实施方式
本文中描述用于半导体处理的装置、方法及系统。若干个半导体处理方法实施例可包含：在结构上形成硅层；形成穿过所述硅层且进入到所述结构中的开口；及在所述开口中选择性地形成电阻可变材料以使得所述电阻可变材料不形成于所述硅层上。
在本发明的以下详细说明中，参考形成本发明的一部分的随附图式，且在所述图式中以图解说明方式显示可如何实践本发明的若干个实施例。充分详细地描述这些实施例以使所属领域的技术人员能够实践本发明的一个或一个以上实施例，且应理解，可利用其它实施例且可在不背离本发明的范围的情况下做出过程、电、或机械改变。
如将了解，可添加、互换及/或消除本文中各种实施例中所示的元件以便提供本发明的若干个额外实施例。另外，如将了解，图中所提供的元件的比例及相对标尺是打算图解说明本发明的实施例而不应视为具有限制意义。
如本文中所用，“若干个”某物可指一个或一个以上此类事物。举例来说，若干个存储器装置可指一个或一个以上存储器装置。
图1A图解说明衬底102上的结构104的示意性横截面视图，其中硅层106位于结构104上。衬底102可为例如基底半导体层的半导体衬底(例如，半导电晶片上的下伏硅材料层)及/或其上形成有若干个结构、层及/或区域的半导体衬底。举例来说，衬底102可为二氧化硅(SiO2)。然而，本发明的实施例并不限于此。举例来说，衬底102不必为基于硅的。衬底102也可包含半导电晶片，例如，衬底102可为半导电晶片的一部分。
在图1A中所图解说明的实施例中，显示结构104形成(例如，沉积)于衬底102上。如所属领域的技术人员将了解，结构104可以若干种方式形成于衬底102上，所述方式包含化学气相沉积(CVD)及原子层沉积(ALD)，以及其它方法。举例来说，结构104可为形成于衬底102上的氮化硅(Si3N4)堆叠。然而，本发明的实施例并不限于此。举例来说，在若干个实施例中，结构104可为半导体衬底(例如，衬底102)的一部分(例如，层或区域)。结构104也可包含若干个层或区域，例如，结构104可包含若干种不同材料。
如图1A中所示，硅层106形成(例如，沉积)于结构104上。举例来说，硅层106可为薄硅膜。如所属领域的技术人员将了解，硅层106可以若干种方式形成于结构104上，所述方式包含CVD及ALD，以及其它方法。
在图1A中所图解说明的实施例中，衬底102包含电极108。如所属领域的技术人员将了解，电极108可在结构104形成于衬底102上之前形成于衬底102中。电极108包含邻近于结构104设置的表面110。
图1B图解说明衬底102上的结构104的示意性横截面视图，其中硅层106位于结构104上且开口(例如，圆柱形容器)112穿过硅层106且进入到结构104中。可通过移除硅层106及结构104的一部分来形成开口112。移除硅层106及结构104的所述部分(例如，形成开口112)可包含(举例来说)若干种遮蔽技术，如所属领域的技术人员知晓及理解的技术。
如图1B中所示，电极108的表面110界定开口112的底部。此外，结构104的表面114及硅层106的表面116界定开口112的第一侧壁，且结构104的表面118及硅层106的表面120界定开口112的第二侧壁。虽然图1B中所示的开口112的侧壁彼此平行，但本发明的实施例并不限于此。举例来说，开口112可具有除图1B中所示的形状以外的形状。
在图1B中所图解说明的实施例中，电极108的界定开口112的底部的表面与图1A中邻近于结构104设置的表面为同一表面，例如，表面110为界定开口112的底部的表面且为图1A中邻近于结构104设置的表面。然而，本发明的实施例并不限于此，例如，界定开口112的底部的表面可与图1A中邻近于结构104设置的表面是不同的表面。举例来说，可在形成开口112时移除电极108的一部分(例如，图1A中所示的表面110)，从而暴露电极108的可界定开口112的底部的不同(例如，新的)表面。
开口112可具有小于或等于35nm的宽度(例如，在侧壁之间的距离)。此外，开口112可具有大于或等于2∶1的纵横比(例如，开口的深度与开口的宽度的比)。举例来说，开口112可具有约10∶1的纵横比。如本文中所用，约10∶1的纵横比可包含在9∶1到11∶1的范围内的纵横比。此类侧壁宽度及/或纵横比可减小半导体装置(例如，存储器单元)的大小(例如，宽度)，此可增加可形成于半导体晶片上的半导体装置(例如，存储器单元)的数目。
图1C图解说明衬底102上的结构104的示意性横截面视图，其中硅层106位于所述结构上，且电阻可变材料122位于开口112中。举例来说，电阻可变材料122可为相变材料。根据本发明的若干个实施例，举例来说，相变材料可包含锗-锑材料(例如，Ge-Sb材料)。相变材料也可包含相变硫属化物合金(例如，锗-碲材料(例如，Ge-Te材料))。如本文中所用，带有连字符的化学组成符号指示包含于特定混合物或化合物中的元素，且打算表示涉及所指示元素的所有化学计量数。
如图1C中所示，电阻可变材料122选择性地形成(例如，选择性地沉积)于开口112中。如本文中所用，在开口112中选择性地形成电阻可变材料122可包含在开口112中形成电阻可变材料122以使得电阻可变材料122不形成于硅层106上，例如，以使得电阻可变材料122唯独形成于开口112中。举例来说，电阻可变材料122可选择性地形成于开口122中以使得无电阻可变材料形成于硅层106上，例如，以使得开口112是其中形成电阻可变材料122的唯一位置。
另外，在开口112中选择性地形成电阻可变材料122也可包含在开口112中形成电阻可变材料122以使得电阻可变材料122覆盖开口112的底部(例如，电极108的表面110)及开口112侧壁的由结构104的表面114及118所界定的部分。举例来说，在开口112中选择性地形成电阻可变材料122可包含在开口112中形成电阻可变材料122以使得电阻可变材料122不覆盖开口112侧壁的由硅层106的表面116及120所界定的部分，如图1C中所示。
此外，在开口112中选择性地形成电阻可变材料122也可包含在开口112中形成电阻可变材料122以使得电阻可变材料122填充开口112的由开口112的底部(例如，电极108的表面110)所形成的部分及开口112侧壁的由结构104的表面114及118所界定的部分，如图1C中所示。选择性地形成电阻可变材料122以使得电阻可变材料与电极108接触(如图1C中所示)可提供到电阻可变材料122的电接触。
可在CVD及/或ALD工艺中使用若干种反应物(例如，前驱物)在开口112中选择性地形成(例如，选择性地沉积)电阻可变材料122。在若干个实施例中，使用ALD工艺在开口112中选择性地形成Ge-Sb相变材料，所述ALD工艺包含脒基锗或胺与氨(NH3)，及Sb(OR)3(其中R为烷基)与氨的顺序表面反应。即，所述ALD处理包含以顺序(例如，交替)方式使脒基锗或胺与氨反应及使Sb(OR)3与氨反应。举例来说，脒基锗可为例如GeBAMDN(C22H46GeN4，例如，双(N，N’-二异丙基-N-丁基脒基)锗(II))的脒基。举例来说，胺可为Ge(NR2)4，其中R为烷基。举例来说，胺可为Ge(NCH3)4。举例来说，Sb(OR)3可为乙氧化锑III(C6H15O3Sb，例如，乙醇锑)。
另外，在若干个实施例中，使用ALD工艺在开口112中选择性地形成Ge-Te相变材料，所述ALD工艺包含脒基锗或胺与氨，及Te(OR)4(其中R为烷基)与氨的顺序表面反应。即，所述ALD工艺包含以顺序(例如，交替)方式使脒基锗或胺与氨反应及使Te(OR)4与氨反应。举例来说，脒基锗可为例如GeBAMDN的脒基(amidinate)。举例来说，胺可为Ge(NR2)4，其中R为烷基。举例来说，胺可为Ge(NCH3)4。举例来说，Te(OR)4可为四甲氧基碲化物(Te(OCH3)4)。
然而，本发明的实施例并不限于此，且可包含使用其它反应物(例如，带有甲氧基、乙氧基、异丙基、正丁氧基及第三丁氧基的Sb及/或Te化合物)来选择性地形成电阻可变材料122。如所属领域的技术人员将了解，可通过若干种载体气体(例如，N2、氩(Ar)及/或氦(He))递送CVD及/或ALD工艺中所用的反应物。
根据某些先前方法，使用CVD或ALD在半导体衬底及/或结构中的开口(例如，圆柱形容器)中形成(例如，沉积)电阻可变材料。然而，在此类先前方法中，除了将所述电阻可变材料形成于所述开口中之外，CVD或ALD还将导致将所述电阻可变材料形成于衬底及/或结构上成为保形层，例如，所述电阻可变材料并非选择性地形成于所述开口中。因此，先前方法将采用额外处理步骤从所述衬底及/或结构移除所述电阻可变材料(例如，将采用掩模图案化且移除所述电阻可变材料)，以使得所述电阻可变材料将唯独设置于开口中。根据此类先前方法移除及/或图案化所述电阻可变材料的方法将包含化学机械抛光(CMP)、蚀刻及/或平面化所述电阻可变材料。然而，可在与其中执行CVD或ALD的环境不同的环境中执行此类方法，例如，根据此类先前方法的所述电阻可变材料的移除及/或图案化将涉及从其中执行CVD或ALD的室移除所述衬底及/或结构。从所述CVD或ALD室移除所述衬底及/或结构可将所述电阻可变材料暴露于氧(例如，可氧化所述电阻可变材料)，此可不利地影响所述电阻可变材料。
相反，根据本发明的若干个实施例，可通过在开口112中选择性地形成电阻可变材料122来避免电阻可变材料122的移除及/或图案化，例如，根据本发明的若干个实施例，在开口112中形成电阻可变材料122以使得电阻可变材料122不形成于硅层116上。即，由于电阻可变材料122唯独形成于开口112中，因此避免电阻可变材料122的CMP、蚀刻及/或平面化。此外，由于不发生电阻可变材料122的移除及/或图案化，因此避免衬底102及/或结构104从其中发生电阻可变材料122的选择性形成的环境的移除。此外，由于不发生电阻可变材料122的CMP、蚀刻或平面化，因此避免电阻可变材料122的氧化。防止电阻可变材料122的氧化可为有利的，此乃因电阻可变材料122可对氧敏感，例如，将电阻可变材料122暴露于氧可不利地影响电阻可变材料122。
图1D图解说明衬底102上的结构104的示意性横截面视图，其中硅层106位于结构104上，电阻可变材料122位于开口112中且帽盖124位于硅层106及电阻可变材料122上。帽盖124可为电极(例如，氮化钛(TiN)电极)，其可提供到电阻可变材料122的电接触。帽盖124也可为氧阻隔层，例如，氧不能穿过帽盖124。
如图1D中所示，帽盖124形成(例如，沉积)于硅层106及电阻可变材料122上。如所属领域的技术人员将了解，帽盖124可以若干种方式形成于硅层106及电阻可变材料122上，所述方式包含CVD及ALD，以及其它方法。
在图1D中所图解说明的实施例中，形成帽盖124以使得帽盖124密封电阻可变材料122。另外，帽盖124可原位形成于硅层106及电阻可变材料122上。即，帽盖124可在其中发生电阻可变材料122的选择性形成的同一环境(例如，室)中形成于硅层106及电阻可变材料122上。
原位形成帽盖124及/或形成帽盖124以使得帽盖124密封电阻可变材料122可防止电阻可变材料122的氧化，例如，可防止电阻可变材料122暴露于氧。防止电阻可变材料122的氧化可为有利的，如先前在本文中所述。另外，原位形成帽盖124及/或形成帽盖124以使得帽盖124密封电阻可变材料122可减少及/或消除来往于电阻可变材料122的扩散路径。
图1E图解说明衬底102上的结构104的示意性横截面视图，其中硅层106位于结构104上，电阻可变材料122位于开口112中且帽盖124位于硅层106及电阻可变材料122上，其中移除帽盖124的若干个部分。如所属领域的技术人员将了解，可以若干种方式移除帽盖124的经移除部分。举例来说，可通过蚀刻及/或图案化帽盖124来移除帽盖124的经移除部分。此外，可移除帽盖124的经移除部分以使得电阻可变材料122保持由帽盖124密封，如图1E中所示。即，帽盖124的被移除的部分可包含帽盖124的(如果移除)不影响电阻可变材料122的密封的若干个部分。移除帽盖124的若干个部分可减小半导体装置(例如，存储器单元)的大小(例如，宽度)，此可增加可形成于半导体晶片上的半导体装置(例如，存储器单元)的数目。
可原位移除或可不原位移除帽盖124的经移除部分。然而，如果不原位移除帽盖124的经移除部分，那么电阻可变材料122将不暴露于氧，这是因为电阻可变材料122已由帽盖124密封。
图2是图解说明在根据本发明的若干个实施例处理(例如，形成)的半导体装置的若干个深度处的若干个元素的原子百分比的测试结果的曲线图200。即，曲线图200图解说明在具有类似于图1E中所示的示意性横截面视图的示意性横截面视图的半导体装置的若干个深度处的若干个元素的原子百分比。所述半导体装置在约0nm到约47nm的深度处包含类似于帽盖124的帽盖，且所述半导体装置在约47nm到约123nm的深度处包含类似于电阻可变材料122的电阻可变材料。
如图2中所示，曲线图200包含线231、232、233及234。线231表示在所述半导体装置的若干个深度处的碳的原子百分比(例如，浓度)。线232表示在所述半导体装置的若干个深度处的氧的原子百分比。线233表示在所述半导体装置的若干个深度处的氯的原子百分比。线234表示在所述半导体装置的若干个深度处的锑的原子百分比。
如图2中所示，在约47nm到约123nm的深度(例如，根据包含电阻可变材料的特定设计规则的半导体装置的深度)处的氧的原子百分比为零。即，所述电阻可变材料不包含任何氧。所述电阻可变材料中缺少氧可指示在根据本发明的一个或一个以上实施例的半导体装置的处理期间所述电阻可变材料不暴露于氧。即，曲线图200可表明根据本发明的一个或一个以上实施例在所述半导体装置的开口中选择性地形成所述电阻可变材料、原位形成所述帽盖及/或形成所述帽盖以使得所述帽盖密封所述电阻可变材料可防止所述电阻可变材料的氧化。
结论
本文中描述用于半导体处理的装置、方法及系统。若干个半导体处理方法实施例可包含：在结构上形成硅层；形成穿过所述硅层且进入到所述结构中的开口；及在所述开口中选择性地形成电阻可变材料以使得所述电阻可变材料不形成于所述硅层上。
虽然本文中已图解说明及描述了具体实施例，但所属领域的技术人员将了解，经计算以实现相同结果的布置可替代所示的具体实施例。本发明打算涵盖本发明的各种实施例的修改或改变。应理解，已以说明性方式而非限制性方式做出以上说明。在审阅以上说明后，所属领域的技术人员将明了以上实施例的组合及本文中未具体描述的其它实施例。本发明的各种实施例的范围包含其中使用以上结构及方法的其它应用。因此，应参考以上权利要求书连同权利要求书所授权的等效内容的全部范围来确定本发明的各种实施例的范围。
在前述实施方式中，出于简化本发明的目的，将各种特征一起集合于单个实施例中。本发明方法不应解释为反映本发明的所揭示实施例必须使用比每一权利要求中明确陈述的特征更多的特征的意图。而是，如以上权利要求书反映：发明性标的物在于少于单个所揭示实施例的所有特征。因此，以下权利要求书借此并入到实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (20)

1.一种半导体处理方法，其包括：
在结构上形成硅层；
形成穿过所述硅层且进入到所述结构中的开口；及
在所述开口中选择性地形成电阻可变材料以使得所述电阻可变材料不形成于所述硅层上。
2.根据权利要求1所述的方法，其中所述方法包含在所述电阻可变材料上形成氧阻隔层。
3.根据权利要求2所述的方法，其中形成所述氧阻隔层包含原位密封所述电阻可变材料。
4.根据权利要求1所述的方法，其中选择性地形成所述电阻可变材料包含：
使脒基锗与NH3反应；及
使Sb(OR)3与NH3反应，其中R为烷基。
5.根据权利要求1所述的方法，其中选择性地形成所述电阻可变材料包含：
使脒基锗与NH3反应；及
使Te(OR)4与NH3反应，其中R为烷基。
6.根据权利要求1所述的方法，其中选择性地形成所述电阻可变材料包含：
使Ge(NR2)4与NH3反应；及
使Sb(OR)3与NH3反应；
其中R为烷基。
7.根据权利要求1所述的方法，其中选择性地形成所述电阻可变材料包含：
使Ge(NR2)4与NH3反应；及
使Te(OR)4与NH3反应；
其中R为烷基。
8.根据权利要求1到7中任一权利要求所述的方法，其中所述开口具有小于或等于35nm的宽度。
9.一种半导体处理方法，其包括：
在结构上沉积硅层；
移除所述硅层的一部分及所述结构的一部分以在其中形成圆柱形容器；及
在所述圆柱形容器中选择性地沉积相变材料以使得无相变材料沉积在所述硅层上。
10.根据权利要求9所述的方法，其中所述方法包含在所述相变材料上原位形成帽盖以便防止所述相变材料的氧化。
11.根据权利要求10所述的方法，其中所述帽盖为电极。
12.根据权利要求9所述的方法，其中所述相变材料为Ge-Sb材料。
13.根据权利要求9所述的方法，其中所述相变材料为Ge-Te材料。
14.根据权利要求9到13中任一权利要求所述的方法，其中所述圆柱形容器具有大于或等于2∶1的纵横比。
15.一种半导体处理方法，其包括：
在衬底上形成结构，其中所述衬底包含电极；
在所述结构上形成硅层；
形成穿过所述硅层及所述结构的开口，其中：
所述电极的表面界定所述开口的底部；
所述结构的第一表面及所述硅层的第一表面界定所述开口的第一侧壁；且
所述结构的第二表面及所述硅层的第二表面界定所述开口的第二侧壁；及
在所述开口中选择性地形成电阻可变材料以使得所述电阻可变材料不形成于所述硅层上。
16.根据权利要求15所述的方法，其中所述方法包含：
在所述电阻可变材料及硅层上原位形成帽盖；及
移除所述帽盖的位于所述硅层上的一部分。
17.根据权利要求16所述的方法，其中原位形成所述帽盖包含在其中发生所述电阻可变材料的所述选择性形成的同一室中形成所述帽盖。
18.根据权利要求15所述的方法，其中所述方法不包含移除所述电阻可变材料的任一部分。
19.根据权利要求15所述的方法，其中选择性地形成所述电阻可变材料包含选择性地形成所述电阻可变材料以使得所述电阻可变材料覆盖所述开口的所述底部及所述结构的所述第一及第二表面但不覆盖所述硅层的所述第一及第二表面。
20.根据权利要求15到19中任一权利要求所述的方法，其中选择性地形成所述电阻可变材料包含选择性地形成所述电阻可变材料以使得所述电阻可变材料填充所述开口的由所述开口的所述底部以及所述结构的所述第一及第二表面形成的一部分。
CN2010800146713A 2009-04-07 2010-03-11 半导体处理 Pending CN102369599A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510695614.0A CN105304814B (zh) 2009-04-07 2010-03-11 半导体处理

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/419,779 2009-04-07
US12/419,779 US8003521B2 (en) 2009-04-07 2009-04-07 Semiconductor processing
PCT/US2010/000733 WO2010117405A2 (en) 2009-04-07 2010-03-11 Semiconductor processing

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510695614.0A Division CN105304814B (zh) 2009-04-07 2010-03-11 半导体处理

Publications (1)

Publication Number Publication Date
CN102369599A true CN102369599A (zh) 2012-03-07

Family

ID=42826531

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2010800146713A Pending CN102369599A (zh) 2009-04-07 2010-03-11 半导体处理
CN201510695614.0A Active CN105304814B (zh) 2009-04-07 2010-03-11 半导体处理

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510695614.0A Active CN105304814B (zh) 2009-04-07 2010-03-11 半导体处理

Country Status (8)

Country Link
US (2) US8003521B2 (zh)
EP (1) EP2417629B1 (zh)
JP (1) JP5316828B2 (zh)
KR (1) KR101320249B1 (zh)
CN (2) CN102369599A (zh)
SG (1) SG175025A1 (zh)
TW (1) TWI473311B (zh)
WO (1) WO2010117405A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8124445B2 (en) * 2010-07-26 2012-02-28 Micron Technology, Inc. Confined resistance variable memory cell structures and methods
US9130162B2 (en) * 2012-12-20 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
US9472757B2 (en) * 2013-07-19 2016-10-18 Asm Ip Holding B.V. Method of making a resistive random access memory device
US9520562B2 (en) * 2013-07-19 2016-12-13 Asm Ip Holding B.V. Method of making a resistive random access memory
US9577192B2 (en) * 2014-05-21 2017-02-21 Sony Semiconductor Solutions Corporation Method for forming a metal cap in a semiconductor memory device
TWI751406B (zh) * 2018-03-06 2022-01-01 美商應用材料股份有限公司 形成金屬硫系化物柱體之方法
US10964536B2 (en) * 2019-02-06 2021-03-30 Micron Technology, Inc. Formation of an atomic layer of germanium in an opening of a substrate material having a high aspect ratio
KR102658258B1 (ko) * 2019-10-01 2024-04-17 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030105455A1 (en) * 1999-08-18 2003-06-05 Santini John T. Thermally-activated microchip chemical delivery devices
US20070246743A1 (en) * 2006-04-21 2007-10-25 Sung-Lae Cho Method of forming a phase change material layer, method of forming a phase change memory device using the same, and a phase change memory device so formed
WO2008057616A2 (en) * 2006-11-02 2008-05-15 Advanced Technology Materials, Inc. Antimony and germanium complexes useful for cvd/ald of metal thin films
US20080237566A1 (en) * 2007-03-26 2008-10-02 Samsung Electronics Co., Ltd. Phase change memory device and method of fabricating the same

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271131B1 (en) 1998-08-26 2001-08-07 Micron Technology, Inc. Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers
US6197628B1 (en) 1998-08-27 2001-03-06 Micron Technology, Inc. Ruthenium silicide diffusion barrier layers and methods of forming same
US7098503B1 (en) 1998-08-27 2006-08-29 Micron Technology, Inc. Circuitry and capacitors comprising roughened platinum layers
US6583022B1 (en) 1998-08-27 2003-06-24 Micron Technology, Inc. Methods of forming roughened layers of platinum and methods of forming capacitors
US6284655B1 (en) 1998-09-03 2001-09-04 Micron Technology, Inc. Method for producing low carbon/oxygen conductive layers
US6204172B1 (en) 1998-09-03 2001-03-20 Micron Technology, Inc. Low temperature deposition of barrier layers
US6323081B1 (en) 1998-09-03 2001-11-27 Micron Technology, Inc. Diffusion barrier layers and methods of forming same
US6218297B1 (en) 1998-09-03 2001-04-17 Micron Technology, Inc. Patterning conductive metal layers and methods using same
US6218316B1 (en) 1998-10-22 2001-04-17 Micron Technology, Inc. Planarization of non-planar surfaces in device fabrication
US6204178B1 (en) 1998-12-29 2001-03-20 Micron Technology, Inc. Nucleation and deposition of PT films using ultraviolet irradiation
US6421223B2 (en) 1999-03-01 2002-07-16 Micron Technology, Inc. Thin film structure that may be used with an adhesion layer
US6342445B1 (en) 2000-05-15 2002-01-29 Micron Technology, Inc. Method for fabricating an SrRuO3 film
US6461909B1 (en) 2000-08-30 2002-10-08 Micron Technology, Inc. Process for fabricating RuSixOy-containing adhesion layers
US6903005B1 (en) 2000-08-30 2005-06-07 Micron Technology, Inc. Method for the formation of RuSixOy-containing barrier layers for high-k dielectrics
US6660631B1 (en) 2000-08-31 2003-12-09 Micron Technology, Inc. Devices containing platinum-iridium films and methods of preparing such films and devices
US6642567B1 (en) 2000-08-31 2003-11-04 Micron Technology, Inc. Devices containing zirconium-platinum-containing materials and methods for preparing such materials and devices
US6569705B2 (en) 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
US6656835B2 (en) 2001-06-21 2003-12-02 Micron Technology, Inc. Process for low temperature atomic layer deposition of Rh
US7160817B2 (en) 2001-08-30 2007-01-09 Micron Technology, Inc. Dielectric material forming methods
US6545287B2 (en) 2001-09-07 2003-04-08 Intel Corporation Using selective deposition to form phase-change memory cells
US7105065B2 (en) 2002-04-25 2006-09-12 Micron Technology, Inc. Metal layer forming methods and capacitor electrode forming methods
US6881260B2 (en) 2002-06-25 2005-04-19 Micron Technology, Inc. Process for direct deposition of ALD RhO2
US7030042B2 (en) 2002-08-28 2006-04-18 Micron Technology, Inc. Systems and methods for forming tantalum oxide layers and tantalum precursor compounds
US7087481B2 (en) 2002-08-28 2006-08-08 Micron Technology, Inc. Systems and methods for forming metal oxides using metal compounds containing aminosilane ligands
US6830983B2 (en) 2002-08-29 2004-12-14 Micron Technology, Inc. Method of making an oxygen diffusion barrier for semiconductor devices using platinum, rhodium, or iridium stuffed with silicon oxide
US6783657B2 (en) 2002-08-29 2004-08-31 Micron Technology, Inc. Systems and methods for the electrolytic removal of metals from substrates
US6861355B2 (en) 2002-08-29 2005-03-01 Micron Technology, Inc. Metal plating using seed film
US20040040863A1 (en) 2002-08-29 2004-03-04 Micron Technology, Inc. Systems for electrolytic removal of metals from substrates
US6884691B2 (en) 2003-03-18 2005-04-26 Micron Technology, Inc. Method of forming a substrate having a surface comprising at least one of Pt, Pd, Co and Au in at least one of elemental and alloy forms
US6737313B1 (en) 2003-04-16 2004-05-18 Micron Technology, Inc. Surface treatment of an oxide layer to enhance adhesion of a ruthenium metal layer
US7115528B2 (en) 2003-04-29 2006-10-03 Micron Technology, Inc. Systems and method for forming silicon oxide layers
KR100546406B1 (ko) 2004-04-10 2006-01-26 삼성전자주식회사 상변화 메모리 소자 제조 방법
KR100626381B1 (ko) * 2004-07-19 2006-09-20 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
US7208412B2 (en) 2004-08-02 2007-04-24 Micron Technology, Inc. Method of forming metal oxide and semimetal oxide
JP4630019B2 (ja) * 2004-08-25 2011-02-09 パナソニック株式会社 半導体装置の製造方法
US8501523B2 (en) 2004-10-28 2013-08-06 Micron Technology, Inc. Depositing titanium silicon nitride films for forming phase change memories
US7364935B2 (en) 2004-10-29 2008-04-29 Macronix International Co., Ltd. Common word line edge contact phase-change memory
DE102004061548A1 (de) 2004-12-21 2006-06-29 Infineon Technologies Ag Integration von 1T1R-CBRAM-Speicherzellen
KR100640620B1 (ko) * 2004-12-27 2006-11-02 삼성전자주식회사 트윈비트 셀 구조의 ｎｏｒ형 플래쉬 메모리 소자 및 그제조 방법
EP1676934A1 (en) 2004-12-30 2006-07-05 STMicroelectronics S.r.l. Chemical vapor deposition chamber for depositing titanium silicon nitride films for forming phase change memories
TWI261356B (en) 2005-01-03 2006-09-01 Macronix Int Co Ltd Phase-change multi-level cell and operating method thereof
US7078326B1 (en) 2005-01-19 2006-07-18 Marsh Eugene P Nucleation method for atomic layer deposition of cobalt on bare silicon during the formation of a semiconductor device
KR100688532B1 (ko) 2005-02-14 2007-03-02 삼성전자주식회사 텔루르 전구체, 이를 이용하여 제조된 Ｔｅ-함유 칼코게나이드(ｃｈａｌｃｏｇｅｎｉｄｅ) 박막, 상기 박막의 제조방법 및 상변화 메모리 소자
JP2006269763A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 集積回路装置の製造方法
DE602005011249D1 (de) 2005-04-08 2009-01-08 St Microelectronics Srl Phasenwechselspeicher mit rohrförmiger Heizstruktur sowie deren Herstellungsverfahren
EP1710324B1 (en) 2005-04-08 2008-12-03 STMicroelectronics S.r.l. PVD process and chamber for the pulsed deposition of a chalcogenide material layer of a phase change memory device
EP1710850B1 (en) 2005-04-08 2010-01-06 STMicroelectronics S.r.l. Lateral phase change memory
US20060261441A1 (en) 2005-05-23 2006-11-23 Micron Technology, Inc. Process for forming a low carbon, low resistance metal film during the manufacture of a semiconductor device and systems including same
US7416994B2 (en) 2005-06-28 2008-08-26 Micron Technology, Inc. Atomic layer deposition systems and methods including metal beta-diketiminate compounds
US7473637B2 (en) 2005-07-20 2009-01-06 Micron Technology, Inc. ALD formed titanium nitride films
US7575978B2 (en) 2005-08-04 2009-08-18 Micron Technology, Inc. Method for making conductive nanoparticle charge storage element
JP4364180B2 (ja) * 2005-08-17 2009-11-11 株式会社東芝 集積回路装置の製造方法
US7394088B2 (en) * 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
KR100713809B1 (ko) 2006-02-21 2007-05-02 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
US20070252127A1 (en) 2006-03-30 2007-11-01 Arnold John C Phase change memory element with a peripheral connection to a thin film electrode and method of manufacture thereof
US20070243491A1 (en) 2006-04-18 2007-10-18 Wu Wei E Method of making a semiconductor with a high transmission CVD silicon nitride phase shift mask
KR100748557B1 (ko) 2006-05-26 2007-08-10 삼성전자주식회사 상변화 메모리 장치
US7663909B2 (en) 2006-07-10 2010-02-16 Qimonda North America Corp. Integrated circuit having a phase change memory cell including a narrow active region width
KR100861296B1 (ko) 2006-09-27 2008-10-01 주식회사 하이닉스반도체 컨파인드 셀 구조를 갖는 상변환 기억 소자 및 그의제조방법
US20080090400A1 (en) 2006-10-17 2008-04-17 Cheek Roger W Self-aligned in-contact phase change memory device
US7718989B2 (en) 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
US7456460B2 (en) 2007-01-29 2008-11-25 International Business Machines Corporation Phase change memory element and method of making the same
US8083953B2 (en) 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US8124541B2 (en) 2007-04-04 2012-02-28 Micron Technology, Inc. Etchant gas and a method for removing material from a late transition metal structure
US8294139B2 (en) 2007-06-21 2012-10-23 Micron Technology, Inc. Multilayer antireflection coatings, structures and devices including the same and methods of making the same
US20080272355A1 (en) * 2007-05-04 2008-11-06 Samsung Electronics Co., Ltd. Phase change memory device and method for forming the same
KR101458953B1 (ko) * 2007-10-11 2014-11-07 삼성전자주식회사 Ｇｅ（Ⅱ）소오스를 사용한 상변화 물질막 형성 방법 및상변화 메모리 소자 제조 방법
SG152203A1 (en) * 2007-10-31 2009-05-29 Advanced Tech Materials Amorphous ge/te deposition process
US7671355B2 (en) 2008-03-24 2010-03-02 United Microelectronics Corp. Method of fabricating a phase change memory and phase change memory
US8283650B2 (en) 2009-08-28 2012-10-09 International Business Machines Corporation Flat lower bottom electrode for phase change memory cell

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030105455A1 (en) * 1999-08-18 2003-06-05 Santini John T. Thermally-activated microchip chemical delivery devices
US20070246743A1 (en) * 2006-04-21 2007-10-25 Sung-Lae Cho Method of forming a phase change material layer, method of forming a phase change memory device using the same, and a phase change memory device so formed
WO2008057616A2 (en) * 2006-11-02 2008-05-15 Advanced Technology Materials, Inc. Antimony and germanium complexes useful for cvd/ald of metal thin films
US20080237566A1 (en) * 2007-03-26 2008-10-02 Samsung Electronics Co., Ltd. Phase change memory device and method of fabricating the same

Also Published As

Publication number Publication date
CN105304814A (zh) 2016-02-03
KR101320249B1 (ko) 2013-10-22
TWI473311B (zh) 2015-02-11
EP2417629B1 (en) 2015-04-22
EP2417629A4 (en) 2012-12-26
JP5316828B2 (ja) 2013-10-16
TW201044659A (en) 2010-12-16
US8455296B2 (en) 2013-06-04
SG175025A1 (en) 2011-11-28
US20100255653A1 (en) 2010-10-07
JP2012523116A (ja) 2012-09-27
WO2010117405A2 (en) 2010-10-14
US20110281414A1 (en) 2011-11-17
US8003521B2 (en) 2011-08-23
CN105304814B (zh) 2020-08-04
KR20110132628A (ko) 2011-12-08
WO2010117405A3 (en) 2010-12-16
EP2417629A2 (en) 2012-02-15

Similar Documents

Publication Publication Date Title
CN102369599A (zh) 半导体处理
KR101622327B1 (ko) 상변화 메모리 소자들에서 전극들의 기상 제조 방법들
US8269208B2 (en) Memory device
JP2006080523A (ja) アンチモン前駆体、相変化メモリ素子およびその製造方法
US8785239B2 (en) Methods of depositing antimony-comprising phase change material onto a substrate and methods of forming phase change memory circuitry
US8993374B2 (en) Phase change material gradient structures and methods
JP2011114344A (ja) 可変抵抗メモリ装置の製造方法及び可変抵抗メモリ装置
JP2011077526A (ja) 相変化メモリ素子
KR101169395B1 (ko) 상변화층의 표면처리공정을 포함하는 상변화 메모리 소자의제조방법
US8623734B2 (en) Method to selectively grow phase change material inside a via hole
US20130193402A1 (en) Phase-change random access memory device and method of manufacturing the same
KR101094987B1 (ko) 상변화 메모리 소자 및 그 제조방법
KR20220079632A (ko) 티타늄 실리콘 나이트라이드 장벽 층
KR101489327B1 (ko) 물질막의 형성 방법 및 메모리 장치의 제조 방법
CN111009546A (zh) 可变电阻存储器装置及其制造方法
US20110073832A1 (en) Phase-change memory device
KR20130063807A (ko) 반도체 장치 및 그 제조 방법
KR20100099581A (ko) 상변화 물질막의 형성방법
US20120149146A1 (en) Confined resistance variable memory cell structures and methods
US20230360932A1 (en) Method of fabricating an electrode structure and apparatus for fabricating the electrode structure
KR101478767B1 (ko) 박막 증착방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120307