JP4364180B2 - 集積回路装置の製造方法 - Google Patents
集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP4364180B2 JP4364180B2 JP2005236756A JP2005236756A JP4364180B2 JP 4364180 B2 JP4364180 B2 JP 4364180B2 JP 2005236756 A JP2005236756 A JP 2005236756A JP 2005236756 A JP2005236756 A JP 2005236756A JP 4364180 B2 JP4364180 B2 JP 4364180B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- groove
- film
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Description
次に、熱CVD(化学気相成長)法により絶縁体膜の溝方向に電界を印加しながら溝29に沿ってカーボンナノチューブ30を成長させる。電界は、外部電極を用いて印加することもできるし、またCu電極13を介してセル材料11の表面に電位を付与することにより行なうこともできる。Cu電極13に接続する端子からCu電極13を介してセル材料に電界を付与することで、溝の底からの電界によりカーボンナノチューブの離脱をさらに防ぐことができ、電気特性の安定した配線が得られる。
ューブ30は、ビアコンタクト15を介してCu配線14に接続されている。Cu配線14は外部回路に配線等を介して結合されている。Cu配線13には、その端部からMEMSプローブによりアクセスすることができる。このようにすることで、図3の集積回路装置はクロスバーメモリとして機能する。
カーボンナノチューブは、炭素原子がsp2という最も強い結合で6員環状に組み上げられたグラファイトシートを筒状に丸めた構造をしている。カーボンナノチューブの先端は5員環を含むいくつかの6員環で閉じられている。チューブの直径はサブナノメートルのオーダーまで微細化でき、最小で0.4ナノメートルである。この材料の物性は、ダイヤモンド以上の熱伝導率を持つこと、大きな電流密度が可能であること、ヤング率が高いこと等から本実施の形態のような配線形成に適している。
カーボンナノチューブの大量形成には、アーク放電やレーザーアブレーションが用いられてきた。基板に直接成長させるには化学気相成長法がある。プラズマCVDと熱CVDでは成長メカニズムが異なることが知られている。カーボンナノチューブの成長後、プラズマCVDによる成長の場合は触媒がナノチューブの先端に残り、熱CVDによる場合は触媒がナノチューブの根本に残る。上記実施の形態では、Niビアコンタクト15を触媒とすることができる。
微小な素子11を作製するためのパターンは、ブロックコポリマーの相分離を用いて作製することができる。ブロックコポリマーを利用する場合には、形成する2種類以上のブロックにおいてエッチング耐性が互いに異なる材料を用いるか、もしくはいずれか一方のブロックが選択的に除去可能である材料を用いる。
カーボンナノチューブ配線を作製するための溝をナノインプリントにより形成することができる。ナノインプリントは、狭義には、原盤をレジストに押し付けることにより、原盤表面の凹凸を基板上のレジストに転写する方法であり、大面積で簡便にナノパターンを転写することができる。転写後、エッチングによりレジスト表面の凹凸を反映した表面段差を転写することができる。また、ソフトプリントとしてシリコーン樹脂のような柔らかい凹凸原盤の凸部に基板表面を修飾するための物質を乗せ、FASなどの修飾物質を原盤の凹凸パターンに応じて基板表面に転写してもよい。この方法もナノインプリントに含まれる。その後、修飾物質の撥水性を利用してウェットチィングにより凹凸を作製する。
本実施形態において、配線材料を配列化する際には、配列化方向にシェア(せんだん応力)をかけることにより、より良好に配列化させることができる。また、シェアにより配線等のパターンの間隔をさらに詰めることもでき、さらなる高密度化が可能となる。
本実施の形態において、その接続を強固にし、配線の長さを制御しやすくするために、配線の端部と下地とを化学的に結合することが好ましい。このような方法の例として、金属ドット触媒を配線の下地上に形成した後に、カーボンナノチューブ等の配線をCVD法により成長させるものがある。
本実施の形態では、素子が電流駆動型のメモリ素子であることが好ましい。電流駆動型のメモリ素子としては、相変化メモリ(PRAM)の他に、NANDフラッシュメモリ、抵抗変化メモリ(RRAM)等がある。またカーボンナノチューブ配線自体が物理的なスイッティングを行なうNRAM等もある。相変化材料としては、例えば、Sb-Se、Sb-Te、Ga-Se、Te-Se-Sb、Te-Ga-Se、Te-Ge-Sn、Te-As-Ge、Cs-Te、Ge-Sb-Te、Ag-In、In-Sb-Teなどが挙げられる。
このような第1の実施形態による集積回路装置の製造方法によれば、コストが増大する微小な配線を備える集積回路装置を、安価に製造することが可能である。
このようにして形成した集積回路の上面模式図を図6に示す。図6中、絶縁体膜12よりも下層にある配線13、14は破線で示す。
12、22……絶縁体膜
13……下地Cu配線
14……下地Cu配線
15……ビア配線(ビアコンタクト)
21……Si基板
24……レジスト膜
25、29……溝
26……ポリメチルメタクリレート粒子
27……ポリスチレン
28・・・孔
30……カーボンナノチューブ
41・・・Siナノロッド
Claims (5)
- 複数の電極配線が形成された下地表面上に絶縁体膜を形成する工程と、
前記絶縁体膜に、前記電極配線と交差する複数の溝を形成する工程と、
前記溝が前記電極配線と交差する部分にある前記絶縁体膜に、前記電極配線表面に至る孔を形成する工程と、
前記孔中に前記電極配線に接続する複数の素子を形成する工程と、
前記電極配線から前記素子の表面に前記溝の配設方向と平行な方向に、徐々に大きな電位を付与しつつ、カーボンナノチューブ配線を前記溝中に化学気相成長により形成し、前記素子と前記カーボンナノチューブ配線を接続する工程とを含むことを特徴とする集積回路装置の製造方法。 - 前記複数の溝の幅が45nm以下であることを特徴とする請求項1記載の集積回路装置の製造方法。
- 前記素子の表面にカーボンナノチューブの触媒金属層を形成することを特徴とする請求項1または2に記載の集積回路装置の製造方法。
- 前記溝をナノインプリントにより形成することを特徴とする請求項1乃至3のいずれかに記載の集積回路装置の製造方法。
- 前記素子が電流駆動型の記憶素子であることを特徴とする請求項1乃至4のいずれかに記載の集積回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005236756A JP4364180B2 (ja) | 2005-08-17 | 2005-08-17 | 集積回路装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005236756A JP4364180B2 (ja) | 2005-08-17 | 2005-08-17 | 集積回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007053199A JP2007053199A (ja) | 2007-03-01 |
JP4364180B2 true JP4364180B2 (ja) | 2009-11-11 |
Family
ID=37917447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005236756A Expired - Fee Related JP4364180B2 (ja) | 2005-08-17 | 2005-08-17 | 集積回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4364180B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7763978B2 (en) * | 2007-03-28 | 2010-07-27 | Hewlett-Packard Development Company, L.P. | Three-dimensional crossbar array systems and methods for writing information to and reading information stored in three-dimensional crossbar array junctions |
US7902537B2 (en) | 2007-06-29 | 2011-03-08 | Sandisk 3D Llc | Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same |
KR101447176B1 (ko) * | 2007-06-29 | 2014-10-08 | 쌘디스크 3디 엘엘씨 | 선택적으로 증착된 가역 저항-스위칭 소자를 사용하는 메모리 셀과 상기 메모리 셀을 형성하는 방법 |
US8233308B2 (en) | 2007-06-29 | 2012-07-31 | Sandisk 3D Llc | Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same |
US7824956B2 (en) | 2007-06-29 | 2010-11-02 | Sandisk 3D Llc | Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same |
KR101093364B1 (ko) * | 2008-12-31 | 2011-12-14 | 고려대학교 산학협력단 | 다원계 나노선 제조방법 |
US8003521B2 (en) | 2009-04-07 | 2011-08-23 | Micron Technology, Inc. | Semiconductor processing |
JP2015015425A (ja) * | 2013-07-08 | 2015-01-22 | 株式会社東芝 | パターン形成方法 |
US11424133B2 (en) | 2019-07-25 | 2022-08-23 | Samsung Electronics Co., Ltd. | Metal structure and method of manufacturing the same and metal wire and semiconductor device and electronic device |
-
2005
- 2005-08-17 JP JP2005236756A patent/JP4364180B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007053199A (ja) | 2007-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4364180B2 (ja) | 集積回路装置の製造方法 | |
KR100674144B1 (ko) | 탄소 나노 튜브를 이용한 상변화 메모리 및 이의 제조 방법 | |
JP5313522B2 (ja) | 相変化材料を有するマルチレベル・データ記憶装置 | |
US7795607B2 (en) | Current focusing memory architecture for use in electrical probe-based memory storage | |
JP5469159B2 (ja) | カーボンナノチューブ可逆抵抗スイッチング素子を含むメモリセルおよびその形成方法 | |
KR100789045B1 (ko) | 상 변화 물질용 접속 전극, 관련 상 변화 메모리 소자, 및관련 제조 방법 | |
JP5119436B2 (ja) | 不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法 | |
KR100713936B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
JP2007067374A (ja) | ナノ弾性メモリ素子及びその製造方法 | |
US7272511B2 (en) | Molecular memory obtained using DNA strand molecular switches and carbon nanotubes, and method for manufacturing the same | |
JP2005217402A (ja) | 自動位置合わせされた整流素子を用いるナノメートルスケールのメモリデバイスおよびその作成方法 | |
US8119528B2 (en) | Nanoscale electrodes for phase change memory devices | |
JP2002118248A (ja) | カーボンナノチューブの水平成長方法及びこれを利用した電界効果トランジスタ | |
JP2011508980A5 (ja) | ||
JP2006269763A (ja) | 集積回路装置の製造方法 | |
US10050195B2 (en) | Resistive random access memory device having nano-scale tip and nanowire, memory array using the same and fabrication method thereof | |
KR20120007438A (ko) | 불휘발성 기억 장치 및 그 제조 방법 | |
JP5525946B2 (ja) | 不揮発性記憶装置の製造方法 | |
Muneer et al. | Vacuum-insulated self-aligned nanowire phase-change memory devices | |
KR100393189B1 (ko) | 탄소나노튜브를 이용한 mram 및 그 제조 방법 | |
JP4660306B2 (ja) | 集積回路装置の製造方法 | |
JP2012015497A (ja) | 交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイの実現方法 | |
JP2005123628A (ja) | 磁気メモリデバイス | |
KR101624565B1 (ko) | 나노 팁 구조와 나노 와이어를 갖는 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법 | |
KR100651374B1 (ko) | 나노 자기저장소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090728 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090818 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |