JP4364180B2 - 集積回路装置の製造方法 - Google Patents

Description

本発明は集積回路装置の製造方法に係り、特に、カーボンナノチューブを用いた配線の形成方法に関する。

半導体集積回路の高性能化はスケーリング則にのっとってなされてきた。しかし、リソグラフィー技術の限界等の理由から半導体集積回路の高性能化等にも限界が来る。リソグラフィー技術の限界を打破する方法として、カーボンナノチューブやシリコンナノワイヤを利用した微細素子技術が提案されている。このような微細素子技術を活かすためには、微細な配線技術も並行して開発されなければならない。

パターン配列した微細素子上に金属触媒ドットを形成して、化学気相成長法（ＣＶＤ法）により金属触媒ドット間にカーボンナノチューブ配線を形成する方法が知られている（特許文献１参照）。また、遷移金属触媒を使用してゲートフィンガーとなるカーボンナノチューブを基板面に水平な方向に成長させる方法が知られている（特許文献２参照）。
特開２００３−１５８０９３公報 特開２００３−１０９９７４公報

化学気相成長法により金属触媒ドット間にカーボンナノチューブ配線を形成する方法が知られている。また、遷移金属触媒を使用してゲートフィンガーとなるカーボンナノチューブを横方向に成長させる方法が知られている。しかし、これらの方法ではカーボンナノチューブ配線を下地に対して水平方向に高精度かつ簡便に形成することは困難である。

本発明は、このような事情に鑑みて、カーボンナノチューブ配線を集積回路の所望位置に高精度かつ簡便に形成する方法を提供することを課題とする。

本発明は、複数の電極配線が形成された下地表面上に絶縁体膜を形成する工程と、絶縁体膜に、電極配線と交差する複数の溝を形成する工程と、この溝が電極配線と交差する部分の絶縁体膜に電極配線表面に至る孔を形成する工程と、孔中に前記電極配線に接続する複数の素子を形成する工程と、電極配線から素子の表面に前記溝の配設方向と平行な方向に、徐々に大きな電位を付与しつつ、カーボンナノチューブ配線を溝中に化学気相成長により形成し、素子とカーボンナノチューブ配線を接続する工程とを含むことを特徴とする集積回路装置の製造方法を提供する。

本発明によれば、下地に形成した溝内にカーボンナノチューブを化学気相成長させることにより、リソグラフィーによる制約にしばられることなく微細な配線を形成することができる。本発明によれば下地から電界を与えることで、溝内に形成する配線の離脱等を防ぐことができる。

以下、本発明を実施するための形態について説明する。尚、実施の形態や実施例を通して共通する構成には同一の符号を付すものとし、重複する説明は省略する。また、参照する各図は発明の説明とその理解を促すための模式図であり、図面表示の便宜上、形状や寸法、寸法比等は実際の形態と異なる個所がある。以下の説明及び図面表示の内容は、適宜行われる変更を排除するものではない。

本発明の第１の実施形態に係る集積回路装置の製造方法について、図面を参照しつつ説明する。

図１は、本実施の形態を説明するための上面模式図である。本実施の形態では、基板上に互いに直交関係にある下地Ｃｕ配線１３，１４を形成し、相変化メモリセル１１は、Ｃｕ配線１３上に所定間隔をもって形成する（メモリセル列）。Ｃｕ配線１３、１４は同一下地上に形成してもよいし、異なる下地上に形成してもよい。同じＣｕ配線１３上に並ぶ相変化メモリセル１１の間隔は、Ｃｕ配線１４の間隔に略等しく、いずれの相変化メモリ１１もＣｕ配線１４の延長線上に略位置することが望ましい。相変化メモリセル１１はジブロックコポリマーの相分離ドットを利用して形成することができる。そのため、相変化メモリセル１１の間隔は、Ｃｕ配線１３の間隔の略（２／√３）倍に等しい。Ｃｕ配線１４のメモリセル領域側の端部には、コンタクト電極１５を形成する。複数のＣｕ配線１３、１４は絶縁体膜により電気的に分離されている。相変化メモリセル１１同士も絶縁体膜により電気的に分離されている。図１中、上面が絶縁体膜で覆われたＣｕ配線１３、１４については、破線で示した。

図２（ａ）乃至図２（i）は、第１の実施の形態に係る集積回路装置の製造方法を説明するための断面模式図である。図２（ａ）乃至図２（ｉ）は、図１の配線１３を含む、配線１３の長さ方向と平行な断面の一部を示している。この実施形態の製造方法では、ナノインプリントにより、メモリセル材料を絶縁体膜の孔中に埋め込むことでメモリセル列を形成する。

図２（ａ）に示すように、基板２１の表面に絶縁体膜２２を形成した後、絶縁体膜２２の表面における配線１３の予定領域に互いに略平行な複数の溝を形成する。この溝に垂直な複数の溝を配線１４の予定領域に形成する。この溝は、ナノインプリントにより形成することができる。この溝が形成された絶縁体膜２２表面に、Ｃｕ膜をスパッタ法等により形成する。このＣｕ膜表面をＣＭＰ（化学機械研磨）で平坦化処理して絶縁体膜２２の溝以外の表面を露出させると、Ｃｕ配線１３，１４を絶縁体膜２２の溝内にのみ形成することができる。

図２（ｃ）、（ｄ）に示すように、Ｃｕ膜１３、１４と絶縁体膜２２の上に、絶縁体膜１２、レジスト膜２４を公知の手法により順次形成する。そして、ナノインプリントにより、図２（ｄ）の紙面奥行き方向に伸びる互いに平行な複数の溝（図示せず）をレジスト膜２４に形成する。この溝は、各溝とＣｕ配線１３とが交差するように、形成する。交差する溝とＣｕ配線１３とがなす角度は、略直角（９０°）とすることができる。また、この交差角度（鋭角）は４５°まで小さくすることができる。

次に、レジスト膜２４に形成した溝の底に下地の絶縁体膜１２の表面が表れるまで、レジスト膜２４の表面を公知の手法によりエッチング除去する。これにより形成したレジストパターンをマスクとして、ＲＩＥ（リアクティブイオンエッチング）等の異方性エッチングにより絶縁体膜１２の表面に互いに平行な複数の溝２５を形成する。レジスト膜２４を除去する（図２（ｅ））。

トルエンにポリスチレン・ポリメチルメタクリレートのジブロックコポリマーを溶かした溶液を絶縁体膜１２上にスピンコートにより形成する。

次に、これを真空中で約１５０℃約３０時間アニールし、ポリメチルメタクリレート粒子２６を規則配列化させる。これによりポリメチルメタクリレート粒子２６がポリスチレン２７中において相分離し、ドット列が得られる（図２（ｆ））。このドット列は、溝の長手方向に一列に並んでいる。この際に、ポリメチルメタクリレート粒子２６を、Ｃｕ配線１３と溝２５とが交差する領域に形成する。

次に、これを酸素プラズマで処理してポリメチルメタクリレート粒子２６を取り除き、ホール２８を形成する（図２（ｇ））。

次に、ホールを囲むポリスチレン２７をマスクとして用い、異方性エッチング等により絶縁体膜１２にＣｕ配線１３、１４に達する孔２８を形成する。ポリスチレン２７を除去する。その後、電解メッキで選択的にＣｕ配線１４上に形成した孔をＮｉで埋め、ビアコンタクト１５を形成する。水平方向の下地Ｃｕ電極１４にのみ電流を流すことによりＣｕ電極１４につながる孔にのみビアコンタクト１５を作成できる。

その後、相変化材料Ｇｅ−Ｓｂ−Ｔｅを基板加熱しながらスパッタ成膜することによりＣｕ配線１３の上の孔２８に相変化メモリセル材料１１を選択的に形成する。相変化材料はアモルファス状態で製膜され、基板加熱することにより、材料が流動し、表面エネルギのために孔２８中に選択的に埋め込まれる（図２（ｈ））。
次に、熱ＣＶＤ（化学気相成長）法により絶縁体膜の溝方向に電界を印加しながら溝２９に沿ってカーボンナノチューブ３０を成長させる。電界は、外部電極を用いて印加することもできるし、またＣｕ電極１３を介してセル材料１１の表面に電位を付与することにより行なうこともできる。Ｃｕ電極１３に接続する端子からＣｕ電極１３を介してセル材料に電界を付与することで、溝の底からの電界によりカーボンナノチューブの離脱をさらに防ぐことができ、電気特性の安定した配線が得られる。

また、この電界は、下地Ｃｕ電極１４に最も近いＣｕ電極１３から、より離れた（図１では右端の）Ｃｕ電極１３に向かって段階的に大きな電圧をかけることにより行なうことができる。電界の印加方法としてはカーボンナノチューブの成長によるＣｕ電極１３との間の放電を回避するために、成長端あるいはその近傍の電圧印加をカーボンナノチューブの成長とともに停止し、成長端からより離れたところの電圧印加をおこなうようにする。以上の工程で用いる電界の強度としては０．１から２Ｖ／μｍが好ましい。０．１Ｖ／μｍより小さいと配向の効果が小さく、２Ｖ／μｍより大きいと放電が起こりやすい。

このようにして、相変化メモリ素子１１と接続するカーボンナノチューブ配線を絶縁体膜１２の溝２９の中に選択的に形成することができる（図２（ｉ））。このように下地電極配線１３から電界を付与するためには、素子１１と下地電極配線１３を電気接続し、素子１１の材料として電位を伝えることができるものを選ぶ。

この後、水溶液中において配線１３を電極とした電解メッキによって、金属ドットを相変化メモリ素子１１上に選択的に析出させる。この金属ドットにより、カーボンナノチューブ配線３０と相変化メモリ素子１１の接続を強固にすることができる。

図３は、以上の工程により得られる集積回路装置の上面模式図である。カーボンナノチ
ューブ３０は、ビアコンタクト１５を介してＣｕ配線１４に接続されている。Ｃｕ配線１４は外部回路に配線等を介して結合されている。Ｃｕ配線１３には、その端部からＭＥＭＳプローブによりアクセスすることができる。このようにすることで、図３の集積回路装置はクロスバーメモリとして機能する。

すなわち、選択されたＣｕ配線１３とカーボンナノチューブ配線３０の交点の相変化メモリセル１１に電流が流れ、ジュール熱により結晶―アモルファス転移（書き込みー消去）が可能がとなる。読み出しは転移が起こらない程度の電流で結晶とアモルファスの電気抵抗の違いを検出して行なう。尚、カーボンナノチューブ形成用の電界印加の際は、メモリ素子１１に電流を流さないようにすることで、カーボンナノチューブ成長時のメモリ素子１１の状態変化を防ぐことが望ましい。

＜カーボンナノチューブの説明＞
カーボンナノチューブは、炭素原子がｓｐ２という最も強い結合で６員環状に組み上げられたグラファイトシートを筒状に丸めた構造をしている。カーボンナノチューブの先端は５員環を含むいくつかの６員環で閉じられている。チューブの直径はサブナノメートルのオーダーまで微細化でき、最小で０．４ナノメートルである。この材料の物性は、ダイヤモンド以上の熱伝導率を持つこと、大きな電流密度が可能であること、ヤング率が高いこと等から本実施の形態のような配線形成に適している。

配線として１本のカーボンナノチューブを用いてもよく、複数のナノチューブの集合体を用いてもよい。また、カーボンナノチューブは単層構造と多層構造のいずれのものでもよい。配線部材が複数のナノチューブから形成される場合には単層構造のものと多層構造のものが混在してもよいし、おのおの単独のものであってもよい。

配線には、ピーポッド構造のナノチューブを用いてもよい。ピーポッド構造では、金属を内包したフラーレン等の、全体として金属的性質を示すナノチューブとは異なるナノ構造体がカーボンナノチューブ内に詰まっている。ピーポッド構造を用いることで、配線自体や多層膜間をつなげるビア配線の電気伝導特性あるいは機械的強度を増強することが可能になる。例えば、金属内包フラーレンを含むカーボンナノチューブの場合、内包された金属の電荷がフラーレンの外側に現れ、更にナノチューブ外側に現れることが、第一原理計算から知られており、それによってビア配線の電気伝導特性を向上させることができる。

金属内包フラーレンのように全体として金属的性質を示す、ナノチューブとは別の構造体もしくは分子あるいは原子は、ナノチューブ内ではなく、一つのビアを構成している隣接ナノチューブ間に存在してもよい。また、内部に金属フラーレンを含む隣接ナノチューブ間に、上記のナノチューブとは別の構造体もしくは分子あるいは原子を配置することも可能である。

＜カーボンナノチューブの形成について＞
カーボンナノチューブの大量形成には、アーク放電やレーザーアブレーションが用いられてきた。基板に直接成長させるには化学気相成長法がある。プラズマＣＶＤと熱ＣＶＤでは成長メカニズムが異なることが知られている。カーボンナノチューブの成長後、プラズマＣＶＤによる成長の場合は触媒がナノチューブの先端に残り、熱ＣＶＤによる場合は触媒がナノチューブの根本に残る。上記実施の形態では、Ｎｉビアコンタクト１５を触媒とすることができる。

ＣＶＤ法によるカーボンナノチューブの成長において、カーボンナノチューブを基板面に対して水平方向に成長させるためには、成長方向に電界を形成することが好ましい。本実施形態においてこのような電界を印加するには、電極配線１３を介して与える電位を変えることで形成することができる。

プラズマＣＶＤは、電界印加及び減圧下において５５０〜６５０℃程度でメタン（ＣＨ₄）ガスと水素（Ｈ₂）ガスを流しながら行うことができる。熱ＣＶＤはやはり電界印加及び減圧下において６００〜６５０℃程度でアセチレン（Ｃ₂Ｈ₂）ガスと水素（Ｈ₂）ガスを流しながら行なうことができる。どちらの場合にも、触媒としてコバルト、鉄、ニッケル等の金属を使用する。

＜相分離によるパターン形成＞
微小な素子１１を作製するためのパターンは、ブロックコポリマーの相分離を用いて作製することができる。ブロックコポリマーを利用する場合には、形成する２種類以上のブロックにおいてエッチング耐性が互いに異なる材料を用いるか、もしくはいずれか一方のブロックが選択的に除去可能である材料を用いる。

例えば、ポリスチレンとポリメチルメタクリレートからなるブロックコポリマーを用いた場合には、ＣＦ_４をエッチャントとして用いる。ＲＩＥ耐性がポリスチレンの方がポリメチルメタクリレートより大きいため、ＲＩＥによってポリメチルメタクリレートの下地にある部分のみを選択的に削ることが可能である。

このようなジブロックコポリマーとしては、例えばポリブタジエン−ポリジメチルシロキサン、ポリブタジエン−４−ビニルピリジン、ポリブタジエン−メチルメタクリレート、ポリブタジエン−ポリ−ｔ−ブチルメタクリレート、ポリブタジエン−ｔ−ブチルアクリレート、ポリーｔ−ブチルメタクリレート−ポリ−４−ビニルピリジン、ポリエチレン−ポリメチルメタクリレート、ポリ−ｔ−ブチルメタクリレート−ポリ−２−ビニルピリジン、ポリエチレン−ポリ−２−ビニルピリジン、ポリエチレン−ポリ−４−ビニルピリジン、ポリイソプレンーポリー２−ビニルピリジン、ポリメチルメタクリレート−ポリスチレン、ポリ−ｔ−ブチルメタクリレート−ポリスチレン、ポリメチルアクリレート−ポリスチレン、ポリブタジエンーポリスチレン、ポリイソプレン−ポリスチレン、ポリスチレン−ポリ−２−ビニルピリジン、ポリスチレン−ポリ−４−ビニルピリジン、ポリスチレン−ポリジメチルシロキサン、ポリスチレン−ポリ−Ｎ，Ｎ−ジメチルアクリルアミド、ポリブタジエン−ポリアクリル酸ナトリウム、ポリブタジエン−ポリエチレンオキシド、ポリ−ｔ−ブチルメタクリレート−ポリエチレンオキシド、ポリスチレン−ポリアクリル酸、ポリスチレン−ポリメタクリル酸等がある。これらはＡＢ型ジブロックポリマーの例であるが、さらにＡＢＡ型のトリブロックコポリマーであってもよい。

パターン形成用に、ブロックコポリマーを用いる場合、基板表面においてミセル構造もしくはシリンダ構造を形成するような成分比の分子を用いることが好ましい。これにより円形の互いに分離され規則配列した記録セル構造を形成することが可能となる。

ここでは、ミセルもしくはシリンダを構成するブロックが、エッチング耐性が高いかもしくは現像処理によりミセルもしくはシリンダを構成するブロックのみが残るようなポリマーの組み合わせが必要である。ブロックコポリマーはトルエンなどの適当な溶媒に溶解したものをスピンコートなどにより成膜することが可能である。ブロックコポリマーの自己組織的な配列への相分離は、一般的には材料のガラス転移点温度以上の温度でアニール処理することにより得られる。

以上のような方法によりジブロックコポリマーの規則配列を形成した後は、自己組織化粒子をマスクとして、あらかじめ作製しておいた下地層をイオンミリングなどにより削り、所望の規則配列した凹凸パターンを形成することができる。下地層と自己組織化粒子膜との間にＳｉＯ_２やＳｉなどの膜を形成し、ＲＩＥなどにより自己組織化粒子の規則配列パターンをＳｉＯ_２やＳｉに転写した後、下地層を加工することも有効である。ＳｉＯ_２やＳｉはＲＩＥによりアスペクト比高く削ることができるため、これをマスクにして加工することにより、下地層をよりアスペクト比高くエッチングすることができる。得られた凹部に異なる材料を埋め込むことにより平坦な表面エネルギの異なるパターンを形成することが可能となる。

＜ナノインプリントによる溝形成＞
カーボンナノチューブ配線を作製するための溝をナノインプリントにより形成することができる。ナノインプリントは、狭義には、原盤をレジストに押し付けることにより、原盤表面の凹凸を基板上のレジストに転写する方法であり、大面積で簡便にナノパターンを転写することができる。転写後、エッチングによりレジスト表面の凹凸を反映した表面段差を転写することができる。また、ソフトプリントとしてシリコーン樹脂のような柔らかい凹凸原盤の凸部に基板表面を修飾するための物質を乗せ、ＦＡＳなどの修飾物質を原盤の凹凸パターンに応じて基板表面に転写してもよい。この方法もナノインプリントに含まれる。その後、修飾物質の撥水性を利用してウェットチィングにより凹凸を作製する。

＜配線材料の配列化＞
本実施形態において、配線材料を配列化する際には、配列化方向にシェア（せんだん応力）をかけることにより、より良好に配列化させることができる。また、シェアにより配線等のパターンの間隔をさらに詰めることもでき、さらなる高密度化が可能となる。

シェアをかける方法としては、電界や磁場を印加する方法がある。導電性を持つ配線には外部電場や磁場を印加すると、配線内部の電荷の動きによって配線の向きと電荷や磁場の印加方向によってエネルギの違いが生じる。これがせんだん応力の原因となる。このような外部電場や磁場は交流で印加することが好ましい。本実施形態では、印加する電界の値を成長端からの距離に応じて徐々に変化させることで、せんだん力を付与することができる。

＜配線と下地の結合＞
本実施の形態において、その接続を強固にし、配線の長さを制御しやすくするために、配線の端部と下地とを化学的に結合することが好ましい。このような方法の例として、金属ドット触媒を配線の下地上に形成した後に、カーボンナノチューブ等の配線をＣＶＤ法により成長させるものがある。

＜アプリケーション＞
本実施の形態では、素子が電流駆動型のメモリ素子であることが好ましい。電流駆動型のメモリ素子としては、相変化メモリ(ＰＲＡＭ)の他に、ＮＡＮＤフラッシュメモリ、抵抗変化メモリ(ＲＲＡＭ)等がある。またカーボンナノチューブ配線自体が物理的なスイッティングを行なうＮＲＡＭ等もある。相変化材料としては、例えば、Sb-Se、Sb-Te、Ga-Se、Te-Se-Sb、Te-Ga-Se、Te-Ge-Sn、Te-As-Ge、Cs-Te、Ge-Sb-Te、Ag-In、In-Sb-Teなどが挙げられる。

また、電流駆動型のメモリとしては磁性体材料を用いたものもある。特にスピン注入書き込みで磁化反転させるような微小な磁性体を用いたＭＲＡＭ等では、本実施の形態のような配線を用いることは有効である。

有機色素を含有するメモリ材料としては、電荷記録用色素、相変化記録色素、ライトワンス型の記録用色素、フォトクロミック色素、蛍光色素、フォトリフラクティッブ色素などがあるこれらは電流により電荷の蓄積や、発生する熱で構造変化が起こり、情報記録されることが必要である。有機色素媒体で、電荷の有無を記録する場合は、ドナー性もしくはアクセプタ性の色素分子が用いられる。一方、結晶−非晶質の相変化を記録とする場合は、結晶化速度が大きい色素分子が用いられる。

また、金属−半導体接合構造を配線の途中に組み込むことで、アクティブな配線となり、それにより機能性を持った３次元的集積回路装置を実現することが可能になる。このような用途に、本実施の形態の配線を利用することもできる。

＜第１の実施の形態による効果＞
このような第１の実施形態による集積回路装置の製造方法によれば、コストが増大する微小な配線を備える集積回路装置を、安価に製造することが可能である。

第１の実施の形態に係る実施例１について説明する。

Ｓｉ基板２の５ｃｍ×５ｃｍの表面にＳｉＯ_２膜２２をＣＶＤ法により形成した（図２（ａ））。ＳｉＯ_２膜２２の表面にナノインプリントにより複数の溝を形成した。溝の幅は約２０ｎｍ、溝間のピッチは約４０ｎｍとした。溝を形成した表面にＣｕ膜をスパッタ法により形成し、その表面をＣＭＰ処理した。ＳｉＯ_２膜２２表面の溝内にＣｕ配線１３、１４を形成した（図２（ｂ））。

厚さ約４０ｎｍのＳｉＯ_２膜１２をＣＶＤ法により形成し（図２（ｃ））、厚さ約５０ｎｍのレジスト膜２４を形成した。レジスト膜２４の表面に、ナノインプリントにより、２５ｎｍ幅、６０ｎｍピッチの溝をＣｕ配線１３上およびＣｕ配線１４の端の上に形成した。ジブロックコポリマーの端の相分離ドットがＣｕ配線１４上に位置するように溝の位置を制御した。次に、Ａｒミリングでレジスト２４をエッチングすることで、その溝底に下地のＳｉＯ_２膜１２を露出させた。

次に、ＣＦ_４ガスを用いたＲＩＥにより、ＳｉＯ_２膜１２に深さ約２０ｎｍの溝２５を形成した。この溝は、図２（ｅ）の紙面奥行き方向に伸びている。六方格子の相分離ドットのピッチが約４０ｎｍになるポリスチレン・ポリメチルメタクリレートのジブロックコポリマーをトルエンに１％ｗ／ｗで溶かした溶液を準備した。この溶液を、溝２５を形成したＳｉＯ_２膜１２上にスピンコートにより成膜した。これを真空中において約１５０℃、約３０時間アニールして、規則配列化させた。これによりポリメチルメタクリレート粒子２６がポリスチレン２７中に相分離し、溝中に１列のドット列が得られた（図２（ｆ））。この基板を酸素プラズマで処理してポリメチルメタクリレート粒子２６を除いた。

ＣＦ_４ガスのＲＩＥにより孔の底のＳｉＯ_２膜１２にＣｕ配線１３、１４に達する直径約２０ｎｍの孔２８を形成した。次にポリスチレン２７を削除した。電解メッキで選択的にＣｕ配線１４上にＮｉを形成し、Ｎｉビア１５を形成した。

相変化材料Ｇｅ−Ｓｂ―Ｔｅを基板加熱しながらスパッタ成膜することによりＣｕ配線１３上の孔２８に相変化材料１１を選択的に形成した（図２（ｈ））。

熱ＣＶＤ法によりＳｉＯ_２膜１２の溝２９に沿った電界を印加しながら、カーボンナノチューブ３０を成長させた（図２（ｉ））。熱ＣＶＤは、約６５０℃でアセチレン（Ｃ_２Ｈ_２）ガスと水素Ｈ_２ガスを流しながら行なった。電界は、図１の左端のＣｕ電極１３から、右端のＣｕ電極１３に徐々により大きな電圧をかけることにより行なった。電界強度として０．５Ｖ／μｍがかかるようにした。カーボンナノチューブに対して親和性のあるＳｉＯ_２溝の存在により、幅約２５ｎｍの溝に沿ってカーボンナノチューブ３０を成長させた。

次に、水溶液中でＣｕ配線１３を電極とした電解メッキにより、相変化メモリセル１１上にＣｕドットを選択的に析出させ、カーボンナノチューブ配線３０とのコンタクトを強固にした。

本実施例では、カーボンナノチューブ３０はＣｕ配線１４にＮｉビア１５を介して接続しており、Ｃｕ配線１３にはＭＥＭＳプローブによりアクセスすることで、クロスバーメモリとして機能することを確認した。すなわち、選択されたＣｕ配線１３とカーボンナノチューブ配線３０の交点の相変化メモリ素子１１に電流が流れ、ジュール熱により結晶―アモルファス転移（書き込みー消去）を制御できた。

実施例２は、実施例１における素子１１の形成方法を変形したものである。すなわち、実施例１では素子１１として相変化メモリセルを用いたが、本実施例では素子１１として、Ｓｉナノロッド４１を用いる（図４の上面模式図参照）。以下、図５（ａ）乃至図５（ｉ）の断面模式図を参照しつつ説明する。これらの図は、図４における配線１３を含んだ、配線１３と平行な断面の一部を示している。

表面が５ｃｍ×５ｃｍのＳｉ基板２１上にＳｉＯ_２膜２２を形成した（図５（ａ））。ＳｉＯ_２膜２２の表面に、ナノインプリントにより幅約１０ｎｍでピッチ約２５ｎｍの平行な溝を作製した。ＳｉＯ_２膜２２表面の溝は、レーザー光を用いたナノインプリントにより直接形成することが可能である。また、レジストプロセスによるナノインプリントにより行うこともできる。ＳｉＯ_２膜１２の表面にＣｕをスパッタ法等により形成した後、Ｃｕ表面をＣＭＰ処理した。これにより、Ｃｕ配線１３及び１４とＳｉＯ_２膜１２の表面を同一表面にした（図５（ｂ））。

ＳｉＯ_２膜２２とＣｕ配線１３の表面に、約４０ｎｍの厚さを備えるＳｉＯ_２膜１２をＣＶＤにより形成した（図５（ｃ））。さらに、ＳｉＯ_２膜１２の表面に厚さ約４０ｎｍのレジスト膜２４を塗布法により形成した（図５（ｄ））。

ナノインプリントにより、約１５ｎｍ幅、約２５ｎｍピッチの溝をレジスト膜２４の表面に形成した。この溝は、溝とＣｕ配線１３とが交差するように形成する。Ａｒミリングでレジスト表面２４全体を溝下のＳｉＯ_２膜１２が露出するまでエッチングした。これにより、溝を反映するレジストパターンを形成した。レジストパターンをマスクとして、ＣＦ_４ガスを用いたＲＩＥによりＳｉＯ_２膜１２に深さ約１５ｎｍの溝２５を形成した（図５（ｅ））。

ポリスチレン・ポリメチルメタクリレートのジブロックコポリマーをトルエンに１％ｗ／ｗで溶かした溶液を準備した。このジブロックコポリマーは、六方格子の相分離ドットのピッチが約２５ｎｍになるように調整した。この溶液をＳｉＯ_２膜１２表面にスピンコートにより成膜した。真空中で約１５０℃で約３０時間アニールし、相分離ドット２６を規則配列化させた（図５（ｆ））。これによりポリメチルメタクリレート粒子２６がポリスチレン２７中に相分離し、溝２５中に１列のドット列が得られた。酸素プラズマによりポリメチルメタクリレート粒子２６を除去しポリスチレン２７のみ残置させた。

ポリスチレン２７をマスクとしてＣＦ_４ガスを用いたＲＩＥによりＳｉＯ_２膜１２にＣｕ配線に達する孔２８を形成した（図５（ｇ））。電解メッキにより選択的にＣｕ配線１４上の孔をＮｉで埋め、ビアコンタクト１５を形成した。その後、溝２５内のポリスチレン２７を除去した。

直径約１０ｎｍ、長さ約２５ｎｍのｎ型Ｓｉナノロッド４１をイソプロパノ−ルに分散した溶液を準備した。Ｓｉナノロッドは表面がＳｉＯ_２膜で覆われている。この溶液に基板２１を挿入し、超音波で処理した。基板２１を取り出して、室温、窒素雰囲気下で乾燥させることによりＳｉナノワーヤー４１を孔２８に充填した（図５（ｈ））。

熱ＣＶＤにより、基板面に水平に、溝２９の伸びる方向に外部電界を印加しながらカーボンナノチューブ３０を形成した（図５（ｉ））。この際に、約６５０℃でアセチレン（Ｃ_２Ｈ_２）ガスと水素（Ｈ_２）ガスを流しながら行なった。電界は、下地Ｃｕ電極１４に近いＣｕ電極１３からより離れたＣｕ電極１３に徐々により大きな電圧をかけることにより行なった。電界強度として０．７Ｖ／μｍがかかるようにした。カーボンナノチューブ３０に親和性のあるＳｉＯ_２膜２１の溝２９内に沿って自己組織的に成長させることができた
このようにして形成した集積回路の上面模式図を図６に示す。図６中、絶縁体膜１２よりも下層にある配線１３、１４は破線で示す。

実施例１と同様に、Ｃｕ配線１３とＣｕ配線１４にアクセスすることにより、ライトワンスクロスバーメモリとして機能することを確認した。すなわち、選択されたＣｕ配線とカーボンナノチューブ配線の交点に高電圧を印加するとＳｉナノロッド表面に形成された酸化膜の絶縁が破壊され、電流が流れ導通する。読み出しは絶縁破壊が起こらない程度の電流で電気抵抗の違いを検出して行なう。

実施例３は、実施例１において、相変化材料の上にカーボンナノチューブの生成触媒であるＮｉドットを電界メッキで形成する例である。

実施例１と同様の方法により、相変化材料Ｇｅ−Ｓｂ―Ｔｅを基板加熱しながらスパッタ成膜することによりＣｕ配線１３上の孔２８に相変化材料１１を選択的に形成した。次に電界メッキにより相変化材料１１の上にＮｉドットを作成した。

プラズマＣＶＤ法によりＳｉＯ_２膜の溝２９に沿った電界を印加しながら、カーボンナノチューブ配線３０を成長させた。プラズマＣＶＤは、約５５０℃でメタンガスと水素Ｈ_２ガスを流しながら行なった。電界強度として０．４Ｖ／μｍがかかるようにした。

本素子では相変化材料上のＮｉドットがカーボンナノチューブ生成触媒となるため、より低いＣＶＤ温度で作成した。低温にすることで素子１１の熱ダメージを小さくでき、生産コストを低減できる。本実施例では実施例１と同様にクロスバーメモリとして機能することを確認した。すなわち、選択されたＣｕ配線とカーボンナノチューブ配線の交点の相変化メモリ素子に電流が流れ、ジュール熱により結晶―アモルファス転移（書き込みー消去）を制御できた。

本発明の第１の実施形態に係る集積回路装置の製造方法を説明するための上面模式図。 第１の実施の形態に係る集積回路装置の製造方法を説明するための部分断面模式図。 第１の実施の形態に係る集積回路装置の製造方法を説明するための上面模式図。 本発明の第２の実施例を説明するための上面模式図。 第２の実施例の集積回路装置の製造方法を説明するための部分断面模式図。 第２の実施例の集積回路装置の製造方法を説明するための上面模式図。

符号の説明

１１……相変化メモリセル
１２、２２……絶縁体膜
１３……下地Ｃｕ配線
１４……下地Ｃｕ配線
１５……ビア配線（ビアコンタクト）
２１……Ｓｉ基板
２４……レジスト膜
２５、２９……溝
２６……ポリメチルメタクリレート粒子
２７……ポリスチレン
２８・・・孔
３０……カーボンナノチューブ
４１・・・Ｓｉナノロッド

Claims (5)

1. 複数の電極配線が形成された下地表面上に絶縁体膜を形成する工程と、
   前記絶縁体膜に、前記電極配線と交差する複数の溝を形成する工程と、
   前記溝が前記電極配線と交差する部分にある前記絶縁体膜に、前記電極配線表面に至る孔を形成する工程と、
   前記孔中に前記電極配線に接続する複数の素子を形成する工程と、
   前記電極配線から前記素子の表面に前記溝の配設方向と平行な方向に、徐々に大きな電位を付与しつつ、カーボンナノチューブ配線を前記溝中に化学気相成長により形成し、前記素子と前記カーボンナノチューブ配線を接続する工程とを含むことを特徴とする集積回路装置の製造方法。
2. 前記複数の溝の幅が４５ｎｍ以下であることを特徴とする請求項１記載の集積回路装置の製造方法。
3. 前記素子の表面にカーボンナノチューブの触媒金属層を形成することを特徴とする請求項１または２に記載の集積回路装置の製造方法。
4. 前記溝をナノインプリントにより形成することを特徴とする請求項１乃至３のいずれかに記載の集積回路装置の製造方法。
5. 前記素子が電流駆動型の記憶素子であることを特徴とする請求項１乃至４のいずれかに記載の集積回路装置の製造方法。

Images