TWI472008B - 包括突起型隔離層之半導體裝置 - Google Patents

包括突起型隔離層之半導體裝置 Download PDF

Info

Publication number
TWI472008B
TWI472008B TW99100105A TW99100105A TWI472008B TW I472008 B TWI472008 B TW I472008B TW 99100105 A TW99100105 A TW 99100105A TW 99100105 A TW99100105 A TW 99100105A TW I472008 B TWI472008 B TW I472008B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor device
isolation layer
uppermost surface
semiconductor
Prior art date
Application number
TW99100105A
Other languages
English (en)
Other versions
TW201037810A (en
Inventor
Dong-Hyun Kim
Jai-Kyun Park
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW201037810A publication Critical patent/TW201037810A/zh
Application granted granted Critical
Publication of TWI472008B publication Critical patent/TWI472008B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/906—Dram with capacitor electrodes used for accessing, e.g. bit line is capacitor plate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/907—Folded bit line dram configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Description

包括突起型隔離層之半導體裝置
實施例係關於半導體裝置，且更特定言之係關於包括突起型隔離層之半導體裝置。
歸因於設計偏好，可能要求微小結構形成於半導體裝置中。然而，形成此等微小結構可引起例如製造良率之減小及半導體裝置之製造成本之增加的問題。舉例而言，當電池區中之隔離層之大小減小時，可能不易於區別節點之間的區域，隔離層可具有不足的間隙填充，或接觸可靠性可歸因於接觸區之減小或接觸區之未對準而降低。
實施例係針對半導體裝置及形成包括突起型隔離層之半導體裝置的方法，其大體上克服歸因於相關技術之限制及缺點之問題中之一或多者。
實施例之一特徵為提供一半導體裝置，其中微小結構可形成而不導致製造良率之減小及製造成本的增加。
以上及其他特徵及優點中之至少一者可藉由提供一半導體裝置來實現，該半導體裝置具有：一半導體層，其包括凸起部分及圍繞凸起部分之凹入部分；一突起型隔離層，其可填充凹入部分且向上延伸以使得隔離層之最上表面可處於高於凸起部分之最上表面的層位階(level)；至少一渠溝，其橫過凸起部分且可具有線形；至少一閘結構，其在該至少一渠溝中；及一接觸插塞，其在凸起部分之一部分 上且電連接至該部分，且可由隔離層圍繞。
半導體裝置之該至少一閘結構可具有可埋入於半導體層中之閘極絕緣層及閘極導電層。此外，該至少一閘結構之最上表面可處於低於隔離層之最上表面的層位階。此外，該至少一閘結構之最上表面可處於低於凸起部分之最上表面的層位階。此外，該至少一閘結構可具有填充渠溝之在閘極導電層上的罩蓋層，且該至少一閘結構之最上表面可處於與隔離層之最上表面大約相同的層位階。
半導體裝置之接觸插塞之最上表面可處於大約相同於或低於隔離層之最上表面的層位階。此外，位元線可在接觸插塞上且電連接至接觸插塞，其中位元線可安置於隔離層之最上表面下方。
半導體裝置之隔離層可包括呈一陣列之複數個開口，其中每一開口可暴露半導體層之一作用區。此外，隔離層可包括氮化矽。此外，一絕緣層可形成於凸起部分之一部分上。此外，凸起部分及凹入部分可藉由將第一犧牲層圖案用作蝕刻遮罩而排列於半導體層上。
以上及其他特徵及優點中之至少一者亦可藉由提供一半導體裝置來實現，該半導體裝置具有：一半導體層，其可包括凸起部分及圍繞凸起部分之凹入部分；及一突起型隔離層，其可填充凹入部分且可向上延伸以使得隔離層之最上表面可處於高於凸起部分之最上表面的層位階。
以上及其他特徵及優點中之至少一者可藉由提供一形成半導體裝置之方法來實現，該方法可包括：提供半導體 層；在半導體層中形成凸起部分及可圍繞凸起部分之凹入部分；形成一突起型隔離層，其可填充凹入部分以使得隔離層之最上表面可處於高於凸起部分之最上表面的層位階；形成至少一渠溝，其橫過凸起部分且可具有線形；在該至少一渠溝中形成閘結構；藉由將導電材料填充於接觸孔中而形成接觸插塞；及形成電連接至接觸插塞之位元線，其可與閘極線相交。其中接觸插塞可在凸起部分之一部分上且電連接至該部分且可由隔離層圍繞。
形成凸起部分及凹入部分之方法可包括在半導體層上方形成第一犧牲層，圖案化第一犧牲層以形成第一犧牲層圖案來暴露半導體層之多個部分，及藉由將第一犧牲層圖案用作蝕刻遮罩而移除半導體層之暴露部分。其中形成隔離層可包括形成呈一陣列之複數個開口，每一開口可暴露半導體層之一作用區。
形成閘結構之方法可包括形成埋入於半導體層中之閘極絕緣層，及形成埋入於半導體層中之閘極導電層。此外，形成閘結構之方法可進一步包括在閘極導電層上形成可填充渠溝之罩蓋層，以使得該至少一閘結構之最上表面可處於與隔離層之最上表面大約相同的層位階。
以上及其他特徵及優點將藉由參看所附圖式詳細描述例示性實施例而對於一般熟習此項技術者變得更顯而易見。
2009年4月10日在韓國智慧財產局中申請且名為「Semiconductor Device Including Protrusion Type Isolation Layer」之韓國專利申請案第10-2009-0031427號之全文以引用的方式併入本文中。
將理解，當一諸如層、區或基板之元件被稱為在另一元件「上」、「連接至」或「耦接至」另一元件時，其可直接在另一元件上、連接或耦接至另一元件或可存在介入元件。對比而言，當一元件被稱為「直接在另一元件或層上」、「直接連接至」或「直接耦接至」另一元件或層時，不存在介入元件或層。相似參考數字始終指代相似元件。如本文中所使用，術語「及/或」包括相關所列項目中之一或多者之任何及所有組合。
亦將理解，儘管術語「第一」、「第二」、「第三」等在本文中可用以描述各種元件、組件、區、層及/或區段，但此等元件、組件、區、層及/或區段不應受此等術語限制。此等術語僅用以區別一元件、組件、區、層或區段與另一區、層或區段。因此，下文所論述之第一元件、組件、區、層或區段在不脫離例示性實施例之教示的情況下可被稱為第二元件、組件、區、層或區段。
諸如「上方」、「上部」、「以下」、「下方」、「下部」及其類似者之空間相對術語為達成易於描述之目的在本文中可用以描述一元件或特徵與另一(多個)元件或特徵之關係，如圖中所說明。將理解，除圖中所描繪之定向之外，空間相對術語亦意欲包含在使用或操作中之裝置的不同定向。舉例而言，當圖中之裝置經翻轉時，描述為在其他元件或特徵「下方」或「以下」之元件接著將定向為在其他元件 或特徵「上方」。因此，例示性術語「上方」可包含上方與下方之定向兩者。裝置可以其他方式定向(旋轉90度或以其他定向)且相應地解譯本文中所使用之空間相對描述符。
本文中所使用之術語僅為達成描述特定實施例之目的且不欲限制例示性實施例。如本文中所使用，單數形式「一」及「該」意欲亦包括複數形式，除非上下文另外明確指示。將進一步理解，術語「包含」在用於此說明書中時規定所敍述特徵、整數、步驟、操作、元件及/或組件之存在，但不排除一或多個其他特徵、整數、步驟、操作、元件、組件及/或其群之存在或添加。
參看圖式，本文中所描述之實施例係關於例示性實施例及中間結構。同樣地，預期由於(例如)製造技術及/或容差所引起之來自說明之形狀的變化。因此，例示性實施例不應解釋為限於本文中所說明之區之特定形狀，而可包括由(例如)製造引起之形狀的偏差。舉例而言，說明為矩形之植入區通常可具有圓形或彎曲特徵及/或在其邊緣處植入濃度之梯度，而非自植入至非植入區之二元改變。同樣地，藉由植入所形成之埋入區在一些植入中可產生在埋入區與表面(植入經由其而發生)之間的區。因此，圖中所說明之區本質上為示意性的且其形狀可能不欲說明裝置之區之實際形狀且不欲限制例示性實施例之範疇。
除非另外定義，否則本文中所使用之所有術語(包括技術及科學術語)具有與一般熟習例示性實施例所屬之技術 者通常理解之意義相同的意義。將進一步理解，諸如在常用字典中所定義之術語的術語應解譯為具有與其在相關技術之內容中之意義一致的意義且將不會在理想化或過度正式的意義上解譯，除非本文中明確如此定義。
圖1說明根據一例示性實施例之隔離層110之透視圖。參看圖1，隔離層110可安置於半導體層100之一部分上。隔離層110可為突起型，其形成於半導體層100上同時自半導體層100之最上表面延伸。隔離層110可包括複數個開口108，其規則排列以暴露半導體層100之多個部分。由絕緣層110中之該複數個開口108所暴露之半導體層100的部分中之每一者可為作用區120。參看圖1，儘管該複數個開口108可沿第一方向及第二方向平行排列，但本實施例可能不限於此。圖16中說明該複數個開口108之另一例示性陣列。
圖2A說明根據一例示性實施例之包括突起型隔離層110之半導體裝置的俯視圖。圖2B說明沿線A-A'、B-B'及C-C'所截取之圖2A之半導體裝置的橫截面圖。
參看圖2A及圖2B，半導體層100可包括凸起部分106及圍繞凸起部分106之凹入部分104。又，半導體層100可包括至少一渠溝140，其橫過凸起部分106且具有線形。
如圖2B中所說明，隔離層110可以其最上表面處於高於凸起部分106之最上表面之層位階的方式填充凹入部分104。隔離層110可包括氮化矽，且可具有藉由堆疊複數個層所形成之多層。
閘結構150可形成於半導體層100之作用區120中，且可橫過凸起部分106。因為隔離層110可具有自半導體層100突起之形狀(如圖1中所示)，所以隔離層110之最上表面可處於高達或高於閘結構150之層位階的層位階。此外，閘結構150可安置於渠溝140中之至少一者中。此外，閘結構150可包括閘極絕緣層152及閘極導電層154。又，閘結構150可包括罩蓋層(capping layer)156。
閘結構150之最上表面(例如，閘極導電層154之最上表面)可處於低於隔離層110之最上表面的層位階。又，閘結構150之最上表面(例如，閘極導電層154之最上表面)可處於低於半導體層100之凸起部分106之最上表面的層位階。另外，閘結構150之閘極絕緣層152及閘極導電層154可埋入於半導體層100中。
參看圖2B，接觸插塞170可安置於凸起部分106之一部分(例如，源極/汲極區171)上且電連接至該部分。此外，接觸插塞170可由隔離層110圍繞。接觸插塞170之最上表面可處於大約相同於或低於隔離層110之最上表面相同的層位階。又，第一層間絕緣層130可安置於凸起部分106之上面不安置接觸插塞170之部分上。
半導體裝置可進一步包括一位元線BL，其電連接至接觸插塞170。位元線BL可安置於隔離層110之最上表面下方。然而，位元線BL之位置不限於此。舉例而言，位元線BL可安置於隔離層110之最上表面上方。如圖2B中所示，線罩蓋層172可形成於位元線BL上。
圖3A至圖14A說明在根據一例示性實施例的製造包括突起型隔離層之半導體裝置的例示性方法中之階段的俯視圖。圖3B至圖14B分別說明分別沿圖3A至圖14A之線A-A'及B-B'所截取之橫截面圖。此外，圖5A至圖14B可包括圖1中所說明之隔離層110。
參看圖3A及圖3B，可提供半導體層100。半導體層100可包括基板、磊晶層、絕緣體上覆矽(SOI)層、絕緣體上半導體(SEOI)層或其類似者，該基板包括例如矽或矽鍺之半導體材料。
第一犧牲層102可形成於半導體層100上方。可使用(例如)熱氧化、快速熱氧化(RTO)、化學氣相沈積(CVD)、電漿增強型CVD(PECVD)、高密度電漿CVD(HDP-CVD)、濺鍍或其類似者形成第一犧牲層102。第一犧牲層102可包括(例如)氧化物、氮化物或氮氧化物。舉例而言，第一犧牲層102可包括氧化矽、氮化矽或氮氧化矽。第一犧牲層102可具有不同於待在後續製程中形成之隔離層110(圖5B中所說明)之蝕刻選擇率的蝕刻選擇率。又，襯墊層(未圖示)及/或多晶矽層(未圖示)可進一步形成於半導體層100與第一犧牲層102之間。襯墊層及/或多晶矽層可允許第一犧牲層102容易地形成且可在後續製程期間保護半導體層100不受例如蝕刻劑或其類似者的外部環境影響。
參看圖4A及圖4B，第一犧牲層102可經圖案化以形成暴露半導體層100之多個部分的第一犧牲層圖案102a。在彼情況之後，半導體層100之暴露部分可藉由將第一犧牲層 圖案102a用作蝕刻遮罩而部分地移除，以使得凸起部分106及凹入部分104可形成於半導體層100中。凹入部分104可圍繞凸起部分106。可藉由(例如)執行各向異性蝕刻如反應式離子蝕刻(RIE)、電漿蝕刻，或傾斜蝕刻來形成凹入部分104。
可同時執行圖案化第一犧牲層102之操作及部分地移除半導體層100之操作。舉例而言，用以圖案化第一犧牲層102之遮罩層(未圖示)亦可用以移除半導體層100之相應部分。在此狀況下，遮罩層相對於第一犧牲層102及半導體層100可具有不同蝕刻選擇率。在後續製程中，隔離層110(圖5B中所說明)可形成於凹入部分104中，且包括源極/汲極區及通道區之作用區120(圖6B中所說明)可形成於凸起部分106中。
參看圖5A及圖5B，隔離層110可形成於凹入部分104中以填充凹入部分104。又，隔離層110可延伸以填充第一犧牲層圖案102a之間的空間。因此，隔離層110之最上表面可延伸至高於半導體層100之凸起部分106之最上表面的層位階。
現將詳細描述隔離層110之形成之實例。絕緣層(未圖示)可形成以填充凹入部分104及第一犧牲層圖案102a之間的空間且可覆蓋第一犧牲層圖案102a。在彼情況之後，可執行回蝕或化學機械拋光(CMP)以使得絕緣層及第一犧牲層圖案102a之最上表面處於相同層位階，藉此形成隔離層110。
在一實施中，用於容易地形成隔離層110且增強隔離層110之品質的襯板(liner)層(未圖示)可形成於凹入部分104與隔離層110之間。襯板層可包括(例如)與隔離層110相同的材料。隔離層110可包括絕緣材料，且如上文所述，可具有不同於第一犧牲層102之蝕刻選擇率的蝕刻選擇率。舉例而言，若第一犧牲層102包括氧化矽，則隔離層110可包括氮化矽。又，若第一犧牲層102包括氮化矽，則隔離層110可包括氧化矽。
參看圖6A及圖6B，可移除第一犧牲層圖案102a以形成暴露半導體層100之開口108。開口108可由隔離層110圍繞。如上文所述，若第一犧牲層圖案102a具有不同於隔離層110之蝕刻選擇率的蝕刻選擇率，則可能不移除隔離層110，但藉由蝕刻移除第一犧牲層圖案102a。因此，可在不執行額外光微影製程的情況下容易地移除第一犧牲層圖案102a。由於可移除第一犧牲層圖案102a，因此可暴露半導體層100之凸起部分106，且隔離層110可自半導體層100突起。因此，半導體層100之離散「島」106可完全由隔離層110之「海」圍繞。必要時，所要類型之雜質可注入至凸起部分106中。凸起部分106可充當作用區。在下文中，凸起部分106可被稱為作用區120。
參看圖7A及圖7B，第一層間絕緣層130可形成於作用區120之最上表面上。第一層間絕緣層130可包括(例如)氧化物、氮化物或氮氧化物。舉例而言，第一層間絕緣層130可包括氧化矽、氮化矽或氮氧化矽。又，第一層間絕緣層 130可具有不同於隔離層110之蝕刻選擇率的蝕刻選擇率。
參看圖8A及圖8B，填充層132及第二犧牲層134可分別依序形成於第一層間絕緣層130上及上方。填充層132可填充隔離層110之間的區。填充層132亦可包括絕緣材料或導電材料。在一實施中，可由多晶矽形成再填充層132。填充層132之最上表面可處於低於隔離層110之最上表面的層位階，且由此，隔離層110可自填充層132突起。此突起之隔離層110可在後續製程中充當平坦化止動器。第二犧牲層134可形成於填充層132及隔離層110上。換言之，第二犧牲層134可填充隔離層110之間的區且可覆蓋隔離層110。第二犧牲層134可包括(例如)氧化物、氮化物或氮氧化物。舉例而言，第二犧牲層134可包括氧化矽、氮化矽或氮氧化矽。又，第二犧牲層134可具有不同於第一層間絕緣層130及/或隔離層110之蝕刻選擇率的蝕刻選擇率。
參看圖9A及圖9B，第二犧牲層134可經圖案化以形成暴露填充層132之第二犧牲層圖案134a。第二犧牲層圖案134a可延伸跨越作用區120。在彼情況之後，隔片136可形成於第二犧牲層圖案134a之兩側處。隔片136可包括氧化物、氮化物或氮氧化物。舉例而言，隔片136可包括氧化矽、氮化矽或氮氧化矽。又，隔片136可具有不同於第二犧牲層圖案134a之蝕刻選擇率的蝕刻選擇率。
在彼情況之後，第二層間絕緣層138可形成於隔片136之兩側處。第二層間絕緣層138可包括(例如)氧化物、氮化物或氮氧化物。舉例而言，第二層間絕緣層138可包括氧化 矽、氮化矽或氮氧化矽。第二層間絕緣層138可具有不同於隔片136之蝕刻選擇率的蝕刻選擇率。第二層間絕緣層138可包括與第二犧牲層134相同的材料。在形成第二犧牲層圖案134a、隔片136及第二層間絕緣層138之後，可平坦化其上表面。
參看圖10A及圖10B，可移除隔片136、安置於隔片136下方之填充層132及第一層間絕緣層130。如上文所述，由於第二犧牲層圖案134a及第二層間絕緣層138中之每一者可具有不同於隔片136之蝕刻選擇率的蝕刻選擇率，因此隔片136可藉由將第二犧牲層圖案134a及第二層間絕緣層138用作蝕刻遮罩來移除。又，如上文所述，由於第二犧牲層圖案134a及第二層間絕緣層138中之每一者可具有不同於填充層132及第一層間絕緣層130之蝕刻選擇率的蝕刻選擇率，因此填充層132及第一層間絕緣層130可藉由將第二犧牲層圖案134a及第二層間絕緣層138用作蝕刻遮罩來移除。
此後，可移除安置於隔片136下方之半導體層100之一部分。如上文所述，由於第二犧牲層圖案134a及第二層間絕緣層138中之每一者可具有不同於半導體層100之蝕刻選擇率的蝕刻選擇率，因此半導體層100之該部分可藉由將第二犧牲層圖案134a及第二層間絕緣層138用作蝕刻遮罩來移除。因而，渠溝140可形成以暴露半導體層100。
如圖10A中所說明，渠溝140可具有與隔片136相同的形狀，且可具有延伸跨越作用區120之線形，同時已安置於 第二犧牲層圖案134a之間。自半導體層100之最上表面至渠溝140之底面的深度可小於隔離層110之深度。因此，隔離層110可延伸高於渠溝140且鄰近渠溝140可由隔離層110分離。渠溝140可在對應於作用區120之下部分暴露半導體層100。又，渠溝140可在對應於隔離層110之下部分(例如，在作用區120中間的一部分)暴露隔離層110。渠溝140可在對應於作用區120之側部分暴露半導體層100、第一層間絕緣層130及填充層132。渠溝140可在對應於隔離層110之側部分暴露隔離層110。
如上文所述，由於第二犧牲層圖案134a及第二層間絕緣層138中之每一者可具有不同於隔片136、填充層132、第一層間絕緣層130及半導體層100之蝕刻選擇率的蝕刻選擇率，因此第二犧牲層圖案134a及第二層間絕緣層138可用作蝕刻遮罩。此外，第二犧牲層圖案134a及第二層間絕緣層138可包括氮化矽，隔片136及第一層間絕緣層130可包括氧化矽，且填充層132可包括多晶矽。
參看圖11A及圖11B，閘結構150可形成於渠溝140中。舉例而言，閘極絕緣層152可形成於渠溝140之底面及側壁之多個部分上。接著，閘極導電層154可形成於閘極絕緣層152上。在彼情況之後，罩蓋層156可形成於閘極絕緣層152及閘極導電層154上以完全填充渠溝140。閘極絕緣層152、閘極導電層154及罩蓋層156可構成閘結構150。接下來，第二層間絕緣層138可經平坦化以暴露隔離層110。如上文所述，由於隔離層110可充當平坦化止動器且向外突 起(與填充層132相比)，因此隔離層110可防止填充層132暴露。
閘極絕緣層152及閘極導電層154可部分地填充渠溝140，且可被埋入以使得其最上表面可處於低於半導體層100之最上表面的層位階。又，如圖11A中所說明，閘結構150可形成一閘極線GL，其具有橫過作用區120之線形。又，閘極導電層154可充當閘電極及/或字線。閘極絕緣層152可包括氧化物、氮化物或氮氧化物。舉例而言，閘極絕緣層152可包括氧化矽、氮化矽或氮氧化矽。又，閘極絕緣層152可為具有包括氧化矽層及氮化矽層之雙層結構的多層。可藉由(例如)CVD、PECVD、HDP-CVD、濺鍍、金屬有機CVD(MOCVD)、ALD或其類似者形成閘極導電層154。閘極導電層154可包括(例如)多晶矽、TiN、Ti/TiN、WN、W/WN、TaN、Ta/TaN、TiSiN、TaSiN、WSiN、W、Al、Cu、Mo、Ti、Ta、Ru或其組合。罩蓋層156可包括(例如)氧化物、氮化物或氮氧化物。舉例而言，罩蓋層156可包括氧化矽、氮化矽或氮氧化矽。
參看圖12A及圖12B，安置於閘結構150之間的第二犧牲層圖案134a、填充層132及第一層間絕緣層130可移除以形成接觸孔160。接觸孔160可暴露半導體層100，亦即，在閘極線GL之間的作用區120。由於隔離層110被暴露，因此接觸孔160可容易地形成於所要位置。又，若隔離層110、罩蓋層156及第二層間絕緣層138中之每一者或至少一者具有不同於第二犧牲層圖案134a之蝕刻選擇率的蝕刻選擇 率，則填充層132及/或第一層間絕緣層130、隔離層110、罩蓋層156及/或第二層間絕緣層138可用作蝕刻遮罩。此被稱為自對準接觸(SAC)形成方法。
參看圖13A及圖13B，接觸孔160可用導電材料填充，藉此形成接觸插塞170。接觸插塞170可電連接至半導體層100之作用區120。舉例而言，接觸插塞170可電連接至閘結構150之汲極區。又，接觸插塞170可包括電連接至位元線BL(參看圖14A)之位元線接觸插塞，其可在後續製程中形成。接觸插塞170可包括(例如)多晶矽、TiN、Ti/TiN、WN、W/WN、TaN、Ta/TaN、TiSiN、TaSiN、WSiN、W、Al、Cu、Mo、Ti、Ta、Ru或其組合。又，接觸插塞170可為藉由堆疊複數個層所形成之多層。
參看圖14A及圖14B，位元線BL可形成以電連接至接觸插塞170且與閘極線GL相交。包括絕緣材料之位元線罩蓋層172可形成於位元線BL上。由於隔離層110被暴露，因此位元線BL可容易地形成於所要位置。位元線BL可包括(例如)多晶矽、TiN、Ti/TiN、WN、W/WN、TaN、Ta/TaN、TiSiN、TaSiN、WSiN、W、Al、Cu、Mo、Ti、Ta、Ru或其組合。在圖14A及圖14B中，位元線BL可為並未自隔離層110之最上表面突起之埋入型。
可使用(例如)鑲嵌方法形成埋入型位元線BL。在例示性鑲嵌方法中，圖13A及圖13B中所示之結構之上部分(例如，接觸插塞170及/或隔離層110)可部分地移除以形成渠溝(未圖示)。此渠溝可用導電材料填充。具有部分移除區 段之結構之上部分可包括隔離層110、第二層間絕緣層138、罩蓋層156、接觸插塞170及填充層132。因此，位元線BL可電連接至半導體層100之作用區120，同時其亦可藉由隔離層110及/或第一層間絕緣層130與半導體層100之其他部分電絕緣。實施例不限於埋入型位元線BL。
儘管圖式中未說明，但儲存電容器(未圖示)可形成以電連接至半導體層100之作用區120之部分(例如，源極區)，以使得可形成動態隨機存取記憶體(DRAM)裝置。又，儘管關於電池區描述了隔離層110，但隔離層110亦可形成於周邊區中。
圖15說明根據一例示性實施例的包括具有上面形成位元線BL_1之外表面之突起型隔離層的半導體裝置之橫截面圖。參看圖15，位元線BL_1可為外在型，其可安置於如圖13A及圖13B中所說明之結構的上部分處且可電連接至接觸插塞170。當形成位元線BL_1時，可能不移除圖13A及圖13B中所說明之結構(例如，接觸插塞170及/或隔離層110)。可使用通用蝕刻方法形成位元線BL_1。舉例而言，位元線導電層(未圖示)可形成於圖13A及圖13B中所說明之結構上(例如，接觸插塞170及/或隔離層110上)，且接著位元線導電層可經蝕刻。
可使用鑲嵌方法形成位元線BL_1。舉例而言，絕緣層(未圖示)可形成於圖13A及圖13B中所說明之結構上且可經圖案化以形成渠溝。渠溝可用位元線導電材料填充且可經平坦化。可連同形成於周邊區中之位元線一起形成上述外 在型位元線BL_1。
圖16說明根據一例示性實施例之具有隔離層210之半導體裝置的俯視圖。下文可能不重複與上述內容相同的圖16之特徵之詳細描述。
參看圖16，半導體裝置可包括複數個作用區220，該複數個作用區220沿第一方向平行排列。該複數個作用區220可由為突起型隔離層之隔離層210圍繞。如上文所述，與半導體層200上之該複數個作用區220相比，隔離層210可向外突起。又，半導體裝置可包括閘極線GL及位元線BL，其電連接至該複數個作用區220。
根據一例示性實施例的製造具有突起型隔離層110之半導體裝置之方法可首先包括提供半導體層100。此後，第一犧牲層102可形成於半導體層上方，且第一犧牲層102可經圖案化以形成第一犧牲層圖案102a來暴露半導體層之多個部分。半導體層100之暴露部分可藉由將第一犧牲層圖案102a用作蝕刻遮罩來移除，藉此凹入部分104及凸起部分106可形成於半導體層100中。接著，隔離層110可形成以填充凹入部分104，且隔離層110亦可形成以延伸來填充第一犧牲層圖案之間的空間以具有高於凸起部分106之最上表面的層位階。接著，可移除第一犧牲層圖案102a以形成部分地暴露半導體層100之複數個開口108。
製造半導體裝置之方法亦可包括在凸起部分106上及上方依序形成第一層間絕緣層130、填充層132及第二犧牲層134。第二犧牲層134可經圖案化以暴露填充層132、第二 犧牲層134a及第二層間絕緣層138之一部分。接著，隔片136可形成於第二犧牲層圖案134a之側面上。接下來，隔片136可被移除，且可藉由將第二層間絕緣層138用作蝕刻遮罩移除至少填充層132及第一層間絕緣層130來形成渠溝140。接下來，閘結構150可形成於渠溝140中之至少一者或每一者中。
可藉由移除第二犧牲層圖案134a、填充層132之一部分及層間絕緣層132之一部分而形成安置於閘結構150之間的接觸孔160。接著，可藉由將導電材料填充於接觸孔160中而形成接觸插塞170。此後，可形成位元線BL，其電連接至接觸插塞170且與閘極線GL相交。
本文中已揭示例示性實施例，且儘管使用特定術語，但其被使用且僅在一般及描述性意義上解譯且非為達成限制之目的。因此，一般熟習此項技術者將理解，可在不脫離如以下申請專利範圍中所闡述之本發明之精神及範疇的情況下進行形式及細節的各種改變。
100‧‧‧半導體層
102‧‧‧第一犧牲層
102a‧‧‧第一犧牲層圖案
104‧‧‧凹入部分
106‧‧‧凸起部分
108‧‧‧開口
110‧‧‧隔離層
120‧‧‧作用區
130‧‧‧第一層間絕緣層
132‧‧‧填充層/再填充層
134‧‧‧第二犧牲層
134a‧‧‧第二犧牲層圖案
136‧‧‧隔片
138‧‧‧第二層間絕緣層
140‧‧‧渠溝
150‧‧‧閘結構
152‧‧‧閘極絕緣層
154‧‧‧閘極導電層
156‧‧‧罩蓋層
160‧‧‧接觸孔
170‧‧‧接觸插塞
171‧‧‧源極/汲極區
172‧‧‧線罩蓋層
200‧‧‧半導體層
210‧‧‧隔離層
220‧‧‧作用區
BL‧‧‧位元線
BL_1‧‧‧位元線
GL‧‧‧閘極線
圖1說明根據一實施例之隔離層之透視圖；圖2A說明根據一實施例之包括突起型隔離層之半導體裝置的俯視圖；圖2B說明沿線A-A'、B-B'及C-C'所截取之圖2A之半導體裝置的橫截面圖；圖3A至圖14A說明在根據一實施例的製造包括突起型隔離層之半導體裝置的方法中之階段的俯視圖； 圖3B至圖14B說明分別沿圖3A至圖14A之線A-A'及B-B'所截取之橫截面圖；圖15說明根據另一實施例之包括具有上面形成位元線之外表面之突起型隔離層的半導體裝置之橫截面圖；及圖16說明根據一實施例之具有隔離層之半導體裝置的俯視圖。
100‧‧‧半導體層
108‧‧‧開口
110‧‧‧隔離層
120‧‧‧作用區

Claims (13)

  1. 一種半導體裝置，其包含：一半導體層，其包括一凸起部分及圍繞該凸起部分之一凹入部分；一突起型隔離層，其填充該凹入部分且向上延伸以使得該隔離層之一最上表面處於高於該凸起部分之一最上表面的一層位階；至少一渠溝，其橫過該凸起部分且具有一線形；至少一閘結構，其在該至少一渠溝中；及一接觸插塞，其在該凸起部分之一源極/汲極區上且電連接至該源極/汲極區，該接觸插塞由該隔離層圍繞，其中該隔離層包括呈一陣列之複數個開口，每一開口暴露該半導體層之一作用區。
  2. 如請求項1之半導體裝置，其中該至少一閘結構具有埋入於該半導體層中之一閘極絕緣層及一閘極導電層。
  3. 如請求項2之半導體裝置，其中該至少一閘結構之一最上表面處於低於該隔離層之該最上表面的一層位階。
  4. 如請求項2之半導體裝置，其中該至少一閘結構之一最上表面處於低於該凸起部分之該最上表面的一層位階。
  5. 如請求項2之半導體裝置，其中該至少一閘結構包括填充該渠溝之在該閘極導電層上的一罩蓋層，該閘結構具有處於與該隔離層之該最上表面大約相同之層位階的一最上表面。
  6. 如請求項1之半導體裝置，其中該接觸插塞之一最上表 面處於大約相同於或低於該隔離層之該最上表面的一層位階。
  7. 如請求項1之半導體裝置，其中該隔離層包括氮化矽。
  8. 如請求項1之半導體裝置，其進一步包含一絕緣層，其在該凸起部分之一部分上。
  9. 如請求項1之半導體裝置，其進一步包含一位元線，其電連接至該接觸插塞，該位元線安置於該隔離層之該最上表面下方。
  10. 如請求項1之半導體裝置，其進一步包含一位元線，其電連接至該接觸插塞，該位元線安置於該隔離層之該最上表面上方。
  11. 如請求項1之半導體裝置，其中複數個凸起部分以一陣列排列於該半導體層上。
  12. 一種半導體裝置，其包含：一半導體層，其包括一凸起部分及圍繞該凸起部分之一凹入部分；及一突起型隔離層，其填充該凹入部分且向上延伸以使得該隔離層之一最上表面處於高於該凸起部分之一最上表面的一層位階，其中該隔離層包括呈一陣列之複數個開口，每一開口暴露該半導體層之一作用區。
  13. 如請求項12之半導體裝置，其中該等凸起部分及該等凹入部分係藉由將一第一犧牲層圖案用作一蝕刻遮罩而排列於該半導體層上。
TW99100105A 2009-04-10 2010-01-05 包括突起型隔離層之半導體裝置 TWI472008B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090031427A KR101561061B1 (ko) 2009-04-10 2009-04-10 돌출형 소자 분리막을 가지는 반도체 소자

Publications (2)

Publication Number Publication Date
TW201037810A TW201037810A (en) 2010-10-16
TWI472008B true TWI472008B (zh) 2015-02-01

Family

ID=42933686

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99100105A TWI472008B (zh) 2009-04-10 2010-01-05 包括突起型隔離層之半導體裝置

Country Status (3)

Country Link
US (3) US8115246B2 (zh)
KR (1) KR101561061B1 (zh)
TW (1) TWI472008B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077185A (ja) * 2009-09-29 2011-04-14 Elpida Memory Inc 半導体装置の製造方法、半導体装置及びデータ処理システム
KR101096875B1 (ko) * 2009-12-09 2011-12-22 주식회사 하이닉스반도체 매립 게이트를 갖는 반도체 소자 제조 방법
JP2012174790A (ja) * 2011-02-18 2012-09-10 Elpida Memory Inc 半導体装置及びその製造方法
KR101933044B1 (ko) 2012-03-30 2018-12-28 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR101929478B1 (ko) 2012-04-30 2018-12-14 삼성전자주식회사 매립 채널 어레이를 갖는 반도체 소자
KR101989514B1 (ko) 2012-07-11 2019-06-14 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102232766B1 (ko) 2015-01-05 2021-03-26 삼성전자주식회사 반도체 소자 및 이의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753551A (en) * 1996-11-25 1998-05-19 Vanguard International Semiconductor Corporation Memory cell array with a self-aligned, buried bit line
US20060270151A1 (en) * 2005-05-31 2006-11-30 Nanya Technology Corporation Method for forming a semiconductor device
TW200642043A (en) * 2005-05-31 2006-12-01 Nanya Technology Corp A method for forming a semiconductor device
TW200910530A (en) * 2007-08-24 2009-03-01 Nanya Technology Corp Method for determining leakage current of semiconductor buried-strap

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2932635B2 (ja) * 1990-08-11 1999-08-09 日本電気株式会社 半導体記憶装置
KR950011636B1 (ko) 1992-03-04 1995-10-07 금성일렉트론주식회사 개선된 레이아웃을 갖는 다이내믹 랜덤 액세스 메모리와 그것의 메모리셀 배치방법
US8421143B2 (en) 2000-09-26 2013-04-16 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device having element isolating region of trench type
JP2002176114A (ja) 2000-09-26 2002-06-21 Toshiba Corp 半導体装置及びその製造方法
JP3808700B2 (ja) * 2000-12-06 2006-08-16 株式会社東芝 半導体装置及びその製造方法
JP4060572B2 (ja) * 2001-11-06 2008-03-12 株式会社東芝 半導体記憶装置及びその製造方法
KR100505667B1 (ko) 2003-01-16 2005-08-03 삼성전자주식회사 스토리지 전극과 접촉하기 위해 비트 라인 방향으로확장된 콘택체를 포함하는 반도체 소자 제조 방법
JP3854247B2 (ja) 2003-05-30 2006-12-06 株式会社東芝 不揮発性半導体記憶装置
US6844591B1 (en) * 2003-09-17 2005-01-18 Micron Technology, Inc. Method of forming DRAM access transistors
US7384849B2 (en) * 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
US7429509B2 (en) 2005-05-31 2008-09-30 Nanya Technology Corporation Method for forming a semiconductor device
KR20070002593A (ko) 2005-06-30 2007-01-05 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20070002589A (ko) 2005-06-30 2007-01-05 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 형성 방법
KR20070017656A (ko) 2005-08-08 2007-02-13 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2007134674A (ja) * 2005-10-11 2007-05-31 Elpida Memory Inc 半導体装置の製造方法及び半導体装置
US7476933B2 (en) * 2006-03-02 2009-01-13 Micron Technology, Inc. Vertical gated access transistor
US7902597B2 (en) * 2006-03-22 2011-03-08 Samsung Electronics Co., Ltd. Transistors with laterally extended active regions and methods of fabricating same
KR100835278B1 (ko) * 2006-06-28 2008-06-05 삼성전자주식회사 리세스-핀 트랜지스터를 갖는 반도체 소자 및 그 제조방법
JP2008098553A (ja) * 2006-10-16 2008-04-24 Elpida Memory Inc 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753551A (en) * 1996-11-25 1998-05-19 Vanguard International Semiconductor Corporation Memory cell array with a self-aligned, buried bit line
US20060270151A1 (en) * 2005-05-31 2006-11-30 Nanya Technology Corporation Method for forming a semiconductor device
TW200642043A (en) * 2005-05-31 2006-12-01 Nanya Technology Corp A method for forming a semiconductor device
TW200910530A (en) * 2007-08-24 2009-03-01 Nanya Technology Corp Method for determining leakage current of semiconductor buried-strap

Also Published As

Publication number Publication date
KR20100112901A (ko) 2010-10-20
US20150333151A1 (en) 2015-11-19
US8115246B2 (en) 2012-02-14
US20120119290A1 (en) 2012-05-17
US9741611B2 (en) 2017-08-22
TW201037810A (en) 2010-10-16
KR101561061B1 (ko) 2015-10-16
US20100258860A1 (en) 2010-10-14

Similar Documents

Publication Publication Date Title
TWI621245B (zh) 具有增大記憶胞接觸區域的半導體記憶體裝置及其製作方法
US9082784B2 (en) Method of fabricating a semiconductor device having stacked storage nodes of capacitors in cell region separated from peripheral region
JP4362128B2 (ja) 半導体素子の製造方法
US9728540B2 (en) Semiconductor device for reducing coupling capacitance
TWI471981B (zh) 製作具有埋入式位元線與埋入式字元線的記憶體裝置之方法
KR101610826B1 (ko) 커패시터를 갖는 반도체 장치의 형성방법
US9741611B2 (en) Method of forming semiconductor device including protrusion type isolation layer
US20120217576A1 (en) Semiconductor device and method for forming the same
TW201740510A (zh) 記憶體陣列中具有共平面數位線接觸結構及儲存節點接觸結構的半導體記憶體元件及其製作方法
JP6133013B2 (ja) 半導体素子及びその形成方法
TWI521648B (zh) 帶有鑲嵌位元線之半導體裝置及其製造方法
JP2008113005A (ja) 集積半導体構造の製造方法
TWI488263B (zh) 包括接觸插塞之半導體裝置及相關方法
US8823088B2 (en) Semiconductor device with buried gate and method for fabricating the same
TWI497649B (zh) 埋入式字元線結構及其製造方法
US8084326B2 (en) Method for manufacturing semiconductor device
US10840127B2 (en) Integrated circuit (IC) device
JP2014045003A (ja) 半導体装置及びその製造方法
JP2010153509A (ja) 半導体装置およびその製造方法
KR20110024494A (ko) 이중 홀형 스토리지노드콘택홀을 이용한 반도체장치 제조 방법
JP2008177225A (ja) 半導体装置およびその製造方法
US20100270603A1 (en) Semiconductor device and method of manufacturing the same
TW202301640A (zh) 具有虛設閘極結構的半導體裝置
JP2008060343A (ja) 半導体装置及びその製造方法
JP2006228898A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees