TWI467403B - 區域分類裝置、基板檢查裝置及區域分類方法 - Google Patents

區域分類裝置、基板檢查裝置及區域分類方法 Download PDF

Info

Publication number
TWI467403B
TWI467403B TW101146741A TW101146741A TWI467403B TW I467403 B TWI467403 B TW I467403B TW 101146741 A TW101146741 A TW 101146741A TW 101146741 A TW101146741 A TW 101146741A TW I467403 B TWI467403 B TW I467403B
Authority
TW
Taiwan
Prior art keywords
area
layer
inspection
substrate
region
Prior art date
Application number
TW101146741A
Other languages
English (en)
Other versions
TW201337616A (zh
Inventor
Satoru Yasaka
Atsushi Saito
Original Assignee
Screen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd filed Critical Screen Holdings Co Ltd
Publication of TW201337616A publication Critical patent/TW201337616A/zh
Application granted granted Critical
Publication of TWI467403B publication Critical patent/TWI467403B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/10—Image acquisition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Immunology (AREA)
  • Evolutionary Computation (AREA)
  • Analytical Chemistry (AREA)
  • Geometry (AREA)
  • Pathology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Multimedia (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Structure Of Printed Boards (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

區域分類裝置、基板檢查裝置及區域分類方法
本發明係關於一種電路圖案之檢查用之區域分類技術。
一般而言，於印刷基板等之電路圖案之檢查中，藉由對檢查對象之電路圖案進行攝影所得之圖像、與對良品進行攝影所得之圖像或根據設計資料生成之圖像之比較而進行檢查。於電路圖案中，如圖像信號線或穿通孔(clearance hole)部等需要嚴格設定檢查基準之部分、及如實體電源部分或文字部分等亦可不嚴格地檢查之部分混合存在。因此，於在電路圖案之整個區域應用同一檢查基準之情形時，檢查基準嚴格之情形時多發生虛報，於檢查基準寬鬆之情形時，多發生缺陷之遺漏。
因此，於專利文獻1、2之技術中，藉由根據實際攝影電路圖案所得之圖像將基板中之檢查對象之區域分類，且應用與所分類之區域對應之檢查基準及檢查方法，而謀求檢查之精度之提高。又，於專利文獻3之技術中，使用將基於基板之CAD(Computer Aided Design，電腦輔助設計)資料之設計圖像擴展而成之圖像、及將該設計圖像收縮而成之圖像，進行基板之區域分類，藉此謀求檢查精度之提高。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2000-329532號公報
[專利文獻2]日本專利特開平11-23483號公報
[專利文獻3]日本專利特開2008-298436號公報
然而，即便藉由專利文獻1~3之技術，仍有無法適當地進行區域分類而發生虛報或檢查遺漏之問題。特別是，於檢查對象之基板為多層之基板中之一層基板之情形時，存在虛報或檢查遺漏之發生顯著增加等問題。
本發明係為了解決上述問題而完成者，其目的在於提供一種可改善多層之基板中之電路圖案之檢查精度之技術。
為了解決上述之問題，第1態樣之區域分類裝置包括：區域抽出部，其根據將分別形成有電路圖案之複數個基板積層之多層基板之設計資料，於與該基板對應之設計圖像中抽出該多層基板中之注目層之基板之注目區域；網路表生成部，其分別生成上述注目區域之導電性之有無為依照設計之情形之第1網路表、及上述注目區域之導電性之有無脫離了設計之情形之第2網路表，來作為表示將不同之層間之電路圖案彼此電性連接之連接孔與上述注目層之電路圖案之電性連接關係的資料；及區域分類部，其於上述第1網路表與上述第2網路表之間有特定之差異之情形時，將上述注目區域分類為檢查中之重要區域，於無上述特定之差異之情形時，將上述注目區域分類為重要性比上述重要區域低之非重要區域。
第2態樣之區域分類裝置係如第1態樣之區域分類裝置，其中上述第1網路表及上述第2網路表為如下資料，該資料係將上述注目層之電路圖案中之包含對應於上述連接孔之部分之複數個檢測點與上述連接孔中之相互具有電性連接性者設為相同之群組並進行分類而成。
第3態樣之區域分類裝置係如第1態樣之區域分類裝置，其中上述第1網路表及上述第2網路表為如下資料，該資料係將上述注目層之電路圖案中之包含對應於上述連接孔之部分之複數個檢測點、與連接於上述連接孔之其他層之電路圖案中之對應於上述連接孔之部分中的相互具有電性連接性者設為相同之群組並進行分類而成。
第4態樣之區域分類裝置係如第2或第3態樣之區域分類裝置，其中上述特定之差異為上述第1網路表與上述第2網路表之各自之上述群組數之差異。
第5態樣之區域分類裝置係如第1態樣之區域分類裝置，其中上述連接孔包含將上述多層之基板實際地積層後進行加工之預定之連接孔。
第6態樣之區域分類裝置係如第2或第3態樣之區域分類裝置，其中於上述注目層為由具有開口部之絕緣層而被覆之外層之情形時，上述網路表生成部係將注目層之電路圖案中之未由上述絕緣層被覆之部分設定作為上述複數個檢測點之一部分。
第7態樣之區域分類裝置係如第1態樣之區域分類裝置，其中上述注目區域為上述注目層之電路圖案中之特定寬度 以下之細線部、或該注目層之相互鄰接之電路圖案之間之特定寬度以下之間隙部。
第8態樣之區域分類裝置係如第1態樣之區域分類裝置，其中進而包括按目的分類部，該按目的分類部係基於上述重要區域與上述非重要區域，將上述注目層分類為按檢查目的分類之區域。
第9態樣之基板檢查裝置係基於第1態樣之區域分類裝置所分類之區域而進行上述注目層之基板之檢查。
第10態樣之區域分類方法包括：區域抽出步驟，其根據將分別形成有電路圖案之複數個基板積層之多層基板之設計資料，於與該基板對應之設計圖像中抽出該多層基板中之注目層之基板的注目區域；網路表生成步驟，其分別生成上述注目區域之導電性之有無為依照設計之情形之第1網路表、及上述注目區域之導電性之有無脫離了設計之情形之第2網路表，來作為表示將不同之層間之電路圖案彼此電性連接之連接孔與上述注目層之電路圖案之電性連接關係的資料；及區域分類步驟，其於上述第1網路表與上述第2網路表之間有特定之差異之情形時，將上述注目區域分類為檢查中之重要區域，於無上述特定之差異之情形時，將上述注目區域分類為重要性比上述重要區域低之非重要區域。
根據第1態樣至第10態樣中之任一態樣之發明，於注目層內之注目區域之導電性脫離了設計之情形時，根據亦考 慮到經由連接孔之層間連接的網路表之變化，來判定該注目層中之電性連接狀態是否發生本質性變化，藉此將該注目區域分類為重要區域或非重要區域。因此，於多層基板之電路圖案之檢查中可精度更好地分類重要之區域，因而可提高檢查精度。又，區域之分類結果亦不會因檢查者之個人之技能而變動。
以下，根據圖式對本發明之一實施形態進行說明。於圖式中對具有相同之構成及功能之部分附上相同之符號，於下述說明中省略重複說明。又，各圖式係模式性地表示者，例如各圖式中之表示物之尺寸及位置關係等未必為正確地進行圖示者。
<A.實施形態> <A-1.基板檢查系統之構成>
圖1係表示藉由包括實施形態之基板檢查裝置700而進行多層印刷基板之積層前之外觀檢查之基板檢查系統1000之構成之一例的方塊圖。基板檢查裝置700包括實施形態之區域分類裝置300。又，圖2係表示於實施形態之基板檢查裝置700中所使用之資料之一例之方塊圖。
如圖1、圖2所示般，基板檢查系統1000例如主要包括資料伺服器500、CAM(Computer Aided Manufacturing，電腦輔助製造)編輯器600、基板檢查裝置700、及驗證裝置800而構成。於資料伺服器500中記憶有檢查對象之多層基板之CAD資料、及CAM資料等。CAM編輯器600係對該等 CAD資料、CAM資料進行編輯而生成設計基準值43、基板圖像44、及網路表45等。所生成之資料係與CAD資料、CAM資料等一併作為設計資料41而供給至基板檢查裝置700。
設計基準值43為例如即便以100 um之寬度設計之圖案變細至幾%為止亦可保證印刷基板之品質之基準。基板圖像44為根據CAD資料等而生成之光柵(Raster)圖像等基板之圖像資料。網路表45為表示遍及多層基板之所有層之電性連接關係之資料，例如於設計時之導通之確認或設計時之檢圖電核對器之核對點之設定等中使用。又，與下述注目層有關之網路表亦可藉由抽出網路表45中之與注目層有關之一部分表之方法而生成。基板檢查裝置700根據設計資料41而進行電路基板(「印刷基板」)39(圖1)之電路圖案之檢查，驗證裝置800進行該檢查結果之驗證處理。
<A-2.基板檢查裝置之構成>
如圖1、圖2所示般，基板檢查裝置700例如主要包括區域分類裝置300、記憶部32、檢查資料生成部34、攝像部36、及檢查部38而構成。檢查資料生成部34及檢查部38係藉由未圖示之CPU(Central Processing Unit，中央處理單元)執行特定之程式等而實現。
區域分類裝置300根據設計資料41而生成按檢查目的分類之區域資訊56。於按檢查目的分類之區域資訊56中設定有例如重要檢查區域、非檢查區域、通常檢查區域等區域資訊。重要檢查區域根據基板檢查裝置700之能力而設 定。例如於基板檢查裝置700可進行鑽孔檢查之情形時，鑽孔之部分被分類為重要檢查區域。同樣地，若可檢查通孔與鑽孔之間之部分，則抽出該部分並分類。又，例如，若可實施雷射通孔之檢查，則抽出雷射通孔之部分並分類。
記憶部32記憶基板檢查之處理程序42、基板檢查裝置700之解析度46等。檢查資料生成部34根據處理程序42與設計資料41之設計基準值43等而生成檢查參數52。檢查參數52相當於「容許誤差」。檢查參數52根據重要檢查區域用之檢查條件、或通常檢查區域用之檢查條件等區域分類裝置300所分類之按檢查目的分類之區域資訊56相關的檢查之種類而設定。例如若設計基準值為100 um之寬度，則重要檢查區域用之檢查參數52例如設定為±30%之容許誤差等。又，檢查資料生成部34根據基板圖像44與解析度46而生成主圖像54(圖1、圖2)。
圖3係表示主圖像54(圖1、圖2)之一例之圖。於主圖像54中，包含圖案區域92與位置佈局用之對準標記94等。又，圖4係表示圖3之主圖像54之圖案區域92之一例之圖。
主圖像54為印刷基板之大型之設計圖像。於宏觀地觀察印刷基板之情形時，例如於一邊為600 mm之四角形狀之一片樹脂之板之中，分散地配置有複數個例如行動電話等之電路圖案。該等電路圖案部分被切割並作為製品之電路基板而使用。印刷基板中之其他部分不是很重要。因此，藉由圖像處理或用戶之手動設定等，將分別與主圖像54中之 分散地配置之該等電路圖案部分相對應之區域，分別指定作為圖案區域92(圖3)。
於圖案區域92中，有細線狀之電路圖案、稱為接地或實體等之電路圖案、或作為藉由蝕刻等而形成於基板上之文字等之電子電路而完全未被使用之圖案等區域。於圖4所示之例中，包含2個圓形之焊墊與焊墊間之細線部之電路圖案被分類為重要檢查區域98，字符串「ABC」之文字區域被分類為非檢查區域(「掩膜區域」)96。於字符串區域以外，例如當進行檢查時成為虛報之可能性高之區域等亦被分類為非檢查區域96。又，圖案區域92中之除非檢查區域96及重要檢查區域98以外之區域分類為通常檢查區域97。於通常檢查區域97中，進行與重要檢查區域98相比缺陷檢測之感度設定得較低之檢查。圖案區域92中之各區域之分類如上所述藉由區域分類裝置300而進行，分類結果可作為按檢查目的分類之區域資訊56而獲得。按檢查目的分類之區域資訊56係與自檢查資料生成部34供給之檢查參數52及主圖像54一併作為AOI(Auto Optical Inspection，自動光學檢測)檢查資料58而供給至檢查部38，且用於檢查。
攝像部36對電路基板39進行攝影，生成其攝影圖像51並供給至檢查部38。電路基板39為將分別形成有電路圖案之複數個基板積層之多層基板中之注目層之電路基板，於積層作為多層基板之前，藉由基板檢查裝置700進行檢查。檢查部38藉由使用AOI檢查資料58對攝影圖像51進行檢 查，而進行電路基板39之電路圖案之檢查，檢查結果供給至驗證裝置800。
再者，於圖1所示之例中，將區域分類裝置300內置於基板檢查裝置700中，例如亦可將區域分類裝置300設置於基板檢查裝置700之外部。又，基板檢查裝置700除作為印刷基板之檢查裝置之用途以外，例如亦可作為積層型之半導體之檢查裝置而使用。
<A-3.區域分類裝置之構成>
如圖1、圖2所示般，區域分類裝置300主要包括CPU10、記憶部26、及操作部28而構成。記憶部26包括ROM(Read Only Memory，唯讀記憶體)及RAM(Random Access Memory，隨機存取記憶體)等，且記憶有程式PG1。操作部28包括操作按鈕等，受理與區域分類裝置300之控制有關之用戶之各種操作。多層基板中之成為基板檢查之對象之注目層之設定除可依照特定之順序而依序設定以外，亦可藉由經由操作部28之用戶之操作而設定。所受理之各種操作資訊向CPU10供給。CPU10藉由一面將記憶部26用作工作記憶體一面執行程式PG1，而總括地控制區域分類裝置300整體。又，CPU10藉由執行程式PG1而實現區域抽出部12、網路表生成部14、區域分類部16、及按目的分類部18之功能，並生成按檢查目的分類之區域資訊56。
圖5係表示對藉由實施形態之區域分類裝置300而分類之電路基板之區域之一例進行表示之表102之圖。於表102之 例中，電路基板之各部分相應於鑽孔、圖案、空間等基板構造之屬性而分類為區域A1~L1之12個種類之區域。表102中之「SR」意指阻焊劑。關於對該等區域之分類，以下將於區域分類裝置300之動作之說明欄中進行敍述。進而，該等各區域分類為對應於檢查目的之區域。於表102之例中，按檢查目的分類之區域被分類為重要檢查區域、通常檢查區域、及非檢查區域這3個種類之區域。而且，規定所分類之該等按檢查目的分類之各區域的資訊係與根據基板構造之屬性而分類之區域建立對應關係，而作為按檢查目的分類之區域資訊56供給至基板檢查裝置700之檢查部38。對區域A1~L1分配按檢查目的分類之各區域中之哪一個區域係由用戶決定，且預先記憶於記憶部26中。例如，連接於電路圖案之鑽孔設定於重要檢查區域。
圖6係表示多層之基板之階層構造之一例之圖，例示有多層基板72。多層基板72係使層L0~L4之5層基板積層而構成。層L0為多層基板72之外層，於以下亦稱為外層L0。外層L0由阻焊層(「絕緣層」)SR1被覆。於阻焊層SR1設置有開口部。於外層L0之電路圖案中之藉由內包於該開口部而未由阻焊劑被覆之部分安裝電子零件。附有斜線之層L1為多層基板72之注目層，於以下亦稱為注目層L1。
又，作為於多層之基板72中電性連接不同層之電路圖案彼此之鑽孔(「連接孔」或亦僅稱為「鑽孔」、「孔」等)之一例，表示有將注目層L1之電路圖案與層L2之電路圖案電性連接之鑽孔(「連接孔」)D1。鑽孔為於藉由鑽孔加工等 而形成之孔之壁面形成有導電材料之層之孔，且為進行於印刷基板之表背、或者多層之基板中之相互不同之層間之電性架橋之孔，即電性連接不同之層間之電路圖案彼此之孔。鑽孔藉由基板上之位置及孔之直徑、與連接對象之各層等而規定。又，鑽孔之位置及直徑可與基板之電路圖案同樣地表示為圖像，故而鑽孔亦稱為「鑽孔層(鑽孔層(drill layer))」。鑽孔層係將1個以上之鑽孔表示為1層者，例如，如下述圖8所示般，圖6所示之鑽孔層D1係將5個鑽孔表示為1層者。
於鑽孔中有各種之種類，將多層基板實際地積層後加工之預定之鑽孔(亦稱為「未來鑽孔」)亦為鑽孔之一種。除未來鑽孔以外之鑽孔係於對電路基板39進行檢查之時間點，已設置於電路基板39，但未來鑽孔係於將多層基板72積層後形成。因此，於對電路基板39進行檢查時，未來鑽孔不形成於電路基板39。基板檢查裝置700係於電路基板39之檢查時，使用亦考慮到未來鑽孔之按檢查目的分類之區域資訊56進行檢查，因而可更減少虛報之發生等。
區域抽出部12為抽出將分別形成有電路圖案之複數個基板積層之多層基板中之注目層之電路基板39的注目區域。該抽出係根據該多層基板之設計資料中之電路基板39之設計資料而進行，注目區域於與電路基板39相對應之設計圖像中抽出。作為注目區域，例如抽出作為注目層之電路基板39之電路圖案中之特定寬度以下之細線部。又，電路基板39之相互鄰接之電路圖案之間之特定寬度以下之間隙部 亦作為注目區域而抽出。又，區域抽出部12係於抽出注目區域之過程中，亦根據設計資料進行例如與電路圖案連接之鑽孔等各種鑽孔、或未與鑽孔連接之電路圖案等之抽出。
網路表生成部14根據多層基板之設計資料而製作如下網路表(「第1網路表」)，該網路表表示區域抽出部12所抽出之注目區域之導電性之有無為依照設計之情形之電路基板39之電路圖案、與電性連接不同之層間之電路圖案彼此之連接孔的電性連接關係。又，網路表生成部14根據該設計資料而生成如下網路表(「第2網路表」)，該網路表表示注目區域之導電性之有無脫離了設計之情形之注目層之電路圖案、與連接孔之電性連接關係。
網路表係將電路圖案之各點與各鑽孔中之相互成為相同之電位者、即相互具有電性連接性者之群組，相對於各電位分別抽出並表化而成者。群組之抽出係例如根據設計資料之圖案上之點與鑽孔之座標、或表示圖案之光柵圖等圖案之配設狀態之圖像等而進行。網路表之形式中亦有各種各樣者。例如有如下述圖10之例般作為針對每個群組連續之線之圖像而表示之形式、或如圖11之例般將分別表現成為同電位之各點之符號針對成為同電位之各群組進行記述之形式等。
網路表為表示相對於圖案上之注目點成為相同之電位之點或鑽孔的表，因而通常被用於導通檢查中。於網路表之製作中可採用公知之各種方法。例如對照鑽孔(孔)之座標 與圖案上之各個點(「檢測點」)之座標，將鑽孔與圖案上之各點中之具有相同座標者設為具有相同電位之鑽孔與圖案上之各點來進行探索等，藉此製作網路表。鑽孔及該圖案上之各點為記述網路表之要素。作為該圖案上之各點，係抽出電路圖案中之連接有鑽孔之部分等而採用。
於藉由網路表生成部14所生成之2個資料，即第1網路表與第2網路表之間有特定之差異之情形時，區域分類部16將由區域抽出部12抽出之注目區域分類為檢查中之重要區域。又，於該等之網路表間無該特定之差異之情形時，將注目區域分類為檢查之重要性比重要區域低之非重要區域。作為該特定之差異，例如採用第1網路表與第2網路表之各自之群組數之差異等。
按目的分類部18係於利用區域抽出部12而進行之注目區域之抽出過程中，將所抽出之各種鑽孔等區域、及藉由區域分類部16將注目區域分類而成之重要區域及非重要區域(例如圖5之表102之區域A1~L1等)，按檢查目的分類為各區域(例如表102之右欄所示之區域等)。即，按目的分類部18根據重要區域與非重要區域，將注目層之各區域按檢查目的進行分類。藉由區域抽出部12、區域分類部16而抽出並分類之區域、與藉由按目的分類部18而分類之按檢查目的分類之區域的對應關係係如上述般由用戶預先設定，且記憶於記憶部26等中。按目的分類部18係藉由參照該對應關係，而進行按檢查目的之區域分類。按目的分類部18係例如針對分別規定藉由區域抽出部12及區域分類部16而抽 出或分類之區域的區域資訊，生成按檢查目的分類之區域資訊56，並輸出至檢查部38(圖1)，該按檢查目的分類之區域資訊56係將表示按目的分類部18所分類之按檢查目的分類之區域的符號等之資訊建立對應關係而成。
<A-4.區域分類裝置之動作>
圖22~圖24係表示與區域分類處理有關之動作流程S100來作為實施形態之區域分類裝置300之動作之一例之流程圖。以下，使用圖22~圖24之流程圖對區域分類裝置300之動作流程S100進行說明。該說明係以對圖6所示之多層之基板72之注目層L1及外層L0之基板進行藉由區域分類裝置300之區域分類之情形為例而進行，且適當參照下述圖7~圖21。再者，區域分類裝置300亦可對一層基板進行區域分類。
如圖22所示般，區域分類裝置300之區域抽出部12係當自CAM編輯器600供給多層基板之設計資料41(圖1、圖2)時，例如根據經由操作部28(圖1)之設定操作等，而特定出多層基板中之注目層(步驟S110)。於多層基板72(圖6)中，例如將作為內層之層L1特定作為注目層L1。又，區域抽出部12抽出連接於注目層之鑽孔層(鑽孔)(步驟S120)，將所抽出之鑽孔層分類為與基板構造之屬性對應之複數個鑽孔區域(步驟S130)。具體而言，所抽出之鑽孔層分類為表102(圖5)所示之區域A1~D1之4種鑽孔區域。再者，於選擇外層作為注目層之情形時，連接於外層之鑽孔層分類為區域A1~D1、K1、L1之6種鑽孔區域。
圖7係表示注目層L1作為圖6之多層之基板72中之注目層之一例之圖。圖8係表示鑽孔層D1作為連接於圖7之注目層L1之鑽孔層之一例之圖。圖9係表示層L2作為藉由圖7之鑽孔層D1而與圖6之注目層L1連接之其他層之一例之圖。檢測點L1_a~L1_i(圖7)係表示形成於注目層L1之電路圖案中之點(位置)。下標之a~i表示注目層L1中之各點之位置。同樣地，檢測點D1_a~D1_d(圖8)係表示鑽孔層D1中之各鑽孔之點(位置)，下標之a~e係表示基板中之各點之位置。同樣地，檢測點L2_a~L2_e(圖9)係表示形成於層L2之電路圖案中之點(位置)，下標之a~e係表示層L2中之各點之位置。注目層L1、鑽孔層D1及層L2中之各檢測點中，相同之下標所示者係於各層之基板中具有相同之座標之點。因此，例如，檢測點L1_a、D1_a、L2_a係於將注目層L1與層L2積層時相互電性連接。又，如檢測點L1_a與L1_b(圖7)般屬於相同之電路圖案之檢測點亦相互電性連接。
又，圖10係用以對與注目層有關之網路表(亦稱為「簡易網路表」)進行說明之圖。簡易網路表僅表示應當與所檢查之注目層電性連接之部位之連接關係的網路表。圖10所示之多層基板係將層L11~L15之5層之基板積層而生成。於層L11~L15之各層中，藉由細線之圖案而將形成圓形之焊墊之圖案電性連接。又，相鄰之兩層之間藉由將該2層之各者中之至少1個電路圖案彼此電性連接之至少1個鑽孔而連接。網路表G1~G4係將各層之圓形之焊墊中之藉由利用細線圖案或鑽孔而連接從而相互具有電性連接性者以線 形式表示作為群組之網路表。
於圖10之例中，與注目層L13有關之簡易網路表為網路表G2及G3。該簡易網路表係例如藉由如下之方法而生成：抽出全部之層L11~L15中之注目層L13、及經由鑽孔而電性連接於注目層L13之層L12及L14，生成所抽出之層間之網路表。又，該簡易網路表亦可藉由如下之方法而生成：於生成作為多層之基板之整體之網路表的網路表G1~G4後僅抽出與注目層L13有關之網路表G2及G3。
圖11係模式性地表示與圖7之注目層L1有關之網路表(簡易網路表)N1之圖。網路表N1包括2個群組GA1與GB1，各群組具有要素欄中所示之各檢測點作為要素。各群組中之檢測點為於將層L1、L2積層時相互電性連接而成為同電位之檢測點。
若圖22之步驟S130之處理結束，則網路表生成部14生成與注目層有關之簡易網路表(步驟S140)。該簡易網路表係與藉由使下述步驟S170中所抽出之細線部之注目區域按照設計形成而具有按照設計之導電性之情形的注目層L1有關之網路表。因此該網路表為上述第1網路表。於注目層為圖7之注目層L1之情形時，藉由網路表生成部14生成上述網路表N1。又，於在步驟S140中生成簡易網路表時，區域抽出部12根據設計資料而抽出注目層中之未與鑽孔連接之圖案(圖5之表102中之區域E1)(步驟S150)。
若步驟S150(圖22)之處理結束，則區域抽出部12獲取注目層之電路圖案之圖像(步驟S160)。區域抽出部12藉由對 該圖像進行收縮處理，且對實施了收縮處理之圖像進行擴展處理而抽出電路圖案之細線部作為注目區域(圖23之步驟S170)。該等處理中之收縮、擴展之寬度根據欲抽出作為注目區域之細線部之寬度而設定。例如，於需要抽出80 um之細線部之情形時，例如於進行相當於80 um之量之收縮處理後，進行相當於80 um之量之擴展處理。
圖12係用以說明於圖7之注目層L1中抽出之細線部之注目區域之一例之圖。圖像61為於步驟S160(圖22)中獲取之注目層L1之電路圖案之圖像。圖像62為對圖像61實施步驟S170(圖23)之收縮處理與擴展處理之結果之圖像。圖像63為相當於自圖像61除去圖像62之所得之差分之圖像。於圖像63中，抽出有6個注目區域Q1~Q6。
若步驟S170(圖23)之處理結束，則網路表生成部14生成與將區域抽出部12所抽出之細線部之注目區域之1個去除所得之注目層有關之簡易網路表(步驟S180)。該簡易網路表為上述第2網路表。其次，網路表生成部14判定於步驟S180中是否製作出與在步驟S170中抽出之所有之細線部對應之簡易網路表(步驟S190)。該判定之結果為，若對於所有之細線部，步驟S180之處理未結束，則網路表生成部14對未處理之細線部進行步驟S180之處理。該判定之結果為，若對於所有之細線部，步驟S180之處理結束，則區域分類部16抽出第2網路表相對於第1網路表變化之細線部之注目區域(圖5之表102之區域F1)並分類作為重要區域。又，區域分類部16抽出無該變化之細線部之注目區域(表 102之區域G1)並分類為非重要區域(步驟S200)。又，區域分類部16將不屬於區域E1~G1中之任一者之電路圖案之區域分類為表102之區域H1。
再者，於步驟S200中之處理中，區域分類部16可根據經由操作部28等而預先完成之設定等，根據設計資料進而詳細地對設定於區域F1之注目區域進行分類。例如，啞鈴形之注目區域Q1(圖12)可進而分類為啞鈴形之形狀整體、2個圓形之鑽孔區域(焊墊)、或2個圓形之鑽孔區域之間之細線部分等。例如，於進行鑽孔檢查之情形時，將圓形之鑽孔區域分類為區域F1，於進行信號線之缺陷突起之精密檢查之情形時，將圓形之鑽孔區域之間之細線部分分類為區域F1。又，於進行包含圓形之焊墊之線之精密檢查之情形時，將啞鈴形之注目區域Q1整體分類為區域F1。
圖13係表示藉由步驟S180(圖23)中之處理自圖7之注目層L1之電路圖案削除圖12之1個注目區域Q1之電路圖案所得的圖。該電路圖案係與因製造不良等而注目區域Q1斷線之情形對應者。於將注目區域Q1自注目層L1削除之情形時，注目層L1、鑽孔層D1、及層L2中之電性連接關係變化。因此，注目區域Q1為檢查中重要之區域。
圖14係同樣地表示自圖7之注目層L1之電路圖案削除圖12之1個注目區域Q6之電路圖案所得的圖。即便將注目區域Q6自注目層L1削除，除無設定於注目區域Q6之檢測點L1_h以外，注目層L1、鑽孔層D1、及層L2中之電性連接關係未發生變化。因此，注目區域Q6並非為檢查中重要之 區域。
圖15係模式性地表示與於步驟S180中製作之圖13之注目層L1有關之網路表N2之圖。圖16係同樣地模式性地表示與圖14之注目層L1有關之網路表N3之圖。
網路表N2具有3個群組GA2、GB2、及GC2，各群組具有要素欄中所示之各檢測點之各者作為要素。網路表N3具有2個群組GA3、GB3，各群組具有要素欄中所示之各檢測點之各者作為要素。網路表N2及N3之各群組中之檢測點為於將層L1、L2積層時相互電性連接而成為同電位之檢測點。
如圖11、圖15、及圖16所示般，作為第1網路表之網路表N1及作為第2網路表之網路表N3之群組數均為2個，與此相對，作為第2網路表之網路表N2之群組數為3個。如此，於注目區域在為檢查中重要之圖案之細線部之情形時，若將該注目區域自注目層削除，則簡易網路表之群組數增加。因此，區域分類部16可根據第1網路表與第2網路表之各自之群組數之差異，而將圖案之細線部之注目區域分類為檢查中之重要區域、及重要性比重要區域低之非重要區域。
若步驟S200(圖23)之處理結束，則區域抽出部12係將注目層之圖案之圖像、及貫通注目層但未與注目層之電路圖案電性連接之鑽孔之圖像於工作記憶體等中合併(步驟S210)。於不存在此種鑽孔之情形時，僅使用注目層之電路圖案之圖像。
區域抽出部12係藉由對步驟S210之處理後之圖像進行擴展處理，對實施有擴展處理之圖像進行收縮處理，而抽出電路圖案之間隙部(亦稱為「窄間隙部」)作為注目區域(圖24之步驟S220)。該等之處理中之擴展、收縮之寬度根據欲抽出作為注目區域之間隙部之寬度，而與步驟S170同樣地設定。間隙部為注目層之相互鄰接之電路圖案之間之特定寬度以下之部分。
圖17係用以說明於圖7之注目層L1中抽出之間隙部之注目區域之一例之圖。圖像64為於步驟S210(圖23)中所獲取之注目層L1之電路圖案之圖像。圖像65為對圖像64實施步驟S220(圖24)之擴展處理之結果之圖像。圖像66為對圖像65實施步驟S220之收縮處理之結果之圖像。圖像67為相當於自圖像66除去圖像64所得之差分之圖像。於圖像67中，抽出4個間隙部之注目區域R1~R4。
若步驟S220(圖24)之處理結束，則網路表生成部14將區域抽出部12所抽出之間隙部之注目區域中之一個置換為相同尺寸之電路圖案，且生成與置換後之注目層有關之簡易網路表(步驟S230)。該簡易網路表為上述第2網路表。繼而，網路表生成部14係判定於步驟S230中是否製作出與在步驟S220中所抽出之所有之間隙部對應之簡易網路表(步驟S240)。該判定之結果為，若對於所有之間隙部，步驟S230之處理未結束，則網路表生成部14對未處理之間隙部進行步驟S230之處理。該判定之結果為，若對於所有之間隙部，步驟S230之處理結束，則區域分類部16抽出第2網 路表相對於第1網路表變化之間隙部之注目區域(圖5之表102之區域I1)並分類作為重要區域。又，區域分類部16抽出無該變化之間隙部之注目區域(表102之區域J1)並分類作為非重要區域(步驟S250)。
圖18係表示於圖7之注目層L1之電路圖案中藉由步驟S230(圖24)中之處理而將作為圖17之1個間隙部之注目區域R1置換為相同尺寸之電路圖案之電路圖案的圖。該電路圖案係對應於因製造不良等而注目區域R1被導電材料埋入之情形者。於將注目區域R1置換為電路圖案之情形時，注目層L1、鑽孔層D1、及層L2中之電性連接關係發生變化。因此，注目區域R1為檢查中重要之區域。
圖19係模式地表示與圖18之注目層L1有關之於步驟S230中製作之網路表N4之圖。於網路表N4中僅有1個群組GA4，該群組包括要素欄中所示之各檢測點之各者作為要素。網路表N4之群組GA4中之各檢測點為於將層L1、L2積層時相互電性連接而成為相同電位之檢測點。
如圖11及圖19所示般，作為第1網路表之網路表N1之群組數為2個，與此相對，作為第2網路表之網路表N4之群組數為1個。如此，於注目區域為檢查中重要之圖案之間隙部之情形時，若將該注目區域置換為具有導電性之電路圖案，則簡易網路表之群組數減少。因此，區域分類部16可根據第1網路表與第2網路表之各自之群組數之差異，而將圖案之間隙部之注目區域分類為檢查中之重要區域、及重要性比重要區域低之非重要區域。
再者，作為第1網路表及第2網路表，亦可採用如下資料，該資料係將注目層之電路圖案中之包含對應於連接孔之部分之複數個檢測點與該連接孔中之相互具有電性連接性者設為相同之群組並進行分類而成。又，亦可採用如下資料作為第1網路表及第2網路表，該資料係將注目層之電路圖案中之包含對應於連接孔之部分之複數個檢測點與連接於該連接孔之其他層之電路圖案中之對應於該連接孔之部分中的相互具有電性連接性者設為相同之群組並進行分類而成。具體而言，例如，注目層L1之電路圖案中之檢測點L1_a(圖7)為檢測點D1_a(圖8)與表示位置之鑽孔對應且與該鑽孔具有電性連接性之部分。而且，於注目層L1之電路圖案中與檢測點L1_a具有電性連接性之檢測點L1_b(圖7)、檢測點L1_a、及檢測點D1_a(檢測點D1_a所表示之鑽孔)相互具有電性連接性，且於網路表N1(圖11)中分類為相同之群組GA1。又，例如，其他層L2之電路圖案中之檢測點L2_a(圖9)為檢測點D1_a與表示位置之鑽孔對應且與該鑽孔具有電性連接性之部分。而且，注目層L1中之檢測點L1_a、L1_b等複數個檢測點與層L2中之檢測點L2_a相互具有電性連接性，於網路表N1中分類為相同之群組GA1。
若步驟S250之處理結束，則按目的分類部18將表102(圖5)所例示之各區域A1~L1等被分類之各區域分類為按檢查目的分類之區域(步驟S260)。按目的分類部18根據該分類之結果而生成按檢查目的分類之區域資訊56並供給至檢查部38，區域分類裝置300結束區域分類處理。
圖20係表示藉由上述動作流程S100而於圖7之注目層L1中分類之區域之一例之圖。如圖20所示般，分別將附有網點之區域分類為表102(圖5)之區域A1，又，將附有斜線之區域分類為表102之區域F1。又，分別將附有方格式樣之區域分類為表102之區域H1，將被塗滿之間隙部之區域分類為表102之區域I1。
圖21係用以說明由外層被覆L0之阻焊層SR1之處理之圖。於圖21中，省略多層基板中之內層之記載。於外層L0形成有藉由細線部83而將圓形之焊墊81及82連接之電路圖案。又，於阻焊層SR1中，藉由光阻區域86將不存在光阻之開口部87及88內包。於阻焊層SR1由外層被覆L0之情形時，焊墊81、82存在於開口部87、88。
於外層L0之檢查時，即便為於端部之點部安裝有電子零件之腳部之預定之電路圖案，電子零件仍未安裝於外層L0之基板上，另一方面，若為表面安裝，則於該點部亦未開出如鑽孔般之孔等。因此，於未參照阻焊層SR1之資訊之情形時，無法判定該圖案是否為檢查中重要之部位。
因此，於區域分類裝置300中，將外層L0設定作為注目層之情形時，於步驟S180(圖23)及步驟S230(圖23)中之簡易網路表之生成時，除使用鑽孔之資訊以外，進而使用阻焊劑之資訊。具體而言，網路表生成部14將圖21之點81及82與注目層L1之檢測點L1_a~L1_i(圖7)同樣地設定為作為描述網路表之要素的檢測點，生成簡易網路表。即，網路表生成部14將作為注目層之外層L0之電路圖案中之未由阻 焊層SR1被覆之部分作為設定於注目層之複數個檢測點之一部分而設定，生成簡易網路表。該檢測點之設定係例如藉由與鑽孔之位置與直徑同樣地對電路圖案中之未由阻焊層SR1被覆之部分之位置與直徑進行處理而完成。
根據區域分類裝置300，判斷於外層L0之哪一部分被覆有阻焊劑，於哪一部分未被覆有阻焊劑而露出。而且，電路圖案中之該未被覆之部分為安裝有電子零件之部分或試驗機之檢測針所搭載之部分等具有電性意義之部分，因而作為描述網路表之要素即檢測點進行處理。於藉由該檢測點之設定，藉由區域抽出部12將安裝有電子零件之預定之圖案之細線部設定於注目區域之情形時，於網路表生成部14所生成之第1網路表與第2網路表中產生差異。因此，區域分類部16可將該注目區域分類作為檢查中之重要區域。
根據以如上之方式構成之本實施形態之區域分類裝置，於注目層內之注目區域之導電性脫離設計之情形時，根據亦考慮經由連接孔之層間連接的網路表之變化來判定該注目層中之電性連接狀態是否發生本質性的變化，而將該注目區域分類為重要區域或非重要區域。因此，於多層基板之電路圖案之檢查中，可精度更好地對重要之區域進行分類，故而可提高檢查精度。
又，例如，於檢查者以目測來對照網路表與電路圖案之設計資料，並對重要區域進行分類之情形時，若為遍及多層之網路表，則多發生分類之錯誤，亦耗費時間。又，於因不適當之分類而產生虛報之情形時，於後續步驟中需要 將虛報之部分自缺陷去除之處理。然而，根據本實施形態之區域分類裝置，區域之分類結果不會因檢查者之個人之技能而變動，且可於短時間內進行正確之區域分類，因而可提高使用分類結果之檢查精度。又，由於可削減後續步驟中之虛報之校正之處理，故而可進一步提高基板檢查裝置700之便利性。
又，根據以如上之方式而構成之本實施形態之區域分類裝置，亦可與既存之連接孔同樣地，對在實際地將多層基板積層後加工之預定之連接孔(未來鑽孔)進行處理。因此，於基板之檢查階段，亦可將尚未開孔之未來鑽孔所連接之電路圖案預先分類作為檢查中之重要區域，故而可提高基板之檢查精度。
又，根據以如上之方式而構成之本實施形態之區域分類裝置，於注目層為藉由具有開口部之絕緣層而被覆之外層之情形時，將注目層之電路圖案中之未由該絕緣層被覆之部分設定為對網路表進行描述之複數個檢測點之一部分。因此，於基板之檢查階段，尚未安裝有電子零件，於基板之積層後完成該安裝之電路圖案亦可預先分類為檢查中之重要區域，故而可提高基板之檢查精度。
本發明經詳細地表示描述，但上述之記述於所有之態樣中均為例示而並非限定。因此，本發明可於該發明之範圍內，適當地變形、省略實施形態。
10‧‧‧CPU
12‧‧‧區域抽出部
14‧‧‧網路表生成部
16‧‧‧區域分類部
18‧‧‧按目的分類部
26‧‧‧記憶部
28‧‧‧操作部
32‧‧‧記憶部
34‧‧‧檢查資料生成部
36‧‧‧攝像部
38‧‧‧檢查部
39‧‧‧電路基板
41‧‧‧設計資料
42‧‧‧處理程序
43‧‧‧設計基準值
44‧‧‧基板圖像
45‧‧‧網路表
46‧‧‧解析度
51‧‧‧攝影圖像
52‧‧‧檢查參數
54‧‧‧主圖像
56‧‧‧按檢查目的分類之區域資訊
58‧‧‧AOI檢查資料
61‧‧‧圖像
62‧‧‧圖像
63‧‧‧圖像
64‧‧‧圖像
65‧‧‧圖像
66‧‧‧圖像
67‧‧‧圖像
72‧‧‧多層之基板
81、82‧‧‧點
83‧‧‧細線部
86‧‧‧光阻區域
87、88‧‧‧開口部
92‧‧‧圖案區域
94‧‧‧對準標記
96‧‧‧非檢查區域
97‧‧‧通常檢查區域
98‧‧‧重要檢查區域
102‧‧‧表
300‧‧‧區域分類裝置
500‧‧‧資料伺服器
600‧‧‧CAM編輯器
700‧‧‧基板檢查裝置
800‧‧‧驗證裝置
1000‧‧‧基板檢查系統
A1、F1、H1、I1、L1‧‧‧區域
D1‧‧‧鑽孔層
D1_a~D1_e‧‧‧檢測點
G1~G4‧‧‧網路表
GA1‧‧‧群組
GA2‧‧‧群組
GA3‧‧‧群組
GA4‧‧‧群組
GB1‧‧‧群組
GB2‧‧‧群組
GB3‧‧‧群組
GC2‧‧‧群組
L0‧‧‧外層
L1‧‧‧注目層
L1_a~L1_i‧‧‧檢測點
L11~L15‧‧‧層
L2‧‧‧層
L2_a~L2_e‧‧‧檢測點
L3‧‧‧層
L4‧‧‧層
N1‧‧‧網路表
N2‧‧‧網路表
N3‧‧‧網路表
N4‧‧‧網路表
PG1‧‧‧程式
Q1~Q6‧‧‧注目區域
R1~R4‧‧‧注目區域
S100‧‧‧動作流程
SR1‧‧‧阻焊層
圖1係表示包括實施形態之基板檢查裝置及區域分類裝 置之基板檢查系統之構成之一例之方塊圖。
圖2係表示於實施形態之基板檢查裝置中所使用之資料之一例之方塊圖。
圖3係表示主圖像之一例之圖。
圖4係表示圖3之主圖像中之檢查對象區域之一例之圖。
圖5係以表形式表示藉由實施形態之區域分類裝置而分類之區域之一例之圖。
圖6係表示多層之基板之階層構造之一例之圖。
圖7係表示圖6之多層之基板中之注目層之一例之圖。
圖8係表示連接於圖7之注目層之鑽孔層之一例之圖。
圖9係表示藉由圖7之鑽孔層而與圖6之注目層連接之其他層之一例之圖。
圖10係用以對與注目層有關之網路表進行說明之圖。
圖11係模式性地表示與圖7之注目層有關之網路表之圖。
圖12係用以說明於圖7之注目層中抽出之細線部之注目區域之一例之圖。
圖13係表示自圖7之注目層之電路圖案削除圖12之1個注目區域之電路圖案的圖。
圖14係表示自圖7之注目層之電路圖案削除圖12之1個注目區域之電路圖案的圖。
圖15係模式性地表示與圖13之注目層有關之網路表之圖。
圖16係模式性地表示與圖14之注目層有關之網路表之 圖。
圖17係用以說明於圖7之注目層中抽出之間隙部之注目區域之一例之圖。
圖18係表示於圖7之注目層之電路圖案中將圖17之1個注目區域置換為電路圖案的電路圖案之圖。
圖19係表示模式性地表示與圖18之注目層有關之網路表之表之圖。
圖20係表示於圖7之注目層中分類之區域之一例之圖。
圖21係用以說明由外層被覆之阻焊層之處理之圖。
圖22係表示實施形態之區域分類裝置之動作之一例之流程圖。
圖23係表示實施形態之區域分類裝置之動作之一例之流程圖。
圖24係表示實施形態之區域分類裝置之動作之一例之流程圖。
10‧‧‧CPU
12‧‧‧區域抽出部
14‧‧‧網路表生成部
16‧‧‧區域分類部
18‧‧‧按目的分類部
26‧‧‧記憶部
28‧‧‧操作部
32‧‧‧記憶部
34‧‧‧檢查資料生成部
36‧‧‧攝像部
38‧‧‧檢查部
39‧‧‧電路基板
41‧‧‧設計資料
42‧‧‧處理程序
43‧‧‧設計基準值
44‧‧‧基板圖像
45‧‧‧網路表
46‧‧‧解析度
51‧‧‧攝影圖像
52‧‧‧檢查參數
54‧‧‧主圖像
56‧‧‧按檢查目的分類之區域資訊
300‧‧‧區域分類裝置
500‧‧‧資料伺服器
600‧‧‧CAM編輯器
700‧‧‧基板檢查裝置
800‧‧‧驗證裝置
1000‧‧‧基板檢查系統
PG1‧‧‧程式

Claims (10)

  1. 一種區域分類裝置，其包括：區域抽出部，其根據將分別形成有電路圖案之複數個基板積層之多層基板之設計資料，於與該基板對應之設計圖像中抽出該多層基板中之注目層之基板之注目區域；網路表生成部，其分別生成上述注目區域之導電性之有無為依照設計之情形之第1網路表、及上述注目區域之導電性之有無脫離了設計之情形之第2網路表，來作為表示將不同之層間之電路圖案彼此電性連接之連接孔與上述注目層之電路圖案的電性連接關係之資料；及區域分類部，其於上述第1網路表與上述第2網路表之間有特定之差異之情形時，將上述注目區域分類為檢查中之重要區域，於無上述特定之差異之情形時，將上述注目區域分類為重要性比上述重要區域低之非重要區域。
  2. 如請求項1之區域分類裝置，其中上述第1網路表及上述第2網路表為如下資料，該資料係將上述注目層之電路圖案中之包含對應於上述連接孔之部分之複數個檢測點與上述連接孔中之相互具有電性連接性者設為相同之群組並進行分類而成。
  3. 如請求項1之區域分類裝置，其中上述第1網路表及上述第2網路表為如下資料，該資料係將上述注目層之電路圖案中之包含對應於上述連接孔之部分之複數個檢測點、與連接於上述連接孔之其他層之電路圖案中之對應於上述連接孔之部分中的相互具有電性連接性者設為相同之群組並進行分類而成。
  4. 如請求項2或3之區域分類裝置，其中上述特定之差異為上述第1網路表與上述第2網路表之各自之上述群組數之差異。
  5. 如請求項1之區域分類裝置，其中上述連接孔包含將上述多層基板實際地積層後進行加工之預定之連接孔。
  6. 如請求項2或3之區域分類裝置，其中於上述注目層為藉由具有開口部之絕緣層而被覆之外層之情形時，上述網路表生成部係將注目層之電路圖案中之未由上述絕緣層被覆之部分設定作為上述複數個檢測點之一部分。
  7. 如請求項1之區域分類裝置，其中上述注目區域為上述注目層之電路圖案中之特定寬度以下之細線部、或該注目層之相互鄰接之電路圖案之間之特定寬度以下之間隙部。
  8. 如請求項1之區域分類裝置，其中進而包括按目的分類部，該按目的分類部係基於上述重要區域與上述非重要區域，將上述注目層分類為按檢查目的分類之區域。
  9. 一種基板檢查裝置，其根據如請求項1之區域分類裝置 所分類之區域而進行上述注目層之基板之檢查。
  10. 一種區域分類方法，其包括：區域抽出步驟，其根據將分別形成有電路圖案之複數個基板積層之多層基板之設計資料，於與該基板對應之設計圖像中抽出該多層基板中之注目層之基板之注目區域；網路表生成步驟，其分別生成上述注目區域之導電性之有無為依照設計之情形之第1網路表、及上述注目區域之導電性之有無脫離了設計之情形之第2網路表，來作為表示將不同之層間之電路圖案彼此電性連接之連接孔與上述注目層之電路圖案的電性連接關係之資料；及區域分類步驟，其於上述第1網路表與上述第2網路表之間有特定之差異之情形時，將上述注目區域分類為檢查中之重要區域，於無上述特定之差異之情形時，將上述注目區域分類為重要性比上述重要區域低之非重要區域。
TW101146741A 2012-03-01 2012-12-11 區域分類裝置、基板檢查裝置及區域分類方法 TWI467403B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012045239A JP5865734B2 (ja) 2012-03-01 2012-03-01 領域分類装置、そのプログラム、基板検査装置、および領域分類方法

Publications (2)

Publication Number Publication Date
TW201337616A TW201337616A (zh) 2013-09-16
TWI467403B true TWI467403B (zh) 2015-01-01

Family

ID=49094408

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101146741A TWI467403B (zh) 2012-03-01 2012-12-11 區域分類裝置、基板檢查裝置及區域分類方法

Country Status (4)

Country Link
JP (1) JP5865734B2 (zh)
KR (1) KR101380478B1 (zh)
CN (1) CN103293170B (zh)
TW (1) TWI467403B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6114151B2 (ja) * 2013-09-20 2017-04-12 株式会社Ｓｃｒｅｅｎホールディングス 描画装置、基板処理システムおよび描画方法
JP6244981B2 (ja) * 2014-02-28 2017-12-13 大日本印刷株式会社 外観検査装置、外観検査方法、およびプログラム
JP6244329B2 (ja) * 2015-05-12 2017-12-06 東京エレクトロン株式会社 基板の検査方法、基板処理システム及びコンピュータ記憶媒体
TWI579557B (zh) * 2015-09-18 2017-04-21 Synpower Co Ltd Image detection method for printed substrate
JPWO2019054265A1 (ja) 2017-09-15 2020-10-01 富士フイルム株式会社 医療画像処理装置
CN107644137B (zh) * 2017-09-26 2021-08-10 郑州云海信息技术有限公司 一种对接接口定义检查方法及系统
JP2020144691A (ja) * 2019-03-07 2020-09-10 株式会社Ｓｃｒｅｅｎホールディングス 代表色決定方法、検査装置、検査方法およびプログラム
KR20220013979A (ko) * 2020-07-28 2022-02-04 마이크로 인스펙션 주식회사 팬 아웃 패널 레벨 패키지의 회로 검사방법
CN111855701A (zh) * 2020-07-29 2020-10-30 深圳芯通互联科技有限公司 一种aoi系统检测方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI247904B (en) * 2002-11-30 2006-01-21 Oht Inc Circuit pattern inspection device and circuit pattern inspection method
US7179914B2 (en) * 2003-02-17 2007-02-20 Degussa Ag Process for the production of 4-alkylpyrimidine
TWI287097B (en) * 2001-05-24 2007-09-21 Oht Inc Circuit pattern inspection apparatus, circuit pattern inspection method, and recording medium
TW200949275A (en) * 2008-02-26 2009-12-01 Nec Electronics Corp Circuit board testing system and testing method
TW201118396A (en) * 2009-11-25 2011-06-01 Hon Hai Prec Ind Co Ltd System and method for classifying signal wires of PCB
TW201122511A (en) * 2009-08-04 2011-07-01 Oht Inc Circuit pattern inspection apparatus and inspection method.
TW201202983A (en) * 2010-07-05 2012-01-16 Inventec Corp A checking method of the component of the circuit board

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09325982A (ja) * 1996-06-06 1997-12-16 Mitsubishi Electric Corp 回路シミュレーション装置
JP3660763B2 (ja) * 1996-06-26 2005-06-15 株式会社日立製作所 被検査パターンの検査方法及び製造プロセス診断方法並びに半導体基板の製造方法
JP3603549B2 (ja) * 1997-07-07 2004-12-22 三菱電機株式会社 半導体外観検査装置及び半導体外観検査方法
KR19990087848A (ko) * 1998-05-29 1999-12-27 나까지마, 마사끼 검사영역작성방법및외관검사방법
JP2000329532A (ja) * 1999-05-18 2000-11-30 Yamatake Corp パターンの欠陥抽出方法及びこれに用いられるパラメータ決定方法
JP2001272430A (ja) * 2000-03-24 2001-10-05 Oht Inc 検査装置及び検査方法
JP2002032427A (ja) * 2000-07-19 2002-01-31 Nec Microsystems Ltd Ｌｓｉの接続検証装置、接続検証方法および接続検証プログラムを記録した媒体
JP2002139536A (ja) 2001-08-27 2002-05-17 Oht Inc 検査装置及び検査方法
US6766498B2 (en) * 2002-08-28 2004-07-20 Advanced Micro Devices, Inc. Extracting wiring parasitics for filtered interconnections in an integrated circuit
JPWO2006112242A1 (ja) * 2005-04-14 2008-12-11 株式会社島津製作所 基板検査装置
JP4205139B2 (ja) * 2007-05-29 2009-01-07 株式会社メガトレード 外観検査装置における外観検査方法
US8463587B2 (en) * 2009-07-28 2013-06-11 Synopsys, Inc. Hierarchical order ranked simulation of electronic circuits

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI287097B (en) * 2001-05-24 2007-09-21 Oht Inc Circuit pattern inspection apparatus, circuit pattern inspection method, and recording medium
TWI247904B (en) * 2002-11-30 2006-01-21 Oht Inc Circuit pattern inspection device and circuit pattern inspection method
US7179914B2 (en) * 2003-02-17 2007-02-20 Degussa Ag Process for the production of 4-alkylpyrimidine
TW200949275A (en) * 2008-02-26 2009-12-01 Nec Electronics Corp Circuit board testing system and testing method
TW201122511A (en) * 2009-08-04 2011-07-01 Oht Inc Circuit pattern inspection apparatus and inspection method.
TW201118396A (en) * 2009-11-25 2011-06-01 Hon Hai Prec Ind Co Ltd System and method for classifying signal wires of PCB
TW201202983A (en) * 2010-07-05 2012-01-16 Inventec Corp A checking method of the component of the circuit board

Also Published As

Publication number Publication date
KR20130100688A (ko) 2013-09-11
TW201337616A (zh) 2013-09-16
JP5865734B2 (ja) 2016-02-17
JP2013181807A (ja) 2013-09-12
CN103293170B (zh) 2015-08-19
CN103293170A (zh) 2013-09-11
KR101380478B1 (ko) 2014-04-04

Similar Documents

Publication Publication Date Title
TWI467403B (zh) 區域分類裝置、基板檢查裝置及區域分類方法
CN104582331B (zh) 多层线路板的内层偏位检测方法
JP2011101004A (ja) ウエハ検査方法およびシステム
US10732124B2 (en) Methods for detecting defects of a lithographic pattern
CN105764241A (zh) 一种印制板产品对准度测试方法
US4571072A (en) System and method for making changes to printed wiring boards
CN108073674A (zh) 集成电路芯片中的系统缺陷的故障标识数据库的早期开发
CN104576430A (zh) 一种晶圆版图的cdsem测量方法
JP5067048B2 (ja) プリント配線板
JP2008014717A (ja) 欠陥検査システムおよび欠陥検査方法
JP4930073B2 (ja) ビルドアップ基板の製造方法
JP2007081293A (ja) 検査方法、半導体装置の製造方法およびプログラム
KR20100073374A (ko) 반도체 소자의 결함 검출 방법
JP3714828B2 (ja) プリント基板の不良判定方法及びこの判定に用いるマーク
JP3769141B2 (ja) 電子回路基板設計用ｃａｄシステムとそれに使用するプログラムを記憶した記録媒体
US20070248800A1 (en) Multilayer board having layer configuration indicator portion
TWI772188B (zh) 多層電路板的穿孔成形方法、多層電路板製造方法、多層電路板及多層電路板製造系統
KR101195694B1 (ko) 회로판의 전원층과 접지층의 결함을 검측하는 방법
JP2003318552A (ja) 内層回路入り多層銅張り積層板の製造方法及びこれにより製造された内層回路入り多層銅張り積層板
TWI552241B (zh) 晶圓的缺陷檢測方法及採用此方法之晶圓缺陷檢測系統
JP2005354094A (ja) プリント基板の不良判定方法及びこの判定に用いるマーク
KR100901327B1 (ko) 메탈 마스크의 제조 방법
JP2007266300A (ja) 欠陥検出方法
Harris et al. Comparing Circuit Connectivity Between All-Metal GDS Layouts.
JPH05258014A (ja) 多層プリント配線板設計ｃａｄ装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees