TWI464837B - 疊層半導體封裝 - Google Patents

疊層半導體封裝 Download PDF

Info

Publication number
TWI464837B
TWI464837B TW098122856A TW98122856A TWI464837B TW I464837 B TWI464837 B TW I464837B TW 098122856 A TW098122856 A TW 098122856A TW 98122856 A TW98122856 A TW 98122856A TW I464837 B TWI464837 B TW I464837B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
semiconductor package
projection
disposed
stacked
Prior art date
Application number
TW098122856A
Other languages
English (en)
Other versions
TW201037801A (en
Inventor
金鍾薰
孫晧榮
Original Assignee
海力士半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 海力士半導體股份有限公司 filed Critical 海力士半導體股份有限公司
Publication of TW201037801A publication Critical patent/TW201037801A/zh
Application granted granted Critical
Publication of TWI464837B publication Critical patent/TWI464837B/zh

Links

Classifications

    • H10W99/00—
    • H10W70/60—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10W20/0249—
    • H10W20/20—
    • H10W72/30—
    • H10W74/131—
    • H10W76/132—
    • H10W90/00—
    • H10W72/019—
    • H10W72/072—
    • H10W72/073—
    • H10W72/20—
    • H10W72/221—
    • H10W72/244—
    • H10W72/29—
    • H10W72/325—
    • H10W72/351—
    • H10W72/352—
    • H10W72/354—
    • H10W72/59—
    • H10W72/932—
    • H10W72/942—
    • H10W72/9445—
    • H10W72/952—
    • H10W74/117—
    • H10W90/297—
    • H10W90/722—
    • H10W90/724—

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

疊層半導體封裝
本發明係關於一種半導體封裝，尤其是指一種由複數個晶片堆疊在一起之疊層半導體封裝。
近來，半導體晶片能夠儲存以及處理大量的資料，而且具有半導體晶片之半導體封裝也漸發展中。
最近，有一種疊層半導體封裝係由至少兩個半導體晶片堆疊在一起以提高資料儲存容量及/或資料處理速度，已被揭露於先行技術中。
為了瞭解疊層半導體封裝，於疊層半導體晶片之間，用以堆疊半導體晶片之堆疊技術以及用以利用填充物質來填充氣洞(voids)之填溝(gap-fill)技術係為必要。
當疊層半導體晶片間之間隙(gap)漸漸變小時，則該半導體晶片之間，會越來越難以完全利用填充物質來填充這些氣洞(voids)。正因如此，該氣洞(voids)可能會持續存留或形成於該疊層半導體晶片之間。疊層半導體晶片間之氣洞(voids)的形成會導致各種缺陷，而該缺陷會在進行疊層半導體封裝之各種可靠的測試時被檢測出來，且/或這些缺陷也會無意地在疊層半導體封裝過程中被發現。
本發明之實施例係有關一種半導體封裝，該半導體封裝適合用以避免疊層半導體晶片間之氣洞(voids)產生或至少可以減低其發生率。
本發明之目的在提供一種半導體封裝，該半導體封裝係包含一半導體晶片以及複數個穿孔電極(through electrodes)，該半導體晶片包含一結合襯墊(bonding pads)及一投射部(projection)，該結合襯墊(bonding pads)係形成於該半導體晶片之第一表面，而該投射部(projection)係自該半導體晶片之第二表面之一部份進行投射；該穿孔電極(through electrodes)穿透第一表面及第二表面上之該投射部(projection)。
該投射部(projection)自底部觀之呈長方形並設置於第二表面之中央部位，而且該投射部(projection)與該半導體晶片彼此結合在一起。
該投射部(projection)自底部觀之呈矩陣型態並設置於第二表面之中央部位，而且該投射部(projection)與該半導體晶片彼此結合在一起。
該半導體封裝更包含一增強層(reinforcing layer)，該增強層(reinforcing layer)設置於該投射部(projection)。
該穿孔電極(through electrodes)穿透該增強層(reinforcing layer)，且該增強層(reinforcing layer)包含一非導電性膠(non-conductive adhesive,NCA)、一非導電性膠膜(non-conductive film,NCF)、及一非導電聚合物(non-conductive polymer,NCP)中之任一者。
該增強層(reinforcing layer)亦包含一異方性導電膠膜(anisotropic conductive film,ACF)。
該半導體封裝進一步係可包含至少一導引部(guide member)，該導引部(guide member)自半導體晶片的第二表面開始並以與半導體晶片之一短邊及一長邊平行的形式進行投射。
該投射部(projection)的最佳設置為占該第二表面之約5~25%的面積。
至少有兩個穿孔電極(through electrodes)穿透該半導體晶片並與該投射部(projection)相呼應。
該半導體封裝進一步係可包含凸塊(bumps)以及/或銲墊(pads)中之任一者，而該凸塊(bumps)以及/或銲墊(pads)係設於與該投射部(projection)相呼應之該穿孔電極(through electrodes)的尾端。
最佳之凸塊(bumps)與銲墊(pads)係可選自銲錫(solder)、金、銅與鋁類中之任一者而組成。
至少有兩個半導體晶片堆疊在一起，而且堆疊在一起之各半導體晶片的第一表面與第二表面彼此相對。
該半導體封裝進一步係包含一鍍膜層(coating layers)，該鍍膜層(coating layers)係設置於第一表面以及第二表面，同時它具有親水性基板(hydrophilic substance)與親脂性基板(lipophilic substance)中之任一者。
該半導體封裝進一步係包含一間隙填充部(gap-fill member)，該間隙填充部(gap-fill member)係設置於該疊層半導體晶片中，同時它具有親水性基板(hydrophilic substance)與親脂性基板(lipophilic substance)中之任一者以對應該鍍膜層(coating layers)。
本發明之另一目的係該半導體封裝係包含一半導體晶片以及穿孔電極(through electrodes)，該半導體晶片係具有第一表面及第二表面，該第一表面上設有結合襯墊(bonding pads)，而該第二表面上設有一平坦部及一凹部。該半導體晶片具有一第一層面(first thickness)及一第二層面(second thickness)，該第一層面(first thickness)係為量自第一表面至該平坦部間之寬度，而該第二層面(second thickness)係為量自該凹部至第二表面間之寬度當第二層面(second thickness)之寬度小於第一層面(first thickness)時；該穿孔電極(through electrodes)穿透第一表面及該平坦部。
該半導體封裝進一步係可包含一增強層(reinforcing layer)，且該增強層(reinforcing layer)係設於該平坦部上。
該半導體封裝進一步係可包含至少一導引部(guide member)，該導引部(guide member)係與半導體晶片之一短邊及一長邊平行並自半導體晶片的第二表面開始進行投射。
至少有兩個晶片堆積在一起，而且該堆疊在一起之各半導體晶片的第一表面與第二表面彼此相對。
該半導體封裝進一步係可包含一鍍膜層(coating layers)，該鍍膜層(coating layers)係設置於第一表面以及第二表面，同時它具有親水性基板(hydrophilic substance)與親脂性基板(lipophilic substance)中之任一者。
該半導體封裝進一步係可包含一間隙填充部(gap-fill member)，該間隙填充部(gap-fill member)係設置於該疊層半導體晶片中，同時它具有親水性基板(hydrophilic substance)與親脂性基板(lipophilic substance)中之任一者以對應該鍍膜層(coating layers)。
請瞭解其所附圖式並非用以限定比率，且為了更加清楚描述本發明之特色，部份例子略有擴大說明。
第一圖為本發明疊層半導體封裝之第一實施例之底部示意圖。第二圖為第一圖中之所示之I-I'線的剖面圖。
請參閱第一圖及第二圖，該半導體封裝係400係包含一半導體晶片100以及複數個穿孔電極(through electrodes)200。此外，該半導體封裝400係進一步更包含一增強層(reinforcing layer)300。
例如，該半導體晶片100係為具有長邊LS以及寬邊SS之一矩型六面體。該半導體晶片100係為一矩型六面體，且具有彼此比鄰相對之一第一表面110及一第二表面120。
該半導體晶片100係包含一線路部(circuit section)130、複數個結合襯墊(bonding pads)140及一投射部(projection)150。
該線路部(circuit section)130設於該半導體晶片100上。該線路部(circuit section)130具有一用以處理資料之資料處理單元(未顯示)以及用以儲存資料之資料儲存單元(未顯示)。
該複數個結合襯墊(bonding pads)140係設於該半導體晶片100之第一表面110上。該複數個結合襯墊(bonding pads)140係分別與該線路部(circuit section)130電性連接。
該投射部(projection)150係形成於該半導體晶片100之第二表面120上。該投射部(projection)150係自第二表面120之一部分起投射至一預設之厚度。
於本實施例中，該投射部(projection)150係可為不同的數量及不同的形狀。
當自底部觀之，該投射部(projection)150係呈矩型。該投射部(projection)150係可設於該半導體晶片100之第二表面120的中央部位，並可延伸其部位與長邊LS或寬邊SS平行之。例如、於本實施例中，該投射部(projection)150係設於第二表面120之中央部位，並延伸其部位與長邊LS平行之。而且，至少有兩個投射部(projection)150可彼此呈平行被設置(如圖所示)或可彼此相交被設置之。於本實施例中，該投射部(projection)150係與該半導體晶片100形成一整體。
於本實施例中，該投射部(projection)150係占該半導體晶片100之該第二表面120約5～25%的面積。若該投射部(projection)150占該第二表面120之表面積低於5%的話，當該半導體晶片100堆疊在一起時，該半導體晶片100會易於向一邊傾斜。而且，若該投射部(projection)150占該第二表面120之表面積高於25%的話，該線路部(circuit section)130之面積可減少。
第三圖為第二圖所示之半導體晶片的第二表面上所形成之導引部的底部示意圖。
請參閱第三圖，一或複數個導引部(guide member)160設置於該半導體晶片100之該第二表面120上。該導引部(guide member)160藉由一預設厚度自第二表面12向外投射之。於本實施例中，至少有兩個導引部(guide member)160與寬邊SS平行設置之。例如，該導引部(guide member)160有一厚度少於該投射部(projection)150之厚度。
該導引部(guide member)160允許一流動面之間隙填充部(gap-fill member)以平行的方向流至該寬邊SS，因此可避免或至少可以減低其氣洞(voids)產生的發生率。
雖然本實施例中所描述之導引部(guide member)160係以平行方向設置於該半導體晶片100之寬邊SS上，其該導引部(guide member)160係也可以平行方向設置於該半導體晶片100之長邊LS上。不同於此，該導引部(guide member)160係也可呈傾斜於長邊LS上。
第四圖為第二圖所示之投射部變化之底部示意圖。
請參閱第四圖，至少有兩個投射部(projection)150設置於該半導體晶片100之第二表面120上。該投射部(projection)150係設置於該第二表面120上以確定一對稱式矩陣型態。於本實施例中，該投射部(projection)150設置於該半導體晶片100之該第二表面120上以確定一3×3之矩陣型態。
請再參閱第二圖，該穿孔電極(through electrodes)200穿透該半導體晶片100之第一表面110及第二表面120上。於本實施例中，該穿孔電極(through electrodes)200能穿透，且可與設置於該半導體晶片100之第二表面120上之結合襯墊(bonding pads)140電性連接。不同於上述，其可理解之，該穿孔電極(through electrodes)200與該結合襯墊(bonding pads)140彼此以一預設之距離分開，並藉由重分配線(未顯示)彼此相互電性連結在一起。
該穿孔電極(through electrodes)200之尾端係對應該半導體晶片100之投射部(projection)150，並以一預設之厚度自該投射部(projection)150投射之。
該增強層(reinforcing layer)300係設於該半導體晶片100之投射部(projection)150上。於本實施例中，該增強層(reinforcing layer)300係可包含，例如、一非導電性膠(non-conductive adhesive,NCA)、一非導電性膠膜(non-conductive film,NCF)、及一非導電聚合物(non-conductive polymer,NCP)中之任一者。
當該增強層(reinforcing layer)300包含一NCA、一NCF及一NCP任一者時，該增強層(reinforcing layer)300之部分會對應該穿孔電極(through electrodes)200，並形成開口(openings)，而且該穿孔電極(through electrodes)200係設於該開口(openings)上。於本實施例中，該穿孔電極(through electrodes)200之尾端與該增強層(reinforcing layer)300齊平為最佳者。不同於此，該穿孔電極(through electrodes)200之尾端也可與該投射部(projection)150之表面齊平，而且該凸塊(bumps)係以焊錫或金材質組成為最佳，並設於該增強層(reinforcing layer)300之開口(openings)上。另外，有別於上述，其可想像地，該穿孔電極(through electrodes)200之尾端可與該投射部(projection)150之表面齊平，而且該連接銲墊(connection pads)係與該穿孔電極(through electrodes)200電性連接並設於該增強層(reinforcing layer)300之開口(openings)上。
同時，當該增強層(reinforcing layer)300包含一異方性導電膠膜(anisotropic conductive film,ACF)時，該增強層(reinforcing layer)300並不會具有開口(openings)，而且該穿孔電極(through electrodes)200之尾端會對應該投射部(projection)150及該投射部(projection)150之表面並彼此呈齊平。
請再參閱第二圖，該鍍膜層(coating layers)170係分別形成於該半導體晶片100之第一表面110及第二表面120。例如，該鍍膜層(coating layers)170係可包含一親水性基板(hydrophilic substance)與一親脂性基板(lipophilic substance)中之任一者。
於此情況下，具有一親水性基板(hydrophilic substance)之一流動面之間隙填充部(gap-fill member)係設於第二表面120上，而具有一親水性基板(hydrophilic substance)之該鍍膜層(coating layers)170係設於第二表面120上。不同於上述，其係可理解之，當具有一親脂性基板(lipophilic substance)之一流動面之間隙填充部(gap-fill member)係設於第二表面120上時，則具有一親脂性基板(lipophilic substance)之該鍍膜層(coating layers)170設於第二表面120上。
第五圖為本發明疊層半導體封裝之第二實施例之剖面圖。
請參閱第五圖，一半導體封裝400係包含至少兩個半導體晶片100、穿透該半導體晶片100之一穿孔電極(through electrodes)200、一基板350、間隙填充部(gap-fill member)360及一鑄模部(molding member)370。
於本實施例中，至少有兩個半導體晶片100彼此堆疊在一起。各半導體晶片100均有一第一表面110及一第二表面120，並起自第一表面110而彼此比鄰相對。該結合襯墊(bonding pads)係形成於該半導體晶片100之第一表面110上，而該投射部(projection)150係形成於各半導體晶片100之第二表面120上以致可自第二表面120進行投射。於本實施例中，該半導體晶片100之配置係以下部半導體晶片100為第一表面110而以上部導體晶片100為第二表面120且兩表面比鄰相對。
該半導體晶片100係有穿孔電極(through electrodes)200。該半導體晶片100之穿孔電極(through electrodes)200係設於該投射部(projection)150之相對應位置上，彼此並進行電性連接。
該堆疊之半導體晶片100係藉著該增強層(reinforcing layer)300使彼此依附在一起。該增強層(reinforcing layer)300係包含一非導電性膠(non-conductive adhesive,NCA)、一非導電性膠膜(non-conductive film,NCF)、及一非導電聚合物(non-conductive polymer,NCP)中之任一者。當該增強層(reinforcing layer)300包含一NCA、一NCF及一NCP中之任一者時，該穿孔電極(through electrodes)200係藉由該增強層(reinforcing layer)300之厚度自該投射部(projection)150進行投射，而且該增強層(reinforcing layer)300係具有開口(openings)，該開口(openings)係露出於該穿孔電極(through electrodes)200上。
該基板350係包含連接襯墊(connection pads)352、球體置放部(ball lands)354、及連接元件(connection elements)356。
該連接襯墊(connection pads)352係形成於該基板350之上部表面。該連接襯墊(connection pads)352係設於與該半導體晶片100之該穿孔電極(through electrodes)200相對應之位置上。該連接襯墊(connection pads)352與該穿孔電極(through electrodes)200係彼此電性連接在一起。
該球體置放部(ball lands)354係偏離於上部表面而設於該基板350之下部表面。該球體置放部(ball lands)354係藉由導電孔道等與該連接襯墊(connection pads)352電性連接在一起。
該連接元件(connection elements)356係設於該球體置放部(ball lands)354上。該連接元件(connection elements)356係包含導電球體，例如、焊錫球。
該間隙填充部(gap-fill member)360係填充下部半導體晶片100之第一表面110與上部半導體晶片100之第二表面120間之間隙，以及填充下部半導體晶片100之第二表面120與該基板350間之間隙。於本實施例中，由於該投射部(projection)150係形成於該半導體晶片100之第二表面120上，所以於該下部及上部半導體晶片100之間產生一相當大之間隙。因此，該間隙填充部(gap-fill member)360係可填充該半導體晶片100間的間隙以避免或至少減少氣洞(voids)的產生。
該鑄模部(molding member)370係覆蓋該基板350與該半導體晶片100。可利用含有環氧樹脂之物質來形成該鑄模部(molding member)370。
第六圖本發明疊層半導體封裝之第三實施例之剖面圖。
請參閱第六圖，一半導體封裝800係包含一半導體晶片500及穿孔電極(through electrodes)600。該半導體封裝800進一步係包含一增強層(reinforcing layer)700。
例如，該半導體晶片500係為具有長邊以及寬邊之一矩型六面體。該半導體晶片500係為一矩型六面體，且具有彼此比鄰相對之一第一表面510及一第二表面520。
該半導體晶片500之第一表面510係呈平坦狀，而該半導體晶片500之第二表面520係設有一平坦部522及一凹部524。該半導體晶片500具有一第一層面(first thickness)T1及一第二層面(second thickness)T2；該第一層面(first thickness)T1係位於第一表面510及平坦部522間，而該第二層面(second thickness)T2係位於第一表面510及凹部524間。該第二層面(second thickness)T2之厚度係小於第一層面(first thickness)T1之厚度。
於本實施例中，該凹部524係經由例如、一蝕刻製程(etching process)所形成。由於該蝕刻製程(etching process)，該平坦部522係由該凹部524投射出。於本實施例中，該平坦部522可設於該第二表面520之中央部份。或者，可將複數個平坦部設於該第二表面520以形成一矩陣式態樣。
該穿孔電極(through electrodes)600係穿透該第一表面510及平坦部522。該穿孔電極(through electrodes)600之尾端係對應該平坦部522並以一預設之厚度自該平坦部522投射之。有別於上述，對應該平坦部522之穿孔電極(through electrodes)600的尾端係可與該平坦部522齊平，且該凸塊(bumps)或該連接襯墊(connection pads)係可設於該穿孔電極(through electrodes)600之尾端上。該增強層(reinforcing layer)700係可依附於該平坦部522上。該增強層(reinforcing layer)700係包含開口(openings)，而該開口(openings)係露出於該穿孔電極(through electrodes)600上。
該鍍膜層(coating layers)170係可包含一親水性基板(hydrophilic substance)與一親脂性基板(lipophilic substance)中之任一者，且可形成於該半導體晶片500之凹部524上。
如第六圖所示，至少有兩個半導體晶片500彼此堆疊在一起。於此情況下，鄰接的半導體晶片500係以該第一表面510及該第二表面520比鄰相對之形式而被設置。
該半導體封裝800係可與該基板350電性連接，且如第五圖所示，該間隙填充部(gap-fill member)360係可設於該半導體晶片500上。
如上述，本發明之優點係為提供一間隙填充部，在不增加半導體封裝的數量下，該間隙填充部可設於半導體晶片間之間隙中以避免間隙中產生氣洞。
雖已藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
100．．．半導體晶片
LS．．．長邊
SS．．．寬邊
110．．．第一表面
120．．．第二表面
130．．．線路部(circuit section)
140．．．結合襯墊(bonding pads)
150．．．投射部(projection)
160．．．導引部(guide member)
170．．．鍍膜層(coating layers)
200‧‧‧穿孔電極(through electrodes)
300‧‧‧增強層(reinforcing layer)
350‧‧‧基板
352‧‧‧連接襯墊(connection pads)
354‧‧‧球體置放部(ball lands)
356‧‧‧連接元件(connection elements)
360‧‧‧間隙填充部(gap-fill member)
370‧‧‧鑄模部(molding member)
400‧‧‧半導體封裝
500‧‧‧半導體晶片
510‧‧‧第一表面
520‧‧‧第二表面
522‧‧‧平坦部
524‧‧‧凹部
600‧‧‧穿孔電極(through electrodes)
700‧‧‧增強層(reinforcing layer)
800‧‧‧半導體封裝
T1‧‧‧第一層面(first thickness)
T2‧‧‧第二層面(second thickness)
第1圖為本發明疊層半導體封裝之第一實施例之底部示意圖。
第2圖為第1圖中之I-I'線的剖面圖。
第3圖為第2圖所示之半導體晶片的第二表面上所形成之導引部的底部示意圖。
第4圖為第2圖所示之投射部變化之底部示意圖。
第5圖為本發明疊層半導體封裝之第二實施例之剖面圖。
第6圖為本發明疊層半導體封裝之第三實施例之剖面圖。
100．．．半導體晶片
150．．．投射部
200．．．穿孔電極
400．．．半導體封裝
LS．．．長邊
SS．．．寬邊

Claims (18)

  1. 一種疊層半導體封裝，係包含：一半導體晶片，係包含一結合襯墊(bonding pads)及一投射部(projection)；該結合襯墊(bonding pads)係形成於該半導體晶片之第一表面；該投射部(projection)係自該半導體晶片之第二表面之一部份投射之，且該第二表面與第一表面比鄰相對設置；一增強層(reinforcing layer)，係設於該投射部(projection)上；一穿孔電極(through electrodes)，係穿透該第一表面及該第二表面上之投射部(projection)，並穿透該增強層(reinforcing layer)；以及一導引部，係設在該半導體晶片的第二表面上。
  2. 如申請專利範圍第1項所述之疊層半導體封裝，其中該投射部(projection)係設於該第二表面之中央部位且呈矩型，同時該投射部(projection)係與該半導體晶片形成一整體。
  3. 如申請專利範圍第1項所述之疊層半導體封裝，其中該投射部(projection)係以矩陣型態設置於該第二表面，而且該投射部(projection)與該半導體晶片彼此結合成一整體。
  4. 如申請專利範圍第1項所述之疊層半導體封裝，其中該增強層(reinforcing layer)包含一非導電性膠(non-conductive adhesive,NCA)、一非導電性膠膜(non-conductive film,NCF)、及一非導電聚合物(non-conductive polymer,NCP)中之任一者。
  5. 如申請專利範圍第1項所述之疊層半導體封裝，其中該增強層(reinforcing layer)包含一異方性導電膠膜(anisotropic conductive film,ACF)。
  6. 如申請專利範圍第1項所述之疊層半導體封裝，其中該導引部(guide member)係設置於與該半導體晶片之一短邊或一長邊平行。
  7. 如申請專利範圍第1項所述之疊層半導體封裝，其中該投射部(projection)係占該第二表面之約5~25%的面積。
  8. 如申請專利範圍第1項所述之疊層半導體封裝，其中至少有兩個穿孔電極(through electrodes)穿透該半導體晶片並與該投射部(projection)相呼應。
  9. 如申請專利範圍第1項所述之疊層半導體封裝，進一步係包含凸塊(bumps)與銲墊(pads)，且該凸塊(bumps)與銲墊(pads)係設於與該投射部(projection)相呼應之該穿孔電極(through electrodes)的尾端。
  10. 如申請專利範圍第9項所述之疊層半導體封裝， 其中該凸塊(bumps)與該銲墊(pads)係可選自銲錫(solder)、金、銅與鋁類中之任一者而組成。
  11. 如申請專利範圍第1項所述之疊層半導體封裝，其中至少有兩個半導體晶片堆疊在一起，而第一半導體晶片之第一表面與第二半導體晶片之第二表面彼此比鄰相對。
  12. 如申請專利範圍第11項所述之疊層半導體封裝，進一步係包含一鍍膜層(coating layers)，該鍍膜層(coating layers)係設置於該第一半導體晶片之第一表面與該第二半導體晶片之第二表面間，且該鍍膜層(coating layers)係包含一親水性基板(hydrophilic substance)與一親脂性基板(lipophilic substance)中之任一者。
  13. 如申請專利範圍第11項所述之疊層半導體封裝，進一步係包含一間隙填充部(gap-fill member)，該間隙填充部(gap-fill member)係設置於該疊層半導體晶片中，且該間隙填充部(gap-fill member)係包含一親水性基板(hydrophilic substance)與一親脂性基板(lipophilic substance)中之任一者。
  14. 一種疊層半導體封裝，係包含：一半導體晶片，係包含第一表面及第二表面，該第一表面上設有結合襯墊(bonding pads)，而該第二表面上設有一平坦部及一凹部；該半導 體晶片具有一第一層面(first thickness)及一第二層面(second thickness)，該第一層面(first thickness)係為量自該第一表面至該平坦部間之寬度，而該第二層面(second thickness)係為量自該第二表面至該凹部間之寬度，因此第二層面(second thickness)之寬度小於第一層面(first thickness)之寬度；一增強層(reinforcing layer)，係設於該平坦部上；穿孔電極(through electrodes)，係穿透該第一表面及該平坦部，並穿透該增強層(reinforcing layer)；以及導引部，係設在該半導體晶片的第二表面上。
  15. 如申請專利範圍第14項所述之疊層半導體封裝，其中該導引部(guide member)以設置於與該半導體晶片之一短邊及一長邊平行。
  16. 如申請專利範圍第14項所述之疊層半導體封裝，其中至少有兩個半導體晶片堆疊在一起，且第一半導體晶片之第一表面與第二半導體晶片之第二表面彼此比鄰相對。
  17. 如申請專利範圍第16項所述之疊層半導體封裝，進一步係包含一鍍膜層(coating layers)，該鍍膜層(coating layers)係設置於該第一半導體晶片之第一表面與該第二半導體晶片之第二表面 間，且該鍍膜層(coating layers)係包含一親水性基板(hydrophilic substance)與一親脂性基板(lipophilic substance)中之任一者。
  18. 如申請專利範圍第16項所述之疊層半導體封裝，進一步係包含一間隙填充部(gap-fill member)，該間隙填充部(gap-fill member)係設置於該疊層半導體晶片中，且該間隙填充部(gap-fill member)係包含一親水性基板(hydrophilic substance)與一親脂性基板(lipophilic substance)中之任一者。
TW098122856A 2009-04-10 2009-07-07 疊層半導體封裝 TWI464837B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090031414A KR101046387B1 (ko) 2009-04-10 2009-04-10 반도체 패키지

Publications (2)

Publication Number Publication Date
TW201037801A TW201037801A (en) 2010-10-16
TWI464837B true TWI464837B (zh) 2014-12-11

Family

ID=42933730

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098122856A TWI464837B (zh) 2009-04-10 2009-07-07 疊層半導體封裝

Country Status (4)

Country Link
US (1) US8154135B2 (zh)
KR (1) KR101046387B1 (zh)
CN (1) CN101859745B (zh)
TW (1) TWI464837B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI700804B (zh) * 2015-10-19 2020-08-01 南韓商愛思開海力士有限公司 半導體晶片模組及包含其之半導體封裝

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101036441B1 (ko) 2010-12-21 2011-05-25 한국기계연구원 반도체 칩 적층 패키지 및 그 제조 방법
US8552567B2 (en) * 2011-07-27 2013-10-08 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US8937309B2 (en) 2011-08-08 2015-01-20 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
DE102011112659B4 (de) * 2011-09-06 2022-01-27 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
KR101880155B1 (ko) * 2011-12-22 2018-07-19 에스케이하이닉스 주식회사 적층 반도체 패키지
US9768120B2 (en) * 2012-11-21 2017-09-19 Infineon Technologies Austria Ag Semiconductor device assembly including a chip carrier, semiconductor wafer and method of manufacturing a semiconductor device
KR102076044B1 (ko) 2013-05-16 2020-02-11 삼성전자주식회사 반도체 패키지 장치
KR102186203B1 (ko) 2014-01-23 2020-12-04 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
KR102438179B1 (ko) * 2017-11-02 2022-08-30 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지, 및 상기 반도체 장치의 제조 방법
KR102518803B1 (ko) * 2018-10-24 2023-04-07 삼성전자주식회사 반도체 패키지
KR20210091385A (ko) 2020-01-13 2021-07-22 삼성디스플레이 주식회사 표시모듈 및 이의 제조 방법
KR102916091B1 (ko) * 2021-05-06 2026-01-22 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR20240014905A (ko) 2022-07-26 2024-02-02 삼성전자주식회사 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050263869A1 (en) * 2004-05-25 2005-12-01 Renesas Technology Corp. Semiconductor device and manufacturing process therefor
US20060175697A1 (en) * 2005-02-02 2006-08-10 Tetsuya Kurosawa Semiconductor device having semiconductor chips stacked and mounted thereon and manufacturing method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2571024B2 (ja) * 1994-09-28 1997-01-16 日本電気株式会社 マルチチップモジュール
US6013948A (en) 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US5956605A (en) * 1996-09-20 1999-09-21 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation
US6812580B1 (en) * 2003-06-09 2004-11-02 Freescale Semiconductor, Inc. Semiconductor package having optimized wire bond positioning
KR100594229B1 (ko) * 2003-09-19 2006-07-03 삼성전자주식회사 반도체 패키지 및 그 제조방법
JP3987500B2 (ja) * 2004-02-17 2007-10-10 浜松ホトニクス株式会社 光配線基板および光配線基板の製造方法
JP4349278B2 (ja) * 2004-12-24 2009-10-21 セイコーエプソン株式会社 半導体装置の製造方法
JP4434977B2 (ja) * 2005-02-02 2010-03-17 株式会社東芝 半導体装置及びその製造方法
JP2008226926A (ja) * 2007-03-08 2008-09-25 Sumitomo Bakelite Co Ltd 液状封止樹脂組成物、半導体装置および半導体装置の製造方法
KR100895813B1 (ko) * 2007-06-20 2009-05-06 주식회사 하이닉스반도체 반도체 패키지의 제조 방법
KR100876890B1 (ko) * 2007-06-26 2009-01-07 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050263869A1 (en) * 2004-05-25 2005-12-01 Renesas Technology Corp. Semiconductor device and manufacturing process therefor
US20060175697A1 (en) * 2005-02-02 2006-08-10 Tetsuya Kurosawa Semiconductor device having semiconductor chips stacked and mounted thereon and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI700804B (zh) * 2015-10-19 2020-08-01 南韓商愛思開海力士有限公司 半導體晶片模組及包含其之半導體封裝

Also Published As

Publication number Publication date
US20100258936A1 (en) 2010-10-14
KR101046387B1 (ko) 2011-07-05
KR20100112890A (ko) 2010-10-20
CN101859745B (zh) 2015-06-17
CN101859745A (zh) 2010-10-13
TW201037801A (en) 2010-10-16
US8154135B2 (en) 2012-04-10

Similar Documents

Publication Publication Date Title
TWI464837B (zh) 疊層半導體封裝
JP4361820B2 (ja) ウエハーレベルパッケージ、マルチ積層パッケージ及びその製造方法
US8269352B2 (en) Multi-chip stack package structure
CN105489591B (zh) 半导体封装及其制造方法
KR101124568B1 (ko) 반도체 칩, 이를 포함하는 적층 칩 구조의 반도체 패키지
CN113035786B (zh) 半导体结构及其制造方法
CN102263089B (zh) 具有多芯片结构的半导体集成电路
JP2016032102A (ja) パッケージ基板
US12322704B2 (en) Package structure with underfill
US20230033515A1 (en) Semiconductor device package and method for manufacturing the same
KR20190090162A (ko) 반도체 패키지 및 그 제조 방법
TW202203417A (zh) 半導體裝置及半導體裝置的製造方法
US8482105B2 (en) Semiconductor substrate, laminated chip package, semiconductor plate and method of manufacturing the same
KR20120005340A (ko) 반도체 칩 및 적층 칩 패키지
CN100448003C (zh) 半导体器件
TWM521807U (zh) 封裝結構及其中介板
CN102569269A (zh) 半导体芯片、包括其的堆叠芯片半导体封装及其制造方法
KR101162508B1 (ko) 반도체 패키지
CN103715107B (zh) 封装堆栈结构的制法
CN102290395A (zh) 堆叠封装
KR102914461B1 (ko) 반도체 장치
JP5356647B2 (ja) 実装基板及び電子装置
KR20110044077A (ko) 반도체 패키지 구조물
CN106206556A (zh) 芯片堆叠封装结构
KR20110091189A (ko) 적층 반도체 패키지

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees