JP2016032102A - パッケージ基板 - Google Patents

パッケージ基板 Download PDF

Info

Publication number
JP2016032102A
JP2016032102A JP2015128278A JP2015128278A JP2016032102A JP 2016032102 A JP2016032102 A JP 2016032102A JP 2015128278 A JP2015128278 A JP 2015128278A JP 2015128278 A JP2015128278 A JP 2015128278A JP 2016032102 A JP2016032102 A JP 2016032102A
Authority
JP
Japan
Prior art keywords
package substrate
groove
substrate according
rewiring structure
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015128278A
Other languages
English (en)
Inventor
フ ダイ−チュン
Dyi-Chung Hu
フ ダイ−チュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dyi Chung Hu
Original Assignee
Dyi Chung Hu
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dyi Chung Hu filed Critical Dyi Chung Hu
Publication of JP2016032102A publication Critical patent/JP2016032102A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】先行技術における再配線構造物のひび割れの課題を改善することができるパッケージ基板を提供する。【解決手段】パッケージ基板が開示される。パッケージ基板は、成形層、再配線構造物及びビルドアップ構造物を含む。再配線構造物は、成形層によって露出される表面と共に成形層に埋め込まれる。ビルドアップ構造物は、成形層の底面に形成される。パッケージ基板内の異なる材料間のＣＴＥ差異が原因で起こる内部応力は、再配線構造物の周辺部の周りに配置される少なくとも１つの溝部を成形層の上面に形成することによって軽減され、これにより、先行技術における再配線構造物のひび割れの課題を改善する。【選択図】図２

Description

本発明は、概して、パッケージ基板に関し、特に、高密度パッケージのためのパッケージ基板に関する。
現代では、電子製品の小型化は必然的な傾向である。従って、薄型で、コンパクトな電子製品の要件を満たすために、半導体チップ及び半導体チップ用パッケージ基板は、大きさを変えてきた。今、半導体チップの回路密度は、そのピン数と同様に益々大きくなり、半導体チップの導電性パッド間のピッチは、ナノ単位で縮小されてきた。しかしながら、従来型のフリップチップパッケージ基板のパッド間のピッチは、わずか約数百ミクロンである。従って、従来型のフリップチップパッケージ基板は、回路密度が高く、ピン数の多い半導体チップには適用できない。更に、熱サイクル信頼性試験手順において、半導体チップと従来型フリップチップパッケージ基板との間には、熱膨張率（ＣＴＥ：ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ）の大きな差異が存在する。これは、不均一な熱応力を引き起こし、かつ、パッケージ基板とチップとの間の接続を破壊する可能性があり、これにより、信頼性及び製品歩留まりが低下してしまう。
米国特許第８，２６９，３３７号明細書は、パッケージ基板を開示する。図１は、パッケージ基板の適用を示す断面図である。パッケージ基板は、インターポーザ２１２、再配線層構造物２１３、ビルドアップ構造物２４、成形層２２及び半導体チップ２７を含む。再配線構造物２１は、インターポーザ２１２及び再配線層構造物２１３を構成する。インターポーザ２１２は、ガラス、シリコン、セラミック又はポリマーにより作製される。図１に図示するように、インターポーザ２１２は、その底面を貫通する複数のシリコン貫通ビア（ＴＳＶ：Ｔｒｏｕｇｈ−Ｓｉｌｉｃｏｎ Ｖｉａ）２１０を有する。再配線層構造物２１３は、インターポーザ２１２の上面に形成される。再配線層構造物２１３の最も内側の回路は、ＴＳＶ２１０の上端部に電気的に接続され、再配線層構造物２１３の最も外側の回路は、複数の電極パッド２１１を有する。再配線構造物２１は、成形層２２に埋め込まれる。ビルドアップ構造物２４は、成形層２２の底面に形成される。ビルドアップ構造物２４は複数の導電性ビア２４２を有し、その一部はインターポーザ２１２のＴＳＶ２１０の底端部に電気的に接続される。半導体チップ２７は、半田バンプ２７１を介して再配線層構造物２１３の電極パッド２１１に電気的に接続されるフリップチップであり、アンダーフィル材２７０は、電極パッド２１１と半導体チップ２７との間のスペースを充填するように使用される。複数の半田ボール２６がプリント回路板（図示しない）などの別の電子デバイスに電気的に接続されるように、ビルドアップ構造物２４の底部側にあるボンディングパッド２４３に取り付けられる。
再配線構造物２１を配置することによって、パッケージ基板は半導体チップ２７とプリント回路板との間の寸法の不一致を克服することができる。高密度又は小ピッチの導電性パッド２７２を有する半導体チップ２７は、パッケージ基板を通してプリント回路板上に配置され得る。更に、インターポーザ２１２は、半導体チップ２７とプリント回路板との間でＣＴＥバッファとして機能する。それ故、熱サイクル信頼性試験手順中、パッケージ基板内で起こる不均一な熱応力が軽減され得る。これは、パッケージ基板の構造をより信頼性のあるものにする。
しかしながら、インターポーザ２１２のＣＴＥは、約３ｐｐｍ／Ｋであり、ビルドアップ層２４の成形層２２及び誘電体層のＣＴＥは、約５から１５ｐｐｍ／Ｋであるので、大きなＣＴＥ差異が存在する。それ故、埋め込まれた再配線構造物２１内で大きな内部応力が起こり、再配線構造物２１の破損（ｆａｉｌｕｒｅ）やひび割れ（ｃｒａｃｋｉｎｇ）の原因となる可能性がある。
従って、先行技術における上述の欠点を克服するためのパッケージ基板を提供する必要がある。
本発明の目的は、先行技術における再配線構造物のひび割れに関する課題を改善することができるパッケージ基板を提供することである。
上述の目的を達成するために、本発明は、以下のようなパッケージ基板を提供する。当該パッケージ基板は、第１表面と、それに対向する第２表面とを有する成形層と、成形層に埋め込まれる再配線構造物と、成形層の第２表面に形成されるビルドアップ構造物とを含む。再配線構造物は、第１側部と、それに対向する第２側部とを有する。再配線構造物の第１側部は、成形層の第１表面から露出される複数の電極パッドを有し、再配線構造物の第２側部は、複数の導電性部分を有する。ビルドアップ構造物は、第１側部と、それに対向する第２側部とを有し、ビルドアップ構造物は、ビルドアップ構造物の第１側部に形成される配線層と、ビルドアップ構造物の第２側部に形成される複数の電極パッドとを有する。再配線構造物の第２側部における導電性部分と、ビルドアップ構造物の第１側部の配線層とは、互いに電気的に接続され、パッケージ基板に埋められる。再配線構造物の第１側部における電極パッドと、ビルドアップ構造物の第２側部における電極パッドとは、パッケージ基板の表面から露出される。成形層の第１表面上に少なくとも１つの溝部があり、溝部は再配線構造物の周辺部の周りに配置される。
本発明の例示的な一実施形態において、溝部は、再配線構造物の厚さよりも大きな深さを有する。
本発明の例示的な一実施形態において、溝部は、１０μｍから２００μｍの間の幅を有する。
本発明の例示的な一実施形態において、溝部は、５０μｍから１００μｍの間の幅を有する。
本発明の例示的な一実施形態において、残留成形部が再配線構造物と溝部との間に更に配置され得る。
本発明の例示的な一実施形態において、溝部は充填材料で更に充填され得る。充填材料は、溝部の内壁の材料のモジュラス（ｍｏｄｕｌｕｓ）よりも小さいモジュラスを有する。充填材料は弾性材料でよい。
本発明の例示的な一実施形態において、充填材料は、シリコーンなどの低モジュラス材料（ｌｏｗ−ｍｏｄｕｌｕｓ ｍａｔｅｒｉａｌ）でよい。
本発明の例示的な一実施形態において、残留成形部は、１０μｍから２００μｍの間の幅を有する。
本発明の例示的な一実施形態において、残留成形部は、２０μｍから７０μｍの間の幅を有する。
本発明の例示的な一実施形態において、再配線構造物の第１側部における電極パッドの分布密度は、ビルドアップ構造物の第２側部における電極パッドの分布密度よりも高い。
本発明の例示的な一実施形態において、再配線構造物の第１側部における電極パッドのサイズ及び寸法は、ビルドアップ構造物の第２側部における電極パッドのサイズ及び寸法よりも小さい。
本発明の例示的な一実施形態において、再配線構造物は貫通孔インターポーザ及び再配線層構造物を含有し、導電性部分は導電性貫通孔であり、貫通孔インターポーザは、第１側部と、それに対向する第２側部と、第１側部及び第２側部を貫通する導電性貫通孔とを含む。導電性貫通孔の各々は、貫通孔インターポーザの第１側部上に第１端面と、貫通孔インターポーザの第２側部上に第２端面とを含む。貫通孔インターポーザの第２側部と、導電性貫通孔の第２端面とは、成形層の第２表面と同一平面であり、再配線層構造物は、貫通孔インターポーザの第１側部及び導電性貫通孔の第１端面に配置され、かつ、導電性貫通孔の第１端面に電気的に接続される。再配線層構造物の最外層は、成形層の第１表面から露出される電極パッドを有する。
本発明の例示的な一実施形態において、再配線構造物はコアシートであり、コアシートは交互に積層される複数の金属層及び複数の誘電体層を含み、導電性部分は電極パッドである。
本発明の例示的な一実施形態において、コアシートの誘電体層は、有機高分子で作製され得る。
本発明の例示的な一実施形態において、コアシートは可撓性シートである。
本発明の例示的な一実施形態において、コアシートの誘電体層の材料は、ガラス、シリコン又はセラミックなどの無機物質でよい。
本発明の例示的な一実施形態において、再配線構造物の第１側部における電極パッドは、少なくとも１つの半導体チップに接続するために用いられる。
本発明の例示的な一実施形態において、ビルドアップ構造物の第２側部における電極パッドは、プリント回路板に接続するために用いられる。
本発明は、先行技術に対して明瞭な利点と有益な効果を有する。上記の技術スキームに従った本発明のパッケージ基板は、少なくとも以下の利点と有益な効果を有する。本発明において、パッケージ基板内の異なる材料間におけるＣＴＥ差異が原因で起こる内部応力は、再配線構造物の周辺部の周りに配置される少なくとも１つの溝部を成形層の第１表面上に形成することによって軽減される。これにより、再配線構造物、成形層、ビルドアップ構造物の間のＣＴＥ不一致を克服し、従って、先行技術における再配線構造物のひび割れに関する課題を解決する。
先行技術のパッケージ基板の適用を示す断面図である。 本発明の第１実施形態に従ったパッケージ基板の断面図である。 図２のパッケージ基板の上面図である。 図２の別の形態に従ったパッケージ基板の断面図である。 図４のパッケージ基板の上面図である。 本発明の第２実施形態に従ったパッケージ基板の断面図である。 図６のパッケージ基板の上面図である。 本発明の他の実施形態に従ったパッケージ基板の上面図である。 本発明の他の実施形態に従ったパッケージ基板の上面図である。 本発明の他の実施形態に従ったパッケージ基板の上面図である。
本発明の実施形態は、以下のように、添付の図面を参照して、技術的な事柄、構造的特徴、達成される目的、そして効果と共に、詳細に説明される。
図２及び図３を参照する。図２は、本発明の第１実施形態に従ったパッケージ基板１の断面図である。図３は、図２のパッケージ基板の上面図である。パッケージ基板１は、成形層２２、ビルドアップ構造物２４及び再配線構造物２１を含む。再配線構造物２１は、貫通孔インターポーザ２１２及び再配線層構造物２１３を含む。成形層２２は、第１表面２２ａと、それに対向する第２表面２２ｂとを有する。再配線構造物２１は、成形層２２に埋め込まれるが、成形層２２の第１表面２２ａは、再配線層構造物２１３の表面の一部を露出させる。ビルドアップ構造物２４は成形層２２の第２表面２２ｂに形成される。
貫通孔インターポーザ２１２は、第１側部２１ａと、それに対向する第２側部２１ｂと、第１側部２１ａ及び第２側部２１ｂを貫通する複数の導電性貫通孔２１０とを有する。導電性貫通孔２１０の各々は、貫通孔インターポーザ２１２の第１側部２１ａに第１端面２１０ａと、貫通孔インターポーザ２１２の第２側部２１ｂに第２端面２１０ｂとを有する。貫通孔インターポーザ２１２の第２側部２１ｂと、導電性貫通孔２１０の第２端面２１０ｂとは、成形層２２の第２表面２２ｂと同一平面である。再配線層構造物２１３は、貫通孔インターポーザ２１２の第１側部２１ａ上、かつ、導電性貫通孔２１０の第１端面２１０ａ上に配置され、かつ、導電性貫通孔２１０の第１端面２１０ａに電気的に接続される。再配線層構造物２１３の最外層は、成形層２２の第１表面２２ａから露出される複数の電極パッド２１１を有する。貫通孔インターポーザ２１２は、ガラス、セラミック、単結晶シリコン又はポリシリコンで作製され、かつ、１００μｍの厚さを有する。
ビルドアップ構造物２４は、第１側部２４ａと、それに対向する第２側部２４ｂとを有する。ビルドアップ構造物２４は、ビルドアップ構造物２４の第１側部２４ａにおいて形成される配線層２４１と、ビルドアップ構造物２４の第２側部２４ｂにおいて形成される複数の電極パッド２４３とを有する。貫通孔インターポーザ２１２内の導電性貫通孔２１０の第２端面２１０ｂと、ビルドアップ構造物２４の第１側部２４ａにおける配線層２４１とは、電気的に互いに接続され、パッケージ基板１に埋められる。再配線層構造物２１３の最外層における電極パッド２１１と、ビルドアップ構造物２４の第２側部２４ｂにおける電極パッド２４３とは、パッケージ基板１の表面から露出する。再配線層構造物２１３の最外層における電極パッド２１１の分布密度は、ビルドアップ構造物２４の第２側部２４ｂにおける電極パッド２４３の分布密度よりも高い。再配線層構造物２１３の最外層における電極パッド２１１のサイズ及び寸法は、ビルドアップ構造物２４の第２側部２４ｂにおける電極パッド２４３のサイズ及び寸法よりも小さい。再配線層構造物２１３の最外層における電極パッド２１１は、少なくとも１つの半導体チップ（図示しない）に接続するために用いられる。ビルドアップ構造物２４の第２側部２４ｂにおける電極パッド２４３は、プリント回路板（図示しない）に接続するために用いられる。
成形層２２の第１表面２２ａ上に溝部２２０があり、溝部２２０は、再配線構造物２１の周辺部の周りに配置される。溝部２２０は、再配線構造物２１の厚さＨよりも大きな深さＤを有する。溝部２２０は、１００μｍの幅Ｗ１を有する。溝部２２０は、紫外線（ＵＶ）レーザによって形成され得る。残留成形部２２１は、再配線構造物２１と溝部２２０との間に配置され、かつ、再配線構造物２１を保護するために使用される。残留成形部２２１の材料は、成形層２２の材料と同一である。残留成形部２２１は、５０μｍの幅Ｗ２を有する。本発明の別の実施形態において、溝部２２０は、シリコーンなどの低モジュラス材料（図示しない）で更に充填され得る。
図４及び図５は、図２のパッケージ基板１の別の形態である。これには、溝部２２０が成形層２２の第１表面２２ａ上に設けられる。溝部２２０は、貫通孔インターポーザ２１２及び再配線層構造物２１３を含有する再配線構造物２１の周辺部の周りに配置される。溝部２２０は再配線構造物２１と隣接する。
図６及び図７を参照する。図６は、本発明の第２実施形態に従ったパッケージ基板１の断面図である。図７は、図６のパッケージ基板の上面図である。パッケージ基板１は、コアシート１００（再配線構造物）、ビルドアップ構造物２００及び成形層３００を含む。成形層３００は、第１表面３０４ａ及び第２表面３０４ｂを有する。第１表面３０４ａ及び第２表面３０４ｂは、成形層３００の反対側にある。コアシート１００は、成形層３００によって露出される表面と共に成形層３００に埋め込まれる。ビルドアップ構造物２００は成形層３００の第２表面３０４ｂに形成される。
コアシート１００は、複数の金属層１０１と、それに配置される複数の誘電体層１０２とを有する。金属層１０１及び誘電体層１０２は、一方を他方の上部に積層することにより、交互に形成される。任意の２つの隣接する金属層１０１が、その間に形成された導電性ビア１０３によって電気的に接続され得る。なお、図６及びそれに続く図の誘電体層１０２は、簡潔化のために単一層構成により図示されているが、コアシート１００は、実際には多くの誘電体層を含むということが留意される。特に、コアシート１００の誘電体層１０２は、有機高分子で作製され得る。ポリイミドが説明的な実施例として使用され得る。また、コアシート１００の誘電体層１０２の材料は、無機物質でもよい。誘電体層１０２の材料は、例えば、窒化ケイ素、酸化ケイ素及び水ガラスなどのセラミック又はガラスによって実施され得る。他の材料も考慮され得る。
コアシート１００は、２つの対向する側部、つまり、第１側部１０４ａ及び第２側部１０４ｂを有する。特に、コアシート１００は、第１側部１０４ａにおける第１表面１０５ａと、第２側部１０４ｂにおける第２表面１０５ｂとを有する。コアシート１００の第１側部１０４ａ及び第２側部１０４ｂに形成され、好ましくは、第１表面１０５ａ及び第２表面１０５ｂの下に形成される、複数の電極パッド１０６がある。コアシート１００の電極パッド１０６は、コアシート１００を他の電子コンポーネントに電気的に接続するために電気的接続点として機能する。図６に図示するように、成形層３００は、コアシート１００の第１表面１０５ａを露出させ、コアシート１００の第１側部１０４ａに形成される電極パッド１０６の分布密度は、第２側部１０４ｂに形成される電極パッド１０６の分布密度よりも大きい。
ビルドアップ構造物２００は、第１側部２０４ａ及び第２側部２０４ｂを有する。第１側部２０４ａ及び第２側部２０４ｂは、ビルドアップ構造物２００の反対側にある。ビルドアップ構造物２００は、第１側部２０４ａに形成される配線層２０１と、第２側部２０４ｂに形成される複数の電極パッド２０６と、配線層２０１と電極パッド２０６との間に配置される複数の導電性ビア２０３と、少なくとも１の誘電体層２０２とを有する。第１側部２０４ａに形成される配線層２０１と、第２側部２０４ｂに形成される電極パッド２０６とは、ビルドアップ構造物２００の最外層に形成される。図６に図示するように、ビルドアップ構造物２００の第１側部２０４ａに形成される配線層２０１は、コアシート１００の第２側部１０４ｂに形成される電極パッド１０６に電気的に接続される。ビルドアップ構造物２００は、好ましくは、半田マスクなどの、ビルドアップ構造物２００の第２側部２０４ｂにおける最も外側の誘電体層に形成される保護絶縁層２０７を有する。保護絶縁層２０７は複数の開口部２０８を有し、それを介して、第２側部２０４ｂにおける電極パッド２０６は露出され、電気的接続点として機能する。なお、ビルドアップ構造物２００は、複数の金属層及び誘電体層を有する多層構造と共に用いられ、好ましくは、その間に配線を有することができる。
コアシート１００の第１側部１０４ａにおける電極パッド１０６の分布密度は、ビルドアップ構造物２００の第２側部２０４ｂにおける電極パッド２０６の分布密度よりも高い。コアシート１００の第１側部１０４ａにおける電極パッド１０６のサイズ及び寸法は、ビルドアップ構造物２００の第２側部２０４ｂにおける電極パッド２０６よりも小さい。コアシート１００の第１側部１０４ａにおける電極パッド１０６は、少なくとも1つの半導体チップ（図示しない）に接続するために用いられる。ビルドアップ構造物２００の第２側部２０４ｂにおける電極パッド２０６は、プリント回路板（図示しない）に接続するために用いられる。
成形層３００の第１表面３０４ａ上に溝部３２０があり、溝部３２０は、コアシート１００の周辺部の周りに配置される。溝部３２０は、コアシート１００の厚さＨよりも大きい深さＤを有する。溝部３２０は、１００μｍの幅Ｗ１を有する。溝部３２０は、ＵＶレーザによって形成され得る。残留成形部３２１は、コアシート１００と溝部３２０との間に配置され、かつ、コアシート１００を保護するために使用され得る。残留成形部３２１の材料は、成形層３００の材料と同一である。残留成形部３２１は、５０μｍの幅Ｗ２を有する。本発明の別の実施形態において、溝部３２０は、シリコーンなどの低モジュラス材料（図示しない）で更に充填され得る。
本発明の他の実施形態において、図３の溝部２２０又は図７の溝部３２０は、例えば、図８から図１０を参照すると、さまざまな形態を有することができる。しかしながら、本発明はそれらに限定されない。
上述のように、本発明のパッケージ基板１において、パッケージ基板１内の異なる材料間のＣＴＥ差異が原因で起こる内部応力は、再配線構造物２１、１００の周辺部の周りに配置される少なくとも１つの溝部２２０、３２０を、成形層２２の第１表面２２ａ、成形層３００の第１表面３０４ａの上に形成することによって軽減される。これにより、再配線構造物２１、１００、成形層２２、３００及びビルドアップ構造物２４、２００の間のＣＴＥ不整合を克服し、従って、先行技術における再配線構造物２１、１００のひび割れの課題を解決する。
しかしながら、本発明の多くの特徴及び利点が、本発明の構造及び機能の詳細と共に、上述の説明において明記されてきたが、開示は例示のみであり、添付の請求項が言及する用語の広く一般的な意味によって示される限り、変更は詳細に行うことができ、特に、発明の原理内の部分の形状、サイズ及び配置における変更を行うことができるということが理解されるべきである。
１ パッケージ基板
２１ 再配線構造物
２１ａ 第１側部
２１ｂ 第２側部
２２ 成形層
２２ａ 第１表面
２２ｂ 第２表面
２４ ビルドアップ構造物
２４ａ 第１側部
２４ｂ 第２側部
２６ 半田ボール
２７ 半導体チップ
１００ 再配線構造物
１００ コアシート
１０１ 金属層
１０２ 誘電体層
１０３ 導電性ビア
１０４ａ 第１側部
１０４ｂ 第２側部
１０５ａ 第１表面
１０５ｂ 第２表面
１０６ 電極パッド
２００ ビルドアップ構造物
２０１ 配線層
２０２ 誘電体層
２０３ 導電性ビア
２０４ａ 第１側部
２０４ｂ 第２側部
２０６ 電極パッド
２０７ 保護絶縁層
２０８ 開口部
２１０ 導電性貫通孔
２１０ａ 第１端面
２１０ｂ 第２端面
２１１ 電極パッド
２１２ 貫通孔インターポーザ
２１３ 再配線層構造物
２２０ 溝部
２２１ 残留成形部
２４１ 配線層
２４２ 導電性ビア
２４３ 電極パッド
２７０ アンダーフィル材
２７１ 半田バンプ
２７２ 導電性パッド
３００ 成形層
３０４ａ 第１表面
３０４ｂ 第２表面
３２０ 溝部
３２１ 残留成形部

Ｗ１ 幅
Ｗ２ 幅
Ｄ 深さ
Ｈ 厚さ

Claims (20)

  1. 複数の上部電極パッドを有する再配線構造物と、
    前記再配線構造物の底部に構成されるビルドアップ層と、
    前記再配線構造物を埋め込む成形層と、
    前記再配線構造物の周りに延在する溝部と、
    を含み、
    前記複数の上部電極パッドは、チップの取り付けに適合する第１密度で構成され、
    前記ビルドアップ層は、複数の底部取り付けパッドを有し、
    前記複数の底部取り付けパッドは、パッケージ基板のプリント回路板上への取り付けに適合する第２密度で構成され、
    前記第２密度は、前記第１密度よりも低い、
    パッケージ基板。
  2. 前記溝部の深さは、前記成形層の厚さよりも小さい、請求項１に記載のパッケージ基板。
  3. 前記溝部の前記深さは、前記再配線構造物の厚さよりも大きい、請求項２に記載のパッケージ基板。
  4. 前記溝部は、前記再配線構造物の周りに連続的に延在する、請求項１に記載のパッケージ基板。
  5. 前記成形層の一部は、前記溝部と前記再配線構造物との間で構成される、請求項１に記載のパッケージ基板。
  6. 前記成形層の前記一部の幅は、前記溝部の幅よりも小さい、請求項５に記載のパッケージ基板。
  7. 前記溝部は前記再配線構造物に隣接する、請求項１に記載のパッケージ基板。
  8. 上面視において、前記溝部は、前記再配線構造物の４つの側部に沿って配置される４つの独立区画溝部をそれぞれ含む、請求項１に記載のパッケージ基板。
  9. 上面視において、前記溝部は、前記再配線構造物の４つの側部に沿って配置される複数の穴を含む、請求項１に記載のパッケージ基板。
  10. 上面視において、前記溝部は、前記再配線構造物の４つの側部に沿って配置される複数の矩形の溝部を含む、請求項１に記載のパッケージ基板。
  11. 前記溝部に充填されるシリコーンを更に含む、請求項１に記載のパッケージ基板。
  12. 前記再配線構造物に埋め込まれるインターポーザを更に含む、請求項１に記載のパッケージ基板。
  13. 前記溝部の深さは、前記成形層の厚さよりも大きい、請求項１２に記載のパッケージ基板。
  14. 前記溝部は、前記再配線構造物の周りに連続的に延在する、請求項１２記載のパッケージ基板。
  15. 前記成形層の一部は、前記溝部と前記再配線構造物との間で構成される、請求項１２記載のパッケージ基板。
  16. 前記溝部は前記再配線構造物と隣接する、請求項１２記載のパッケージ基板。
  17. 上面視において、前記溝部は、前記再配線構造物の４つの側部に沿って配置される４つの独立区画溝部をそれぞれ含む、請求項１２記載のパッケージ基板。
  18. 上面視において、前記溝部は、前記再配線構造物の４つの側部に沿って配置される複数の穴を含む、請求項１２記載のパッケージ基板。
  19. 上面視において、前記溝部は、前記再配線構造物の４つの側部に沿って配置される複数の矩形の溝部を含む、請求項１２記載のパッケージ基板。
  20. 前記溝部に充填されるシリコーンを更に含む、請求項１２記載のパッケージ基板。
JP2015128278A 2014-07-25 2015-06-26 パッケージ基板 Pending JP2016032102A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/341,197 2014-07-25
US14/341,197 US9627285B2 (en) 2014-07-25 2014-07-25 Package substrate

Publications (1)

Publication Number Publication Date
JP2016032102A true JP2016032102A (ja) 2016-03-07

Family

ID=53969073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015128278A Pending JP2016032102A (ja) 2014-07-25 2015-06-26 パッケージ基板

Country Status (5)

Country Link
US (2) US9627285B2 (ja)
EP (1) EP2978020B1 (ja)
JP (1) JP2016032102A (ja)
CN (1) CN204651304U (ja)
TW (1) TWI578458B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006724A (ja) * 2016-06-23 2018-01-11 京セラ株式会社 配線基板

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10244793B2 (en) 2005-07-19 2019-04-02 Juul Labs, Inc. Devices for vaporization of a substance
US10279934B2 (en) 2013-03-15 2019-05-07 Juul Labs, Inc. Fillable vaporizer cartridge and method of filling
AU2014369867A1 (en) 2013-12-23 2016-06-16 Juul Labs, Inc. Vaporization device systems and methods
USD825102S1 (en) 2016-07-28 2018-08-07 Juul Labs, Inc. Vaporizer device with cartridge
US10159282B2 (en) 2013-12-23 2018-12-25 Juul Labs, Inc. Cartridge for use with a vaporizer device
USD842536S1 (en) 2016-07-28 2019-03-05 Juul Labs, Inc. Vaporizer cartridge
US10058129B2 (en) 2013-12-23 2018-08-28 Juul Labs, Inc. Vaporization device systems and methods
US20160366947A1 (en) 2013-12-23 2016-12-22 James Monsees Vaporizer apparatus
US10076139B2 (en) 2013-12-23 2018-09-18 Juul Labs, Inc. Vaporizer apparatus
US9627285B2 (en) * 2014-07-25 2017-04-18 Dyi-chung Hu Package substrate
US10319607B2 (en) * 2014-08-22 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure with organic interposer
JP2016058596A (ja) * 2014-09-11 2016-04-21 ソニー株式会社 電子デバイス、部品実装基板及び電子機器
EP3821735A1 (en) 2014-12-05 2021-05-19 Juul Labs, Inc. Calibrated dose control
US9859202B2 (en) * 2015-06-24 2018-01-02 Dyi-chung Hu Spacer connector
US9735079B2 (en) * 2015-10-08 2017-08-15 Dyi-chung Hu Molding compound wrapped package substrate
BR112018016402B1 (pt) 2016-02-11 2023-12-19 Juul Labs, Inc Cartuchos de fixação segura para dispositivos vaporizadores
MX2018009702A (es) 2016-02-11 2019-07-08 Juul Labs Inc Cartucho rellenable de vaporizador y metodo de relleno.
US10405582B2 (en) 2016-03-10 2019-09-10 Pax Labs, Inc. Vaporization device with lip sensing
US9806061B2 (en) 2016-03-31 2017-10-31 Altera Corporation Bumpless wafer level fan-out package
USD849996S1 (en) 2016-06-16 2019-05-28 Pax Labs, Inc. Vaporizer cartridge
USD836541S1 (en) 2016-06-23 2018-12-25 Pax Labs, Inc. Charging device
USD851830S1 (en) 2016-06-23 2019-06-18 Pax Labs, Inc. Combined vaporizer tamp and pick tool
TWI669797B (zh) * 2016-11-16 2019-08-21 矽品精密工業股份有限公司 電子裝置及其製法與基板結構
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10541153B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US20190043794A1 (en) * 2017-08-03 2019-02-07 General Electric Company Electronics package including integrated structure with backside functionality and method of manufacturing thereof
US10804115B2 (en) * 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
USD887632S1 (en) 2017-09-14 2020-06-16 Pax Labs, Inc. Vaporizer cartridge
US10797007B2 (en) * 2017-11-28 2020-10-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10535622B2 (en) * 2017-12-07 2020-01-14 Dyi-chung Hu Substrate structure and electronic device having coarse redistribution layer electrically connected to fine redistribution layer
KR102574410B1 (ko) * 2018-11-27 2023-09-04 삼성전기주식회사 하이브리드 인터포저 및 이를 구비한 반도체 패키지
US11152315B2 (en) * 2019-10-15 2021-10-19 Advanced Semiconductor Engineering, Inc. Electronic device package and method for manufacturing the same
KR20210082638A (ko) * 2019-12-26 2021-07-06 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
TWI820402B (zh) 2021-03-08 2023-11-01 欣興電子股份有限公司 嵌有中介基板之線路板及其形成方法
US12015003B2 (en) 2021-09-29 2024-06-18 International Business Machines Corporation High density interconnection and wiring layers, package structures, and integration methods
TWI788099B (zh) * 2021-11-15 2022-12-21 大陸商芯愛科技（南京）有限公司 電子封裝件及其封裝基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140901A (ja) * 1997-07-23 1999-02-12 Sharp Corp 回路基板
JP2005235997A (ja) * 2004-02-19 2005-09-02 Mitsubishi Electric Corp プリント基板、電子回路基板及びその製造方法
JP2010034403A (ja) * 2008-07-30 2010-02-12 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
JP2012085045A (ja) * 2010-10-08 2012-04-26 Nippon Dempa Kogyo Co Ltd 恒温槽付水晶発振器
EP2669935A2 (en) * 2012-06-01 2013-12-04 Unimicron Technology Corp. Packaging substrate having interposer
US20140182906A1 (en) * 2012-12-28 2014-07-03 Dyi-chung Hu Interposer and packaging substrate having the interposer

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121897A (ja) * 1997-10-14 1999-04-30 Fujitsu Ltd 複数の回路素子を基板上に搭載するプリント配線基板の製造方法及びプリント配線基板の構造
JP2004047528A (ja) 2002-07-09 2004-02-12 Nec Electronics Corp 半導体基板及びその製造方法
EP1876689B1 (en) * 2006-07-06 2009-04-08 Alcatel Lucent Heat sink arrangement for an electric motor
JP2008091639A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
US8260535B2 (en) * 2007-09-28 2012-09-04 Bombardier Recreational Products Inc. Load sensor for a vehicle electronic stability system
US8310051B2 (en) * 2008-05-27 2012-11-13 Mediatek Inc. Package-on-package with fan-out WLCSP
TWI573201B (zh) * 2008-07-18 2017-03-01 聯測總部私人有限公司 封裝結構性元件
US9548240B2 (en) * 2010-03-15 2017-01-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package
US8378476B2 (en) * 2010-03-25 2013-02-19 Stats Chippac Ltd. Integrated circuit packaging system with stacking option and method of manufacture thereof
US9048233B2 (en) * 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9171769B2 (en) * 2010-12-06 2015-10-27 Stats Chippac, Ltd. Semiconductor device and method of forming openings through encapsulant to reduce warpage and stress on semiconductor package
TWI418269B (zh) * 2010-12-14 2013-12-01 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
US8461691B2 (en) * 2011-04-29 2013-06-11 Infineon Technologies Ag Chip-packaging module for a chip and a method for forming a chip-packaging module
US8288209B1 (en) * 2011-06-03 2012-10-16 Stats Chippac, Ltd. Semiconductor device and method of using leadframe bodies to form openings through encapsulant for vertical interconnect of semiconductor die
TWI492680B (zh) * 2011-08-05 2015-07-11 Unimicron Technology Corp 嵌埋有中介層之封裝基板及其製法
US10163744B2 (en) * 2011-09-07 2018-12-25 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a low profile dual-purpose shield and heat-dissipation structure
TWI476888B (zh) * 2011-10-31 2015-03-11 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
US8610286B2 (en) * 2011-12-08 2013-12-17 Stats Chippac, Ltd. Semiconductor device and method of forming thick encapsulant for stiffness with recesses for stress relief in Fo-WLCSP
US9355978B2 (en) * 2013-03-11 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods of manufacture thereof
TWI473218B (zh) 2012-07-26 2015-02-11 Unimicron Technology Corp 穿孔中介板及其製法與封裝基板及其製法
TWI483365B (zh) * 2012-09-26 2015-05-01 Ind Tech Res Inst 封裝基板及其製法
US9634214B2 (en) * 2012-11-05 2017-04-25 Ledengin, Inc. Graphite-containing substrates for LED packages
US9318404B2 (en) * 2013-02-05 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming stress relieving vias for improved fan-out WLCSP package
US8941248B2 (en) * 2013-03-13 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package and method
US9237647B2 (en) * 2013-09-12 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure with through molding via
US10418298B2 (en) * 2013-09-24 2019-09-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual fan-out semiconductor package
US20150262902A1 (en) * 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9627285B2 (en) * 2014-07-25 2017-04-18 Dyi-chung Hu Package substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140901A (ja) * 1997-07-23 1999-02-12 Sharp Corp 回路基板
JP2005235997A (ja) * 2004-02-19 2005-09-02 Mitsubishi Electric Corp プリント基板、電子回路基板及びその製造方法
JP2010034403A (ja) * 2008-07-30 2010-02-12 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
JP2012085045A (ja) * 2010-10-08 2012-04-26 Nippon Dempa Kogyo Co Ltd 恒温槽付水晶発振器
EP2669935A2 (en) * 2012-06-01 2013-12-04 Unimicron Technology Corp. Packaging substrate having interposer
US20140182906A1 (en) * 2012-12-28 2014-07-03 Dyi-chung Hu Interposer and packaging substrate having the interposer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006724A (ja) * 2016-06-23 2018-01-11 京セラ株式会社 配線基板

Also Published As

Publication number Publication date
US20160027712A1 (en) 2016-01-28
US10373918B2 (en) 2019-08-06
EP2978020B1 (en) 2020-10-14
US20170162523A1 (en) 2017-06-08
EP2978020A1 (en) 2016-01-27
US9627285B2 (en) 2017-04-18
TW201620092A (zh) 2016-06-01
TWI578458B (zh) 2017-04-11
CN204651304U (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
JP2016032102A (ja) パッケージ基板
TWI345291B (en) Semiconductor package assembly and silicon-based package substrate
US9224681B2 (en) CTE matched interposer and method of making
US10811367B2 (en) Fabrication method of semiconductor package
TW201813018A (zh) 扇出晶圓級封裝型半導體封裝以及包含其的疊層封裝型半導體封裝
US20150325556A1 (en) Package structure and method for fabricating the same
TW201717343A (zh) 封裝上封裝構件及其製作方法
TW201834190A (zh) 半導體封裝
US8004072B2 (en) Packaging systems and methods
KR20200033994A (ko) 모든 온도에 대해 휨이 적은 양면 팬-아웃 패키지
KR20080038035A (ko) 반도체 패키지 및 적층형 반도체 패키지
TWI649839B (zh) 電子封裝件及其基板構造
US20220013487A1 (en) Semiconductor package
TWI752238B (zh) 疊層封裝結構
TW201701429A (zh) 晶圓級封裝及其製作方法
WO2011021364A1 (ja) 半導体装置およびその製造方法
US11705408B2 (en) Semiconductor package
US20140117557A1 (en) Package substrate and method of forming the same
TW202343717A (zh) 電子封裝件
JP2010287859A (ja) 貫通電極を有する半導体チップ及びそれを用いた半導体装置
TW202209507A (zh) 電子封裝件及其製法
KR20100050983A (ko) 인터포저 및 이를 이용한 반도체 패키지
TW201913944A (zh) 中介基板及其製法
US20240047420A1 (en) Electronic package and manufacturing method thereof, and electronic structure and manufacturing method thereof
TW201526739A (zh) 覆晶載板之陶瓷封裝結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190917

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200630