TWI454200B - 內建有電容器之配線基板及內建有部件之配線基板 - Google Patents

內建有電容器之配線基板及內建有部件之配線基板 Download PDF

Info

Publication number
TWI454200B
TWI454200B TW099143611A TW99143611A TWI454200B TW I454200 B TWI454200 B TW I454200B TW 099143611 A TW099143611 A TW 099143611A TW 99143611 A TW99143611 A TW 99143611A TW I454200 B TWI454200 B TW I454200B
Authority
TW
Taiwan
Prior art keywords
conductor
layer
capacitor
pattern
electrode
Prior art date
Application number
TW099143611A
Other languages
English (en)
Other versions
TW201136480A (en
Inventor
Naoya Nakanishi
Original Assignee
Ngk Spark Plug Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Spark Plug Co filed Critical Ngk Spark Plug Co
Publication of TW201136480A publication Critical patent/TW201136480A/zh
Application granted granted Critical
Publication of TWI454200B publication Critical patent/TWI454200B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09345—Power and ground in the same plane; Power planes for two voltages in one plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

內建有電容器之配線基板及內建有部件之配線基板
本發明係關於一種在設於芯材的收容部收容有電容器之內建有電容器之配線基板。
以往係使用在中央配置芯材，並在其上面側與下面側交互積層導體層及絕緣層而形成增層(build-up layer)的配線基板。在此種配線基板上載置半導體元件而構成封裝體時，為了謀求從外部基板供給至半導體元件之電源電壓的穩定化與雜訊的減低，最好在封裝體上配置電容器並連接於電源配線。此情況，為了縮短電容器與半導體元件之間的配線距離，而提出了內建有電容器之配線基板。作為此種內建有電容器之配線基板，例如採用下述構造：在配線基板設置收容部，並在收容部收容具有配置成陣列狀的複數個通路導體的通路陣列型電容器(例如參閱專利文獻1)。
一般通路陣列型電容器交互配置有連接於正極用內部電極層的通路導體、及連接於負極用內部電極層的通路導體。因此，必須在形成於電容器的表面及背面的電極層分別形成連接於與正極及負極對應的兩種通路導體的兩種電極圖案。此種電容器的表面電極層係以例如第15圖所示的平面構造形成。在第15圖中，配置有連接於作為負極的接地的複數個通路導體Va、及連接於作為正極的電源電壓的複數個通路導體Vb。負極用的電極圖案Pa具有與複數個通路導體Va的上端一體連接的整面狀圖 案形狀，相對於此，正極用的電極圖案Pb被區分為各個通路導體Vb的上端與其附近的獨立的複數個圖案部分。在第15圖的表面電極層的上部設有配線基板的多層積層部，並積層形成有與表面電極層同樣的導體圖案之導體層。在積層部的上部，例如載置半導體晶片。各個通路導體Va、Vb經由貫穿上層的積層部的通路導體群，而與半導體晶片的各個焊墊電性連接。
〔先前技術文獻〕 〔專利文獻〕
專利文獻1：日本特開2007-318089號公報
專利文獻2：日本特開2009-147177號公報
在上述習知之配線基板中，電源電壓及接地電位係經由包含多層連結於積層方向的通路導體的路徑而供給至半導體晶片。然而，在此種構造中，可能會產生因通路導體的裂縫所致之連接不良。例如，即使在1個通路導體Va產生連接不良，由於形成有整面狀的電極圖案Pa，所以不會妨礙接地電位的供給。相對於此，在1個通路導體Vb產生連接不良時，就會妨礙經由該位置上部的通路導體的電源電壓的供給，可能會無法供給電源電壓至半導體晶片的特定焊墊。或者，即使可利用其他的路徑供給電源電壓，也不能避免因通路導體Vb的連接不良所造成的電感增加。此外，此情況，為了充分大地確保接地電位的圖案面積，不宜將連接於電源電壓的電極圖案Pb 形成大面積的整面狀。
本發明係為解決此等問題而完成者，其目的在於提供一種即使在沿積層方向貫穿電容器與積層部之間的通路導體群產生連接不良，也可實現能確保用以供給電位的路徑的構造，並且可避免電感的增加，同時可使連接可靠性提高的內建有電容器之配線基板。
為了解決上述課題，本發明的內建有電容器之配線基板，係具備設有作為凹部或貫穿孔之收容部的芯材、交互積層電介質層與電極層並收容於前述芯材的電容器、及於前述芯材的至少上面側交互積層形成有絕緣層與導體層的積層部，該內建有電容器之配線基板的特徵為具備：第1通路導體群，其在積層方向連結與第1電位電性連接的前述電極層及前述導體層；第2通路導體群，其在積層方向連結與第2電位電性連接的前述電極層及前述導體層；第1電極圖案，其形成於前述電容器表面的表面電極層，並且與前述第1通路導體群電性連接；複數個第2電極圖案，其形成於前述表面電極層，並且分別連接於將前述第2通路導體群區分為複數行時的各行；第1導體圖案，其形成於前述積層部之中與前述電容器接近而對向配置的接近導體層，並且與前述第1通路導體群電性連接；及複數個第2導體圖案，其形成於前述接近導體層，並且分別連接於將前述第2通路導體群區分為複數行時的各行；前述第2電極圖案為連結排列配置於第1方向之既定數量的電容器側通路導體的圖案形狀，前述第2導體 圖案為連結排列配置於與前述第1方向交叉的第2方向之既定數量的積層部側通路導體的圖案形狀。
依據本發明的內建有電容器之配線基板，由於在收容於芯材的收容部之電容器的表面電極層形成連接於第1通路導體群的第1電極圖案、及連接於第2通路導體群的複數個第2電極圖案，在芯材上面側的積層部的接近導體層形成連接於第1通路導體群的第1導體圖案、及連接於第2通路導體群的複數個第2導體圖案，所以對於第1電位構成包含第1通路導體群、第1電極圖案、第1導體圖案的路徑，對於第2電位構成包含第2通路導體群、第2電極圖案、第2導體圖案的路徑。而且，電容器的表面電極層與積層部的接近導體層，係以複數個第2電極圖案的各行與複數個第2導體圖案的各行連結排列於相互正交的方向的既定數量的通路導體之類的網眼狀的關係形成。因此，存有自由地經由各個第2電極圖案及第2導體圖案而供給第2電位的各式各樣的路徑，所以即使在第2通路導體群產生因裂縫所致之連接不良，也可確實地確保供給第2電位的路徑，並可不導致電感的增加，實現連接可靠性的提高。
在本發明中，包含前述第1通路導體群及前述第2通路導體群的複數個通路導體的配置不受特別限制，例如可在面方向配置成格子狀或鋸齒狀。此外，前述第2導體圖案例如可為連結排列配置於與前述第1方向正交的第2方向之既定數量的積層部側通路導體的圖案形狀。
在本發明中，第1電位可為接地電位，前述第2電位 可為電源電壓。此外，也可以於前述積層部中在前述接近導體層的上層，交互積層有形成為與前述表面電極層相同圖案的導體層、及形成為與前述接近導體層相同圖案的導體層。此外，前述複數個第2電極圖案及前述複數個第2導體圖案也可以為以相同間隔平行配置之相同長矩形的圖案。此外，也可以將前述第1電極圖案經由其與前述複數個第2電極圖案的既定的間隙而於前述表面電極層上形成整面狀，將前述第1導體圖案經由其與前述複數個第2導體圖案的既定的間隙而於前述接近導體層上形成整面狀。此外，也可以將平面方向的尺寸大於前述電容器的半導體元件載置於前述積層部的上部。此情況，最好在該半導體元件的背面，在積層方向上與前述電容器重疊的區域內，形成連接於前述第1電位的端子群與連接於前述第2電位的端子群。
此外，為了解決上述課題，本發明之內建有電容器之配線基板的其他態樣，係具備前述芯材與前述積層部之內建有電容器之配線基板，其特徵為，具備：前述第1通路導體群及前述第2通路導體群；前述第1電極圖案；複數個第2電極圖案，其形成於前述表面電極層，並且將前述第2通路導體群區分為由至少2個以上的通路導體構成的複數個群時，分別連接於各群；複數個第1導體圖案，其形成於前述積層部中與前述電容器接近而對向配置的第1導體層，並且分別與構成前述第1通路導體群的複數個通路導體電性連接；第2導體圖案，其形成於前述第1導體層，並且與前述第2通路導體群電性連接；第3導體 圖案，其形成於鄰接於前述第1導體層的上層側的第2導體層，並且與前述第1通路導體群電性連接；及複數個第4導體圖案，其形成於前述第2導體層，並且分別與構成前述第2通路導體群的複數個通路導體的各個通路導體電性連接；前述第2電極圖案為連結既定數量的電容器側通路導體的圖案形狀。
依據本發明的內建有電容器之配線基板的上述態樣，電容器的表面電極的第1電極圖案及第2電極圖案係如上述般地形成，在作為接近導體層的第1導體層上形成複數個第1導體圖案與第2導體圖案，在其上層的第2導體層上形成第3導體圖案與複數個第4導體圖案。而且，對於第1電位構成包含第1通路導體群、第1電極圖案、複數個第1導體圖案、第3導體圖案的路徑，對於第2電位構成包含第2通路導體群、第2電極圖案、第2導體圖案、複數個第4導體圖案的路徑。因此，著眼於電容器的任意通路導體時，即使在貫穿配線積層部的通路產生連接不良，也可確實地確保供給電位時的路徑，所以可實現連接可靠性的提高。
在上述態樣中，前述第2導體圖案與前述第3導體圖案的構造不受限制，例如也可以將前述第2導體圖案經由其與前述複數個第1導體圖案的既定的間隙而形成整面狀，將前述第3導體圖案經由其與前述複數個第4導體圖案的既定的間隙而形成整面狀。藉此，可確保對於第1電位與第2電位兩者的屏蔽效果。
再者，除了內建有電容器之基板以外，本發明也可 廣泛地適用於將部件收容於芯材的內建有部件之配線基板。在本發明的內建有部件之配線基板方面，亦可實現與上述內建有電容器之基板同樣的作用、效果。
依據本發明，在內建有電容器之配線基板中，電容器的表面電極層的複數個第2電極圖案的各個圖案與積層部的接近導體層的複數個第2導體圖案的各個圖案的圖案形狀，係形成連結排列配置於相互正交的方向的既定數量的通路導體的網眼狀，可經由連接於兩圖案的第2通路導體群而供給第2電位。因此，在供給第2電位之際，存在根據第2電極圖案與第2導體圖案的配置之各式各樣的路徑，所以即使產生因特定通路導體的裂縫等所致之連接不良，也可以不妨礙第2電位的供給，而謀求連接可靠性的提高。此外，可有效地防止伴隨因通路導體的裂縫等所導致之連接不良的電感的增加。
以下，作為本發明的較佳實施形態，就適用本發明的配線基板的2個實施形態，依序進行說明。然而，以下所述的各實施形態為適用本發明的技術思想的形態之例，本發明不受本實施形態的內容所限定。
(第1實施形態)
第1圖為顯示第1實施形態的配線基板的示意剖面構造的圖。第1圖所示的內建有電容器之配線基板10(以下，只稱為配線基板10)具有包含芯材11、芯材11上面側的第1增層(build-up layer)12(積層部)、及芯材11下面側的 第2增層(build-up layer)13(積層部)的構造。第1實施形態的配線基板10在其內部內建有作為晶片部件的電容器50，同時在上部載置有作為半導體元件的半導體晶片100。
芯材11係由例如含有玻璃纖維的環氧樹脂構成。在芯材11中形成有呈矩形狀貫穿中央區域的收容孔部11a，電容器50以埋入的狀態收容於此收容孔部11a。在收容孔部11a與電容器50的側面之間隙部填充有樹脂填充材料20。在第1實施形態中，電容器50為在正極與負極之間形成既定電容的通路陣列型電容器，經由形成於表面的表面電極層51而與第1增層12電性連接，同時經由形成於背面的背面電極層52而與第2增層13電性連接。再者，關於電容器50的具體構造將說明於後。樹脂填充材料20係由例如熱硬化性樹脂構成，以吸收電容器50對芯材11的變形的方式作用。
第1增層12具有下述構造：即積層形成有芯材11上部的樹脂絕緣層14、樹脂絕緣層14上部的樹脂絕緣層15、及樹脂絕緣層15上部的阻焊層16。在樹脂絕緣層14的上面形成有導體層31，在樹脂絕緣層15的上面形成有複數個端子墊33。在樹脂絕緣層14的既定處設有在積層方向連接導通電容器50的表面電極層51與導體層31的複數個通路導體30。此外，在樹脂絕緣層15的既定處設有在積層方向連接導通導體層31與複數個端子墊33的複數個通路導體32。阻焊層16係於複數處形成開口而使複數個端子墊33露出，並在該處形成有複數個焊劑凸塊34。各焊 劑凸塊34連接於載置於配線基板10的半導體晶片100的各焊墊101。
第2增層13具有下述構造：即積層形成有芯材11下部的樹脂絕緣層17、樹脂絕緣層17下部的樹脂絕緣層18、及樹脂絕緣層18下部的阻焊層19。在樹脂絕緣層17的下面形成有導體層41，在樹脂絕緣層18的下面形成有複數個BGA(球柵陣列)用焊墊43。在樹脂絕緣層17的既定處設有在積層方向連接導通電容器50的背面電極層52與導體層41的複數個通路導體40。此外，在樹脂絕緣層18的既定處設有在積層方向連接導通導體層41與複數個BGA用焊墊43的複數個通路導體42。阻焊層19係於複數處形成開口而使複數個BGA用焊墊43露出，並在該處連接複數個焊劑球44。於使用配線基板10作為BGA封裝體的情況，經由複數個焊劑球44，可進行未圖示的外部基材與配線基板10的各部之間的電性連接。
此外，在芯材11上形成有在積層方向貫穿外周區域的複數個貫穿孔導體21。貫穿孔導體21的內部係以例如由環氧玻璃等構成的閉塞體22埋入。貫穿孔導體21及閉塞體22貫穿第1增層12的樹脂絕緣層14而延伸形成到導體層31，同時貫穿第2增層13的樹脂絕緣層17而延伸形成到導體層41。藉此，利用貫穿孔導體21在積層方向連接導通上側的導體層31與下側的導體層41的既定處。
其次，就第1圖的電容器50的構造，參閱第2圖及第3圖進行說明。第2圖顯示電容器50的剖面構造圖。第1實施形態的電容器50係由包括例如鈦酸鋇等的高介電常數 陶瓷的陶瓷燒結體構成，且具有積層形成有複數個陶瓷電介質層53的構造。如第2圖所示，在各陶瓷電介質層53之間交互形成有內部電極層60與內部電極層61。一內部電極層60具有作為負極用的電極之功能，另一內部電極層61具有作為正極用的電極之功能，兩電極夾著各陶瓷電介質層53而對向，藉以形成既定的電容。
在電容器50中形成有複數個通路導體70、71，該複數個通路導體70、71係在積層方向貫穿全部的陶瓷電介質層53的多數個通路孔中埋入有鎳等而成。通路導體70具有作為負極用的第1通路導體群之功能，通路導體71具有作為正極用的第2通路導體群之功能，此等兩種通路導體70、71被交互配置。而且，負極用的通路導體70連接於內部電極層60，正極用的通路導體71連接於內部電極層61。
在電容器50表面的表面電極層51上分別形成有第1電極圖案80與第2電極圖案81。負極用的第1電極圖案80與複數個通路導體70的上端電性連接，正極用的第2電極圖案81與複數個通路導體71的上端電性連接。另一方面，在電容器50背面的背面電極層52上分別形成有第1電極圖案82與第2電極圖案83。負極用的第1電極圖案82與複數個通路導體70的下端電性連接，正極用的第2電極圖案83與複數個通路導體71的下端電性連接。
在第1實施形態中，假定在供給至半導體晶片100的電源電壓與接地電位當中，將電源電壓(第2電位)連接於電容器50的正極，將接地電位(第1電位)連接於電容器50 的負極。因此，在電容器50的上側，經由第1圖的焊劑凸塊34、端子墊33、通路導體32、導體層31、通路導體30，電性連接半導體晶片100的接地電位用焊墊101與第1電極圖案80之間，同時電性連接半導體晶片100的電源電壓用焊墊101與第2電極圖案81之間。同樣地，在電容器50的下側，經由第1圖的通路導體40、導體層41、通路導體42、BGA用焊墊43、焊劑球44，電性連接第1電極圖案82與外部基材的接地電位用端子之間，同時電性連接第2電極圖案83與外部基材的電源電壓用端子之間。
其次，顯示電容器50的表面電極層51的平面構造一例。如上述，在表面電極層51上形成有連接於接地電位的第1電極圖案80、及連接於電源電壓的第2電極圖案81。為了方便起見，在第3圖的下部顯示有X方向及Y方向。假設表面電極層51為被與X方向及Y方向分別平行的各邊包圍的大致正方形的區域。第1電極圖案80具有形成於表面電極層51全體的整面狀的圖案形狀，並以包圍第2電極圖案81的方式配置。此外，第2電極圖案81具有被區分為在Y方向上細長的2行的圖案形狀。
如第3圖所示，對應於在表面電極層51的正下面配置成鋸齒狀的13個通路導體70、71，將第1電極圖案80與9個通路導體70的上端70a連接，將第2電極圖案81與4個通路導體71的上端71a連接。第2電極圖案81的各行連結有排列配置於Y方向的2個通路導體71的上端71a。構成第2電極圖案81的2行均具有相同長矩形的圖案形狀，並以相同的間隔平行地配置。在表面電極層51中，第1電極圖案 80與第2電極圖案81之間係經由既定的間隙Ca而相互絕緣。
再者，在第3圖中配置有9個(3×3)通路導體70、及4個(2×2)通路導體71，但此為一例，即便配置更多數的通路導體70、71的情況亦可實現與上述同樣的構造。例如，也可以配置16個(4×4)通路導體70、及9個(3×3)通路導體71。此情況的第2電極圖案81區分成分別連結排列配置於Y方向之3個通路導體71的上端71a的3行。若更加一般化，則即使是在X方向配置M個、在Y方向配置N個通路導體71的情況，例如亦可區分成分別連結N個通路導體71的上端71a的M行。
其次，針對第1圖的第1增層12中接近電容器50的導體層31(接近導體層)的平面構造進行說明。第4圖係顯示在導體層31中，在積層方向與電容器50的表面電極層51接近而對向的區域Ra的平面構造一例。在導體層31的區域Ra上形成有連接於接地電位的第1導體圖案90、及連接於電源電壓的第2導體圖案91。區域Ra與第3圖的情況同樣，係被與顯示於第4圖下部的X方向/Y方向分別平行的各邊包圍的大致正方形的區域。第1導體圖案90具有形成於導體層31全體的整面狀的圖案形狀，並以包圍第2導體圖案91的方式配置。此外，第2導體圖案91具有區分成在X方向細長的2行的圖案形狀。
如第4圖所示，導體層31正下面的13個通路導體30係與電容器50的13個通路導體70、71在XY平面內呈鋸齒狀地配置於相同的位置。第1導體圖案90與延伸至連接於 接地電位的通路導體70上方的9個通路導體30的上端30a連接，第2導體圖案91與延伸至連接於電源電壓的4個通路導體71上方的4個通路導體30的上端30b連接。第2導體圖案91的各行連結排列配置於X方向的2個通路導體30的上端30b。構成第2導體圖案91的2行均有相同長矩形的圖案形狀，並以相同的間隔平行地配置。在導體層31的區域Ra中，第1導體圖案90與第2導體圖案91之間係經由既定的間隙Cb而被相互絕緣。
此處，說明第3圖之第2電極圖案81的配置與第4圖之第2導體圖案91的配置的不同。在第3圖所示的電容器50之側，第2電極圖案81的各行的通路導體71係排列配置於Y方向，相對於此，在第4圖所示的導體層31之側，第2導體圖案91的各行的通路導體30係排列配置於X方向。換言之，電容器50的第2電極圖案81與第1增層12的導體層31的第2導體圖案91呈現下述關係：構成各個圖案的各行上下地對向，並且各個圖案形狀的延伸方向相互正交。第1實施形態藉由採用第3圖及第4圖所示的圖案配置，可得到使電容器50與半導體晶片100之間的電位供給路徑的連接可靠性提高的效果。
以下，參閱第5圖，就第1實施形態的具體效果進行說明。第5圖為模式地顯示第3圖的第2電極圖案81與第4圖的第2導體圖案91之關係的立體圖。在第5圖中，在下側的電容器50的表面電極層51與上側的導體層31的區域Ra對向的狀態，模式地顯示：與第2電極圖案81的各行對應的電極圖案P10、P11、與第2導體圖案91的各行對 應的導體圖案P20、P21、與電極圖案P10、P11下方的通路導體71對應的通路導體V10、V11、V12、V13、與電極圖案P10、P11和導體圖案P20、P21之間的通路導體30對應的通路導體V20、V21、V22、V23、及與導體圖案P20、P21上方的通路導體32對應的通路導體V30、V31、V32、V33的各個配置。再者，關於連接於接地的第1電極圖案80、第1導體圖案90或間隙Ca、Cb，在第5圖中省略。
在第5圖中，例如若著眼於上部的通路導體V30，則存在以下路徑：經由通路導體V20到達通路導體V10的路徑、經由導體圖案P20及通路導體V21到達通路導體V11的路徑、經由通路導體V20及電極圖案P10到達通路導體V12的路徑、及經由導體圖案P20、通路導體V21、電極圖案P11到達通路導體V13的路徑。即，通路導體V30以各式各樣的路徑與電容器50側的4個通路導體V10~V13電性連接。關於上部的通路導體V31、V32、V33，也與通路導體V30的情況同樣，與電容器50側的4個通路導體V10~V13的各個導體電性連接。因此，例如即使在中間的通路導體V20~V23的任一導體產生連接不良，也可保持上部的通路導體V30~V33與下部的通路導體V10~V13之間的電性連接。
相對於此，思考未形成連結2個通路導體的電極圖案P10、P11及導體圖案P20、P21的情況。例如，設想只在積層方向連結第5圖的通路導體V10、V20、V30，而不與其他的通路導體群電性連接的構造(例如參閱第15圖)。 於此情況，由於如第5圖之各式各樣的路徑不存在，所以例如若通路導體V20產生連接不良，則不能保持上部的通路導體V30與下部的通路導體V10之間的電性連接。或者，若思考電極圖案P10、P11及導體圖案P20、P21具有相同的圖案形狀(例如均延伸形成於Y方向的圖案)的情況，則此情況也同樣不存在如第5圖之各式各樣的路徑。即，成為下述構造：例如共通的電極圖案及導體圖案中所含的2個系統的通路導體群雖然相互連接，但不與其他2個系統的通路導體群電性連接。因此，相較於第5圖的構造，連接可靠性降低。再者，採用存有各式各樣的路徑之第5圖的構造，亦具有可按其長度降低電感的效果。
再者，在第3圖~第5圖中，雖然只說明了電容器50的表面電極層51的平面構造與作為第1增層12的接近導體層之導體層31的平面構造之關係，但構成多層的第1增層12時，最好從下層側交互地具有與第3圖相同的平面構造和與第4圖相同的平面構造而構成各個導體層。具體而言，對於包含N層導體層的第1增層12，最下層設為具有第4圖的平面構造的接近導體層，關於比第1增層12還靠上側的層，則從下層側起算第偶數個導體層設為與第3圖相同的平面構造，從下層側起第奇數個導體層設為與第4圖相同的平面構造即可。此外，在各導體層中設為與第3圖或第4圖相同的平面構造的區域為在積層方向與表面電極層51對向的區域。藉由形成此種構造，可使配線基板10中從電容器50到半導體晶片100的連接可靠性更加提高。此外，關於電容器50的背面電極層52與第2增層 13，由於未與半導體晶片100直接對向，所以重要性不高，但也可以使其具有與上述的表面電極層51及第1增層12共通的平面構造。
其次，就第1實施形態的配線基板10的製造方法，參閱第6圖~第11圖進行說明。首先，如第6圖所示，製作並準備具有收容孔部11a的芯材11。芯材11例如使用一邊為400mm的正方形的平面形狀與具有厚度0.80mm的基材。藉由在此芯材11的既定位置施以使用焊道(rooter)的穿孔加工，預先形成成為收容孔部11a的貫穿孔。此外，作為芯材11而言，也可按照需要使用在兩面貼附有銅箔的覆銅積層板。此外，第6圖所示的芯材11雖然收容孔部11a成為貫穿芯材11的貫穿孔，但也可以形成由形成於芯材11上部的凹部構成的收容部。
另一方面，製作並準備具有第2圖的構造的電容器50。當製作電容器50時，在成為陶瓷電介質層53的陶瓷坯片上網版印刷鎳糊後使其乾燥，而形成內部電極層60、61。然後，交互積層形成有內部電極層60的陶瓷坯片與形成有內部電極層61的陶瓷坯片，在積層方向賦予按壓力以將各生坯薄片一體化，而形成積層體。接著，使用雷射加工機在積層體上貫穿形成複數個通路孔，將鎳糊填充於各通路孔而形成通路導體70、71。然後，在積層體的上面印刷糊，而形成成為表面電極層51的第1電極圖案80及第2電極圖案81的金屬化層。又，在積層體的下面印刷糊，形成成為背面電極層52的第1電極圖案82及第2電極圖案83的金屬化層。其次，在使積層體乾燥後進行 脫脂，並將積層體以既定溫度燒結既定時間。其結果，鈦酸鋇及糊中的鎳同時燒結，而得到陶瓷燒結體。對於形成於此陶瓷燒結體上下的表面電極層51與背面電極層52，例如施以厚度10μm左右的電解鍍銅以形成鍍銅層，而完成電容器50。
其次，如第7圖所示，在收容孔部11a的底部密合配置可剝離的黏着帶200。此黏着帶200係由支持台201所支持。然後，使用安裝裝置，在收容孔部11a內收容電容器50，以黏着帶200貼附電容器50而進行暫時固定。其次，如第8圖所示，在收容孔部11a與電容器50的側面的間隙，使用分配裝置填充由熱硬化性樹脂構成的樹脂填充材料20。利用加熱處理使樹脂填充材料20硬化，藉此在收容孔部11a的內部固定電容器50。
其次，如第9圖所示，在電容器50固定後，剝離黏着帶200。其後，殘留於芯材11的下面與電容器50的背面電極層52的黏着材料係藉由施以溶劑清洗後進行研磨而予以去除。此外，預先將電容器的表面電極層51的鍍銅層的表面粗化。其次，在芯材11及電容器50上下的各面分別積層以環氧樹脂為主要成分的薄膜狀絕緣樹脂材料。然後，藉由在真空下加壓加熱以使絕緣樹脂材料硬化，而形成上面側的樹脂絕緣層14與下面側的樹脂絕緣層17。
其次，如第10圖所示，藉由使用鑽孔機的穿孔加工，在芯材11的貫穿孔導體21的形成位置形成貫穿孔後，藉由對此貫穿孔施以無電鍍銅及電解鍍銅而形成貫穿孔 導體21。此外，在貫穿孔導體21的空洞部印刷以環氧樹脂為主要成分的糊後，藉由硬化而形成閉塞體22。另一方面，在芯材11上下的樹脂絕緣層14、17的既定位置施以雷射加工而形成複數個通路孔，施以去除其中的膠渣(smear)的除膠渣(desmear)處理後，在各通路孔內形成通路導體30、40。
其次，如第11圖所示，在樹脂絕緣層14、17的表面施以圖案化，分別形成導體層31、41。接著，在樹脂絕緣層14的上面與樹脂絕緣層17的下面分別積層上述的薄膜狀絕緣樹脂材料，藉由在真空下加壓加熱以使絕緣樹脂材料硬化，而形成樹脂絕緣層15、18。然後，以與上述的通路導體30、40同樣的方法在樹脂絕緣層15、18上形成複數個通路導體32、42。
其次，回到第1圖，在樹脂絕緣層15的上部形成複數個端子墊33，在樹脂絕緣層18的下部形成複數個BGA用焊墊43。接著，藉由在樹脂絕緣層15的上面與樹脂絕緣層18的下面分別塗布感光性環氧樹脂後使其硬化，而形成阻焊層16、19。其後，在阻焊層16上將開口部圖案化，形成連接於複數個端子墊33的複數個焊劑凸塊34。此外，在阻焊層19上將開口部圖案化，形成連接於複數個BGA用焊墊43的複數個焊劑球44。藉由以上的步驟，完成第1實施形態的配線基板10。
再者，製造配線基板10之際，如業已說明般，電容器50的表面電極層51的平面構造與第1增層12的導體層31的平面構造，具有第3圖及第4圖所示的關係，並且將 第1增層12進一步多層化的情況，是以交互積層形成具有第3圖及第4圖的平面構造的導體層為前提。若全部的導體層具有共通的平面構造(例如第4圖)時，由於將導體圖案與間隙形成於平面內的相同位置，所以有因施加於積層方向的按壓力而產生凹凸的可能性。相對於此，若採用第1實施形態的構造，由於各導體層的導體圖案與間隙會形成於在平面方向上偏移的位置，所以在製造配線基板10時，有防止上述的凹凸產生的效果。
(第2實施形態)
其次，就第2實施形態的配線基板10進行說明。在第2實施形態中，關於配線基板10及電容器50的基本構造，由於與第1實施形態的第1圖~第3圖大致共通，所以省略說明。然而，假設第2實施形態的配線基板10係以第1及第2增層12、13的積層數量多於第1圖的方式形成。關於此點將於後說明。
其次，在第2實施形態的配線基板10的第1增層12(第1圖)中，針對接近電容器50的導體層31(第1導體層)的平面構造進行說明。第12圖係顯示導體層31之中在積層方向與電容器50的表面電極層51接近而對向的區域Ra的平面構造一例。在導體層31的區域Ra形成有連接於接地電位的第1導體圖案90、及連接於電源電壓的第2導體圖案91。再者，區域Ra的形狀與方向係和第1實施形態的第4圖共通。此外，關於導體層31正下面的13個通路導體30的配置，係和第4圖共通，但第1導體圖案90及第2導體圖案91的配置則和第4圖不同。
具體而言，第1導體圖案90係連接於9個通路導體30的上端30a，並由與各個通路導體30的配置對應的9個孤立的圖案部分構成。另一方面，第2導體圖案91係具有形成於導體層31全體的整面狀的圖案形狀，並與4個通路導體30的上端30b連接。在導體層31的區域Ra，第1導體圖案90的各個圖案部分與第2導體圖案91之間係經由既定的間隙Cc而相互絕緣。
其次，針對第2實施形態的配線基板10的第1增層12(第1圖)中，形成於導體層31(第1導體層)的更上層側的導體層31a(第2導體層)的平面構造進行說明。第13圖係顯示導體層31a中，與導體層31的情況同樣的區域Ra的平面構造一例。此外，導體層31a係以與第1圖的第1增層12的導體層31共通的剖面構造形成。在導體層31a的區域Ra形成有連接於接地電位的第3導體圖案92、及連接於電源電壓的第4導體圖案93。關於導體層31a正下面的13個通路導體30的配置，和第12圖共通。
如第13圖所示，第3導體圖案92係連接於9個通路導體30的上端30c，並具有形成於導體層31a全體的整面狀的圖案形狀。另一方面，第4導體圖案93係與4個通路導體30的上端30d連接，並由與各個通路導體30的配置對應的4個孤立的圖案部分構成。在導體層31a的區域Ra中，第3導體圖案92與第4導體圖案93的各個圖案部分之間係經由既定的間隙Cd而相互絕緣。
在第2實施形態的構造中，從下層側起依序在電容器50的表面電極層51的第1電極圖案80(第3圖)、導體層31 的第2導體圖案91、及導體層31a的第3導體圖案92上分別形成有整面狀的圖案形狀。其中，第1電極圖案80及第3導體圖案92連接於接地電位，相對於此，第2導體圖案91連接於電源電壓。即，在交互形成有連接於接地電位的整面狀的圖案形狀與連接於電源電壓的整面狀的圖案形狀之點，係和第1實施形態不同。此外，關於導體層31的第1導體圖案90與導體層31a的第4導體圖案93，在由與通路導體群的配置對應的孤立的複數個圖案部分(複數個導體圖案)構成之點，係和第1實施形態不同。
以下，參閱第14圖，就第2實施形態的具體效果進行說明。第14圖為從與第1實施形態的第5圖同樣的觀點，模式地顯示第3圖的各電極圖案80、81與第12圖及第13圖的各導體圖案90~93之關係的立體圖。在第14圖中，從下側起依序地，電容器50的表面電極層51、導體層31的區域Ra、導體層31a的區域Ra在積層方向上處於對向的狀態。在第14圖中，在電容器50的表面電極層51的下方，著眼於與電源電壓側的通路導體71對應的1個通路導體V50，思考以此通路導體V50為起點的電性連接。
首先，通路導體V50的上端連接於與第2電極圖案81的一行對應的電極圖案P50，經由此電極圖案P50而連接於與上方的通路導體30對應的2個通路導體V51、V52。然後，通路導體V51、V52到達上方的導體層31，經由整面狀的第2導體圖案91而連接於與上方的通路導體30對應的4條通路導體V53、V54、V55、V56。然後，此等通路導體V53~V56到達上方的導體層31a，連接於第4導體 圖案93的4個孤立的圖案部分P51、P52、P53、P54。
如此，對於電容器50著眼的1個通路導體V50，存在上方的各式各樣的路徑。此外，雖然在第14圖中未顯示，但即使在電容器50著眼於接地側的通路導體70的1個，也在上方的導體層31經由第1導體圖案90而連接於9個通路導體30，所以此情況也存在各式各樣的路徑。如以上，依據第2實施形態，即使在與電容器50的連接所需的通路導體群產生連接不良，藉由利用各式各樣的路徑提高連接可靠性，也可防止電容器50的電容值變動等的不良情況。此外，除了連接可靠性方面的效果以外，在第2實施形態中係對接地與電源電壓兩者形成整面狀的導體圖案，所以例如可得到電源的強化或屏蔽效果的提高等的效果。
再者，關於第2實施形態的配線基板10的製造方法，可適用與第1實施形態的第6圖~第11圖大致同樣的手法。此情況係如上述般，需要利用與導體層31同樣的形成方法，在接近電容器50的導體層31的上部形成導體層31a。
以上，雖然根據第1及第2實施形態具體地說明了本發明的內容，但本發明並不限定於上述各實施形態，可在不脫離其要旨的範圍內施以各式各樣的變更。例如，在第3圖的平面構造中，雖顯示在配置成鋸齒狀的通路導體群之中，將連接於4個通路導體71的上端71a的第2電極圖案81區分成複數行而形成之例，但也可以將連接於9個通路導體70的上端70a的第1電極圖案80區分成複數行 (在第3圖例中為3行)而形成，將第2電極圖案81形成整面狀。此情況，第4圖的平面構造也需要按照與第3圖同樣的關係來形成。此外，在第3圖及第4圖的例子中，雖然顯示第2電極圖案81的各行的延伸方向為X方向，第2導體圖案91的各行的延伸方向為Y方向的情況，但兩者的延伸方向只要相互大致正交即可，不限定於X方向/Y方向。此外，在第1及第2實施形態中，雖然說明了使用作為第1電位的接地電位與作為第2電位的電源電壓的情況，但兩者也可以相反，甚至也可以將第1電位及第2電位分別設定在所希望的電壓值。
此外，在第2實施形態的第12圖~第14圖之例子中，雖然說明了在電容器50的上層形成接近電容器50的導體層31、及鄰接配置於導體層31的上層側的導體層31a的情況，但也可以例如藉由交互積層形成第12圖的導體層31與第13圖的導體層31a，構成更多層的配線基板10。
再者，在上述的實施形態中，雖然說明了對於內建電容器50的內建有電容器之配線基板適用本發明的情況，但不限於電容器50，也可將本發明廣泛地應用於內建各式各樣的部件的內建有部件之基板。此外，關於配線基板10的構造或材料或者具體的製造步驟，並不限定於本實施形態的內容，當然可進行各種變更。
本說明書係根據2009年12月15日申請的日本特願2009-284608。其內容全部包含於此。
〔產業上之利用可能性〕
如以上，本發明可適用於具備收容部件(電容器)的 芯材、及交互積層形成有絕緣層及導體層的積層部之內建有部件(電容器)之配線基板，並且適合使供給電位時的連接可靠性提高。
10‧‧‧配線基板
11‧‧‧芯材
11a‧‧‧收容孔部
12‧‧‧第1增層
13‧‧‧第2增層
14、15、17、18‧‧‧樹脂絕緣層
16、19‧‧‧阻焊層
20‧‧‧樹脂填充材料
21‧‧‧貫穿孔導體
22‧‧‧閉塞體
31、31a、41‧‧‧導體層
30、32、40、42‧‧‧通路導體
33‧‧‧端子墊
34‧‧‧焊劑凸塊
43‧‧‧BGA用焊墊
44‧‧‧焊劑球
50‧‧‧電容器
51‧‧‧表面電極層
52‧‧‧背面電極層
53‧‧‧陶瓷電介質層
60、61‧‧‧內部電極層
70、71‧‧‧通路導體
80、82‧‧‧第1電極圖案
81、83‧‧‧第2電極圖案
90‧‧‧第1導體圖案
91‧‧‧第2導體圖案
92‧‧‧第3導體圖案
93‧‧‧第4導體圖案
100‧‧‧半導體晶片
101‧‧‧焊墊
200‧‧‧黏着帶
201‧‧‧支持台
Ca、Cb、Cc、Cd‧‧‧間隙
第1圖為顯示第1實施形態的配線基板的示意剖面構造的圖。
第2圖為電容器50的剖面構造圖。
第3圖為顯示電容器50的表面電極層51的平面構造一例的圖。
第4圖為顯示在第1增層12的導體層31之中，在積層方向與電容器50的表面電極層51對向的區域Ra的平面構造一例的圖。
第5圖為針對第1實施形態的具體效果進行說明的圖。
第6圖為說明第1實施形態的配線基板之製造方法的第1剖面構造圖。
第7圖為說明第1實施形態的配線基板之製造方法的第2剖面構造圖。
第8圖為說明第1實施形態的配線基板之製造方法的第3剖面構造圖。
第9圖為說明第1實施形態的配線基板之製造方法的第4剖面構造圖。
第10圖為說明第1實施形態的配線基板之製造方法的第5剖面構造圖。
第11圖為說明第1實施形態的配線基板之製造方法 的第6剖面構造圖。
第12圖為顯示第2實施形態中，在第1增層12的導體層31中與電容器50的表面電極層51在積層方向上對向的區域Ra的平面構造一例的圖。
第13圖為顯示第2實施形態中，在第1增層12的導體層31a中與導體層31同樣的區域Ra的平面構造一例的圖。
第14圖為針對第2實施形態的具體效果進行說明的圖。
第15圖為顯示習知之內建有電容器之配線基板的表面電極層的平面構造的圖。
10‧‧‧配線基板
11‧‧‧芯材
11a‧‧‧收容孔部
12‧‧‧第1增層
13‧‧‧第2增層
14‧‧‧樹脂絕緣層
15‧‧‧樹脂絕緣層
16‧‧‧阻焊層
17‧‧‧樹脂絕緣層
18‧‧‧樹脂絕緣層
19‧‧‧阻焊層
20‧‧‧樹脂填充材料
21‧‧‧貫穿孔導體
22‧‧‧閉塞體
30‧‧‧通路導體
31‧‧‧導體層
32‧‧‧通路導體
33‧‧‧端子墊
34‧‧‧焊劑凸塊
40‧‧‧通路導體
41‧‧‧導體層
42‧‧‧通路導體
43‧‧‧BGA用焊墊
44‧‧‧焊劑球
50‧‧‧電容器
51‧‧‧表面電極層
52‧‧‧背面電極層
100‧‧‧半導體晶片
101‧‧‧焊墊

Claims (11)

  1. 一種內建有電容器之配線基板，係具備設有作為凹部或貫穿孔之收容部的芯材、交互積層有電介質層與電極層並收容於該芯材的電容器、及於該芯材的至少上面側交互積層形成有絕緣層與導體層的積層部，該內建有電容器之配線基板的特徵為，具備：第1通路導體群，其係與第1電位電性連接且在積層方向與該電極層及該導體層連結；第2通路導體群，其係與第2電位電性連接且在積層方向與該電極層及該導體層連結；第1電極圖案，其形成於該電容器表面的表面電極層，並且與該第1通路導體群電性連接；複數個第2電極圖案，其形成於該表面電極層，並且分別連接於將該第2通路導體群區分為複數行時的各行；第1導體圖案，其形成於該積層部之中與該電容器接近而對向配置的接近導體層，並且與該第1通路導體群電性連接；及複數個第2導體圖案，其形成於該接近導體層，並且分別連接於將該第2通路導體群區分為複數行時的各行；該第2電極圖案為連結排列配置於第1方向之既定數量的電容器側通路導體的圖案形狀，該第2導體圖案為連結排列配置於與該第1方向交叉的第2方向之既定 數量的積層部側通路導體的圖案形狀。
  2. 如申請專利範圍第1項之內建有電容器之配線基板，其中包含該第1通路導體群及該第2通路導體群的複數個通路導體在面方向配置成格子狀或鋸齒狀。
  3. 如申請專利範圍第1項之內建有電容器之配線基板，其中該第2導體圖案為連結排列配置於與該第1方向正交的第2方向的該既定數量的積層部側通路導體的圖案形狀。
  4. 如申請專利範圍第1項之內建有電容器之配線基板，其中該第1電位為接地電位，該第2電位為電源電壓。
  5. 如申請專利範圍第1項之內建有電容器之配線基板，其中於該積層部中在該接近導體層的上層，交互積層有形成為與該表面電極層相同圖案的導體層、及形成為與該接近導體層相同圖案的導體層。
  6. 如申請專利範圍第1至3項中任一項之內建有電容器之配線基板，其中該複數個第2電極圖案為以相同間隔平行配置之相同長矩形的圖案，該複數個第2導體圖案為以相同間隔平行配置之相同長矩形的圖案形狀。
  7. 如申請專利範圍第1至4項中任一項之內建有電容器之配線基板，其中該第1電極圖案係經由其與該複數個第2電極圖案的既定的間隙而於該表面電極層上形成整面狀，該第1導體圖案係經由其與該複數個第2導體圖案的既定的間隙而於該接近導體層上形成整面狀。
  8. 如申請專利範圍第1至5項中任一項之內建有電容器之 配線基板，其中平面方向的尺寸大於該電容器的半導體元件可載置於該積層部的上部，在該半導體元件的背面，在積層方向上與該電容器重疊的區域內，形成有連接於該第1電位的端子群與連接於該第2電位的端子群。
  9. 一種內建有電容器之配線基板，係具備設有作為凹部或貫穿孔之收容部的芯材、交互積層有電介質層與電極層並收容於該芯材的電容器、及於該芯材的至少上面側交互積層形成有絕緣層與導體層的積層部，該內建有電容器之配線基板的特徵為，具備：第1通路導體群，其係與第1電位電性連接且在積層方向與該電極層及該導體層連結；第2通路導體群，其係與第2電位電性連接且在積層方向與該電極層及該導體層連結；第1電極圖案，其形成於該電容器表面的表面電極層，並且與該第1通路導體群電性連接；複數個第2電極圖案，其形成於該表面電極層，並且在將該第2通路導體群區分為由至少2個以上的通路導體構成的複數個群時，分別連接於各群；複數個第1導體圖案，其形成於該積層部中與該電容器接近而對向配置的第1導體層，並且分別與構成該第1通路導體群的複數個通路導體電性連接；第2導體圖案，其形成於該第1導體層，並且與該第2通路導體群電性連接； 第3導體圖案，其形成於鄰接於該第1導體層的上層側的第2導體層，並且與該第1通路導體群電性連接；及複數個第4導體圖案，其形成於該第2導體層，並且分別與構成該第2通路導體群的複數個通路導體電性連接；該第2電極圖案為連結既定數量的電容器側通路導體的圖案形狀。
  10. 如申請專利範圍第9項之內建有電容器之配線基板，其中該第2導體圖案係經由其與該複數個第1導體圖案的既定的間隙而形成整面狀，該第3導體圖案係經由其與該複數個第4導體圖案的既定的間隙而形成整面狀。
  11. 一種內建有部件之配線基板，係具備板狀芯材、至少表面形成有電極層且收容於該芯材的部件、及於該芯材的至少上面側交互積層形成有絕緣層與導體層的積層部，該內建有部件之配線基板的特徵為，具備：第1通路導體群，其係與第1電位電性連接且在積層方向與該電極層及該導體層連結；第2通路導體群，其係與第2電位電性連接且在積層方向與該電極層及該導體層連結；第1電極圖案，其形成於該電極層，並且與該第1通路導體群電性連接；複數個第2電極圖案，其形成於該電極層，並且分 別連接於將該第2通路導體群區分為複數行時的各行；第1導體圖案，其形成於該積層部之中與該部件接近而對向配置的接近導體層，並且與該第1通路導體群電性連接；及複數個第2導體圖案，其形成於該接近導體層，並且分別連接於將該第2通路導體群區分為複數行時的各行；該複數個第2電極圖案分別為連結排列配置於第1方向之既定數量的部件側通路導體的圖案形狀，該複數個第2導體圖案分別為連結排列配置於與該第1方向正交的第2方向之既定數量的通路導體的圖案形狀。
TW099143611A 2009-12-15 2010-12-14 內建有電容器之配線基板及內建有部件之配線基板 TWI454200B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009284608 2009-12-15

Publications (2)

Publication Number Publication Date
TW201136480A TW201136480A (en) 2011-10-16
TWI454200B true TWI454200B (zh) 2014-09-21

Family

ID=44167049

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099143611A TWI454200B (zh) 2009-12-15 2010-12-14 內建有電容器之配線基板及內建有部件之配線基板

Country Status (6)

Country Link
US (1) US8654539B2 (zh)
JP (1) JP5456060B2 (zh)
KR (1) KR101384082B1 (zh)
CN (1) CN102474992B (zh)
TW (1) TWI454200B (zh)
WO (1) WO2011074283A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103608915B (zh) * 2011-06-21 2016-09-07 株式会社村田制作所 电路模块
KR101596460B1 (ko) * 2011-10-01 2016-02-26 인텔 코포레이션 온-칩 커패시터 및 그 조립 방법
TWI517189B (zh) * 2012-07-09 2016-01-11 頎邦科技股份有限公司 具立體電容之承載器結構
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
US9313878B2 (en) 2013-03-14 2016-04-12 Doble Engineering Company Methods and circuit structures for mitigating voltage stresses on printed circuit board (PCB) in high voltage devices
KR102059402B1 (ko) * 2013-04-15 2019-12-26 삼성전자주식회사 전자소자 패키지 및 이에 사용되는 패키지 기판
JP2015095587A (ja) * 2013-11-13 2015-05-18 日本特殊陶業株式会社 多層配線基板
KR102324695B1 (ko) * 2015-02-17 2021-11-10 삼성전자주식회사 인쇄회로기판
US9959974B2 (en) * 2015-02-27 2018-05-01 The United States Of America As Represented By The Secretary Of The Army Method for making a structural capacitor
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
KR102632352B1 (ko) 2016-09-08 2024-02-02 삼성전기주식회사 커패시터 부품
KR101982049B1 (ko) * 2016-11-23 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
JP7010727B2 (ja) * 2018-02-26 2022-01-26 京セラ株式会社 配線基板
JP2019149508A (ja) * 2018-02-28 2019-09-05 京セラ株式会社 配線基板及び電子装置
JP7209749B2 (ja) * 2019-01-30 2023-01-20 京セラ株式会社 電子部品実装用基体および電子装置
JP2020150026A (ja) * 2019-03-11 2020-09-17 株式会社村田製作所 多層配線基板
CN113013125A (zh) * 2019-12-20 2021-06-22 奥特斯奥地利科技与系统技术有限公司 嵌入有在侧向上位于堆叠体的导电结构之间的内插件的部件承载件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200814867A (en) * 2006-04-25 2008-03-16 Ngk Spark Plug Co Wiring board

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3383759B2 (ja) 1997-11-28 2003-03-04 イビデン株式会社 多層プリント配線板及び多層プリント配線板の製造方法
JP2000223799A (ja) 1999-02-02 2000-08-11 Toshiba Corp 配線基板及びその製造方法
JP3540976B2 (ja) 2000-02-29 2004-07-07 京セラ株式会社 電気素子内蔵配線基板
US6370013B1 (en) 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
JP3748361B2 (ja) 2000-05-29 2006-02-22 京セラ株式会社 電気素子内蔵型配線基板
JP2001339008A (ja) 2000-03-24 2001-12-07 Ngk Spark Plug Co Ltd 配線基板
US7474538B2 (en) * 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
JP4512497B2 (ja) * 2005-01-31 2010-07-28 イビデン株式会社 コンデンサ内蔵パッケージ基板及びその製法
US7742314B2 (en) * 2005-09-01 2010-06-22 Ngk Spark Plug Co., Ltd. Wiring board and capacitor
JP5098647B2 (ja) * 2005-12-27 2012-12-12 富士通セミコンダクター株式会社 半導体装置とその製造方法
US7808799B2 (en) * 2006-04-25 2010-10-05 Ngk Spark Plug Co., Ltd. Wiring board
US7936567B2 (en) * 2007-05-07 2011-05-03 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same
US8115113B2 (en) * 2007-11-30 2012-02-14 Ibiden Co., Ltd. Multilayer printed wiring board with a built-in capacitor
JP2009147177A (ja) 2007-12-14 2009-07-02 Ngk Spark Plug Co Ltd 配線基板内蔵用コンデンサ及び配線基板
JP5284155B2 (ja) * 2008-03-24 2013-09-11 日本特殊陶業株式会社 部品内蔵配線基板
JP2010114434A (ja) * 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200814867A (en) * 2006-04-25 2008-03-16 Ngk Spark Plug Co Wiring board

Also Published As

Publication number Publication date
CN102474992B (zh) 2015-08-12
JP5456060B2 (ja) 2014-03-26
KR101384082B1 (ko) 2014-04-09
US20120241906A1 (en) 2012-09-27
TW201136480A (en) 2011-10-16
US8654539B2 (en) 2014-02-18
JPWO2011074283A1 (ja) 2013-04-25
CN102474992A (zh) 2012-05-23
KR20120113733A (ko) 2012-10-15
WO2011074283A1 (ja) 2011-06-23

Similar Documents

Publication Publication Date Title
TWI454200B (zh) 內建有電容器之配線基板及內建有部件之配線基板
US7808799B2 (en) Wiring board
CN101128091B (zh) 元件嵌入式多层印刷线路板及其制造方法
US7704548B2 (en) Method for manufacturing wiring board
JP5536682B2 (ja) 部品内蔵配線基板
JP5111342B2 (ja) 配線基板
TWI427652B (zh) 電容器、配線基板
JP2012028730A (ja) 多層回路基板及び多層回路基板の製造方法
US8093505B2 (en) Layered electronic circuit device
JP5020671B2 (ja) コンデンサ内蔵配線基板
JP5958454B2 (ja) 部品内蔵モジュール
JP5635958B2 (ja) 部品内蔵配線基板及びその製造方法
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2008244029A (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP5283492B2 (ja) 配線基板
JP5846187B2 (ja) 部品内蔵モジュール
JP5388677B2 (ja) コンデンサ及びその製造方法、配線基板
JP5330105B2 (ja) 配線基板内蔵用コンデンサ、配線基板
JP5122846B2 (ja) コンデンサ内蔵配線基板
JP4405253B2 (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
KR20130048161A (ko) 배선판 및 그 제조 방법
JP2013055284A (ja) 部品内蔵基板およびその製造方法
KR20140020015A (ko) 전자 소자의 실장 구조 및 그 실장 방법