TWI437576B

TWI437576B - 半導體裝置

Info

Publication number: TWI437576B
Application number: TW096118421A
Authority: TW
Inventors: Yoshiyuki Kurokawa
Original assignee: Semiconductor Energy Lab
Priority date: 2006-05-25
Filing date: 2007-05-23
Publication date: 2014-05-11
Also published as: KR20090012239A; TW200814089A; JP2013069404A; JP5358731B2; US20070280028A1; KR101446191B1; WO2007138991A1; CN101454840B; US7675808B2; CN101454840A

Description

半導體裝置

本發明係相關於半導體裝置。尤其是，本發明係相關於安裝有記憶體之半導體裝置。

在安裝有記憶體之半導體裝置中，在決定半導體裝置的性能中，記憶體的性能極為重要。例如，在安裝有CPU和記憶體之半導體裝置中，需要將CPU即將處理的命令和處理所需的資料儲存在記憶體中。再者，藉由連續讀取記憶體中的資料來進行CPU的處理。換言之，在安裝有CPU和記憶體之半導體裝置中，為了達成較高的性能，CPU必須能夠處理更複雜的處理，此需要高容量的記憶體。而且，在安裝有記憶體之半導體裝置中，在許多例子中，記憶體的功率消耗佔半導體裝置的功率消耗大部分。

在本發明人之一共同撰寫的非專利文件1中，揭示安裝有CPU和記憶體之RFID。就此種RFID而言，為了達成較高性能，必須達成增加記憶體容量和降低功率消耗之困難的性能。

[非專利文件1]2005,12,5之IEEE，國際電子裝置會議技術文摘第1067－1069頁的Hiroki Dembo等人之“TFT移轉技術所製造的塑膠基板和玻璃上的RFCPUs”。

為了設置具有低功率消耗的高性能半導體裝置，必須實現具有低功率消耗的高容量記憶體。然而，高容量記憶體通常具有高功率消耗。換言之，在安裝有記憶體之半導體裝置中有著性能和功率消耗之間的權衡。再者，在高容量記憶體中，功率消耗因欲讀取或寫入的記憶體胞格之實體位址而有所不同。因此，在考量記憶體的最大功率消耗之下，在設計安裝有記憶體的半導體裝置時必須為電源分配和熱散逸提供對策。因此，為了設置具有低功率消耗的高性能半導體裝置，必須安裝能夠降低功率消耗與能夠使整個記憶體的功率消耗恆定之高容量記憶體。

鑑於上述問題而有了本發明，及安裝至半導體裝置的記憶體包括複數個記憶體區塊，各個記憶體區塊包括以矩陣形式配置的記憶體胞格。需注意的是，包括在記憶體中的複數個記憶體區塊被配置成對稱。藉由以此方式配置它們，在減少負荷電容的同時，可縮短記憶體陣列中的位元線之導線長度，和可在讀取資料自/寫入資料至記憶體內的各種位址之記憶體胞格中使電流消耗變得均勻。

再者，可藉由在被供應至記憶體的複數個位址信號中之某些電位的組合來指定包括欲讀取或寫入的記憶體胞格之記憶體區塊。在此種記憶體中，藉由能夠指定記憶體區塊之位址信號的電位之組合，被供應至除了上述記憶體區塊之外的記憶體區塊之位址信號、讀取控制信號、寫入控制信號、及寫入資料信號的至少其中之一具有不依賴被供應至記憶體的位址信號、讀取控制信號、寫入控制信號、及寫入資料信號之值的恆定值。因此，可降低與資料讀取或寫入無關之記憶體區塊的功率消耗。

需注意的是，記憶體區塊亦可具有階層式結構。也就是說，在包括第一到第n層列的記憶體中，在第m層列(1m<n－1)中配置複數個記憶體區塊以形成第(m＋1)層列中的記憶體區塊，及配置第n層列中的複數個記憶體區塊以形成記憶體。需注意的是，第(m＋1)層列中的記憶體區塊包括被對稱配置之第m層列中的記憶體區塊。再者，記憶體包括被對稱配置之第n層列中的記憶體區塊。因此，可在讀取資料自或寫入資料至記憶體內的各種位址之記憶體胞格中使電流消耗變得均勻。

再者，在第一到第n層列中，可藉由在被供應至記憶體的複數個位址信號中之某些電位的組合來指定包括完成資料讀取或寫入之記憶體胞格的各個記憶體區塊。在此種記憶體中，在第一到第n層列中，藉由可指定第一到第n層列的各個層列中之記憶體區塊的位址信號之電位的組合，被供應至除了第一到第n層列中的記憶體區塊之外的記憶體區塊之位址信號、讀取控制信號、寫入控制信號、及寫入資料信號的至少其中之一具有不依賴被供應至記憶體的位址信號、讀取控制信號、寫入控制信號、及寫入資料信號之值的恆定值。因此，可降低與資料讀取或寫入無關之記憶體區塊的功率消耗。

利用諸如上述等結構，能夠設置包括具有低且均勻功率消耗的高容量記憶體高性能及低且均勻之功率消耗半導體裝置。

需注意的是，在本說明書中，半導體裝置通常是藉由利用半導體特性來運作的裝置。

另外，除了預定連接關係之外，電流連接亦可是提供諸如電晶體、電容器、感應器、電阻器、或二極體等能夠電連接的另一元件之例子。

本說明書中所揭示的本發明之結構是安裝有複數個第一層列記憶體區塊和第二層列記憶體區塊的半導體裝置。第二層列記憶體區塊包括第二層列記憶體區塊操作控制電路、第二層列記憶體區塊輸入信號控制電路、第二層列記憶體區塊輸出信號控制電路、第二層列記憶體區塊位址信號線、第二層列記憶體區塊讀取資料信號線、第二層列記憶體區塊寫入資料信號線、第二層列記憶體區塊讀取控制信號線、及第二層列記憶體區塊寫入控制信號線。

在本發明中，各個第一層列記憶體區塊包括複數個記憶體胞格，具有保持電位的功能和輸出所保持之電位的功能；第一層列記憶體區塊位址信號線；第一層列記憶體區塊讀取資料信號線：第一層列記憶體區塊寫入資料信號線；第一層列記憶體區塊讀取控制信號線；及第一層列記憶體區塊寫入控制信號線。另外，各個第一層列記憶體區塊具有依據供應自第一層列記憶體區塊讀取控制信號線的電位，而輸出儲存在由供應自第一層列記憶體區塊位址信號線之電位的狀態所決定之記憶體胞格中的電位到第一層列記憶體區塊讀取資料線之功能；及依據供應自第一層列記憶體區塊寫入控制信號線的電位，而儲存第一層列記憶體區塊寫入資料信號線的電位於由供應自第一層列記憶體區塊位址信號線之電位的狀態所決定之記憶體胞格中之功能。

在本發明中，第二層列記憶體區塊操作控制電路具有依據供應自第二層列記憶體區塊位址信號線之電位的狀態，而產生欲供應至第二層列記憶體區塊操作控制信號線的電位之功能。再者，第二層列記憶體區塊輸入信號控制電路具有依據第二層列記憶體區塊操作控制信號線之電位的狀態，而從供應自第二層列記憶體區塊位址信號線的電位來產生第一層列記憶體區塊位址信號線的電位之功能；從供應自第二層列記憶體區塊寫入資料信號線的電位來產生欲供應至第一層列記憶體區塊寫入資料信號線的電位之功能；從供應自第二層列記憶體區塊讀取控制信號線的電位來產生欲供應至第一層列記憶體區塊讀取控制信號線的電位之功能；及從供應自第二層列記憶體區塊寫入控制信號線的電位來產生供應至第一層列記憶體區塊寫入控制信號線的電位之功能。

再者，第二層列記憶體區塊輸出信號控制電路具有依據第二層列記憶體區塊操作控制信號線之電位的狀態，而從供應自第一層列記憶體區塊讀取資料信號線的電位來產生欲供應至第二層列記憶體區塊讀取資料信號線的電位之功能。

另外，本說明書中所揭示的本發明之另一結構是安裝有複數個第一層列記憶體區塊、複數個第二層列記憶體區塊、和第三層列記憶體區塊之半導體裝置。各個第二層列記憶體區塊包括第二層列記憶體區塊操作控制電路、第二層列記憶體區塊輸入信號控制電路、第二層列記憶體區塊輸出信號控制電路、第二層列記憶體區塊位址信號線、第二層列記憶體區塊讀取資料信號線、第二層列記憶體區塊寫入資料信號線、第二層列記憶體區塊讀取控制信號線、及第二層列記憶體區塊寫入控制信號線。再者，第三層列記憶體區塊包括第三層列記憶體區塊操作控制電路、第三層列記憶體區塊輸入信號控制電路、第三層列記憶體區塊輸出信號控制電路、第三層列記憶體區塊位址信號線、第三層列記憶體區塊讀取資料信號線、第三層列記憶體區塊寫入資料信號線、第三層列記憶體區塊讀取控制信號線、及第三層列記憶體區塊寫入控制信號線。

在上述結構中，各個第三層列記憶體區塊包括的複數個記憶體胞格，各個具有保持電位之功能及輸出所保持的電位之功能；第一層列記憶體區塊位址信號線；第一層列記憶體區塊讀取資料信號線；第一層列記憶體區塊寫入資料信號線；第一層列記憶體區塊讀取控制信號線；及第一層列記憶體區塊寫入控制信號線。另外，各個第一層列記憶體區塊具有依據估供應自第一層列記憶體區塊讀取控制信號線的電位，而輸出儲存在由供應自第一層列記憶體區塊位址信號線之電位的狀態所決定之記憶體胞格中的電位到第一層列記憶體區塊讀取資料信號線之功能；及依據供應自第一層列記憶體區塊寫入控制信號線的電位，而儲存第一層列記憶體區塊寫入資料信號線的電位於由供應自第一層列記憶體區塊位址信號線之電位的狀態所決定之記憶體胞格中之功能。

第二層列記憶體區塊操作控制電路具有依據供應自第二層列記憶體區塊位址信號線之電位的狀態，而產生欲供應至第二層列記憶體區塊操作控制信號線的電位之功能。再者，第二層列記憶體區塊輸入信號控制電路具有依據第二層列記憶體區塊操作控制信號線之電位的狀態，而從供應自第二層列記憶體區塊位址信號線的電位來產生第一層列記憶體區塊位址信號線的電位之功能；從供應自第二層列記憶體區塊寫入資料信號線的電位來產生欲供應至第一層列記憶體區塊寫入資料信號線的電位之功能；從供應自第二層列記憶體區塊讀取控制信號線的電位來產生欲供應至第一層列記憶體區塊讀取控制信號線的電位之功能；及從供應自第二層列記憶體區塊寫入控制信號線的電位來產生供應至第一層列記憶體區塊寫入控制信號線的電位之功能。

而且，第二層列記憶體區塊輸出信號控制電路具有依據第二層列記憶體區塊操作控制信號線之電位的狀態，而從供應自第一層列記憶體區塊讀取資料信號線的電位來產生欲供應至第二層列記憶體區塊讀取資料信號線的電位之功能。

此外，第三層列記憶體區塊操作控制電路具有依據供應自第三層列記憶體區塊位址信號線，而產生供應至第三層列記憶體區塊操作控制信號線的電位之功能。

第三層列記憶體區塊輸入信號控制電路具有依據第三層列記憶體區塊操作控制信號線之電位的狀態，而從供應自第三層列記憶體區塊位址信號線的電位來產生第二層列記憶體區塊位址信號線的電位之功能；從供應自第三層列記憶體區塊寫入資料信號線的電位來產生欲供應至第二層列記憶體區塊寫入資料信號線的電位之功能；從供應自第三層列記憶體區塊讀取控制信號線的電位來產生欲供應至第二層列記憶體區塊讀取控制信號線的電位之功能；及從供應自第三層列記憶體區塊寫入控制信號線的電位來產生欲供應至第二層列記憶體區塊寫入控制信號線的電位之功能。

再者，第三層列記憶體區塊輸出信號控制電路具有依據第三層列記憶體區塊操作控制信號線之電位的狀態，而從供應自第一層列記憶體區塊讀取資料信號線的電位來產生欲供應至第三層列記憶體區塊讀取資料信號線的電位之功能。

另外，在上述結構中，第三層列記憶體包括被配置成實際上彼此對稱之第二層列記憶體區塊。

而且，在上述結構中，第二層列記憶體區塊亦可包括被配置成實際上彼此對稱之第一層列記憶體區塊。

此外，根據本發明的半導體裝置係使用薄膜電晶體所形成，該薄膜電晶體具有形成在具有絕緣表面的基板上之半導體薄膜當作主動層。需注意的是，具有絕緣表面的基板亦可以是玻璃基板、石英基板，及塑膠基板之任一者。

再者，根據本發明的半導體裝置係使用SOI基板所形成。

藉由本發明，因為可將記憶體分成複數個記憶體區塊，及除了包括欲讀取或寫入之記憶體胞格的記憶體區塊之外的記憶體區塊可在等待狀態中，所以甚至增加記憶體容量仍可抑制功率消耗。另外，藉由將記憶體分成複數個記憶體區塊並且將記憶體區塊配置成彼此對稱，可降低記憶體陣列中的位元線之負荷電容，及可在讀取資料自/寫入資料至記憶體內之不同位址的記憶體胞格中使功率消耗變得均勻。換言之，可設置包括具有低且均勻功率消耗的高容量記憶體之高性能及低功率半導體裝置。

下面將參考附圖說明本發明的實施例模式和實施例。然而，可用許多不同的模式完成本發明，精於本技藝之人士應明白只要不違背本發明的精神和範圍可以各種方式修改本文所揭示的模式和細節。因此，本發明不應被侷限於下面所說明的實施例模式和實施例。需注意的是，在說明實施例和實施例模式的所有圖式中，相同參考號碼被用於相同部位或具有類似功能的部位，並且省略其重複的說明。

(實施例模式1)

參考圖1至4說明安裝至本發明的半導體裝置之記憶體的第一實施例模式。圖1為本實施例模式的記憶體之方塊圖；圖2為包括在本實施例模式的記憶體中之記憶體區塊的方塊圖；圖3為包括在本實施例模式的記憶體中之記憶體區塊的時序圖；及圖4為本實施例模式的記憶體之時序圖。

如圖1所示，本實施例模式的記憶體100包括第一到第四記憶體區塊101到104、操作控制電路105、輸入信號控制電路106、及輸出信號控制電路107。需注意的是，各個第一到第四記憶體區塊101到104是圖2中的記憶體區塊200。

需注意的是，在本實施例模式中，說明包括四個記憶體區塊的記憶體之例子，其中記憶體位址信號是4位元(即16字元)，及記憶體讀取/寫入資料信號是4位元。通常，具有a位元(a1)的記憶體位址信號、b位元(b1)的記憶體讀取資料信號、及c位元(c1)的記憶體寫入資料信號之記憶體可包括d個(d1)記憶體區塊。

在圖2中，記憶體區塊200包括記憶體陣列201、列解碼器202、及RW(讀寫)電路203。

記憶體陣列201包括以四乘四矩陣加以配置之第一到第十六記憶體胞格204到219。

在記憶體陣列201中，第一讀取字元信號線224及第一寫入字元信號線228各個電連接至第一到第四記憶體胞格204到207；第二讀取字元信號線225及第二寫入字元信號線229各個電連接至第五到第八記憶體胞格208到211；第三讀取字元信號線226及第三寫入字元信號線230各個電連接至第九到第十二記憶體胞格212到215；及第四讀取字元信號線227及第四寫入字元信號線231各個電連接至第十三到第十六記憶體胞格216到219。

再者，在記憶體陣列201中，第一讀取位元信號線232及第一寫入位元信號線236各個電連接至第一、第五、第九、及第十三記憶體胞格204,208,212,及216；第二讀取位元信號線233及第二寫入位元信號線237各個電連接至第二、第六、第十、及第十四記憶體胞格205,209,213,及217；第三讀取位元信號線234及第三寫入位元信號線238各個電連接至第三、第七、第十一、及第十五記憶體胞格206,210,214,及218；及第四讀取位元信號線235及第四寫入位元信號線239各個電連接至第四、第八、第十二、及第十六記憶體胞格207,211,215,及219。

此處，例如，當第一讀取字元信號線224的電位是“H”時，依據儲存在第一到第四記憶體胞格204到207中的資料，而第一到第四讀取位元信號線232到235具有高電位或低電位。再者，當第一寫入字元信號線228的電位是“H”時，依據第一到第四寫入位元信號線236到239的電位，而將資料儲存於第一到第四記憶體胞格204到207中。

列解碼器202具有產生供應至第一到第四讀取字元信號線224到227的第一到第四讀取字元信號與供應至第一到第四寫入字元信號線228到231的第一到第四寫入字元信號之功能，以分別回應供應自第一及第二記憶體區塊位址信號線220及221、記憶體區塊讀取控制信號線222、及記憶體區塊寫入控制信號線223的第一及第二記憶體區塊位址信號、記憶體區塊讀取控制信號、及記憶體區塊寫入控制信號。

例如，當記憶體區塊讀取控制信號是“H”及第一記憶體區塊位址信號和第二記憶體區塊位址信號的電位之組合分別是“LL”,“LH”,“HL”,及“HH”時，列解碼器202具有使第一、第二、第三、及第四讀取字元信號為“H”的功能。例如，在記憶體區塊讀取控制信號是“H”的例子中，第一記憶體區塊位址信號的電位是“L”，及第二記憶體區塊位址信號的電位是“H”，使第二讀取字元信號為“H”。

再者，例如，當記憶體區塊寫入控制信號是“H”及第一記憶體區塊位址信號和第二記憶體區塊位址信號的電位之組合分別是“LL”,“LH”,“HL”,及“HH”時，列解碼器202具有使第一、第二、第三、及第四寫入字元信號為“H”的功能。例如，在記憶體區塊寫入控制信號是“H”的例子中，第一記憶體區塊位址信號的電位是“L”，及第二記憶體區塊位址信號的電位是“H”，使第二寫入字元信號為“H”。

需注意的是，在本說明書中，“H”表示高電位及“L”表示低電位。

依據儲存在記憶體胞格中的資料，而RW電路203具有從供應至第一到第四讀取位元信號線232到235之第一到第四讀取位元信號來產生欲供應至第一到第四記憶體區塊讀取資料信號線240到243之第一到第四記憶體區塊讀取資料信號之功能。再者，RW電路203具有從供應自第一到第四記憶體區塊寫入資料信號線244到247之第一到第四記憶體區塊寫入資料信號來產生欲供應至第一到第四寫入位元信號線236到239之第一到第四寫入位元信號之功能。

例如，RW電路203利用感測放大器快速偵測到第一到第四讀取位元信號線232到235是否具有高電位或低電位，及經由鎖定器和緩衝器來產生欲供應至第一到第四記憶體區塊讀取資料信號線240到243之第一到第四記憶體區塊讀取資料信號。另外，依據第一到第四記憶體區塊寫入資料信號線244到247的電位，而RW電路203產生欲供應至第一到第四寫入位元信號線236到239之第一到第四寫入位元信號。

圖3為有關記憶體區塊的輸入/輸出信號之時序圖。供應自圖2的第一記憶體區塊位址信號線220之第一記憶體區塊位址信號的時序圖在圖3中以第一信號151圖示。同樣地，供應自圖2的第二記憶體區塊位址信號線221之第二記憶體區塊位址信號的時序圖在圖3中以第二信號152圖示。再者，圖2之供應自記憶體區塊讀取控制信號線222供應自記憶體區塊讀取控制信號線222的記憶體區塊讀取控制信號線之時序圖和供應自記憶體區塊寫入控制信號線223的記憶體區塊寫入控制信號在圖3中分別以第三信號153及第四信號154圖示。另外，分別供應自圖2之第一到第四記憶體區塊寫入資料信號線244到247之第一到第四記憶體區塊寫入資料信號的時序圖在圖3中分別以第五到第八信號155到158圖示。

需注意的是，RW電路203具有透過緩衝器從第一到第四記憶體區塊寫入資料信號來產生第一到第四寫入位元信號之功能。在此例中，供應至第一到第四寫入位元信號線236到239之第一到第四寫入位元信號的時序圖類似於圖3之第五到第八信號155到158的時序圖。

此處，記憶體區塊寫入控制信號是“H”的週期(即圖3中的第一週期171)係記憶體區塊寫入週期。再者，記憶體區塊讀取控制信號是“H”的週期(即圖3中的第三週期173)係記憶體區塊讀取週期。另外，記憶體區塊讀取控制信號和記憶體區塊寫入控制信號都是“L”的週期(即圖3中的第二週期)係記憶體區塊等待週期。

在記憶體區塊寫入週期171中，在供應自圖2之記憶體區塊寫入控制信號線233的記憶體區塊寫入控制信號是“H”之例子中，分別供應自第一記憶體區塊位址信號線220和第二記憶體區塊位址信號線221的第一記憶體區塊位址信號和第二記憶體區塊位址信號的電位之組合分碟是“LL”,“LH”,“HL”,及“HH”，第一、第二、第三、及第四寫入字元信號變成”H”。需注意的是，第一、第二、第三、及第四寫入字元信號意指分別供應自第一、第二、第三、及第四寫入字元信號線228,229,230,及231之信號。因此，第一到第四寫入字元信號的時序圖變成像圖3中的第九到第十二信號159到162的時序圖一樣。

另外，在第一寫入字元信號是“H”的週期中，將第一到第四寫入位元信號線236到239之電位(即第一到第四記憶體區塊寫入資料信號的電位)儲存於第一到第四記憶體胞格204到207。換言之，分別將“H”,“H”,“L”,及“L”儲存於圖2之第一到第四記憶體胞格204到207中。在類似方式中，在第二寫入字元信號是“H”的週期中，分別將“L”,“L”,“H”,及“H”儲存於第五到第八記憶體胞格208到211中；在第三寫入字元信號是“H”的週期中，分別將“H”,“L”,“L”,及“H”儲存於第九到第十二記憶體胞格212到215中；及在第四寫入字元信號是“H”的週期中，分別將“L”,“H”,“H”,及“L”儲存於第十三到第十六記憶體胞格216到219中。

在記憶體區塊讀取週期173中，在供應自圖2的記憶體區塊讀取控制信號線222之記憶體區塊讀取控制信號是“H”的例子中，當分別供應自第一記憶體區塊位址信號線220和第二記憶體區塊位址信號線221之第一記憶體區塊位址信號和第二記憶體區塊位址信號分別是“LL”,“LH”,“HL”,及“HH”時，第一、第二第三、及第四讀取字元信號變成“H”。需注意的是，第一、第二、第三、及第四讀取字元信號意指分別供應自第一、第二、第三、及第四讀取字元信號線224,225,226,及227的信號。因此，第一到第四讀取字元信號的時序圖變成像圖3中的第十三和第十六信號163到166的時序圖一樣。

在第一讀取字元信號是“H”的週期中，依據儲存在圖2中之第一到第四記憶體胞格204到207中的電位，第一到第四讀取位元信號被供應至第一到第四讀取位元信號線232到235。此處，藉由儲存在記憶體區塊寫入週期171中的電位，將第一到第四讀取位元信號變成“H”,“H”,“L”,及“L”。

同樣地，在第二讀取字元信號是“H”的週期中，依據儲存在圖2中之第五到第八記憶體胞格208到211中的電位，第一到第四讀取位元信號被供應至第一到第四讀取位元信號線232到235。此處，藉由儲存在記憶體區塊寫入週期171中的電位，將第一到第四讀取位元信號變成“L”,“L”,“H”,及“H”。

另外，在第三讀取字元信號是“H”的週期中，依據儲存在圖2中之第九到第十二記憶體胞格212到215中的電位，第一到第四讀取位元信號被供應至第一到第四讀取位元信號線232到235。此處，藉由儲存在記憶體區塊寫入週期171中的電位，將第一到第四讀取位元信號變成“H”,“L”,“L”,及“H”。

而且，在第四讀取字元信號是“H”的週期中，依據儲存在圖2中之第十三到第十六記憶體胞格216到219中的電位，第一到第四讀取位元信號被供應至第一到第四讀取位元信號線232到235。此處，藉由儲存在記憶體區塊寫入週期171中的電位，將第一到第四讀取位元信號變成“L”,“H”,“H”,及“L”。

換言之，第一到第四讀取位元信號的時序圖是圖3中的第十七到第二十信號167到170。

需注意的是，RW電路203具有透過緩衝器從第一到第四讀取位元信號產生第一到第四記憶體區塊讀取資料信號的功能。在此例中，供應至第一到第四記憶體區塊讀取資料信號線240到243之第一到第四記憶體區塊讀取資料信號的時序圖亦類似於圖3中的第十七到第二十的時序圖。

如圖3所示，在記憶體區塊等待週期172中，輸入至記憶體區塊的信號，也就是說，第一到第二記憶體區塊位址信號)，記憶體區塊讀取控制信號、記憶體區塊寫入控制信號、及記憶體區塊寫入資料信號，具有恆定值。在此例中，因為停止記憶體區塊的操作，所以可明顯降低功率消耗。

此處，圖1中的第一到第四記憶體區塊101到104是圖2中的記憶體區塊200。需注意的是，第一記憶體區塊101的輸入信號線是第一和第二記憶體區塊位址信號220及221的圖1之第一記憶體區塊輸入信號線113，記憶體區塊讀取控制信號線222，記憶體區塊寫入控制信號線223，及圖2中的第一到第四記憶體區塊寫入資料信號線244及247。再者，第一記憶體區塊101的輸出信號線是圖2之第一到第四記憶體區塊讀取資料線240到243之圖1的第一記憶體區塊輸出信號線117。

同樣地，第二到第四記憶體區塊102到104之輸入信號線是各個是第一和第二記憶體區塊位址信號220及221的圖1之第二到第四記憶體區塊輸入信號線114到116，記憶體區塊讀取控制信號線222，記憶體區塊寫入控制信號線223，及圖2之第一到第四記憶體區塊寫入資料信號線244及247。再者，來自第二到第四記憶體區塊102到104之輸出信號線是各個是圖2之第一到第四記憶體區塊讀取資料信號線240到243的圖1之第二到第四記憶體區塊輸出信號線118到120。

在供應自包括第一到第四記憶體位址信號線之記憶體位址匯流排信號線111的第一到第四記憶體位址信號中，操作控制電路105具有從第一和第四記憶體位址信號產生第一到第四記憶體區塊操作控制信號之功能。根據各個上述第一到第四記憶體區塊操作控制信號的電位，控制各個第一到第四記憶體區塊101到104之操作。需注意的是，第一到第四記憶體區塊操作控制信號被供應至包括第一到第四記憶體區塊操作控制信號線的記憶體區塊操作控制匯流排信號線112。

例如，在第三記憶體位址信號和第四記憶體位址信號是“LL”的例子中，將欲讀取或寫入的記憶體胞格包括在第一記憶體區塊101中。再者，以類似的方式，在第三記憶體位址信號和第四記憶體位址信號是“LH”,“HL”,及“HH”的例子中，分別將欲讀取或寫入的記憶體胞格包括在第二記憶體區塊102，第三記憶體區塊103，及第四記憶體區塊104。也就是說，在第三記憶體位址信號是“L”及第四記憶體位址信號是“H”的例子中，欲讀取或寫入的記憶體胞格係在第二記憶體區塊102中。

此處，在第三記憶體位址信號和第四記憶體位址信號的組合是“LL”的例子中，第一記憶體區塊操作控制信號是“H”，及各個第二、第三、及第四記憶體區塊操作信號是“L”。再者，以類似方式，在第三記憶體位址信號和第四記憶體位址信號的組合是“LH”,“HL”,及“HH”的例子中，第二、第三、及第四記憶體區塊操作控制信號分別是“H”，而其他記憶體區塊操作控制信號是“L”。例如，在第三記憶體位址信號是“L”及第四記憶體位址信號是“L”的例子中，第一記憶體區塊操作控制信號是“H”及第二到第四記憶體區塊操作控制信號各個都是“L”。

輸入信號控制電路106具有分別從供應自記憶體讀取控制信號線108、記憶體寫入控制信號線109、包括第一到第四記憶體寫入操作控制匯流排線112的記憶體寫入資料匯流排信號線110、記憶體位址匯流排信號線111、及記憶體區塊操作控制匯流排信號線112之記憶體讀取控制信號、記憶體寫入控制信號、第一到第四記憶體寫入資料信號、第一和第二記憶體位址信號、及第一到第四記憶體區塊操作控制信號來產生第一到第四記憶體區塊輸入信號。第一到第四記憶體區塊輸入信號被分別輸入至第一到第四記憶體區塊輸入信號線113到116。

例如，在第一記憶體區塊操作控制信號是“H”的例子中，也就是說，將欲讀取或寫入的記憶體胞格包括在第一記憶體區塊101的例子中，對應於記憶體讀取控制信號、記憶體寫入控制信號、第一到第四記憶體寫入資料信號、和第一及第二記憶體位址信號的電位變成第一記憶體區塊輸入信號。同時，第二、第三、及第四記憶體區塊輸入信號係具有獨立於記憶體讀取控制信號、記憶體寫入控制信號、記憶體寫入資料信號、及記憶體位址信號的值之外的恆定值。再者，以類似方式，例如，當第二記憶體區塊操作控制信號是“H”時，對應於記憶體讀取控制信號、記憶體寫入控制信號、第一到第四記憶體寫入資料信號、和第一及第二記憶體位址信號的電位是第二記憶體區塊輸入信號，當第三記憶體區塊操作控制信號是“H”時是第三記憶體區塊輸入信號，及當第四記憶體區塊操作控制信號是“H”時是第四記憶體區塊輸入信號。同時，其他記憶體區塊輸入信號係具有獨立於記憶體讀取控制信號、記憶體寫入控制信號、記憶體寫入資料信號、及記憶體位址信號的值之外的恆定值。

輸出信號控制電路107具有從供應自第一到第四記憶體區塊輸出信號線117到120的第一到第四記憶體區塊輸出信號及供應自記憶體區塊操作控制匯流排信號線112的第一到第四記憶體區塊操作控制信號來產生欲供應至包括第一到第四記憶體讀取資料信號線之記憶體讀取資料匯流排信號線121的第一到第四記憶體讀取資料信號之功能。

例如，依據第一到第四記憶體區塊操作控制信號選擇第一到第四記憶體區塊輸出信號的任一者，及透過緩衝器，將記憶體區塊輸出信號供應至記憶體讀取資料匯流排信號線121當作記憶體讀取資料信號。

圖4為有關本發明的實施例模式中之記憶體的輸入/輸出信號之時序圖。供應自圖1之記憶體位址匯流排信號線111、記憶體讀取控制信號線108、記憶體寫入控制信號線109、及記憶體寫入資料匯流排信號線110的第一到第四記憶體位址信號、記憶體讀取控制信號、記憶體寫入控制信號、和第一到第四記憶體寫入資料信號分別是圖4之第一到第四信號401到404。需注意的是，將第一到第四記憶體位址信號的電位連續標示以表示第一信號401。同樣地，將第一到第四記憶體寫入資料信號的電位連續標示以表示第四信號404。

此處，記憶體寫入控制信號是“H”的週期(即圖4中的第一週期418)，係為記憶體寫入週期。再者，記憶體讀取控制信號是“H”的週期(即圖4中的第三週期420)係為記憶體讀取週期。另外，記憶體讀取控制信號和記憶體寫入控制信號都是“L”的週期(即圖4中的第二週期419)係為記憶體等待週期。

在第三記憶體位址信號和第四記憶體位址信號的電位之組合是“LL”的例子中，第一記憶體區塊操作控制信號變成“H”，及各個第二、第三、及第四記憶體區塊操作控制信號變成“L”。以類似的方式，在第三記憶體位址信號和第四記憶體位址信號的電位之組合分別是“LH”,“HL”,及“HH”的例子中，第二、第三、及第四記憶體區塊操作控制信號變成“H”，而其他記憶體區塊操作控制信號變成“L”。因此，第一和第二記憶體區塊操作控制信號的時序圖變成像圖4中的第五和第六信號405及406之時序圖一樣。需注意的是，雖然第三和第四記憶體區塊操作控制信號的時序圖未圖示於圖4，但是它們經常是“L”。

此處，分別利用第一、第二、第三、及第四記憶體區塊操作控制信號，圖1中的輸入信號控制電路106藉由完成有關記憶體讀取控制信號、記憶體寫入控制信號、第一到第四記憶體寫入資料信號、和第一及第二記憶體位址信號的邏輯AND操作來產生第一到第四記憶體區塊輸入信號。也就是說，在第一記憶體區塊操作控制信號是“H”的週期中，記憶體讀取控制信號、記憶體寫入控制信號、第一到第四記憶體寫入資料信號、和第一及第二記憶體位址信號變成第一記憶體區塊輸入信號，及所有第二到第四記憶體區塊輸入信號變成“L”。

因此，第一記憶體區塊101中之第一和第二記憶體區塊位址信號的時序圖是圖4中的第七信號407，記憶體區塊讀取控制信號的時序圖是圖4中的第八信號408，記憶體區塊寫入控制信號的時序圖是圖4中的第九信號409，及第一到第四記憶體區塊寫入資料信號的時序圖是圖4中的第十信號410。

需注意的是，第一和第二記憶體區塊位址信號的電位被連續標示以表示第七信號407。以類似方式，第一到第四記憶體區塊寫入資料信號的電位被連續標示以表示第十信號410。在記憶體讀取週期期間讀取在記憶體寫入週期期間儲存於第一記憶體區塊102中的資料。因此，第一記憶體區塊讀取資料信號的時序圖是圖4中的第十一信號411。

同樣地，第二記憶體區塊102中之第一和第二記憶體區塊位址信號的時序圖是圖4中的第十二信號412，記憶體區塊讀取控制信號的時序圖是圖4中的第十三信號413，記憶體區塊寫入控制信號的時序圖是圖4中的第十四信號414，及第一到第四記憶體區塊寫入資料信號的時序圖是圖4中的第十五信號415。

需注意的是，第一和第二記憶體區塊位址信號的電位被連續標示以表示第十二信號412。以類似方式，第一到第四記憶體區塊寫入資料信號的電位被連續標示以表示第十五信號415。需注意的是，在記憶體讀取週期期間讀取在記憶體寫入週期期間儲存在第二記憶體區塊102中的資料。因此，第二記憶體區塊讀取資料信號的時序圖是圖4中的第十六信號416。

此處，當第一記憶體區塊操作控制信號是“H”時，圖1中的輸出信號控制電路107選擇第一記憶體區塊輸出信號；當第二記憶體區塊操作控制信號是“H”時，選擇第二記憶體區塊輸出信號；當第三記憶體區塊操作控制信號是“H”時，選擇第三記憶體區塊輸出信號；及當第四記憶體區塊操作控制信號是“H”時，選擇第四記憶體區塊輸出信號：並且使第一到第四記憶體讀取資料信號分別為所選擇的信號。在此例中，第一到第四記憶體讀取資料信號的時序圖是圖4中的第十七信號417。

藉由具有如上述的結構，只有包括欲讀取或寫入的記憶體胞格之記憶體區塊的輸入信號被改變，但不改變其他記憶體區塊的輸入信號。也就是說，除了包括記憶體胞格的記憶體區塊之外的記憶體區塊中之功率消耗是等待週期中的功率消耗。尤其是，在本實施例模式中的例子之情況中，能夠使整個記憶體的至少四分之三成為在類似於等待週期中的狀態之狀態。結果，可明顯減少整個記憶體的功率消耗。需注意的是，記憶體包括被對稱配置的記憶體區塊。因此，能夠縮短記憶體陣列中的寫入位元線或讀取位元線之導線長度；因此，在減少負荷電容的同時，可在讀取資料自/寫入資料至記憶體內之不同位址的記憶體胞格中使電流消耗變得均勻。

利用諸如上述等的結構，能夠設置包括具有均勻且低功率消耗的高容量記憶體之高性能和低功率消耗的半導體裝置。

(實施例模式2)

參考圖2,3,及5至8說明具有階層式結構的記憶體作為本發明中之安裝至半導體裝置的記憶體之第二實施例模式。圖2為亦用於實施例模式1的說明中之記憶體區塊的方塊圖，並且為本實施例模式中的第一層列記憶體區塊的方塊圖。圖3為亦用於實施例模式1的說明中之記憶體區塊的時序圖，並且為本實施例模式中的第一層列記憶體區塊的時序圖。圖5為包括在本實施例模式的記憶體中之記憶體區塊的方塊圖，並且為第二層列記憶體區塊的方塊圖。圖6為本實施例模式中的記憶體之方塊圖。圖7為本實施例模式中的第二層列記憶體區塊之時序圖。圖8為本實施例模式中的記憶體之時序圖。

在本實施例模式中，說明第二層列記憶體區塊包括四個第一層列記憶體區塊和記憶體包括四個第二層列記憶體區塊之具有6位元的記憶體位址信號(即64字元)，及4位元的記憶體讀取/寫入資料信號的記憶體之例子。通常，具有a位元(a1)的記憶體位址信號、b位元(b1)的記憶體讀取資料信號、及c位元(c1)的記憶體寫入資料信號之記憶體可包括n層列記憶體區塊(n1)。

需注意的是，因為實施例模式1中的相同說明可應用到本實施例模式中的第一層列記憶體區塊之圖2的記憶體區塊200和應用到圖3所示的記憶體區塊200之時序圖，所以省略其說明。

在圖5中，本實施例模式中的第二層列記憶體區塊500包括第一到第四個第一層列記憶體區塊501到504、第二層列操作控制電路505、第二層列輸入信號控制電路506、及第二層列輸出信號控制電路507。

此處，第一到第四個第一層列記憶體區塊501到504是圖2中的記憶體區塊200。需注意的是，第一個第一層列記憶體區塊501的輸入信號線是圖5中的第一個第一層列記憶體區塊輸入信號線513，它是第一和第二記憶體區塊位址信號線220及221，記憶體區塊讀取控制信號線222，記憶體區塊寫辱控制信號線223，及第一到第四記憶體區塊寫入資料信號線244到247。再者，第一個第一層列記憶體區塊501的輸出信號線是圖5中的第一個第一層列記憶體區塊輸出信號線，它包括第一到第四記憶體區塊讀取資料信號線240到243。

同樣地，第二到第四個第一層列記憶體區塊502到504的輸入信號線是圖5之第二到第四個第一層列記憶體區塊輸入信號線514到516，它們各個都是第一及第二記憶體區塊位址信號線220及221，記憶體區塊讀取控制信號線222，記憶體區塊寫入控制信號線223，及第一到第四記憶體區塊寫入資料信號線244到247。再者，第二到第四個第一層列記憶體區塊502到504的輸出信號線是圖5之第二到第四個第一層列記憶體區塊輸出信號線518到520，它們各個都是第一到第四記憶體區塊讀取資料信號線240到243。

在供應自包括第一到第四個第二層列記憶體區塊位址信號線的第二層列記憶體區塊位址匯流排信號線511之第一到第四個第二層列記憶體區塊位址信號中，第二層列操作控制電路505具有從第三和第四個第二層列記憶體區塊位址信號來產生欲供應至包括第一到第四個第二層列記憶體區塊操作控制線之第二層列記憶體區塊操作控制匯流排信號線512的第一到第四個第二層列記憶體區塊操作控制信號之功能。

例如，在第三個第二層列記憶體區塊位址信號和第四個第二層列記憶體區塊位址信號的電位之組合是“LL”的例子中，將欲讀取或寫辱的記憶體胞格包括在第一個第一層列記憶體區塊501中。再者，以類似的方式，在第三個第二層列記憶體區塊位址信號和第四個第二層列記憶體區塊位址信號的電位之組合分別是“LH”,“HL”,及“HH”的例子中，將欲讀取或寫辱的記憶體胞格包括在第二個第一層列記憶體區塊502，第三個第一層列記憶體區塊503，及第四個第一層列記憶體區塊504。例如，當第三個第二層列記憶體區塊位址信號是“L”及第四個第二層列記憶體位址信號是“H”時，將欲讀取或寫辱的記憶體胞格包括在第二個第一層列記憶體區塊502中。

再者，在第三個第二層列記憶體區塊位址信號和第四個第二層列記憶體區塊位址信號是“LL”的例子中，第一個第二層列記憶體區塊操作控制信號為“H”，而第二、第三、及第四個第二層列記憶體區塊操作控制信號為“L”。以類似的方式，在第三個第二層列記憶體區塊位址信號和第四個第二層列記憶體區塊位址信號分別是“LH”,“HL”,及“HH”的例子中，第二、第三、及第四個第二層列記憶體區塊操作控制信號分別為“H”，而其他第二層列記憶體區塊操作控制信號為“L”。

從分別供應自第二層列記憶體區塊讀取控制信號線508、第二層列記憶體區塊寫入控制信號線509、包括第一到第四個第二層列記憶體區塊寫入資料信號線的第二層列記憶體區塊寫入資料匯流排信號線510、第二層列記憶體區塊位址匯流排信號線511、及第二層列記憶體區塊操作控制匯流排信號線512之第二層列記憶體區塊讀取控制信號、第二層列記憶體區塊寫入控制信號、第二第一到第四個第二層列記憶體區塊寫入資料信號、第一及第二個第二層列記憶體區塊位址信號、及第一到第四個第二層列記憶體區塊操作控制信號，第二層列輸入信號控制電路506具有產生欲供應至第一到第四個第一層列記憶體區塊輸入信號線513到516的第一到第四個第一層列記憶體區塊輸入信號之功能。

例如，在第一個第二層列記憶體區塊操作控制信號是“H”的例子中，對應於第二層列記憶體區塊讀取控制信號、第二層列記憶體區塊寫入控制信號、第一到第四個第二層列記憶體區塊寫入資料信號、和第一及第二個第二層列記憶體區塊位址信號之電位是第一個第一層列記憶體區塊輸入信號。同時，第二、第三、及第四個第一層列記憶體區塊輸入信號係具有獨立於第二層列記憶體區塊讀取控制信號、第二層列記憶體區塊寫入控制信號、第二層列記憶體區塊寫入資料信號、及第二層列記憶體區塊位址信號的值之外的恆定值。再者，以類似的方式，當第二個第二層列記憶體區塊操作控制信號是“H”時，對應於第二層列記憶體區塊讀取控制信號、第二層列記憶體區塊寫入控制信號、第一到第四個第二層列記憶體區塊寫入資料信號、和第一及第二個第二層列記憶體區塊位址信號之電位是第二個第一層列記憶體區塊出入信號；當第三個第二層列記憶體區塊操作控制信號是“H”時是第三個第一層列記憶體區塊輸入信號；及當第四個第二層列記憶體區塊操作控制信號是“H”時是第四個第一層列記憶體區塊輸入信號。同時，其他第一記憶體區塊輸入信號係具有獨立於第二層列記憶體區塊讀取控制信號、第二層列記憶體區塊寫入控制信號、第二層列記憶體區塊寫入資料信號、及第二層列記憶體區塊位址信號的值之外的恆定值。

從供應自第一到第四個第一層列記憶體區塊輸出信號線517到520之第一到第四個第一層列記憶體區塊輸出信號和供應自第二層列記憶體區塊操作控制匯流排信號線512之第一到第四個第二層列記憶體區塊操作控制信號，第二層列輸出信號控制電路507具有產生供應至包括第一到第四個第二層列記憶體區塊讀取資料信號線之第二層列記憶體區塊讀取資料匯流排信號線521的第一到第四個第二層列記憶體區塊讀取資料信號之功能。

例如，依據第一到第四個第二層列記憶體區塊操作控制信號來選擇第一到第四個第一層列記憶體區塊輸出信號的其中之一，並且透過緩衝器，將記憶體區塊輸出信號供應至第二層列記憶體區塊讀取資料匯流排信號線521當作第二層列記憶體區塊讀取資料信號。

圖7為有關第二層列記憶體區塊的輸入/輸出信號之時序圖。分別供應自圖5之第二層列記憶體區塊位址匯流排信號線511、第二層列記憶體區塊讀取控制信號線508、第二層列記憶體區塊寫入控制信號線509、及第二層列記憶體區塊寫入資料匯流排信號線510的第一到第四個第二層列記憶體區塊位址信號、第二層列記憶體區塊讀取控制信號、第二層列記憶體區塊寫入控制信號、及第一到第四個第二層列記憶體區塊寫入資料信號之時序圖分別是圖7中的第一到第四信號701到704。需注意的是，第一到第四個第二層列記憶體區塊位址信號的電位被連續標示以表示第一信號701。以類似的方式，第一到第四個第二層列記憶體區塊寫入資料信號的電位被連續標示以表示第四信號704。

此處，第二層列記憶體區塊寫入控制信號是“H”的週期(即圖7中的第一週期718)是第二層列記憶體區塊寫入週期。再者，第二層列記憶體區塊讀取控制信號是“H”的週期(即圖7中的第三週期720)是第二層列記憶體區塊讀取週期。另外，第二層列記憶體區塊讀取控制信號和第二層列記憶體區塊寫入控制信號都是“L”的週期(即圖7中的第二週期719)是第二層列記憶體區塊等待週期。

在第三個第二層列記憶體區塊位址信號和第四個第二層列記憶體區塊位址信號是“LL”的例子中，第一個第二層列記憶體區塊操作控制信號變成“H”，和第二、第三、及第四個第二層列記憶體區塊操作控制信號變成“L”。以類似的方式，在第三個第二層列記憶體區塊位址信號和第四個第二層列記憶體區塊位址信號分別是“LH”,“HL”,及“HH”的例子中，第二、第三、及第四個第二層列記憶體區塊操作控制信號變成“H”，而其他第二層列記憶體區塊操作控制信號變成“L”。因此，第一和第二個第二層列記憶體區塊操作控制信號的時序圖變成像圖7中的第五和第六信號705及706之時序圖一樣。需注意的是，雖然未在圖7圖示第三和第四個第二層列記憶體區塊操作控制信號的時序圖，但是它們經常是“L”。

此處，分別利用第一、第二、第三、及第四個第二層列記憶體區塊操作控制信號，圖5之第二層列輸入信號控制電路506藉由完成有關第二層列記憶體區塊讀取控制信號、第二層列記憶體區塊寫入控制信號、和第一到第四個第二層列記憶體區塊寫入資料信號、和第一及第二個第二層列記憶體區塊位址信號的邏輯AND操作來產生第一到第四個第一層列記憶體區塊輸入信號。也就是說，在第一個第一層列記憶體區塊操作控制信號是“H”的週期中，第二層列記憶體區塊讀取控制信號、第二層列記憶體區塊寫入控制信號、第一到第四個第二層列記憶體區塊寫入資料信號、和第一及第二個第二層列記憶體區塊位址信號變成第一個第一層列記憶體區塊輸入信號，及所有第二到第四個第一層列記憶體區塊輸入信號變成“L”。

因此，第一個第一層列記憶體區塊501中之第一和第二個第二層列記憶體區塊位址信號的時序圖是圖7中的第七信號707，第二層列記憶體區塊讀取控制信號的時序圖是圖7中的第八信號708，第二層列記憶體區塊寫入控制信號的時序圖是圖7中的第九信號709，及第一到第四個第二層列記憶體區塊寫入資料信號的時序圖是圖7中的第十信號710。

需注意的是，第一和第二個第二層列記憶體區塊位址信號的電位被連續標示以表示第七信號707。以類似方式，第一到第四個第二層列記憶體區塊寫入資料信號的電位被連續標示以表示第十信號710。在第二層列記憶體區塊讀取週期期間讀取在第二層列記憶體區塊寫入週期期間儲存於第一個第一層列記憶體區塊501中的資料。因此，第一個第二層列記憶體區塊讀取資料信號的時序圖是圖7中的第十一信號711。

以類似的方式，第二個第一層列記憶體區塊502中之第一和第二個第二層列記憶體區塊位址信號的時序圖是圖7中的第十二信號712，第二層列記憶體區塊讀取控制信號的時序圖是圖7中的第十三信號713，第二層列記憶體區塊寫入控制信號的時序圖是圖7中的第十四信號714，及第一到第四個第二層列記憶體區塊寫入資料信號的時序圖是圖7中的第十五信號715。

需注意的是，第一和第二個第二層列記憶體區塊位址信號的電位被連續標示以表示第十二信號712。以類似方式，第一到第四個第二層列記憶體區塊寫入資料信號的電位被連續標示以表示第十五信號715。需注意的是，在第二層列記憶體區塊讀取週期期間讀取在第二層列記憶體區塊寫入週期期間儲存在第二個第一層列記憶體區塊502中的資料。因此，第二個第二層列記憶體區塊讀取資料信號的時序圖是圖7中的第十六信號716。

此處，當第一個第二層列記憶體區塊操作控制信號是“H”時，圖5中的第二層列輸出信號控制電路507選擇第一個第一層列記憶體區塊輸出信號；當第二個第二層列記憶體區塊操作控制信號是“H”時，選擇第二個第一層列記憶體區塊輸出信號；當第三個第二層列記憶體區塊操作控制信號是“H”時，選擇第三個第一層列記憶體區塊輸出信號；及當第四個第二層列記憶體區塊操作控制信號是“H”時，選擇第四個第一層列記憶體區塊輸出信號：並且使第一到第四個第一層列記憶體區塊輸出信號分別第一到第四個第二層列記憶體讀取資料信號。在此例中，第一到第四個第二層列記憶體區塊讀取資料信號的時序圖是圖7中的第十七信號717。

需注意的是，在第一個第一層列記憶體區塊操作控制信號是“H”的週期中，所有第二到第四個第一層列記憶體區塊輸入信號係為“L”。第二到第四個第一層列記憶體區塊502到504中的記憶體區塊輸入信號之電位等同於圖3中的記憶體區塊等待週期172之電位。也就是說，第二到第四個第一層列記憶體區塊502到504中的功率消耗等於等待週期中的功率消耗。以類似的方式，在第二個第一層列記憶體區塊操作控制信號是“H”的週期中，所有第一、第三、及第四個第一層列記憶體區塊輸入信號都是“L”。第一、第三、及第四個第一層列記憶體區塊501,503,及504中的輸入信號之電位等同於圖3中的記憶體區塊等待週期172的電位。換言之，第一、第三、及第四個第一層列記憶體區塊501,503,及504中的功率消耗等於等待週期中的功率消耗。因此，在第二層列記憶體區塊500中，整個記憶體區塊的至少四分之三經常在等待狀態中，可明顯減少整個記憶體的功率消耗。

在圖6中，本實施例模式中的記憶體600包括第一到第四個第二層列記憶體區塊601到604、操作控制電路605、輸入信號控制電路606、及輸出信號控制電路607。此處，第一到第四個第二層列記憶體區塊601到604是圖5中的第二層列記憶體區塊500。換言之，本實施例模式的記憶體600包括複數個第二層列記憶體區塊500，其各個具有與記憶體600本身相同的區塊圖。

需注意的是，第一個第二層列記憶體區塊601的輸入信號線是圖6之第一個第二層列記憶體區塊輸入信號線613，它是圖5之第二層列記憶體區塊位址匯流排信號線511，第二層列記憶體區塊讀取控制信號線508，第二層列記憶體區塊寫入控制信號線509，及第二層列記憶體區塊寫入資料匯流排信號線510。再者，第一個第二層列記憶體區塊601的輸出信號線是圖6之第一個第二層列記憶體區塊輸出信號線617，它是圖5之第二層列記憶體區塊讀取資料匯流排信號線521。

以類似的方式，第二到第四個第二層列記憶體區塊602到604的輸入信號線是圖6之第二到第四個第二層列記憶體區塊輸入信號線614到616，它們各個是圖5之第二層列記憶體區塊位址匯流排信號線511，第二層列記憶體區塊讀取控制信號線508，第二層列記憶體區塊寫入控制信號線509，及第二層列記憶體區塊寫入資料匯流排信號線510。再者，第二到第四個第二層列記憶體區塊602到604的輸出信號線是圖6之第二到第四個第二層列記憶體區塊輸出信號線618，它們各個是圖5之第二層列記憶體區塊讀取資料匯流排信號線521。

在供應自包括第一到第四記憶體位址信號線的記憶體位址匯流排信號線611之第一到第六記憶體位址信號中，操作控制電路605具有從第五及第六記憶體位址信號產生欲供應至包括第一到第四記憶體區塊操作控制信號線之記憶體區塊操作控制匯流排信號線612的第一到第四記憶體區塊操作控制信號之功能。

例如，在第五記憶體位址信號和第六記憶體位址信號是“LL”的例子中，將欲讀取或寫入的記憶體胞格包括在第一個第二層列記憶體區塊601中。再者，以類似的方式，第五記憶體位址信號和第六記憶體位址信號分別是“LH”,“HL”,及“HH”的例子中，將欲讀取或寫入的記憶體胞格分別包括在第二個第二層列記憶體區塊602、第三個第二層列記憶體區塊603、及第四個第二層列記憶體區塊604中。

此處，在第五記憶體位址信號和第六記憶體位址信號的組合是“LL”,“LH”,“HL”,及“HH”之例子中，第一、第二、第三、及第四記憶體區塊操作控制信號分別是“H”，而其他記憶體區塊操作控制信號是“L”。例如，在第五記憶體位址信號和第六記憶體位址信號二者的電位都是“L”的例子中，第一記憶體區塊操作控制信號是“H”及第二到第四記憶體區塊操作控制信號的剩餘部分是“L”。

從分別供應自記憶體讀取控制信號線608、記憶體寫入控制信號線609、包括第一到第四記憶體寫入資料信號線的記憶體寫入資料匯流排信號線610、記憶體位址匯流排信號線611、及記憶體區塊操作控制匯流排信號線612之記憶體讀取控制信號、記憶體寫入控制信號、第一到第四記憶體寫入資料信號、第一和第二記憶體位址信號、及第一到第四個第二層列記憶體區塊操作控制信號，輸入信號控制電路606具有產生欲供應至第一到第四個第二層列記憶體區塊輸入信號線613到616的第一到第四個第二層列記憶體區塊輸入信號之功能。

例如，在第一記憶體區塊操作控制信號線是”H”的例子中，對應於記憶體讀取控制信號、記憶體寫入控制信號、第一到第四記憶體寫入資料信號、第一和第二記憶體位址信號的電位變成第一個第二層列記憶體區塊輸入信號。同時，第二、第三、及第四個第二層列記憶體區塊輸入信號係具有獨立於記憶體讀取控制信號、記憶體寫入控制信號、記憶體寫入資料信號、及記憶體位址信號的值之外的恆定值。再者，以類似的方式，例如，當第二記憶體區塊操作控制信號線是“H”時，對應於記憶體讀取控制信號、記憶體寫入控制信號、第一到第四記憶體寫入資料信號、和第一及第二記憶體位址信號的電位變成第二個第二層列記憶體區塊輸入信號；當第三記憶體區塊操作控制信號線是“H”時變成第三個第二層列記憶體區塊輸入信號；及當第四記憶體區塊操作控制信號線是“H”時變成第四個第二層列記憶體區塊輸入信號。同時，其他第二層列記憶體區塊輸入信號係具有獨立於記憶體讀取控制信號、記憶體寫入控制信號、記憶體寫入資料信號、及記憶體位址信號的值之外的恆定值。

從供應自第一到第四個第二層列記憶體區塊輸出信號線617到620的第一到第四個第二層列記憶體區塊輸出信號和供應自記憶體區塊操作控制匯流排信號線612的第一到第四記憶體區塊操作控制信號，輸出信號控制電路607具有產生欲供應至包括第一到第四記憶體讀取資料信號線之記憶體讀取資料匯流排信號線621的第一到第四記憶體讀取資料信號之功能。

例如，依據第一到第四記憶體區塊操作控制信號來選擇第一到第四個第二層列記憶體區塊輸出信號的其中之一，及透過緩衝器，區塊輸出信號被供應至記憶體讀取資料匯流排信號線621當作記憶體讀取資料信號。

圖8為有關本發明的實施例模式中之記憶體的輸入/輸出信號之時序圖。分別供應自圖6之記憶體位址匯流排信號線611、記憶體讀取控制信號線608、記憶體寫入控制信號線609、及記憶體寫入資料匯流排信號線610的第一到第六記憶體位址信號、記憶體讀取控制信號、記憶體寫入控制信號、及第一到第四記憶體寫入資料信號的時序圖分別是圖8中的第一到第四信號801到804。需注意的是，第一到第六記憶體位址信號的電位被連續標示以表示第一信號801。同樣地，第一到第四記憶體寫入資料信號的電位被連續標示以表示第四信號804。

此處，記憶體寫入控制信號是“H”的週期(即圖8中的第一週期818)是記憶體寫入週期。再者，記憶體讀取控制信號是“H”的週期(即圖8中的第三週期820)是記憶體讀取週期。另外，記憶體讀取控制信號和記憶體寫入控制信號都是“L”的週期(即圖8中的第二週期819)是記憶體等待週期。

在第五記憶體位址信號和第六記憶體位址信號是“LL”的例子中，第一記憶體區塊操作控制信號變成“H”，而第二、第三、及第四記憶體區塊操作控制信號變成“L”。以類似的方式，在第五記憶體位址信號和第六記憶體位址信號是“LH”,“HL”,及“HH”的例子中，第二、第三、及第四記憶體區塊操作控制信號分別變成“H”，而其他記憶體區塊操作控制信號變成“L”。因此，第一和第二記憶體區塊操作控制信號的時序圖變成像圖8之第五和第六信號805及806的時序圖一樣。需注意的是，雖然未在圖8中圖示第三和第四記憶體區塊操作控制信號的時序圖，但是它們經常是“L”。

此處，分別利用第一、第二、第三、及第四記憶體區塊操作控制信號，圖6之輸入信號控制電路606藉由完成有關記憶體讀取控制信號、記憶體寫入控制信號、第一到第四記憶體寫入資料信號、和第一及第二記憶體位址信號的邏輯AND操作來產生第一到第四個第二層列記憶體區塊輸入信號。也就是說，在第一記憶體區塊操作控制信號是“H”的週期中，記憶體讀取控制信號、記憶體寫入控制信號、第一到第四記憶體寫入資料信號、和第一及第二記憶體位址信號變成第一個第二層列記憶體區塊輸入信號，及所有第二到第四個第二層列記憶體區塊輸入信號變成“L”。

因此，第一個第二層列記憶體區塊601中的第一到第四個第二層列記憶體區塊位址信號之時序圖是圖8之第七信號807，第二層列記憶體區塊讀取控制信號的時序圖是圖8中的第八信號808，第二層列記憶體區塊寫入控制信號的時序圖是圖8中的第九信號809，及第一到第四個第二層列記憶體區塊寫入資料信號的時序圖是圖8中的第十信號810。

需注意的是，第一到第四個第二層列記憶體區塊位址信號的電位被連續標示以表示第七信號807。以類似方式，第一到第四個第二層列記憶體區塊寫入資料信號的電位被連續標示以表示第十信號810。在記憶體讀取週期期間讀取在記憶體寫入週期期間儲存於第一個第二層列記憶體區塊601中的資料。因此，第一個第二層列記憶體區塊讀取資料信號的時序圖是圖8中的第十一信號811。

以類似的方式，第二個第二層列記憶體區塊602中之第一到第四個第二層列記憶體區塊位址信號的時序圖是圖8中的第十二信號812，第二層列記憶體區塊讀取控制信號的時序圖是圖8中的第十三信號813，第二層列記憶體區塊寫入控制信號的時序圖是圖8中的第十四信號814，及第一到第四個第二層列記憶體區塊寫入資料信號的時序圖是圖8中的第十五信號815。

需注意的是，第一到第四個第二層列記憶體區塊位址信號的電位被連續標示以表示第十二信號812。以類似方式，第一到第四個第二層列記憶體區塊寫入資料信號的電位被連續標示以表示第十五信號815。需注意的是，在記憶體讀取週期期間讀取在記憶體寫入週期期間儲存在第二個第二層列記憶體區塊602中的資料。因此，第二個第二層列記憶體區塊讀取資料信號的時序圖是圖8中的第十六信號816。

此處，當第一記憶體區塊操作控制信號是“H”時，圖6中的輸出信號控制電路607選擇第一個第二層列記憶體區塊輸出信號；當第二記憶體區塊操作控制信號是“H”時，選擇第二個第二層列記憶體區塊輸出信號；當第三記憶體區塊操作控制信號是“H”時，選擇第三個第二層列記憶體區塊輸出信號；及當第四記憶體區塊操作控制信號是“H”時，選擇第四個第二層列記憶體區塊輸出信號：並且使第一到第四個第二層列記憶體區塊輸出信號分別為第一到第四記憶體讀取資料信號。在此例中，第一到第四記憶體讀取資料信號的時序圖是圖8中的第十七信號817。

需注意的是，在第一個第二層列記憶體區塊操作控制信號是“H”的週期中，所有第二到第四個第二層列記憶體區塊輸入信號係為“L”。因此，第二到第四個第二層列記憶體區塊602到604中的第二層列記憶體區塊輸入信號之電位等同於圖7中的記憶體區塊等待週期719之電位。也就是說，第二到第四個第二層列記憶體區塊602到604中的功率消耗等於等待週期中的功率消耗。同樣地，在第二個第二層列記憶體區塊操作控制信號是“H”的週期中，第一、第三、及第四個第二層列記憶體區塊輸入信號都是“L”。因此，第一、第三、及第四個第二層列記憶體區塊601,603,及604中的輸入信號之電位等同於第二層列記憶體區塊等待週期719的電位。也就是說，第一、第三、及第四個第二層列記憶體區塊601,603,及604中的功率消耗等於等待週期中的功率消耗。結果，整個記憶體600的至少四分之三經常在等待狀態中，可明顯減少整個記憶體的功率消耗。

另外，如上述，在各個第二層列記憶體區塊中，整個記憶體區塊的至少四分之三經常在等待狀態中。因此，整個記憶體600的至少十六分之十五經常在等待狀態中，如此可明顯減少整個記憶體的功率消耗。

藉由具有如上述的結構，只有包括欲讀取或寫入的記憶體胞格之記憶體區塊的輸入信號被改變，但不改變其他記憶體區塊的輸入信號。也就是說，除了包括記憶體胞格的記憶體區塊之外的記憶體區塊中之功率消耗是等待週期中的功率消耗。尤其是，在本實施例模式中的例子之情況中，能夠使整個記憶體的至少十六分之十五成為在類似於等待週期中的狀態之狀態。結果，可明顯減少整個記憶體的功率消耗。需注意的是，記憶體包括被對稱配置的記憶體區塊。因此，能夠縮短記憶體陣列中的寫入位元線或讀取位元線之導線長度；因此，在減少負荷電容的同時，可在讀取資料自/寫入資料至記憶體內之不同位址的記憶體胞格中使電流消耗變得均勻。

在本實施例中，參考圖9A到9D來說明安裝至本發明的半導體裝置之記憶體的例子。圖9A及9B分別為在安裝至本發明的半導體裝置之記憶體是SRAM(靜態RAM)時的記憶體胞格和列RW電路之例子圖。再者，圖9C及9D分別為在安裝至本發明的半導體裝置之記憶體是遮罩ROM時的記憶體胞格和列RW電路之例子圖。

首先，揭示本發明的記憶體包括圖9A的記憶體胞格和圖9B的列RW電路之例子。

在圖9A中，記憶體胞格包括字元信號線901、第一和第二位元信號線902及903、第一和第二交換電晶體904及905、和第一及第二反相器906及907。各個第一和第二交換電晶體904及905的閘電極電連接到字元信號線901。再者，第一和第二交換電晶體904及905的汲極電極分別電連接到第一和第二位元信號線902及903。第一反相器906的輸入終端、第二反相器907的輸出終端、及第一交換電晶體904的源極電極彼此電連接。第二反相器907的輸入終端、第一反相器906的輸出終端、及第二交換電晶體905的源極電極彼此電連接。鎖定器908包括第一和第二反相器906及907。

需注意的是，圖9A所示的記憶體胞格對應於圖2之各個第一到第十六記憶體胞格204到219。需注意的是，字元信號線901共同表示寫入字元信號線和讀取字元信號線二者。再者，讀取位元信號線和寫入位元信號線被同表示，和第一及第二位元信號線902及903是供應正信號和負信號的一對信號線。

在圖9B中，列RW電路包括第一及第二位元信號線902及903、感測放大器911、第一及第二電晶體912及913、反相器914、讀取控制信號線915、讀取資料信號線916、寫入控制信號線917、寫入資料信號線918、和反相寫入資料信號線919。

感測放大器911電連接到第一及第二位元信號線902及903、讀取控制信號線915、和讀取資料信號線916。第一級第二電晶體912及913的閘電極電連接到寫入控制信號線917，其汲極電極分別電連接到第一級第二位元信號線902及903，及其源極電極分別電連接到寫入資料信號線918及反相寫入資料信號線919。反相器914的輸入終端和輸出終端分別電連接到寫入資料信號線918及反相寫入資料信號線919。

圖9B所示的列RW電路對應於圖2之RW電路中的一列。需注意的是，讀取位元信號線和寫入位元信號線被共同表示，且第一及第二位元信號線902及903是供應正信號和負信號的一對信號線。

當讀取控制信號線915的電位是“H”時，感測放大器911操作，及具有從第一及第二位元信號之間的微小差異來偵測分別供應自第一位元信號線902及第二位元信號線903的各個第一位元信號及第二位元信號之電位的高速，和供應讀取資料信號到讀取資料信號線916之功能。再者，由反相器914將供應自寫入資料信號線918的寫入資料信號供應至反相寫入資料信號線919當作反相寫入資料信號。

接著，說明記憶體的操作。

說明記憶體的寫入操作。首先，供應至圖9B之寫入控制信號線917的寫入控制信號是“H”。接著，寫入資料信號係供應自寫入資料信號線918。此處，信號是“H”當作例子。此時，供應自反相寫入信號線919的反相寫入資料信號變成“L”。透過第一電晶體912將寫入資料信號供應至第一位元信號線902當作第一位元信號且變成“H”，及透過第二電晶體913將反相寫入資料信號供應至第二位元信號線903當作第二位元信號且變成“L”。

接著，供應至圖9A之字元信號線901的字元信號是“H”。此時，在鎖定器908中，輸入至第一反相器906和輸出自第二反相器907的是“H”，及輸出自第一反相器906和輸入至第二反相器907的是“L”，藉以完成寫入至記憶體胞格的資料。

接著，說明記憶體讀取操作。首先，供應至圖9B所示之寫入控制信號線917的寫入控制信號是“L”，及第一及第二位元信號線902及903的電位是在浮動狀態。接著，供應至字元信號線901的字元信號是“H”。此時，將保留在鎖定器908中的電位供應至第一及第二位元信號線902及903當作第一及第二位元信號。例如，在鎖定器908中，當將“H”的資料儲存於第一反相器906的輸入和第二反相器907的輸出，及將“L”的資料儲存於第一反相器906的輸出和第二反相器907的輸入時，第一及第二位元信號分別是“H”及“L”。此處，供應至讀取控制信號線915的讀取控制信號是“H”。此時，由感測放大器911將“H”供應至讀取資料信號線916當作讀取資料信號。即、資料被讀取。

接著，揭示本發明的記憶體包括圖9C的記憶體胞格和圖9D的列RW電路之例子。

在圖9C中，記憶體胞格包括字元信號線921、位元信號線922、及記憶體電晶體923。記憶體電晶體923的閘極電極電連接到字元信號線921。記憶體電晶體923的汲極電極電連接到位元信號線922。記憶體電晶體923的源極電極電連接到接地線。需注意的是，在圖9C中，圖示將資料“L”儲存在記憶體胞格中的例子。在儲存資料“H”的例子中，記憶體電晶體923的源極電極可在浮動狀態中。也就是說，依據記憶體電晶體923的源極電極是否電連接到接地線，以儲存資料“L”或資料“H”。

需注意的是，圖9C所示的記憶體胞格對應於圖2之各個第一到第十六記憶體胞格204到219。然而，因為記憶體胞格未具有寫入功能，所以沒有寫入字元信號線或寫入位元信號線。

在圖9D中，列RW電路包括位元信號線922、鎖定電路931、電晶體932、讀取資料信號線933、及讀取控制信號線934。

鎖定器931電連接到位元信號線922及讀取資料信號線933。電晶體932的閘極電極、源極電極、及汲極電極分別電連接到讀取控制信號線934、電源線、及位元信號線922。

需注意的是，圖9D所示的列RW電路對應於圖2之RW電路203中的一列。然而，因為列RW電路未具有寫入功能，所以沒有寫入資料信號線或寫入控制信號線。

接著，說明記憶體的操作。

首先，供應至圖9D所示之讀取控制信號線934的讀取控制信號是“L”。此時，從電晶體932將電位“H”供應至位元信號線922，及位元信號線922的電位變成“H”。再者，將“H”儲存於鎖定電路931中。另外，將“H”供應至讀取資料信號線933當作讀取資料信號。接著，讀取控制信號係成“H”。此時，由於鎖定電路931，所以位元信號線922的電位仍是“H”。再者，讀取資料信號仍是“H”。

然後，供應至圖9C所示的字元信號線921之字元信號係成“H”。此時，從記憶體電晶體923將“L”供應至位元信號線922當作位元信號。結果，將“L”儲存在鎖定電路931且讀取資料信號亦變成“L”。

此處需注意的是，圖示將資料“L”儲存於記憶體胞格中的例子。在將“H”儲存於記憶體胞格中的例子中，當供應至字元信號線921的字元信號是“H”時，記憶體電晶體923未具有驅動位元信號的能力。也就是說，“H”仍舊儲存在鎖定電路931中及讀取資料亦仍是“L”。換言之，資料被讀取。

[實施例2]

在本實施例中，將參考圖10說明安裝至本發明的半導體裝置之記憶體的配置例子。圖10為安裝至本發明的半導體裝置之記憶體包括四個記憶體區塊時的配置例子圖。

在圖10中，記憶體1000包括第一到第四記憶體區塊1001到1004、控制電路1005、記憶體輸入/輸出匯流排信號線1006、及第一到第四記憶體區塊輸入/輸出匯流排信號線1007到1010。此處，記憶體輸入/輸出匯流排信號線1006是共同表示記憶體1000的輸入信號線和輸出信號線之信號線。例如，它是共同表示圖1之記憶體100的記憶體讀取控制信號線108、記憶體寫入控制信號線109、記憶體寫入資料匯流排信號線110、記憶體位址匯流排信號線111、及記憶體讀取資料匯流排信號線121之信號線。再者，第一到第四記憶體區塊輸入/輸出匯流排信號線1007到1010各個是共同表示各個第一到第四記憶體區塊1001到1004的輸入信號線和輸出信號線之信號線。例如，各個信號線共同表示圖1之記憶體100的第一到第四記憶體區塊輸入信號線113到116和第一到第四記憶體區塊輸出信號線117到120。

控制電路1005是共同表示除了記憶體區塊之外的電路之電路。例如，在圖1之記憶體100中，其為共同表示操作控制電路105、輸入信號控制電路106、及輸出信號控制電路107的電路。

在圖10中，關於垂直軸，第二記憶體區塊1002被置放成軸對稱於第一記憶體區塊1001。再者，關於水平軸，第三記憶體區塊1003被置放成軸對稱於第一記憶體區塊1001。另外，第四記憶體區塊1004被置放成點對稱於第一記憶體區塊1001。

因此，藉由放置第一到第四記憶體區塊1001到1004，使第一到第四記憶體區塊輸入/輸出匯流排信號線1007到1010能夠具有幾乎相等的長度。也就是說，可使各個記憶體區塊輸入/輸出匯流排信號線所負荷的電容幾乎彼此相等。因此，當完成有關各個記憶體區塊的資料讀取和資料寫入時，能夠使充電和放電各個記憶體區塊輸入/輸出匯流排信號線中的功率消耗能夠幾乎彼此相等。

在設計安裝有記憶體的半導體裝置時，需要進行電源分配及應用熱散逸對策。也就是說，在功率消耗依據欲讀取或寫入的記憶體胞格之實體位址而有所不同的例子中，設計成本會增加。同時，在安裝有本實施例的記憶體之半導體裝置中，卻無須依賴記憶體胞格的實體位址就可減少功率消耗。

需注意的是，本實施例的記憶體可具有階層式結構。也就是說，圖10之各個第一到第四記憶體區塊1001到1004可以是包括複數個第一層列記憶體區塊的第二層列記憶體區塊。在此例中，第一到第四個第一層列記憶體區塊係可以類似於圖10之記憶體1000中的第一到第四記憶體區塊1001到1004之方式配置。

再者，通常，記憶體可具有n(n2)層列。也就是說，記憶體可包括第n層列記憶體區塊，及第m(2mn)層列記憶體區塊可包括第(m－1)層列記憶體區塊。在此例中，就第m層列記憶體區塊而言，第一到第四個第(m－1)層列記憶體區塊係可以類似於圖10之記憶體1000中的第一到第四記憶體區塊1001到1004之方式配置。

需注意的是，當層列的數目增加時，藉由對稱式配置記憶體區塊，不必依賴欲讀取或寫入的記憶體胞格之實體位址就可使整個記憶體的功率消耗接近均勻。

[實施例3]

本發明的記憶體可被用於配備有記憶體的各種領域之電子設備。也就是說，本發明包括配備有記憶體的電子設備。例如，諸如視頻相機或數相機等相機；凸眼型顯示器(頭安裝型顯示器)；導航系統；聲音再生系統(汽車聲頻系統、聲頻組件等)；電腦；遊戲機；可攜式資訊終端(行動電腦、可攜式電話、可攜式遊戲機、電子書等)配備有記錄媒體之影像再生裝置(尤其是，可再生諸如DVD等記錄媒體等及配備有能夠顯示影像的顯示器之裝置)等等能夠被指定當作應用本發明的記憶體之電子設備。圖11A到11E圖示此種電子設備的特定例子。

圖11A及11B圖示數位相機。圖11B為圖11A的相機之後視圖。此數位相機包括外殼2111、顯示部位2112、透鏡2113、操作鍵2114、快門開關按鈕2115。數位相機亦包括可取出的非揮發性記憶體2116、將此數位相機所拍攝的資料儲存於記憶體2116。本發明的記憶體可被應用到非揮發性記憶體2116。

再者，圖11C圖式可攜式電話，其為可攜式資訊終端的典型例子。此可攜式電話包括外殼2121、顯示部位2122、操作鍵2123等。再者，可攜式電話包括可取出的非揮發性記憶體2125，可將諸如可攜式電話的電話號碼、影像、音樂資料等資料儲存於記憶體2125且再生。可將本發明的記憶體應用到記憶體2125。

另外，圖11D圖式數位播放器，其為聲音再生裝置的典型例子。圖11D所示的數位播放器包括主體2130、顯示部位2131、記憶體部位2132、操作部位2133、耳機2134等。需注意的是，可以頭戴式耳機或無線耳機取代耳機2134。本發明的記憶體可被用於記憶體部位2132。例如，藉由使用具有儲存容量20到200十億位元組(GB)的高容量之記憶體操作該操作部位2133，可記錄和再生影像或聲頻(音樂)。需注意的是，可藉由在黑色背景上顯示白色字體以抑制顯示部位2131的功率消耗。此對可攜式聲頻裝置特別有用。再者，記憶體部位2132可以是能夠取出的類型。

圖11E圖式電子書(又稱作電子紙)。此電子書包括主體211、顯示部位2142、操作鍵2143、及記憶體部位2144。再者，可將數據機併入主體2141內，或電子書可被形成能夠以無線傳輸和接收資料。就記憶體部位2144而言，可使用利用本發明所形成之非揮發性半導體儲存裝置。例如，藉由使用具有儲存容量20到200十億位元組(GB)的高容量之NAND型非揮發性記憶體操作該操作鍵2143，可記錄和再生影像或聲頻(音樂)。需注意的是，記憶體部位2144可以是能夠取出的類型。

如上述，本發明的應用範圍極廣泛，及本發明可被用於包括記憶體之各種領域的電子設備。因為本發明的記憶體是高容量且具有低功率消耗，所以能夠攜帶大量的資料在諸如圖11A到11E所示者等蓄電池驅動型電子設備中，而不影響蓄電池的驅動時間。

[實施例4]

在本實施例中，參考圖12A到14B說明形成靜態RAM(SRAM)是包括在本發明的半導體裝置中之一組件的靜態RAM(SRAM)之例子。

圖12A所示的半導體層1510及1511係使用矽或包括矽的結晶半導體當作組件形成較佳。例如，應用由雷射退火結晶化矽膜所獲得的多晶矽等。另一選擇是，可應用展現半導體特性的金屬氧化物半導體、非晶矽、或有機半導體。

在任一例子中，將先行形成的半導體層形成在具有絕緣表面的基板之整個表面上或其一部分(具有比被設定當作電晶體的半導體區之區域面積大的區域)。然後，藉由照相微影技術將遮罩圖型形成在半導體層上。藉由利用遮罩圖型將半導體層經過蝕刻處理，形成各個包括TFT的源極區、汲極區、及通道形成區之島型的半導體層1510及1511。考量規劃的適當性以決定半導體層1510及1511的形狀。

用以形成圖12A之半導體層1510及1511的光罩具有圖12B所示的遮罩圖型1520。此遮罩圖型1520視照相微影步驟所使用的抗蝕劑是否是正電型或負電型而有所不同。在使用正電型抗蝕劑的例子中，圖12B所示的遮罩圖型1520被形成當作遮光部位。遮罩圖型1520具有去除頂點A之多角形狀。再者，彎曲部位B具有彎曲形狀，使得其角部位不具有右角。在此光罩圖型中例如，在圖型的角部位中去除10μm或更小的一側之右三角形。

將圖12B所示的遮罩圖型1520之形狀反射在圖12A所示的半導體層1510及1511上。在那時，雖然類似於遮罩圖型1520的形狀之形狀被移轉，但是所移轉的形狀可以是具有比遮罩圖型1520的角部位較圓之角部位的形狀。換言之，由於圓形部位，形狀可以是比遮罩圖型1520的形狀更平滑的圖型形狀。

在半導體層1510及1511上，形成至少局部包括氧化矽或氮化矽的絕緣層。用以形成此絕緣層的一目的係形成閘極絕緣層。然後，如圖13A所示，閘極導線1612,1613,及1614被形成為局部重疊半導體層。閘極導線1612被形成對應於半導體層1510，閘極導線1613被形成對應於半導體層1510及1511，及閘極導線1614被形成對應於半導體層1510及1511。閘極導線係藉由形成具有高導電率的金屬層或半導體層、然後藉由照相微影技術將其塑形於絕緣層上所形成。

用以形成此閘極導線的光罩具有如圖13B所示的遮罩圖型1621。自此遮罩圖型1621的角部位去除具有10μm或更小的一側之右三角形或具有包括是導線寬度的1/5到1/2之長度的一側之三角形。將圖13B所示的遮罩圖型1621之形狀反射在圖13A所示的閘極導線1612,1613,及1614。在那時，雖然類似於遮罩圖型1621的形狀之形狀可被移轉，但是所移轉的形狀可以是具有比遮罩圖型1621的角部位較圓之角部位的形狀。換言之，由於圓形部位，形狀可以是比遮罩圖型1621的形狀更平滑的圖型形狀。也就是說，將各個閘極導線1612,1613,及1614的角部位磨圓，使得去除導線寬度的1/5到1/2。因此，即使產生此種細微粉末，由於抑制當利用電漿執行乾蝕刻時因為不正常放電所導致的細微粉末之產生的凸面部位，及當執行清洗時洗掉容易聚集在角落的細微粉末之凹面部位，能夠實現巨大的產量提升。

中間層絕緣層是在閘極導線1612,1613,及1614之後所形成的一層。中間層絕緣層係使用諸如氧化矽等無機絕緣材料，或使用聚亞醯胺、丙烯酸樹脂的有機絕緣材料等所形成。在此中間層絕緣層和閘極導線1612,1613,及1614之間，可設置氮化矽、氧氮化矽等的絕緣層。再者，亦可將氮化矽、氧氮化矽等的絕緣層設置在中間層絕緣層上。此絕緣層可防止由於諸如對TFT不好的外生金屬離子或濕氣等雜質所導致之半導體層或閘極絕緣層的污染。

在中間層絕緣層中，將開口部位形成在預定位置。例如，將開口部位設置成對應於在下層的閘極導線或半導體層。使用照相微影技術所形成的遮罩圖型及藉由蝕刻處理將由單層金屬或金屬化合物或其複數層所形成的導線層形成具有規定的圖型。然後，如圖14A所示，導線1715到1720被形成局部重疊半導體層。導線連結特定元件。導線不以直線連結特定元件，因為規劃的限制所以具有彎曲部位。再者，導線寬度在接點部位或在另外區域中改變。在接點區中，在接觸孔如導線寬度一般大或較大時，導線寬度改變成比接點部位寬。

用以形成這些導線1715到1720的光罩具有如圖14B所示的遮罩圖型1722。也在此例中，從各個導線的角部位去除具有包括導線寬度的1/5到1/2之長度的一側之三角形或具有10μm或更小的一側之右三角形，使得角部位具有圓形圖型。將角部位磨圓，使得導線寬度的1/5到1/2被去除。由於此種導線，即使產生此種細微粉末，由於抑制當利用電漿執行乾蝕刻時因為不正常放電所導致的細微粉末之產生的凸面部位，及當執行清洗時洗掉容易聚集在角落的細微粉末之凹面部位，能夠實現巨大的產量提升。藉由變圓的導線之角部位，它們可更容易傳導電力。另外，利用複數平行導線，非常容易清洗掉灰塵。

在圖14A中，形成n通道薄膜電晶體1721到1724和p通道薄膜電晶體1725及1726。n通道薄膜電晶體1723及p通道薄膜電晶體1725形成反相器，及n通道薄膜電晶體1724及p通道薄膜電晶體1726亦形成反相器。包括這六個薄膜電晶體的電路形成SRAM。在這些薄膜電晶體上面的一層中，可形成氮化矽、氧化矽等的絕緣層。

利用諸如上述等結構，能夠以低成本設置重量較輕之具有低功率消耗的高性能半導體元件。

[實施例5]

在此實施例中，參考圖15至16E說明形成本發明的半導體裝置之電晶體。

形成本發明的半導體裝置之電晶體可包括取代形成在單晶矽基板上的MOS電晶體之薄膜電晶體(TFT)。圖15為形成此種電路的薄膜電晶體之橫剖面結構圖。在圖15中，圖示n通道薄膜電晶體1821、n通道薄膜電晶體1822、電容器1824、電阻器1825、及p通道薄膜電晶體1823。各個薄膜電晶體包括半導體層1805、絕緣層1808、及閘極電極1809。閘極電極1809係由第一導電層1803和第二導電層1802的疊層結構所形成。再者，圖16A至16E分別為亦可參考之圖15所示的n通道薄膜電晶體1821、n通道薄膜電晶體1822、電容器1824、電阻器1825、及p通道薄膜電晶體1823之俯視圖。

在圖15之n通道薄膜電晶體1821中，雜質區1807係形成在半導體層1805中的閘極電極兩側。雜質區1807亦被稱作低濃度汲極(LDD)且以低於被形成當作形成與導線1804接觸的接點之汲極區或源極區之雜質區1806的雜質濃度低之濃度來摻雜。在n通道薄膜電晶體1821的例子中，將磷等添加到雜質區1806及雜質區1807當作給予n型的雜質。LDD被形成當作抑制熱電子下降或短通道效應之機構。

如圖16A所示，在n通道薄膜電晶體1821的閘極電極1809中，第一導電層1803被形成以擴展經過第二導電層1802的兩側。在此時，第一導電層1803的膜厚度薄於第二導電層的膜厚度。第一導電層1803的厚度是能夠通過已以10到100 kV的電場加速之離子種的厚度。雜質區1807被形成重疊閘極電極1809的第一導電層1803。換言之，形成與閘極電極1908重疊的LDD區。在此結構中，藉由利用第二導電層1802當作遮罩且經由第一導電層1803來添加給予一導電型的雜質至半導體層1805，而以自我校直的方式形成雜質區1807。也就是說，以自我校直的方式形成重疊閘極電極的LDD。

將具有LDD在兩側的薄膜電晶體應用到整流TFT，該整流TFT係用於形成邏輯電路所使用的傳輸閘極(亦稱作類比開關)之薄膜電晶體或電源電路。將LDD設置在此種TFT的閘極電極之兩側上較佳，因為正和負電壓二者被施加到源極電極或汲極電極。

再者，在使用第二導電層1802形成閘極導線之例子中，第一導電層1803可被圖型化成第一導電層1803的一側與第二導電層1802的一側校直，及第一導電層1803的另一側與第二導電層1802的另一側校直。結果，可形成精巧的閘極導線。再者，不必以自我校準的方式形成重疊閘極電極的LDD。

在圖15的n通道薄膜電晶體1822中，以低於雜質區1806的雜質濃度之濃度所摻雜的雜質區1807被形成在半導體層1805中的閘極電極之一側上。如圖16B所示，在n通道薄膜電晶體1822的閘極電極1809中，第一導電層1803被形成以擴展經過第二導電層1802的一側。同樣地，在此時，也藉由利用第二導電層1802當作遮罩且經由第一導電層1803來添加給予一導電型的雜質，而以自我校直的方式形成LDD。

具有一LDD在一側上之薄膜電晶體可被應用於源極電極和汲極電極之間只施加負電壓或正電壓的薄膜電晶體。尤其是，可應用於形成諸如反相電路、NAND電路、NOR電路、或鎖定電路等邏輯閘極之薄膜電晶體；或形成諸如感測放大器、恆壓產生電路、或VCO等類比電路之薄膜電晶體。

在圖15中，電容器1824係藉由夾置絕緣層1808與第一導電層1803和半導體層1805所形成。用以形成電容器1824之半導體層1805包括雜質區1810及1811。在與第一導電層1803重疊之位置，將雜質區1811被形成在半導體層1805中。雜質區1810形成與導線1804接觸的接點。雜質區1811係可藉由經由第一導電層1803添加給予一導電型的雜質加以形成；因此，可使雜質區1810及1811的雜質濃度相同或不同。在任一例子中，因為電容器1824中的半導體層1805充作電極，所以藉由添加給予一導電型的雜質來降低半導體層1805的電阻較佳。另外，第一導電型1803可藉由利用第二導電層1802當作如圖16C所示的輔助電極以充分充作電極。在此方式中，藉由形成組合第一導電層1803和第二導電層1802的複合電極結構，可以自我校直的方式形成電容器1824。

電容器被使用當作包括在無線晶片的功率電路中之儲存電容器或包括在稍後實施例6將所說明的諧振電路中之諧振電容器。尤其是，因為兩終端之間施加正和負電壓二者，所以不管電容器的兩終端之間的電壓是正或負，諧振電容器都需要充作電容器。

在圖16D中，電阻器1825係由第一導電層1803所形成。因為第一導電層1803被形成有大約30到150 nm的厚度，所以電阻器係可藉由適當設定第一導電層1803的寬度和長度加以形成。

電阻器被用於包括在稍後實施例6中將說明的無線晶片之調變/解調變電路中的電阻負荷。再者，電阻器亦可被使用當作由VCO等控制電流時的負荷。電阻器係可由包含高濃度的雜質元素之半導體層或薄金屬層所形成。既然與電阻值係視膜厚度、膜品質、雜質濃度、活化率等而定的半導體層相反，金屬層係由諸如膜厚度和膜品質等幾個參數所決定，所以因為電阻器中的變化小，故金屬層較佳。

在圖16E中，p通道薄膜電晶體1823包括半導體層1805中的雜質區1812。雜質區1812形成源極區和汲極區，其形成與導線1804的接點。閘極電極1809的結構是第一導電層1803和第二導電層1802重疊的結構。p通道薄膜電晶體1823具有未設置LDD的單一汲極結構。當形成p通道薄膜電晶體1823時，將硼等添加至雜質區1812當作給予p型的雜質。另一選擇是，藉由添加磷到雜質區1812，形成具有單一汲極結構的n通道薄膜電晶體。

藉由具有微波激勵、小於或等於2 eV的電子溫度、小於或等於5 eV的離子能量、及1×10¹¹ 到1×10¹³ cm³ 範圍中的電子密度之高密度電漿處理，可氧化或氮化半導體層1805和充作閘極絕緣層之絕緣層1808的其中之一或二者。此時，藉由利用被設定在300到450℃的基板，處理氧大氣(如、O₂ ,N₂ O等)或氮大氣(如、N₂ ,NH₃ 等)中的層，可降低半導體層1805和充作閘極絕緣層的絕緣層1808之間的介面缺陷程度。藉由對充作閘極絕緣層的絕緣層1808執行此種處理，可使充作閘極絕緣層的絕緣層1808濃密。也就是說，可抑制不良電荷的產生，如此可抑制電晶體的臨界電壓之波動。此外，在利用小於或等於3 V的電壓驅動電晶體時，由上述電漿處理所氧化或氮化之絕緣層可被使用當作充作閘極絕緣層的絕緣層1808。同時，在利用大於或等於3 V的電壓驅動電晶體時，藉由組合由上述電漿處理形成在半導體層1805的表面上之絕緣層與由CVD(電漿CVD或熱CVD)所澱積之絕緣層可形成充作閘極絕緣層的絕緣層1808。同樣地，此種絕緣層亦可被利用當作電容器1824的介電層。在此時，由電漿處理所形成的絕緣層是具有厚度1到10 nm之濃密的膜；因此，可形成具有高容量的電容器。

如參考圖15至16E所說明一般，可藉由組合具有各種厚度的導電層來形成具有各種結構的元件。可藉由使用具有由半傳輸膜和具有減少光強度的功能之輔助圖型或衍射光柵圖型的光掩模或光罩來形成只有形成第一導電層的區域和形成第一導電層和第二導電層二者的區域。也就是說，在照相微影處理中將光致抗蝕劑暴露至光線時，藉由控制光罩可傳輸的光量可改變欲顯影的抗蝕掩模之厚度。在此時，藉由設置具有解析限制或小於該解析限制的隙縫之光掩模或光罩可形成具有上述複雜形狀的抗蝕劑。另外，可藉由在顯影後以200℃烘烤來改變由光致抗蝕劑所形成的光罩圖型。

藉由使用具有由半傳輸膜和具有減少光強度的功能之輔助圖型或衍射光柵圖型的光掩模或光罩，可連續形成堆疊第一導電層和第二導電層之區域和只有形成第一導電層之區域。如圖16A所示，可選擇性地將只有形成第一導電層的區域形成在半導體層上。鑑於此種區域在半導體層上是有效的，在其他區域(連接到閘極電極的導線區)並不需要。利用此種光掩模或光罩，在導線部位未形成只有第一導電層的區域；因此，可大幅增加導線的密度。

在圖15至16E中，使用諸如鎢(W)、鉻(Cr)、鉭(Ta)、氮化鉭(TaN)、或鉬(Mo)等高熔點金屬，或包含此種金屬當作主成分的合金或化合物，以30至50 nm的厚度形成第一導電層，而使用諸如鎢(W)、鉻(Cr)、鉭(Ta)、氮化鉭(TaN)、或鉬(Mo)等高熔點金屬，或包含此種金屬當作主成分的合金或化合物，以300到600 nm的厚度形成第二導電層。例如，利用不同的導電材料形成第一導電層和第二導電層，使得可在稍後即將執行的蝕刻處理中改變各個導電層的蝕刻率。例如，TaN可被用於第一導電層，而鎢膜可被用於第二導電層。

本實施例顯示出使用具有由半傳輸膜和具有減少光強度的功能之輔助圖型或衍射光柵圖型的光掩模或光罩，可經由相同的圖型化處理同時形成各個具有不同電極結構的電晶體、電容器、電阻器。因此，在不增加製造步驟數目之下，可根據電路所需的特性來整合和形成具有不同模式的元件。

藉由形成具有諸如上述的薄膜電晶體之半導體裝置，可以較低成本設置重量較輕之具有低功率消耗的高性能無線晶片。

[實施例6]

近年來，超精巧的IC晶片和無線通訊用的天線之組合的精巧半導體裝置(下面稱作無線晶片)已得到許多矚目。藉由使用無線通訊裝置(下面稱作讀取器/書寫器)來傳送和接收通訊信號(操作磁場)可將資料寫入無線晶片或從無線晶片讀取。

以配送工廠的商品管理當例子來作為無線晶片的應用領域。雖然通常廣泛使用利用條碼的商品管理，但是因為條碼的資料是以光學讀取的，所以當具有中斷物體就無法讀取資料。同時，因為無線晶片以無線讀取資料，所以即使具有中斷物體仍可讀取資料。結果，可實現降低商品管理的成本降低和提高效率。此外，無線晶片可廣泛應用於例如火車票、飛機票、及自動裝置重設。

當無線晶片的應用範圍擴展時，具有更尖端功能的無線晶片之需求更形增加。例如，藉由加密已傳輸/已接收的資料，能夠防止資料被洩漏至第三方。就此目的而言，有執行使用硬體、使用軟體、及使用硬體和軟體二者來編碼/解碼處理之方法。在使用硬體的處理之方法中，算術電路是編碼/解碼專屬的電路。在使用軟體的處理之方法中，算術電路包括CPU(中央處理單元)和大規模記憶體，及CPU執行編碼/解碼程式。在使用硬體和軟體二者的處理之方法中，算術電路包括編碼/解碼專屬電路、CPU、及記憶體；專屬電路執行部分的編碼/解碼算術處理，及CPU執行除了算術處理之外的程式。然而，在任一例子中，無線晶片係設置有高容量記憶體。藉由應用本發明，即使提高記憶體的容量仍可避免功率消耗增加。

在本實施例中，參考圖17至19說明具有密碼處理功能的無線晶片來當作根據本發明的半導體裝置之例子。圖、17為無線晶片的方塊圖，圖18為無線晶片的規劃圖，及圖19為無線晶片的橫剖面圖。

首先，參考圖17說明無線晶片的方塊結構。在圖17中，無線晶片2601包括具有CPU 2602、ROM 2603、RAM 2604、及控制器2605之算術電路2606；及包括天線2607、諧振電路2608、電源電路2609、重設電路2610、時脈產生電路2611、解調變電路2612、調變電路2613、及電源管理電路2614之類比部位2615。控制器2605包括CPU介面(CPUIF)2616、控制暫存器2617、碼析取電路2618、及編碼電路2619。需注意的是，雖然在圖17中，為了簡化說明將通訊信號圖示成分成接收信號2620和傳輸信號2621，但是它們實際上彼此重疊並且在無線晶片2601和讀取器/書寫器之間同時被傳輸和接收。在由天線2607和諧振電路2608接收該接收信號2620之後，由解調變電路2612解調變接收信號2620。再者，在由調變電路2613調變傳輸信號2621之後，從天線2607傳輸該傳輸信號2621。

在圖17中，當無線晶片2601被置放於通訊信號所產生的磁場內部時，由天線2607和諧振電路2608產生感應電動勢。由電源電路2609中的電容器保留感應電動勢，另外，由電容器穩定化電位，及感應電動勢被供應至無線晶片2601的各個電路當作電源電壓。重設電路2610產生用於整個無線晶片2601的原始重設信號。例如，重設電路產生由於延遲使電源電壓上升之後的信號當作重設信號。時脈產生電路2611改變時脈信號的頻率和作用比以回應電源管理電路2614所產生的控制信號。解調變電路2612偵測ASK系統的已接收信號2620之振幅變化當作“0”或“1”的已接收資料2622。解調變電路2612例如是低通濾波器。另外，調變電路2613藉由改變ASK系統的已傳輸信號2621之振幅以傳輸已傳輸資料。另外，在已傳輸資料2623是“0”時，諧振電路2608的諧振點被改變，藉以改變通訊信號的振幅。電源管理電路2614監視從電源電路2609供應至算術電路2606的電源電壓，或算術電路2606中的功率消耗，藉以產生控制信號以改變時脈產生電路2611中之時脈信號的頻率和作用比。

說明本實施例的無線晶片之操作。首先，無線晶片2601從傳輸自讀取器/書寫器的已接收信號2620接收到包括密碼正文資料的信號2622。在解調變電路2612解調變已接收信號2620之後，由密碼析取電路2618將已接收信號2620分成控制命令、密碼正文資料等，然後儲存於控制暫存器2617。此處，控制命令是用以指定無線晶片2601的回應之資料。例如，指定特有ID號碼、操作停止等的傳輸。此處，假設接收到用於解碼的控制命令。

接著，在算術電路2606中，CPU 2602根據儲存在ROM 2603中的解碼程式，使用事先儲存在ROM 2603中的專用鍵值2624將密碼正文解碼。將已解碼的密碼正文(經解碼正文2623)儲存於控制暫存器2617中。在那時，RAM 2604被使用當作資料儲存區。需注意的是，CPU 2602根據CPU 2602需要的位址來存取ROM 2603、RAM 2604、及控制暫存器2617。

最後，在編碼電路2619中，從已解碼正文產生且由調變電路2613調變已傳輸資料2623，及將已傳輸信號2621傳從天線2607傳輸至讀取器/書寫器。

需注意的是，在本實施例中，已說明算術電路包括CPU和大規模記憶體及由CPU執行程式之系統的使用軟體的方法當作算術方法；然而，可根據目的選擇算術方法，且依據該方法可形成算術電路。例如，具有使用硬體之方法和使用硬體和軟體之方法當作另一算術方法。在使用硬體的處理之方法中，算術電路可以是專屬電路。在使用硬體和軟體二者的處理之方法中，算術電路可包括專屬電路、CPU、及記憶體；專屬電路執行一部分算術處理，及CPU執行除了算術處理之外的程式。

接著，將參考圖18說明無線晶片的規劃組配。需注意的是，在圖18中，對應於圖17所示的組件之組件係由相同的參考號碼加以標示，所以省略其說明。

在圖18中，FPC墊片2707是用於裝附FPC(撓性印刷電路)至無線晶片2601之電極墊片群，及天線凸塊2708是用於裝附天線(未圖示)之電極墊片。需注意的是，當裝附天線時，可能施加過大的壓力至天線凸塊2708。因此，用以形成諸如電阻器等電路的組件不置放於天線凸塊2708下方較理想。

當用於故障分析時FPC墊片2707特別有效。在無線晶片中，因為由通訊信號獲得電源電壓，所以例如當在天線或電源電路中產生缺陷時，算術電路不完全操作。因此，故障分析非常困難。然而，當透過FPC墊片2707從FPC供應電源電壓至無線晶片2601且輸入任意電信號以取代供應自天線的電信號時，可操作算術電路。因此，能夠有效完成故障分析。

此外，置放FPC墊片2707對能夠更加有效地完成使用探測器的量測。尤其是，在FPC墊片2707中，當根據探測器針頭的間距置放電極墊片時，能夠使用探測器的量測。藉由使用探測器，可在故障分析時去除裝附FPC的步驟數目。另外，即使在複數無線晶片形成在基板上的狀態中仍能夠執行量測；如此，將亦可去除分成個別晶片的步驟數目。另外，在大量生產中，可緊接在裝附天線步驟之前完成無線晶片的品質檢測。如此，可在處理流程的早期階段篩選出故障品，如此能夠降低生產成本。

利用上述組配，即使在半導體裝置的電源電壓變化且延遲發生在傳播時脈信號中時，仍可穩定地操作算術電路。因此，能夠設置具有高性能算術電路之可靠性高的半導體裝置。另外，在從通訊信號由感應電動勢供應電源電壓且由ASK系統傳輸/接收通訊信號之無線晶片中，即使當通訊信號不穩定或電源電壓不穩定時，仍可穩定地操作同步電路。因此，可藉由穩定的結構設置配備有大規模算術電路之可靠性高的無線晶片。

尤其是，當使用薄膜電晶體製造本發明的半導體裝置時，可大幅降低製造成本，該薄膜電晶體具有形成在具有諸如玻璃基板、石英基板、或塑膠基板等具有絕緣表面的大基板上之當作主動層的半導體薄膜。此外，尤其是在使用具有機械撓性的塑膠基板時，除了降低製造成本之外，還可以各種形式處理本發明中的完全半導體裝置。再者，本發明的半導體裝置係使用SOI基板所形成。

圖19圖示此種無線晶片的橫剖面圖。首先，如實施例5所說明一般(參考圖15)，完成直到形成導線1804為止的步驟。絕緣層1853被形成覆蓋導線1804。無機材料或有機材料可被用於絕緣層1853。氧化矽或氮化矽可被使用當作無機材料。聚亞醯胺、丙烯酸、聚醯胺、胺基化合物、苯環丁烯、矽氧烷、聚矽氧烷、或抗蝕劑可被使用當作有機材料。矽氧烷係由矽(Si)和氧(O)的結合所形成之骨架所組成，其中包含至少氫族(如、烷基、芳香碳氫化合物)的有機族被包括當作取代基。另一選擇是，包含至少氫的氟族及有機族可被使用當作取代基。以具有矽(Si)和氮(N)的結合當作起始材料之聚合物材料來形成聚矽氧烷。

在連接區1850中，開口部位形成在絕緣層1853中，使得露出與導線1804同時形成之導線1851。在開口部位中，頂端是圓形而側邊是錐形的較佳。如此，可防止之後所形成的圖型之破裂。

在開口部位中，形成連接導線1852。連接導線1852係可由從鋁(Al)、鈦(Ti)、鉬(Mo)、鎢(W)、或矽(Si)的元素所製成之膜，或使用上述元素的合金膜所形成。此外，可使用2%到20%之諸如銦錫氧化物(ITO)、包含氧化矽的銦錫氧化物、或包含氧化鋅的銦錫氧化物等光傳輸材料。因此，連接導線1852被設置成未與諸如n通道薄膜電晶體1821、n通道薄膜電晶體1822、電容器元件1824、電阻器182及p通道薄膜電晶體1823等區域重疊。如此，避免形成不必要的寄生電容。

絕緣層1854被形成覆蓋絕緣層1853和連接導線1852。可利用與絕緣層1853類似的方式形成絕緣層1854。

在絕緣層1854中形成開口部位以露出設置在絕緣層1853上的連接導線1852。在開口部位中，設置包含導電微粒1855的各向異性導體1856，及包括導電層1857的FPC(撓性印刷電路)1858被連接至此。以此方式，可製造有關本發明的無線晶片。

需注意的是，可在無線電法下使用具有對應於目標頻率的形狀和尺寸之天線當作天線。所傳輸和接收的信號之頻率是125 kHz,13.56 MHz,915 MHz,2.45 GHz等，各個係由ISO等標準化。尤其是，可使用雙極天線、貼片天線、迴路天線、Yagi天線等。稍後說明連接到無線晶片的天線之形狀。

圖20A為連接外部天線1602的無線晶片1601圖。在圖20A中，無線晶片1601被設置在中央部位，及天線1602被連接至無線晶片1601的連接終端。天線1602彎曲成矩形以確保天線的長度。

圖20B為外部天線1603設置在無線晶片1601的一側上之連接終端上的模式圖。天線1603被彎曲成矩形以確保天線的長度。

圖20C為彎曲成矩形的外部天線1604設置在無線晶片1601的一側上之模式圖。

圖20D為無線晶片1601被裝附有直線型外部天線1605在一側端上和另一側端上之模式圖。

根據結構或極化波、或無線晶片的使用來選擇天線的形狀。尤其是，若雙極天線被使用當作天線，則天線可以是折疊式雙極天線。若迴路天線被使用當作天線，則天線可以是圓形迴路天線或方形迴路天線。若貼片天線被使用當作天線，則天線可以是圓形貼片天線或方形貼片天線。

若使用貼片天線，則天線使用諸如陶瓷等介電材料較佳。藉由增加用於貼片天線的基板之介電材料的介電常數可微型化天線。此外，貼片天線具有高的機械強度，因此可重複使用。

貼片天線的介電材料可由陶瓷、有機樹脂、陶瓷和有機樹脂的混合物等形成。陶瓷典型上以氧化鋁、玻璃、鎂橄欖石等為代表。另外，複數種陶瓷可被混合使用。為了獲得高介電常數，介電層係由鐵磁材料所形成較佳。鐵磁材料典型上以鈦酸鋇(BaTiO₃ )、鈦酸鉛(PbTiO₃ )、鈦酸鍶(SrTiO₃ )、鋯酸鉛(PbZrO₃ )、鈮酸鋰(LiNbO₃ )、鈦酸鋯酸鉛(PZT)等為代表。另外，可將複數種鐵墊材料混合使用。

[實施例7]

在本實施例中，說明無線晶片的製造方法。包括在根據本發明的無線晶片中之電路各個可利用薄膜電晶體加以製造。在本實施例中，圖示製造撓性無線晶片之方法，其中包括在無線晶片中的電路係由薄膜電晶體所形成，及從製造薄膜電晶體所使用的基板移轉電路到撓性基板。

在本實施例中，代表性說明包括在反相器等中p通道TFT 326(又稱作pch－TFT)、n通道TFT 327(又稱作nch－TFT)、電容器328、及設置用於電源電路等之高耐壓型的n通道TFT 329當作包括在無線晶片中的電路。下面將參考圖21A至26說明製造無線晶片之方法。

基板260是玻璃基板。如圖21A所示，包括三層261a至261c的剝除層261形成在基板260上。第一層261a係藉由使用SiH₄ 及N₂ O當作材料氣體利用平行板型電漿CVD設備以具有厚度100 nm的氧氮化矽膜(SiO_x N_y ,x>y)所形成。第二層261b係使用濺鍍設備，以厚度30 nm的鎢膜所形成。第三層261c係使用濺鍍設備以厚度200 nm的氧化矽膜所形成。

由於第三層261c(氧化矽)的形成，第二層261b的表面被氧化以在介面中形成氧化鎢。由於氧化鎢的形成，當將元件形成層稍後移轉到另一基板時能夠容易地分開基板261。第一層261a是用以在製造元件形成層期間與第二層261b保持緊密接觸之層。

第二層261b係由包括鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、或銥(Ir)的金屬膜，或包括此種金屬的化合物之膜所形成較佳。第二層261b可具有20 nm到40 nm的厚度。

如圖21B所示，具有兩層結構的基座絕緣層249係形成於剝除層261上。第一層249a係藉由使用SiH₄ 、N₂ O、NH₃ 、及H₂ 當作材料氣體利用電漿CVD設備以具有厚度50 nm的氧氮化矽膜(SiO_x N_y ,x<y)所形成。藉由將第一層249a的氮之組成比設定到40%或更多來增加屏障特性。第二層249b係藉由使用SiH₄ 及N₂ O當作材料氣體利用電漿CVD設備以具有厚度100 nm的氧氮化矽膜(SiO_x N_y ,x>y)所形成。將第二層249b的氮之組成比設定在0.5%或更少。

接著，如圖21C所示，結晶矽膜271係形成在基座絕緣層249上。結晶矽膜271係由下列方法所製造。非晶矽膜係藉由使用SiH₄ 及H₂ 當作材料氣體利用電漿CVD設備以厚度66 nm所形成。以雷射照射非晶矽膜以結晶化；如此，獲得結晶矽膜271。圖示有雷射照射法之例子。LD泵激YVO₄ 雷射的第二諧波(波長：532 nm)被用於照射。雖然並不特別侷限於第二諧波，但是就能量效率而言，第二諧波優於第三或更高等級的諧波。光學系統被調整成照射表面上的光束具有長度大約500μm及寬度大約20μm的直線形狀且強度10到20 W。光束以10到50 cm/sec的速度相對於表面移動。

在形成結晶矽膜271後，添加P型雜質至結晶矽膜271。此處，以氫稀釋的乙硼烷(B₂ H₆ )在離子摻雜設備中被使用當作摻雜氣體，讓硼添加到整個結晶矽膜271藉由結晶化非晶矽所獲得的結晶矽具有懸蕩鍵；因此，不是固有矽而是具有低n型導電性。因此添加微量的p型雜質有使非晶矽膜271變成固有矽之效果。可視需要實施此步驟。

接著，如圖21D所示，結晶矽膜271被分成各個元件以形成半導體層273至276。藉由使用半導體層273至275，形成TFT的通道形成區、源極區、及汲極區。半導體層276形成MIS電容器的電極。圖示有用以處理結晶矽膜271的方法之例子。以照相微影步驟將抗蝕劑形成於結晶矽膜271上，及以乾蝕刻設備藉由使用抗蝕劑當作遮罩和使用SF₆ 及O₂ 當作蝕刻劑來蝕刻結晶矽膜271；如此，以預定步驟形成半導體層273至276。

如圖22A所示，抗蝕劑R31係由照相微影所形成且將微量的p型雜質添加至n通道TFT的半導體層274及275(見圖22A至22D)。此處，以氫稀釋的乙硼烷(B₂ H₆ )被使用當作摻雜氣體，以離子摻雜設備將半導體層274及275摻雜有硼。完成摻雜之後去除抗蝕劑R31。

圖22A的步驟係為了避免n通道TFT的臨界電壓變成負而執行的。可以濃度5×10¹⁵ atoms/cm³ 到1×10¹⁷ atoms/cm³ 將硼添加到n通道TFT的半導體層274及275。可視需要實施圖22A的步驟。

接著，如圖22B所示，將絕緣層277形成在基板260的整個表面上。絕緣層277充作用於TFT的間極絕緣膜和用於電容器的電介質。此處，絕緣層277係藉由使用SiH₄ 及N₂ O當作材料氣體利用電漿CVD設備以厚度20nm到40 nm的氧氮化矽膜(SiO_x N_y ,x>y)所形成。

如圖22C所示，抗蝕劑R32係由照相微影步驟所形成，及將n型雜質添加到電容器的半導體層272。使用以氫稀釋的磷化氫(PH₃ )當作摻雜氣體，藉由使用離子摻雜設備使半導體層276摻雜有磷，及將n型雜質區279形成於整個半導體276上。在完成摻雜步驟之後去除抗蝕劑R32。

如圖22D所示，將導電膜281形成於絕緣膜277上。導電膜281形成TFT的閘極電極等。此處，導電膜281具有兩層結構。其第一層係由厚度30 nm的氮化鉭(TaN)所形成，而第二層係由厚度370 nm的鎢(W)所形成。氮化鉭和鎢係由濺鍍設備所形成。

接著，以照相微影步驟將抗蝕劑形成於導電膜281上，及以蝕刻設備蝕刻導電膜281。如此，如圖23A所示，將第一導電膜283至286形成於半導體層273至276上。第一導電膜283至285充作TFT的閘極導線或閘極電極。在高耐壓型的n通道TFT中，導電膜285被形成閘極寬度(通道長度)大於其他TFT中的閘極寬度(通道長度)。第一導電膜286形成電容器的一電極。

導電膜281係由乾蝕刻方法所蝕刻。使用ICP(電感耦合電漿)蝕刻設備當作蝕刻設備。為了蝕刻鎢，首先使用Cl₂ 、SF₆ 、及O₂ 的混合氣體當作蝕刻劑，然後即將引進處理室中的蝕刻劑被改變成只有Cl₂ 氣體以蝕刻氮化鉭。

如圖23B所示，抗蝕劑R33係由照相微影步驟所形成。將n型雜質添加到n通道TFT的半導體層274及275。藉由使用第一導電膜284當作遮罩，在半導體層274中以自我校直的方式形成n型低濃度雜質區288及289，及藉由使用第一導電膜285當作遮罩，在半導體層275中以自我校直的方式形成n型低濃度雜質區290及291。以氫稀釋的磷化氫被使用當作摻雜氣體，及利用離子摻雜設備將磷添加到半導體層274及275。圖23B的步驟是形成LDD區在n通道TFT中的步驟。以濃度1×10¹⁶ atoms/cm³ 到5×10¹⁸ atoms/cm³ 將n型雜質包括在n型低濃度雜質區288及289中。

如圖23C所示，抗蝕劑R34係藉由照相微影步驟所形成，及將p型雜質添加到p通道TFT的半導體層273中。因為仍是n型雜質區的一部分半導體層被覆蓋有抗蝕劑R34，所以露出的半導體層273變成p型雜質區。藉由使用第一導電膜283當作遮罩，在半導體層273中以自我校直的方式形成p型高濃度雜質區273a及273b。以自我校直的方式形成以第一導電膜283覆蓋的區域273c當作通道形成區。p型雜質區的摻雜使用以氫稀釋的乙硼烷(B₂ H₆ )當作摻雜氣體。在完成摻雜之後去除抗蝕劑R34。

如圖23D所示，將絕緣層293至296形成於第一導電膜283至286的側表面上。絕緣層293至296被稱作側壁或側牆。首先，藉由使用SiH₄ 及N₂ O當作材料氣體利用電漿CVD設備，氧氮化矽膜(SiO_x N_y ,x>y)係具有厚度100 nm。接著，藉由使用SiH₄ 及N₂ O當作材料氣體利用LPCVD設備，將氧化矽膜形成具有厚度200nm。抗蝕劑係由照相微影步驟所形成。首先，使用此抗蝕劑，上層的氧化矽膜經過有緩衝的鹽酸之濕蝕刻處理。接著，去除抗蝕劑，及將下層的氧氮化矽膜經過該蝕刻處理，形成絕緣層293至296。根據一連串這些步驟，由氧氮化矽所形成絕緣膜277亦被蝕刻，及只有在第一導電膜283至286和絕緣層293至296的下方留下絕緣膜277。

如圖24A所示，抗蝕劑R35係由照相微影步驟所形成。將n型雜質添加到n通道TFT的半導體層274及275和電容器的半導體層。藉以形成n型高濃度雜質區。在半導體層274中，藉由使用第一導電膜284及絕緣層294當作遮罩，將n型雜質另外添加到n型低濃度雜質區288及289，藉以利用自我校直的方式形成n型高濃度雜質區274a及274b。利用自我校直的方式，將與第一導電膜284重疊的區域274c當作通道形成區。此外，與絕緣層294重疊之n型低濃度雜質區288及289的區域274e及274d仍是n型低濃度雜質區。與半導體層274類似，將n型高濃度雜質區275a及275b、通道形成區275c、及n型低濃度雜質區275e及275d形成在半導體膜275中。再者，藉由使用第一導電膜當作286及絕緣層296當作遮罩，將n型雜質另外添加到n型低濃度雜質區279，藉以利用自我校直的方式形成n型高濃度雜質區276a及276b。

在添加n型雜質的步驟中，如上述，可使用離子摻雜設備及使用以氫稀釋的磷化氫(PH₃ )當作摻雜氣體。以磷摻雜n通道TFT的n型高濃度雜質區274a、274b、275a、及275b，使得磷的濃度範圍為1×10²⁰ atoms/cm³ 到2×10²¹ atoms/cm³ 。

將抗蝕劑R35去除以形成圖24B所示的帽蓋絕緣膜298。利用電漿CVD設備，以氧氮化矽膜(SiO_x N_y ,x>y)將帽蓋絕緣膜298形成具有厚度50 nm。SiH₄ 及N₂ O被使用當作材料氣體以形成氧氮化矽膜。在形成帽蓋絕緣膜298之後，在550℃的含氮大氣中執行熱處理以活化添加在半導體層273至276中的n型雜質和p型雜質。

如圖24C所示，形成第一中間層絕緣膜300。在本實施例中，第一中間層絕緣膜300具有兩層結構。第一層的絕緣膜係藉由使用SiH₄ 及N₂ O當作材料氣體利用電漿CVD設備以厚度100 nm的氧氮化矽(SiO_x N_y ,x<y)所形成。第二層的絕緣膜係利用電漿CVD設備藉由使用SiH₄ 、N₂ O、NH₃ 、及H₂ 當作材料氣體以具有厚度600 nm的氧氮化矽膜(SiO_x N_y ,x>y)所形成。

以照相微影步驟和乾蝕刻步驟去除部分第一中間層絕緣膜300及帽蓋絕緣膜298，藉以形成接觸孔。將導電膜形成於第一中間層絕緣膜300上。此處，將導電膜形成具有四層結構，其中自底部依序以厚度60 nm、40 nm、500 nm、及100 nm堆疊Ti、TiN、純鋁、及Ti。這些層係藉由濺鍍設備所形成。以照相微影步驟和乾蝕刻步驟將導電膜處理成預定形狀，藉以形成第二導電膜303至314。

雖然為了說明第二導電膜和第一導電膜之間的連接，在圖式中第二導電膜和第一導電膜在半導體層上彼此連接，但是實際上，第二導電膜和第一導電膜之間的接觸部位被形成避開半導體層。

以第二導電膜312將n型高濃度雜質區276a及276b彼此連接。因此，形成包括n型雜質區276c、絕緣膜277、及第一導電膜285之疊層結構的MIS電容器。第二導電膜314形成在稍後步驟中將連接天線322之天線電路的終端。

如圖25A所示，形成第二中間層絕緣膜316。在第二中間層絕緣膜316中，形成到達第二導電膜302及316的接觸孔。圖示有使用光敏聚亞醯胺形成第二中間層絕緣膜316之例子。使用旋轉器將聚亞醯胺塗敷成具有厚度1.5μm。以照相微影步驟曝光聚亞醯胺且顯影，藉以形成具有接觸孔在其中的聚亞醯胺。在顯影後，烘烤聚亞醯胺。

另外，將導電膜形成於第二中間層絕緣膜316上。藉由照相微影步驟和蝕刻步驟將此導電膜處理成預定形狀，藉以形成第三導電膜320。形成第三導電膜320的導電膜係藉由濺鍍設備由Ti所形成以具有厚度100 nm。第三導電膜320充作用以連接天線322與天線電路的終端(第二導電膜314)之天線的凸塊。

如圖25B所示，形成具有開口部位的第三中間層絕緣膜321。此處，第三中間層絕緣膜321係利用與形成第二中間層絕緣膜316相同的方式由光敏聚亞醯胺所形成。

如圖25B所示，形成天線322。藉由以蒸發設備使用金屬遮罩蒸發鋁，在開口部位形成具有預定形狀的天線322。

經過圖21A至25B所示的步驟，將形成無線晶片的電路形成於基板260上。接著，說明在基板260和圖26所示的撓性基板之間密封無線晶片的步驟。

形成用以保護天線322之保護性絕緣層323。然後，以照相微影步驟和蝕刻步驟或雷射照射，連同保護性絕緣層323一起去除基板260上所堆疊的絕緣膜，藉以形成到達剝除層261的開口部位。將形成複數無線晶片的複數相同電路形成於基板260上。電路被形成每一無線晶片的電路都彼此分開。

接著，在將移轉用的基板暫時固定於保護性絕緣層323上之後，剝除基板260。因為其間介面中之剝除層261的第二層261b和第三層261c之結合是脆弱的，所以以施加物理力就可從開口部位的末端進行剝除，藉以將基板260自元件形成層250剝除。利用黏著劑將已剝除基板260之基座絕緣層249固定於撓性基板324。然後，拆卸移轉用的基板。利用黏著劑將另一撓性基板325固定於保護性絕緣層323。然後，藉由在自撓性基板324及325的外面施加壓力的同時執行熱處理，以撓性基板324及撓性基板325密封形成無線晶片的電路。

雖然在本實施例中說明利用薄膜電晶體形成天線322的例子，但是亦可如同實施例5一般使用外部天線。

再者，雖然在本實施例中說明剝除製造期間所使用的基板260之例子，但是也可留下製造期間所使用的基板。在此時，可藉由拋光或研磨使基板變薄以使基板彎曲。

根據本實施例，可製造能夠彎曲的薄且重量輕的無線晶片。需注意的是，本實施例中所說明的基板之剝除方法並不侷限於無線晶片的製造方法，藉由將其應用到另外的半導體裝置，可形成能夠彎曲的半導體裝置。

[實施例8]

參考圖27A至27F，說明充作上述實施例中所說明的無線晶片之半導體裝置3000的使用。

可將無線晶片應用到廣泛目的上。例如，可將無線晶片裝附於紙幣、硬幣、有價證券、不記名債券、識別憑證(諸如駕駛執照或居留證等，參考圖27A)、包裝盒(諸如包裝紙或瓶子等，參考圖27C)、記錄媒體(諸如DVD軟體或錄影帶等，參考圖27B)、車輛(諸如腳踏車等，參考圖27D)、個人財物(諸如袋子或眼鏡等)、食物、植物、動物、人體、衣物、一般商品、諸如電子設備等產品、行李標籤(參考圖27E及27F)等等。電子設備包括液晶顯示裝置、EL顯示裝置、電視裝置(亦稱作TV、TV接收器、或電視接收器)、行動電話等。

本發明的半導體裝置3000具有本發明的記憶體元件，並且藉由安裝裝置至印刷板上以固定於產品，或將裝置嵌入產品內。例如，若產品是書，則藉由嵌入裝置於紙內將裝置固定於書，及若產品是由有機樹脂所製成的包裝，則藉由嵌入裝置於有機樹脂內將裝置固定於包裝。因為本發明的半導體裝置3000是精巧、細薄、且量輕，所以即使在將裝置固定於產品之後仍不會使設計品質降低。當本發明的半導體裝置3000被提供到紙幣、硬幣、有價證券、不記名債券、識別憑證等時，可防止偽造。另外，當將本發明的半導體裝置裝附於包裝盒、記錄媒體、個人財物、食物、衣物、一般商品、電子設備等時，可使諸如檢測系統等系統變得有效率。

本申請案係依據2006,5,25日本專利局發表的日本專利申請案序號2006－145970，藉以併入全文做為參考。

100．．．記憶體

101．．．第一記憶體區塊

102．．．第二記憶體區塊

103．．．第三記憶體區塊

104．．．第四記憶體區塊

105．．．操作控制電路

106．．．輸入信號控制電路

107．．．輸出信號控制電路

108．．．記憶體讀取控制信號線

109．．．記憶體寫入控制信號線

110．．．記憶體寫入資料匯流排信號線

111．．．記憶體位址匯流排信號線

112．．．記憶體區塊操作控制匯流排信號線

113．．．第一記憶體區塊輸入信號線

114．．．第二記憶體區塊輸入信號線

115．．．第三憶體區塊輸入信號線

116．．．第四記憶體區塊輸入信號線

117．．．第一記憶體區塊輸出信號線

118．．．第二記憶體區塊輸出信號線

119．．．第三記憶體區塊輸出信號線

120．．．第四記憶體區塊輸出信號線

121．．．記憶體讀取資料匯流排信號線

151．．．第一信號

152．．．第二信號

153．．．第三信號

154．．．第四信號

155．．．第五信號

156．．．第六信號

157．．．第七信號

158．．．第八信號

159．．．第九信號

160．．．第十信號

161．．．第十一信號

162．．．第十二信號

163．．．第十三信號

164．．．第十四信號

165．．．第十五信號

166．．．第十六信號

167．．．第十七信號

168．．．第十八信號

169．．．第十九信號

170．．．第二十信號

171．．．記憶體區塊寫入週期

172．．．記憶體區塊等待週期

173．．．記憶體區塊讀取週期

200．．．記憶體區塊

201．．．記憶體陣列

202．．．列解碼器

203．．．讀寫電路

204．．．第一記憶體胞格

205．．．第二記憶體胞格

206．．．第三記憶體胞格

207．．．第四記憶體胞格

208．．．第五記憶體胞格

209．．．第六記憶體胞格

210．．．第七記憶體胞格

211．．．第八記憶體胞格

212．．．第九記憶體胞格

213．．．第十記憶體胞格

214．．．第十一記憶體胞格

215．．．第十二記憶體胞格

216．．．第十三記憶體胞格

217．．．第十四記憶體胞格

218．．．第十五記憶體胞格

219．．．第十六記憶體胞格

220．．．第一記憶體區塊位址信號線

221．．．第二記憶體區塊位址信號線

222．．．記憶體區塊讀取控制信號線

223．．．記憶體區塊寫入控制信號線

224．．．第一讀取字元信號線

225．．．第二讀取字元信號線

226．．．第三讀取字元信號線

227．．．第四讀取字元信號線

228．．．第一寫入字元信號線

229．．．第二寫入字元信號線

230．．．第三寫入字元信號線

231．．．第四寫入字元信號線

232．．．第一讀取位元信號線

233．．．第二讀取位元信號線

234．．．第三讀取位元信號線

235．．．第四讀取位元信號線

236．．．第一寫入位元信號線

237．．．第二寫入位元信號線

238．．．第三寫入位元信號線

239．．．第四寫入位元信號線

240．．．第一記憶體區塊讀取資料信號線

241．．．第二記憶體區塊讀取資料信號線

242．．．第三記憶體區塊讀取資料信號線

243．．．第四記憶體區塊讀取資料信號線

244．．．第一記憶體區塊寫入資料信號線

245．．．第二記憶體區塊寫入資料信號線

246．．．第三記憶體區塊寫入資料信號線

247．．．第四記憶體區塊寫入資料信號線

401．．．第一信號

402．．．第二信號

403．．．第三信號

404．．．第四信號

405．．．第五信號

406．．．第六信號

407．．．第七信號

408．．．第八信號

409．．．第九信號

410．．．第十信號

411．．．第十一信號

412．．．第十二信號

413．．．第十三信號

414．．．第十四信號

415．．．第十五信號

416．．．第十六信號

417．．．第十七信號

418．．．第一週期

419．．．第二週期

420．．．第三週期

500．．．第二層列記憶體區塊

501．．．第一個第一層列記憶體區塊

502．．．第二個第一層列記憶體區塊

503．．．第三個第一層列記憶體區塊

504．．．第四個第一層列記憶體區塊

505．．．第二層列操作控制電路

506．．．第二層列輸入信號控制電路

507．．．第二層列輸出信號控制電路

508．．．第二層列記憶體區塊讀取控制信號線

509．．．第二層列記憶體區塊寫入控制信號線

510．．．第二層列記憶體區塊寫入資料匯流排信號線

511．．．第二層列記憶體區塊位址匯流排信號線

512．．．第二層列記憶體區塊操作控制匯流排信號線

513．．．第一個第一層列記憶體區塊輸入信號線

514．．．第二個第一層列記憶體區塊輸入信號線

515．．．第三個第一層列記憶體區塊輸入信號線

516．．．第四個第一層列記憶體區塊輸入信號線

517．．．第一個第一層列記憶體區塊輸出信號線

518．．．第二個第一層列記憶體區塊輸出信號線

519．．．第三個第一層列記憶體區塊輸出信號線

520．．．第四個第一層列記憶體區塊輸出信號線

521．．．第二層列記憶體區塊讀取資料匯流排信號線

600．．．記憶體

601．．．第一個第二層列記憶體區塊

602．．．第二個第二層列記憶體區塊

603．．．第三個第二層列記憶體區塊

604．．．第四個第二層列記憶體區塊

605．．．操作控制電路

606．．．輸入信號控制電路

607．．．輸出信號控制電路

608．．．記憶體讀取控制信號線

609．．．記憶體寫入控制信號線

610．．．記憶體寫入資料匯流排信號線

611．．．記憶體位址匯流排信號線

612．．．記憶體區塊操作控制匯流排信號線

613．．．第一個第二層列記憶體區塊輸入信號線

614．．．第二個第二層列記憶體區塊輸入信號線

615．．．第三個第二層列記憶體區塊輸入信號線

616．．．第四個第二層列記憶體區塊輸入信號線

617．．．第一個第二層列記憶體區塊輸出信號線

618．．．第二個第二層列記憶體區塊輸出信號線

619．．．第三個第二層列記憶體區塊輸出信號線

620．．．第四個第二層列記憶體區塊輸出信號線

621．．．記憶體讀取資料匯流排信號線

701．．．第一信號

702．．．第二信號

703．．．第三信號

704．．．第四信號

705．．．第五信號

706．．．第六信號

707．．．第七信號

708．．．第八信號

709．．．第九信號

710．．．第十信號

711．．．第十一信號

712．．．第十二信號

713．．．第十三信號

714．．．第十四信號

715．．．第十五信號

716．．．第十六信號

717．．．第十七信號

718．．．第一週期

719．．．第二週期

720．．．第三週期

801．．．第一信號

802．．．第二信號

803．．．第三信號

804．．．第四信號

805．．．第五信號

906．．．第六信號

807．．．第七信號

808．．．第八信號

809．．．第九信號

810．．．第十信號

811．．．第十一信號

812．．．第十二信號

813．．．第十三信號

814．．．第十四信號

815．．．第十五信號

816．．．第十六信號

817．．．第十七信號

818．．．第一週期

819．．．第二週期

820．．．第三週期

901．．．字元信號線

902．．．第一位元信號線

903．．．第二位元信號線

904．．．第一交換電晶體

905．．．第二交換電晶體

906．．．第一反相器

907．．．第二反相器

908．．．鎖定器

911．．．感測放大器

912．．．第一電晶體

913．．．第二電晶體

914．．．反相器

915．．．讀取控制信號線

916．．．讀取資料信號線

917．．．寫入控制信號線

918．．．寫入資料信號線

919．．．反相寫入資料信號線

921．．．字元信號線

922．．．位元信號線

923．．．記憶體電晶體

931．．．鎖定電路

932．．．電晶體

933．．．讀取資料信號線

934．．．讀取控制信號線

1000．．．記憶體

1001．．．第一記憶體區塊

1002．．．第二記憶體區塊

1003．．．第三記憶體區塊

1004．．．第四記憶體區塊

1005．．．控制電路

1006．．．記憶體輸入/輸出匯流排信號線

1007．．．第一記憶體區塊輸入/輸出匯流排信號線

1008．．．第二記憶體區塊輸入/輸出匯流排信號線

1009．．．第三記憶體區塊輸入/輸出匯流排信號線

1010．．．第四記憶體區塊輸入/輸出匯流排信號線

2111．．．外殼

2112．．．顯示部位

2113．．．透鏡

2114．．．操作鍵

2115．．．快門開關按鈕

2116．．．非揮發性記憶體

2121．．．外殼

2122．．．顯示部位

2123．．．操作鍵

2125．．．記憶體

2130．．．主體

2131．．．顯示部位

2132．．．記憶體部位

2133．．．操作部位

2134．．．耳機

2141．．．主體

2142．．．顯示部位

2143．．．操作鍵

2144．．．記憶體部位

1510．．．半導體層

1511．．．半導體層

1520．．．遮罩圖型

1601．．．無線晶片

1602．．．外部天線

1603．．．外部天線

1604．．．外部天線

1605．．．外部天線

1612．．．閘極導線

1613．．．閘極導線

1614．．．閘極導線

1621．．．遮罩圖型

1715．．．導線

1716．．．導線

1717．．．導線

1718．．．導線

1719．．．導線

1720．．．導線

1721．．．n通道薄膜電晶體

1722．．．n通道薄膜電晶體

1723．．．n通道薄膜電晶體

1724．．．n通道薄膜電晶體

1725．．．p通道薄膜電晶體

1726．．．p通道薄膜電晶體

1802．．．第二導電層

1803．．．第一導電層

1804．．．導線

1805．．．半導體層

1806．．．雜質區

1807．．．雜質區

1808．．．絕緣層

1809．．．閘極電極

1810．．．雜質區

1811．．．雜質區

1812．．．雜質區

1821．．．n通道薄膜電晶體

1822．．．n通道薄膜電晶體

1823．．．p通道薄膜電晶體

1824．．．電容器

1825．．．電阻器

1850．．．連接區

1851．．．導線

1852．．．連接導線

1853．．．絕緣層

1854．．．絕緣層

1855．．．導電微粒

1856．．．各向異性導體

1857．．．導電層

1858．．．FPC(撓性印刷電路)

2601．．．無線晶片

2602．．．中央處理單元

2603．．．唯讀記憶體

2604．．．隨機存取記憶體

2605．．．控制器

2606．．．算術電路

2607．．．天線

2608．．．諧振電路

2609．．．電源電路

2610．．．重設電路

2611．．．時脈產生電路

2612．．．解調變電路

2613．．．調變電路

5614．．．電源管理電路

2615．．．類比部位

2616．．．中央處理單元介面

2617．．．控制暫存器

2618．．．碼析取電路

2619．．．編碼電路

2620．．．接收信號

2621．．．傳輸信號

2622．．．已接收資料

2623．．．已傳輸資料

2624．．．專用鍵值

2707．．．撓性印刷電路墊片

2708．．．天線凸塊

249．．．基座絕緣層

249a．．．第一層

249b．．．第二層

260．．．基板

261．．．剝除層

261a．．．第一層

261b．．．第二層

261c．．．第三層

271．．．結晶矽膜

272．．．半導體層

273．．．半導體層

273a．．．p型高濃度雜質區

273b．．．p型高濃度雜質區

273c．．．區域

274．．．半導體層

274a．．．n型高濃度雜質區

274b．．．n型高濃度雜質區

274c．．．區域

274d．．．區域

274e．．．區域

275．．．半導體層

275a．．．n型高濃度雜質區

275b．．．n型高濃度雜質區

275c．．．通道形成區

275d．．．n型低濃度雜質區

275e．．．n型低濃度雜質區

276．．．半導體層

276a．．．n型高濃度雜質區

276b．．．n型高濃度雜質區

276c．．．n型雜質區

277．．．絕緣層

279．．．n型雜質區

281．．．導電膜

283．．．第一導電膜

284．．．第一導電膜

285．．．第一導電膜

286．．．第一導電膜

288．．．n型低濃度雜質區

289．．．n型低濃度雜質區

290．．．n型低濃度雜質區

291．．．n型低濃度雜質區

293．．．絕緣層

294．．．絕緣層

295．．．絕緣層

296．．．絕緣層

298．．．帽蓋絕緣膜

300．．．第一中間層絕緣膜

302．．．第二導電膜

303．．．第二導電膜

304．．．第二導電膜

305．．．第二導電膜

306．．．第二導電膜

307．．．第二導電膜

308．．．第二導電膜

309．．．第二導電膜

310．．．第二導電膜

311．．．第二導電膜

312．．．第二導電膜

313．．．第二導電膜

314．．．第二導電膜

316．．．第二中間層絕緣膜

320．．．第三導電膜

321．．．第三中間層絕緣膜

322．．．天線

323．．．保護性絕緣層

324．．．撓性基板

325．．．撓性基板

326．．．p通道TFT

327．．．n通道TFT

328．．．電容器

329．．．n通道TFT

3000．．．半導體裝置

R31．．．抗蝕劑

R32．．．抗蝕劑

R33．．．抗蝕劑

R34．．．抗蝕劑

R35．．．抗蝕劑

在附圖中：圖1為安裝至本發明的半導體裝置之記憶體的方塊圖；圖2為形成安裝至本發明的半導體裝置之記憶體的記憶體區塊之方塊圖；圖3為形成安裝至本發明的半導體裝置之記憶體的記憶體區塊之時序圖；圖4為安裝至本發明的半導體裝置之記憶體的時序圖；圖5為形成安裝至本發明的半導體裝置之記憶體的記憶體區塊之方塊圖；圖6為安裝至本發明的半導體裝置之記憶體的方塊圖；圖7為形成安裝至本發明的半導體裝置之記憶體的記憶體區塊之時序圖；圖8為安裝至本發明的半導體裝置之記憶體的時序圖；圖9A至9D為形成安裝至本發明的半導體裝置之記憶體的記憶體胞格和RW電路之例子圖；圖10為安裝至本發明的半導體裝置之記憶體的規劃例子圖；圖11A至11E各個為本發明之非揮發性半導體儲存裝置的使用之例子圖；圖12A至12B為本發明的半導體裝置之製造方法的規劃圖；圖13A及13B為本發明的半導體裝置之製造方法的規劃圖；圖14A及14B為本發明的半導體裝置之製造方法的規劃圖；圖15為形成本發明的半導體裝置之薄膜電晶體的橫剖面圖；圖16A至16E各個為形成本發明的半導體裝置之半導體元件的規劃圖；圖17為本發明的無線晶片之方塊圖；圖18為本發明的無線晶片之規劃圖；圖19為本發明的無線晶片之橫剖面圖；圖20A至20D各個為本發明的無線晶片之天線設計圖；圖21A至21D為說明本發明的無線晶片之製造步驟的橫剖面圖；圖22A至22D為說明本發明的無線晶片之製造步驟的橫剖面圖；圖23A至23D為說明本發明的無線晶片之製造步驟的橫剖面圖；圖24A至24C為說明本發明的無線晶片之製造步驟的橫剖面圖；圖25A及25B為說明本發明的無線晶片之製造步驟的橫剖面圖；圖26為說明本發明的無線晶片之製造步驟的橫剖面圖；及圖27A至27F為說明本發明的無線晶片之使用模式圖。