JP2009302521A - 不揮発性半導体記憶装置及びその作製方法 - Google Patents

不揮発性半導体記憶装置及びその作製方法 Download PDF

Info

Publication number
JP2009302521A
JP2009302521A JP2009115536A JP2009115536A JP2009302521A JP 2009302521 A JP2009302521 A JP 2009302521A JP 2009115536 A JP2009115536 A JP 2009115536A JP 2009115536 A JP2009115536 A JP 2009115536A JP 2009302521 A JP2009302521 A JP 2009302521A
Authority
JP
Japan
Prior art keywords
semiconductor layer
floating gate
insulating film
conductive film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009115536A
Other languages
English (en)
Other versions
JP2009302521A5 (ja
JP5479776B2 (ja
Inventor
Yoshinobu Asami
良信 浅見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009115536A priority Critical patent/JP5479776B2/ja
Publication of JP2009302521A publication Critical patent/JP2009302521A/ja
Publication of JP2009302521A5 publication Critical patent/JP2009302521A5/ja
Application granted granted Critical
Publication of JP5479776B2 publication Critical patent/JP5479776B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】書き込みや消去を繰り返し行った場合であっても、読み出し不良を抑制することを目的の一とする。又は、メモリトランジスタの面積の増大を抑制しつつ、書き込み電圧、消去電圧を低減することを目的の一とする。
【解決手段】基板上に設けられた書き込み動作及び消去動作に用いる第１の半導体層及び読み出し動作に用いる第２の半導体層上に、絶縁膜を介してフローティングゲートとコントロールゲートを設け、第１の半導体層を用いてフローティングゲートへの電子の注入・放出を行い、第２の半導体層を用いて読み出しを行う。
【選択図】図１

Description

本発明は、不揮発性半導体記憶装置（特にＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリ）及びその作製方法に関する。
不揮発性半導体記憶装置（不揮発性メモリとも呼ぶ）は、デジタルカメラや携帯型オーディオプレーヤー、携帯電話など様々な製品の記録媒体として現在利用されており、さらなる製品サイズの小型化、大容量の記録、記録・読み出しの高速応答、低消費電力化などの様々な市場のニーズに答えるべく活発な研究開発がなされている。
上記市場のニーズに答える一つの手法として、最近では絶縁膜を介して設けられたシリコン（Ｓｉ）を用いて素子を形成する所謂ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）型の不揮発性メモリの研究が活発におこなわれている。
ＳＯＩ型不揮発性メモリにおけるＳＯＩ基板の形成方法は、酸素分子をイオン注入によりシリコン結晶表面から埋め込み、それを高熱で酸化させることでシリコン結晶中に酸化珪素（酸化シリコン）の絶縁膜を形成する方法や、二枚のシリコンウェハを用意し、一方のシリコンウェハにイオン注入による剥離のための部分を形成しておき、二枚のシリコンウェハを貼り合わせた後、一方のシリコンウェハを剥離する方法などが知られている。
一方で、低コスト化を図るために、ガラス基板やプラスチック基板上にメモリトランジスタを設けた構成が提案されている（例えば、特許文献１）。
従来のメモリトランジスタは、基板６００上に、シリコンからなる島状の半導体層６０１と、第１の絶縁膜６０２（トンネル絶縁膜とも呼ぶ）と、フローティングゲート６０３（Ｆｌｏａｔｉｎｇ Ｇａｔｅ：ＦＧ）と、第２の絶縁膜６０４と、コントロールゲート６０５（Ｃｏｎｔｒｏｌ Ｇａｔｅ：ＣＧ）とが積層して設けられており、フローティングゲート６０３は電気的に絶縁された（浮いた）状態となっている。また、半導体層６０１に設けられたソース又はドレインとして機能する不純物領域６０６、６０７の一方にソース線（Ｓｏｕｒｃｅ Ｌｉｎｅ：ＳＬ）が電気的に接続され、他方にビット線（Ｂｉｔ Ｌｉｎｅ：ＢＬ）が電気的に接続されている（図１１参照）。
また、フローティングゲートを用いた不揮発性メモリは、フローティングゲート６０３内に蓄積された電荷量によりデータを記録する。フローティングゲート６０３は電気的に絶縁された状態であるため、コントロールゲート６０５を介して間接的に半導体層６０１とフローティングゲート６０３間に電圧を印加させることでメモリトランジスタを動作させる。
フローティングゲート６０３内に電子が蓄積されていると、電子が蓄積されていない状態に比べて、コントロールゲート６０５に印加した電圧が半導体層６０１とフローティングゲート６０３間に電圧がかかりにくくなり、メモリトランジスタのしきい値がみかけ上、正の方向にシフトする。つまり、このフローティングゲート６０３内に蓄積された電荷量を、メモリトランジスタのしきい値変化により検知することによりメモリトランジスタに記憶されたデータを読み出すことができる。
ここで、半導体層６０１の不純物領域６０６と不純物領域６０７の電位が同等の場合、フローティングゲート６０３の電位ＶＦＧ、メモリトランジスタにおけるしきい値の変動量ΔＶｔｍを式で表すと、次式のようになる。
Figure 2009302521
Figure 2009302521
式（１）、式（２）中、ＶＣＧはコントロールゲート６０５の電位、Ｃ１は半導体層６０１とフローティングゲート６０３間の静電容量、Ｃ２はフローティングゲート６０３とコントロールゲート６０５間の静電容量、ＱＦＧはフローティングゲート６０３内の電荷量を指す。なお、式（１）中のＣ２／（Ｃ１＋Ｃ２）は、一般にカップリング比と呼ばれており、この値が大きいほど、コントロールゲート６０５に印加する電圧に応じて、半導体層６０１とフローティングゲート６０３間に印加される電圧の割合が高くなる。
メモリトランジスタにデータの書き込みを行う場合、Ｆ−Ｎ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）トンネル電流や、ホットエレクトロンを利用して、コントロールゲート６０５に正の高い電圧を印加し、間接的に半導体層６０１とフローティングゲート６０３間に電圧を印加することにより、フローティングゲート６０３内に電子を注入する。逆に、メモリのデータを消去する場合は、Ｆ−Ｎトンネル電流などを利用して、コントロールゲート６０５に負の高い電圧を印加し、間接的に半導体層６０１とフローティングゲート６０３間に電圧を印加することにより、フローティングゲート６０３内から電子を放出する。従って、カップリング比を高くすることによって、半導体層６０１とフローティングゲート６０３間に効率的に電圧を印加することができるため、メモリの書き込み及び消去の低電圧化につながる。
特開２００６−０１３５３４号公報
メモリトランジスタにおいて、書き込みと消去を繰り返し行う場合、トンネル絶縁膜を介してフローティングゲートとの電子のやり取りが繰り返し行われる。その結果、半導体層とトンネル絶縁膜との界面準位密度の増加、トンネル絶縁膜とフローティングゲートとの界面準位密度の増加、トンネル絶縁膜への電荷注入、トラップの発生等により、トンネル絶縁膜が劣化し、メモリトランジスタとしての特性劣化が発生する。例えば、書き込みと消去を繰り返し行うことによって、オン特性を表す相互コンダクタンス（ｇｍ）などのデバイスパラメータが低下し、記録データを読み出す際に読み出し不良が生じる恐れがある。
このような問題に鑑み、本発明の一態様は、書き込みや消去を繰り返し行った場合であっても、読み出し不良を抑制することを目的の一とする。又は、メモリトランジスタの面積の増大を抑制しつつ、書き込み電圧、消去電圧を低減することを目的の一とする。
本発明の一態様は、基板上に設けられた書き込み動作及び消去動作に用いる第１の半導体層及び読み出し動作に用いる第２の半導体層上に、絶縁膜を介してフローティングゲートとコントロールゲートを設け、第１の半導体層を用いてフローティングゲートへの電子の注入・放出を行い、第２の半導体層を用いて読み出しを行う。
本発明の一態様は、不純物領域を有する第１の半導体層と、ソース領域及びドレイン領域を有する第２の半導体層と、第１の半導体層及び第２の半導体層上に設けられた第１の絶縁膜と、第１の絶縁膜上に設けられ、且つ第１の半導体層及び第２の半導体層と重畳するフローティングゲートと、フローティングゲート上に設けられた第２の絶縁膜と、第２の絶縁膜上に設けられ、且つ第１の半導体層、第２の半導体層及びフローティングゲート電極と重畳するコントロールゲートと、第１の半導体層に設けられた不純物領域に電気的に接続された第１の導電膜と、第２の半導体層に設けられたソース領域とドレイン領域の一方に電気的に接続された第２の導電膜と、他方に電気的に接続された第３の導電膜とを有する不揮発性半導体記憶装置を提供する。
また、本発明の一態様は、上記不純物領域を、コントロールゲートを挟んで第１の半導体層の２箇所の領域に離間して設け、第１の導電膜が離間して設けられた不純物領域の双方と電気的に接続された構成とすることができる。
また、本発明の一態様は、第１の半導体層を書き込み動作及び消去動作に用いられる半導体層とし、第２の半導体層を読み出し動作に用いられる半導体層とする。
書き込み動作及び消去動作に用いられる半導体層（第１の半導体層）とは、トンネル絶縁膜（第１の絶縁膜）を介してフローティングゲートと電子のやりとり（フローティングゲートへの電子の注入、フローティングゲートからの電子の放出）が行われる半導体層をいう。
読み出し動作に用いられる半導体層（第２の半導体層）とは、フローティングゲートに蓄積された電荷量を検知するために用いられる半導体層を指し、具体的には、フローティングゲート内の電荷量をしきい値の変化量として読み出すためにソース、ドレイン、チャネル領域を有し、トランジスタを構成する半導体層をいう。また、書き込み動作及び消去動作を行う際、第２の半導体層とフローティングゲートとの間では電子のやりとりが行われないように動作させることが好ましい。
また、本発明の一態様は、書き込み動作及び消去動作時に、第２の半導体層とフローティングゲート間にＦ−Ｎトンネル電流が発生しないように、第２の導電膜、第３の導電膜及びコントロールゲートに印加される電位が制御される。好適には、書き込み動作又は消去動作時に、第２の導電膜、第３の導電膜及びコントロールゲートに同一の電位が印加される構成とする。つまり、第２の半導体層とコントロールゲートに同等の電位が印加される構成とする。
本発明の一態様は、基板上に第１の半導体層と第２の半導体層を形成し、第１の半導体層及び第２の半導体層上に第１の絶縁膜を形成し、第１の半導体層及び第２の半導体層と重なるように第１の絶縁膜上にフローティングゲートを形成し、フローティングゲート上に第２の絶縁膜を形成し、第１の半導体層、第２の半導体層及びフローティングゲートと重なるようにコントロールゲートを形成し、コントロールゲートをマスクとして第１の半導体層及び第２の半導体層に不純物元素を添加し、第１の半導体層に不純物領域を形成し、第２の半導体層にソース領域及びドレイン領域を形成し、不純物領域に電気的に接続される第１の導電膜と、ソース領域又はドレイン領域の一方に電気的に接続される第２の導電膜と、他方に電気的に接続される第３の導電膜を形成する。
本発明の一態様によれば、書き込み動作及び消去動作に用いる半導体層と、読み出し動作に用いる半導体層をそれぞれ設けることにより、書き込みや消去を繰り返し行った場合であっても、読み出し不良を抑制することができる。
本発明の一態様によれば、書き込み動作及び消去動作時に、読み出し動作に用いる半導体層をコントロールゲートとして機能させることにより、カップリング比を高めることができるため、メモリトランジスタの面積の増大を抑制しつつ、書き込み電圧、消去電圧を低減することができる。
不揮発性半導体記憶装置を示す図。 不揮発性半導体記憶装置を示す図。 不揮発性半導体記憶装置の作製方法を示す図。 不揮発性半導体記憶装置の作製方法を示す図。 比較例の不揮発性半導体記憶装置を示す図。 比較例の不揮発性半導体記憶装置を示す図。 不揮発性半導体記憶装置を説明する図。 不揮発性半導体記憶装置の使用形態を示す図。 不揮発性半導体記憶装置の使用形態を示す図。 不揮発性半導体記憶装置の書き換え特性を示す図。 従来の不揮発性半導体記憶装置を示す図。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
（実施の形態１）
本実施の形態では、不揮発性半導体記憶装置の一例について図面を参照して説明する。なお、図１（Ａ）は不揮発性半導体記憶装置を構成するメモリトランジスタの上面図を示し、図１（Ｂ）は図１（Ａ）におけるメモリトランジスタの等価回路図を示している。また、図２（Ａ）は図１（Ａ）におけるＡ１−Ｂ１間の断面に相当し、図２（Ｂ）は図１（Ａ）におけるＣ１−Ｄ１間の断面に相当する。
本実施の形態で示す不揮発性半導体記憶装置は、基板１００上に設けられたメモリトランジスタ１２０を有し、当該メモリトランジスタ１２０にデータの書き込み、消去又は読み出し動作を行うことによって、メモリとして機能する。
メモリトランジスタ１２０は、基板１００上に設けられた第１の半導体層１０１及び第２の半導体層１０２と、当該第１の半導体層１０１及び第２の半導体層１０２の上方に第１の絶縁膜１０３を介して設けられたフローティングゲート１０４と、当該フローティングゲート１０４の上方に第２の絶縁膜１０５を介して設けられたコントロールゲート１０６とを有している。また、第１の半導体層１０１に第１の導電膜１１１が電気的に接続され、第２の半導体層１０２に第２の導電膜１１２及び第３の導電膜１１３が電気的に接続されている。
第１の半導体層１０１は、メモリトランジスタ１２０に書き込み動作及び消去動作（フローティングゲート１０４への電子の注入・放出）を行う場合に用いられる。第２の半導体層１０２は、メモリトランジスタ１２０から読み出し動作を行う場合に用いられる。
フローティングゲート１０４は、第１の半導体層１０１及び第２の半導体層１０２の一部と重畳するように設けられており、電気的に絶縁された状態（浮遊状態）となっている。
コントロールゲート１０６は、第１の半導体層１０１、第２の半導体層１０２及びフローティングゲート１０４と重畳するように設けられている。また、コントロールゲート１０６は、ワード線として機能する。なお、図１では、コントロールゲート１０６が、第１の半導体層１０１と第２の半導体層１０２の一部と重なり、フローティングゲート１０４の全部と重畳するように設けているが、これに限られず、フローティングゲート１０４の一部と重畳するように設けてもよい。
第１の導電膜１１１は、第１の半導体層１０１に設けられた不純物領域と電気的に接続するように設けられている。図１、図２では、第１の半導体層１０１において、コントロールゲート１０６を挟んで離間して設けられた２つの不純物領域１０８ａ、１０８ｂと第１の導電膜１１１を電気的に接続した構成を示している。図１に示すように、第１の導電膜１１１を、第１の半導体層１０１に離間して設けられた２箇所の不純物領域と電気的に接続することにより、第１の導電膜１１１の電位を第１の半導体層１０１に伝えやすくすることができる。なお、第１の導電膜１１１は、メモリに対して書き込み動作時にフローティングゲートへの注入電子の供給を行い、消去動作時にフローティングゲートからの電子の放出を行う書き換え線として機能する。
また、図１に示すように、第１の導電膜１１１を第１の半導体層１０１と重なるように設けることによってメモリトランジスタの面積を低減することができる。但し、これに限られない。
第２の導電膜１１２及び第３の導電膜１１３は、第２の半導体層１０２に離間して設けられた不純物領域とそれぞれ電気的に接続するように設けられている。図１、図２では、第２の半導体層１０２において、コントロールゲート１０６をはさんで離間して設けられた不純物領域の一方（不純物領域１０９ａ）と第２の導電膜１１２が電気的に接続され、他方（不純物領域１０９ｂ）と第３の導電膜１１３が電気的に接続される場合を示している。なお、不純物領域１０９ａ、１０９ｂはそれぞれ、ソース領域又はドレイン領域として機能する。また、第２の導電膜１１２と第３の導電膜１１３の一方は、ソース線として機能し、他方はビット線として機能する。ソース線と第２の半導体層１０２の間や、ビット線と第２の半導体層１０２の間に他のメモリトランジスタや選択トランジスタを設けた構成としてもよい。
本実施の形態では、一つのメモリトランジスタ１２０に対して半導体層を複数（ここでは、２つ）設け、一方の半導体層（図１における第１の半導体層１０１）を利用して書き込み動作と消去動作（フローティングゲート１０４への電子の注入・放出）を行い、他方の半導体層（図１における第２の半導体層１０２）を利用して読み出し動作を行う。この場合、書き込み動作や消去動作時において、第１の半導体層１０１とフローティングゲート１０４の間に位置する第１の絶縁膜１０３（トンネル絶縁膜）を介して電子の注入・放出が行われるため、第２の半導体層１０２とフローティングゲート１０４間に位置する第１の絶縁膜１０３の劣化を抑制することができる。その結果、書き込み動作と消去動作を繰り返し行った場合であっても、第１の絶縁膜１０３の劣化に伴う読み出し不良を抑制することができる。
また、本実施の形態で示すメモリトランジスタを、上記図１（Ａ）のＣ１−Ｄ１方向において、フローティングゲート１０４の端部が第１の半導体層１０１上に配置されるように（フローティングゲート１０４が第１の半導体層１０１の端部１４１と重ならないように）設けてもよい（図７（Ａ）、（Ｂ）参照）。
書き込み動作又は消去動作に用いられる第１の半導体層１０１の端部１４１には、書き込み動作や消去動作の際に電界が集中し当該端部１４１においてショートするおそれがある。そのため、図７（Ａ）、（Ｂ）に示すようにフローティングゲート１０４の端部を第１の半導体層１０１上に配置することによって、第１の半導体層１０１の端部でショートするリスクを低減し、歩留まりを向上させることができる。
一方、第２の半導体層１０２においては、フローティングゲート１０４が第２の半導体層１０２の両端部と重なるように設けることが好ましい。第２の半導体層１０２は読み出し用として用いられるため、第２の半導体層１０２の端部で電界の集中によるショートが発生する可能性は低い。また、フローティングゲート１０４を第２の半導体層１０２の端部と重なるように設けることにより、寄生トランジスタが形成されることを抑制し、書き込み状態と消去状態の識別を良好に行うことができる。
次に、本実施の形態で示すメモリトランジスタの動作方法（書き込み動作、消去動作又は読み出し動作）について説明する。なお、以下の説明において例示する書き込み動作、消去動作及び読み出し動作を行う際の電圧は一例であり、これに限られず、実施者が適宜選択すればよい。
書き込み動作を行う場合には、例えば、コントロールゲート１０６に＋６Ｖ、第１の導電膜１１１に−６Ｖ、第２の導電膜１１２に＋６Ｖ、第３の導電膜１１３に＋６Ｖを印加する。この場合、第１の半導体層１０１とフローティングゲート１０４間にＦ−Ｎトンネル電流を発生させて、第１の半導体層１０１上に位置する第１の絶縁膜１０３を介して、フローティングゲート１０４に電子を注入する。
消去動作を行う場合には、例えば、コントロールゲート１０６に−７Ｖ、第１の導電膜１１１に＋７Ｖ、第２の導電膜１１２に−７Ｖ、第３の導電膜１１３に−７Ｖを印加する。この場合、フローティングゲート１０４と第１の半導体層１０１間にＦ−Ｎトンネル電流を発生させて、第１の半導体層１０１上に位置する第１の絶縁膜１０３を介して、フローティングゲート１０４から電子を放出させる。
読み出し動作を行う場合には、例えば、コントロールゲート１０６に＋３Ｖ、第１の導電膜１１１に０Ｖ、第２の導電膜１１２に０Ｖ、第３の導電膜１１３に＋１．５Ｖを印加する。この場合、コントロールゲート１０６に印加した電圧よりもメモリトランジスタのしきい値が高い書き込み状態であればメモリトランジスタはオフ状態となり、メモリトランジスタのしきい値が低い消去状態であればメモリトランジスタはオン状態となり、メモリトランジスタのしきい値として記録されたデータを読み出すことができる。
なお、書き込み動作及び消去動作を行う際、第２の導電膜１１２、第３の導電膜１１３及びコントロールゲート１０６に同一の電位を印加し、読み出し用として用いられる第２の半導体層１０２をコントロールゲート１０６と同等の電位とすることが好ましい。この場合、フローティングゲート１０４への電子の注入・放出が、第１の半導体層１０１とフローティングゲート１０４の間に位置する第１の絶縁膜１０３を介して選択的に行われ、第２の半導体層１０２とフローティングゲート１０４間に位置する第１の絶縁膜１０３の劣化を抑制できる。
また、書き込み動作及び消去動作を行う際、読み出し用として用いる第２の半導体層１０２をコントロールゲート１０６と同じ電位とすることによって、読み出し用として用いる第２の半導体層１０２を書き込み動作、消去動作時のみコントロールゲートとして機能させることができる。その結果、上記式（１）にあたるＣ２の静電容量を増やし、カップリング比を高めることが可能となる。
以下に、カップリング比の増加に関し、式を用いて具体的に説明する。
書き込み、消去動作を行う第１の半導体層１０１の電位をゼロとし、読み出し用の第２の半導体層１０２におけるソース領域（ここでは、不純物領域１０９ａ）とドレイン領域（ここでは、不純物領域１０９ｂ）の電位を同一にして、フローティングゲート１０４の電位ＶＦＧを式で表すと、次式のようになる。
Figure 2009302521
式（３）中は、ＶＣＧはコントロールゲート１０６の電位、ＶＳＤはソース領域（不純物領域１０９ａ）、ドレイン領域（不純物領域１０９ｂ）を同一電位にした読み出し用の第２の半導体層１０２の電位、Ｃ１１は書き込み・消去用の第１の半導体層１０１とフローティングゲート１０４間の静電容量、Ｃ１２は読み出し用の第２の半導体層１０２とフローティングゲート１０４間の静電容量、Ｃ２はフローティングゲート１０４とコントロールゲート１０６間の静電容量、ＱＦＧはフローティングゲート１０４内の電荷量を指す。ここで、式（３）において、読み出し用の第２の半導体層１０２の電位ＶＳＤをコントロールゲート１０６の電位ＶＣＧと同じにすると、フローティングゲート１０４の電位ＶＦＧは次式のようになる。
Figure 2009302521
式（４）中、カップリング比は、（Ｃ２＋Ｃ１２）／（Ｃ１１＋Ｃ１２＋Ｃ２）である。
ここで、半導体層を２つ具備するメモリトランジスタ１２０（図１、図２参照）と、半導体層を１つしか具備しないメモリトランジスタ１３０（図５、図６参照）を比較する。なお、図５は半導体層１３１を１つだけ有するメモリトランジスタ１３０の上面図であり、図６（Ａ）は図５におけるＡ２−Ｂ２間の断面に相当し、図６（Ｂ）は図５におけるＣ２−Ｄ２間の断面に相当する。また、図５、図６に示した半導体層１３１は、書き込み動作、消去動作及び読み出し動作を行う。
図１、図２に示したメモリトランジスタ１２０と図５、図６に示したメモリトランジスタ１３０においてフローティングゲート１０４の面積を同一とした場合、図１、図２に示すメモリトランジスタ１２０では静電容量Ｃ１２が加えてあるためカップリング比が（Ｃ２＋Ｃ１２）／（Ｃ１１＋Ｃ１２＋Ｃ２）となる。メモリトランジスタ１２０とメモリトランジスタ１３０のカップリング比を比較すると、（Ｃ２＋Ｃ１２）／（Ｃ１１＋Ｃ１２＋Ｃ２）＞Ｃ２／（Ｃ１＋Ｃ２）となり、メモリトランジスタ１２０の方がメモリトランジスタ１３０よりカップリング比が高くなる。
また、第２の半導体層１０２とフローティングゲート１０４間の第１の絶縁膜１０３は第２の絶縁膜１０５より薄い膜厚で形成するため、単位面積あたりに得られる静電容量Ｃ１２が大きくなり、効率的にカップリング比を上げることができる。そのため、図１、図２に示したメモリトランジスタ１２０と図５、図６に示したメモリトランジスタ１３０のカップリング比が同一になるように設けた場合、メモリトランジスタ１２０では、フローティングゲート１０４とコントロールゲート１０６間の静電容量Ｃ２を小さくすることができるため、フローティングゲート１０４とコントロールゲート１０６の重なり面積を縮小することも可能となる。
したがって、図１、図２に示すように、第１の半導体層１０１と第２の半導体層１０２を設ける場合であっても（島状の半導体層を複数設ける場合であっても）、フローティングゲート１０４の面積を縮小することが可能なため、メモリトランジスタが占有する面積は、従来の構造と比較して、概略等価か、縮小することができる。
なお、上述したメモリトランジスタの動作方法における好適な一例として、書き込み動作及び消去動作時に、第２の導電膜１１２、第３の導電膜１１３及びコントロールゲート１０６に同一の電位を印加する例を示したが、本実施の形態はこれに限られない。第２の半導体層１０２とフローティングゲート１０４間にＦ−Ｎトンネル電流が発生しないような電位であれば、書き込み動作及び消去動作時に、第２の導電膜１１２、第３の導電膜１１３及びコントロールゲート１０６に印加される電位を同一としなくてもよい。例えば、第１の絶縁膜１０３の膜厚が１０ｎｍとすると、第２の半導体層１０２とフローティングゲート１０４間の電界が６ＭＶ／ｃｍ程度以下となるように第２の半導体層１０２とコントロールゲート１０６に電位を印加すればよい。
このように、書き込み動作及び消去動作時に、第２の半導体層１０２とフローティングゲート１０４間にＦ−Ｎトンネル電流が発生しないように、第２の導電膜１１２、第３の導電膜１１３及びコントロールゲート１０６に印加される電位を制御することにより、第２の半導体層１０２とフローティングゲート１０４間に位置する第１の絶縁膜１０３の劣化を抑制できる。
なお、本実施の形態で示したメモリトランジスタは、本明細書の他の実施の形態で示す形態と組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、上記実施の形態で示した不揮発性半導体記憶装置を構成するメモリトランジスタの作製方法の一例に関して図面を参照して説明する。なお、図３は上記図１（Ａ）におけるＡ１−Ｂ１間の断面に相当し、図４は上記図１（Ａ）におけるＣ１−Ｄ１間の断面に相当する。
まず、基板１００上に島状の第１の半導体層１０１と第２の半導体層１０２を形成する（図３（Ａ）、図４（Ａ）参照）。
基板１００は、絶縁表面を有する基板、例えば、ガラス基板や石英基板、セラミック基板、プラスチック基板等を用いることができる。また、基板１００の表面に一層もしくは複数層からなる絶縁膜を設け、当該絶縁膜上に第１の半導体層１０１と第２の半導体層１０２を形成してもよい。
一層もしくは複数層からなる絶縁膜は、酸化珪素、窒化珪素、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の絶縁材料を用いて形成する。形成方法については特に限定されず、ＣＶＤ法やスパッタ法等を用いて形成することができる。基板１００上に絶縁膜を設けることで、基板１００の凹凸の影響を軽減することや基板１００から上部素子への不純物拡散を防止することができる。
第１の半導体層１０１、第２の半導体層１０２は、珪素（Ｓｉ）を主成分とする材料（例えば、Ｓｉ、ＳｉｘＧｅ１−ｘ等）を用い、ＣＶＤ法やスパッタ法等を用いて形成する。なお、第１の半導体層１０１、第２の半導体層１０２は、アモルファス、微結晶、多結晶および単結晶状態のいずれでも目的に応じて適宜選択することが出来る。基板１００上に目的に応じた結晶状態の半導体膜を形成した後、当該半導体膜を選択的にエッチングすることによって複数の島状の半導体層を形成することができる。また、第１の半導体層１０１は、半導体に限らず、導電膜で設けてもよい。
例えば、基板１００上に絶縁膜を介して非晶質半導体膜を３０ｎｍ〜２００ｎｍの厚さで形成し、当該非晶質半導体膜を結晶化した後、選択的にエッチングすることにより第１の半導体層１０１と第２の半導体層１０２を形成する。
半導体膜の結晶化方法としては、レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法またはこれらの方法を組み合わせた方法等により行うことができる。
また、ＳＯＩ基板を用いて、第１の半導体層１０１と第２の半導体層１０２を単結晶半導体（例えば、単結晶シリコン）で設けてもよい。
単結晶状態の半導体層を形成する場合は、酸素分子をイオン注入によりシリコン結晶表面から埋め込み、それを高熱で酸化させることでシリコン結晶中に酸化珪素の絶縁膜を形成する方法や、二枚のシリコンウェハを用意し、一方の基板にイオン注入による剥離のための部分を形成しておき、二枚のシリコンウェハを貼り合わせた後、一方の基板を剥離して形成する方法により行うことができる。
次に、第１の半導体層１０１と第２の半導体層１０２上に第１の絶縁膜１０３を形成した後、第１の絶縁膜１０３上にフローティングゲート１０４を形成する（図３（Ｂ）、図４（Ｂ）参照）。なお、上記図７で示したように、フローティングゲート１０４の端部が第１の半導体層１０１の上方に配置するように設けてもよい。
第１の絶縁膜１０３としては少なくとも酸素を含む絶縁膜で形成する。例えば、酸化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム（ＡｌｘＯｙ）、酸化タンタル（ＴａＯｘ）等の材料を用いて形成する。また、酸化ハフニウム（ＨｆＯｘ）等の高誘電率材料を用いることもできる。第１の絶縁膜１０３は、ＣＶＤ法又はスパッタ法等により形成することができる。また、半導体層に酸素雰囲気下でプラズマ処理を行うことにより当該半導体層の表面に酸化膜を形成してもよい。
例えば、第１の絶縁膜１０３として、膜厚１ｎｍ以上２０ｎｍ以下、好ましくは膜厚７ｎｍ以上１０ｎｍ以下の酸化珪素膜、酸化窒化珪素膜で形成する。
第１の絶縁膜１０３として酸化窒化珪素膜を形成する場合、シラン（ＳｉＨ４）ガスと亜酸化窒素（Ｎ２Ｏ）ガスを原料ガスとしてプラズマＣＶＤ法により成膜することができる。このときの酸化窒化珪素膜の成膜条件の一例を以下に示す。
原料ガスのガス質量流量比は、例えば、ＳｉＨ４：Ｎ２Ｏ＝１：８００（ｓｃｃｍ）とする。なお、本明細書で示すガス質量流量比とは、成膜室内に供給する原料ガスのＳｉＨ４ガスの質量流量（ｓｃｃｍ）とＮ２Ｏガスの質量流量（ｓｃｃｍ）の比である。また、周波数６０ＭＨｚで高周波電力１５０Ｗとし、成膜温度（基板温度）４００℃、処理室内圧力４０Ｐａ、電極間隔２８ｍｍとする。
また、第１の絶縁膜１０３を形成した後、当該第１の絶縁膜１０３に対してプラズマ酸化をおこなってもよい。プラズマ酸化は、マイクロ波（代表的には２．４５ＧＨｚ）等の高周波で励起され、電子密度が１×１０１１ｃｍ−３以上で、プラズマの電子温度が１．５ｅＶ以下のプラズマを利用する。具体的には、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用することが好ましい。また、第１の絶縁膜１０３に対するプラズマ酸化時間は、６０ｓｅｃ以上が好ましい。例えば、半導体層に酸素雰囲気下でプラズマ処理を行い、プラズマＣＶＤ法による酸化窒化珪素膜成膜し、再度、酸素雰囲気下でプラズマ処理を行い、第１の絶縁膜１０３を形成することができる。
フローティングゲート１０４は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素、またはこれらの元素を主成分とする合金材料若しくはこれらの元素を主成分とする化合物材料を用いて単層又は積層させて形成することができる。また、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成することもできる。フローティングゲート１０４は、これらの材料を用いてＣＶＤ法やスパッタ法等により１ｎｍ〜２００ｎｍで形成し、所望の形状にパターニングすること等で形成することができる。
次に、フローティングゲート１０４をマスクとして第１の半導体層１０１と第２の半導体層１０２に不純物元素を添加し、不純物領域１２１、１２２を形成する（図３（Ｃ）参照）。
読み出し用に用いられる第２の半導体層１０２に形成される不純物領域１２２は、トランジスタのＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）として機能する。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、リン（Ｐ）を添加する。
なお、ここでは、第１の半導体層１０１に、後に形成される不純物領域１０８ａ、１０８ｂよりも不純物濃度が低い不純物領域１２１を形成し、第２の半導体層１０２に、後に形成される不純物領域１０９ａ、１０９ｂよりも不純物濃度が低い不純物領域１２２を形成したが、不純物領域１２１、１２２を形成しなくてもよい。不純物領域１２２を形成しないときは、メモリトランジスタの構成はオフセット型のコントロールゲートを設けた構成に近くなり、メモリの過剰消去を防ぎ、消去状態でのメモリトランジスタをノーマリーオフ型で固定することができる。本実施の形態に示すように、ＬＤＤ領域として不純物領域１２２を形成することで、ホットエレクトロン耐性向上やメモリトランジスタのオン特性の向上を図ることができる。
次に、フローティングゲート１０４を覆うように、第２の絶縁膜１０５を形成した後、第２の絶縁膜１０５上にコントロールゲート１０６を形成する（図３（Ｄ）、図４（Ｃ）参照）。
第２の絶縁膜１０５は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の酸素または窒素を有する絶縁膜をＣＶＤ法、スパッタ法、塗布法等を用いて形成することができる。膜厚としては、１０ｎｍ以上１００ｎｍ以下、より好ましくは膜厚２０ｎｍ以上５０ｎｍ以下で形成する。
コントロールゲート１０６は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素、またはこれらの元素を主成分とする合金材料若しくはこれらの元素を主成分とする化合物材料を用いて単層又は積層させて形成することができる。また、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料を用いてＣＶＤ法やスパッタ法等により形成し、所望の形状にパターニングすること等で形成することができる。コントロールゲート１０６は、これらの材料を用いてＣＶＤ法やスパッタ法等により１００ｎｍ〜４００ｎｍで形成することができる。
また、図３（Ｄ）、図４（Ｃ）に示すように、フローティングゲート１０４の側面を覆うようにコントロールゲート１０６を形成することにより、フローティングゲート１０４の側面とコントロールゲート１０６の側面で容量を発生させ、書き込み電圧の低電圧化を図ることができる。
また、フローティングゲート１０４は、第１の絶縁膜１０３により下部が覆われ、第２の絶縁膜１０５により上部および側面が覆われているため、フローティングゲート１０４内に蓄積された電荷を保持しやすく、メモリの保持特性を高めることができる。基板１００として、ガラス基板等の耐熱性が小さい基板を用いる場合には、６００℃程度以下の熱処理しか用いることができないため、フローティングゲート１０４を囲む絶縁膜は、数が少なく単純な素子構造を用いる方が保持特性上好ましい。
次に、コントロールゲート１０６をマスクとして第１の半導体層１０１、第２の半導体層１０２に不純物元素を添加し、不純物領域１０８ａ、１０８ｂ、ソース又はドレインとして機能する不純物領域１０９ａ、１０９ｂを形成する（図３（Ｅ）参照）。
不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、リン（Ｐ）を添加する。また、ここでは、不純物領域１０８ａ、１０８ｂ、不純物領域１０９ａ、１０９ｂが不純物領域１２１、１２２よりも不純物濃度が高くなるようにする。
次に、コントロールゲート１０６を覆うように第３の絶縁膜１０７を形成した後、第３の絶縁膜１０７上に、第１の導電膜１１１、第２の導電膜１１２、第３の導電膜１１３を形成する（図３（Ｆ）、図４（Ｄ）参照）。
第３の絶縁膜１０７は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の酸素または窒素を有する絶縁膜、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる膜をＣＶＤ法、スパッタ法、塗布法等を用いて形成することができる。
なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えば、アルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。有機材料またはシロキサン材料で形成することで、半導体膜やゲート電極等による段差を平坦化することができる。ただし、有機材料またはシロキサン材料を用いて形成された膜は水分を吸収、通過しやすいので、無機材料を用いた膜を半導体膜、ゲート絶縁膜、ゲート電極等と有機材料またはシロキサン材料を用いて形成された膜の間に形成するのが好ましい。特に、窒化珪素、窒化酸化珪素等を有する膜は、水分に対するブロッキング効果が高いので好ましい。
第１の導電膜１１１は第１の半導体層１０１の不純物領域１０８ａ、１０８ｂに電気的に接続させ、第２の導電膜１１２は第２の半導体層１０２の不純物領域１０９ａに電気的に接続させ、第３の導電膜１１３は第２の半導体層１０２の不純物領域１０９ｂに電気的に接続させるように設ける。具体的には、第１の絶縁膜１０３、第２の絶縁膜１０５および第３の絶縁膜１０７をエッチングして開口部を形成し、当該開口部を介して導電膜と半導体層を電気的に接続させる。
第１の導電膜１１１〜第３の導電膜１１３は、ＣＶＤ法やスパッタ法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくはこれらの元素を主成分とする化合物材料を用いて形成することができる。第１の導電膜１１１〜第３の導電膜１１３は、同一の材料で同一の工程で形成しても、分けて形成してもよい。
また、本実施の形態では、Ｆ−Ｎトンネル電流を用いた書き込み、消去を想定して、第１の半導体層１０１に開口部を介して接触させる導電膜と書き換え線として機能する導電膜を第１の導電膜１１１で形成する場合を示したが、別々の配線となる導電膜を設けてもよい。
以上の工程で、メモリトランジスタを具備する不揮発性半導体記憶装置を作製することができる。
なお、本実施の形態で示したメモリトランジスタの構造は一例であり、各種公知の構造を適用することができるのは言うまでもない。例えば、半導体層に複数のＬＤＤ領域を形成してもよいし、コントロールゲートの側面にサイドウォールを形成してもよい。また、マルチゲート構造（直列に接続された少なくとも２つ以上のチャネル形成領域を含んだ半導体膜と、それぞれのチャネル形成領域に電界を印加する少なくとも２つ以上のゲート電極とを有する構造）や、デュアルゲート構造（半導体層の上下をゲート電極で挟む構造）を適用することもできる。
本実施の形態で示した不揮発性メモリでは、書き込み動作及び消去動作用の半導体層と、読み出し動作用の半導体層に分けて設けることで、書き込み動作や消去動作時を繰り返し行った場合であっても、読み出し不良を抑制することができる。
なお、本実施の形態で示したメモリトランジスタは、本明細書の他の実施の形態で示す形態と組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、上記実施の形態で示した不揮発性半導体記憶装置を具備する非接触でデータの入出力が可能である半導体装置の適用例に関して図面を参照して説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によっては、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＲＦタグ、無線タグ、電子タグまたは無線チップともよばれる。
半導体装置８００は、非接触でデータを交信する機能を有し、高周波回路８１０、電源回路８２０、リセット回路８３０、クロック発生回路８４０、データ復調回路８５０、データ変調回路８６０、他の回路の制御を行う制御回路８７０、記憶回路８８０およびアンテナ８９０を有している（図８（Ａ））。高周波回路８１０はアンテナ８９０より信号を受信して、データ変調回路８６０より受信した信号をアンテナ８９０から出力する回路であり、電源回路８２０は受信信号から電源電位を生成する回路であり、リセット回路８３０はリセット信号を生成する回路であり、クロック発生回路８４０はアンテナ８９０から入力された受信信号を基に各種クロック信号を生成する回路であり、データ復調回路８５０は受信信号を復調して制御回路８７０に出力する回路であり、データ変調回路８６０は制御回路８７０から受信した信号を変調する回路である。また、制御回路８７０としては、例えばコード抽出回路９１０、コード判定回路９２０、ＣＲＣ判定回路９３０および出力ユニット回路９４０が設けられている。なお、コード抽出回路９１０は制御回路８７０に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路９２０は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であり、ＣＲＣ判定回路９３０は判定されたコードに基づいて送信エラー等の有無を検出する回路である。
次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ８９０により無線信号が受信される。無線信号は高周波回路８１０を介して電源回路８２０に送られ、高電源電位（以下、ＶＤＤと記す）が生成される。ＶＤＤは半導体装置８００が有する各回路に供給される。また、高周波回路８１０を介してデータ復調回路８５０に送られた信号は復調される（以下、復調信号）。さらに、高周波回路８１０を介してリセット回路８３０およびクロック発生回路８４０を通った信号及び復調信号は制御回路８７０に送られる。制御回路８７０に送られた信号は、コード抽出回路９１０、コード判定回路９２０およびＣＲＣ判定回路９３０等によって解析される。そして、解析された信号にしたがって、記憶回路８８０内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユニット回路９４０を通って符号化される。さらに、符号化された半導体装置８００の情報はデータ変調回路８６０を通って、アンテナ８９０により送信される。なお、半導体装置８００を構成する複数の回路においては、低電源電位（以下、ＶＳＳ）は共通であり、ＶＳＳはＧＮＤとすることができる。なお、半導体装置８００において、上記実施の形態で示した不揮発性半導体記憶装置を記憶回路８８０に適用することができる。
このように、リーダ／ライタから半導体装置８００に信号を送り、当該半導体装置８００から送られてきた信号をリーダ／ライタで受信することによって、半導体装置のデータを読み取ることが可能となる。
また、半導体装置８００は、各回路への電源電圧の供給を電源（バッテリー）を搭載せず電磁波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電源又は電磁波と電源により各回路に電源電圧を供給するタイプとしてもよい。
次に、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する。表示部３２１０を含む携帯端末の側面には、リーダ／ライタ３２００が設けられ、品物３２２０の側面には半導体装置３２３０が設けられる（図８（Ｂ））。品物３２２０が含む半導体装置３２３０にリーダ／ライタ３２００をかざすと、表示部３２１０に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６０をベルトコンベアにより搬送する際に、リーダ／ライタ３２４０と、商品３２６０に設けられた半導体装置３２５０を用いて、該商品３２６０の検品を行うことができる（図８（Ｃ））。このように、システムに半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。
また、上記実施の形態で示した不揮発性半導体記憶装置は、メモリを具備したあらゆる分野の電子機器に用いることが可能である。例えば、上記実施の形態で示した不揮発性半導体記憶装置を適用した電子機器として、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら電子機器の具体例を図９に示す。
図９（Ａ）、（Ｂ）は、デジタルカメラを示している。図９（Ｂ）は、図９（Ａ）の裏側を示す図である。このデジタルカメラは、筐体２１１１、表示部２１１２、レンズ２１１３、操作キー２１１４、シャッター２１１５などを有する。また、取り出し可能な不揮発性のメモリ２１１６を備えており、当該デジタルカメラで撮影したデータをメモリ２１１６に記憶させておく構成となっている。上記実施の形態で示した不揮発性半導体記憶装置は当該メモリ２１１６に適用することができる。
また、図９（Ｃ）は、携帯電話を示しており、携帯端末の１つの代表例である。この携帯電話は筐体２１２１、表示部２１２２、操作キー２１２３などを含む。また、携帯電話は、取り出し可能な不揮発性のメモリ２１２５を備えており、当該携帯電話の電話番号等のデータ、映像、音楽データ等をメモリ２１２５に記憶させ再生することができる。上記実施の形態で示した不揮発性半導体記憶装置は当該メモリ２１２５に適用することができる。
また、図９（Ｄ）は、デジタルプレーヤーを示しており、オーディオ装置の１つの代表例である。図９（Ｄ）に示すデジタルプレーヤーは、本体２１３０、表示部２１３１、メモリ部２１３２、操作部２１３３、イヤホン２１３４等を含んでいる。なお、イヤホン２１３４の代わりにヘッドホンや無線式イヤホンを用いることができる。メモリ部２１３２は、上記実施の形態で示した不揮発性半導体記憶装置を用いることができる。例えば、記録容量が２０〜２００ギガバイト（ＧＢ）のＮＡＮＤ型不揮発性メモリを用いることができる。また、操作部２１３３を操作することにより、映像や音声（音楽）を記録、再生することができる。なお、表示部２１３１は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型のオーディオ装置において特に有効である。なお、メモリ部２１３２に設けられた不揮発性の半導体記憶装置は、取り出し可能な構成としてもよい。
また、図９（Ｅ）は、電子ブック（電子ペーパーともいう）を示している。この電子ブックは、本体２１４１、表示部２１４２、操作キー２１４３、メモリ部２１４４を含んでいる。またモデムが本体２１４１に内蔵されていてもよいし、無線で情報を送受信できる構成としてもよい。メモリ部２１４４は、上記実施の形態で示した不揮発性半導体記憶装置を用いることができる。例えば、記録容量が２０〜２００ギガバイト（ＧＢ）のＮＡＮＤ型不揮発性メモリを用いることができる。また、操作キー２１４３を操作することにより、映像や音声（音楽）を記録、再生することができる。なお、メモリ部２１４４に設けられた不揮発性の半導体記憶装置は、取り出し可能な構成としてもよい。
以上の様に、上記実施の形態で示した不揮発性半導体記憶装置の適用範囲は極めて広く、メモリを有するものであればあらゆる分野の電子機器に用いることが可能である。
本実施例では、上記実施の形態で示した不揮発性半導体記憶装置の書き換えによる特性に関して説明する。
まず、本実施例で示す不揮発性半導体記憶装置として、基板１００上に２つの半導体層を具備するメモリトランジスタ上記図１、図２で示す構造を作製した。
具体的には、基板１００としてガラス基板を用い、当該ガラス基板上に、ＣＶＤ法により、厚さ５０ｎｍの窒化酸化珪素（ＳｉＮｘＯｙ、ｘ＞ｙ＞０）および厚さ１００ｎｍの酸化窒化珪素（ＳｉＯｘＮｙ、ｘ＞ｙ＞０）を順に成膜した。
島状の第１の半導体層１０１、第２の半導体層１０２は、多結晶シリコン膜から形成した。多結晶シリコン膜は次のように形成した。まず、ＣＶＤ法により、モノシランを原料に厚さ６６ｎｍの非晶質シリコン膜を形成した。次いで、５００℃１時間、および５５０℃４時間の加熱処理を行い、非晶質シリコン膜の水素を放出させた。そして、ＹＶＯ４レーザ発振器の第２高調波（波長５３２ｎｍ）のビームを照射して、非晶質シリコン膜を結晶化して、多結晶シリコン膜を形成した。ＹＶＯ４レーザ発振器は、半導体レーザ（ＬＤ）励起の連続発振レーザ発振器を用いた。そして、エッチング処理により、この多結晶シリコン膜を所望の形状に加工して、第１の半導体層１０１、第２の半導体層１０２を形成した（図３（Ａ）、図４（Ａ）参照）。
そして、第１の絶縁膜１０３を形成するために、まず、第１の半導体層１０１、第２の半導体層１０２に高密度プラズマ酸化処理を行った。次いで、プラズマＣＶＤ装置で、モノシラン（ＳｉＨ４）ガスと亜酸化窒素（Ｎ２Ｏ）ガスを原料に、厚さ９ｎｍの酸化窒化珪素膜を形成した。原料ガスのガス質量流量比はＳｉＨ４：Ｎ２Ｏ＝１：８００とした。また、プラズマ励起の条件は、高周波電力１５０Ｗ（周波数６０ＭＨｚ）、成膜温度（基板温度）４００℃、処理室内圧力４０Ｐａ、電極間隔２８ｍｍとした。酸化窒化珪素膜の形成後、再度、高密度プラズマ酸化処理を行った。以上の工程により、第１の絶縁膜１０３を形成した。次に、スパッタ装置で３０ｎｍの膜厚のタングステン膜を絶縁膜１０３上に形成した。エッチング処理により、このタングステン膜を所定の形状に加工し、フローティングゲート１０４となる導電膜を形成した。次に、プラズマドーピング装置により、第１の半導体層１０１、第２の半導体層１０２にリン（Ｐ）を添加して、不純物領域１２１、１２２を形成した。ソースガスには水素で希釈したＰＨ３を用いた（図３（Ｂ）、図３（Ｃ）、図４参照）。
次に、フローティングゲート１０４を覆って、第２の絶縁膜１０５を形成した。ここでは、プラズマＣＶＤ装置で、厚さ５０ｎｍの酸化窒化珪素膜を形成した。第２の絶縁膜１０５上に、スパッタ装置で、厚さ３０ｎｍの窒化タンタルおよび厚さ３７０ｎｍのタングステン膜の積層膜を形成した。この積層膜をエッチングして、コントロールゲート１０６を形成した。次いで、コントロールゲート１０６をマスクに、プラズマドーピング装置により第１の半導体層１０１および第２の半導体層１０２にリンを添加した。ソースガスには水素で希釈したＰＨ３を用いた。この工程で、第１の半導体層１０１、第２の半導体層１０２に不純物領域１０８ａ、１０８ｂおよび１０９ａ、１０９ｂを形成した（図３（Ｄ）、図３（Ｅ）、図４（Ｃ）参照）。
次に、コントロールゲート１０６を覆って、第３の絶縁膜１０７として厚さ５０ｎｍの酸化珪素膜、厚さ１００ｎｍの酸化窒化珪素膜と、厚さ６００ｎｍの酸化珪素膜の積層膜を形成した。酸化珪素膜を形成した後、窒素雰囲気で５５０℃の加熱処理を行い、不純物領域１０８ａ、１０８ｂ、１０９ａ、１０９ｂ、１２１、１２２に添加したリンを活性化した。次いで、絶縁膜１０３、１０５、１０７の積層膜を開口し、スパッタ装置で、厚さ６０ｎｍのチタン膜、厚さ４０ｎｍの窒化チタン膜、厚さ５００ｎｍの純アルミニウム膜、および厚さ１００ｎｍのチタン膜でなる積層構造の導電膜を形成した。エッチング処理により、この積層膜を所望の形状に加工し、導電膜１１１〜１１３を形成した。以上の工程により、本実施例のメモリセルを作製した（図３（Ｆ）、図４（Ｄ）参照）。
また、比較の従来例として、上記図５、図６に示すように、基板１００上に一つの半導体層を具備するメモリトランジスタを形成した。なお、フローティングゲート１０４、コントロールゲート１０６、第１の絶縁膜１０３、第２の絶縁膜１０５等の材料や膜厚は同一になるように形成した。
次に、図１、図２に示す構造において、書き込みではコントロールゲート１０６に＋６．０Ｖ、第１の導電膜１１１に−６．０Ｖ、第２の導電膜１１２に＋６．０Ｖ、第３の導電膜１１３に＋６．０Ｖ、消去ではコントロールゲート１０６に−７．０Ｖ、第１の導電膜１１１に＋７．０Ｖ、第２の導電膜１１２に−７．０Ｖ、第３の導電膜１１３に−７．０Ｖ印加して、第１の半導体層１０１とフローティングゲート１０４間にＦ−Ｎトンネル電流を発生させて、書き込み、消去を行った。
一方、図５、図６に示す構造（比較例）において、書き込みではコントロールゲート１０６に＋７．０Ｖ、第２の導電膜１１２に−７．０Ｖ、第３の導電膜１１３に−７．０Ｖ、消去ではコントロールゲート１０６に−８．３Ｖ、第２の導電膜１１２に＋８．３Ｖ、第３の導電膜１１３に＋８．３Ｖ印加して、半導体層１３１とフローティングゲート１０４間にＦ−Ｎトンネル電流を発生させて、書き込み、消去を行った。
なお、読み出しは、第１の導電膜１１１に０Ｖ、第２の導電膜１１２に０Ｖ、第３の導電膜１１３に１Ｖ印加して行った。
図１０に上述の本実施例のメモリ素子と、比較例のメモリ素子における、書き込み・消去回数に対するメモリトランジスタにおける相互コンダクタンス（ｇｍ）の変化を示す。
図１０に示すように、比較例の構成（図５、図６）では、書き込み、消去を繰り返すことで、１×１０３回程度より相互コンダクタンス（ｇｍ）が低下していく。一方、本実施例の構成（図１、図２）では書き込み、消去を繰り返しても相互コンダクタンス（ｇｍ）が低下せず、維持している。したがって、図１、図２に示す構成を適用することにより、書き込み、消去を繰り返し行った場合であっても、相互コンダクタンス（ｇｍ）の低下を抑制し、記録データの読み出し不良を抑制することが可能である。
１００ 基板
１０１ 半導体層
１０２ 半導体層
１０３ 絶縁膜
１０４ フローティングゲート
１０５ 絶縁膜
１０６ コントロールゲート
１０７ 絶縁膜
１１１ 導電膜
１１２ 導電膜
１１３ 導電膜
１２０ メモリトランジスタ
１２１ 不純物領域
１２２ 不純物領域
１３０ メモリトランジスタ
１３１ 半導体層
１４１ 端部
６００ 基板
６０１ 半導体層
６０２ 絶縁膜
６０３ フローティングゲート
６０４ 絶縁膜
６０５ コントロールゲート
６０６ 不純物領域
６０７ 不純物領域
８００ 半導体装置
８１０ 高周波回路
８２０ 電源回路
８３０ リセット回路
８４０ クロック発生回路
８５０ データ復調回路
８６０ データ変調回路
８７０ 制御回路
８８０ 記憶回路
８９０ アンテナ
９１０ コード抽出回路
９２０ コード判定回路
９３０ ＣＲＣ判定回路
９４０ 出力ユニット回路
１０８ａ 不純物領域
１０９ａ 不純物領域
１０９ｂ 不純物領域
２１１１ 筐体
２１１２ 表示部
２１１３ レンズ
２１１４ 操作キー
２１１５ シャッター
２１１６ メモリ
２１２１ 筐体
２１２２ 表示部
２１２３ 操作キー
２１２５ メモリ
２１３０ 本体
２１３１ 表示部
２１３２ メモリ部
２１３３ 操作部
２１３４ イヤホン
２１４１ 本体
２１４２ 表示部
２１４３ 操作キー
２１４４ メモリ部
３２００ リーダ／ライタ
３２１０ 表示部
３２２０ 品物
３２３０ 半導体装置
３２４０ リーダ／ライタ
３２５０ 半導体装置
３２６０ 商品

Claims (10)

  1. 不純物領域を有する第１の半導体層と、
    ソース領域及びドレイン領域を有する第２の半導体層と、
    前記第１の半導体層及び前記第２の半導体層上に設けられた第１の絶縁膜と、
    前記第１の絶縁膜上に設けられ、且つ前記第１の半導体層及び前記第２の半導体層と重畳するフローティングゲートと、
    前記フローティングゲート上に設けられた第２の絶縁膜と、
    前記第２の絶縁膜上に設けられ、且つ前記第１の半導体層、前記第２の半導体層及び前記フローティングゲートと重畳するコントロールゲートと、
    前記第１の半導体層に設けられた前記不純物領域に電気的に接続された第１の導電膜と、
    前記第２の半導体層に設けられたソース領域とドレイン領域の一方に電気的に接続された第２の導電膜と、他方に電気的に接続された第３の導電膜と、を有する不揮発性半導体記憶装置。
  2. 請求項１において、
    前記不純物領域が、前記コントロールゲートを挟んで前記第１の半導体層の２箇所の領域に離間して設けられており、前記第１の導電膜が前記離間して設けられた前記不純物領域の双方と電気的に接続されている不揮発性半導体記憶装置。
  3. 請求項１又は請求項２において、
    前記フローティングゲートの端部が、前記第１の半導体層の上方に配置している不揮発性半導体記憶装置。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記コントロールゲートが前記第２の絶縁膜を介して前記フローティングゲートを覆うように設けられている不揮発性半導体記憶装置。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記フローティングゲートがシリコン、タングステン、タンタル、チタン、モリブデン、窒化タングステン、窒化タンタル、窒化チタン又は窒化モリブデンのいずれか一である不揮発性半導体記憶装置。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記第１の半導体層と前記第２の半導体層がガラス基板上に設けられている不揮発性半導体記憶装置。
  7. 請求項１乃至請求項６のいずれか一項において、
    前記第１の半導体層は、書き込み動作及び消去動作に用いられる半導体層であり、
    前記第２の半導体層は、読み出し動作に用いられる半導体層である不揮発性半導体記憶装置。
  8. 請求項１乃至請求項７のいずれか一項において、
    書き込み動作又は消去動作時に、前記第２の導電膜、前記第３の導電膜及び前記コントロールゲートに同一の電位が印加される不揮発性半導体記憶装置。
  9. 基板上に第１の半導体層と第２の半導体層を形成し、
    前記第１の半導体層及び前記第２の半導体層上に第１の絶縁膜を形成し、
    前記第１の半導体層及び前記第２の半導体層と重なるように前記第１の絶縁膜上にフローティングゲートを形成し、
    前記フローティングゲート上に第２の絶縁膜を形成し、
    前記第１の半導体層、前記第２の半導体層及び前記フローティングゲートと重なるようにコントロールゲートを形成し、
    前記コントロールゲートをマスクとして前記第１の半導体層及び前記第２の半導体層に不純物元素を添加し、前記第１の半導体層に不純物領域を形成すると共に、前記第２の半導体層にソース領域及びドレイン領域を形成し、
    前記不純物領域に電気的に接続される第１の導電膜と、前記ソース領域又はドレイン領域の一方に電気的に接続される第２の導電膜と、他方に電気的に接続される第３の導電膜を形成する不揮発性半導体記憶装置の作製方法。
  10. 請求項９において、
    前記フローティングゲートの端部を、前記第１の半導体層の上方に配置させる不揮発性半導体記憶装置の作製方法。
JP2009115536A 2008-05-16 2009-05-12 電子機器 Expired - Fee Related JP5479776B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009115536A JP5479776B2 (ja) 2008-05-16 2009-05-12 電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008129961 2008-05-16
JP2008129961 2008-05-16
JP2009115536A JP5479776B2 (ja) 2008-05-16 2009-05-12 電子機器

Publications (3)

Publication Number Publication Date
JP2009302521A true JP2009302521A (ja) 2009-12-24
JP2009302521A5 JP2009302521A5 (ja) 2012-04-19
JP5479776B2 JP5479776B2 (ja) 2014-04-23

Family

ID=41315322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009115536A Expired - Fee Related JP5479776B2 (ja) 2008-05-16 2009-05-12 電子機器

Country Status (5)

Country Link
US (2) US8188535B2 (ja)
JP (1) JP5479776B2 (ja)
CN (1) CN102027589B (ja)
TW (1) TWI479665B (ja)
WO (1) WO2009139429A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102017129B (zh) * 2008-05-09 2013-10-23 株式会社半导体能源研究所 非易失性半导体存储装置
WO2011093150A1 (en) * 2010-01-29 2011-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8634230B2 (en) 2011-01-28 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
KR102051961B1 (ko) * 2013-03-13 2019-12-17 삼성전자주식회사 메모리 장치 및 이의 제조 방법
CN103199116B (zh) 2013-03-29 2016-04-27 京东方科技集团股份有限公司 悬浮栅晶体管及其制作方法、应用方法、显示器驱动电路
CN106463419B (zh) * 2014-04-30 2019-05-14 惠普发展公司有限责任合伙企业 集成电路
US10096718B2 (en) 2016-06-17 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Transistor, electronic device, manufacturing method of transistor

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334195A (ja) * 1993-05-18 1994-12-02 Nippon Steel Corp 不揮発性半導体記憶装置
JPH1032268A (ja) * 1996-07-17 1998-02-03 Nec Corp 読出専用半導体記憶装置
JPH1065031A (ja) * 1996-07-01 1998-03-06 Internatl Business Mach Corp <Ibm> Ｅｅｐｒｏｍ
JP2000315393A (ja) * 1990-07-12 2000-11-14 Hitachi Ltd 半導体集積回路装置
JP2003282749A (ja) * 2002-01-21 2003-10-03 Denso Corp 不揮発性半導体記憶装置
JP2004165182A (ja) * 2002-11-08 2004-06-10 Ricoh Co Ltd 半導体装置
JP2005197624A (ja) * 2004-01-09 2005-07-21 Genusion:Kk 不揮発性記憶装置
JP2005533372A (ja) * 2002-07-09 2005-11-04 インピンジ インコーポレイテッド フローティング・ゲート半導体構造
JP2006339554A (ja) * 2005-06-06 2006-12-14 Sanyo Electric Co Ltd 不揮発性半導体記憶装置及びその動作方法
JP2008010842A (ja) * 2006-06-01 2008-01-17 Semiconductor Energy Lab Co Ltd 不揮発性半導体記憶装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3136517C2 (de) * 1980-09-26 1985-02-07 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Nichtflüchtige Halbleiter-Speichervorrichtung
JP3083547B2 (ja) 1990-07-12 2000-09-04 株式会社日立製作所 半導体集積回路装置
US5541442A (en) * 1994-08-31 1996-07-30 International Business Machines Corporation Integrated compact capacitor-resistor/inductor configuration
US5627392A (en) 1995-03-07 1997-05-06 California Institute Of Technology Semiconductor structure for long term learning
US5825063A (en) 1995-03-07 1998-10-20 California Institute Of Technology Three-terminal silicon synaptic device
US5875126A (en) 1995-09-29 1999-02-23 California Institute Of Technology Autozeroing floating gate amplifier
US5898613A (en) 1996-07-24 1999-04-27 California Institute Of Technology pMOS analog EEPROM cell
US5990512A (en) 1995-03-07 1999-11-23 California Institute Of Technology Hole impact ionization mechanism of hot electron injection and four-terminal ρFET semiconductor structure for long-term learning
TW326553B (en) 1996-01-22 1998-02-11 Handotai Energy Kenkyusho Kk Semiconductor device and method of fabricating same
US6125053A (en) 1996-07-24 2000-09-26 California Institute Of Technology Semiconductor structure for long-term learning
JP2006013534A (ja) 1997-07-08 2006-01-12 Sony Corp 半導体不揮発性記憶装置の製造方法
US6005270A (en) 1997-11-10 1999-12-21 Sony Corporation Semiconductor nonvolatile memory device and method of production of same
TW518650B (en) 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
JP4663094B2 (ja) 2000-10-13 2011-03-30 株式会社半導体エネルギー研究所 半導体装置
JP4776801B2 (ja) 2001-04-24 2011-09-21 株式会社半導体エネルギー研究所 メモリ回路
TW559814B (en) 2001-05-31 2003-11-01 Semiconductor Energy Lab Nonvolatile memory and method of driving the same
JP4881552B2 (ja) 2004-09-09 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2007123830A (ja) 2005-09-29 2007-05-17 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置
JP4849517B2 (ja) 2005-11-28 2012-01-11 ルネサスエレクトロニクス株式会社 不揮発性メモリセル及びｅｅｐｒｏｍ
US7968932B2 (en) 2005-12-26 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5063097B2 (ja) 2005-12-26 2012-10-31 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
EP1837917A1 (en) 2006-03-21 2007-09-26 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
JP5164404B2 (ja) 2006-03-21 2013-03-21 株式会社半導体エネルギー研究所 不揮発性半導体記憶装置
EP1837900A3 (en) 2006-03-21 2008-10-15 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
TWI431726B (zh) 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
US7596024B2 (en) 2006-07-14 2009-09-29 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory
US7709307B2 (en) 2006-08-24 2010-05-04 Kovio, Inc. Printed non-volatile memory
US7519930B2 (en) * 2006-08-30 2009-04-14 Giga Hertz Technology Corp. Method of calculating a model formula for circuit simulation

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315393A (ja) * 1990-07-12 2000-11-14 Hitachi Ltd 半導体集積回路装置
JPH06334195A (ja) * 1993-05-18 1994-12-02 Nippon Steel Corp 不揮発性半導体記憶装置
JPH1065031A (ja) * 1996-07-01 1998-03-06 Internatl Business Mach Corp <Ibm> Ｅｅｐｒｏｍ
JPH1032268A (ja) * 1996-07-17 1998-02-03 Nec Corp 読出専用半導体記憶装置
JP2003282749A (ja) * 2002-01-21 2003-10-03 Denso Corp 不揮発性半導体記憶装置
JP2005533372A (ja) * 2002-07-09 2005-11-04 インピンジ インコーポレイテッド フローティング・ゲート半導体構造
JP2004165182A (ja) * 2002-11-08 2004-06-10 Ricoh Co Ltd 半導体装置
JP2005197624A (ja) * 2004-01-09 2005-07-21 Genusion:Kk 不揮発性記憶装置
JP2006339554A (ja) * 2005-06-06 2006-12-14 Sanyo Electric Co Ltd 不揮発性半導体記憶装置及びその動作方法
JP2008010842A (ja) * 2006-06-01 2008-01-17 Semiconductor Energy Lab Co Ltd 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US20120217566A1 (en) 2012-08-30
US20090283812A1 (en) 2009-11-19
TW201007953A (en) 2010-02-16
TWI479665B (zh) 2015-04-01
CN102027589A (zh) 2011-04-20
JP5479776B2 (ja) 2014-04-23
US8872251B2 (en) 2014-10-28
CN102027589B (zh) 2014-03-05
US8188535B2 (en) 2012-05-29
WO2009139429A1 (en) 2009-11-19

Similar Documents

Publication Publication Date Title
JP5606602B2 (ja) 半導体装置及び電子機器
US9231070B2 (en) Nonvolatile semiconductor memory device and manufacturing method thereof, semiconductor device and manufacturing method thereof, and manufacturing method of insulating film
KR101406766B1 (ko) 불휘발성 반도체 기억장치 및 그 제작방법
US7875931B2 (en) Semiconductor device with isolation using impurity
JP5235333B2 (ja) 半導体装置の作製方法
US7696562B2 (en) Semiconductor device
JP5479776B2 (ja) 電子機器
TW200818472A (en) Nonvolatile memory
JP5483660B2 (ja) 半導体装置
KR20070095782A (ko) 불휘발성 반도체 기억장치
JP5164404B2 (ja) 不揮発性半導体記憶装置
JP5164405B2 (ja) 不揮発性半導体記憶装置
JP2007294936A (ja) 不揮発性半導体記憶装置及びその作製方法
JP5132171B2 (ja) 不揮発性半導体記憶装置及びその作製方法並びに半導体装置及びその作製方法
JP5466815B2 (ja) 半導体装置
JP2008047884A (ja) 半導体装置の作製方法及び不揮発性半導体記憶装置の作製方法
JP5121217B2 (ja) 半導体装置の作製方法
JP5297610B2 (ja) 半導体装置の作製方法
JP5164406B2 (ja) 不揮発性半導体記憶装置
JP2007288175A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120302

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140213

R150 Certificate of patent or registration of utility model

Ref document number: 5479776

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees