JP5297610B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP5297610B2 JP5297610B2 JP2007209639A JP2007209639A JP5297610B2 JP 5297610 B2 JP5297610 B2 JP 5297610B2 JP 2007209639 A JP2007209639 A JP 2007209639A JP 2007209639 A JP2007209639 A JP 2007209639A JP 5297610 B2 JP5297610 B2 JP 5297610B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- semiconductor
- semiconductor film
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
本実施の形態では、トランジスタ型の半導体記憶素子(以下、「メモリトランジスタ」とも記す)を具備する半導体記憶装置及びその作製方法に関して図面を参照して説明する。なお、以下の説明において、「書き込み電圧」と「消去電圧」とは、特に断らない限り電圧の絶対値のことをさすものとする。
本実施の形態では、上記実施の形態で示したメモリトランジスタと薄膜トランジスタ(TFT)を同一工程で作製する場合について図面を参照して説明する。
本実施の形態では、上記実施の形態で示した半導体記憶装置の使用形態に関して図面を参照して説明する。
81 RF及びアナログ回路
82 電源回路
83 リセット回路
84 クロック発生回路
85 復調回路
86 変調回路
87 制御論理回路
88 記憶回路
89 アンテナ
91 コード抽出回路
92 コード判定回路
93 CRC判定回路
94 メモリ制御回路
95 出力制御回路
100 基板
101 絶縁膜
102 半導体膜
103 絶縁膜
104 浮遊ゲート
105 絶縁膜
106 ゲート電極
107 層間絶縁膜
108 導電膜
202 半導体膜
203 絶縁膜
204 浮遊ゲート
205 絶縁膜
206 導電膜
221 レジストマスク
222 レジストマスク
223 不純物領域
250 薄膜トランジスタ
260 メモリトランジスタ
102a チャネル形成領域
102b 不純物領域
103a 結晶質半導体膜
106a ゲート電極
106b ゲート電極
202a 半導体膜
202b 半導体膜
2111 筐体
2112 表示部
2113 レンズ
2114 操作キー
2115 シャッターボタン
2116 メモリ
2121 筐体
2122 表示部
2123 操作キー
2125 メモリ
2130 本体
2131 表示部
2132 メモリ部
2133 操作部
2134 イヤホン
2141 本体
2142 表示部
2143 操作キー
2144 メモリ部
250a チャネル形成領域
250b 不純物領域
260a チャネル形成領域
260b 高濃度不純物領域
260c 低濃度不純物領域
262a チャネル形成領域
262b 高濃度不純物領域
262c 低濃度不純物領域
3200 リーダ/ライタ
3210 表示部
3220 品物
3230 半導体装置
3240 リーダ/ライタ
3250 半導体装置
3260 商品
Claims (2)
- 第1の領域と第2の領域と第3の領域とを有する第1の半導体領域を有し、
第4の領域と第5の領域と第6の領域と第7の領域と第8の領域とを有する第2の半導体領域を有し、
前記第3の領域は、前記第1の領域と前記第2の領域の間に位置し、
前記第6の領域は、前記第4の領域と前記第5の領域の間に位置し、
前記第7の領域は、前記第4の領域と前記第6の領域の間に位置し、
前記第8の領域は、前記第5の領域と前記第6の領域の間に位置する半導体装置の作製方法であって、
前記第4の領域と前記第5の領域と前記第6の領域と前記第7の領域と前記第8の領域とにそれぞれ第1の元素を導入する第1の工程を行い、
前記第1の半導体領域上と前記第2の半導体領域上とに絶縁層を形成する第2の工程を行い、
前記絶縁層上に導電層を形成する第3の工程を行い、
前記導電層と前記絶縁層とをエッチングし、前記第1の半導体領域表面を露出させ、前記第2の半導体領域上の第1の絶縁層と、前記第1の絶縁層上の第1の導電層とを形成する第4の工程を行い、
前記第1の半導体領域上と前記第1の導電層上とに第2の絶縁層を形成する第5の工程を行い、
前記第2の絶縁層上にマスクを形成し、前記第4の領域と前記第5の領域と前記第7の領域と前記第8の領域とにそれぞれ第2の元素を導入し、前記マスクを除去する第6の工程を行い、
前記第2の絶縁層上に第2の導電層と第3の導電層とを形成する第7の工程を行い、
前記第1の領域と前記第2の領域と前記第4の領域と前記第5の領域とにそれぞれ第3の元素を導入する第8の工程を行い、
前記第1の導電層は、前記第6の領域と重なる領域を有し、
前記第2の導電層は、前記第3の領域と重なる領域を有し、
前記第3の導電層は、前記第6の領域と重なる領域を有し、
前記第3の導電層は、前記第7の領域と重なる領域を有し、
前記第3の導電層は、前記第8の領域と重なる領域を有し、
前記第1の元素は、リンであり、
前記第2の元素は、リンであり、
前記第3の元素は、リンであり、
前記第1の半導体領域の材料は、シリコンであり、
前記第2の半導体領域の材料は、シリコンであり、
前記導電層は、シリコンよりも仕事関数が高いことを特徴とする半導体装置の作製方法。 - 請求項1において、
前記第1の工程の前に、
リンのチャネルドープドーズ量と書き込み電圧の関係を取得するステップと、
リンのチャネルドープドーズ量と消去電圧の関係を取得するステップと、
前記書き込み電圧の絶対値と前記消去電圧の絶対値とが概略同一になるリンのチャネルドープドーズ量を算出するステップと、を行い、
前記算出したチャネルドープドーズ量となるように、前記第1の工程を行うことを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007209639A JP5297610B2 (ja) | 2007-08-10 | 2007-08-10 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007209639A JP5297610B2 (ja) | 2007-08-10 | 2007-08-10 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009044063A JP2009044063A (ja) | 2009-02-26 |
JP2009044063A5 JP2009044063A5 (ja) | 2010-07-08 |
JP5297610B2 true JP5297610B2 (ja) | 2013-09-25 |
Family
ID=40444452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007209639A Expired - Fee Related JP5297610B2 (ja) | 2007-08-10 | 2007-08-10 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5297610B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8441009B2 (en) * | 2009-12-25 | 2013-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150680A (ja) * | 1998-11-12 | 2000-05-30 | Fujitsu Ltd | 半導体記憶装置 |
JP4666783B2 (ja) * | 2000-02-01 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP5063097B2 (ja) * | 2005-12-26 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
-
2007
- 2007-08-10 JP JP2007209639A patent/JP5297610B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009044063A (ja) | 2009-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7709883B2 (en) | Nonvolatile semiconductor memory device | |
JP5606602B2 (ja) | 半導体装置及び電子機器 | |
JP5311851B2 (ja) | 半導体装置 | |
US7786526B2 (en) | Nonvolatile semiconductor memory device | |
US8729620B2 (en) | Nonvolatile semiconductor memory device | |
US7692232B2 (en) | Nonvolatile semiconductor memory device | |
US8325526B2 (en) | Semiconductor device | |
JP5483660B2 (ja) | 半導体装置 | |
US8872251B2 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
JP5297610B2 (ja) | 半導体装置の作製方法 | |
JP5164404B2 (ja) | 不揮発性半導体記憶装置 | |
JP5164405B2 (ja) | 不揮発性半導体記憶装置 | |
JP5466815B2 (ja) | 半導体装置 | |
JP5164406B2 (ja) | 不揮発性半導体記憶装置 | |
JP2007294911A (ja) | 不揮発性半導体記憶装置 | |
JP2007288175A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100525 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130617 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5297610 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |