JPH06334195A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JPH06334195A JPH06334195A JP5138929A JP13892993A JPH06334195A JP H06334195 A JPH06334195 A JP H06334195A JP 5138929 A JP5138929 A JP 5138929A JP 13892993 A JP13892993 A JP 13892993A JP H06334195 A JPH06334195 A JP H06334195A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input information
- memory device
- floating gate
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】 不揮発性半導体記憶装置において入力情報の
プログラムの書き込み及び読み出しを行う際に、それぞ
れのモードを設定せずに、プログラムを行いながら同時
に記憶された情報を読み出すことを目的とする。 【構成】 不揮発性半導体記憶装置のメモリセルに、ゲ
ート電極及びソース・ドレイン領域を有する第１及び第
２のトランジスタＴｒＡ・ＴｒＢを設け、第１のトラン
ジスタＴｒＡによりプログラムを行い、第２のトランジ
スタＴｒＢにより読み出しを行う。両トランジスタＴｒ
Ａ・ＴｒＢに、それぞれの浮遊ゲートを電気的に共通と
した共用浮遊ゲート３を設ける。 【効果】 第１のトランジスタＴｒＡにより共用浮遊ゲ
ート３に注入された電荷の量に応じて、第２のトランジ
スタＴｒＢの出力電圧が変化するので、プログラムの書
き込みを行いながら、同時に情報の読み出しを行い得
る。
プログラムの書き込み及び読み出しを行う際に、それぞ
れのモードを設定せずに、プログラムを行いながら同時
に記憶された情報を読み出すことを目的とする。 【構成】 不揮発性半導体記憶装置のメモリセルに、ゲ
ート電極及びソース・ドレイン領域を有する第１及び第
２のトランジスタＴｒＡ・ＴｒＢを設け、第１のトラン
ジスタＴｒＡによりプログラムを行い、第２のトランジ
スタＴｒＢにより読み出しを行う。両トランジスタＴｒ
Ａ・ＴｒＢに、それぞれの浮遊ゲートを電気的に共通と
した共用浮遊ゲート３を設ける。 【効果】 第１のトランジスタＴｒＡにより共用浮遊ゲ
ート３に注入された電荷の量に応じて、第２のトランジ
スタＴｒＢの出力電圧が変化するので、プログラムの書
き込みを行いながら、同時に情報の読み出しを行い得
る。
Description
【０００１】
【産業上の利用分野】本発明は、不揮発性半導体記憶装
置に関する。
置に関する。
【０００２】
【従来の技術】従来の不揮発性半導体記憶装置のプログ
ラムに関するモードには、入力情報のプログラム書き込
みを行うモードであるプログラム専用モードとこの入力
情報のプログラム読み出しを行うモードである読み出し
専用モードがある。浮遊ゲートを有する不揮発性半導体
記憶装置への書き込み／読み出しを行うには、メモリセ
ルをプログラム専用モードに設定し、入力情報のプログ
ラムに応じた電荷を浮遊ゲートに注入し、その注入後に
メモリセルを読み出し専用モードに設定し直し、メモリ
セルに記憶された情報を読み出していた。
ラムに関するモードには、入力情報のプログラム書き込
みを行うモードであるプログラム専用モードとこの入力
情報のプログラム読み出しを行うモードである読み出し
専用モードがある。浮遊ゲートを有する不揮発性半導体
記憶装置への書き込み／読み出しを行うには、メモリセ
ルをプログラム専用モードに設定し、入力情報のプログ
ラムに応じた電荷を浮遊ゲートに注入し、その注入後に
メモリセルを読み出し専用モードに設定し直し、メモリ
セルに記憶された情報を読み出していた。
【０００３】
【発明が解決しようとする課題】従来の上記不揮発性半
導体記憶装置において、入力情報のプログラム書き込み
時に書き込まれた情報の確認を行うベリファイ動作させ
ようとした場合には、メモリセルをプログラム専用モー
ドに設定し、入力情報に応じた電荷を浮遊ゲートに注入
することにより入力情報を記憶し、その後、メモリセル
を読み出し専用モードに設定し直し、この浮遊ゲートに
記憶された入力情報の読み出しを行っていた。そのた
め、１つのメモリセルに入力情報を書き込むのに２ステ
ップ必要になり、高速書き込みができないという問題が
あった。
導体記憶装置において、入力情報のプログラム書き込み
時に書き込まれた情報の確認を行うベリファイ動作させ
ようとした場合には、メモリセルをプログラム専用モー
ドに設定し、入力情報に応じた電荷を浮遊ゲートに注入
することにより入力情報を記憶し、その後、メモリセル
を読み出し専用モードに設定し直し、この浮遊ゲートに
記憶された入力情報の読み出しを行っていた。そのた
め、１つのメモリセルに入力情報を書き込むのに２ステ
ップ必要になり、高速書き込みができないという問題が
あった。
【０００４】このような従来技術の問題点に鑑み、本発
明の主な目的は、メモリセル部に入力情報のプログラム
の書き込みを行いながら、並行してこの入力情報のプロ
グラムを読み出すことができる不揮発性半導体記憶装置
を提供することを目的とする。
明の主な目的は、メモリセル部に入力情報のプログラム
の書き込みを行いながら、並行してこの入力情報のプロ
グラムを読み出すことができる不揮発性半導体記憶装置
を提供することを目的とする。
【０００５】
【課題を解決するための手段】このような目的は、本発
明によれば、不揮発性半導体記憶装置のメモリセルに、
ソース・ドレイン領域及びゲート電極を有する第１及び
第２のトランジスタを設け、前記両トランジスタが、両
者に共用の浮遊ゲートを有することを特徴とする不揮発
性半導体記憶装置を提供することにより達成される。特
に、前記両トランジスタの一方が、入力情報を書き込む
時の入力情報の書き込み用トランジスタであり、他方
が、書き込まれた前記入力情報の読み出し用トランジス
タであると良い。
明によれば、不揮発性半導体記憶装置のメモリセルに、
ソース・ドレイン領域及びゲート電極を有する第１及び
第２のトランジスタを設け、前記両トランジスタが、両
者に共用の浮遊ゲートを有することを特徴とする不揮発
性半導体記憶装置を提供することにより達成される。特
に、前記両トランジスタの一方が、入力情報を書き込む
時の入力情報の書き込み用トランジスタであり、他方
が、書き込まれた前記入力情報の読み出し用トランジス
タであると良い。
【０００６】
【作用】このように、不揮発性半導体記憶装置のメモリ
セル部において、入力情報のプログラム書き込みを行う
トランジスタとこの入力情報のプログラムを読み出すト
ランジスタとの２つのトランジスタとを設け、両トラン
ジスタの浮遊ゲートを共用浮遊ゲートにすることで、前
記入力情報のプログラムの書き込み専用トランジスタに
前記入力情報理プログラムの書き込みを行うための電圧
を印加し、かつこれと並行して前記読み出し専用トラン
ジスタに前記入力情報のプログラムの読み出しを行うた
めの電圧を印加することにより、書き込み専用トランジ
スタによって共用浮遊ゲートに注入された電荷の量に応
じて読み出し専用トランジスタの出力電圧が変化するの
で、メモリセルに入力情報をプログラムさせながら並行
して同一のメモリセルにプログラムされた入力情報を読
み出すことが可能となる。
セル部において、入力情報のプログラム書き込みを行う
トランジスタとこの入力情報のプログラムを読み出すト
ランジスタとの２つのトランジスタとを設け、両トラン
ジスタの浮遊ゲートを共用浮遊ゲートにすることで、前
記入力情報のプログラムの書き込み専用トランジスタに
前記入力情報理プログラムの書き込みを行うための電圧
を印加し、かつこれと並行して前記読み出し専用トラン
ジスタに前記入力情報のプログラムの読み出しを行うた
めの電圧を印加することにより、書き込み専用トランジ
スタによって共用浮遊ゲートに注入された電荷の量に応
じて読み出し専用トランジスタの出力電圧が変化するの
で、メモリセルに入力情報をプログラムさせながら並行
して同一のメモリセルにプログラムされた入力情報を読
み出すことが可能となる。
【０００７】
【実施例】以下に添付の図面を参照しつつ本発明の実施
例について説明する。
例について説明する。
【０００８】図１は、本発明の一実施例である不揮発性
半導体記憶装置のメモリセル部分の等価回路図である。
図２は図１のレイアウト図であり、図３は、図２の矢印
III−III 線に沿って見た断面図であり、図４は、図２
の矢印IV−IV線に沿って見た断面図である。
半導体記憶装置のメモリセル部分の等価回路図である。
図２は図１のレイアウト図であり、図３は、図２の矢印
III−III 線に沿って見た断面図であり、図４は、図２
の矢印IV−IV線に沿って見た断面図である。
【０００９】図１は、入力情報のプログラム書き込み専
用のトランジスタＴｒＡ前記入力情報のプログラム読み
出し専用のトランジスタＴｒＢにより構成され、これら
トランジスタＴｒＡとトランジスタＴｒＢの個々には、
個々にソース・ドレイン領域とゲート電極とが設けられ
ている。トランジスタＴｒＡとトランジスタＴｒＢとの
両者間に、トランジスタＴｒＡとトランジスタＴｒＢと
の共用浮遊ゲート３が設けられている。
用のトランジスタＴｒＡ前記入力情報のプログラム読み
出し専用のトランジスタＴｒＢにより構成され、これら
トランジスタＴｒＡとトランジスタＴｒＢの個々には、
個々にソース・ドレイン領域とゲート電極とが設けられ
ている。トランジスタＴｒＡとトランジスタＴｒＢとの
両者間に、トランジスタＴｒＡとトランジスタＴｒＢと
の共用浮遊ゲート３が設けられている。
【００１０】図１において入力情報のプログラムを書き
込みをさせる場合は、トランジスタＴｒＡにおいて、そ
のソース５をグラウンドとし、そのドレイン４に高電圧
（例えば２０Ｖ）を印加し、そのゲート電極１に高電圧
（例えば２０Ｖ）を印加することで、トランジスタＴｒ
Ａのドレイン４近傍にホットキャリアを発生させる。そ
のホットキャリアが共用浮遊ゲート３に注入されること
で、両トランジスタＴｒＡ・ＴｒＢのしきい値が上昇し
変化する。
込みをさせる場合は、トランジスタＴｒＡにおいて、そ
のソース５をグラウンドとし、そのドレイン４に高電圧
（例えば２０Ｖ）を印加し、そのゲート電極１に高電圧
（例えば２０Ｖ）を印加することで、トランジスタＴｒ
Ａのドレイン４近傍にホットキャリアを発生させる。そ
のホットキャリアが共用浮遊ゲート３に注入されること
で、両トランジスタＴｒＡ・ＴｒＢのしきい値が上昇し
変化する。
【００１１】ここでトランジスタＴｒＡにより入力情報
のプログラムを共用浮遊ゲート３に注入させることと並
行して、読み出し専用トランジスタＴｒＢのドレイン６
に電圧（例えば２〜３Ｖ）を印加し、トランジスタＴｒ
Ｂのゲート電極２に電源電圧近傍の電圧（例えば５Ｖ）
を印加し、トランジスタＴｒＢのソース７をグラウンド
にする。このようにすることにより、入力情報に応じた
プログラムの書き込みをトランジスタＴｒＡで行い、ト
ランジスタＴｒＡによりプログラムされた入力情報を、
随時トランジスタＴｒＢで読み出すことができる。
のプログラムを共用浮遊ゲート３に注入させることと並
行して、読み出し専用トランジスタＴｒＢのドレイン６
に電圧（例えば２〜３Ｖ）を印加し、トランジスタＴｒ
Ｂのゲート電極２に電源電圧近傍の電圧（例えば５Ｖ）
を印加し、トランジスタＴｒＢのソース７をグラウンド
にする。このようにすることにより、入力情報に応じた
プログラムの書き込みをトランジスタＴｒＡで行い、ト
ランジスタＴｒＡによりプログラムされた入力情報を、
随時トランジスタＴｒＢで読み出すことができる。
【００１２】また、消去のため、共用浮遊ゲート３に注
入されたホットキャリアを抜き出す場合には、トランジ
スタＴｒＡのソース５に高電圧（例えば２０Ｖ）を印加
し、ゲート電極Ａ１を接地電位とする。このようにする
ことで、ファーラーノードハイムトンネリング現象によ
り共用浮遊ゲート３に正孔を注入し、浮遊ゲート３に蓄
積された電子を中和し、しきい値をプログラム入力前の
しきい値に戻すことができる。
入されたホットキャリアを抜き出す場合には、トランジ
スタＴｒＡのソース５に高電圧（例えば２０Ｖ）を印加
し、ゲート電極Ａ１を接地電位とする。このようにする
ことで、ファーラーノードハイムトンネリング現象によ
り共用浮遊ゲート３に正孔を注入し、浮遊ゲート３に蓄
積された電子を中和し、しきい値をプログラム入力前の
しきい値に戻すことができる。
【００１３】図３・図４に示すように、本発明の不揮発
性半導体記憶装置のメモリセル部のトランジスタＴｒＡ
とトランジスタＴｒＢとは、フィールド酸化膜８により
完全に分離されており、入力情報のプログラム書き込み
及び読み出しの電圧を並行して印加しても、それぞれの
トランジスタＴｒＡ・ＴｒＢ間に互いに影響を及ぼさな
い構造となっている。
性半導体記憶装置のメモリセル部のトランジスタＴｒＡ
とトランジスタＴｒＢとは、フィールド酸化膜８により
完全に分離されており、入力情報のプログラム書き込み
及び読み出しの電圧を並行して印加しても、それぞれの
トランジスタＴｒＡ・ＴｒＢ間に互いに影響を及ぼさな
い構造となっている。
【００１４】本実施例においては、共用浮遊ゲート３に
注入された電荷を抜き出す際に、ファーラーノードハイ
ムトンネリング現象を用いて説明を行ったが、これに限
定するものではなく、ホットキャリア効果を用いて行っ
ても構わない。また、本実施例のメモリセルにＥＥＰＲ
ＯＭのように選択トランジスタを設けていないが、従来
のＥＥＰＲＯＭと同様に選択トランジスタを設けても無
論良い。
注入された電荷を抜き出す際に、ファーラーノードハイ
ムトンネリング現象を用いて説明を行ったが、これに限
定するものではなく、ホットキャリア効果を用いて行っ
ても構わない。また、本実施例のメモリセルにＥＥＰＲ
ＯＭのように選択トランジスタを設けていないが、従来
のＥＥＰＲＯＭと同様に選択トランジスタを設けても無
論良い。
【００１５】従来の不揮発性半導体記憶装置は、入力情
報のプログラム書き込みとこの入力情報の読み出しとを
行う場合には、最初にメモリセルをプログラム専用モー
ドに設定し、入力情報のプログラムに応じた電荷を浮遊
ゲートに注入し、この注入後に、メモリセルを読み出し
専用モードに設定し、入力情報のプログラムの読み出し
を行っていたため、メモリセルに入力情報のプログラム
の最中に入力情報のプログラムを読み出すことができな
かった。
報のプログラム書き込みとこの入力情報の読み出しとを
行う場合には、最初にメモリセルをプログラム専用モー
ドに設定し、入力情報のプログラムに応じた電荷を浮遊
ゲートに注入し、この注入後に、メモリセルを読み出し
専用モードに設定し、入力情報のプログラムの読み出し
を行っていたため、メモリセルに入力情報のプログラム
の最中に入力情報のプログラムを読み出すことができな
かった。
【００１６】しかしながら、本発明の不揮発性半導体記
憶装置に於いては、そのメモリセル部に、入力情報のプ
ログラム書き込みを行うトランジスタとこの入力情報の
プログラムを読み出すトランジスタとをそれぞれ設け、
書き込み専用トランジスタと読みだし専用トランジスタ
との浮遊ゲートを共用浮遊ゲートにしたことで、入力情
報のプログラムの最中に入力情報のプログラムを読み出
すことができるようになった。
憶装置に於いては、そのメモリセル部に、入力情報のプ
ログラム書き込みを行うトランジスタとこの入力情報の
プログラムを読み出すトランジスタとをそれぞれ設け、
書き込み専用トランジスタと読みだし専用トランジスタ
との浮遊ゲートを共用浮遊ゲートにしたことで、入力情
報のプログラムの最中に入力情報のプログラムを読み出
すことができるようになった。
【００１７】本実施例において、トランジスタＴｒＢの
出力電圧を逐時監視し、書き込みたいデータの入力電圧
と等しい出力電圧を検出した時点でトランジスタＴｒＡ
による書き込みをストップさせることにより、２値のデ
ジタルデータのみならず、アナグロデータをダイレクト
に記憶することもできる。さらに、トランジスタＴｒＢ
の出力電圧を検出することにより、多値のしきい値電圧
に応じた電荷を浮遊ゲートに注入することができ、多値
メモリとすることもできる。
出力電圧を逐時監視し、書き込みたいデータの入力電圧
と等しい出力電圧を検出した時点でトランジスタＴｒＡ
による書き込みをストップさせることにより、２値のデ
ジタルデータのみならず、アナグロデータをダイレクト
に記憶することもできる。さらに、トランジスタＴｒＢ
の出力電圧を検出することにより、多値のしきい値電圧
に応じた電荷を浮遊ゲートに注入することができ、多値
メモリとすることもできる。
【００１８】
【発明の効果】このように、本発明によれば、不揮発性
半導体記憶装置において入力情報のプログラム書き込み
を行いながら、並行して前記プログラムされた入力情報
を読み出すことができる。
半導体記憶装置において入力情報のプログラム書き込み
を行いながら、並行して前記プログラムされた入力情報
を読み出すことができる。
【図１】本発明の一実施例を示す不揮発性半導体記憶装
置に関するメモリセルの等価回路図。
置に関するメモリセルの等価回路図。
【図２】図１のレイアウト図。
【図３】図２の矢印III−III線に沿って見た断面図。
【図４】図２の矢印IV−IV線に沿って見た断面図。
１ ゲート電極 ２ ゲート電極 ３ 共用浮遊ゲート ４ ドレイン ５ ソース ６ ドレイン ７ ソース ８ フィールド酸化膜
Claims (2)
- 【請求項１】 不揮発性半導体記憶装置のメモリセル
に、ソース・ドレイン領域及びゲート電極を有する第１
及び第２のトランジスタを設け、前記両トランジスタ
が、両者に共用の浮遊ゲートを有することを特徴とする
不揮発性半導体記憶装置。 - 【請求項２】 前記両トランジスタの一方が、入力情報
を書き込む時の入力情報の書き込み用トランジスタであ
り、他方が、書き込まれた前記入力情報の読み出し用ト
ランジスタであることを特徴とする請求項１に記載の不
揮発性半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5138929A JPH06334195A (ja) | 1993-05-18 | 1993-05-18 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5138929A JPH06334195A (ja) | 1993-05-18 | 1993-05-18 | 不揮発性半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06334195A true JPH06334195A (ja) | 1994-12-02 |
Family
ID=15233446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5138929A Withdrawn JPH06334195A (ja) | 1993-05-18 | 1993-05-18 | 不揮発性半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06334195A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0964214A (ja) * | 1995-08-21 | 1997-03-07 | Lg Semicon Co Ltd | 不揮発性メモリ及びその不揮発性メモリをプログラムする方法 |
| JP2000200843A (ja) * | 1998-12-04 | 2000-07-18 | Gatefield Corp | 書き込み可能埋込ビット線を有する改善された不揮発性再書き込み可能インタ―コネクトセル |
| DE19949805A1 (de) * | 1999-01-07 | 2001-04-26 | Ibm | Aus Silizium-auf-Isolator aufgebautes, nicht flüchtiges Direktzugriffs-Speicherelement |
| WO2009139429A1 (en) * | 2008-05-16 | 2009-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device and manufacturing method thereof |
| JP2009295971A (ja) * | 2008-05-09 | 2009-12-17 | Semiconductor Energy Lab Co Ltd | 不揮発性半導体記憶装置 |
| JP2014519184A (ja) * | 2011-04-29 | 2014-08-07 | シリコン ストーリッジ テクノロージー インコーポレイテッド | 高耐久性の不揮発性メモリセル及びアレイ |
-
1993
- 1993-05-18 JP JP5138929A patent/JPH06334195A/ja not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0964214A (ja) * | 1995-08-21 | 1997-03-07 | Lg Semicon Co Ltd | 不揮発性メモリ及びその不揮発性メモリをプログラムする方法 |
| JP2000200843A (ja) * | 1998-12-04 | 2000-07-18 | Gatefield Corp | 書き込み可能埋込ビット線を有する改善された不揮発性再書き込み可能インタ―コネクトセル |
| DE19949805A1 (de) * | 1999-01-07 | 2001-04-26 | Ibm | Aus Silizium-auf-Isolator aufgebautes, nicht flüchtiges Direktzugriffs-Speicherelement |
| DE19949805C2 (de) * | 1999-01-07 | 2001-09-13 | Ibm | In Silizium-auf-Isolator gebildetes, nichtflüchtiges Direktzugriffs-Speicherelement |
| JP2009295971A (ja) * | 2008-05-09 | 2009-12-17 | Semiconductor Energy Lab Co Ltd | 不揮発性半導体記憶装置 |
| WO2009139429A1 (en) * | 2008-05-16 | 2009-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device and manufacturing method thereof |
| JP2009302521A (ja) * | 2008-05-16 | 2009-12-24 | Semiconductor Energy Lab Co Ltd | 不揮発性半導体記憶装置及びその作製方法 |
| US8188535B2 (en) | 2008-05-16 | 2012-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device and manufacturing method thereof |
| US8872251B2 (en) | 2008-05-16 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device and manufacturing method thereof |
| JP2014519184A (ja) * | 2011-04-29 | 2014-08-07 | シリコン ストーリッジ テクノロージー インコーポレイテッド | 高耐久性の不揮発性メモリセル及びアレイ |
| CN104081532A (zh) * | 2011-04-29 | 2014-10-01 | 硅存储技术公司 | 高耐久性非易失性存储单元和阵列 |
| KR101496079B1 (ko) * | 2011-04-29 | 2015-02-25 | 실리콘 스토리지 테크놀로지 인크 | 높은 내구성을 가지는 비휘발성 메모리 셀 및 어레이 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100292361B1 (ko) | 반도체불휘발성메모리의데이타기입방법 | |
| KR0184024B1 (ko) | 불휘발성 반도체기억장치 및 그 동작방법 | |
| JP3344331B2 (ja) | 不揮発性半導体記憶装置 | |
| US5812452A (en) | Electrically byte-selectable and byte-alterable memory arrays | |
| EP0320916B1 (en) | Electrically erasable and programmable read only memory using stacked-gate cell | |
| KR930022378A (ko) | 전기적으로 프로그램 및 소거 가능한 불휘발성 반도체기억장치와 그의 동작방법 | |
| US3909806A (en) | Analogue memory device | |
| JPH03155667A (ja) | フラッシュ消去ｅｐｒｏｍメモリ用の新規なアーキテクチャー | |
| US7130221B1 (en) | Dual gate multi-bit semiconductor memory | |
| KR100629193B1 (ko) | 불휘발성 반도체 기억 장치 및 그의 기록 방법 | |
| JPH06334195A (ja) | 不揮発性半導体記憶装置 | |
| JP2732070B2 (ja) | 不揮発性半導体記憶装置の書込み方法 | |
| JPS6120958B2 (ja) | ||
| JPH0577189B2 (ja) | ||
| JPH08227589A (ja) | 不揮発性メモリ | |
| JP3795249B2 (ja) | 固定値メモリセルのプログラミング方法 | |
| KR100488583B1 (ko) | 듀얼비트게이트분리형플래쉬메모리소자및그의구동방법 | |
| US6654285B1 (en) | Method of matching core cell and reference cell source resistances | |
| JP3106473B2 (ja) | 不揮発性半導体記憶装置 | |
| US5280187A (en) | Electrically programmable and erasable semiconductor memory and method of operating same | |
| JP2867267B2 (ja) | 半導体不揮発性メモリとその動作方法 | |
| US5227652A (en) | Electrically programmable and erasable semiconductor memory and method of operating same | |
| JPH11162181A (ja) | 不揮発性半導体記憶装置 | |
| JP2000307088A (ja) | 電気的消去可能リードオンリメモリデバイス | |
| JPH02133960A (ja) | 書込可能不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000801 |