TWI419187B - 金屬電容器及其製造方法(五) - Google Patents

金屬電容器及其製造方法(五) Download PDF

Info

Publication number
TWI419187B
TWI419187B TW097121894A TW97121894A TWI419187B TW I419187 B TWI419187 B TW I419187B TW 097121894 A TW097121894 A TW 097121894A TW 97121894 A TW97121894 A TW 97121894A TW I419187 B TWI419187 B TW I419187B
Authority
TW
Taiwan
Prior art keywords
metal
electrode
members
oxide film
metal capacitor
Prior art date
Application number
TW097121894A
Other languages
English (en)
Other versions
TW200931459A (en
Inventor
Young Joo Oh
Original Assignee
Young Joo Oh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020080003420A external-priority patent/KR100942121B1/ko
Priority claimed from KR1020080048003A external-priority patent/KR101012930B1/ko
Application filed by Young Joo Oh filed Critical Young Joo Oh
Publication of TW200931459A publication Critical patent/TW200931459A/zh
Application granted granted Critical
Publication of TWI419187B publication Critical patent/TWI419187B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/022Electrolytes; Absorbents
    • H01G9/025Solid electrolytes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

金屬電容器及其製造方法(五) 發明領域
本發明係有關於金屬電容器及其製造方法,更詳而言之,有關於可大幅改善導電度之金屬電容器及其製造方法。
發明背景
過去使用可使從電源電路輸出之電源平滑且為固定值或低頻旁路之鋁電解電容器(aluminum electrolytic capacitor),概略地說明製造該電容器之方法如下。
為了增加鋁箔的表面積及增加靜電電容,係實施蝕刻(etching)鋁箔(aluminum foil)表面之步驟。在蝕刻結束後,則實施在鋁箔形成介電體之化學轉化(forming)步驟。在透過蝕刻或化學轉化步驟分別製造出陰極與陽極的鋁箔後,則實施依製品的長度將鋁箔與電解紙剪成所需尺寸的寬度之裁斷(slit)步驟。裁斷結束後,實施將作為拉出端子之鋁導線棒接合至鋁箔之連結(stitch)步驟。
在鋁箔與電解紙之裁斷結束後,實施將電解紙插入陽極鋁箔與陰極鋁箔之間,然後捲成圓筒狀,且以膠帶黏著使其不鬆開之捲繞(winding)步驟。捲繞步驟結束後,將其插入鋁盒,然後實施注入電解液之浸漬(impregnation)步驟。電解液注入結束後,實施用封口材料封住鋁盒之捲邊(curling)步驟。在捲邊步驟結束後,實施使介電體損傷復原之老化(aging)步驟,以完成鋁電解電容器之組裝。
然而,在使用習知鋁電解電容器時,在最近電子機器之數位化及小型化的進展之下,會有下列問題。
由於鋁電解電容器使用電解液作為電解質,故導電度低,且有在高頻頻帶中壽命變短的限制,且,在改善可靠性、高頻率特性、低耗損化、低ESR(Equivalent Series Resistance)、低阻抗化(impedance)上有所限制,並且,在波紋發熱變高而發煙、起火等安全性及環境耐受性上有所限制。
本發明之目的在於解決上述問題,且提供使用金屬材質作為電解質,使導電度相較於過去使用電解液或有機半導體作為電解質可改善10,000~1,000,000倍之金屬電容器及其製造方法。
本發明之其他目的在於提供藉由使用金屬材質作為電解質可改善小型化、低耗損化、低ESR、低阻抗化、減少波紋發熱、增長壽命、耐熱安全性、不發煙、不起火及環境耐受性之金屬電容器及其製造方法。
金屬電容器,包含:金屬構件,係於一面形成多個溝;金屬氧化膜,係形成於前述金屬構件;絕緣膜,係在使前述多個溝露出之狀態下,形成於前述金屬氧化膜;及填塞電極構件,形成於前述金屬氧化膜,且填塞前述多個溝。
金屬電容器之製造方法,包括:利用樹脂薄膜遮蔽金 屬構件之另一面的步驟;蝕刻步驟,係在金屬構件之另一面被遮蔽後,利用DC蝕刻方法在金屬構件之一面配置多個溝的步驟;在前述金屬構件形成多個溝後,利用陽極氧化方法在金屬構件形成金屬氧化膜的化學轉化步驟;及利用電鍍或無電電鍍方法,以填塞已形成於金屬構件之多個溝之狀態形成填塞電極構件的步驟。
本發明之金屬電容器提供藉由使用金屬材質作為電解質,相較於過去使用電解液或有機半導體作為電解質,可使導電度改善10,000~1,000,000倍,且可直列積層,並可高電壓化,且,電安全性高,並且,可改善小型化、低耗損化、低ESR、低阻抗化、耐熱安全性、不發煙、不起火及環境耐受性之優點。
用以實施發明之最佳形態 第1實施例
利用所附圖式說明本發明之金屬電容器之第1實施例如下。
第1a圖至第1e圖為本發明第1實施例之金屬電容器10。第1a圖為本發明第1實施例之金屬電容器之平面圖,第1b圖至第1e圖為第1a圖所示之金屬電容器之A1-A2線之側視截面圖。
如第1a圖至第1e圖所示,本發明之金屬電容器10由金屬構件11、金屬氧化膜12、填塞電極構件13及絕緣膜14構 成,說明各構造如下。
金屬構件11於一面形成有多個溝11a,且金屬氧化膜12形成於金屬構件11。填塞電極構件13形成於金屬氧化膜12且填塞多個溝11a,絕緣膜14形成於金屬氧化膜12,且使金屬構件11與填塞電極構件13絕緣。
更詳細地說明本發明第1實施例之金屬電容器10之各構造如下。
金屬構件11為箔或板狀,其材質使用鋁(Al)、鈮(Nb)、鉭(Ta)、鋯(Zr)及鈦(Ti)之其中一個。金屬氧化膜12如第1c圖至第1d圖所示,形成於金屬構件11整面,或者如第1e圖所示,在金屬構件11中形成於形成有多個溝11a的那一面。形成於金屬構件11整面或僅其中一面的金屬氧化膜12的材質使用氧化鋁(Al2 O3 )、五氧化二鈮(Nb2 O5 )、氧化鈮(NbO)、五氧化二鉭(Ta2 O5 )、二氧化鋯(ZrO2 )及二氧化鈦(TiO2 )之其中一個。
填塞電極構件13使用鋁(Al)、銅(Cu)、鋅(Zn)、銀(Ag)、鎳(Ni)、錫(Sn)、銦(In)、鈀(Pd)、白金(Pt)、鈷(Co)、釕(Ru)及金(Au)之其中一個。又,金屬構件11與填塞電極構件13分別如第1d圖所示具有且連結有多個第1外部電極21,或者如第1e圖所示具有且連結有多個第2外部電極22。多個第1外部電極21分別連結於金屬構件11與填塞電極構件13,可與極性無關地使用本發明之金屬電容器10。多個第2外部電極22與多個第1外部電極21不同,一個是陽極(anode)電極,剩餘的一個是陰極(cathode)電極,且分別連結於金屬構件 11與填塞電極構件13,且使本發明之金屬電容器10具極性。若與金屬構件11和填塞電極構件13之其中一個連結之第2外部電極22為陽極電極,剩餘的一個第2外部電極22則為陰極電極。相反地,若與金屬構件11和填塞電極構件13之其中一個連結之第2外部電極22為陰極電極,剩餘的一個第2外部電極22則為陽極電極。
在金屬氧化膜12與填塞電極構件13之間如第1d圖所示更具有種子電極膜15,使填塞電極構件13填塞形成於金屬構件11的多個溝11a。種子電極膜15使用鋁(Al)、銅(Cu)、鋅(Zn)、銀(Ag)、鎳(Ni)、錫(Sn)、銦(In)、鈀(Pd)、白金(Pt)、鈷(Co)、釕(Ru)及金(Au)之其中一個。該種子電極膜15是為了填塞電極構件13容易填塞金屬構件11的多個溝11a且與金屬氧化膜12具有更牢固的接著力而設的。
絕緣膜14形成於金屬氧化膜12且覆蓋填塞電極構件13側面,使金屬構件11與填塞電極構件13絕緣而不能電連接。該絕緣膜14可在填塞電極構件13形成前形成於金屬氧化膜12。即,絕緣膜14在露出多個溝11a之狀態下形成於金屬氧化膜12。
模製構件是為了用EMC(Epoxy Molding Compound)這種模製材質來密封金屬構件11而設的。金屬構件11在模製時之模製構件以板狀或圓筒狀之其中一個形狀來模製。當以板狀模製時,模製構件會以表面安裝型封裝體(package)形狀來模製金屬構件11,而當以圓筒狀模製時,模製構件會在捲繞金屬構件11後進行模製,而以導線型(lead type)封 裝體形狀來模製。
參照所附圖式說明第1a圖至第1e圖所示之本發明之金屬電容器10之其他實施例如下。
第2a圖至第2c圖為第1a圖所示之金屬電容器之其他實施例。第2a圖為金屬電容器之平面圖,第2b圖及第2c圖為第2a圖所示之金屬電容器之B1-B2線之側視截面圖。
本發明之金屬電容器10之其他實施例如第2a圖至第2c s圖所示,形成於金屬構件11之多個溝11a如第1a圖所示,如圓形溝或四角形溝11b等以多角形溝形成。形成有多個四角形溝11b之金屬構件11如第2b圖及第2c圖所示具有電極拉出部m。金屬構件11如第2b圖所示僅延伸形成電極拉出部m。因此,電極拉出部m可使第1外部電極21或第2外部電極22更容易連結至金屬構件11。形成有電極拉出部m之金屬構件11如第1b圖所示,整面形成金屬氧化膜12,或者如第2a圖所示,僅於一面形成多個四角形溝11b。
參照所附圖式說明本發明之金屬電容器10之其他實施例如下。
第3a圖至第3c圖為第1a圖所示之金屬電容器之其他實施例。第3a圖為金屬電容器之平面圖,第3b圖及第3c圖為第3a圖所示之金屬電容器之C1-C2線上的側視截面圖。
如第3a圖至第3c圖所示,本發明之金屬電容器10之其他實施例之形成於金屬構件11之多個溝11a如第1a圖所示之圓形溝或六角形溝11c等以多角形溝形成。形成有多個六角形溝11c之金屬構件11如第3b圖及第3c圖所示,至少具有 一個以上的電極拉出部m。如第3b圖及第3c圖所示,金屬構件11形成有兩個電極拉出部m,且分別連結有第1外部電極21或第2外部電極22,可以具有2端子或3端子之金屬電容器10構成本發明之金屬電容器10。為了可以2端子或3端子構成金屬電容器10,形成於形成有一個以上之電極拉出部m的金屬構件11之金屬氧化膜12係包含電極拉出部m形成於整面,或者形成於已形成有多個六角形溝11c這面。
第2實施例
參照所附圖式說明本發明第2實施例之金屬電容器之如下。
第4a圖至第4d圖為本發明第2實施例之金屬電容器。
本發明第2實施例之金屬電容器110、120、填塞電極構件130、140如第4a圖至第4d圖所示,分別由多個單層金屬電容器構件10a構成。前述多個單層金屬電容器構件10a分別由金屬構件11、金屬氧化膜12、填塞電極構件13及絕緣膜14構成。並且,單層金屬電容器構件10a之各構成要素與構成第1a圖至第1e圖所示之本發明第1實施例之金屬電容器10之金屬構件11、金屬氧化膜12、填塞電極構件13及絕緣膜14相同,因此省略其詳細說明。
參照第4a圖至第4d圖依序說明由多個單層金屬電容器構件10a構成之本發明第2實施例之金屬電容器110、120、填塞電極構件130、140如下。
如第4a圖所示,本發明第2實施例之金屬電容器110由多個單層金屬電容器構件10a與多個第1外部電極21構成。
多個單層金屬電容器構件10a如第4a圖所示,分別由金屬構件11、金屬氧化膜12、填塞電極構件13及絕緣膜14構成,且以填塞電極構件13互相相接之狀態積層且並列積層。並列積層之多個單層金屬電容器構件10a的金屬氧化膜12形成於金屬構件11整面。多個第1外部電極21如第4a圖所示,可分別連結於多個單層金屬電容器構件10a之金屬構件11,且可與金屬電容器110之極性無關地使用。
並列積層多個單層金屬電容器構件10a之金屬電容器110與第4a圖之虛線所示之多個第2外部電極22連結。多個第2外部電極22之其中一個為陽極電極,剩餘的一個為陰極電極,且具極性地與金屬電容器110連結。該等多個第2外部電極22的其中一個與多個單層金屬電容器構件10a之金屬構件11連結,剩餘的一個則與互相相接之填塞電極構件13連結。
在並列積層之多個單層金屬電容器構件10a之間為了改善接著力更設有導電性接著構件16,導電性接著構件16使用導電性焊料膏(solder paste)等接著劑。用導電性接著構件16接著之多個單層金屬電容器構件10a更具有模製構件31。模製構件31以板狀與圓筒狀其中一種形狀模製多個單層金屬電容器構件10a,且當以圓筒狀模製時,會在捲繞多個單層金屬電容器構件10a後將之模製。
如第4b圖所示,本發明第2實施例之其他實施例之金屬電容器120由多個單層金屬電容器構件10a與多個第1外部電極21構成。第4b圖所示之金屬電容器120與第4a圖所示之 金屬電容器110具有相同構造,故省略其詳細說明。但,與第4a圖所示之金屬電容器110不同的點為在積層多個單層金屬電容器構件10a時,以各金屬構件11互相相接之狀態積層且並列積層。藉由以金屬構件11互相相接之狀態並列積層,多個第1外部電極21可分別與多個單層金屬電容器構件10a之填塞電極構件13連結。又,在連結多個第2外部電極22時,如第4b圖之虛線所示,其中一個與多個單層金屬電容器構件10a之填塞電極構件13連結,剩餘的一個則與互相相接之金屬構件11連結。
如第4c圖所示,本發明第2實施例之其他實施例之金屬電容器填塞電極構件130由多個第1並列積層體110a、多個第2並列積層體120a及多個第1外部電極21構成。
多個第1並列積層體110a並列積層成多個單層金屬電容器構件10a中第奇數個單層金屬電容器構件10a之填塞電極構件13與第偶數個單層金屬電容器構件10a之填塞電極構件13互相相接。多個第2並列積層體120a並列積層成多個單層金屬電容器構件10a中第奇數個單層金屬電容器構件10a之金屬構件11與第偶數個單層金屬電容器構件10a之金屬構件11互相相接。
具有前述構造之多個第1並列積層體110a與多個第2並列積層體120a分別以直列/並列積層多個第1並列積層體110a與多個第2並列積層體120a,以分別使第1並列積層體110a之第偶數個單層金屬電容器構件10a之金屬構件11與第2並列積層體120a之第奇數個單層金屬電容器構件10a之 填塞電極構件13分別互相相接。即,在多個第1並列積層體110a與多個第2並列積層體120a分別並列地積層之狀態下,依序直列地積層第1並列積層體110a與第2並列積層體120a,且直列/並列地積層金屬電容器填塞電極構件130。
多個第1外部電極21分別與多個第1並列積層體110a中位於第一個之第1並列積層體110a的第奇數個的單層金屬電容器構件10a的金屬構件11和多個第2並列積層體120a中位於最後一個之第2並列積層體120a的第偶數個的單層金屬電容器構件10a的金屬構件11連結。於此,第奇數個、第偶數個、第一個及最後一個等用語的基準是使用第4c圖位於最下側之第1並列積層體110a為基準。例如,假設第4c圖位於最下側之第1並列積層體110a為位於第一個,且假設位於第一個之第1並列積層體110a中位於下側之單層金屬電容器構件10a為位於第奇數個。
連結有第1外部電極21之多個第1並列積層體110a及多個第2並列積層體120a與第4c圖之虛線所示之多個第2外部電極22連結,且多個第2外部電極22之其中一個為陽極電極而剩餘的一個為陰極電極。該等多個第2外部電極22之其中一個與多個第1並列積層體110a之多個單層金屬電容器構件10a的金屬構件11連結,而剩餘的一個則與互相相接之填塞電極構件13連結。連結有第1外部電極21之多個第2並列積層體120a分別連結有第4d圖之虛線所示之多個第2外部電極22,多個第2外部電極22之其中一個與多個第2並列積層體120a之多個單層金屬電容器構件10a之填塞電極構件 13連結,剩餘的一個則與互相相接之金屬構件11連結。
藉由使多個第2外部電極22分別連結於多個第1並列積層體110a與多個第2並列積層體120a,第4c圖所示之金屬電容器填塞電極構件130可構成為可以一個電容器元件分別使用多個第1並列積層體110a或多個第2並列積層體120a。第4c圖所示之金屬電容器填塞電極構件130在多個第1並列積層體110a或多個第2並列積層體120a之間分別更具有導電性接著構件16。更具有導電性接著構件16之多個第1並列積層體110a與多個第2並列積層體120a分別具有之單層金屬電容器構件10a之金屬氧化膜形成於金屬構件11整面。
如第4d圖所示,本發明第2實施例之其他實施例之金屬電容器140由多個單層金屬電容器構件10a與多個第1外部電極21構成。
多個單層金屬電容器構件10a如第4d圖所示,直列積層成各金屬構件11與填塞電極構件13互相相接,且多個第1外部電極21分別與多個單層金屬電容器構件10a中第一個跟最後一個單層金屬電容器構件10a之金屬構件11連結。
連結有多個第1外部電極21之單層金屬電容器構件10a連結多個第2外部電極22,多個第2外部電極22之其中一個為陽極,剩餘的一個為陰極。該等多個第2外部電極22的其中一個與多個單層金屬電容器構件10a中第一個單層金屬電容器構件10a之金屬構件11連結,剩餘的一個則與最後一個單層金屬電容器構件10a之填塞電極構件13連結。如此,構成直列積層有多個單層金屬電容器構件10a之金屬電容 器140之多個單層金屬電容器構件10a之金屬氧化膜12形成於金屬構件11整面。
第3實施例
第5a圖至第5d圖為本發明第3實施例之金屬電容器。
如第5a圖至第5d圖所示,金屬電容器210、220、230、240分別與第4a圖至第4d圖之本發明第2實施例之金屬電容器110、120、填塞電極構件130、140具有相同構造。特別是第5c圖所示之金屬電容器230如第4c圖所示之多個第1並列積層體110a與多個第2並列積層體120a互相直列積層第1並列積層體210a與多個第2並列積層體220a。
構成本發明第3實施例之各金屬電容器210、220、230、240之單層金屬電容器構件10a之金屬氧化膜12與第4a圖至第4d圖所示之本發明第2實施例之金屬電容器110、120、填塞電極構件130、140之單層金屬電容器構件10a之金屬氧化膜12不同。即,如第4a圖至第4d圖所示,本發明第2實施例之金屬電容器110、120、填塞電極構件130、140之金屬氧化膜12形成於金屬構件11整面,相反地,如第5a圖至第5d圖所示,金屬電容器210、220、230、240之金屬氧化膜12則形成於在金屬構件11表面形成有多個溝11a的那一面。
藉由僅在已於金屬構件11表面形成有多個溝11a的那一面形成金屬氧化膜12,如此,本發明第3實施例之金屬電容器210、220、230、240在積層各多個單層金屬電容器構件10a時,可減少金屬氧化膜12所造成之寄生電容器等之噪音(noise)成分。
關於具有前述構造之本發明金屬電容器之製造方法則參照所附之第1a圖至第1e圖說明如下。
為了僅蝕刻金屬構件11的其中一面,且形成多個溝11a,會利用樹脂薄膜(未圖示)遮蔽(masking)另一面。遮蔽步驟在黏著樹脂系列之樹脂薄膜且遮蔽金屬構件11的另一面的方法以外,在塗布感光液後烘焙(baking)且遮蔽金屬構件11的另一面。在遮蔽金屬構件11的另一面之步驟中,如第2b圖或第3b圖所示,當欲在金屬構件11形成電極拉出部m時,則金屬構件11的其中一面僅遮蔽電極拉出部m。
若遮蔽金屬構件11的另一面,則如第1b圖所示,利用DC蝕刻方法在金屬構件11的一面配置多個溝11a。於此,DC蝕刻方法噴上未圖示之絕緣性油墨,且佈滿鋁箔的蝕刻面上(利用網版印刷限制噴出霧狀墨水的領域以確保拉出部分)。然後,以50~200℃乾燥已佈滿前述絕緣性油墨之鋁箔,且以70~90℃之己二酸銨(Ammonium adipate)15%水溶液產生陽極氧化皮膜。將形成有陽極氧化皮膜之鋁箔放入乙醇、丙酮、苯等有機溶劑,且除去前述絕緣性油墨,再以純水洗淨。然後,DC蝕刻前述鋁箔。在使用DC蝕刻之蝕刻步驟中,多個溝11a如第1a圖所示以圓形溝形成,或者如第2a圖或第3a圖所示以四角形溝11b或六角形溝11c等多角形溝形成。以這些多種形狀以圓筒形形成多個溝11a時,直徑為1μm至100μm,且蝕刻方法除DC蝕刻方法以外,也利用AC(Alternate Current)蝕刻或濕式蝕刻形成。
若在金屬構件11形成多個溝11a,則如第1c圖所示,利 用陽極氧化方法在金屬構件11形成金屬氧化膜12。形成金屬氧化膜12的化學轉化步驟如第1c圖、第2b圖或第3b圖所示,形成於金屬構件11整面,或如第1e圖、第2c圖或第3c圖所示僅形成於一面。
前述陽極氧化方法係不進行沸騰步驟,一面以硼酸與硼酸銨的水溶液以150v的電壓一次進行氧化,以慢慢使前述水溶液的濃度與電壓改變,一面進行多次氧化。然後,以預定溫度進行熱處理,且再次進行再化學轉化。又,以提高前述1~2次的電流密度1.5~3倍的方法,以最大限度抑制氫氧化皮膜的產生,一面產生金屬氧化皮膜。然後,為了除去再化學轉化時所產生的副產物,會進行副產物處理,且依使用者的要求亦可再進行再化學轉化與熱處理。然後,為了拭去硼酸或磷酸會進行預定的洗淨步驟。
如第1c圖所示,利用CVD方法在金屬氧化膜12形成絕緣膜14。前述絕緣膜14使用絕緣膠帶或樹脂系列的材質。於此使用CVD,但亦可使用使用絕緣樹脂或絕緣油墨的浸漬(Diping)步驟或噴墨印表機(Ink-jet printing)或使用網版印刷(Screen printing)之噴霧(Spray)步驟或沖壓(Stamping)步驟之其中一個。
如第1d圖所示,利用電鍍或無電電鍍方法形成以多個種子電極膜15為媒介填塞形成於金屬構件11之多個溝11a之填塞電極構件13。在形成填塞電極構件13之步驟與形成金屬氧化膜12之步驟之間,為了使填塞電極構件13更容易填塞多個溝11a,更具有形成種子電極膜15之步驟。種子電 極膜15之形成使用CVD方法、MOCVD(Metal Organic Chemical Vapor Deposition)方法及MBE(Molecular Beam Epitaxy)方法之其中一個。
在種子電極膜15之形成步驟中,以作為活性劑(Activator)之常溫的硫酸鈀水溶液浸漬10~數百秒,然後,以常溫浸漬洗淨1秒~30秒,以除去表面活性劑。
鎳無電電鍍中使用鎳磷酸鹽水溶液,且適當地調節ph範圍(ph為4~5)或溫度(50~60℃),且電鍍10~100分鐘。此時,可僅在多個溝11a內部形成種子電極膜15。此為依使用者的要求進行追加性的電鍍步驟與100℃以下之乾燥步驟。
如第1d圖所示,金屬構件11與填塞電極構件13連結多個第1外部電極21。在這種電極形成步驟中,多個第1外部電極21如第1e圖所示由多個第2外部電極22連結。第2外部電極22分別與金屬構件11和填塞電極構件13連結,多個第2外部電極2多個第1外部電極212中一個為陽極電極,剩餘的另一個為陰極電極。在前述電極形成步驟與形成絕緣膜14之步驟之間,如第1e圖所示,為了使多個第1外部電極21或多個第2外部電極22更容易與金屬構件11或填塞電極構件13連結,更具有形成導電性接著構件16之步驟。該導電性接著構件16之形成使用金屬接著劑、焊料膏、無電電鍍及電鍍方法之其中一個。
若連結多個第1外部電極21或多個第2外部電極22,則如第1e圖所示,在使第1外部電極21或第2外部電極22露出至外部之情況下,以密封構件密封金屬構件11。以密封構 件密封金屬構件11的步驟在密封金屬構件11時,用模製材質或內部中空的覆蓋構件來密封以製造金屬電容器10。
產業之可利用性
本發明之金屬電容器可使用於電源電路之平滑電路、噪音過濾器或旁路電容器等。
10‧‧‧金屬電容器
10a‧‧‧單層金屬電容器構件
11‧‧‧金屬構件
11a‧‧‧溝
11b‧‧‧四角形溝
11c‧‧‧六角形溝
12‧‧‧金屬氧化膜
13‧‧‧填塞電極構件
14‧‧‧絕緣膜
15‧‧‧種子電極膜
16‧‧‧導電性接著構件
21‧‧‧第1外部電極
22‧‧‧第2外部電極
31‧‧‧模製構件
110、120‧‧‧金屬電容器
110a‧‧‧第1並列積層體
120a‧‧‧第2並列積層體
130、140‧‧‧填塞電極構件
210、220、230、240‧‧‧金屬電容器
210a‧‧‧第1並列積層體
220a‧‧‧第2並列積層體
m‧‧‧電極拉出部
第1a圖至第1e圖為本發明第1實施例之金屬電容器。
第2a圖至第2c圖為第1a圖所示之金屬電容器之其他實施例。
第3a圖至第3c圖為第1a圖所示之金屬電容器之其他實施例。
第4a圖至第4d圖為本發明第2實施例之金屬電容器。
第5a圖至第5d圖為本發明第3實施例之金屬電容器。
10‧‧‧金屬電容器
11‧‧‧金屬構件
12‧‧‧金屬氧化膜
13‧‧‧填塞電極構件
14‧‧‧絕緣膜
16‧‧‧導電性接著構件
22‧‧‧第2外部電極
31‧‧‧模製構件

Claims (13)

  1. 一種金屬電容器,包含:金屬構件,係於一面形成多個溝;金屬氧化膜,係形成於前述金屬構件;絕緣膜,係在使前述多個溝露出之狀態下,形成於前述金屬氧化膜;及填塞電極構件,形成於前述金屬氧化膜,且填塞前述多個溝;其中前述金屬構件由箔或板狀構成,且其材質使用鋁(Al)、鈮(Nb)、鉭(Ta)、鋯(Zr)及鈦(Ti)之其中一個,前述金屬氧化膜形成於前述金屬構件整面,或形成於已形成多個溝的一面,且其材質使用氧化鋁(Al2 O3 )、五氧化二鈮(Nb2 O5 )、氧化鈮(NbO)、五氧化二鉭(Ta2 O5 )、二氧化鋯(ZrO2 )及二氧化鈦(TiO2 )之其中一個,前述填塞電極構件使用鋁(Al)、銅(Cu)、鋅(Zn)、銀(Ag)、鎳(Ni)、錫(Sn)、銦(In)、鈀(Pd)、白金(Pt)、鈷(Co)、釕(Ru)及金(Au)之其中一個,前述金屬構件與前述填塞電極構件分別更具有且連結多個第1外部電極或多個第2外部電極,且,前述多個第2外部電極之其中一個為陽極電極,而另一個為陰極電極,前述金屬構件以模製構件密封,且,前述模製構件以板狀與圓筒狀之其中一形狀模製金屬構件,並且,在以前述圓筒狀模製時,在捲繞金屬構件後將之密封。
  2. 如申請專利範圍第1項之金屬電容器,其中形成於前述金屬構件之多個溝係由圓形溝或多角形溝形成,且前述圓形溝之直徑形成為1μm至100μm。
  3. 如申請專利範圍第1項之金屬電容器,其中前述金屬構件至少具有一個以上之電極拉出部。
  4. 如申請專利範圍第1項之金屬電容器,其中在前述金屬氧化膜與前述填塞電極構件之間更具有種子電極膜,使前述填塞電極構件可填塞形成於已形成於前述金屬構件的多個溝,且,前述種子電極膜使用鋁(Al)、銅(Cu)、鋅(Zn)、銀(Ag)、鎳(Ni)、錫(Sn)、銦(In)、鈀(Pd)、白金(Pt)、鈷(Co)、釕(Ru)及金(Au)之其中一個。
  5. 一種金屬電容器,包含:多個單層金屬電容器構件,包括:金屬構件,係於一面形成多個溝;金屬氧化膜,係形成於前述金屬構件;填塞電極構件,係形成於前述金屬氧化膜,且填塞前述多個溝;及絕緣膜,係形成於前述金屬氧化膜,使前述金屬構件與前述填塞電極構件絕緣;及多個第1外部電極,係分別連結於前述多個單層金屬電容器構件之金屬構件,又,前述多個單層金屬電容器構件係以前述填塞電極構件互相相接之狀態積層且並列積層, 其中前述金屬構件由箔或板狀構成,且其材質使用鋁(Al)、鈮(Nb)、鉭(Ta)、鋯(Zr)及鈦(Ti)之其中一個,前述金屬氧化膜形成於前述金屬構件整面,或形成於已形成多個溝的一面,且其材質使用氧化鋁(Al2 O3 )、五氧化二鈮(Nb2 O5 )、氧化鈮(NbO)、五氧化二鉭(Ta2 O5 )、二氧化鋯(ZrO2 )及二氧化鈦(TiO2 )之其中一個,前述填塞電極構件使用鋁(Al)、銅(Cu)、鋅(Zn)、銀(Ag)、鎳(Ni)、錫(Sn)、銦(In)、鈀(Pd)、白金(Pt)、鈷(Co)、釕(Ru)及金(Au)之其中一個,前述多個單層金屬電容器構件與其中一個為陽極電極且另一個為陰極電極之多個第2外部電極連結,且,前述多個第2外部電極的其中一個連結於多個單層金屬電容器構件之金屬構件,而另一個則連結於互相相接之填塞電極構件,前述多個單層金屬電容器構件更具有模製構件,且,前述模製構件以板狀與圓筒狀之其中一種形狀模製多個單層金屬電容器構件,並且,當以前述圓筒狀模製時,在捲繞前述多個單層金屬電容器構件後將之密封。
  6. 如申請專利範圍第5項之金屬電容器,其中構成前述多個單層金屬電容器構件之金屬氧化膜係形成於前述金屬構件整面,或形成於已形成多個溝之一面。
  7. 如申請專利範圍第5項之金屬電容器,其中在前述多個單層金屬電容器構件之間更設置有用以改善接著力之 導電性接著構件。
  8. 一種金屬電容器之製造方法,包含:利用樹脂薄膜遮蔽金屬構件之一側面的步驟;在前述金屬構件之一側面被遮蔽後,利用DC蝕刻、AC蝕刻、濕式蝕刻之其中一個方法,在前述金屬構件之一面配置多個溝的蝕刻步驟;在前述金屬構件整面或已形成多個溝之一面,利用陽極氧化方法在前述金屬構件形成金屬氧化膜的化學轉化步驟;利用CVD方法,於前述金屬氧化膜形成絕緣膜的步驟;利用電鍍或無電電鍍方法,以多個種子電極膜為媒介,以填塞已形成於前述金屬構件之多個溝之狀態,於前述金屬氧化膜形成填塞電極構件的步驟;將多個第1外部電極連結於前述金屬構件或前述填塞電極構件的電極形成步驟;及在連結前述多個第1外部電極後,以前述多個第1外部電極露出至外部之狀態,以密封構件密封前述金屬構件的步驟,其中在前述蝕刻步驟中,DC蝕刻方法係利用網版印刷噴出霧狀絕緣性油墨,再以50℃~200℃乾燥已佈滿前述絕緣性油墨之鋁箔,並以70℃~90℃之己二酸銨(Ammonium adipate)15%的水溶液以10V~20V產生陽極氧化皮膜,接著將形成有陽極氧化皮膜之鋁箔放入乙 醇、丙酮、苯等有機溶劑中,除去前述絕緣性油墨,並再次以純水洗淨,然後對前述鋁箔進行DC蝕刻,前述化學轉化步驟之陽極氧化方法係不進行沸騰步驟,一面以硼酸與硼酸銨之混合物改變混合物的濃度與電壓,一面進行多次氧化,並以預定溫度進行熱處理,且再次進行再化學轉化,又,在前述改變混合物的濃度與電壓之步驟中,藉提高電流密度,一面以最大限度抑制氫氧化皮膜的產生,一面產生金屬氧化皮膜,接著進行磷酸處理,以除去氧化時所產生的磷酸,再進行預定之洗淨步驟,以拭去硼酸或磷酸,又,前述形成填塞電極構件步驟之前述填塞電極構件使用鋁(Al)、銅(Cu)、鋅(Zn)、銀(Ag)、鎳(Ni)、錫(Sn)、銦(In)、鈀(Pd)、白金(Pt)、鈷(Co)、釕(Ru)及金(Au)之其中一個。
  9. 如申請專利範圍第8項之金屬電容器之製造方法,其中在前述形成金屬氧化膜之化學轉化步驟與前述形成填塞電極構件之步驟之間更具有形成種子電極膜之步驟,且,種子電極膜之形成係使用CVD方法、MOCVD方法及MBE方法之其中一個。
  10. 如申請專利範圍第9項之金屬電容器之製造方法,其中在種子電極膜之形成步驟中,使用硫酸鈀水溶液作為活性劑(Activator),且於其中浸漬10秒至數百秒後,以常溫浸漬洗淨1秒至30秒,以除去表面的活性劑。
  11. 如申請專利範圍第8項之金屬電容器之製造方法,其中 在前述形成絕緣膜之步驟與前述電極形成步驟之間更具有形成導電性接著構件之步驟,且前述導電性接著構件之形成係使用金屬接著劑、焊料膏、無電電鍍及電鍍之其中一個。
  12. 如申請專利範圍第8項之金屬電容器之製造方法,其中在前述電極形成步驟中,將其中一個為陽極電極且另一個為陰極電極之多個第2外部電極連結於前述金屬構件與前述填塞電極構件。
  13. 如申請專利範圍第8項之金屬電容器之製造方法,其中前述以密封構件密封金屬構件的步驟係在密封前述金屬構件時,以模製材質或內部中空的覆蓋構件來密封。
TW097121894A 2008-01-11 2008-06-12 金屬電容器及其製造方法(五) TWI419187B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080003420A KR100942121B1 (ko) 2008-01-11 2008-01-11 금속 커패시터
KR1020080048003A KR101012930B1 (ko) 2008-05-23 2008-05-23 금속 커패시터 제조방법

Publications (2)

Publication Number Publication Date
TW200931459A TW200931459A (en) 2009-07-16
TWI419187B true TWI419187B (zh) 2013-12-11

Family

ID=40785994

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097121894A TWI419187B (zh) 2008-01-11 2008-06-12 金屬電容器及其製造方法(五)

Country Status (4)

Country Link
US (1) US8203823B2 (zh)
JP (1) JP2009170861A (zh)
DE (1) DE102008028693B4 (zh)
TW (1) TWI419187B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278343A (ja) * 2009-05-29 2010-12-09 Sanyo Electric Co Ltd 固体電解コンデンサ、固体電解コンデンサを用いた電子機器、及び固体電解コンデンサの製造方法。
US10044390B2 (en) * 2016-07-21 2018-08-07 Qualcomm Incorporated Glass substrate including passive-on-glass device and semiconductor die
US10431389B2 (en) * 2016-11-14 2019-10-01 Avx Corporation Solid electrolytic capacitor for high voltage environments
CN110326073B (zh) * 2017-03-24 2021-09-21 株式会社村田制作所 电容器
WO2020080993A1 (en) * 2018-10-18 2020-04-23 Smoltek Ab Discrete metal-insulator-metal (mim) energy storage component and manufacturing method
WO2021079566A1 (ja) * 2019-10-24 2021-04-29 株式会社村田製作所 複合キャパシタ
CN112151536B (zh) * 2020-08-17 2022-04-12 复旦大学 一种纳米电容三维集成结构及其制备方法
CN112201655B (zh) * 2020-09-10 2022-04-29 复旦大学 一种纳米电容三维集成结构及其制作方法
CN113764193A (zh) * 2021-09-30 2021-12-07 电子科技大学长三角研究院(湖州) 一种固态电容器及其制作方法
JP7275407B1 (ja) * 2021-12-27 2023-05-17 三菱電機株式会社 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW408345B (en) * 1998-04-21 2000-10-11 Matsushita Electric Ind Co Ltd Capacitor and its manufacturing method
TW412765B (en) * 1998-01-28 2000-11-21 Matsushita Electric Ind Co Ltd Electrolytic capacitor and its manufacturing method
TW574416B (en) * 2001-06-08 2004-02-01 Murata Manufacturing Co Metal film and manufacturing method therefor, and laminated ceramic electronic component and manufacturing method therefor
JP2005050994A (ja) * 2003-07-28 2005-02-24 Matsushita Electric Ind Co Ltd シート型コンデンサ
JP2006124805A (ja) * 2004-10-29 2006-05-18 Japan Science & Technology Agency 箔及びその製造方法
TW200703388A (en) * 2005-05-20 2007-01-16 Nec Tokin Corp Stacked capacitor and method of fabricating the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58164215A (ja) * 1982-03-25 1983-09-29 エルナ−株式会社 電解コンデンサ用アルミニウム箔のエツチング方法
JP3096055B2 (ja) * 1990-10-16 2000-10-10 日本ケミコン株式会社 固体電解コンデンサ
JP2727823B2 (ja) * 1991-09-12 1998-03-18 エルナー株式会社 アルミニウム電解コンデンサ用電極箔の製造方法
JPH05166687A (ja) * 1991-12-16 1993-07-02 Nippon Chemicon Corp コンデンサ
JPH0817146B2 (ja) * 1992-10-13 1996-02-21 松下電器産業株式会社 コンデンサ及びその製造方法
US6166899A (en) 1997-12-18 2000-12-26 Nippon Chemi-Con Corporation Electrolyte for electrolytic capacitor and electrolytic capacitor having the same
JP4604403B2 (ja) * 2001-06-25 2011-01-05 パナソニック株式会社 固体電解コンデンサの製造方法
US6421224B1 (en) * 2001-10-23 2002-07-16 Industrial Technology Research Institute Micro-structure capacitor
JP2004063543A (ja) * 2002-07-25 2004-02-26 Matsushita Electric Ind Co Ltd 固体電解コンデンサ及びその製造方法
JP4113087B2 (ja) * 2003-10-07 2008-07-02 アルプス電気株式会社 積層メッキの製造方法、及び接続装置の製造方法
JP2008507847A (ja) * 2004-07-23 2008-03-13 サンデュー・テクノロジーズ・エルエルシー 高エネルギー貯蔵密度及び低esrを有するコンデンサ
JP4415990B2 (ja) * 2004-08-05 2010-02-17 パナソニック株式会社 コンデンサ用アルミニウム電極箔の製造方法およびエッチング用アルミニウム箔
JP4450378B2 (ja) * 2004-10-27 2010-04-14 Necトーキン株式会社 表面実装型コンデンサ及びその製造方法
JP2006196871A (ja) * 2004-12-15 2006-07-27 Kyocera Corp 薄膜コンデンサおよび可変容量コンデンサならびに電子部品
WO2006077906A1 (ja) * 2005-01-24 2006-07-27 Matsushita Electric Industrial Co., Ltd. チップ型固体電解コンデンサ
JP2007067172A (ja) * 2005-08-31 2007-03-15 Nichicon Corp 電解コンデンサ用アルミニウム電極箔の製造方法
JP2007095772A (ja) * 2005-09-27 2007-04-12 Hitachi Aic Inc 電気二重層キャパシタ
JP4738299B2 (ja) * 2006-09-20 2011-08-03 富士通株式会社 キャパシタ、その製造方法、および電子基板
KR100779263B1 (ko) 2007-02-06 2007-11-27 오영주 무극성 금속 전해 커패시터 및 그의 제조방법
US7626802B2 (en) * 2007-10-19 2009-12-01 Oh Young Joo Metal capacitor and manufacturing method thereof
US7965492B2 (en) * 2007-10-19 2011-06-21 Oh Young Joo Metal capacitor and manufacturing method thereof
US8116062B2 (en) * 2007-10-19 2012-02-14 Oh Young Joo Metal capacitor to improve electric conductivity
US8159811B2 (en) * 2007-10-19 2012-04-17 Oh Young Joo Metal capacitor and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW412765B (en) * 1998-01-28 2000-11-21 Matsushita Electric Ind Co Ltd Electrolytic capacitor and its manufacturing method
TW408345B (en) * 1998-04-21 2000-10-11 Matsushita Electric Ind Co Ltd Capacitor and its manufacturing method
TW574416B (en) * 2001-06-08 2004-02-01 Murata Manufacturing Co Metal film and manufacturing method therefor, and laminated ceramic electronic component and manufacturing method therefor
JP2005050994A (ja) * 2003-07-28 2005-02-24 Matsushita Electric Ind Co Ltd シート型コンデンサ
JP2006124805A (ja) * 2004-10-29 2006-05-18 Japan Science & Technology Agency 箔及びその製造方法
TW200703388A (en) * 2005-05-20 2007-01-16 Nec Tokin Corp Stacked capacitor and method of fabricating the same

Also Published As

Publication number Publication date
US20090180239A1 (en) 2009-07-16
JP2009170861A (ja) 2009-07-30
TW200931459A (en) 2009-07-16
DE102008028693A1 (de) 2009-07-23
US8203823B2 (en) 2012-06-19
DE102008028693B4 (de) 2021-07-15

Similar Documents

Publication Publication Date Title
TWI419187B (zh) 金屬電容器及其製造方法(五)
JP4664396B2 (ja) 金属キャパシタ及びその製造方法
JP4778023B2 (ja) 金属キャパシタ及びその製造方法
US7965492B2 (en) Metal capacitor and manufacturing method thereof
US8116062B2 (en) Metal capacitor to improve electric conductivity
KR100958458B1 (ko) 금속 커패시터 및 그의 제조방법
CN101414513B (zh) 金属电容器及其制造方法
KR100942121B1 (ko) 금속 커패시터
KR101013239B1 (ko) 금속 커패시터 및 그의 제조방법
KR100942084B1 (ko) 금속 커패시터 및 그의 제조방법
KR100958457B1 (ko) 금속 커패시터
WO2009091090A1 (en) Metal capacitor and manufacturing method thereof