TWI398919B - 包含以切割線分隔的半導體晶片及形成在切割線上的製程監視電極墊的半導體晶圓 - Google Patents

包含以切割線分隔的半導體晶片及形成在切割線上的製程監視電極墊的半導體晶圓 Download PDF

Info

Publication number
TWI398919B
TWI398919B TW099132377A TW99132377A TWI398919B TW I398919 B TWI398919 B TW I398919B TW 099132377 A TW099132377 A TW 099132377A TW 99132377 A TW99132377 A TW 99132377A TW I398919 B TWI398919 B TW I398919B
Authority
TW
Taiwan
Prior art keywords
metal wiring
wiring layer
semiconductor wafer
electrode pad
monitor electrode
Prior art date
Application number
TW099132377A
Other languages
English (en)
Other versions
TW201112323A (en
Inventor
Masaaki Yoshida
Satoshi Kouno
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2006006742A external-priority patent/JP4931422B2/ja
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of TW201112323A publication Critical patent/TW201112323A/zh
Application granted granted Critical
Publication of TWI398919B publication Critical patent/TWI398919B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Description

包含以切割線分隔的半導體晶片及形成在切割線上的製程監視電極墊的半導體晶圓
本發明係有關於一種半導體晶圓，更明確地係有關於一種半導體晶圓其具有複數個被一切割線所分隔之半導體晶片及形成在該切割線上的製程監視電極墊。
在用來將複數個半導體晶片從該半導體晶圓切割出複數的半導體晶片之典型的半導體晶圓(切割目標)切割處理中，一其上黏附有鑽石顆粒之環狀的刀片以高速被轉動且與一形成在該半導體晶圓上的切割線接觸。藉由與該切割線接觸的該轉動中的刀片，該半導體晶圓被切割成為複數個半導體晶片。為了要達到更佳的切割效能，各式的參數被最佳化。該等參數包括，例如，該刀片的厚度，該刀片的轉速，桌台的速度，及切割的深度。
該半導體晶圓具有一層化的結構其具有形成在一矽基材上之各式的薄膜且在該半導體晶圓的厚度方向上並非是以一致的材質來形成。詳言之，該半導體晶圓包括金屬佈線，其係由一主要包含鋁材質(廣泛地被用作為半導體晶片佈線)之金屬所製成。該金屬佈線的材質具有的特性不同於該矽基材的材質特性。
又，該半導體晶圓具有一設在該半導體晶圓的切線上的製程監視器用來檢測該半導體晶圓的半導體晶片的效能。該製程監視器包括一製程監視電極墊用來評估一被監視之半導體元件的電特性。該製程監視電極墊亦是由一金屬材質製成的。因此，在該半導體晶圓的切割處理中，一包括一矽基材，一絕緣膜，及一金屬材質在內的層化結構會被切割。
圖15A及15B顯示一傳統的半導體晶圓的切割線附近。圖15A為傳統半導體晶圓的一平面圖。圖15B為沿著圖15A的W-W線所取的剖面圖。
一LOCOS(矽的局部氧化,Local Oxidation of Silicon)氧化物膜17被形成在一半導體基材15上。一BPSG(硼磷矽玻璃)膜19被形成在該LOCOS氧化物膜17上。
一第一金屬佈線層121-1被形成在該BPSG膜19上。該第一金屬佈線層21-1係位在一形成有一製程監視電極墊31的區域上。又，在圖中所示的區域中，該金屬佈線層21-1被形成為沿著該半導體晶片3的周邊之環狀的形狀。
一第一層間絕緣膜23-1被形成該BPSG膜19上及在該第一金屬佈線層21-1上。一穿孔被形成在該第一金屬佈線層21-1上之該第一層間絕緣膜23-1內之形成有該製程監視電極墊31的區域中。又，一環狀的穿孔被形成在該第一金屬佈線層21-1上之該第一層間絕緣膜23-1內之沿著該半導體晶片3的周邊部分。
一第二金屬佈線層21-2被形成在該第一層間絕緣膜23-1上。該第二金屬佈線層21-2係位在形成有該製程監視電極墊31的區域內及在其穿孔內。又，在圖中所示的區域內，該第二金屬佈線層21-2被形成為一沿著該半導體晶片3的周邊部分之環狀形狀。
一第二層間絕緣膜23-2被形成該第一層間絕緣膜23-1上及在該第二金屬佈線層21-2上。一穿孔被形成在該第二金屬佈線層21-2上之該第二層間絕緣膜23-2內之形成有該製程監視電極墊31的區域中。又，一環狀的穿孔被形成在該第二金屬佈線層21-2上之該第二層間絕緣膜23-2內之沿著該半導體晶片3的周邊部分。
一第三金屬佈線層21-3被形成在該第二層間絕緣膜23-2上。該第三金屬佈線層21-3係位在形成有該製程監視電極墊31的區域內的該第二層間絕緣膜23-2上及在其穿孔內。又，在圖中所示的區域內，該第三金屬佈線層21-3被形成為在該第二層間絕緣膜23-2上的環狀形狀且在沿著該半導體晶片3的周邊部分之該穿孔內。
一最終保護層25被形成在該第二層間絕緣膜23-2上及在該第三金屬佈線層21-3上。一墊開口部分被形成在該最終保護層25上之形成有該製程監視電極墊31的區域內。藉此，該第三金屬佈線層21-3係處在外露的狀態。
以上所描述之位在該半導體晶片3的周邊部分的附近處之金屬佈線層21-1，21-2，及21-3共同形成一護衛環21。
在切割處理中，很難在單一時間切割(切割)以不同材質製成之複數膜層且此切割會導致產生金屬毛邊的問題。一般而言，因為位在一切割線上之一製程監視半導體元件在尺寸上是很小的，所以在一個使用20-25微米厚的刀片的例子中，該製程監視半導體元件可在沒有任何金屬毛邊之下被徹底地切割。同時，因為一製程監視電極墊具有至少60微米或更大的寬度，所以該製程監視電極墊的寬度將大於該刀片的寬度(切割區的寬度)。這會導致金屬毛邊的問題。
此問題可藉由調整在使用一被稱為半微米製程(其被使用在2-3層的佈線層上)的設計規則的例子中的切割處理來克服。
然而，在最近幾年及往後的歲月中，在形成複數層的金屬佈線層上有著顯著的增加，因為半導體元件被製造成更微小的尺寸(例如，製造一具有7-8層的佈線層之半導體元件是常見的)。因此，在複數層金屬佈線被提供作為在一切割線上的製程監視電極墊的例子中，包括在該製程監視電極墊內的金屬膜將會造成金屬毛邊。
又，在最近幾年及往後的歲月中，一絕緣膜之各式的平坦化技術的方法被用來解決在使用微影成像技術的例子中之焦聚深度的問題。將一絕緣膜的表面平坦化的方法可使用一CMP(化學機械研磨)方法，或使用一BPSG膜作為介於一多晶矽層與一金屬層之間的膜層。該BPSG膜(其係一藉由將硼及磷包含到一矽氧化物層內所形成的一絕緣膜)係使用CVD(化學氣相沉積)方法來製造的。藉由提高硼及/或磷的濃度，該絕緣膜的表面即可被適當地平坦化。因此，該硼及/或磷的濃度被提高用以將該半導體元件的尺寸縮小。
然而，本發明的發明人發現，介於該BPSG膜與該金屬佈線層之間(更明確地為介於該BPSG膜與一作為鋁合金的基底且具有高熔點之鈦膜之間)的黏著性在該BPSG膜內的硼及/或磷的濃度被提高時會變弱。這是因為硼及/或磷濃度的提高不單單是可促進平坦化，而是在此同時亦降低該BPSG膜的微粗糙度。這造成了介於該BPSG膜與該金屬膜之間的接觸面積的減少。因此，藉由提高該硼及/或磷的濃度來製造的該半導元件愈微小，該製程監視電極墊的金屬毛邊就愈可能在切割處理中發生。因此，半導體晶圓的切割見變得更加困難。
防止此一問題的例子被描述於日本公開專利申請案第2005-191334號中。日本公開專利申請案第2005-191334號揭示一種設置在一半導體晶片內的製程監視電極墊，使得只有用於製程監視的半導體元件被設置在該切割線上。因此，該電極墊不會阻礙該切割處理。
然而，因為該方法將一製程監視電極墊設置在一半導體晶片內，所以所製造的該半導體晶片的尺寸就會變大。這將會提高製造成本。設置在半導體晶片內的此一額外的電極墊對於具有一大數量的電極墊的半導體晶片產品而言將會是一個關鍵的問題，因為該產品的晶片尺寸係根據介於電極墊之間的距離的限制來決定的。
如圖15B所示，一金屬材質製成的護衛環可被設置在一半導體晶片與一切割線之間，用來防止該半導體晶片的內部在切割處理期間受損。然而，藉由將該製程監視電極墊設置在該半導體晶片內部，該製程監視電極墊需要跨越(overstep)該護衛環用以與該製程監視半導體元件接觸。這是一項很難達成的工作，因為由金屬材質製成之該護衛環的一部分會被切掉以完成此一任務。如果此部分的護衛環被切掉的話，則該護衛環的防護目的就會被喪失掉。
日本公開專利申請案第2005-191334號亦揭示將一製程監視電極墊設置在一半導體晶片內部且不只將該製程監視電極墊用於製程監視，亦用作為該半導體晶片的電極墊的例子。
然而，因為大體上在設置於切割線上用於製程監視的半導體元件的數量與每一產品中所使用之電極墊的數量之間沒有相關性，所以很難調整設置於切割線上之半導體元件的位置及使用在一產品中之電極墊的位置。又，在此例子中當用一製程監視裝置來實施電測量時，每一產品需要有一分離的探針卡。此外，此例子並沒有解決該護衛環的上述問題。
日本公開專利申請案第2005-191334號亦揭示一個將製程監視電極墊及半導體元件設置在該切割線內但不在該切割線的切割區(切割區域)內的例子。
然而，在此例子中該切割線需要很寬。這會減少可從一半導體晶圓上切割下來(分切的)半導體晶片數量。
本發明的目的是要提供衣種半導體晶圓其可消除因為先前技藝的限制及缺點所造成之上述的一或多個問題。
本發明的特徵及優點在下面的說明中被提出，且從該說明及附圖中將會變得很明顯，或可藉由依據該說明中所提供的教導來實作本發明而瞭解。本發明的目的以及其它特徵與優點可藉由在該說明中用能夠讓具有一般技藝者能夠實施本發明之完整、清楚、簡潔且精確的用詞被特別指出之一半導體晶圓而被理解及獲得。
為了要達到這些及其它優點及依據本發明的目的，本發明的一個實施例提供一種具有一切割線的半導體晶圓，該切割線將該半導體晶圓分隔成為一個有複數個半導體晶片的矩陣，該半導體晶圓包括一多晶矽層，一形成在該多晶矽層上的多金屬(poly-metal)層間絕緣膜，及一形成在該多金屬層間絕緣膜上的第一金屬佈線(metal wiring)層，該半導體晶圓包括：一形成在該切割線的切割區(dicing area)上的製程監視電極墊，該製程監視電極墊的寬度大於該切割區的寬度，該製程監視電極墊包括一形成在該多金屬層間絕緣膜上的接觸孔，用來將該第一金屬佈線層連接至該多晶矽層。
在依據本發明的一實施例的半導體晶圓中，該接觸孔可不被形成在該切割區內。
在依據本發明的一實施例的半導體晶圓中，該半導體晶圓可進一步包括一形成在該第一佈線層上的第二佈線層，其中該第一佈線層並沒有形成在該切割區中。
在依據本發明的一實施例的半導體晶圓中，該多金屬層間絕緣膜為一BPSG膜。
又，本發明提供一種具有一切割線的半導體晶圓，該切割線將該半導體晶圓分隔成為一個有複數個半導體晶片的矩陣，該半導體晶圓具有一多層金屬佈線結構其包括至少三層金屬佈線層，該半導體晶圓的特徵在於包括：一形成在該切割線的切割區上的製程監視電極墊，該製程監視電極墊的寬度大於該切割區的寬度，該製程監視電極墊包括該多層金屬佈線結構的金屬佈線層中的至少一者；其中該多層金屬佈線結構的最下面的金屬佈線層並沒有被形成在該製程監視電極墊中。
在依據本發明的一實施例的半導體晶圓中，該製程監視電極墊只包括該多層金屬佈線結構的最上面的金屬佈線層。
在依據本發明的一實施例的半導體晶圓中，該製程監視電極墊包括該多層金屬佈線結構的最上面的金屬佈線層及一形成在該最上面的金屬佈線層底下的金屬佈線層。
在依據本發明的一實施例的半導體晶圓中，沒有任何一層該多層金屬佈線結構的金屬佈線層被形成在該切割線的切割區中之該製程監視電極墊的金屬佈線層底下。
在依據本發明的一實施例的半導體晶圓中，該多層金屬佈線結構包括一BPSG膜，其中該多層金屬佈線結構的最下面的金屬佈線層被形成在該BPSG膜上。
本發明將根據附圖中所示的實施例加以詳細說明。
[第一實施例]
圖1A及1B為用來描述依據本發明的一實施例之半導體晶圓的示意圖。詳言之，圖1A為一平面圖其顯示依據本發明的第一實施例之一半導體晶圓1的切割線的附近，及圖1B為沿著圖1A中的A-A線所取的剖面圖。圖2為一平面圖其顯示依據本發明的一實施例之半導體晶圓1的整體外觀。圖3A及3B為用來描述依據本發明的一實施例之在一切割線上的一製程監視區的一部分的示意圖。詳言之，圖3A為一平面圖其顯示依據本發明的一實施例之在一切割線上的一製程監視區的一部分，及圖3B為沿著圖3A的B-B線所取的剖面圖。依據本發明的第一實施例的該半導體晶圓1具有一三金屬層佈線結構。
如圖2所示，該半導體晶圓1具有複數個半導體晶片3其被切割線5分隔且被安排成為一矩陣形式。在此例子中該切割線5的寬度為100微米。如圖1A所示，該切割線5具有一製程監視區7，其上安排有複數個用於製程監視的半導體元件(其在下文中被稱為”製程監視半導體元件”)9及複數個用於製程監視的電極墊(“製程監視電極墊”)11。該製程監視電極墊11的尺寸為70微米x70微米。該切割線5的中心區為在切割處理中被切割(分切)的區域(在下文中被稱為”切割區13”)。該切割區13的寬度大致等於用來切割該半導體晶圓1的刀片的寬度。例如，在使用厚度範圍在20-40微米之間的刀片的例子中，該切割區的寬度為20-40微米。
接下來，該半導體晶圓1的剖面結構將參照圖1B來說明。在此例子中，一LOCOS氧化物膜17被形成在一矽材質製成的半導體基材15上。一多晶矽層18被形成在該LOCOS氧化物膜17上的一個該製程監視電極墊11將被形成於其上的區域內(下文中被稱為”製程監視電極墊形成區”)1000內。一BPSG膜19(即，多金屬層間膜)被形成在包括形成有該多晶矽層的區域之該LOCOS膜氧化膜17上。
複數個接觸孔20被形成在該製程監視電極墊形成區1000內之該BPSG膜19中。在此例子中，2500個接觸孔20(50個接觸孔在縱方向上x50個接觸孔在橫方向上)被形成在該製程監視電極墊形成區1000內之該BPSG膜19中。示於圖1B中的接觸孔20為了方便而被簡化，在此例子中，每一接觸孔20都具有0.4微米x0.4微米的平面面積。然而，應被瞭解的是，接觸孔的數量，配置及尺寸並不侷限於此例子中所描述的。
在該製程監視電極墊形成區1000中，一第一金屬佈線層21-1被形成在該BPSG膜19上且在該BPSG膜19的接觸孔20內。此外，在此圖所示的區域內，該第一金屬佈線層21-1被形成為一沿著該半導體晶片3的周邊部分的環形形狀。該第一金屬佈線層21-1亦可被形成在該半導體晶圓1的其它區域上(未示於圖1B中)。該第一金屬佈線層21-1包括一高熔點金屬膜(如，鈦膜)，其上形成有一鋁合金膜(如，AlSiCu膜)。
一第一層間絕緣膜23-1被形成在該BPSG膜19上，該BPSG膜19包含其上形成有該第一金屬佈線層21-1的區域。該第一層間絕緣膜23-1具有一層化的結構，其包括一NSG(無摻雜的矽酸鹽玻璃)膜，一SOG(旋施玻璃)膜，及一NSG膜。在該製程監視電極墊形成區1000中，一穿孔被形成在該第一金屬佈線層21-1上的該第一層間絕緣膜23-1中。一環狀穿孔亦沿著該半導體晶片3的周邊部分被形成在該第一金屬佈線層21-1上的該第一層間絕緣膜23-1中。
在該製程監視電極墊形成區1000中，一第二金屬佈線層21-2被形成在該第一層間絕緣膜23-1上且在該第一層間絕緣膜23-1的穿孔內。此外，在此圖所示的區域內，該第二金屬佈線層21-2被形成為一沿著該半導體晶片3的周邊部分的環形形狀。該第二金屬佈線層21-2亦可被形成在該半導體晶圓1的其它區域上(未示於圖1B中)。該第二金屬佈線層21-2亦可由一其上形成有AlSiCu膜的鈦膜製成。
一第二層間絕緣膜23-2被形成在該BPSG膜19上，該BPSG膜19包含其上形成有該第二金屬佈線層21-2的區域。該第二層間絕緣膜23-2亦具有一層化的結構，其包括一NSG膜，一SOG膜，及一NSG膜。在該製程監視電極墊形成區1000中，一穿孔被形成在該第二金屬佈線層21-2上的該第二層間絕緣膜23-2中。一環狀穿孔亦沿著該半導體晶片3的周邊部分被形成在該第二金屬佈線層21-2上的該第二層間絕緣膜23-2中。
在該製程監視電極墊形成區1000中，一第三金屬佈線層21-3被形成在該第二層間絕緣膜23-2上且在該第二層間絕緣膜23-2的穿孔內。此外，在此圖所示的區域內，該第三金屬佈線層21-3被形成為一沿著該半導體晶片3的周邊部分的環形形狀。該第三金屬佈線層21-3亦可被形成在該半導體晶圓1的其它區域上(未示於圖1B中)。該第三金屬佈線層21-3亦可由一其上形成有AlSiCu膜的鈦膜製成。
一最終的保護膜25被形成在該第二層間絕緣膜23-2之包含其上形成有該第三金屬佈線層21-3的區域上。該最終的保護層25具有一層化的結構其包括一矽氧化物膜及一矽氮化物膜。在該製程監視電極墊形成區1000中，一墊開口部分被形成在該最終保護膜25中。藉此，該第三金屬佈線層21-3的表面被外露。
包含沿著該半導體晶片3的周邊部分形成的該第一，第二，及第三金屬佈線層21-1，21-2，21-3在內的該層化結構為一用來護衛該半導體晶片3的內部的護衛環21。
該LOCOS氧化物膜17，該BPSG膜19，該第一層間絕緣膜23-1，該第二層間絕緣膜23-2及該最終的保護膜25，每一者之在該切割線5的寬度方向上的兩端部都以一皮帶式的方式被去除掉。在此例子中，該被去除掉的端部的寬度為10微米。藉由去除掉該LOCOS氧化物膜17，該BPSG膜19，該第一層間絕緣膜23-1，該第二層間絕緣膜23-2，及該最終的保護層25在該切割線5的寬度方向的兩端部，可防止在該切割區13的切割期間會形成在該等絕緣層上的裂痕到達該半導體晶片3。然而，應被注意的是，本發明的半導體晶圓1並不侷限於在該切割線5的寬度方向的兩端部被去除掉的結構。
接下來，該製程間視區7將安照圖3A及3B加以說明。在圖3B中，包括在該半導體晶片3中之該BPSG膜19，該第一層間絕緣膜23-1，該第二層間絕緣膜23-2，及該最終的保護層25被省略掉。
在圖3A中，兩個主動區域27a，27b被形成為在一被該LOCOS氧化物膜17所包圍的半導體基材區的表面上的源極及汲極。一由多晶矽形成的閘極電極29經由一閘極絕緣膜被形成在該半導體基材上的介於兩個主動區域27a，27b之間的區域中。兩個主動區域27a，27b及該閘極電極29一起形成一電晶體(即，製程監視電極元件9)。該電晶體所在之該切割區的部分不同於該製程監視電極墊11所在的部分。在圖3A所示的例子中，該電晶體係位在一製程監視電極墊11a與一製程監視電極墊11b之間。該多晶矽閘極電極29的兩端以一種延伸跨越該LOCOS氧化物膜17的方式被形成。
該製程監視電極墊11a，11b及11c的第一金屬佈線層21-1a，21-1b，及21-1c被連續地形成在該BPSG膜19上。該第一金屬佈線層21-1a，21-1b，及21-1c的寬度範圍在2微米至3微米之間。雖然從該製程監視電極墊11a及11b延伸出的該第一金屬佈線層21-1a，21-1b的一部分係位在該切割區13內(如圖3A所示)，但該第一金屬佈線層21-1a，21-1b的位置並不侷限於圖3A中所示的位置。
該第一金屬佈線層21-1a之位在該主動區27a的上方的一端經由一形成該BPSG膜19上的接觸孔20而被電氣地連接至該主動區域27a。該第一金屬佈線層21-1a的另一端則被連接至該製程監視電極墊11a(該製程監視電極墊11a的第一金屬佈線層21-1a)。
該第一金屬佈線層21-1b之位在該主動區27b的上方的一端經由一形成該BPSG膜19上的接觸孔20而被電氣地連接至該主動區域27b。該第一金屬佈線層21-1b的另一端則被連接至該製程監視電極墊11b(該製程監視電極墊11b的第一金屬佈線層21-1b)。
該第一金屬佈線層21-1c之位在該閘極電極29的上方的一端經由一形成該BPSG膜19上的接觸孔20而被電氣地連接至該閘極電極29。該第一金屬佈線層21-1c的另一端則被連接至該製程監視電極墊11c(該製程監視電極墊11c的第一金屬佈線層21-1c)。
在對應於該製程監視電極墊11a，11b及11c的該製程監視電極墊形成區1000中，第二金屬佈線層21-2a，21-2b，及21-2c被形成在該第一層間絕緣膜23-1上，及第三金屬佈線層21-3a，21-3b，及21-3c被形成在該第二層間絕緣膜23-2上。
因為用來連接該第一金屬佈線層21-1(21-1a，21-1b，21-1c)與多晶矽層18的接觸孔20是被形成在該BPSG膜19上在該製程監視電極墊11(11a，11b，11c)的底下，所以該BPSG膜19的上保面與該第一金屬佈線層21-1(21-1a，21-1b，21-1c)形成接觸的面積就被減小。又，即使是在該製程監視電極墊11(11a，11b，11c)位於該切割線5的切割區13內，亦可防止該製程監視電極墊11(11a，11b，11c)剝落。藉此，可防止金屬毛邊產生。然而，應被注意的是，本發明的半導體晶圓1並不侷限於有一形成在該BPSG膜上之最底下的金屬佈線層的結構。
又，因為製程監視電極墊11以一種包括該切割線5的切割區的方式被安排，所以就無需增加該半導體晶片3的尺寸或該切割線5的寬度。
因為複數個接觸孔20被形成在該BPSG膜19上之在該製程監視電極墊11底下的位置處，所以該BPSG膜19及第一金屬佈線層21-1可經由該等接觸孔20的內壁相接觸。藉此，可防止該第一金屬佈線層21-1的剝落。
又，與只具有單一金屬佈線層形成在一最上層的製程監視電極墊比較起來，該製程監視電極墊11更可以防止一探針在測試(監視)該半導體晶圓時刺穿該製程監視電極墊的問題。這是因為該製程監視電極墊11是由三層金屬佈線層21-1，21-2，21-3所形成的。
圖4A及4B是在將一半導體晶圓的切割區切割之後所拍的照片。圖4A為依據本發明的一實施例之半導體晶圓，該半導體晶圓具有一多晶矽層及形成在一製程監視電極墊底下的接觸孔。圖4B為一傳統的半導體晶圓的照片圖4A顯示在本發明的半導體晶圓1上的製程監視電極墊11沒有任何剝落。同時，圖4B顯示90%或更多的製程監視電極墊11剝落，只有很少的製程監視電極墊仍留在該半導體晶圓上。
因此，本發明可降低產生金屬毛邊於該製程監視電極墊中的可能性。
雖然在上述之本發明的實施例中接觸孔20被形成在該切割區13中，但接觸孔20亦可被形成在該切割區13以外的區域(參見圖5A-5C)。因為該第一金屬佈線層21-1係經由形成在該切割區13以外的區域(下文中稱為”不同區域”)中之接觸孔20而被連接至該多晶矽層18，所以在該不同區域上的第一金屬佈線層21-1在切割處理之後亦無剝落的情形。又，因為在該切割區13內的該第一金屬佈線層21-1被完全地壓碎，所以在該切割區中找不到該第一金屬佈線層21-1的剝離。再者，在該製程監視電極墊11附近由該第一金屬佈線層21-1所造成之應力可被降低。藉此可進一步減少金屬毛邊的產生。
除了形成接觸孔20於該切割區13以外的區域(不同的區域)上，該多晶矽層18亦可被形成在其它區域(參見圖6A-6C)。因為該第一金屬佈線層21-1係經由形成在該不同區域中之接觸孔20而被連接至該多晶矽層18，所以在該不同區域上的第一金屬佈線層21-1在切割處理之後亦無發現剝落的情形。又，因為在該切割區13內的該第一金屬佈線層21-1被完全地壓碎，所以在該切割區中找不到該第一金屬佈線層21-1的剝離。再者，由該第一金屬佈線層21-1在切割期間所造成之在該製程監視電極墊11附近的應力可被降低。藉此可進一步減少金屬毛邊的產生。
除了形成接觸孔20於一在該切割區13以外的區域(不同的區域)上，該第一金屬佈線層21-1亦可被形成在其它區域(參見圖7A-7C)。與該第一金屬佈線層21-1被形成在該切割區13上的例子比較起來，由該第一金屬佈線層21-1在切割期間所造成之在該製程監視電極墊11附近的應力可被降低。藉此，該金屬毛邊的產生可被進一步減少。
又，如上文所述，在該BPSG膜與該鈦膜(金屬基材)之間有一薄弱的黏著性。例如，在使用該多金屬層間絕緣膜與具有弱黏著性的第一金屬佈線層的組合的例子中金屬毛邊的產生可被減少。亦即，金屬毛邊的產生在該多金屬層間絕緣膜包括該BPSG膜19及該第一金屬佈線層21-1包括一鈦膜基材的例子中可被減少。
除了如圖7A及7B圖所示之將該第一金屬佈線層21-1形成在該切割區13以外的區域(不同的區域)之外，該多晶矽層18亦可被形成在該不同區域中(參見圖8A-8C)。由該第一金屬佈線層21-1在切割期間所造成之在該製程監視電極墊11附近的應力可被降低。藉此，該金屬毛邊的產生可被進一步減少。
雖然上述之本發明的實施例被描述成具有複數個形成在該製程監視電極墊11底下的接觸孔20，但單一接觸孔20而不是複數個接觸孔20亦可被使用(參見圖9A-9C)。
在圖9A-9C圖所示的示範性結構中，該製程監視電極墊11的該第一金屬佈線層21-1與該BPSG膜19接觸的面積可被減小。因此，即使是在該製程監視電極墊11位在該切割線5的切割區13上的例子中，亦能防止該第一金屬佈線層21-1剝落。藉此，金屬毛邊的產生可被減少。
又，因為圖9A-9C圖所示的製程監視電極墊是被安排在該切割線5的切割區13內，所以該半導體晶片3及該切割線5的寬度可被減小。
又，示於圖9A-9C圖中的該示範性結構可藉由讓該BPSG膜19與該第一金屬佈線層21-1透過接觸孔20的內壁相接觸並讓一大面積的該第一金屬佈線層21-1與該多晶矽層18接觸來防止該第一金屬佈線層21-1的剝離。
雖然圖9A-9C圖所示的示範性結構具有形成在切割缺13內的接觸孔20，但接觸孔20可被形成在如圖10A-10C所示之在切割區13以外的區域(不同的區域)中。因為該第一金屬佈線層21-1係經由形成在該切割區13以外的區域(不同區域)中之接觸孔20而被連接至該多晶矽層18，所以在該不同區域上的第一金屬佈線層21-1在切割處理之後找不出剝落的情形。又，因為在該切割區13內的該第一金屬佈線層21-1被完全地壓碎，所以在該切割區中找不到該第一金屬佈線層21-1的剝離。再者，由在該等接觸孔20內的該第一金屬佈線層21-1所造成之在該製程監視電極墊11附近的應力可被降低。藉此可進一步減少金屬毛邊的產生。
除了形成接觸孔20於該切割區13以外的區域(不同的區域)上，該多晶矽層18亦可被形成在其它區域(參見圖11A-11C)。因為該第一金屬佈線層21-1係經由形成在該不同區域中之接觸孔20而被連接至該多晶矽層18，所以在該不同區域上的第一金屬佈線層21-1在切割處理之後並沒有發現剝落的情形。又，因為在該切割區13內的該第一金屬佈線層21-1被完全地壓碎，所以在該切割區中找不到該第一金屬佈線層21-1的剝離。再者，由該第一金屬佈線層21-1在切割期間所造成之在該製程監視電極墊11附近的應力可被降低。藉此可進一步減少金屬毛邊的產生。
除了形成接觸孔20於一在該切割區13以外的區域(不同的區域)上，該第一金屬佈線層21-1亦可被形成在其它區域(參見圖12A-12C)。與該第一金屬佈線層21-1被形成在該切割區13上的例子比較起來，由該第一金屬佈線層21-1在切割期間所造成之在該製程監視電極墊11附近的應力可被降低。藉此，該金屬毛邊的產生可被進一步減少。
又，在使用該多金屬層間絕緣膜與具有弱黏著性的第一金屬佈線層的組合的例子中金屬毛邊的產生可被減少。亦即，金屬毛邊的產生在該多金屬層間絕緣膜包括該BPSG膜19及該第一金屬佈線層21-1包括一鈦膜基材的例子中可被減少。
除了如圖12A-12C圖所示之將該第一金屬佈線層21-1形成在該切割區13以外的區域(不同的區域)之外，該多晶矽層18亦可被形成在該不同區域中(參見圖13A-13C)。由該第一金屬佈線層21-1在切割期間所造成之在該製程監視電極墊11附近的應力可被降低。藉此，該金屬毛邊的產生可被進一步減少。
雖然上述之本發明的實施例被描述成具有形成在接觸孔20內部的第一金屬佈線層21-1，但本發明並不侷限於此結構。例如，一不同於該第一金屬佈線層21-1的材質之金屬材質可形成在該等接觸孔20內(參見圖14A-14C)。例如，一鎢材質可被形成在該等接觸孔20內。
在圖10A-14C圖所示的示範性結構中，該製程監視電極墊11的該第一金屬佈線層21-1與該BPSG膜19接觸的面積可被減小。因此，即使是在該製程監視電極墊11位在該切割線5的切割區13上的例子中，亦能防止該第一金屬佈線層21-1剝離。藉此，金屬毛邊的產生可被減少。
又，因為該製程監視電極墊11是被安排在該切割線5的切割區13內，所以該半導體晶片3及該切割線5的寬度可被減小。
上述之形成一不同於該第一金屬佈線層21-1的材質之金屬材質於接觸孔20內的結構亦可被應用至圖5A-13C的示範性結構中。在這些例子中，該第一金屬佈線層21-1的剝離可用與圖5A-13C中之示範性例子相同的方式來加以防止。因此，金屬毛邊的產生可被減少。
雖然上述之本發明的實施例讓該第二金屬佈線層21-2被形成在該切割區13中，但該第二金屬佈線層21-2亦可被形成在切割區13以外的區域中(未示出)。因此，只有該金屬佈線層21的最上面第三層金屬佈線層21-3在該製程監視電極墊11的切割時候被切割。因此，金屬毛邊的產生可進一步被減少。
雖然上述之本發明的實施例讓該半導體晶圓1形成有一三金屬佈線層結構(即，具有參層金屬佈線層的結構)，但本發明的半導體晶圓1並不侷限於此結構。例如，該半導體晶圓1可具有一單一金屬佈線層結構，一雙金屬佈線層結構，或具有四層或更多層金屬佈線層的結構。
[第二實施例]
第16A及16B圖為用來明一依據本發明的一實施例的半導體晶圓101的示意圖。詳言之，圖16A為一平面圖其顯示依據本發明的一第二實施例的半導體晶圓101的切割線105的附近，及圖16B為沿著圖16A的A-A線所取的剖面圖。圖17為一平面圖其顯示依據本發明的一實施例的半導體晶圓101的整體外觀。圖18A及18B為用來描述依據本發明的一實施例之設置在一切割線上的製程監視元件的一部分的示意圖。詳言之，圖18A為一平面圖其顯示該製程監視區的該部分，及圖18B為沿著圖18A的B-B線所取的剖面圖。依據本發明的一實施例的該半導體晶圓101具有一三層金屬佈線層的結構。
如圖17所示，該半導體晶圓101具有複數個半導體晶片103其被切割線105分隔且被安排成為一矩陣形式。在此例子中該切割線105的寬度為100微米。如圖16A所示，該切割線105具有一製程監視區107，其上安排有複數個用於製程監視的半導體元件(其在下文中被稱為”製程監視半導體元件”)109及複數個用於製程監視的電極墊(“製程監視電極墊”)111。該製程監視電極墊111的尺寸為70微米x70微米。該切割線105的中心區為在切割處理中被切割(分切)的區域(在下文中被稱為”切割區113”)。該切割區113的寬度大致等於用來切割該半導體晶圓101的刀片的寬度。例如，在使用厚度範圍在20-40微米之間的刀片的例子中，該切割區113的寬度為20-40微米。
接下來，該半導體晶圓101的剖面結構將參照圖16B來說明。在此例子中，一LOCOS氧化物膜117被形成在一矽材質製成的半導體基材115上。一BPSG膜119(即，多金屬層間膜)被形成在包括形成有該多晶矽層的區域之該LOCOS膜氧化膜117上。
一第一金屬佈線層121-1被形成在該BPSG膜119上。該第一金屬佈線層121-1不是被形成在該製程監視電極墊111底下。在圖16B所示的區域內，該第一金屬佈線層121-1被形成為一沿著該半導體晶片103的周邊部分的環形形狀。該第一金屬佈線層121-1亦可被形成在該半導體晶圓101的其它區域上(未示於圖16B中)。該第一金屬佈線層121-1包括一高熔點金屬膜(如，鈦膜)，其上形成有一鋁合金膜(如，AlSiCu膜)。
一第一層間絕緣膜123-1被形成在該BPSG膜119上其包含其上形成有該第一金屬佈線層121-1的區域。該第一層間絕緣膜123-1具有一層化的結構，其包括一NSG(無摻雜的矽酸鹽玻璃)膜，一SOG(旋施玻璃)膜，及一NSG膜。一環狀穿孔沿著該半導體晶片103的周邊部分被形成在該第一金屬佈線層121-1上的該第一層間絕緣膜123-1中。
一第二金屬佈線層121-2被形成在該第一層間絕緣膜123-1上。該第二金屬佈線層121-2被形成在形成有該製程監視電極墊111的區域中。又，在此圖所示的區域內，該第二金屬佈線層121-2被形成在該第一層間絕緣膜13-1上且在該第一層間絕緣膜123-1的穿孔內。該第二金屬佈線層121-2亦可被形成在該半導體晶圓101的其它區域上(未示於圖16B中)。該第二金屬佈線層121-2亦可用一具有AlSiCu膜形成於其上之鈦膜製成。
一第二層間絕緣膜123-2被形成在該第一層間絕緣膜123-1上，該第一層間絕緣膜123-1包含其上形成有該第二金屬佈線層121-2的區域。該第二層間絕緣膜123-2亦具有一層化的結構，其包括一NSG膜，一SOG膜，及一NSG膜。一環狀穿孔沿著該半導體晶片103的周邊部分被形成在該第一金屬佈線層121-1上的該第一層間絕緣膜123-1中。在該製程監視電極墊形成區1000(其上形成有該製程監視電極墊111的區域)中，一穿孔被形成在該第二金屬佈線層121-2上的該第二層間絕緣膜123-2中。一環狀穿孔亦沿著該半導體晶片103的周邊部分被形成在該第二金屬佈線層121-2上的該第二層間絕緣膜123-2中。
一第三金屬佈線層121-3被形成在該第二層間絕緣膜123-2上及在該第二層間絕緣膜123-2的穿孔內。此外，在此圖所示的區域內，該第三金屬佈線層121-3被形成為一沿著該半導體晶片103的周邊部分的環形形狀。該第三金屬佈線層121-3亦可被形成在該半導體晶圓101的其它區域上(未示於圖16B中)。該第三金屬佈線層121-3亦可由一其上形成有AlSiCu膜的鈦膜製成。
一最終的保護膜125被形成在該第二層間絕緣膜123-2上，該第二層間絕緣膜123-2包含其上形成有該第三金屬佈線層121-3的區域。該最終的保護層125具有一層化的結構其包括一矽氧化物膜及一矽氮化物膜。在該製程監視電極墊形成區中，一墊開口部分被形成在該最終保護膜125中。藉此，該第三金屬佈線層121-3的表面被外露。
包含沿著該半導體晶片103的周邊部分形成的該第一，第二，及第三金屬佈線層121-1，121-2，121-3在內的該層化結構為一用來護衛該半導體晶片103的內部的護衛環121。
該LOCOS氧化物膜117，該BPSG膜119，該第一層間絕緣膜123-1，該第二層間絕緣膜123-2及該最終的保護膜125，每一者之在該切割線5的寬度方向上的兩端部都以一皮帶式的方式被去除掉。在此例子中，該被去除掉的端部的寬度為10微米。藉由去除掉該LOCOS氧化物膜117，該BPSG膜119，該第一層間絕緣膜123-1，該第二層間絕緣膜123-2，及該最終的保護層125在該切割線105的寬度方向的兩端部，可防止在該切割區113的切割期間會形成在該等絕緣層上的裂痕到達該半導體晶片103。然而，應被注意的是，本發明的半導體晶圓101並不侷限於在該切割線105的寬度方向的兩端部被去除掉的結構。
接下來，該製程間視區107將依照圖18A及18B加以說明。在圖18B中，包括在該半導體晶片103中之該BPSG膜119，該第一層間絕緣膜123-1，該第二層間絕緣膜123-2，及該最終的保護層125被省略掉。
在圖18A中，兩個主動區域127a，127b被形成為在一被該LOCOS氧化物膜117所包圍的半導體基材區的表面上的源極及汲極。一由多晶矽形成的閘極電極129透過一閘極絕緣膜被形成在該半導體基材上的介於兩個主動區域127a，127b之間的區域中。兩個主動區域127a，127b及該閘極電極129一起形成一電晶體(即，製程監視電極元件109)。該電晶體所在之該切割區的部分不同於該製程監視電極墊111所在的部分。在圖18A所示的例子中，該電晶體係位在一製程監視電極墊111a與一製程監視電極墊111b之間。該多晶矽閘極電極129的兩端以一種延伸跨越該LOCOS氧化物膜117的方式被形成。兩端中的一端被導引至該切割區113的部分之外的該製程監視電極墊111c的附近。
該第一金屬佈線層121-1a，121-1b，及121-1c的寬度範圍在2微米至3微米之間。
該第一金屬佈線層121-1a之位在該主動區127a的上方的一端經由一形成該BPSG膜119上的接觸孔而被電氣地連接至該主動區域127a。該第一金屬佈線層121-1a的另一端則被連接至該切割區113的部分之外的該製程監視電極墊111a的附近。
該第一金屬佈線層121-1b之位在該主動區127b的上方的一端被電氣地連接至該主動區域127b。該第一金屬佈線層121-1b的另一端則被設置在該製程監視電極墊111b之除了該切割區113以外的附近區域中。
(隱藏在圖18A的第二金屬佈線層121-2c後方之)被設置在該閘極電極29之位於該製程監視電極墊111c附近區域中的一端部上的該第一金屬佈線層121-1c透過一接觸孔被電氣地連接至該閘極電極29。
該第二金屬佈線層121-2a，121-2b，及121-2c被形成在該第一層間絕緣膜123-1上。
該第二金屬佈線層121-2a(其被接續地形成在該製程監視電極墊形成區及該第一金屬佈線層121-1a上的一相對應的位置上)經由一穿孔而被電氣地連接至該第一金屬佈線層121-1a。
該第二金屬佈線層121-2b(其被接續地形成在該製程監視電極墊形成區及該第一金屬佈線層121-1b上的一相對應的位置上)經由一穿孔而被電氣地連接至該第一金屬佈線層121-1b。
該第二金屬佈線層121-2c(其被接續地形成在該製程監視電極墊形成區及該第一金屬佈線層121-1c上的一相對應的位置上)經由一穿孔而被電氣地連接至該第一金屬佈線層121-1c。
該第二金屬佈線層121-2a，121-2b及121-2c之從該製程監視電極墊111a，111b，111c突伸出的部分具有2微米至3微米的寬度範圍。
第三金屬佈線層121-3a，121-3b及121-3c被形成在該第二層間絕緣膜123-2上。
被形成在一製程監視電極墊形成區(即，其內形成有該製程監視電極墊111a的區域)中之該第三金屬佈線層121-3a經由一穿孔而被電氣地連接至該第二金屬佈線層121-2a。
被形成在一製程監視電極墊形成區(即，其內形成有該製程監視電極墊111b的區域)中之該第三金屬佈線層121-3b經由一穿孔而被電氣地連接至該第二金屬佈線層121-2b。
被形成在一製程監視電極墊形成區(即，其內形成有該製程監視電極墊111c的區域)中之該第三金屬佈線層121-3c經由一穿孔而被電氣地連接至該第二金屬佈線層121-2c。
因為與該半導體晶圓103比較起來，依據本發明的第二實施例的該製程監視電極墊111是藉由用該第二及第三金屬佈線層121-2及121-3來形成該製程監視電極墊111因而製程監視電極墊111是用較少的金屬層來形成的，所以即使是在該製程監視電極墊111被設置在該切割線105的切割區113內的例子中，金屬毛邊的產生仍可被減少。
又，因為製程監視電極墊111係以一種包括該切割線105的切割區的方式被安排，所以就無需增加該半導體晶片103的尺寸或該切割線105的寬度。
又，與只具有單一金屬佈線層形成在一最上層的製程監視電極墊比較起來，該製程監視電極墊111更可以防止一探針在測試(監視)該半導體晶圓時刺穿該製程監視電極墊的問題。這是因為該製程監視電極墊111具有被形成為一最上層的金屬佈線層的第三金屬佈線層121-3，及被形成在該第三金屬佈線層121-3底下的該第二金屬佈線層的121-2的關係。
又，與一第一金屬佈線層被形成在該切割區中之一製程監視電極墊底下的例子比較起來，在一切割處理期間施加至該製程監視電極墊111附近的應力可被減小，因為沒有第一金屬佈線層121-1被形成在該製程監視電極墊111的第二及第三金屬佈線層121-2及121-3底下。因此，金屬毛邊的產生可被減少。
雖然該第一金屬佈線層121-1(即，最下層的金屬佈線層)是被形成在該BPSG層119上，但該製程監視電極墊111並不包括該第一金屬佈線層121-1。因此，在藉由提高該BPSG層119的雜質密度來加強平坦度時所發生之該製程監視電極墊111的剝離即可被防止。然而，應被注意的是，依據本發明的一實施例的該半導體晶圓並不侷限於具有形成在該BPSG膜上之最底下的金屬璧線層的此一結構。
因為複有數個接觸孔20被形成在該BPSG膜119上之在該製程監視電極墊111底下的位置處，所以該BPSG膜119及第一金屬佈線層121-1可經由該等接觸孔20的內壁相接觸。藉此，可防止該第一金屬佈線層121-1的剝離。
雖然本發明之上述的實施例具有用該第二金屬佈線層121-2及該第三金屬佈線層121-3形成的製程監視電極墊111，但該製程監視電極墊111可以只由該第三金屬佈線層121-3(即，最上層的金屬佈線層)來形成。藉由只用該第三金屬佈線層121-3來形成該製程監視電極墊111，金屬毛邊的產生可被進一步減少因為只有一層金屬佈線層接受切割處理。
在本發明之參照圖16-18說明的上述實施例中，該第一金屬佈線層121-1並沒有被形成在該製程監視電極墊111底下。然而，在發明的其它實施例中，第一金屬佈線層121-1a，121-1b可被形成在位於該切割區113以外的區域(即，不同區域)中之該製程監視電極墊111a，111b的底下，用以達成在該製程監視電極墊111a，111b底下的電連接。
又，在本發明的另一實施例中，該第一金屬佈線層121-1a，121-1b可藉由將金屬佈線圖案形成在該切割區113內之製程監視電極墊111a，111b底下來提供。在此例子中，該第一金屬佈線層121-1a，121-1b的寬度(線寬)為2-3微米。因為形成該第一金屬佈線層121-1a，121-1b的金屬佈線圖案的寬度比該切線區113的寬度小很多，所以該第一金屬佈線層121-1a，121-1b不會影響到切割處理。
示於圖20-21中的實施例可應用示於圖19A及19B圖中之的結構，其中該製程監視電極墊111是只用該第三金屬佈線層121-3來形成。
雖然本發明之上述的實施例中的半導體晶圓101形成有一三層金屬佈線結構(即，一具有三層金屬佈線層的結構)，但本發明的導體晶圓101並不侷限於此結構。例如，該半導體晶圓101可具有一四層或更多層金屬佈線層的結構。
例如，該半導體晶圓101可形成有一四層金屬佈線結構，在該結構中三層上層的製程監視電極墊111被形成有金屬佈線。藉此，可獲得本發明之上述的有膽。詳言之，藉由形成該第一金屬佈線層於一BPSG膜上可獲得更加顯著的優點。
又，在具有四層或更多層金屬佈線結構的一半導體晶圓101中，該製程監視電極墊111可用該半導體晶圓101的上兩層金屬佈線層來形成或只用該半導體晶圓101之最上層的金屬佈線層來形成。
又，本發明並不侷限於這些實施例，而是在不偏離本發明的範圍下可以完成各式的修改及變化。
本申請案與2005年11月24日及2006年1月13日提申之日本專利申請案第2005-339456號及2006-006742號有關，這兩個申請案的全部內容藉由此參照被併於本文中。
1．．．半導體晶圓
3．．．半導體晶片
5．．．切割線
7．．．製程監視區
9．．．製程監視半導體元件
11．．．製程監視電極墊
13．．．切割區
15．．．半導體基材
17．．．LOCOS氧化物膜
19．．．BPSG膜
18．．．多晶矽層
20．．．接觸孔
21-1．．．第一金屬佈線層
23-1．．．第一層間絕緣膜
1000．．．製程監視電極墊形成區
21-2．．．第二金屬佈線層
23-2．．．第二層間絕緣膜
21-3．．．第三金屬佈線層
25．．．最終保護膜
27a．．．主動區
27b．．．主動區
29．．．閘極電極
21-1a．．．第一金屬佈線層
21-1b．．．第一金屬佈線層
21-1c．．．第一金屬佈線層
11a．．．製程監視電極墊
11b．．．製程監視電極墊
11c．．．製程監視電極墊
21-2a．．．第二金屬佈線層
21-2b．．．第二金屬佈線層
21-2c．．．第二金屬佈線層
21-3a．．．第三金屬佈線層
21-3b．．．第三金屬佈線層
21-3c．．．第三金屬佈線層
101．．．半導體晶圓
103．．．半導體晶片
105．．．切割線
107．．．製程監視區
109．．．製程監視半導體元件
111．．．製程監視電極墊
113．．．切割區
115．．．半導體基材
117．．．LOCOS氧化物膜
119．．．BPSG膜
121-1．．．第一金屬佈線層
123-1．．．第一層間絕緣膜
121-2．．．第二金屬佈線層
123-2．．．第二層間絕緣膜
123-1．．．第一層間絕緣膜
125．．．最終保護膜
127a．．．主動區
127b．．．主動區
129．．．閘極電極
121-1a．．．第一金屬佈線層
121-1b．．．第一金屬佈線層
121-1c．．．第一金屬佈線層
111a．．．製程監視電極墊
111b．．．製程監視電極墊
111c．．．製程監視電極墊
121-2a．．．第二金屬佈線層
121-2b．．．第二金屬佈線層
121-2c．．．第二金屬佈線層
121-3a．．．第三金屬佈線層
121-3b．．．第三金屬佈線層
121-3c．．．第三金屬佈線層
圖1A為一平面圖其顯示依據本發明的第一實施例之一半導體晶圓的切割線的附近；
圖1B為沿著圖1A中的A-A線所取的剖面圖；
圖2為一平面圖其顯示依據本發明的一實施例之半導體晶圓的整體外觀；
圖3A為一平面圖其顯示依據本發明的一實施例之在一切割線上的一製程監視區的一部分；
圖3B為沿著圖3A的B-B線所取的剖面圖；
圖4A為一依據本發明的一實施例之半導體晶圓的照片，該半導體晶圓具有一多晶矽層及形成在一製程監視電極墊底下的接觸孔；
圖4B為一傳統的半導體晶圓的照片；
圖5A為一平面圖其顯示依據本發明的另一實施例的半導體晶圓的切割線的附近；
圖5B為沿著圖5A的C-C線所取的剖面圖；
圖5C為沿著圖5A的D-D線所取的剖面圖；
圖6A為一平面圖其顯示依據本發明的另一實施例的半導體晶圓的切割線的附近；
圖6B為沿著圖6A的E-E線所取的剖面圖；
圖6C為沿著圖6A的F-F線所取的剖面圖；
圖7A為一平面圖其顯示依據本發明的另一實施例的半導體晶圓的切割線的附近；
圖7B為沿著圖7A的G-G線所取的剖面圖；
圖7C為沿著圖7A的H-H線所取的剖面圖；
圖8A為一平面圖其顯示依據本發明的另一實施例的半導體晶圓的切割線的附近；
圖8B為沿著圖8A的線I-I所取的剖面圖；
圖8C為沿著圖8A的J-J線所取的剖面圖；
圖9A為一平面圖其顯示依據本發明的另一實施例的半導體晶圓的切割線的附近；
圖9B為沿著圖9A的K-K線所取的剖面圖；
圖9C為沿著圖9A的L-L線所取的剖面圖；
圖10A為一平面圖其顯示依據本發明的另一實施例的半導體晶圓的切割線的附近；
圖10B為沿著圖10A的M-M線所取的剖面圖；
圖10C為沿著圖10A的N-N線所取的剖面圖；
圖11A為一平面圖其顯示依據本發明的另一實施例的半導體晶圓的切割線的附近；
圖11B為沿著圖11A的O-O線所取的剖面圖；
圖11C為沿著圖11A的P-P線所取的剖面圖；
圖12A為一平面圖其顯示依據本發明的另一實施例的半導體晶圓的切割線的附近；
圖12B為沿著圖12A的Q-Q線所取的剖面圖；
圖12C為沿著圖12A的R-R線所取的剖面圖；
圖13A為一平面圖其顯示依據本發明的另一實施例的半導體晶圓的切割線的附近；
圖13B為沿著圖13A的S-S線所取的剖面圖；
圖13C為沿著圖13A的T-T線所取的剖面圖；
圖14A為一平面圖其顯示依據本發明的另一實施例的半導體晶圓的切割線的附近；
圖14B為沿著圖14A的U-U線所取的剖面圖；
圖14C為沿著圖14A的V-V線所取的剖面圖；
圖15A為一平面圖其顯示一傳統的半導體晶圓的切割線的附近；
圖15B為沿著圖15A的W-W線所取的剖面圖；
圖16A為一平面圖其顯示依據本發明的一第二實施例的半導體晶圓的切割線的附近；
圖16B為沿著圖16A的A-A線所取的剖面圖；
圖17為一平面圖其顯示依據本發明的一第二實施例的半導體晶圓的整體外觀；
圖18A為一平面圖其顯示依據本發明的一實施例之在一切割線上的一製程監視區的一部分；
圖18B為沿著圖18A的B-B線所取的剖面圖；
圖19A為一平面圖其顯示依據本發明的另一實施例之在一切割線上的一製程監視區的一部分；
圖19B為沿著圖19A的C-C線所取的剖面圖；
圖20A為一平面圖其顯示依據本發明的另一實施例之在一切割線上的一製程監視區的一部分；
圖20B為沿著圖20A的D-D線所取的剖面圖；
圖20C為沿著圖20A的E-E線所取的剖面圖；
圖21A為一平面圖其顯示依據本發明的一實施例之在一切割線上的一製程監視區的一部分；
圖21B為沿著圖21A的F-F線所取的剖面圖；及
圖21C為沿著圖21A的G-G線所取的剖面圖。
3．．．半導體晶片
5．．．切割線
7．．．製程監視區
9．．．製程監視半導體元件
11．．．製程監視電極墊
13．．．切割區

Claims (4)

  1. 一種半導體晶圓，其具有將該半導體晶圓分隔成為一個有複數個半導體晶片的矩陣的切割線，該半導體晶圓包括一多晶矽層，一形成在該多晶矽層上的多金屬(poly-metal)層間絕緣膜，及一形成在該多金屬層間絕緣膜上的第一金屬佈線(metal wiring)層，該半導體晶圓的特徵在於包含：一製程監視電極墊，其形成在該切割線的切割區(dicing area)上，該製程監視電極墊具有一寬度其大於該切割區的寬度，該製程監視電極墊包括一形成在該多金屬層間絕緣膜內的接觸孔，用來將該第一金屬佈線層連接至該多晶矽層。
  2. 如申請專利範圍第1項之半導體晶圓，其中該接觸孔可不被形成在該切割區內。
  3. 如申請專利範圍第1項之半導體晶圓，其進一步包含一形成在該第一佈線層上的第二佈線層，其中該第一佈線層並沒有形成在該切割區中。
  4. 如申請專利範圍第1項之半導體晶圓，其中該多金屬層間絕緣膜為一BPSG膜。
TW099132377A 2005-11-24 2006-11-24 包含以切割線分隔的半導體晶片及形成在切割線上的製程監視電極墊的半導體晶圓 TWI398919B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005339456 2005-11-24
JP2006006742A JP4931422B2 (ja) 2006-01-13 2006-01-13 半導体ウエハ

Publications (2)

Publication Number Publication Date
TW201112323A TW201112323A (en) 2011-04-01
TWI398919B true TWI398919B (zh) 2013-06-11

Family

ID=38067342

Family Applications (2)

Application Number Title Priority Date Filing Date
TW095143573A TWI368943B (en) 2005-11-24 2006-11-24 Semiconductor wafer including semiconductor chips divided by scribe line and process-monitor electrode pads formed on scribe line
TW099132377A TWI398919B (zh) 2005-11-24 2006-11-24 包含以切割線分隔的半導體晶片及形成在切割線上的製程監視電極墊的半導體晶圓

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW095143573A TWI368943B (en) 2005-11-24 2006-11-24 Semiconductor wafer including semiconductor chips divided by scribe line and process-monitor electrode pads formed on scribe line

Country Status (6)

Country Link
US (1) US8067819B2 (zh)
EP (1) EP1952435B1 (zh)
KR (2) KR100881108B1 (zh)
CN (1) CN101714562B (zh)
TW (2) TWI368943B (zh)
WO (1) WO2007061124A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081219A (ja) * 2007-09-26 2009-04-16 Ricoh Co Ltd 半導体ウェハ、その半導体ウェハから切り出した半導体チップ及び半導体ウェハの製造方法
JP2010010595A (ja) * 2008-06-30 2010-01-14 Oki Data Corp 複合半導体装置、プリントヘッド及び画像形成装置
KR101470530B1 (ko) * 2008-10-24 2014-12-08 삼성전자주식회사 일체화된 가드 링 패턴과 공정 모니터링 패턴을 포함하는 반도체 웨이퍼 및 반도체 소자
JP5175803B2 (ja) * 2009-07-01 2013-04-03 新光電気工業株式会社 半導体装置の製造方法
US20120007073A1 (en) * 2010-07-06 2012-01-12 Anjum Mehta Semiconductor Wafer Constructions, And Methods For Quality Testing Material Removal Procedures During Semiconductor Fabrication Processes
US8692392B2 (en) 2010-10-05 2014-04-08 Infineon Technologies Ag Crack stop barrier and method of manufacturing thereof
JP5953974B2 (ja) * 2011-09-15 2016-07-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
US9029172B2 (en) 2012-01-20 2015-05-12 International Business Machines Corporation On-chip poly-to-contact process monitoring and reliability evaluation system and method of use
CN103794592B (zh) * 2012-10-30 2016-10-05 中芯国际集成电路制造(上海)有限公司 具有接地屏蔽结构的半导体器件
US20150076665A1 (en) * 2013-09-18 2015-03-19 United Microelectronics Corp. Alignment mark structure
US9431350B2 (en) * 2014-03-20 2016-08-30 United Microelectronics Corp. Crack-stopping structure and method for forming the same
JP6558213B2 (ja) 2014-11-19 2019-08-14 株式会社デンソー 半導体ウェハおよび半導体装置の製造方法
CN106653717B (zh) * 2016-09-29 2019-02-01 上海华虹宏力半导体制造有限公司 测试器件
TWI650844B (zh) * 2017-12-11 2019-02-11 華邦電子股份有限公司 具有測試鍵結構的半導體晶圓
KR102571558B1 (ko) 2018-09-17 2023-08-29 삼성전자주식회사 반도체 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190456A (ja) * 2000-12-20 2002-07-05 Sony Corp 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4197632A (en) * 1975-12-05 1980-04-15 Nippon Electric Co., Ltd. Semiconductor device
JPS57107043A (en) 1980-12-25 1982-07-03 Nec Corp Semiconductor integrated circuit device
JPH03139862A (ja) 1989-10-25 1991-06-14 Fujitsu Ltd 半導体装置
JP2861264B2 (ja) 1990-05-28 1999-02-24 富士通株式会社 半導体装置の製造方法
JPH0621188A (ja) * 1991-12-13 1994-01-28 Yamaha Corp 半導体ウェハ
JPH0945637A (ja) 1995-07-27 1997-02-14 New Japan Radio Co Ltd 半導体装置の製造方法
JP3990679B2 (ja) 1996-11-08 2007-10-17 株式会社リコー 半導体実装用回路基板を備えた半導体装置
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
US6054334A (en) * 1997-09-12 2000-04-25 Micron Technology, Inc. Methods and structures for pad reconfiguration to allow intermediate testing during manufacture of an integrated circuit
KR100295637B1 (ko) * 1997-12-29 2001-10-24 김영환 반도체웨이퍼의구조및반도체칩의제조방법
JP2001135597A (ja) * 1999-08-26 2001-05-18 Fujitsu Ltd 半導体装置の製造方法
JP2002033361A (ja) * 2000-07-17 2002-01-31 Mitsumi Electric Co Ltd 半導体ウェハ
TW461118B (en) * 2000-12-15 2001-10-21 Ind Tech Res Inst Thin film transistor with increased device reliability and production process thereof
JP4260405B2 (ja) * 2002-02-08 2009-04-30 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6869884B2 (en) * 2002-08-22 2005-03-22 Chartered Semiconductor Manufacturing Ltd. Process to reduce substrate effects by forming channels under inductor devices and around analog blocks
US20050230005A1 (en) * 2003-06-25 2005-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Test pad for reducing die sawing damage
JP4744078B2 (ja) 2003-12-26 2011-08-10 パナソニック株式会社 半導体ウェーハ
JP2005252196A (ja) * 2004-03-08 2005-09-15 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190456A (ja) * 2000-12-20 2002-07-05 Sony Corp 半導体装置

Also Published As

Publication number Publication date
KR20070100287A (ko) 2007-10-10
CN101714562A (zh) 2010-05-26
TW200731387A (en) 2007-08-16
KR20080088668A (ko) 2008-10-02
US8067819B2 (en) 2011-11-29
CN101714562B (zh) 2014-06-25
KR100881108B1 (ko) 2009-02-02
KR100881109B1 (ko) 2009-02-02
EP1952435A1 (en) 2008-08-06
US20090272973A1 (en) 2009-11-05
EP1952435A4 (en) 2010-11-03
TWI368943B (en) 2012-07-21
WO2007061124A1 (en) 2007-05-31
EP1952435B1 (en) 2014-04-30
TW201112323A (en) 2011-04-01

Similar Documents

Publication Publication Date Title
TWI398919B (zh) 包含以切割線分隔的半導體晶片及形成在切割線上的製程監視電極墊的半導體晶圓
JP6061726B2 (ja) 半導体装置および半導体ウェハ
US8039314B2 (en) Metal adhesion by induced surface roughness
US9812409B2 (en) Seal ring structure with a metal pad
US8450126B2 (en) Semiconductor test pad structures
US20110241178A1 (en) Semiconductor device and method of manufacturing the same
JP2003045876A (ja) 半導体装置
TW200421469A (en) Multi-layer semiconductor wafer structure and fabrication method thereof
JP4931422B2 (ja) 半導体ウエハ
TW200426926A (en) Semiconductor device
KR20150037732A (ko) 반도체 장치
JP2009266923A (ja) 半導体装置およびその製造方法
TW202135240A (zh) 半導體裝置及其製造方法
JPH09306872A (ja) 半導体装置
US20230130044A1 (en) Semiconductor device and method for manufacturing the same
JP4919671B2 (ja) 半導体ウエハ
JP5559599B2 (ja) 半導体装置およびその製造方法ならびに半導体ウエハ
CN100524680C (zh) 包括被划片线划分的半导体芯片及形成于划片线上的工艺监测电极焊盘的半导体晶片
JP6391294B2 (ja) ウェーハ、及びウェーハの製造方法、並びにデバイスチップの製造方法
JP5895729B2 (ja) 半導体装置の製造方法
JP2005101181A (ja) 半導体装置のおよびその製造方法
JP6095523B2 (ja) 半導体ウエハ
US11456253B2 (en) Semiconductor device and method of forming the same
US11658121B2 (en) Semiconductor device and method of forming the same
TW200826175A (en) Semiconductor wafer and method for forming the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees