JP4931422B2 - 半導体ウエハ - Google Patents
半導体ウエハ Download PDFInfo
- Publication number
- JP4931422B2 JP4931422B2 JP2006006742A JP2006006742A JP4931422B2 JP 4931422 B2 JP4931422 B2 JP 4931422B2 JP 2006006742 A JP2006006742 A JP 2006006742A JP 2006006742 A JP2006006742 A JP 2006006742A JP 4931422 B2 JP4931422 B2 JP 4931422B2
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- electrode pad
- wiring layer
- metal
- process monitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dicing (AREA)
Description
半導体基板15上にLOCOS(Local Oxidation of Silicon)酸化膜17が形成されている。LOCOS酸化膜17上にBPSG(Boro-Phospho silicate glass)膜19が形成されている。
半導体チップ3の周縁部近傍に配置されたメタル配線層21−1,21−2,21−3はガードリング21を形成している。
一方、昨今の半導体素子の微細化のためにメタル配線の多層化が顕著になってきている。例えば7〜8層というのも珍しくはなくなってきている。そして、多層に積層されたメタル配線がプロセスモニタ用電極パッドとしてスクライブライン上に存在すると、プロセスモニタ用電極パッドを構成する金属膜に起因してメタルバリが生じるという問題があった。
特許文献1には、プロセスモニタ用電極パッドを半導体チップ内に配置し、プロセスモニタとしての半導体素子のみをスクライブラインに配置することによって、ダイシング時に電極パッドが邪魔にならないとしている。
しかし、この方法では、半導体チップ内にプロセスモニタ用電極パッドを配置しなければならず、半導体チップサイズを大きくしてしまいコストアップになるという問題があった。特に、電極パッド数が多い半導体チップ製品では、電極パッド間距離の制約でチップサイズが決まってしまう製品もあり、さらに電極パッド数が増えてしまうこの方法は致命的である。
しかし、一般に、スクライブラインに配置されるプロセスモニタとしての半導体素子の数と個々の製品の電極パッド数との相関は無く、スクライブラインに配置された半導体素子と製品電極パッドの位置を個々の製品ごとに調整することが難しいという問題があった。さらに、プロセスモニタの電気的測定を行なう際に製品個々に測定用のプローブカードを別々に用意する必要があるという問題もあった。また、上述したガードリングの問題も解決できない。
しかし、この方法ではスクライブラインの幅を広くする必要があり、半導体ウエハの半導体チップ取れ数が少なくなり、コストアップになるという問題があった。
本願特許請求の範囲及び本明細書において、プロセスモニタ用電極パッドが同程度の平面サイズの複数層のメタル配線層で形成されている場合には、それらの複数層のメタル配線層全部でプロセスモニタ用電極パッドと呼ぶ。
また、上記接続孔内に形成されている金属材料も含んでプロセスモニタ用電極パッドと呼ぶ。ここで、接続孔内に形成されている金属材料は、1層目メタル配線層と同じ材料であってもよいし、1層目メタル配線層とは異なる材料であってもよい。
本発明は、ポリ−メタル層間絶縁膜と1層目メタル配線層の密着性が弱い組合せ、例えばポリ−メタル層間絶縁膜がBPSG膜、1層目メタル配線層がチタン等の高融点金属膜を含むものである場合に特に有効である。
また、前述のようにBPSG膜とメタル下地チタン系膜との密着性が弱い。そこで、この態様のように、切断領域には1層目メタル配線層は形成されていないようにすれば、例えばポリ−メタル層間絶縁膜がBPSG膜、1層目メタル配線層が下地チタン系膜を含むものであっても、メタルバリの発生を低減することができる。
例えばシリコンからなる半導体基板15上にLOCOS酸化膜17が形成されている。プロセスモニタ用電極パッド11下のLOCOS酸化膜17上にポリシリコン層18が形成されている。ポリシリコン層18上を含んでLOCOS酸化膜17上にポリ−メタル層間膜としてのBPSG膜19が形成されている。
プロセスモニタ用電極パッド11下のBPSG膜19に複数のコンタクトホール(接続孔)20が形成されている。ここでは、プロセスモニタ用電極パッド11下に、平面寸法が0.4×0.4μmのコンタクトホール20を2500個(縦50個×横50個)配置した。図面ではコンタクトホール20の個数は簡略化されている。ただし、コンタクトホール20の個数及び配置はこれに限定されるものではない。
半導体チップ3の周縁部近傍に配置されたメタル配線層21−1,21−2,21−3はガードリング21を形成している。
LOCOS酸化膜17で囲まれた半導体基板の表面にソースとドレインを構成する2つの活性領域27a,27bが形成されている。活性領域27a,27b間の半導体基板上にゲート絶縁膜を介してポリシリコンからなるゲート電極29が形成されている。活性領域27a,27b、ゲート絶縁膜及びゲート電極29はプロセスモニタ用半導体素子としてのトランジスタを構成する。このトランジスタはプロセスモニタ用電極パッド11とは異なる領域で切断領域13に配置されており、ここではプロセスモニタ用電極パッド11aと11bの間に配置されている。ゲート電極29を構成するポリシリコンの両端はLOCOS酸化膜17上に延伸して形成されている。
1層目メタル配線層21−1aの一端は活性領域27a上に配置されてコンタクトホールを介して活性領域27aと電気的に接続されており、他端はプロセスモニタ用電極パッド11aの1層目メタル配線層21−1aと接続されている。
1層目メタル配線層21−1bの一端は活性領域27b上に配置されてコンタクトホールを介して活性領域27bと電気的に接続されており、他端はプロセスモニタ用電極パッド11bの1層目メタル配線層21−1bと接続されている。
1層目メタル配線層21−1cの一端はゲート電極29の端部上に配置されてコンタクトホールを介してゲート電極29と電気的に接続されており、他端はプロセスモニタ用電極パッド11cの1層目メタル配線層21−1cと接続されている。
また、この実施例では、プロセスモニタ用電極パッド11下のBPSG膜19に複数のコンタクトホール20を配置しているので、複数のコンタクトホール20の内壁でBPSG膜19と1層目メタル配線層21−1を接触させることができ、1層目メタル配線層21−1の膜剥がれを防止している。
(A)に示すように、本発明を適用したウエハでは、プロセスモニタ用電極パッド11が剥がれていないのがわかる。これに対し、(B)に示すように、従来のウエハでは、
90%以上のプロセスモニタ用電極パッド11でメタル剥がれが発生し、プロセスモニタ用電極パッド11が残っていないのがわかる。
このように、本発明によれば、プロセスモニタ用電極パッドのメタルバリの発生を低減することができる。
また、前述のようにBPSG膜19とメタル下地チタン系膜との密着性は弱い。この実施例は、ポリ−メタル層間絶縁膜と1層目メタル配線層の密着性が弱い組合せ、例えばポリ−メタル層間絶縁膜がBPSG膜19、1層目メタル配線層21−1が下地チタン系膜を含むものである場合に、メタルバリの発生の低減について特に有効である。
図9に示した実施例では、上記実施例と同様に、プロセスモニタ用電極パッド11下においてBPSG膜19の上面と1層目メタル配線層21−1の接触面積を小さくすることができ、スクライブライン5の切断領域13にプロセスモニタ用電極パッド11が配置されていても、1層目メタル配線層21−1の膜剥がれを防止することができ、メタルバリの発生を低減することができる。
また、図9に示した実施例では、コンタクトホール20の内壁でBPSG膜19と1層目メタル配線層21−1を接触させるとともに、1層目メタル配線層21−1を大きな面積でポリシリコン層18に接触させていることにより、1層目メタル配線層21−1の膜剥がれを防止している。
また、この実施例は、ポリ−メタル層間絶縁膜と1層目メタル配線層の密着性が弱い組合せ、例えばポリ−メタル層間絶縁膜がBPSG膜19、1層目メタル配線層21−1が下地チタン系膜を含むものである場合に、メタルバリの発生の低減について特に有効である。
この実施例によっても、BPSG膜19の上面と1層目メタル配線層21−1の接触面積を小さくすることができ、スクライブライン5の切断領域13にプロセスモニタ用電極パッド11が配置されていても、1層目メタル配線層21−1の膜剥がれを防止することができ、メタルバリの発生を低減することができる。
さらに、プロセスモニタ用電極パッド11はスクライブライン5の切断領域13を含んで配置されているので、半導体チップサイズ及びスクライブライン幅を大きくする必要はない。
3 半導体チップ
5 スクライブライン
7 プロセスモニタ領域
9 プロセスモニタ用半導体素子
11,11a,11b,11c プロセスモニタ用電極パッド
13 切断領域
15 半導体基板
17 LOCOS酸化膜
18 ポリシリコン層
19 BPSG膜
20 コンタクトホール(接続孔)
21 ガードリング
21−1,21−1a,21−1b,21−1c 1層目メタル配線層
21−2,21−2a,21−2b,21−2c 2層目メタル配線層
21−3,21−3a,21−3b,21−3c 3層目メタル配線層
23−1 1層目層間絶縁膜
23−2 2層目層間絶縁膜
23−3 3層目層間絶縁膜
25 最終保護膜
Claims (4)
- 複数の半導体チップがスクライブラインによって互いに分離されてマトリクス状に配置されており、それらの半導体チップはポリシリコン層とそのポリシリコン層よりも上層側に形成された1層以上のメタル配線構造を備えており、スクライブラインにプロセスモニタ用半導体素子とプロセスモニタ用電極パッドを備えた半導体ウエハにおいて、
前記プロセスモニタ用電極パッドは、前記ポリシリコン層上に形成されたポリ−メタル層間絶縁膜上に形成された1層目メタル配線層を少なくとも含む1層以上のメタル配線層からなり、前記スクライブラインのうち切断される切断領域を含んで前記切断領域よりも広い幅をもって前記スクライブラインに配置されており、
前記プロセスモニタ用電極パッド下の前記ポリ−メタル層間絶縁膜に前記1層目メタル配線層と前記ポリシリコン層を接続するための接続孔が形成されていることを特徴とする半導体ウエハ。 - 前記切断領域には前記接続孔は形成されていない請求項1に記載の半導体ウエハ。
- 前記メタル配線構造は2層以上のメタル配線層を備え、前記切断領域には前記1層目メタル配線層は形成されていない請求項1又は2に記載の半導体ウエハ。
- 前記ポリ−メタル層間絶縁膜はBPSG膜である請求項1、2又は3に記載の半導体ウエハ。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006006742A JP4931422B2 (ja) | 2006-01-13 | 2006-01-13 | 半導体ウエハ |
KR1020077015951A KR100881108B1 (ko) | 2005-11-24 | 2006-11-22 | 스크라이브 라인에 의해 분할된 반도체 칩 및 스크라이브라인 상에 형성된 공정-모니터 전극 패드를 포함하는반도체 웨이퍼 |
EP06833675.9A EP1952435B1 (en) | 2005-11-24 | 2006-11-22 | Process of dicing a semiconductor wafer including semiconductor chips separated by scribe line and process-monitor electrode pads formed on scribe line |
US11/794,649 US8067819B2 (en) | 2005-11-24 | 2006-11-22 | Semiconductor wafer including semiconductor chips divided by scribe line and process-monitor electrode pads formed on scribe line |
CN200910003674.6A CN101714562B (zh) | 2005-11-24 | 2006-11-22 | 半导体晶片 |
KR1020087022605A KR100881109B1 (ko) | 2005-11-24 | 2006-11-22 | 스크라이브 라인에 의해 분할된 반도체 칩 및 스크라이브 라인 상에 형성된 공정-모니터 전극 패드를 포함하는 반도체 웨이퍼 |
PCT/JP2006/323872 WO2007061124A1 (en) | 2005-11-24 | 2006-11-22 | Semiconductor wafer including semiconductor chips divided by scribe line and process-monitor electrode pads formed on scribe line |
TW099132377A TWI398919B (zh) | 2005-11-24 | 2006-11-24 | 包含以切割線分隔的半導體晶片及形成在切割線上的製程監視電極墊的半導體晶圓 |
TW095143573A TWI368943B (en) | 2005-11-24 | 2006-11-24 | Semiconductor wafer including semiconductor chips divided by scribe line and process-monitor electrode pads formed on scribe line |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006006742A JP4931422B2 (ja) | 2006-01-13 | 2006-01-13 | 半導体ウエハ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007189111A JP2007189111A (ja) | 2007-07-26 |
JP4931422B2 true JP4931422B2 (ja) | 2012-05-16 |
Family
ID=38344054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006006742A Expired - Fee Related JP4931422B2 (ja) | 2005-11-24 | 2006-01-13 | 半導体ウエハ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4931422B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010010595A (ja) * | 2008-06-30 | 2010-01-14 | Oki Data Corp | 複合半導体装置、プリントヘッド及び画像形成装置 |
JP5163464B2 (ja) * | 2008-12-10 | 2013-03-13 | トヨタ自動車株式会社 | 半導体装置の製造方法及び半導体装置 |
JP4935838B2 (ja) * | 2009-03-06 | 2012-05-23 | ソニー株式会社 | 固体撮像素子及びその製造方法、電子機器 |
JP2011014605A (ja) * | 2009-06-30 | 2011-01-20 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2015216242A (ja) * | 2014-05-12 | 2015-12-03 | 新日本無線株式会社 | 半導体装置 |
KR102543869B1 (ko) | 2018-08-07 | 2023-06-14 | 삼성전자주식회사 | 반도체 장치 및 이를 포함하는 반도체 패키지 |
JP7124634B2 (ja) * | 2018-10-24 | 2022-08-24 | 株式会社デンソー | 半導体ウェハおよび半導体装置の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03139862A (ja) * | 1989-10-25 | 1991-06-14 | Fujitsu Ltd | 半導体装置 |
JP2570147B2 (ja) * | 1993-11-18 | 1997-01-08 | 日本電気株式会社 | 半導体装置 |
JPH0945637A (ja) * | 1995-07-27 | 1997-02-14 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
JPH1074809A (ja) * | 1996-08-30 | 1998-03-17 | Sanyo Electric Co Ltd | 半導体ウエハ |
JP2006344989A (ja) * | 1999-08-26 | 2006-12-21 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2002190456A (ja) * | 2000-12-20 | 2002-07-05 | Sony Corp | 半導体装置 |
JP2005158832A (ja) * | 2003-11-21 | 2005-06-16 | Matsushita Electric Ind Co Ltd | 半導体ウエハとその製造方法および半導体チップの製造方法 |
-
2006
- 2006-01-13 JP JP2006006742A patent/JP4931422B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007189111A (ja) | 2007-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9812409B2 (en) | Seal ring structure with a metal pad | |
TWI398919B (zh) | 包含以切割線分隔的半導體晶片及形成在切割線上的製程監視電極墊的半導體晶圓 | |
JP4931422B2 (ja) | 半導体ウエハ | |
US8461021B2 (en) | Multiple seal ring structure | |
JP6061726B2 (ja) | 半導体装置および半導体ウェハ | |
TWI262537B (en) | Semiconductor device with crack prevention ring and method of manufacture thereof | |
US8587089B2 (en) | Seal ring structure with polyimide layer adhesion | |
US9401343B2 (en) | Method of processing a semiconductor wafer | |
JP2010267933A (ja) | ダミーパターンの配置方法及びダミーパターンを備えた半導体装置 | |
JP2007067372A (ja) | 半導体装置 | |
JP2009266923A (ja) | 半導体装置およびその製造方法 | |
TWI379382B (ja) | ||
US9437556B2 (en) | Semiconductor device | |
US20140210029A1 (en) | Backside Illumination Image Sensor Chips and Methods for Forming the Same | |
JP2009135397A (ja) | 半導体装置 | |
JP4919671B2 (ja) | 半導体ウエハ | |
JP2012160547A (ja) | 半導体装置及びその製造方法 | |
JP5895729B2 (ja) | 半導体装置の製造方法 | |
JP2005101181A (ja) | 半導体装置のおよびその製造方法 | |
US9799612B2 (en) | Semiconductor device and manufacturing method of the same | |
JP2009218503A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120214 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |