JP4919671B2 - 半導体ウエハ - Google Patents

Description

本発明は半導体ウエハに関し、特に、複数の半導体チップがスクライブラインによって互いに分離されてマトリクス状に配置されており、それらの半導体チップは３層以上の多層メタル配線構造を備えており、スクライブラインにプロセスモニタ用半導体素子とプロセスモニタ用電極パッドを備えた半導体ウエハに関するものである。

半導体ウエハから半導体チップを切り出すダイシング工程では、ダイヤモンド等の粒子をボンド材で保持させた環状のブレードを高速回転させて、半導体ウエハのスクライブラインと呼ばれる部分を破砕して半導体チップを取り出す方法が一般的に行われている。このダイシング工程では、半導体ウエハをよりよく切断するために、ブレード厚やその回転速度、ステージの送り速度や切込み深さなどのパラメータを最適化している。

ダイシングの対象である半導体ウエハは、シリコン基板に各種薄膜が積層されて形成された物であり、厚み方向に一様の物ではない。特に、半導体装置の配線として広く利用されているアルミニウムを主な主成分とするメタル配線は金属材料であるため、シリコンとは大きく材質の特性が異なるものである。

半導体ウエハのスクライブラインには半導体チップの出来具合を検査するためのプロセスモニタが配置されることが一般的である。このプロセスモニタには、プロセスモニタ用半導体素子の電気的特性を評価するための電極パッドが設けられる。プロセスモニタ用電極パッドは金属材料で形成される。したがって、ダイシング工程では、シリコン基板、絶縁膜及び金属材料を含む積層構造を切断することになる。

図１０は従来の半導体ウエハのスクライブライン近傍を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＬ−Ｌ位置での断面図である。
半導体基板１５上にＬＯＣＯＳ（Local Oxidation of Silicon）酸化膜１７が形成されている。ＬＯＣＯＳ酸化膜１７上にＢＰＳＧ（Boro-Phospho silicate glass）膜１９が形成されている。

ＢＰＳＧ膜１９上に１層目メタル配線層２１−１が形成されている。プロセスモニタ用電極パッド３１の形成領域に１層目メタル配線層２１−１が配置されている。さらに、図示する範囲では、１層目メタル配線層２１−１は半導体チップ３の周縁部に沿って環状に形成されている。

１層目メタル配線層２１−１上を含んでＢＰＳＧ膜１９上に１層目層間絶縁膜２３−１が形成されている。プロセスモニタ用電極パッド３１の形成領域の１層目メタル配線層２１−１上の１層目層間絶縁膜２３−１にスルーホールが形成されている。１層目メタル配線層２１−１上の１層目層間絶縁膜２３−１に半導体チップ３の周縁部に沿って環状のスルーホールが形成されている。

１層目層間絶縁膜２３−１上に２層目メタル配線層２１−２が形成されている。プロセスモニタ用電極パッド３１の形成領域及びスルーホール内に２層目メタル配線層２１−２が配置されている。さらに、図示する範囲では、２層目メタル配線層２１−２は、半導体チップ３の周縁部に沿って１層目層間絶縁膜２３−１上及びスルーホール内に環状に形成されている。

２層目メタル配線層２１−２上を含んで１層目層間絶縁膜２３−１上に２層目層間絶縁膜２３−２が形成されている。プロセスモニタ用電極パッド３１の形成領域の２層目メタル配線層２１−２上の２層目層間絶縁膜２３−２にスルーホールが形成されている。半導体チップ３の周縁部に沿って２層目メタル配線層２１−２上の２層目層間絶縁膜２３−２に環状のスルーホールが形成されている。

２層目層間絶縁膜２３−２上に３層目メタル配線層２１−３が形成されている。プロセスモニタ用電極パッド３１の形成領域の２層目層間絶縁膜２３−２上及びスルーホール内に３層目メタル配線層２１−２が配置されている。さらに、図示する範囲では、３層目メタル配線層２１−３は、半導体チップ３の周縁部に沿って２層目層間絶縁膜２３−２上及びスルーホール内に環状に形成されている。

３層目メタル配線層２１−３上を含んで２層目層間絶縁膜２３−２上に最終保護膜２５が形成されている。プロセスモニタ用電極パッド３１の形成領域の最終保護膜２５にパッド開口部が形成されて３層目メタル配線層２１−３の表面が露出している。
半導体チップ３の周縁部近傍に配置されたメタル配線層２１−１，２１−２，２１−３はガードリング２１を形成している。

ダイシング工程において、材質の異なる膜を一度にまとめて切断することは一般的には難しく、いわゆるメタルバリと呼ばれるメタル剥がれが発生するという問題点があった。通常、ダイシングラインに配置されるプロセスモニタ用半導体素子は小さいのでブレード厚、例えば２０〜５０μｍ（マイクロメートル）内に入ってしまうため、完全に破砕されバリなどにならない。しかし、プロセスモニタ用電極パッドの幅寸法は小さくとも６０μｍ以上はあり、ブレード厚（切断領域幅）よりも大きいため、メタルバリなどの問題となる。

この問題は、ハーフミクロンプロセスと呼ばれるプロセスルールまでは、使用される配線層が２〜３層であったこともあり、ダイシング処理を工夫することにより克服してきた経緯がある。
一方、昨今の半導体素子の微細化のためにメタル配線の多層化が顕著になってきている。例えば７〜８層というのも珍しくはなくなってきている。そして、多層に積層されたメタル配線がプロセスモニタ用電極パッドとしてスクライブライン上に存在すると、プロセスモニタ用電極パッドを構成する金属膜に起因してメタルバリが生じるという問題があった。

また、微細化にともなって、写真製版法での焦点深度問題を緩和するために絶縁膜の平坦化が行われている。例えばＣＭＰ（Chemical Mechanical Polishing）法を用いたり、ＢＰＳＧ膜をポリシリコン−メタル層間膜に採用したりするなどして、絶縁膜表面の平坦化を達成している。ＢＰＳＧ膜は、シリコン酸化膜にボロンとリンを導入して形成される絶縁膜であり、ＣＶＤ（Chemical Vapor Deposition）法によって形成される。一般にボロンやリン濃度を上げると平坦性がよくなる傾向があることが知られている。よって、微細化のためにはボロンやリン濃度を上げていくことになる。

しかし、本発明者による評価では、ＢＰＳＧ膜の濃度を上げると、ＢＰＳＧ膜−メタル配線間、正確には、ＢＰＳＧ膜と、アルミニウム合金の下地となる高融点金属であるチタン系膜との間の密着性が弱くなる傾向があることがわかった。この理由は、ボロンやリンの濃度をあげることによって平坦性がよくなると同時にマイクロラフネスも小さくなり、ＢＰＳＧ膜の金属膜との接触面積が小さくなることが原因の一つと考えられる。つまり、微細化を進めるとダイシング工程においてプロセスモニタ用電極パッドの膜剥がれが顕著になり、半導体ウエハの切断処理が難しくなるという問題があった。

上記の不具合を改善する従来技術として、例えば特許文献１を挙げることができる。
特許文献１には、プロセスモニタ用電極パッドを半導体チップ内に配置し、プロセスモニタとしての半導体素子のみをスクライブラインに配置することによって、ダイシング時に電極パッドが邪魔にならないとしている。
しかし、この方法では、半導体チップ内にプロセスモニタ用電極パッドを配置しなければならず、半導体チップサイズを大きくしてしまいコストアップになるという問題があった。特に、電極パッド数が多い半導体チップ製品では、電極パッド間距離の制約でチップサイズが決まってしまう製品もあり、さらに電極パッド数が増えてしまうこの方法は致命的である。

また、図１０に示したように、半導体チップとスクライブラインの間にはダイシングによるダメージを半導体チップ内にまで及ぼさないようにするために金属材料からなるガードリングが配置される。しかし、プロセスモニタ用電極パッドを半導体チップ内に配置すると、ガードリングを超えてスクライブライン上のプロセスモニタ用半導体素子と連絡しなければならず、実施が事実上難しかった。これは、ガードリングには金属材料が使われるため、ガードリングの一部を切り離すなどの作業が必要な上、それではガードリングの意味が無いためである。

また、特許文献１には、プロセスモニタ用電極パッドを半導体チップ内に配置し、その電極パッドを半導体チップの電極パッドと共用する方法も記載されている。
しかし、一般に、スクライブラインに配置されるプロセスモニタとしての半導体素子の数と個々の製品の電極パッド数との相関は無く、スクライブラインに配置された半導体素子と製品電極パッドの位置を個々の製品ごとに調整することが難しいという問題があった。さらに、プロセスモニタの電気的測定を行なう際に製品個々に測定用のプローブカードを別々に用意する必要があるという問題もあった。また、上述したガードリングの問題も解決できない。

特許文献１には、さらに、プロセスモニタ用電極パッド及び半導体素子をスクライブラインに配置するが切断領域には電極パッドを配置しない方法も記載されている。
しかし、この方法ではスクライブラインの幅を広くする必要があり、半導体ウエハの半導体チップ取れ数が少なくなり、コストアップになるという問題があった。

特開２００５−１９１３３４号公報

そこで本発明は、半導体チップサイズ及びスクライブライン幅を大きくすることなく、メタルバリの発生を低減することができる半導体ウエハを提供することにある。

本発明にかかる半導体ウエハは、複数の半導体チップがスクライブラインによって互いに分離されてマトリクス状に配置されており、それらの半導体チップは３層以上の多層メタル配線構造を備えており、スクライブラインにプロセスモニタ用半導体素子とプロセスモニタ用電極パッドを備えた半導体ウエハであって、上記プロセスモニタ用電極パッドは、上記スクライブラインのうち切断される切断領域を含んで上記切断領域よりも広い幅をもって上記スクライブラインに配置されており、かつ、上記多層メタル配線構造のうち少なくとも最下層のメタル配線層を除く１層又は２層以上のメタル配線層によって形成されているものである。
本願特許請求の範囲及び本明細書において、プロセスモニタ用電極パッドが同程度の平面サイズの複数層のメタル配線層で形成されている場合には、それらの複数層のメタル配線層全部でプロセスモニタ用電極パッドと呼ぶ。
また、メタル配線パターンはプロセスモニタ用電極パッドに比べて線幅が小さいので、プロセスモニタ用電極パッド下にプロセスモニタ用電極パッドよりも下層のメタル配線パターンが形成されていてもよい。

本発明の半導体ウエハにおいて、上記プロセスモニタ用電極パッドは最上層のメタル配線層のみで形成されている例を挙げることができる。
また、上記プロセスモニタ用電極パッドは最上層のメタル配線層と上記最上層のメタル配線層の１層下のメタル配線層で形成されている例を挙げることができる。

さらに、上記プロセスモニタ用電極パッド下において、上記切断領域には上記プロセスモニタ用電極パッドを構成するメタル配線層よりも下層側のメタル配線層が形成されていないことが好ましい。

さらに、上記プロセスモニタ用電極パッド下において、上記切断領域とは異なる領域に上記プロセスモニタ用電極パッドを構成するメタル配線層よりも下層側のメタル配線層が形成されているようにしてもよい。
さらに、上記プロセスモニタ用電極パッドと上記下層側のメタル配線層はスルーホールを介して接続されているようにしてもよい。

また、上記最下層のメタル配線層はＢＰＳＧ膜上に形成されている例を挙げることができる。

本発明の半導体ウエハでは、プロセスモニタ用電極パッドは、スクライブラインのうち切断される切断領域を含んで切断領域よりも広い幅をもってスクライブラインに配置されており、かつ、３層以上の多層メタル配線構造のうち少なくとも最下層のメタル配線層を除く１層又は２層以上のメタル配線層によって形成されているようにした。プロセスモニタ用電極パッドは半導体チップに比べてメタルの層数が少ないので、スクライブラインの切断領域にプロセスモニタ用電極パッドが配置されていても、メタルバリの発生を低減することができる。さらに、プロセスモニタ用電極パッドはスクライブラインの切断領域を含んで配置されているので、半導体チップサイズ及びスクライブライン幅を大きくする必要はない。

本発明の半導体ウエハにおいて、プロセスモニタ用電極パッドは最上層のメタル配線層のみで形成されているようにすれば、プロセスモニタ用電極パッドを切断する際のメタル配線層は１層だけであるので、メタルバリの発生をさらに低減することができる。

また、プロセスモニタ用電極パッドは最上層のメタル配線層と上記最上層のメタル配線層の１層下のメタル配線層で形成されているようにすれば、プロセスモニタ用電極パッドを切断する際のメタル配線層は２層だけであるので、メタルバリの発生を低減することができる。さらに、プロセスモニタ用電極パッドが最上層のメタル配線層のみで形成されている構造に比べて、検査時にプロセスモニタ用電極パッドに探針を接触させる際に探針の電極パッドの突抜けを防止することができる。

また、プロセスモニタ用電極パッド下において、切断領域には上記プロセスモニタ用電極パッドを構成するメタル配線層よりも下層側のメタル配線層が形成されていないようにすれば、プロセスモニタ用電極パッド下で切断領域にプロセスモニタ用電極パッドよりも下層側のメタル配線層、例えばメタル配線パターンが形成されている場合に比べて、ダイシング時にプロセスモニタ用電極パッド近傍に与える応力を低減することができ、メタルバリの発生を低減することができる。

ところで、プロセスモニタ用電極パッドよりも下層側のメタル配線層、例えば最下層のメタル配線層がプロセスモニタ用電極パッド下に全く形成されていないようにすると、層間絶縁膜の平坦度が上がり、その層間絶縁膜を構成する積層された各膜（例えばＮＳＧ（Non-doped Silicate Glass）膜、ＳＯＧ（Spin On Glass）膜など）の間の密着性が弱くなることがわかった。
そこで、本発明の半導体ウエハにおいて、プロセスモニタ用電極パッド下で切断領域とは異なる領域にプロセスモニタ用電極パッドを構成するメタル配線層よりも下層側のメタル配線層が形成されているようにすれば、上記層間絶縁膜を構成する積層された各膜の間の密着性を維持することができ、メタルバリの発生をさらに低減することができる。
さらに、プロセスモニタ用電極パッドと上記下層側のメタル配線層はスルーホールを介して接続されているようにすれば、プロセスモニタ用電極パッド、上記下層側のメタル配線層間の剥がれを低減することができ、メタルバリの発生をさらに低減することができる。

また、３層以上の多層メタル配線構造における最下層のメタル配線層がＢＰＳＧ膜上に形成されている場合、本発明の半導体ウエハではプロセスモニタ用電極パッドは最下層のメタル配線層を含まないようにしたので、ＢＰＳＧ膜の不純物濃度を上げて平坦性を向上させることに起因するプロセスモニタ用電極パッドの膜剥がれを防止することができる。

図１は一実施例を示す図であり、（Ａ）はスクライブライン近傍を示す平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図である。図２はこの実施例の半導体ウエハ全体を示す平面図である。図３はこの実施例のスクライブラインに配置されたプロセスモニタの一部を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ位置での断面図である。この実施例は本発明を３層メタル配線構造の半導体ウエハに適用したものである。

図２に示すように、半導体ウエハ１に複数の半導体チップ３がスクライブライン５によって互いに分離されてマトリクス状に配置されている。スクライブライン５の幅は例えば１００μｍである。図１（Ａ）に示すように、スクライブライン５のプロセスモニタ領域７にプロセスモニタ用半導体素子９とプロセスモニタ用電極パッド１１が配置されている。プロセスモニタ用電極パッド１１の平面サイズは例えば７０μｍ×７０μｍである。スクライブライン５の中央側はダイシング時に切断される切断領域１３を構成する。切断領域１３の幅は、例えば刃厚が２０〜４０μｍのブレードを用いた場合、ブレードの刃厚とほぼ同じで２０〜４０μｍである。

図１（Ｂ）を参照して半導体ウエハ１の大まかな断面構造について説明する。
例えばシリコンからなる半導体基板１５上にＬＯＣＯＳ酸化膜１７が形成されている。ＬＯＣＯＳ酸化膜１７上にＢＰＳＧ膜１９が形成されている。
ＢＰＳＧ膜１９上に１層目メタル配線層２１−１が形成されている。１層目メタル配線層２１−１はプロセスモニタ用電極パッド１１下には形成されていない。図示する範囲では、１層目メタル配線層２１−１は半導体チップ３の周縁部に沿って環状に形成されている。図１（Ｂ）では図示していない領域にも１層目メタル配線層２１−１は形成されている。１層目メタル配線層２１−１は、下地膜としての高融点金属、例えばチタン系膜の上にアルミニウム合金、例えばＡｌＳｉＣｕ膜が積層されて形成されたものである。

１層目メタル配線層２１−１上を含んでＢＰＳＧ膜１９上に１層目層間絶縁膜２３−１が形成されている。１層目層間絶縁膜２３−１は例えばＮＳＧ膜、ＳＯＧ膜、ＮＳＧ膜の積層構造によって形成されている。１層目メタル配線層２１−１上の１層目層間絶縁膜２３−１に半導体チップ３の周縁部に沿って環状のスルーホールが形成されている。

１層目層間絶縁膜２３−１上に２層目メタル配線層２１−２が形成されている。プロセスモニタ用電極パッド１１の形成領域に２層目メタル配線層２１−２が配置されている。さらに、図示する範囲では、２層目メタル配線層２１−２は、半導体チップ３の周縁部に沿って１層目層間絶縁膜２３−１上及びスルーホール内に環状に形成されている。図１（Ｂ）では図示していない領域にも２層目メタル配線層２１−２は形成されている。２層目メタル配線層２１−２も、例えばチタン系膜の上にＡｌＳｉＣｕ膜が積層されて形成されたものである。

２層目メタル配線層２１−２上を含んで１層目層間絶縁膜２３−１上に２層目層間絶縁膜２３−２が形成されている。２層目層間絶縁膜２３−２も例えばＮＳＧ膜、ＳＯＧ膜、ＮＳＧ膜の積層構造によって形成されている。プロセスモニタ用電極パッド１１の形成領域の２層目メタル配線層２１−２上の２層目層間絶縁膜２３−２にスルーホールが形成されている。半導体チップ３の周縁部に沿って２層目メタル配線層２１−２上の２層目層間絶縁膜２３−２に環状のスルーホールが形成されている。

２層目層間絶縁膜２３−２上に３層目メタル配線層２１−３が形成されている。プロセスモニタ用電極パッド１１の形成領域の２層目層間絶縁膜２３−２上及びスルーホール内に３層目メタル配線層２１−２が配置されている。さらに、図示する範囲では、３層目メタル配線層２１−３は、半導体チップ３の周縁部に沿って２層目層間絶縁膜２３−２上及びスルーホール内に環状に形成されている。図１（Ｂ）では図示していない領域にも３層目メタル配線層２１−３は形成されている。３層目メタル配線層２１−３も、例えばチタン系膜の上にＡｌＳｉＣｕ膜が積層されて形成されたものである。

３層目メタル配線層２１−３上を含んで２層目層間絶縁膜２３−２上に最終保護膜２５が形成されている。最終保護膜２５は、例えばシリコン酸化膜とシリコン窒化膜の積層構造によって形成されている。プロセスモニタ用電極パッド１１の形成領域の最終保護膜２５にパッド開口部が形成されて３層目メタル配線層２１−３の表面が露出している。
半導体チップ３の周縁部近傍に配置されたメタル配線層２１−１，２１−２，２１−３はガードリング２１を形成している。

この実施例では、切断領域７の切断時に絶縁膜のひび割れが半導体チップ３に伝播しないように、スクライブライン５の幅方向の両端部のＬＯＣＯＳ酸化膜１７、ＢＰＳＧ膜１９、１層目層間絶縁膜２３−１、２層目層間絶縁膜２３−２及び最終保護膜２５が１０μｍの幅をもって帯状に除去されている。ただし、本発明はスクライブライン５の幅方向の両端部の絶縁膜が除去された構造に限定されるものではない。

図３を参照してプロセスモニタ領域７について説明する。図３ではＢＰＳＧ膜１９、１層目層間絶縁膜２３−１、２層目層間絶縁膜２３−２及び最終保護膜２５の図示を省略している。
ＬＯＣＯＳ酸化膜１７で囲まれた半導体基板の表面にソースとドレインを構成する２つの活性領域２７ａ，２７ｂが形成されている。活性領域２７ａ，２７ｂ間の半導体基板上にゲート絶縁膜を介してポリシリコンからなるゲート電極２９が形成されている。活性領域２７ａ，２７ｂ、ゲート絶縁膜及びゲート電極２９はプロセスモニタ用半導体素子としてのトランジスタを構成する。このトランジスタはプロセスモニタ用電極パッドとは異なる領域で切断領域１３に配置されており、ここではプロセスモニタ用電極パッド１１ａと１１ｂの間に配置されている。ゲート電極２９を構成するポリシリコンの両端はＬＯＣＯＳ酸化膜１７上に延伸して形成されており、その一端は切断領域１３とは異なる領域のプロセスモニタ用電極パッド１１ｃの近傍に導かれている。

ＢＰＳＧ膜１９上に線幅が例えば２〜３μｍの１層目メタル配線層２１−１ａ，２１−１ｂ，２１−１ｃが形成されている。
１層目メタル配線層２１−１ａの一端は活性領域２７ａ上に配置されてコンタクトホールを介して活性領域２７ａと電気的に接続されており、他端は切断領域１３とは異なる領域のプロセスモニタ用電極パッド１１ａの近傍に配置されている。
１層目メタル配線層２１−１ｂの一端は活性領域２７ｂ上に配置されてコンタクトホールを介して活性領域２７ｂと電気的に接続されており、他端は切断領域１３とは異なる領域のプロセスモニタ用電極パッド１１ｂの近傍に配置されている。
１層目メタル配線層２１−１ｃ（図面では２層目メタル配線層２１−２ｃに隠れている）はプロセスモニタ用電極パッド１１ｃの近傍のゲート電極２９の端部上に配置されており、コンタクトホールを介してゲート電極２９と電気的に接続されている。

１層目層間絶縁膜２３−１上に２層目メタル配線層２１−２ａ，２１−２ｂ，２１−２ｃが形成されている。
２層目メタル配線層２１−２ａはプロセスモニタ用電極パッド１１ａの形成領域と１層目メタル配線層２１−１ａ上に対応する位置に連続して形成されており、スルーホールを介して１層目メタル配線層２１−１ａと電気的に接続されている。
２層目メタル配線層２１−２ｂはプロセスモニタ用電極パッド１１ｂの形成領域と１層目メタル配線層２１−１ｂ上に対応する位置に連続して形成されており、スルーホールを介して１層目メタル配線層２１−１ｂと電気的に接続されている。
２層目メタル配線層２１−２ｃはプロセスモニタ用電極パッド１１ｃの形成領域と１層目メタル配線層２１−１ｃ上に対応する位置に連続して形成されており、スルーホールを介して１層目メタル配線層２１−１ｃと電気的に接続されている。
プロセスモニタ用電極パッド１１ａ，１１ｂ，１１ｃの形成領域から突出している部分の２層目メタル配線層２１−２ａ，２１−２ｂ，２１−２ｃの線幅は例えば２〜３μｍである。

２層目層間絶縁膜２３−２上に３層目メタル配線層２１−３ａ，２１−３ｂ，２１−３ｃが形成されている。
３層目メタル配線層２１−３ａはプロセスモニタ用電極パッド１１ａの形成領域に形成されており、スルーホールを介して２層目メタル配線層２１−２ａと電気的に接続されている。
３層目メタル配線層２１−３ｂはプロセスモニタ用電極パッド１１ｂの形成領域に形成されており、スルーホールを介して２層目メタル配線層２１−２ｂと電気的に接続されている。
３層目メタル配線層２１−３ｃはプロセスモニタ用電極パッド１１ｃの形成領域に形成されており、スルーホールを介して２層目メタル配線層２１−２ｃと電気的に接続されている。

この実施例では、プロセスモニタ用電極パッド１１は２層目メタル配線層２１−２及び３層目メタル配線層２１−３によって形成されているようにし、半導体チップ３に比べてメタルの層数を少なくしたので、スクライブライン５の切断領域１３にプロセスモニタ用電極パッド１１が配置されていても、メタルバリの発生を低減することができる。
さらに、プロセスモニタ用電極パッド１１はスクライブライン５の切断領域１３を含んで配置されているので、半導体チップサイズ及びスクライブライン幅を大きくする必要はない。

さらに、プロセスモニタ用電極パッド１１は最上層のメタル配線層である３層目メタル配線層２１−３と最上層のメタル配線層の１層下のメタル配線層であるメタル配線層２層目２１−２で形成されているので、プロセスモニタ用電極パッドが最上層のメタル配線層のみで形成されている構造に比べて、検査時にプロセスモニタ用電極パッド１１に探針を接触させる際に探針の電極パッドの突抜けを防止することができる。

さらに、プロセスモニタ用電極パッド１１下において、切断領域１３にはプロセスモニタ用電極パッド１１を構成するメタル配線層２１−２，２１−３よりも下層側のメタル配線層である１層目メタル配線層２１−１が形成されていないようにしたので、プロセスモニタ用電極パッド１１下で切断領域１３に１層目メタル配線層２１−１が形成されている場合に比べて、ダイシング時にプロセスモニタ用電極パッド１１近傍に与える応力を低減することができ、メタルバリの発生を低減することができる。

さらに、最下層のメタル配線層である１層目メタル配線層２１−１がＢＰＳＧ膜１９上に形成されているが、プロセスモニタ用電極パッド１１は１層目メタル配線層２１−１を含んでいないので、ＢＰＳＧ膜１９の不純物濃度を上げて平坦性を向上させることに起因するプロセスモニタ用電極パッド１１の膜剥がれを防止することができる。ただし、本発明の半導体ウエハは、最下層のメタル配線層がＢＰＳＧ膜上に形成されているものに限定されるものではない。

上記実施例では、プロセスモニタ用電極パッド１１は３層目メタル配線層２１−３と２層目メタル配線層２１−２で形成されているが、図４に示すように、プロセスモニタ用電極パッド１１は最上層のメタル配線層である３層目メタル配線層２１−３のみで形成されているようにしてもよい。この実施例によれば、プロセスモニタ用電極パッド１１を切断する際のメタル配線層は１層だけであるので、メタルバリの発生をさらに低減することができる。

また、図１から図３を参照して説明した上記実施例では、プロセスモニタ用電極パッド１１下には１層目メタル配線層２１−１が形成されていないが、図５に示すように、１層目メタル配線層２１−１ａ，２１−１ｂを切断領域１３とは異なる領域でプロセスモニタ用電極パッド１１ａ，１１ｂの下に延伸して配置し、プロセスモニタ用電極パッド１１ａ，１１ｂの下で電気的接続をとるようにしてもよい。

また、図６に示すように、メタル配線パターンとしての１層目メタル配線層２１−１ａ，２１−１ｂを切断領域１３に配置し、プロセスモニタ用電極パッド１１ａ，１１ｂの下で、かつ切断領域１３で電気的接続をとるようにしてもよい。１層目メタル配線層２１−１ａ，２１−１ｂの線幅は例えば２〜３μｍであり、切断領域１３の幅寸法よりも十分に小さいので、ダイシング時に問題になることはない。

図５、図６に示した実施例に、図４に示したプロセスモニタ用電極パッド１１が３層目メタル配線層２１−３のみで形成されている構造を適用することもできる。

また、図７に示すように、プロセスモニタ用電極パッド下１１において、切断領域１３にはプロセスモニタ用電極パッド１１を構成するメタル配線層よりも下層側のメタル配線層、ここでは１層目メタル配線層２１−１ａが形成されておらず、かつ、切断領域１３とは異なる領域に下層側のメタル配線層、ここでは１層目メタル配線層２１−１ａが形成されているようにしてもよい。さらに、この実施例ではプロセスモニタ用電極パッド１１と１層目メタル配線層２１−１ａはスルーホールを介して接続されている。
切断領域１３を挟んで配置された１層目メタル配線層２１−１ａ，２１−１ａの間隔は切断領域１３の幅（３０μｍ）よりも広く、例えば５０μｍである。
この実施例において、１層目メタル配線層２１−１ａはプロセスモニタ用電極パッド下１１ａを構成していない。

この実施例によれば、図１及び図２から図６を参照して説明した各実施例に比べて、切断領域１３以外の領域にメタル配線層が多くあるため、１層目層間絶縁膜２３−１の平坦度が下がり、１層目層間絶縁膜２３−１を構成するＮＳＧ膜、ＳＯＧ膜、ＮＳＧ膜のそれぞれの密着性を維持することができるので、メタルバリの発生をさらに低減することができる。
さらに、プロセスモニタ用電極パッド１１と１層目メタル配線層２１−１ａはスルーホールを介して接続されているので、プロセスモニタ用電極パッド１１、１層目メタル配線層２１−１ａ間の剥がれを低減することができ、メタルバリの発生をさらに低減することができる。

また、図８に示すように、プロセスモニタ用電極パッド１１が３層目メタル配線層２１−３のみで形成されており、プロセスモニタ用電極パッド１１下に複数層の下層側のメタル配線層、ここでは１層目メタル配線層２１−１ａと２層目メタル配線層２１−２ａを配置し、切断領域１３には１層目メタル配線層２１−１ａ及び２層目メタル配線層２１−２ａを配置しないようにしてもよい。
この実施例でも、図７を参照して説明した実施例と同様の作用効果を得ることができる。
この実施例において、１層目メタル配線層２１−１ａ及び２層目メタル配線層２１−２ａはプロセスモニタ用電極パッド下１１ａを構成していない。

図７に示した実施例及び図８に示した実施例において、切断領域１３に、例えば信号配線を構成する１層目メタル配線層２１−１など、切断領域１３の幅寸法よりも十分に小さい１層目メタル配線層２１−１が配置されていてもよい。このような１層目メタル配線層２１−１はダイシング時に問題になることはない。

図９は、切断領域を切断した後のウエハの顕微鏡写真であり、（Ａ）は図１に示した本発明の構造のもの、（Ｂ）は図７に示した本発明の構造のもの、（Ｃ）は図１０に示した従来の構造のものを示す。
プロセスモニタ用電極パッド３１を最下層のメタル配線層も含めて形成した従来のウエハ（Ｃ）では、９０％以上のプロセスモニタ用電極パッド３１でメタル剥がれが発生し、プロセスモニタ用電極パッド３１が残っていないのがわかる。
プロセスモニタ用電極パッド１１を最下層のメタル配線層を除いて形成した本発明のウエハ（Ａ）では、メタル剥がれが発生したプロセスモニタ用電極パッド１１は６％程度にとどまり、９４％程度のプロセスモニタ用電極パッド１１が残存した。
また、プロセスモニタ用電極パッド下１１で切断領域１３とは異なる領域にプロセスモニタ用電極パッド１１を構成するメタル配線層よりも下層側のメタル配線層を配置し、プロセスモニタ用電極パッド１１と上記下層側のメタル配線層はスルーホールを介して接続されている本発明のウエハ（Ｂ）では、プロセスモニタ用電極パッド１１のメタル剥がれは発生せず、すべてのプロセスモニタ用電極パッド１１が残存した。
このように、本発明のウエハによれば、プロセスモニタ用電極パッドのメタル剥がれを低減することができ、メタルバリの発生を低減することができる。

上記で説明した実施例では、本発明を３層メタル配線構造の半導体ウエハに適用しているが、本発明はこれに限定されるものではなく、４層以上のメタル配線構造の半導体ウエハに適用することができる。
例えば、４層メタル配線構造の半導体ウエハにおいて、プロセスモニタ用電極パッドを上層側から３層のメタル配線により形成することができる。これにより、上記で説明した本発明の効果を得ることができる。特に、１層目メタル配線層がＢＰＳＧ膜上に形成されている場合には顕著な効果を得ることができる。
また、４層以上のメタル配線構造の半導体ウエハにおいて、プロセスモニタ用電極パッドは上層側から２層のメタル配線層、又は最上層のメタル配線層のみで形成されているようにしてもよい。

また、上記の実施例では、１つのスルーホールによって上下層のメタル配線層が接続されているが、本発明はこれに限定されるものではなく、複数のスルーホール、例えば１列又はマトリクス状に配列された複数のスルーホールによって上下層のメタル配線層が接続されているようにしてもよい。

また、上記の実施例では、プロセスモニタ用電極パッド１１に配置されたメタル配線層２１−１，２１−２，２１−３はスルーホールを介して接続されているが、本発明はこれに限定されるものではなく、スルーホールは必ずしも形成されていなくてもよい。

以上、本発明の実施例を説明したが、本発明はこれらに限定されるものではなく、寸法、形状、材料、配置などは一例であり、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。

一実施例を示す図であり、（Ａ）はスクライブライン近傍を示す平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図である。 同実施例の半導体ウエハ全体を示す平面図である。 同実施例のスクライブラインに配置されたプロセスモニタの一部を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ位置での断面図である。 他の実施例のスクライブラインに配置されたプロセスモニタの一部を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＣ−Ｃ位置での断面図での断面図である。 さらに他の実施例のスクライブラインに配置されたプロセスモニタの一部を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＤ−Ｄ位置での断面図での断面図、（Ｃ）は（Ａ）のＥ−Ｅ位置での断面図での断面図である。 さらに他の実施例のスクライブラインに配置されたプロセスモニタの一部を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＦ−Ｆ位置での断面図での断面図、（Ｃ）は（Ａ）のＧ−Ｇ位置での断面図での断面図である。 さらに他の実施例のスクライブラインに配置されたプロセスモニタの一部を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＨ−Ｈ位置での断面図での断面図、（Ｃ）は（Ａ）のＩ−Ｉ位置での断面図での断面図である。 さらに他の実施例のスクライブラインに配置されたプロセスモニタの一部を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＪ−Ｊ位置での断面図での断面図、（Ｃ）は（Ａ）のＫ−Ｋ位置での断面図での断面図である。 切断領域を切断した後のウエハの顕微鏡写真であり、（Ａ）は図１に示した本発明の構造のもの、（Ｂ）は図７に示した本発明の構造のもの、（Ｃ）は図１０に示した従来の構造のものを示す。 従来の半導体ウエハのスクライブライン近傍を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＬ−Ｌ位置での断面図である。

符号の説明

１ 半導体ウエハ
３ 半導体チップ
５ スクライブライン
７ プロセスモニタ領域
９ プロセスモニタ用半導体素子
１１，１１ａ，１１ｂ，１１ｃ プロセスモニタ用電極パッド
１３ 切断領域
１５ 半導体基板
１７ ＬＯＣＯＳ酸化膜
１９ ＢＰＳＧ膜
２１ ガードリング
２１−１，２１−１ａ，２１−１ｂ，２１−１ｃ １層目メタル配線層
２１−２，２１−２ａ，２１−２ｂ，２１−２ｃ ２層目メタル配線層
２１−３，２１−３ａ，２１−３ｂ，２１−３ｃ ３層目メタル配線層
２３−１ １層目層間絶縁膜
２３−２ ２層目層間絶縁膜
２３−３ ３層目層間絶縁膜
２５ 最終保護膜

Claims (6)

1. 複数の半導体チップがスクライブラインによって互いに分離されてマトリクス状に配置されており、それらの半導体チップは３層以上の多層メタル配線構造を備えており、スクライブラインにプロセスモニタ用半導体素子とプロセスモニタ用電極パッドを備えた半導体ウエハにおいて、
   前記プロセスモニタ用電極パッドは、前記スクライブラインのうち切断される切断領域を含んで前記切断領域よりも広い幅をもって前記スクライブラインに配置されており、かつ、前記多層メタル配線構造のうち少なくとも最下層のメタル配線層を除く２層以上のメタル配線層によって形成されていることを特徴とする半導体ウエハ。
2. 前記プロセスモニタ用電極パッドは最上層のメタル配線層と前記最上層のメタル配線層の１層下のメタル配線層で形成されている請求項１に記載の半導体ウエハ。
3. 前記プロセスモニタ用電極パッド下において、前記切断領域には前記プロセスモニタ用電極パッドを構成するメタル配線層よりも下層側のメタル配線層が形成されていない請求項１又は２に記載の半導体ウエハ。
4. 前記プロセスモニタ用電極パッド下において、前記切断領域とは異なる領域に前記プロセスモニタ用電極パッドを構成するメタル配線層よりも下層側のメタル配線層が形成されている請求項１から３のいずれかに記載の半導体ウエハ。
5. 前記プロセスモニタ用電極パッドと前記下層側のメタル配線層はスルーホールを介して接続されている請求項４に記載の半導体ウエハ。
6. 前記最下層のメタル配線層はＢＰＳＧ膜上に形成されている請求項１から５のいずれかに記載の半導体ウエハ。