TWI397999B - 鰭式場效電晶體 - Google Patents

鰭式場效電晶體 Download PDF

Info

Publication number
TWI397999B
TWI397999B TW095128273A TW95128273A TWI397999B TW I397999 B TWI397999 B TW I397999B TW 095128273 A TW095128273 A TW 095128273A TW 95128273 A TW95128273 A TW 95128273A TW I397999 B TWI397999 B TW I397999B
Authority
TW
Taiwan
Prior art keywords
gate conductor
fin
source
drain region
source region
Prior art date
Application number
TW095128273A
Other languages
English (en)
Other versions
TW200717805A (en
Inventor
Edward J Nowak
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW200717805A publication Critical patent/TW200717805A/zh
Application granted granted Critical
Publication of TWI397999B publication Critical patent/TWI397999B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)

Description

鰭式場效電晶體
本發明一般係關於鰭式場效電晶體(FinFET)，更尤其係關於改良式FinFET結構，其中在閘極以及汲極區域之間，或是閘極與源極和汲極兩區域之間的電阻會增加，以便分別降低閘極與汲極區域之間的米勒效應電容，並使FinFET穩定(ballast)。
隨著電晶體設計的改善與逐步形成，電晶體的不同種類數目會持續增加。鰭式場效電晶體(FinFET)係為一種具有鰭的電晶體，包含通道區域以及源極與汲極區域。雙閘FinFET係為在該鰭任一側壁上具有第一與第二閘極導體的FinFET。該閘極導體覆蓋鰭的通道區域，而鰭的源極與汲極區域會延伸超過閘極導體的覆蓋範圍。FinFETs在Hu等人(在下文為〝Hu〞)的美國專利6,413,802中有詳細地討論，在此以引用的方式併入文中做為參考。由於FinFET的結構，在FinFETs的串聯電阻(series resistance)與閘極－源極/汲極電容之間會有固有的權衡(intrinsic trade－off)。例如，鰭的寬度可隨著鰭遠離閘極而擴大，以便降低串聯電阻，特別是降低源極與閘極之間的電阻，其係會造成明顯降低數位電路之裝置驅動的反饋。不過，將閘極與汲極區域之間的鰭加寬不僅僅降低閘極與汲極之間的電阻，亦增加了電容。在汲極電阻對數位電路之裝置驅動的影響很小的同時，閘極與汲極之間的電容則常常會由於米勒效應，而有多達三倍於閘極與源極之間電容之電路延遲的影響。
在相關問題中，以非常高的電壓可使FinFET進入被稱為跳回(snap－back)的模式，其中在電晶體通道之最熱區域中的熱耗散(thermal run－away)會破壞FET。在包含複數個鰭的FinFET中，假如有一鰭進入損壞狀況的話便會發生熱耗散，其係造成鰭傳導所有額外的電流，並最終造成FinFET的毀壞。本發明藉由提供改善的FinFET結構以及這些結構的相關製造方法來應付這些問題，其中在閘極與單獨汲極區域之間，或閘極與源極和汲極區域兩者之間的鰭電阻會增加，以便分別降低閘極與汲極區域之間的米勒效應電容並且穩定FinFET。
本發明提供改善FinFET結構的實施例，以及該結構實施例的相關製造方法。在一實施例中，係藉由不對稱地設置FinFET來最佳化FinFET驅動電流，以減少閘極與源極區域之間的鰭電阻，並且減少閘極與汲極區域之間的電容。在另一實施例中，可藉由使FinFET穩定來避免高壓使裝置毀壞。尤其是，在閘極以及源極與汲極兩區域之間的鰭的電阻會增加，使得FinFET能在預定的最大電壓上運作。當本發明複數個穩定的FinFET形成一串聯(series)時，此種穩定會避免其中一鰭的過早逸散(premature runaway)而造成FinFET的毀壞。
更特別地是，本發明其中一個FinFET結構的實施例包含基板上平行的半導體面，其形成源極區域與汲極區域。另一半導體面(亦即，鰭)則會從源極區域延伸到汲極區域。閘極則被放置在源極與汲極區域之間的鰭上。尤其是，閘極介電層會形成在源極與汲極區域之間鰭的相對側壁上。閘極導體係形成在閘極介電層上。FinFET結構會被非對稱性地設置，使得在源極區域與閘極導體之間半導體鰭的第一電阻能夠小於在閘極導體與汲極區域之間半導體鰭的第二電阻，並且使得在源極區域與閘極導體之間的第一電容能夠大於在閘極導體與汲極區域之間的第二電容。例如，閘極導體可被設置在相較於汲極區域會更靠近源極區域的鰭上。將閘極導體設置的更靠近源極區域，其係確保閘極導體與源極區域之間的第一電阻能夠小於閘極導體與汲極區域之間的第二電阻。將閘極導體放置地更遠離汲極區域會減少閘極與汲極區域之間的電容。或者，閘極的位置亦可與源極及汲極區域等距，而其不對稱性則可經由在閘極導體任一側上的鰭的尺寸來達成。例如，該鰭可具有第一部份於閘極導體與源極區域之間，以及第二部份於閘極導體與汲極區域之間。第一部份與第二部份兩者皆包含鄰近閘極導體的內部區段，以及外部區段。內部區段可以比外部區段更窄(亦即，內部區段具有的第一寬度可以小於外部區段的第二寬度)。假如在閘極與汲極區域之間的鰭的第二部份的內部區段比在閘極與源極區域之間的鰭第一部份的內部區段更長的話，那麼則可在閘極與汲極區域之間減少電容以及在閘極與源極區域之間的鰭減少電阻。尤其是，若第一部份的內部區段所具有的第一長度大約等於第一寬度(亦即，內部區段的寬度)，並且若第二部份的內部區段所具有的第二長度大於第一寬度大約三倍的話，那麼則可達到最佳化的電阻與電容。
本發明FinFET結構的另一實施例亦包含基板上的平行半導體面，其形成源極與汲極區域。另一半導體面(亦即，鰭)從源極區域延伸到汲極區域。閘極則放置於在源極與汲極區域之間等距的鰭上。尤其是，閘極介電層形成在源極與汲極區域之間鰭的相對側壁上。閘極導體係形成在閘極介電層上。本實施例的FinFET結構會被穩定(ballasted)，以避免在高壓下而毀壞。例如，假如閘極導體與源極/汲極區域之間半導體鰭的長度大於半導體鰭寬度大約三至五倍的話，那麼則會有足夠的電阻提供於半導體鰭內，使得電晶體能夠在預定最大電壓下運作。假如半導體鰭設置有比在源極/汲極區域更少的源極/汲極摻雜物濃度(例如，n－型摻雜物或p－型摻雜物)而且沒有在鰭頂表面上有矽化物層的話，則可提供穩定用的額外電阻。或者，半導體鰭可包含在源極區域與閘極導體之間的第一部份以及在閘極導體與汲極區域之間的第二部份。第一與第二部份兩者包含具有相同寬度(亦即，第一寬度)與相同長度(亦即，第一長度)的內部區段，並鄰近閘極導體。每個第一與第二部份亦可同樣地包含在內部與源極/汲極區域之間的外部區段。假如內部區段的長度(亦即，第一長度)大於內部區段相同寬度(亦即，第一寬度)的大約三至五倍的話，則可達成穩定(ballasting)。尤其是，內部區段的長度會在鰭內提供電阻，使得電晶體能在預定最大電壓下運作。若內部區段的源極/汲極摻雜物(例如，n－型摻雜物或p－型參雜物)濃度比源極/汲極區域更少，且若它們缺乏鄰近其對應頂表面之矽化物層的話，則可提供穩定用的額外電阻。
一種鰭式場效電晶體(且特別是不對稱的FinFET)製造方法的實施例包含形成源極區域、汲極區域、以及從源極區域延伸到汲極區域的半導體鰭。源極與汲極區域係形成為一基板上的平行半導體面。在源極區域與汲極區域之間延伸的另一半導體面則被使用來形成鰭。然後，閘極則形成於鄰近源極區域與汲極區域之間的半導體鰭，例如，藉由形成一閘極介電層於該鰭的相對側壁上，以及形成閘極導體於閘極介電層上。電晶體，特別是其半導體鰭與閘極導體會非對稱性形成，使得源極區域與閘極導體之間半導體鰭的第一電阻能夠小於閘極導體與汲極區域之間半導體鰭的第二電阻，並使得源極區域與閘極導體之間的第一電容能夠大於閘極導體與汲極區域之間的第二電容。例如，閘極導體會鄰近半導體鰭來形成，使得閘極導體相較於汲極區域會更接近源極區域，從而減少源極區域與閘極導體之間鰭的電阻，並減少閘極導體與汲極區域之間的電容。
或者，閘極導體可形成於鄰近距源極區域與汲極區域之間等距的半導體鰭。在閘極導體與源極區域之間鰭的第一部份的尺寸，以及在閘極導體與源極區域之間鰭的第二部份的尺寸會被分別調整，以改變第一與第二電阻。第一與第二部份各分別形成具有鄰近閘極導體的內部區段，以及在閘極導體與源極或汲極區域之間的較寬外部區段。該等內部區段各具有相同寬度(亦即，第一寬度)，且該等外部區段各具有相同寬度(亦即，第二寬度)。假如在閘極導體與汲極區域之間第二部份的內部區段比第一部份的內部區段更長的話，則可達到不對稱性。因此，在源極區域與閘極導體之間鰭的電阻會減少，且在閘極導體與汲極區域之間的電容亦同樣地會減少。假如第一部份的內部區段形成為其長度(亦即，第一長度)大約等於內部區段的寬度，並且第二部份的內部區段形成為其長度(亦即，第二長度)大於第一寬度大約三至五倍的話，可達到最佳化的對稱性。一旦源極/汲極區域、鰭與閘極形成的話，可進行額外的製程步驟以完成FinFET。
為了調整第一與第二部份鰭的尺寸，如上所述，在形成閘極導體以後，第一間隙壁會立即形成於緊鄰閘極導體之鰭的第一部份上(例如，在該鰭的頂表面與相對側壁上)，且第二間隙壁同樣地會形成在閘極導體的第二部份側上。第一與第二間隙壁最初形成具有相同厚度。此厚度可大於第一寬度(亦即，鰭的窄區段的寬度)大約三至五倍，並應使得鰭的第一部份的第一暴露區段仍留存於第一間隙壁與源極區域之間，而且鰭的第二部份的第二暴露區段仍留存於第二間隙壁與汲極區域之間。在形成間隙壁以後，第一間隙壁的尺寸(亦即，厚度)會被縮小。用來減少第一間隙壁厚度的一種技術包含遮蔽第二間隙壁，隨後並且等向性蝕刻第一間隙壁。該蝕刻製程不僅回蝕刻第一間隙壁的頂表面，並且還有第一間隙壁的暴露側壁，因而減少間隙壁厚度。用來減少第一間隙壁厚度的另一種技術包含以小於90度的角度朝第一間隙壁植入惰性物種(例如，矽、氬、氙等等)，使得第二間隙壁被閘極導體與第一間隙壁所阻擋，從而接收更大濃度的惰性材料，以提高第一間隙壁的蝕刻率。然後，進行蝕刻製程，使得具有更大濃度惰性物種的第一間隙壁能夠以比第二間隙壁更快的速率來蝕刻。再者，該蝕刻製程不僅僅回蝕刻該間隙壁的頂表面，並且還有第一間隙壁的暴露側壁，從而減少該間隙壁厚度。一旦第一間隙壁厚度被減少的話(例如，使得它大約等於鰭的寬度(亦即，第一寬度))，額外的半導體材料則會形成在第一與第二暴露區段上，以分別形成第一與第二外部區段。因此，內部區段係為仍分別留存於第一與第二間隙壁下的那些鰭的區段。
一種製造鰭式場效電晶體方法的實施例，尤其是穩定的FinFET(ballasted FinFET)，其包含形成源極區域、汲極區域、以及從源極區域延伸到汲極區域的半導體鰭。源極與汲極區域形成為基板上的平行半導體面。在源極區域與汲極區域之間延伸的另一半導體面則被使用來形成鰭。然後，閘極則形成於鄰近源極區域與汲極區域之間等距的半導體鰭，例如，藉由形成一閘極介電層於該鰭相對側壁上，以及形成閘極導體於閘極介電層上。藉由形成閘極可達成穩定，使得閘極導體與源極區域之間，或者閘極導體與汲極區域之間的鰭的長度為大於半導體鰭寬度大約三倍。此長度提供添加的電阻於半導體鰭內，使得該電晶體能夠於預定最大電壓下運作。一旦源極/汲極區域、鰭與閘極形成的話，那麼額外的製程步驟則可進行以完成FinFET。藉由形成相較於源極/汲極區域中更低濃度的源極/汲極摻雜物的半導體鰭(例如，藉由阻擋N＋區域或P＋區域植入到鰭內)，以及藉由形成不具有矽化物層於頂表面上的鰭(例如，藉由阻擋矽化物形成在鰭的頂表面上)，可提供穩定用的額外電阻。
或者，可藉由在源極/汲極區域之間等距處形成閘極導體，以及藉由調整在閘極導體任一側上鰭的尺寸以最佳化電阻來達到穩定，使得電晶體能夠於預定最大電壓下運作。例如，鄰近源極/汲極區域之鰭的外部區段可形成為較鄰近閘極導體之內部區段更寬。可將內部區段形成為使它們的長度能夠大於它們的寬度大約三倍。為了形成內部與外部區段，間隙壁立即形成在緊鄰閘極導體兩側的鰭上(例如，在該鰭的頂表面與相對側壁上)。間隙壁可形成具有大於原先形成鰭之寬度(亦即，鰭內部區段的寬度)大約三至五倍的厚度，並應使得鰭的暴露部份仍留存於間隙壁以及源極/汲極區域之間。一旦形成間隙壁的話，額外的半導體材料則會形成在鰭的暴露部份上，以形成較寬的外部區段。因此，較窄的內部區段係為那些仍留存在間隙壁下的那些鰭的區段。再者，一旦源極/汲極區域、鰭與閘極形成的話，額外的製程步驟則可進行以完成FinFET。若內部區段形成不具有矽化物層於其相應頂表面上，且若在源極/汲極區域中的源極/汲極摻雜物(例如，n－型摻雜物或p－型摻雜物)濃度比在鰭內部中更大的話，會得到穩定用的額外電阻。
當結合以下說明與附圖來考慮時，本發明的這些與其他方面與目標將被較佳地體會與理解。不過，應該理解的是，在象徵本發明特徵與其種種具體細節的同時，以下說明係用於舉例說明而非限制。許多改變與修改可在本發明範圍內進行而不偏離其精神，且本發明包括所有此種修改。
本發明與其種種特徵以及其優點的詳細說明請參考附圖示與以下說明中詳述的非限制實施例。應該注意的是，圖式中所顯示的特徵不一定按比例繪製。眾所皆知之元件與製程技術的說明則會被省略，以便不必要地混淆本發明。在此所使用的實例僅僅預期有助於理解實施本發明的方式，並進一步致使那些熟諳該技藝者實施本發明。於是，該些實例不應該被理解為限制本發明的範圍。
在此所揭露的係為改善的鰭式場效電晶體(FinFET)結構與製造該結構的相關方法。在一實施例中，係藉由不對稱地設置FinFET來最佳化FinFET驅動電流，以減少閘極與源極區域之間的鰭電阻，並且減少閘極與汲極區域之間的電容。在另一實施例中，可藉由使FinFET穩定來避免高壓使裝置毀壞。尤其是，在閘極以及源極與汲極兩區域之間的鰭中，電阻會被最佳化(例如，藉由增加鰭的長度、藉由阻擋源極/汲極從鰭植入、以及藉由阻擋矽化物形成在鰭頂表面上)，使得FinFET能在預定的最大電壓上運作。當本發明複數個穩定的FinFET串聯形成時，此種穩定會避免造成在串聯中所有FinFET毀壞的連鎖反應。
參考圖1與2，在本發明結構的一種實施例中，FinFET 100、200係被設計為不對稱地位於源極區域101、201與汲極區域102、202之間。例如，閘極(特別是閘極導體120、220)係被放置地更靠近鰭150、250的位置，而併入單源極帶(single source strap)(見圖1項目101)，或者閘極導體與源極帶之間寬度增加(見圖2項目271)。相較之下，閘極導體120、220係被放置地更遠離在閘極導體與汲極帶之間鰭寬度增加之位置(見圖2項目272)，或者更遠離鰭併入單汲極帶之處(見圖1項目102)。更具體來說，參考圖1與2，本發明FinFET結構(100、200)的一種實施例包含在基板上的平行半導體面，其形成源極區域101、201與汲極區域102、202。另一半導體面(亦即，3－40nm寬的鰭150、250)則從源極區域101、201延伸到汲極區域102、202。閘極則放置在源極101、201與汲極區域102、202之間的鰭150、250上。具體來說，閘極介電層係形成在源極與汲極區域之間鰭的相對側壁上。閘極導體120、220則形成在閘極介電層上。FinFET結構100、200係被非對稱性地設置，使得在源極區域101、201與閘極導體120、220間之半導體鰭150、250的第一電阻能夠小於在閘極導體120、220與汲極區域102、202之間半導體鰭150、250的第二電阻，且使得在源極區域101、201與閘極導體120、220間的第一電容能夠大於在閘極導體120、220與汲極區域102、202間的第二電容。
例如參考圖1，閘極導體120可設置在相較於汲極區域102更靠近源極區域101的鰭150上。把閘極導體設置於較靠近源極區域，其係確保在閘極導體與源極區域之間的第一電阻小於在閘極導體與汲極區域之間的第二電阻。將閘極導體設置於遠離汲極區域則會減少閘極與汲極區域之間的電容。
或者，參考圖2，閘極導體可設置在距源極201以及202區域等距之處283、286。鰭250可具有第一部份251於閘極導體220與源極區域201之間，以及第二部份252於閘極導體220與汲極區域202之間。第一部份251與第二部份252兩者可分別包含鄰近閘極導體220的內部區段261、262，以及鄰近內部區段261、262的外部區段271、272(亦即，在內部區段261與源極區域201之間以及在內部區段262與汲極區域202之間)。內部區段261、262可具有相同寬度(例如，大約3－40nm的第一寬度287)。外部區段271、272亦可同樣地具有比內部區段261、262之第一寬度287更寬的相同寬度(例如，大約9－200nm第二寬度288)。假如第二部份252的內部區段262比第一部份251的內部區段261更長的話，則可降低閘極導體220與汲極區域202之間的電容，以及降低閘極導體220與源極區域201之間的電阻。當第一寬區段271越靠近閘極導體220，在閘極導體22O與源極區域201之間的電阻則會減少。尤其是，若內部區段261具有大約等於第一寬度287之第一長度284，且若內部262具有大於第一寬度287約三倍的第二長度282的話，可得到最佳電阻與電容。
參考圖3A－C與4A－C，本發明FinFET結構300、400的另一實施例包含平行的半導體面在形成源極區域301、401與汲極區域302、402的基板上。另一半導體面(亦即，3－40nm寬的鰭350、450)則從源極區域301、401延伸到汲極區域302、402。閘極(例如，包含閘極介電層與閘極導體320、420)則可放置在鰭350、450距源極301、401與汲極302、402區域等距之處383、483。結構300、400亦可同樣地包含形成於閘極導體320、420之相對側壁上的鰭350、450上的間隙壁311－312、411－412。使本實施例的FinFET結構300、400穩定(ballasted)，以避免在高壓下毀壞。如以上所討論的，在非常高壓下時，FinFET可進入被稱為跳回(snap－back)的模式，其中FET的毀壞係由於在電晶體通道的最熱區域中的電流耗散(current run－away)所造成。這是以具有複數鰭的平行組FinFET來發生，其中最熱鰭進入熱耗散，傳導所有額外的電流並且最終造成FinFETs的毀壞。本發明結構300、400提供穩定的FinFET，使得可平行施加到複數個FinFETs的最大電壓/電流(分別參見圖3C與4C的項目390、490)會增加到預定的最大值。
例如，參考圖3A－B，在閘極導體320與源極區域301之間，以及閘極導體320與汲極區域302之間，半導體鰭350的相等長度383分別大於半導體鰭350的寬度388(例如，9－200nm)約三至五倍。此長度383可提供足夠的電阻於半導體鰭350內，使得電晶體300能夠在預定最大電壓下運作。假如半導體鰭350具有比在源極/汲極區域301、302中更小濃度之摻雜質於半導體鰭中的話，則可提供穩定用的額外電阻。假如半導體鰭的頂表面395缺乏矽化物層391的話，亦可提供額外的電阻。例如，如圖3B所示，源極/汲極區域301、302可被植入N＋區域392，並且加蓋以矽化物391；然而，在製造製程期間內，亦可阻擋矽化物391與N＋區域392形成於鰭350中。參考圖3C，假如穩定的FinFET 300A－C形成於平行組390中的話，個別FETs(300A－C)的穩定會避免具有最低崩潰電壓的鰭進入熱耗損及傳導所有過量電流而最終造成在平行組390中所有FinFETs300 A－C的毀壞。
或者，參考圖4A－B，半導體鰭450可包含在源極區域401與閘極導體420之間的第一部份451，以及在閘極導體420與汲極區域402之間的第二部份452。第一部份451與第二部份452兩部份皆包含具有內部區段461、462，其具有相同寬度：例如3－40nm(亦即，第一寬度487)，以及相同長度：例如9－200nm(亦即，第一長度482)。內部區段461、462係緊鄰閘極導體420地放置。第一部份451與第二部份452亦同樣地各包含界於內部區段461、462以及源極/汲極區域401、402之間的外部區段471、472的寬區段。假如內部區段的長度(亦即，第一長度482)大於其寬度(亦即，第一寬度487)約三至五倍的話，便可達到穩定。具體來說，狹窄的內部區段461、462的長度482提供電阻於鰭450內，使得電晶體400能夠在預定最大電壓下運作。假如內部區段461、462具有比源極/汲極區域401、402更少濃度之源極/汲極摻雜物(亦即，p－型或n－型摻雜物)，且假如內部區段461、462的頂表面495缺乏鄰近的矽化物層時，便可提供穩定用的額外電阻。例如，如圖4b所示，源極/汲極區域401、402以及外部區段471、472會被植入以N＋區域492並且加蓋以矽化物491；然而，在製造程序時，形成於內部區段461、462的矽化物491與N＋區域492係由間隙壁411、412所阻擋。參考圖4C，假如穩定的FinFET 400A－C形成於平行組490中時，個別的FETs(400A－C)的穩定會避免具有最低崩潰電壓的鰭進入熱耗損並傳導所有過量電流，而最終造成在平行組490中所有FinFETs 400A－C的毀壞。
參考圖1及圖5所示的鰭式場效電晶體製造方法的實施例，尤其是不對稱的FinFET 100合併習知絕緣層上矽(SOI)FinFET製程技術。該方法包含形成源極/汲極區域101、102(500)以及形成從源極區域101延伸到汲極區域102的大約3－40nm半導體鰭150(502)。尤其是，源極/汲極區域與鰭會被微影圖案化，並且蝕刻成SOI晶圓的矽層，使得源極/汲極區域能夠形成為平行面，且鰭能夠在源極區域與汲極區域之間延伸。在蝕刻以前，硬遮罩會被沈積在矽層以上。
藉由形成鄰近半導體鰭150的閘極(例如，閘極介電層與閘極導體120)來提供不對稱性，使得比起汲極區域102，閘極導體120更接近源極區域101(504)。為了形成閘極，犧牲氧化物可生長在該鰭上，尤其是在該鰭以及源極/汲極區域的暴露矽表面上，隨後並且被剝去，以移除任何不規則性。然後，閘極介電層可生長或沈積在該鰭的側壁與頂表面上。在形成閘極介電層以後，傳導材料(譬如多晶矽)可沈積在鰭上、被微影圖案化以及被蝕刻。在本實施例中，所形成的閘極導體係位於較靠近源極區域。在源極與汲極區域之間所設置的閘極導體120的不對稱性，其係會造成源極區域101與閘極導體120之間半導體鰭150的第一電阻，係小於閘極導體120與汲極區域102之間半導體鰭150的第二電阻。此不對稱性同樣造成源極區域101與閘極導體120之間的第一電容大於閘極導體120與汲極區域102之間的第二電容。因此，形成閘極導體120鄰近半導體鰭150以致使閘極導體120相較於汲極區域102更接近源極區域101，其係會減少在源極區域101與閘極導體120之間鰭150的電阻，並減少在閘極導體120與汲極區域102之間的電容。接著可進行額外的製程以完成FinFET 100(506)。此額外的製程包括(但不限於)：藉由方向性反應離子蝕刻製程來剝除選用的硬遮罩；植入源極/汲極延伸部份(亦即，植入於閘極導體與源極/汲極區域之間的鰭區段)；形成環圈(halo)；形成鰭間隙壁；形成間隔物於閘極側壁上；植入N＋於源極/汲極區域；假如閘極導體形成具有多晶矽材料並不具有蓋層的話，則形成矽化物層(例如、鈷、鎳等等)在鰭的頂表面上、在源極/汲極區域的頂表面上、且/或在閘極導體之頂表面上；沈積並平面化額外介電層、形成閘極接觸(gate contact)、形成源極/汲極接觸等等。在此應注意的是，相同製程步驟可被使用來同時形成多個電晶體100，其中多個半導體鰭會共享相同的源極/汲極帶。
參考圖2及圖6，顯示不對稱的FinFET200之製造方法的替代性實施例，其亦同樣地使用習知絕緣體層上矽(SOI)FinFET的製程技術。誠如以上所詳細說明的，此方法包含形成源極/汲極區域201、202(600)以及形成從源極區域201延伸到汲極區域202的窄半導體鰭250(602)。不過，在本發明的此實施例中，閘極(包括閘極導體220)係形成於鄰近距源極區域201與汲極區域202之間等距之處283的半導體鰭250(604)。在製程中形成閘極以後(604)，以改變在閘極導體與源極區域之間第一部份鰭內的第一電阻，以及在閘極導體與汲極區域之間第二部份鰭的第二電阻(605)。尤其是，可將第一部份251的尺寸調整，使得具有第一寬度287(例如，3－40nm)的第一內部區段261係被設置於鄰近閘極導體220，且具有大於第一寬度287之第二寬度288的第一外部區段271則被放置在第一內部區段261與源極區域20l之間。同樣地，第二部份252的尺寸可被調整，以形成第二內部區段262與第二外部區段272。內部區段各具有相同寬度287，且外部區段具有相同寬度288。假如第二內部區段262比第一內部區段262長的話，則可達到不對稱性，從而減少在源極區域201與閘極導體220之間鰭的電阻，並且減少在閘極導體220與汲極區域201之間的電容。假如第一內部區段261形成具有大約等於第一寬度287(例如，3－40nm)之第一長度284，且第二內部區段262形成具有大於第一寬度287(例如，9－200nm)約三至五倍之第二長度282的話，則可達到最理想的不對稱性。
為了調整在製程中鰭的尺寸(605)，如上所述，在製程中形成包括閘極導體220之閘極以後(604)，第一間隙壁211與第二間隙壁212會同時緊接地分別形成在該鰭250之第一部份251與第二部份252上閘極導體220的側邊221、222上(606，見圖7)。例如，間隙壁211、212可藉由在閘極導體220之側邊221、222上生長或沈積大約9－200nm厚的二氧化矽層來形成。間隙壁211、212最初可被形成具有相同厚度282。此厚度282應該大於最初形成之鰭的寬度287(亦即，第一寬度)(例如，3－40nm)約三至五倍。因此，間隙壁211、212各大約9－200nm厚。此外，間隙壁211、212應該被形成使得該鰭250之第一部份251的第一暴露部份276仍留存於第一間隙壁211與源極區域201之間，且該鰭250之第二部份252的第二暴露部份275仍留存於第二間隙壁212與汲極區域202之間。在製程中形成間隙壁211、212以後(606)，第一間隙壁211的尺寸(亦即，厚度282)會被減少，使得間隙壁211具有大約等於第一寬度287(608，見圖2)的另一厚度284。用來減少第一間隙壁厚度的一種技術包含遮蔽277第二間隙壁212(610，見圖8)，隨後等向蝕刻第一間隙壁(612，見圖8)。此蝕刻製程不僅僅回蝕刻第一間隙壁211的頂表面213，還有第一間隙壁211的暴露側壁，因而減少間隙壁的厚度。一旦第一間隙壁211厚度減少的話，遮罩277則會被移除(614)。用來減少第一間隙壁厚度的另一技術包含以角度216(<90度)朝向第一間隙壁211植入惰性物種217(例如，矽、氬、氙等等)到二氧化矽間隙壁211、212內，使得第二間隙壁212的植入能夠被閘極導體220所掩蔽(亦即，部份阻擋)。因此，第一間隙壁211接收到較大濃度的惰性物種217(616，見圖9)，而提高第一間隙壁211的蝕刻率。然後，進行蝕刻製程，使得具有較大濃度惰性物種217的第一間隙壁211能夠以比第二間隙壁212更快的速率被蝕刻(618，見圖10)。再者，蝕刻製程(618)不僅僅回蝕刻第一間隙壁211的頂表面213，還有第一間隙壁211的暴露側壁215，因此而減少間隙壁的厚度。
一旦在製程中減少第一間隙壁211之厚度的話(608)，額外的半導體材料(例如，矽、矽鍺、矽鍺碳化物等等)會形成在第一暴露區段276與第二暴露區段275(620，例如見圖8與10)。形成額外半導體材料的製程(620)可藉由將矽、矽鍺或矽鍺碳化物選擇性地生長在鰭250之暴露區段275、276上，以及矽源極/汲極區域上來完成。本製程(620)形成第一與第二外部區段271、272(見圖2)。因此，第一與第二內部區段261、262係為分別仍留存於第一間隙壁211與第二間隙壁212下的那些鰭250的區段。如以上的詳細說明，可進行額外的製程以完成FinFET 200(圖6的622)。應該注意的是，相同製程步驟可被使用來同時形成多個電晶體200，其中多個半導體鰭共享相同的源極/汲極帶。
參考圖3A及圖11，如以上的詳細說明，顯示一種鰭式場效電晶體(尤其是穩定的FinFET 300)之製造方法的實施例，其係包含使用習知FinFET製程技術來形成源極/汲極區域301、302以及形成半導體鰭350(1100－1102)。包括閘極介電層與閘極導體320的閘極，係形成於鄰近半導體鰭，使得閘極導體320位於源極區域301與汲極區域302之間的等距之處383(1104，見以上閘極形成製程的詳細說明)。可藉由形成閘極來達到穩定，使得在閘極導體320與源極區域301之間或者在閘極導體320與汲極區域302之間，鰭350的長度383能夠大於半導體鰭350的寬度388約三倍。此長度383能增加於半導體鰭350內的電阻，使得電晶體300能夠在預定最大電壓下運作。一旦形成源極/汲極區域301、302、鰭350與閘極(包括閘極導體320)的話，額外的製程步驟可以被進行以完成FinFET(1106，見以上詳細說明)。藉由形成具有比源極/汲極區域更少濃度源極/汲極摻雜物的半導體鰭350(1108)(例如，藉由阻擋在製程1106將N＋區域392植入到鰭350內，見圖3B)以及不具有矽化物層在鰭350的頂表面395上(1110)(例如，藉由阻擋在製程1106將矽化物層391形成在鰭350的頂表面395上，見圖3B)，則可提供穩定用的額外電阻。應該注意的是，相同製程步驟可被使用來同時形成多個電晶體300，其中多個半導體鰭共享相同的源極/汲極帶(見圖3C)。
或者，參考圖12與圖4A，其顯示一種穩定的FinFET 400製造方法的實施例，包含使用習知的FinFET製程技術來形成源極/汲極區域401、402以及形成窄半導體鰭450(1200－1202，見以上詳細說明)。包括閘極介電層與閘極導體420的閘極，係形成於鄰近半導體鰭450，使得閘極導體420在源極區域401與汲極區域402之間的等距之處483(1204，見以上詳細說明)。在製程中形成閘極(1204)以後，可調整鰭的尺寸以最佳化電阻，使得電晶體能夠在預定最大電壓下運作(1205)。鰭的尺寸可藉由形成鄰近源極/汲極的鰭外部來調整，源極/汲極比鄰近閘極導體之鰭的內部更寬。尤其是，沒有被延伸於源極區域401與閘極導體420間的閘極導體420所覆蓋之鰭450的第一部份451，以及延伸於閘極導體420與汲極區域402間之第二部份452，其兩者的尺寸皆可被調整。可將調整這些尺寸，使得具有相同寬度487(亦即，第一寬度487)與相同長度(亦即，第一長度482)的內部區段461、462可被設置於鄰近閘極導體。此外，亦可調整這些尺寸，使得具有相同寬度488(亦即，第二寬度)與相同長度481(亦即，第二長度)的外部區段471、472，可被設置於鄰近源極/汲極區域。外部區段471、472的形成使得它們的寬度488能夠大於內部區段461、462的寬度487。可藉由形成內部區段與外部區段來達到穩定，使得內部區段461、462的長度能夠大於鰭最初寬度(亦即，第一寬度487)約三倍，從而提供足夠的電阻於第一與第二內部區段461、462內，使得電晶體400能夠在預定最大電壓下運作。
如上所述，為了調整在過程中鰭的尺寸(1205)以形成內部區段461、462與外部區段471、472，將間隙壁411、412形成於緊鄰閘極導體420的側邊421、422之鰭450的第一與第二部份451、452上(例如，在該鰭450的頂表面與相對側壁上)(1206，見圖13)。間隙壁411、412可形成(例如，藉由生長或沈積二氧化矽)具有大於第一寬度487(亦即，該鰭的寬度(例如，3－40nm)，如先前形成於過程中的(1202))約三至五倍的厚度482。亦同樣地形成這些間隙壁，使得鰭450的第一與第二暴露區段476、475仍然留存間隙壁411、412以及源極/汲極區域401、402之間。一旦形成間隙壁411、412的話，額外的半導體材料(例如，矽、矽鍺、矽鍺碳化物等等)則會形成在鰭的暴露區段475、476上，以形成第一與第二外部區段471、472(1208，見圖4A)。因此，第一與第二內部區段461、462係為仍留存在間隙壁411、412下的那些鰭的區段450。內部區段的長度係為這些間隙壁厚度的函數。再者，一旦源極/汲極區域401、402、鰭450與閘極(包括閘極導體420)形成的話，那麼額外的製程步驟則可進行，以完成FinFET(1210)，如以上的詳細說明。藉由形成比在源極/汲極區域更少濃度源極/汲極摻雜物之半導體鰭450的第一與第二內部區段461、462(1212)(例如，藉由阻擋在過程1210將N＋區域492植入到鰭450內，見圖4B)，以及藉由形成不具有矽化物層的內部區段(1214)(例如，藉由阻擋在過程1210將矽化物層491形成在鰭450的頂表面495上，見圖4B)，可提供穩定用的額外電阻。應該注意的是，相同製程步驟可被使用來同時形成多個電晶體400，其中多個半導體鰭會共享相同的源極/汲極帶(見圖4C)。
因此，以上揭露出改善的鰭式場效電晶體(FinFET)結構與該結構的相關製造方法。在一實施例中，藉由非對稱地設置FinFET來最佳化FinFET的驅動電流，以減少閘極與源極區域之間的鰭電阻，並且減少閘極與汲極區域之間的電容。由於此同時的低源極－閘極電阻與低汲極－閘極電容，此不對稱FinFETS可提供具有更高切換速率與減少功率的電路。此亦同樣地轉換成物理性更小的電路，以及因而更低成本的電路，其係因為更少的鰭可提供相等的速率。在另一實施例中，可藉由使FinFET穩定來避免高壓下裝置的毀壞。尤其是，將在閘極以及源極與汲極兩區域之間鰭中的電阻最佳化(例如，藉由增加鰭長度，藉由阻擋源極/汲極從鰭植入，以及藉由阻擋矽化物形成在鰭的頂表面上)，使得FinFET能夠在預定最大電壓下運作。此種穩定的FinFET提供更高操作電壓的更高可靠度，其係並且可避免在其他方面所需要之特別、昂貴的製程步驟，以將特別高電壓的電晶體添加到電路。雖然本發明已經就實施例來說明，但是那些熟諳該技藝者將理解到本發明可用在附加申請專利範圍精神與範圍內的修改來實施。
100．．．鰭式場效電晶體
101．．．源極區域
102．．．汲極區域
111．．．第一間隙壁
112．．．第二間隙壁
120．．．閘極導體
150．．．鰭
183．．．長度
186．．．長度
187．．．寬度
200．．．鰭式場效電晶體
201．．．源極區域
202．．．汲極區域
211．．．第一間隙壁
212．．．第二間隙壁
213．．．頂表面
215．．．暴露側壁
216．．．角度
217．．．惰性物種
220．．．閘極導體
221．．．側壁
222．．．側壁
250．．．鰭
251．．．第一部份
252．．．第二部份
261．．．第一內部區段
262．．．第二內部區段
271．．．第一外部區段
272．．．第二外部區段
275．．．第二暴露區段
276．．．第一暴露區段
277．．．遮罩
281．．．第一長度
282．．．第二長度
283．．．等距處
284．．．第一長度
285．．．第二長度
286．．．等距處
287．．．第一寬度
288．．．第二寬度
300．．．鰭式場效電晶體
301．．．源極區域
302．．．汲極區域
311．．．第一間隙壁
312．．．第二間隙壁
320．．．閘極導體
350．．．鰭
383．．．相等長度
388．．．寬度
390．．．平行組
391．．．矽化物層
392．．．N＋區域
395．．．頂表面
400．．．鰭式場效電晶體
401．．．源極區域
402．．．汲極區域
411．．．第一間隙壁
412．．．第二間隙壁
420．．．閘極導體
421．．．側壁
422．．．側壁
450．．．鰭
451．．．第一部份
452．．．第二部份
461．．．第一內部區段
462．．．第二內部區段
471．．．第一外部區段
472．．．第二外部區段
475．．．第二暴露區段
476．．．第一暴露區段
481．．．第一長度
482．．．第二長度
483．．．等距處
487．．．寬度
488．．．寬度
490．．．平行組
491．．．矽化物層
492．．．N＋區域
495．．．頂表面
本發明將較佳地從參考附圖的以下詳細說明被理解，其中：圖1係為本發明的FinFET 100的示意圖；圖2係為本發明的FinFET 200的示意圖；圖3A係為本發明的FinFET 300的示意圖；圖3B係為FinFET 300的側視示意圖；圖3C係為FinFET 300串聯的示意圖；圖4A係為本發明的FinFET 400的示意圖；圖4B係為FinFET 400的側視示意圖；圖4C係為FinFET 400串聯的示意圖；圖5係為說明一種製造FinFET 100方法的流程示意圖；圖6係為說明一種製造FinFET 200方法的流程示意圖；圖7係為部份完成的FinFET 200的示意圖；圖8係為部份完成的FinFET 200的示意圖；圖9係為部份完成的FinFET 200的示意圖；圖10係為部份完成的FinFET 200的示意圖；圖11係為說明一種製造FinFET 300方法的流程示意圖；圖12係為說明一種製造FinFET 400方法的流程示意圖；以及圖13係為部份完成的FinFET 400的示意圖。
100．．．鰭式場效電晶體
101．．．源極區域
102．．．汲極區域
111．．．第一間隙壁
112．．．第二間隙壁
120．．．閘極導體
150．．．鰭
183．．．長度
186．．．長度
187．．．寬度

Claims (22)

  1. 一種鰭式場效電晶體，包含：一源極區域；一汲極區域；一半導體鰭，從該源極區域延伸到該汲極區域；以及一閘極導體，鄰近該源極區域與該汲極區域之間的該半導體鰭，其中在該源極區域與該閘極導體之間該半導體鰭的一第一電阻，係小於在該閘極導體與該汲極區域之間該半導體鰭的一第二電阻；以及其中在該源極區域與該閘極導體之間的一第一電容，係大於在該閘極導體與該汲極區域之間的一第二電容。
  2. 如申請專利範圍第1項之電晶體，其中該閘極導體係相較於該汲極區域來說更接近該源極區域。
  3. 如申請專利範圍第1項之電晶體，其中該閘極導體是在該源極區域與該汲極區域之間的等距之處。
  4. 如申請專利範圍第3項之電晶體，其中該半導體鰭進一步包含：一第一部份，位於該閘極導體與該源極區域之 間；以及一第二部份，位於該閘極導體與該汲極區域之間；其中每一個該第一部份與該第二部份均包含：一內部區段，鄰近該閘極導體；以及一外部區段，鄰近該內部區段；其中該內部區段比該外部區段窄，且其中該第二部份的該內部區段比該第一部份的該內部區段更長。
  5. 如申請專利範圍第4項之電晶體，其中該第二部份的該內部區段至少比該第一部份之該內部區段長約三倍。
  6. 一種鰭式場效電晶體，包含：一源極區域；一汲極區域；一半導體鰭，從該源極區域延伸到該汲極區域；以及一閘極導體，鄰近該源極區域與該汲極區域之間的該半導體鰭，其中該半導體鰭包含：一第一部份，位於該源極區域與該閘極導體之間；以及 一第二部份，位於該閘極導體與該汲極區域之間；其中每個該第一部份與該第二部份包含鄰近該閘極導體之一內部區段且具有相同寬度與相同長度致使每個該內部區段具有至少一最小量的電阻，需求以致能該電晶體在一預定最大電壓下為可運作，其中每個該第一部份與該第二部份進一步包含鄰近該內部區段的一外部區段，其中該外部區段比該內部區段寬，其中該相同長度大於該相同寬度約三倍。
  7. 如申請專利範圍第6項之電晶體，其中每個該內部區段包含缺乏一相鄰矽化物層的一對應頂表面。
  8. 如申請專利範圍第6項之電晶體，進一步包含摻雜物於該源極區域、該汲極區域及該半導體鰭當中，其中該源極區域與該汲極區域中之該摻雜物的一濃度係高於該半導體鰭中之該摻雜物的一濃度。
  9. 如申請專利範圍第6項之電晶體，進一步包含複數個該半導體鰭於該源極區域與該汲極區域之間，其中在每個該半導體鰭內的該電阻係保護該結構避免受到熱耗散與毀壞。
  10. 一種製造一鰭式場效電晶體的方法，該方法包含：形成一源極區域與一汲極區域；形成一半導體鰭，該半導體鰭從該源極區域延伸到該汲極區域；以及形成一閘極導體，鄰近該源極區域與該汲極區域之間的該半導體鰭；其中該半導體鰭與該閘極導體的形成使得該源極區域與該閘極導體間之該半導體鰭的一第一部份的一第一電阻，係小於該閘極導體與該汲極區域間之該半導體鰭的一第二部份的一第二電阻，並使得該源極區域與該閘極導體間之一第一電容，係大於該閘極導體與該汲極區域間的一第二電容。
  11. 如申請專利範圍第10項之方法，其中該閘極導體形成於鄰近該半導體鰭，使得該閘極導體相較於該汲極區域來說更接近該源極區域。
  12. 如申請專利範圍第10項之方法，其中該閘極導體係鄰近在該源極區域與該汲極區域之間該半導體鰭等距之處形成，且該方法進一步包含調整該第一部份與該第二部份的尺寸，以改變該第一電阻與該第二電阻。
  13. 如申請專利範圍第12項之方法，其中該調整該尺寸的步驟包含：形成該第一部份，具有一第一內部區段鄰近該閘極導體，以及一第一外部區段於該第一內部區段與該源極區域之間；以及形成該第二部份，具有一第二內部區段鄰近該閘極導體，以及一第二外部區段於該第二內部區段與該汲極區域之間；其中該第二內部區段係形成得比該第一內部區段更長，其中該第一內部區段與該第二內部區段係形成具有一第一寬度，且該第一外部區段與該第二外部區段係形成具有一第二寬度，以及其中該第二寬度大於該第一寬度。
  14. 如申請專利範圍第13項之方法，其中該形成該第一部份與形成該第二部份之步驟包含：形成一第一間隙壁與一第二間隙壁在鄰近該閘極導體的該半導體鰭上，使得該第一間隙壁與該第二間隙壁具有比該第一寬度還大約三倍的一厚度，並使得一第一暴露區段存留於該第一間隙壁與該源極區域之間，以及一第二暴露區段存留於該第二間隙壁與該汲極區域之間；減少該第一間隙壁的該厚度；以及 形成額外的半導體材料於該第一暴露區段與該第二暴露區段上。
  15. 如申請專利範圍第14項之方法，其中該減少該第一間隙壁之該厚度的步驟包含下列其中之一：遮蔽該第二間隙壁並且等向性蝕刻該第一間隙壁；以及以小於90度的角度植入一惰性物種(inert species)至該第一間隙壁，使得該第一間隙壁收到比該第二間隙壁的一較大濃度的該惰性物質，並且進行一蝕刻製程，其中由於該較大濃度的該惰性物種，該第一間隙壁會以一較快的速率被蝕刻。
  16. 一種製造一鰭式場效電晶體的方法，包含：形成源極/汲極區域；形成一半導體鰭，該半導體鰭在該源極/汲極區域之間延伸；以及形成一閘極導體，鄰近於該源極/汲極區域之間的該半導體鰭；調整在該閘極導體與該源極/汲極區域之間該半導體鰭的尺寸(dimensions)以將電阻最佳化，使得該電晶體在一預定最大電壓下為可運作。
  17. 如申請專利範圍第16項之方法，其中該調整該尺 寸的步驟包含：形成鄰近該源極/汲極區域之該半導體鰭的外部區段，係相較於鄰近該閘極導體之該半導體鰭的內部區段還寬。
  18. 如申請專利範圍第17項之方法，其中該調整該尺寸的步驟進一步包含：形成該內部區段使得該內部區段的一長度大於該內部區段的一寬度約三倍。
  19. 如申請專利範圍第18項之方法，其中該外部區段係形成為比該內部區段更寬，係藉由：形成間隙壁於鄰近該閘極導體的該半導體鰭上，使得該間隙壁的一厚度大於該半導體鰭的一寬度約三倍，並使得暴露部份存留於該間隙壁與該源極/汲極區域之間；以及形成額外的半導體材料於該暴露部份上。
  20. 一種鰭式場效電晶體，包含：一源極區域；一汲極區域；複數個半導體鰭，從該源極區域延伸到該汲極區域；以及一閘極導體，鄰近該源極區域與該汲極區域之間的該等半導體鰭，其中每個該等半導體鰭包含： 一第一部份，位於該源極區域與該閘極導體之間；以及一第二部份，位於該閘極導體與該汲極區域之間；其中每個該第一部份與該第二部份包含鄰近該閘極導體之一內部區段且具有相同均勻的寬度與相同長度致使每個該內部區段具有至少一最小量的電阻，所需以避免電流耗散且致能該電晶體在一預定最大電壓下為可運作，其中每個該第一部份與該第二部份進一步包含鄰近且寬於該內部區段的一外部區段，其中該相同長度大於該相同寬度約三倍。
  21. 如申請專利範圍第20項之電晶體，其中每個該內部區段包含缺乏一相鄰矽化物層的一對應頂表面。
  22. 如申請專利範圍第20項之電晶體，進一步包含摻雜物於該源極區域、該汲極區域及該半導體鰭當中，其中該源極區域與該汲極區域中之該摻雜物的一濃度係高於該半導體鰭中之該摻雜物的一濃度。
TW095128273A 2005-08-03 2006-08-02 鰭式場效電晶體 TWI397999B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/161,442 US7348642B2 (en) 2005-08-03 2005-08-03 Fin-type field effect transistor

Publications (2)

Publication Number Publication Date
TW200717805A TW200717805A (en) 2007-05-01
TWI397999B true TWI397999B (zh) 2013-06-01

Family

ID=37716900

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095128273A TWI397999B (zh) 2005-08-03 2006-08-02 鰭式場效電晶體

Country Status (8)

Country Link
US (4) US7348642B2 (zh)
EP (1) EP1920467B1 (zh)
JP (1) JP5220604B2 (zh)
KR (1) KR101027173B1 (zh)
CN (1) CN101443912B (zh)
AT (1) ATE544182T1 (zh)
TW (1) TWI397999B (zh)
WO (1) WO2007019023A2 (zh)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456476B2 (en) 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US7268058B2 (en) * 2004-01-16 2007-09-11 Intel Corporation Tri-gate transistors and methods to fabricate same
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7332439B2 (en) * 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7348642B2 (en) * 2005-08-03 2008-03-25 International Business Machines Corporation Fin-type field effect transistor
US7595245B2 (en) * 2005-08-12 2009-09-29 Texas Instruments Incorporated Semiconductor device having a gate electrode material feature located adjacent a gate width side of its gate electrode and a method of manufacture therefor
DE102005039365B4 (de) * 2005-08-19 2022-02-10 Infineon Technologies Ag Gate-gesteuertes Fin-Widerstandselement, welches als pinch - resistor arbeitet, zur Verwendung als ESD-Schutzelement in einem elektrischen Schaltkreis und Einrichtung zum Schutz vor elektrostatischen Entladungen in einem elektrischen Schaltkreis
US20070090416A1 (en) 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
JP2008177278A (ja) * 2007-01-17 2008-07-31 Toshiba Corp スタティック型半導体記憶装置
KR100887007B1 (ko) 2007-10-12 2009-03-04 주식회사 동부하이텍 Ｌｄｉ의 알-스트링내 폴리 패턴 형성 방법 및 구조
US7994612B2 (en) * 2008-04-21 2011-08-09 International Business Machines Corporation FinFETs single-sided implant formation
WO2009130629A1 (en) * 2008-04-23 2009-10-29 Nxp B.V. A fin fet and a method of manufacturing a fin fet
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US7979836B2 (en) * 2008-08-15 2011-07-12 International Business Machines Corporation Split-gate DRAM with MuGFET, design structure, and method of manufacture
US7781283B2 (en) * 2008-08-15 2010-08-24 International Business Machines Corporation Split-gate DRAM with MuGFET, design structure, and method of manufacture
US8331068B2 (en) 2009-02-19 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. ESD protection for FinFETs
US8184472B2 (en) 2009-03-13 2012-05-22 International Business Machines Corporation Split-gate DRAM with lateral control-gate MuGFET
US8202780B2 (en) * 2009-07-31 2012-06-19 International Business Machines Corporation Method for manufacturing a FinFET device comprising a mask to define a gate perimeter and another mask to define fin regions
US8946028B2 (en) * 2009-10-06 2015-02-03 International Business Machines Corporation Merged FinFETs and method of manufacturing the same
US8716797B2 (en) 2009-11-03 2014-05-06 International Business Machines Corporation FinFET spacer formation by oriented implantation
US8174055B2 (en) * 2010-02-17 2012-05-08 Globalfoundries Inc. Formation of FinFET gate spacer
US8513102B2 (en) 2010-11-08 2013-08-20 Leonard Forbes Reduction of random telegraph signal (RTS) and 1/f noise in silicon MOS devices, circuits, and sensors
JP2012243971A (ja) * 2011-05-20 2012-12-10 Sony Corp ブートストラップ回路、インバータ回路、走査回路、表示装置、及び、電子機器
TWI636526B (zh) * 2011-06-21 2018-09-21 鈺創科技股份有限公司 動態記憶體結構
US8595661B2 (en) * 2011-07-29 2013-11-26 Synopsys, Inc. N-channel and p-channel finFET cell architecture
US8466027B2 (en) * 2011-09-08 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation and associated devices
KR101805634B1 (ko) * 2011-11-15 2017-12-08 삼성전자 주식회사 Ⅲ-ⅴ족 배리어를 포함하는 반도체 소자 및 그 제조방법
CN103165428B (zh) * 2011-12-14 2015-12-09 中芯国际集成电路制造(上海)有限公司 制作半导体器件的方法
US8901659B2 (en) 2012-02-09 2014-12-02 International Business Machines Corporation Tapered nanowire structure with reduced off current
US8637371B2 (en) 2012-02-16 2014-01-28 International Business Machines Corporation Non-planar MOSFET structures with asymmetric recessed source drains and methods for making the same
US8927432B2 (en) * 2012-06-14 2015-01-06 International Business Machines Corporation Continuously scalable width and height semiconductor fins
KR20140040543A (ko) 2012-09-26 2014-04-03 삼성전자주식회사 핀 구조의 전계효과 트랜지스터, 이를 포함하는 메모리 장치 및 그 반도체 장치
CN103779217A (zh) * 2012-10-18 2014-05-07 中芯国际集成电路制造(上海)有限公司 一种鳍片型场效应晶体管及其制作方法
CN103811338B (zh) * 2012-11-08 2016-12-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
US9123654B2 (en) * 2013-02-15 2015-09-01 International Business Machines Corporation Trilayer SIT process with transfer layer for FINFET patterning
US9231106B2 (en) * 2013-03-08 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with an asymmetric source/drain structure and method of making same
CN104103319B (zh) * 2013-04-11 2017-08-25 中芯国际集成电路制造(上海)有限公司 反熔丝电路及其编程方法、反熔丝结构
KR102089682B1 (ko) 2013-07-15 2020-03-16 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
US9484460B2 (en) 2013-09-19 2016-11-01 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device having gate dielectric surrounding at least some of channel region and gate electrode surrounding at least some of gate dielectric
US9691763B2 (en) 2013-12-27 2017-06-27 International Business Machines Corporation Multi-gate FinFET semiconductor device with flexible design width
US9190466B2 (en) 2013-12-27 2015-11-17 International Business Machines Corporation Independent gate vertical FinFET structure
US9633906B2 (en) * 2014-01-24 2017-04-25 International Business Machines Corporation Gate structure cut after formation of epitaxial active regions
KR20210109651A (ko) * 2014-03-24 2021-09-06 인텔 코포레이션 단일 다이 상에 다수의 트랜지스터 핀 치수들을 얻기 위한 기술들
US9318574B2 (en) * 2014-06-18 2016-04-19 International Business Machines Corporation Method and structure for enabling high aspect ratio sacrificial gates
US9281065B2 (en) 2014-08-11 2016-03-08 Empire Technology Development Llc Low-power nonvolatile memory cells with select gates
JP6373686B2 (ja) * 2014-08-22 2018-08-15 ルネサスエレクトロニクス株式会社 半導体装置
US10559690B2 (en) 2014-09-18 2020-02-11 International Business Machines Corporation Embedded source/drain structure for tall FinFET and method of formation
KR102168302B1 (ko) 2014-11-21 2020-10-22 삼성전자주식회사 3차원 채널을 이용하는 반도체 장치
KR102320049B1 (ko) 2015-02-26 2021-11-01 삼성전자주식회사 경사진 활성 영역을 갖는 반도체 소자
US10018515B2 (en) * 2015-09-16 2018-07-10 Qualcomm Incorporated Transistor temperature sensing
US9484306B1 (en) 2015-11-17 2016-11-01 International Business Machines Corporation MOSFET with asymmetric self-aligned contact
TWI594421B (zh) * 2016-06-28 2017-08-01 瑞昱半導體股份有限公司 鰭式場效電晶體及其製造方法
CN107579116A (zh) * 2016-07-05 2018-01-12 瑞昱半导体股份有限公司 鳍式场效晶体管及其制造方法
KR101859587B1 (ko) 2016-12-30 2018-05-18 서울시립대학교 산학협력단 네거티브 캐패시턴스 핀펫 소자 및 제조 방법
US10475790B2 (en) 2017-09-28 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Asymmetric gate pitch
JP6612937B2 (ja) * 2018-07-18 2019-11-27 ルネサスエレクトロニクス株式会社 半導体装置
US11060846B2 (en) 2018-12-19 2021-07-13 Kla Corporation Scatterometry based methods and systems for measurement of strain in semiconductor structures
KR20210039772A (ko) 2019-10-02 2021-04-12 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US11670675B2 (en) 2020-12-04 2023-06-06 United Semiconductor Japan Co., Ltd. Semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040145000A1 (en) * 2003-01-23 2004-07-29 An Judy Xilin Tri-gate and gate around MOSFET devices and methods for making same
US20050121703A1 (en) * 2003-12-05 2005-06-09 Katsuhiko Hieda Semiconductor device and method for manufacturing the same

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US539896A (en) * 1895-05-28 John graves
JPS6226665A (ja) 1985-07-26 1987-02-04 Hitachi Ltd 磁気デイスク駆動装置
JPS6226865A (ja) 1985-07-29 1987-02-04 New Japan Radio Co Ltd 電界効果トランジスタ
JPS62132366A (ja) 1985-12-04 1987-06-15 Nec Corp 縦型電界効果トランジスタの製造方法
JPS63308962A (ja) * 1987-06-11 1988-12-16 Sanyo Electric Co Ltd 半導体装置の製造方法
US4907041A (en) * 1988-09-16 1990-03-06 Xerox Corporation Intra-gate offset high voltage thin film transistor with misalignment immunity
US5399896A (en) 1992-09-29 1995-03-21 Mitsubishi Denki Kabushiki Kaisha FET with a T-shaped gate of a particular structure
US5985724A (en) 1996-10-01 1999-11-16 Advanced Micro Devices, Inc. Method for forming asymmetrical p-channel transistor having nitrided oxide patterned to selectively form a sidewall spacer
US20020036328A1 (en) 1998-11-16 2002-03-28 William R. Richards, Jr. Offset drain fermi-threshold field effect transistors
US6291325B1 (en) 1998-11-18 2001-09-18 Sharp Laboratories Of America, Inc. Asymmetric MOS channel structure with drain extension and method for same
JP3543946B2 (ja) * 2000-04-14 2004-07-21 日本電気株式会社 電界効果型トランジスタ及びその製造方法
JP2003533050A (ja) * 2000-05-10 2003-11-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイス
US6413802B1 (en) 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
JP3729082B2 (ja) * 2001-04-25 2005-12-21 日本電信電話株式会社 半導体保護回路
US6525354B2 (en) 2001-04-27 2003-02-25 Fujitsu Limited FET circuit block with reduced self-heating
JP2002343806A (ja) 2001-05-15 2002-11-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6492212B1 (en) * 2001-10-05 2002-12-10 International Business Machines Corporation Variable threshold voltage double gated transistors and method of fabrication
US6967351B2 (en) * 2001-12-04 2005-11-22 International Business Machines Corporation Finfet SRAM cell using low mobility plane for cell stability and method for forming
JP3605086B2 (ja) 2002-03-29 2004-12-22 株式会社東芝 電界効果トランジスタ
US6664582B2 (en) * 2002-04-12 2003-12-16 International Business Machines Corporation Fin memory cell and method of fabrication
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6706571B1 (en) 2002-10-22 2004-03-16 Advanced Micro Devices, Inc. Method for forming multiple structures in a semiconductor device
US6864519B2 (en) 2002-11-26 2005-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS SRAM cell configured using multiple-gate transistors
US6800885B1 (en) 2003-03-12 2004-10-05 Advance Micro Devices, Inc. Asymmetrical double gate or all-around gate MOSFET devices and methods for making same
US6764884B1 (en) * 2003-04-03 2004-07-20 Advanced Micro Devices, Inc. Method for forming a gate in a FinFET device and thinning a fin in a channel region of the FinFET device
US7456476B2 (en) * 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US6897111B2 (en) * 2003-07-28 2005-05-24 Chartered Semiconductor Manufacturing Ltd. Method using quasi-planar double gated fin field effect transistor process for the fabrication of a thyristor-based static read/write random-access memory
JP2005086024A (ja) * 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法
JP2005142289A (ja) * 2003-11-05 2005-06-02 Toshiba Corp 半導体記憶装置
US7115947B2 (en) * 2004-03-18 2006-10-03 International Business Machines Corporation Multiple dielectric finfet structure and method
US7154118B2 (en) * 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7176092B2 (en) * 2004-04-16 2007-02-13 Taiwan Semiconductor Manufacturing Company Gate electrode for a semiconductor fin device
US7148540B2 (en) * 2004-06-28 2006-12-12 Agere Systems Inc. Graded conductive structure for use in a metal-oxide-semiconductor device
US20060071270A1 (en) * 2004-09-29 2006-04-06 Shibib Muhammed A Metal-oxide-semiconductor device having trenched diffusion region and method of forming same
EP1693898B1 (en) * 2005-02-21 2008-04-16 Interuniversitair Microelektronica Centrum ( Imec) Floating-body-cell memory device and a method for the manufacturing thereof
US7176537B2 (en) * 2005-05-23 2007-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. High performance CMOS with metal-gate and Schottky source/drain
US7348642B2 (en) * 2005-08-03 2008-03-25 International Business Machines Corporation Fin-type field effect transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040145000A1 (en) * 2003-01-23 2004-07-29 An Judy Xilin Tri-gate and gate around MOSFET devices and methods for making same
US20050121703A1 (en) * 2003-12-05 2005-06-09 Katsuhiko Hieda Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US8129773B2 (en) 2012-03-06
US20080124868A1 (en) 2008-05-29
US7348642B2 (en) 2008-03-25
KR101027173B1 (ko) 2011-04-05
JP5220604B2 (ja) 2013-06-26
CN101443912A (zh) 2009-05-27
TW200717805A (en) 2007-05-01
ATE544182T1 (de) 2012-02-15
JP2009503893A (ja) 2009-01-29
WO2007019023A2 (en) 2007-02-15
EP1920467B1 (en) 2012-02-01
CN101443912B (zh) 2011-03-23
US20080087968A1 (en) 2008-04-17
US8106439B2 (en) 2012-01-31
EP1920467A2 (en) 2008-05-14
US20070029624A1 (en) 2007-02-08
US20120129304A1 (en) 2012-05-24
US8524547B2 (en) 2013-09-03
KR20080030110A (ko) 2008-04-03
EP1920467A4 (en) 2011-03-02
WO2007019023A3 (en) 2008-11-13

Similar Documents

Publication Publication Date Title
TWI397999B (zh) 鰭式場效電晶體
US6706571B1 (en) Method for forming multiple structures in a semiconductor device
US6709982B1 (en) Double spacer FinFET formation
KR100532353B1 (ko) 핀 전계 효과 트랜지스터 및 그 제조방법
JP4378293B2 (ja) 歪みＳｉＭＯＳＦＥＴを形成するための構造および方法
US7105934B2 (en) FinFET with low gate capacitance and low extrinsic resistance
US6833588B2 (en) Semiconductor device having a U-shaped gate structure
JP4166758B2 (ja) フィン型電界効果トランジスタおよびその製造方法
US7045401B2 (en) Strained silicon finFET device
KR100748261B1 (ko) 낮은 누설전류를 갖는 ｆｉｎ 전계효과트랜지스터 및 그제조 방법
KR100696197B1 (ko) 실리콘 기판을 이용한 다중 게이트 모스 트랜지스터 및 그제조 방법
US20050035415A1 (en) Multiple-gate transistors formed on bulk substrates
KR101042713B1 (ko) 전체 설계 목적들을 달성하기 위해 핀펫 활성 표면들 상의 캐리어 이동도의 가변
US6842048B2 (en) Two transistor NOR device
JP2006269975A (ja) 半導体装置及びその製造方法
JP2005286324A (ja) 基板上へトランジスタ構造を形成する方法、基板上のトランジスタ構造、および半導体デバイス