CN107579116A - 鳍式场效晶体管及其制造方法 - Google Patents
鳍式场效晶体管及其制造方法 Download PDFInfo
- Publication number
- CN107579116A CN107579116A CN201610525230.9A CN201610525230A CN107579116A CN 107579116 A CN107579116 A CN 107579116A CN 201610525230 A CN201610525230 A CN 201610525230A CN 107579116 A CN107579116 A CN 107579116A
- Authority
- CN
- China
- Prior art keywords
- fin
- electrode structure
- gate electrode
- effect transistor
- fin field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种鳍式场效晶体管,包含:半导体基板、鳍式结构、栅极介电层、栅极电极结构、漏极结构及源极结构。半导体基板包含绝缘区。鳍式结构延伸设置于半导体基板上,并位于二绝缘区间。栅极介电层设置以横跨鳍式结构的两侧。栅极电极结构设置于栅极介电层上。漏极结构设置于鳍式结构对应于栅极电极结构的第一侧,并与栅极电极结构间具有第一电阻值。源极结构设置于鳍式结构对应于栅极电极结构的第二侧,并与栅极电极结构间具有第二电阻值,其中第一电阻值大于第二电阻值。
Description
技术领域
本发明涉及一种半导体技术,且特别涉及一种鳍式场效晶体管(fin fieldeffect transistor;FinFET)及其制造方法。
背景技术
随着集成电路的尺寸愈来愈小,以及对于驱动能力愈来愈高的需求,晶体管需要在尺寸愈来愈小的状况下,产生高驱动电流的能力。传统的晶体管在栅极长度缩小到20纳米以下的时候,容易产生漏电流。并且,栅极长度的缩减,使得栅极对于通道的影响力愈小。在此情形下,具有三维的源极和漏极结构的鳍式场效晶体管成功克服上述的问题,成为近年半导体技术的主流。
然而,由于尺寸小,鳍式场效晶体管在半导体通道处无法承受过高的电压,使得鳍式场效晶体管难以应用于高电压的环境中。因此,如何设计一个新的鳍式场效晶体管及其制造方法,以解决上述的问题,乃为此一业界亟待解决的问题。
发明内容
因此,本发明的一方面是提供一种鳍式场效晶体管,包含:半导体基板、鳍式结构、栅极介电层、栅极电极结构、漏极结构以及源极结构。半导体基板包含多个绝缘区。鳍式结构延伸设置于半导体基板上,并位于二绝缘区间。栅极介电层沿第二方向延伸设置以横跨鳍式结构的两侧。栅极电极结构设置于栅极介电层上。漏极结构设置于鳍式结构对应于栅极电极结构的第一侧,并与栅极电极结构间具有第一电阻值。源极结构设置于鳍式结构对应于栅极电极结构的第二侧,并与栅极电极结构间具有第二电阻值,其中第一电阻值大于第二电阻值。
本发明的另一方面是提供一种鳍式场效晶体管制造方法,包含:提供晶体管前驱物(precursor),晶体管前驱物包含:半导体基板、鳍式结构、栅极介电层以及栅极电极结构。半导体基板包含多个绝缘区。鳍式结构延伸设置于半导体基板上,并位于二绝缘区间。栅极介电层设置以横跨鳍式结构的两侧。栅极电极结构设置于栅极介电层上。对鳍式结构的第一位置以及第二位置进行蚀刻,其中第一位置为鳍式结构对应于栅极电极结构的第一侧,第二位置为鳍式结构对应于栅极电极结构的第二侧。于第一位置形成漏极结构,以及于第二位置形成源极结构,其中该漏极结构与栅极电极结构间具有一第一电阻值,该源极结构与栅极电极结构间具有一第二电阻值,该第一电阻值大于该第二电阻值。
应用本发明的优点在于通过使鳍式场效晶体管在漏极结构与栅极电极结构间,具有较源极结构与栅极电极结构间为大的电阻值。在鳍式场效晶体管操作于高电压的状况时,漏极结构与栅极电极结构间可承受较大的跨压,进而避免使对应于栅极电极结构和栅极介电层的半导体通道承受过大的跨压。
附图说明
图1A为本发明一实施例中,一种鳍式场效晶体管的立体图;
图1B为本发明一实施例中,图1A的鳍式场效晶体管沿A方向的俯视图;
图2A为本发明一实施例中,一种鳍式场效晶体管的立体图;
图2B为本发明一实施例中,图2A的鳍式场效晶体管沿A方向的俯视图;
图2C为本发明一实施例中,一种鳍式场效晶体管2’的立体图;
图2D为本发明一实施例中,图2C的鳍式场效晶体管2’沿A方向的俯视图;
图3为本发明一实施例中,一种鳍式场效晶体管制造方法的流程图;
图4A-4C为本发明一实施例中,鳍式场效晶体管制造方法中,各个步骤的元件俯视图;
图5为本发明一实施例中,图4C的鳍式场效晶体管以及鳍式场效晶体管的立体图;
图6为本发明一实施例中,一种鳍式场效晶体管制造方法的流程图;以及
图7A-7C为本发明一实施例中,鳍式场效晶体管制造方法中,各个步骤的元件俯视图。
附图标记说明:
1:鳍式场效晶体管 100:半导体基板
101:绝缘区 102A、102B:鳍式结构
102A’、102B’:鳍式结构 104:栅极介电层
106:栅极电极结构 108A、108B:漏极结构
110A、110B:源极结构 2、2’:鳍式场效晶体管
200A、200B:凹槽 300:鳍式场效晶体管制造方法
301-303:步骤 4:晶体管前驱物
400A、400B:第一位置 400C、400D:第二位置
402A、402B:鳍式结构 402A’、402B’:鳍式结构
404:栅极介电层 406:栅极电极结构
408A、408B:漏极结构 410A、410B:源极结构
420A-420D:位置 430:鳍式场效晶体管
600:鳍式场效晶体管制造方法 601-604:步骤
具体实施方式
请同时参照图1A及图1B。图1A为本发明一实施例中,一种鳍式场效晶体管1的立体图。图1B为本发明一实施例中,图1A的鳍式场效晶体管1沿A方向的俯视图。
鳍式场效晶体管1包含:半导体基板100、鳍式结构102A、102B、栅极介电层104、栅极电极结构106、漏极结构108A、108B以及源极结构110A、110B。需注意的是,由于栅极介电层104被栅极电极结构106覆盖,因此在图1A及图1B中,栅极介电层104以虚线绘示。
于一实施例中,半导体基板100为例如,但不限于硅基板。半导体基板100包含多个绝缘区101。绝缘区101包含例如,但不限于浅沟槽隔离(shallow trench isolation;STI)的结构。绝缘区101包含绝缘物质,例如但不限于硅氧化物。于一实施例中,上述的硅氧化物为例如,但不限于二氧化硅(SiO2)。
鳍式结构102A、102B延伸设置于半导体基板100上,并分别位于二绝缘区101间。于一实施例中,原始的半导体基板100整体可具有相当于鳍式结构102A、102B的高度,并在移除对应于绝缘区101的部分并沉积绝缘物质后,使半导体基板100在二绝缘区101间的部分做为鳍式结构102A、102B。于另一实施例中,鳍式结构102A、102B亦可由半导体基板100的表层经由磊晶生长(epitaxial growth)形成。
栅极介电层104设置以横跨鳍式结构102A、102B的两侧。于一实施例中,栅极介电层104设置的方向与鳍式结构102A、102B实质上垂直。需注意的是,上述的「实质上垂直」是指栅极介电层104以及鳍式结构102A、102B间的角度不必须为90度,而可与90度具有一合理范围的差异。栅极介电层104可包含例如,但不限于高介电系数材质。
栅极电极结构106设置于栅极介电层104上。于一实施例中,栅极电极结构106包含例如,但不限于金属材质。操作上,鳍式场效晶体管1可通过施加电压于栅极电极结构106上,以使鳍式结构102A、102B对应于栅极电极结构106与栅极介电层104的位置形成半导体通道,以使电流通过。
漏极结构108A、108B分别设置于鳍式结构102A、102B对应于栅极电极结构106的第一侧。源极结构110A、110B分别设置于鳍式结构102A、102B对应于栅极电极结构106的第二侧。
于一实施例中,漏极结构108A、108B和源极结构110A、110B是以例如,但不限于磊晶生长的方式形成。于一实施例中,漏极结构108A、108B和源极结构110A、110B的材质包含例如,但不限于硅锗(SiGe)。
于一实施例中,漏极结构108A、108B间相电性连接,且源极结构110A、110B间相电性连接。其中,漏极结构108A、108B与栅极电极结构106间具有的电阻值,大于源极结构110A、110B与栅极电极结构106间具有的电阻值。
于本实施例中,漏极结构108A、108B与栅极电极结构106间具有第一距离D1,源极结构110A、110B与栅极电极结构106间具有第二距离D2。其中,第一距离D1大于第二距离D2。因此,通过上述的距离配置,漏极结构108A、108B与栅极电极结构106间的电阻值可大于源极结构110A、110B与栅极电极结构106间的电阻值。
操作上,漏极结构108A、108B可选择性地直接电性连接于第一电压源(未绘示),或是通过其他电路元件与第一电压源电性连接。源极结构110A、110B则可选择性地直接电性连接于第二电压源(未绘示),或是通过其他电路元件与第二电压源电性连接。其中,第一电压源的电压电平高于第二电压源的电压电平。因此,当电压施加于栅极电极结构106上时,电流将由漏极结构108A、108B经过半导体通道流往源极结构110A、110B。
由于本发明的鳍式场效晶体管1的漏极结构108A、108B与栅极电极结构106间的第一距离D1大于源极结构110A、110B与栅极电极结构106间的第二距离D2,使得鳍式场效晶体管1在漏极结构108A、108B与栅极电极结构106间具有较大的电阻值。
因此,在鳍式场效晶体管1操作于高电压的状况,亦即上述漏极结构108A、108B所电性连接的第一电压源具有较高的电压时,漏极结构108A、108B与栅极电极结构106间可承受较大的跨压,进而避免使对应于栅极电极结构106和栅极介电层104的半导体通道承受过大的跨压。
需注意的是,上述两个鳍式结构102A、102B以及对应的两个漏极结构108A、108B和两个源极结构110A、110B的实施方式仅为一范例。于其他实施例中,鳍式场效晶体管1可具有一个或多个鳍式结构,并对应设置有一个或多个漏极结构以及一个或多个源极结构。
请同时参照图2A及图2B。图2A为本发明一实施例中,一种鳍式场效晶体管2的立体图。图2B为本发明一实施例中,图2A的鳍式场效晶体管2沿A方向的俯视图。
鳍式场效晶体管2与图1A及图1B中的鳍式场效晶体管1类似,包含:半导体基板100、鳍式结构102A、102B、栅极介电层104、栅极电极结构106、漏极结构108A、108B以及源极结构110A、110B。其中,鳍式场效晶体管2的半导体基板100、栅极介电层104、栅极电极结构106与鳍式场效晶体管1大同小异,因此不再赘述。
于本实施例中,鳍式场效晶体管2的漏极结构108A、108B以及源极结构110A、110B,分别与栅极电极结构106间等距。然而,鳍式结构102A、102B分别于栅极电极结构106以及漏极结构108A、108B间还包含凹槽200A、200B。
当电压施加于栅极电极结构106上,而使鳍式场效晶体管2导通时,电流在漏极结构108A、108B流向通道时,将必须由凹槽200A、200B下方经过。由于电流能流经的面积减小,因此,鳍式场效晶体管2在漏极结构108A、108B与栅极电极结构106间可具有较大的电阻值。本实施例的鳍式场效晶体管2在漏极结构108A、108B与栅极电极结构106间可承受较大的跨压,可操作于高电压的状况。
请同时参照图2C及图2D。图2C为本发明一实施例中,一种鳍式场效晶体管2’的立体图。图2D为本发明一实施例中,图2C的鳍式场效晶体管2’沿A方向的俯视图。
鳍式场效晶体管2’与图2中的鳍式场效晶体管2类似,包含:半导体基板100、鳍式结构102A、102B、栅极介电层104、栅极电极结构106、漏极结构108A、108B以及源极结构110A、110B。并且,鳍式场效晶体管2’的鳍式结构102A、102B亦具有凹槽200A、200B。然而,本实施例中的漏极结构108A、108B与栅极电极结构106间的第一距离D1,大于源极结构110A、110B与栅极电极结构106间的第二距离D2。
因此,鳍式场效晶体管2’结合图1A、1B的鳍式场效晶体管1以及图2A、2B的鳍式场效晶体管2的结构,在漏极结构108A、108B与栅极电极结构106间可具有更大的电阻值。本实施例的鳍式场效晶体管2’在漏极结构108A、108B与栅极电极结构106间可承受更大的跨压,更进一步适用于高压的操作状况。
请同时参照图3以及图4A-4C。图3为本发明一实施例中,一种鳍式场效晶体管制造方法300的流程图。图4A-4C为本发明一实施例中,鳍式场效晶体管制造方法300中,各个步骤的元件俯视图。
鳍式场效晶体管制造方法300可用以制造例如,但不限于图1A及图1B所绘示的鳍式场效晶体管1。鳍式场效晶体管制造方法300包含下列步骤(应了解到,在本实施方式中所提及的步骤,除特别叙明其顺序者外,均可依实际需要调整其前后顺序,甚至可同时或部分同时执行)。
于步骤301,提供如图4A所示的晶体管前驱物4,其中晶体管前驱物4包含图1中绘示的半导体基板100、栅极介电层104以及栅极电极结构106,以及未经蚀刻的鳍式结构102A’、102B’。
于步骤302,如图4B所示,对鳍式结构102A’、102B’的第一位置400A、400B以及第二位置400C、400D进行蚀刻。
其中,第一位置400A、400B在鳍式结构102A’、102B’对应于栅极电极结构106的第一侧,并与栅极电极结构106间具有第一距离D1的位置。第二位置400C、400D在鳍式结构102A’、102B’对应于栅极电极结构106的第二侧,并与栅极电极结构106间具有第二距离D2的位置。其中,第一距离D1大于第二距离D2。
于一实施例中,上述蚀刻的步骤可由例如,但不限于通过硬掩膜(hard mask;未绘示)于晶体管前驱物4上定义蚀刻区后,再进行蚀刻。
于步骤303,如图4C所示,于第一位置形成漏极结构108A、108B,以及于第二位置形成源极结构110A、110B。于一实施例中,漏极结构108A、108B和源极结构110A、110B作为示例,但不限于磊晶生长的方式形成。
图4C所示,包含半导体基板100、蚀刻后的鳍式结构102A、102B、栅极介电层104、栅极电极结构106、漏极结构108A、108B和源极结构110A、110B的半导体装置,即相当于图1B所绘示的鳍式场效晶体管1。
需注意的是,如图4A-4C所示,在一实施例中,步骤301所提供的晶体管前驱物4可还包含形成于半导体基板100上未被蚀刻的鳍式结构402A’、402B’、栅极介电层404以及栅极电极结构406。在步骤302进行时,鳍式结构402A’、402B’对应于栅极电极结构406的第一侧及第二侧等距的位置420A-420D亦可同时被蚀刻。于一实施例中,上述的蚀刻处与栅极电极结构106间的距离相当于第二距离D2。
进一步地,在步骤303进行的同时,上述的蚀刻处亦可同时形成漏极结构408A、408B和源极结构410A、410B。因此,包含半导体基板100、蚀刻后的鳍式结构402A、402B、栅极介电层404、栅极电极结构406、漏极结构408A、408B和源极结构410A、410B的半导体装置,即为另一鳍式场效晶体管430。
请参照图5。图5为本发明一实施例中,图4C的鳍式场效晶体管1以及鳍式场效晶体管430的立体图。
实作上,具有不等距的漏极结构108A、108B和源极结构110A、110B的鳍式场效晶体管1,可和具有等距的漏极结构408A、408B和源极结构410A、410B的鳍式场效晶体管400以单一制程同时形成。因此,鳍式场效晶体管1不仅可使用与鳍式场效晶体管430相同的制作方法,而不需增加额外的步骤,还可以和鳍式场效晶体管430同时形成,具有良好的制程相容性。
请同时参照图6以及图7A-7C。图6为本发明一实施例中,一种鳍式场效晶体管制造方法600的流程图。图7A-7C为本发明一实施例中,鳍式场效晶体管制造方法600中,各个步骤的元件俯视图。
鳍式场效晶体管制造方法600可用以制造例如,但不限于图2A及图2B所绘示的鳍式场效晶体管2。鳍式场效晶体管制造方法600包含下列步骤(应了解到,在本实施方式中所提及的步骤,除特别叙明其顺序者外,均可依实际需要调整其前后顺序,甚至可同时或部分同时执行)。
于步骤601,提供如图7A所示的晶体管前驱物7,其中晶体管前驱物4包含图1中绘示的半导体基板100、栅极介电层104以及栅极电极结构106,以及未经蚀刻的鳍式结构102A’、102B’。
于步骤602,如图7B所示,于鳍式结构102A、102B对应于栅极电极结构106的第一侧的第一位置400A、400B对鳍式结构102A’、102B’进行蚀刻,以及于鳍式结构102A’、102B’对应于栅极电极结构106的第二侧的第二位置400C、400D对鳍式结构102A’、102B’进行蚀刻。
于步骤603,如图7B所示,于鳍式结构102A’、102B’的栅极电极结构106以及第一位置400A、400B间进行蚀刻,以形成凹槽200A、200B。
于一实施例中,上述蚀刻的步骤可由例如,但不限于通过硬掩膜于晶体管前驱物7上定义蚀刻区后,再进行蚀刻。并且,于一实施例中,当凹槽200A、200B的深度相当于鳍式结构102A、102B相对于半导体基板100的高度时,步骤602及603的蚀刻可同时以单一掩膜进行,而不需要额外的步骤。
于步骤604,如图7C所示,于第一位置形成漏极结构108A、108B,以及于第二位置形成源极结构110A、110B。于一实施例中,漏极结构108A、108B和源极结构110A、110B作为示例,但不限于磊晶生长的方式形成。
图7C所示,当步骤602中,第一位置400A、400B和第二位置400C、400D相对栅极电极结构106的第一距离D1及第二距离D2相等时,包含半导体基板100、蚀刻后的鳍式结构102A、102B、栅极介电层104、栅极电极结构106、漏极结构108A、108B、源极结构110A、110B和凹槽200A、200B的半导体装置,即相当于图2B所绘示的鳍式场效晶体管2。
而当步骤602中,第一距离D1大于第二距离D2时,则包含上述元件的半导体装置相当于图2D所绘示的鳍式场效晶体管2’。
需注意的是,如图7A-7C所示,在一实施例中,步骤601至603亦可如形成如图4A-4C所示,具有与栅极电极结构406等距的漏极结构408A、408B和源极结构410A、410B的另一鳍式场效晶体管430。因此,鳍式场效晶体管2不仅可使用与鳍式场效晶体管430相同的制作方法,而不需增加额外的步骤,还可以和鳍式场效晶体管430同时形成,具有良好的制程相容性。
上述的实施例以所形成的凹槽200A、200B的深度相当于鳍式结构102A、102B相对于半导体基板100的高度为范例进行说明。于另一实施例中,当凹槽200A、200B的深度小于鳍式结构102A、102B相对于半导体基板100的高度时,则需要额外的掩膜进行两阶段的蚀刻。
虽然本申请内容已以实施方式公开如上,然其并非配置以限定本申请内容,任何本领域技术人员,在不脱离本申请内容的精神和范围内,当可作各种的变动与润饰,因此本案内容的保护范围当视后附的权利要求所界定者为准。
Claims (10)
1.一种鳍式场效晶体管,其特征在于,包含:
一半导体基板,包含多个绝缘区;
一鳍式结构,延伸设置于该半导体基板上,并位于两个该绝缘区间;
一栅极介电层,设置以横跨该鳍式结构的两侧;
一栅极电极结构,设置于该栅极介电层上;
一漏极结构,设置于该鳍式结构对应于该栅极电极结构的一第一侧,并与该栅极电极结构间具有一第一电阻值;以及
一源极结构,设置于该鳍式结构对应于该栅极电极结构的一第二侧,并与该栅极电极结构间具有一第二电阻值,其中该第一电阻值大于该第二电阻值。
2.如权利要求1所述的鳍式场效晶体管,其中该漏极结构与该栅极电极结构间具有一第一距离,该源极结构与该栅极电极结构间具有一第二距离,其中该第一距离大于该第二距离。
3.如权利要求1所述的鳍式场效晶体管,还包含多个该鳍式结构、多个该漏极结构以及多个该源极结构,其中多个该漏极结构分别对应于多个该鳍式结构,且多个该漏极结构间彼此电性连接,该多个该源极结构分别对应于多个该鳍式结构,且多个该源极结构间彼此电性连接。
4.如权利要求1所述的鳍式场效晶体管,该鳍式结构于该栅极电极结构以及该漏极结构间还包含一凹槽。
5.如权利要求4所述的鳍式场效晶体管,其中该凹槽的深度小于或等于该鳍式结构相对该半导体基板的高度。
6.一种鳍式场效晶体管制造方法,其特征在于,包含:
提供一晶体管前驱物,该晶体管前驱物包含:
一半导体基板,包含多个绝缘区;
一鳍式结构,延伸设置于该半导体基板上,并位于两个该绝缘区间;
一栅极介电层,设置以横跨该鳍式结构的两侧;以及
一栅极电极结构,设置于该栅极介电层上;
对该鳍式结构的一第一位置以及一第二位置进行蚀刻,其中该第一位置为该鳍式结构对应于该栅极电极结构的一第一侧,该第二位置为该鳍式结构对应于该栅极电极结构的一第二侧;以及
于该第一位置形成一漏极结构,以及于该第二位置形成一源极结构,其中该漏极结构与该栅极电极结构间具有一第一电阻值,该源极结构与该栅极电极结构间具有一第二电阻值,该第一电阻值大于该第二电阻值。
7.如权利要求6所述的鳍式场效晶体管制造方法,还包含:
使该第一位置与该栅极电极结构间具有一第一距离,以及使该第二位置与该栅极电极结构间具有一第二距离,其中该第一距离大于该第二距离。
8.如权利要求6所述的鳍式场效晶体管制造方法,其中该晶体管前驱物还包含多个该鳍式结构,该鳍式场效晶体管制造方法还包含:
于多个该鳍式结构的该第一位置对该鳍式结构进行蚀刻,以及于多个该鳍式结构的该第二位置对该鳍式结构进行蚀刻;
于多个该鳍式结构的该第一位置形成多个该漏极结构,以及于多个该鳍式结构的该第二位置形成多个该源极结构;以及
使多个该漏极结构间彼此电性连接,以及使多个该源极结构间彼此电性连接。
9.如权利要求6所述的鳍式场效晶体管制造方法,还包含:
于该鳍式结构的该栅极电极结构以及该第一位置间蚀刻,以形成一凹槽。
10.如权利要求9所述的鳍式场效晶体管制造方法,其中该凹槽的深度小于或等于该鳍式结构相对该半导体基板的高度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610525230.9A CN107579116A (zh) | 2016-07-05 | 2016-07-05 | 鳍式场效晶体管及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610525230.9A CN107579116A (zh) | 2016-07-05 | 2016-07-05 | 鳍式场效晶体管及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107579116A true CN107579116A (zh) | 2018-01-12 |
Family
ID=61049867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610525230.9A Pending CN107579116A (zh) | 2016-07-05 | 2016-07-05 | 鳍式场效晶体管及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107579116A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101443912A (zh) * | 2005-08-03 | 2009-05-27 | 国际商业机器公司 | 鳍片型场效应晶体管 |
US20140145242A1 (en) * | 2012-11-29 | 2014-05-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin-Last FinFET and Methods of Forming Same |
CN104576388A (zh) * | 2013-10-14 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管及其制作方法 |
CN105374875A (zh) * | 2014-08-20 | 2016-03-02 | 台湾积体电路制造股份有限公司 | 包括嵌入式鳍隔离区的多栅极器件结构及其形成方法 |
-
2016
- 2016-07-05 CN CN201610525230.9A patent/CN107579116A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101443912A (zh) * | 2005-08-03 | 2009-05-27 | 国际商业机器公司 | 鳍片型场效应晶体管 |
US20140145242A1 (en) * | 2012-11-29 | 2014-05-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin-Last FinFET and Methods of Forming Same |
CN104576388A (zh) * | 2013-10-14 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管及其制作方法 |
CN105374875A (zh) * | 2014-08-20 | 2016-03-02 | 台湾积体电路制造股份有限公司 | 包括嵌入式鳍隔离区的多栅极器件结构及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8633076B2 (en) | Method for adjusting fin width in integrated circuitry | |
CN103187438B (zh) | 鳍式bjt | |
TWI672815B (zh) | 金氧半導體電晶體與形成閘極佈局圖的方法 | |
CN104718612B (zh) | 用于形成在半导体衬底的鳍部件上的晶体管的隔离组件 | |
CN104795332B (zh) | 鳍式场效应晶体管的形成方法 | |
TW200539381A (en) | Semiconductor manufacturing method and semiconductor device | |
CN104009071B (zh) | 半导体装置 | |
CN104217998B (zh) | 集成电路及制造具有包覆非平面晶体管结构的集成电路的方法 | |
CN106653750A (zh) | 鳍式场效应晶体管器件及其制造方法 | |
JP2017011262A (ja) | 高抵抗率半導体オンインシュレータ基板の製造方法 | |
CN105280705B (zh) | 包括将源极区域与漏极区域互连的半导体板的半导体器件 | |
EP2757580A1 (en) | Bipolar cmos dmos (bcd) processes | |
JP5126245B2 (ja) | コンプリメンタリー接合電界効果トランジスタを備えた炭化珪素半導体装置およびその製造方法 | |
CN104037225A (zh) | 具有延伸的栅极介电层的金属氧化物半导体场效应晶体管 | |
CN110061054A (zh) | 半导体元件及其制作方法 | |
CN104252555B (zh) | 导线图案化 | |
CN103700631A (zh) | 无结mos fet器件的制备方法 | |
CN107579116A (zh) | 鳍式场效晶体管及其制造方法 | |
CN104392917B (zh) | 一种全包围栅结构的形成方法 | |
US9472550B2 (en) | Adjusted fin width in integrated circuitry | |
CN103636002B (zh) | 大于沟道长宽比的器件有源沟道长宽比 | |
JP6234715B2 (ja) | 半導体装置 | |
TW201603185A (zh) | 驅動裝置的積體電路及其製作方法 | |
TWI594421B (zh) | 鰭式場效電晶體及其製造方法 | |
CN108091639B (zh) | 半导体电阻及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180112 |
|
RJ01 | Rejection of invention patent application after publication |