TWI385569B - 用於電容式觸控應用之電路 - Google Patents

用於電容式觸控應用之電路 Download PDF

Info

Publication number
TWI385569B
TWI385569B TW100112617A TW100112617A TWI385569B TW I385569 B TWI385569 B TW I385569B TW 100112617 A TW100112617 A TW 100112617A TW 100112617 A TW100112617 A TW 100112617A TW I385569 B TWI385569 B TW I385569B
Authority
TW
Taiwan
Prior art keywords
adc
capacitor
switch
circuit
cds
Prior art date
Application number
TW100112617A
Other languages
English (en)
Other versions
TW201211870A (en
Inventor
Olivier Nys
Hussein Ballan
Norman Chappatte
Original Assignee
Advanced Silicon Sa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Silicon Sa filed Critical Advanced Silicon Sa
Publication of TW201211870A publication Critical patent/TW201211870A/zh
Application granted granted Critical
Publication of TWI385569B publication Critical patent/TWI385569B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H03K17/96—Touch switches
    • H03K17/962—Capacitive touch switches
    • H03K17/9622—Capacitive touch switches using a plurality of detectors, e.g. keyboard
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/162—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in a single stage, i.e. recirculation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
    • H03M1/168—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters and delivering the same number of bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04107—Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
    • H03K2217/96—Touch switches
    • H03K2217/9607—Capacitive touch switches
    • H03K2217/960735—Capacitive touch switches characterised by circuit details

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

用於電容式觸控應用之電路
本發明關於一種具有數位輸出的電路，其通常係使用在電容式觸控應用中。
電容式感測器會被使用在涉及物體存在偵測的各種應用領域之中，例如，但是並不受限於：觸控墊、觸控面板、觸控螢幕、或是投影電容式顯示器。
圖1說明一種可能的電容式感測測量電路10。每一個感測電容器Csens皆會被連接至該獲取鏈路10的第一區塊1(其係一電量積分器)的輸入。因為該電量積分器放大器的非反向輸入終端會維持在一恆定電壓處，所以，在此放大器的反向輸入終端處會有一虛擬接地，也就是，該電量積分器放大器的輸入電壓同樣會維持恆定。以虛擬接地為基準的電量感測可達到電力供應雜訊免疫的目的。一重置階段會強制該電量積分器1的輸出電壓Vint達到一良好定義的初始化數值。在該重置階段之後，電量積分器1的輸出電壓Vint的初始數值(也就是，Vint_init)便會被該鏈路10的其餘方塊濾波與取樣。接著，該等電量便可能會從該感測電容器Csens處被傳輸至該電量積分器1的積分電容器Cint。在所有電量都被傳輸之後，電量積分器1的輸出電壓Vint_final將會係：
其中，Q為被傳輸的電量。被儲存在感測電容器Csens之中的電量的任何改變(舉例來說，因電容改變所造成)都將被視為積分器之輸出Vint處的電壓變化。
以使用一電流源以及一內部積分電容器Cint來測量一感測電容器Csens之電量變化為基礎之電量積分器1的各種施行技術可從文獻以及不同的專利中得知，而且熟練的人士便會考慮採用。
圖1中所示的第二區塊2’係一低通濾波器。其目的在於移除Vint中的高頻成分，但卻不會明顯使其衰減。明確地說，此低通濾波器的目的係以接續的取樣方塊3的取樣率為函數來限制訊號Vint的頻寬，其會將奈奎斯特關係(Nyquist relation)納入考量。所以，此低通濾波器的截止頻率(也就是，濾波器響應中未受到影響的低頻頻帶和高頻頻帶交會的點，舉例來說，由3dB角所定義)會低於該取樣方塊3的奈奎斯特頻率。
優點係，電容式感測測量電路10包括一第三方塊2”，其係一相關雙重取樣(Correlated Double Sampling，CDS)方塊：其功能係對其輸入進行兩次取樣，一次係在已知的條件中而一次係在未知的條件中，以便移除非所希的偏移或雜訊。接著，便會從該未知條件(舉例來說，電量傳輸)中扣除從已知條件中所測得的數值(舉例來說，一重置狀態)，以便產生此方塊2”的一差異訊號輸出。
第四方塊3係一取樣器與保持器(S/H)。其必須在電量傳輸階段結束時儲存該CDS的輸出並且使其在A/D轉換4的整個時間持續長度中皆可供使用，以便在目前的電量正在被最後一個方塊(該ADC 4本身)轉換成數位數值時，讓一新的電量可被取樣。
圖1中所提出的電路含有數級，每一級都會產生雜訊，都需要使用到矽切片上的面積，而且都需要被供應電流。在一包括大量感測電容器的觸控面板中，必要的表面與功率消耗則會變得有問題。
US5543591(Synaptics)便說明一種以電力供應為基準進行電流積分來實施電量感測的裝置。此特點使得該裝置很容易受到電力供應雜訊的影響。即使該低頻雜訊會因一雙極性均化而被消除，雜訊拒斥效率仍會相依於時間銳利度(timing sharpness)。四條輸入線或通道(每條線或通道皆包括一電流積分裝置、一濾波器、以及一取樣器與保持器(S/H))會被多工處理成一條通道，其為並未明確說明的類比至數位轉換器(Analog to Digital Converter，ADC)的輸入。四條通道之間的ADC共用會限制轉換速率並且讓空間非線性(也就是，相鄰通道之間的差異的非線性)變得更差。再者，已述裝置係被整合在一觸控面板中，其中，所有列電極及所有行電極會同時被感測。
US5790107(Logitech/Elan)說明一種裝置，其中，係藉由一參考振盪器以及一包括一感測電容器的振盪器之間的頻率測量來實施電量感測。接著，一代表該頻率測量結果的電壓訊號會混合該參考電壓，而該混合器的輸出會被發送至利用一正反器所實行的低通濾波器(LPF)並且接著用於驅動一數位計數器，其並沒有使用ADC。所提出的電路並沒有實施低頻雜訊消除作業。再者，該電量感測很容易受到參考振盪器精確性的影響。
US7312616(Cypress)係關於一種連續近似電容測量電路，其中，係藉由一有效電阻器之測量值來實施電量感測，該有效電阻器之測量值係利用一被連接至一切換器的電流源在高頻處理充電與放電一感測電容器所產生(Reff和(fswitch‧Csensing)-1)成正比)。該電路還包括一用於電壓均化的可調整LPF。接著，該LPF輸出電壓會與一參考電壓作比較並且會被發送至一連續近似ADC(Successive Approximation ADC，SAC)。該鏈路既不含有CDS也不含有S/H。同樣地，所提出的電路並沒有實施低頻雜訊消除作業。
US7656394(Apple)係關於一種使用在多重觸控面板之中的裝置，其中，係藉由使用三個切換器以及一電壓源藉由一感測電容器與一積分電容器之間的依序電量共用來實施電量感測。所需要之階段的數量會相依於所希的輸出電壓精確性。在進行ADC轉換之前，會從該輸出電壓中移除來自一校正階段被儲存在一記憶體之中沒有觸碰的面板影像。ADC拓樸並未被定義，而且也沒有LPF與CDS。電量感測器以及該ADC可能係共用或是專用。同樣地，所提出的電路並沒有實施低頻雜訊消除作業。
US76636607(Apple)說明一種觸控面板，其中，係藉由以虛擬接地為基準進行電量積分來實施電量感測。該裝置雖然具有良好的電力供應雜訊免疫；然而N條電量感測通道會被多工處理成僅剩一條ADC通道輸入，其拓樸並未被定義。因為N條通道使用一個ADC，所以，轉換速率低於其它解決方案。再者，於此情況中，同樣沒有低頻雜訊消除。
EP2224598(General Electric Company)說明一種用於醫療應用的雙增益系統，其包括「低增益」(舉例來說，乳腺X光攝影檢查術)以及「高增益」(舉例來說，X光透視檢查)兩種測量。初始電量會在「低增益」測量期間被分散至積分器的兩個電容器。在此「低增益」測量之後便會實施「高增益」測量，於「高增益」測量期間，會藉由將一電容器耦合至一參考電壓而從該回授迴路中移除該電容器，而電量則會重新被分散至其餘的電容器。
US7053806(General Electric Company)係關於一種用於校正自動範圍調整架構(autoranging architecture)的系統與方法，其包括將DAC輸出數值與所希的ADC輸入數值之間的所希關係切割成複數個分段。每一個分段都包含一偏移數值與一增益數值。其包括一由一緩衝器、一可調整電阻器、以及兩個可調整電容器所組成的低通濾波器，以便讓該低通濾波器可在A/D轉換期間自動調整至該通道的頻寬。
US20080158175(Apple)說明一種用於觸控螢幕的電路，其包括一加總電路，其會藉由一DAC、一放大器、以及一混合器而受到一查找表的命令控制。
US20030205660(Sharp Corporation)說明一種用於二維影像感測器的電量數額偵測電路，其包括一多工器。
根據目前的技術，需要一種架構比其它已知應用還要簡單之用於電容式觸控應用的電路。另外，還需要一種具有小低頻雜訊的電路。
此外，也需要一種具有更佳且無限制轉換速率以及小空間非線性的電路。
根據本發明，藉由申請專利範圍第1項的用於電容式觸控應用的電路，申請專利範圍第16項的方法，以及申請專利範圍第19項的電容式觸控裝置便可達成上述目的。
明確地說，相較於先前技術，該電路的優點包含可以藉由組合相同方塊內的數項功能(也就是，藉由整合多個方塊)而減少必要方塊的數量。這會導致總表面以及功率消耗的減少。
其優點係，CDS方塊的輸入電容器會結合一串聯電阻器，用以產生該低通濾波器LPF。依此方式，該等LPF功能與CDS功能會被結合在單一方塊之中。此串聯電阻器的電阻數值以及該輸入電容器的電容數值(它們係用於決定由該合併方塊LPF+CDS所實施之濾波功能的截止頻率)會鑲依於接續取樣方塊3的取樣率，以便符合奈奎斯特準則。
再者，一緩衝器連同其功率消耗部分以及它的雜訊貢獻亦能夠被避免。換言之，該等LPF方塊與CDS方塊會被整合在單一方塊之中。
在本文中，「將二或多個方塊整合在單一方塊之中」的意義為至少其中一個元件會在該等整合方塊之間被共用並且在該些方塊的每一個方塊中實施一功能。因此，其並無法隔絕每一個方塊。所以，因為至少其中一個元件會在兩個方塊之間被共用，整合方塊的元件數量會低於用於建構二(或多個)等效分離方塊但卻沒有任何共用元件所需要的元件數量，從而會降低雜訊位準、電流消耗、以及矽切片上的必要面積。
本文所提出之鏈路中的ADC係一切換式電容器ADC，舉例來說，一多級式ADC，其包括一第一級以及多個其它級。該第一級可能含有一連續近似暫存器(Successive Approximation Register，SAR)以及一回授DAC。於此情況中，該S/H方塊以及此第一級會被整合在單一方塊之中，也就是，該S/H方塊以及一切換式電容器ADC的第一級會共用一放大器。該等其它級可能包括一管線式ADC、一演算式ADC或是二或多個串接式組件，每一個組件都是一個演算式ADC。
根據本發明的一獨立觀點，該ADC的第一級(其包含該已整合的S/H)會連同該LPF+CDS一起被整合在單一方塊之中。
於其中一實施例中，一電容器會在該等LPF+CDS方塊與S/H+ADC方塊之間被共用，其會實施該LPF+CDS方塊的回授電容器的功能以及該S/H+ADC方塊的輸入電容器的功能。
於另一實施例中，其中，該S/H+ADC方塊不僅包括前面提及的電容器(其會實施該LPF+CDS方塊的回授電容器的功能以及該S/H+ADC方塊的輸入電容器的功能)，還包括一放大器，其會整合該等LPF+CDS方塊與S/H+ADC方塊之放大器的功能，在該等兩個方塊之間被共用。
其優點係，該第一級的回授迴路中的DAC能夠藉由選擇一共同分阻器中的分接頭來實現，以便具有良好的空間非線性。
於另一實施例中，該ADC的解析度會藉由產生並估算一被定義為該LPF+CDS方塊的輸入訊號以及由該SAR與回授的DAC所產生之其近似值之間的誤差或殘值(residue)而獲得改良。
於其中一實施例中，本文所提出的電路可以藉由改變偏移來最佳化該CSA以及該LPF+CDS。
一電容式觸控裝置(舉例來說，一觸控面板)包括一感測電容器陣列。倘若一具有良好介電特性的物體(例如，手指)接近該觸控面板的話，該些電容器的電容數值便會改變。整個陣列會被一電容式感測器積體電路(Capacitive Sensor Integrated Circuit，CSIC)以中等速度(通常為100至1000fps)讀出。
圖2所示的係一具有CSIC的電容式觸控裝置的視圖。其包括第一數量N列的感測電容器以及第二數量M行的感測電容器。該等感測電容器全部會被排列成一矩陣的形式，如同一影像中的多個像素。於其中一實施例中，N與M可能係相同的數字，也就是，N=M。換言之，該電容式觸控裝置包括一維度為NxM的電容式感測器陣列200。一振幅為A的電壓11會當作輸入訊號被施加跨越每一列該等感測電容器。於其中一種可能的操作技術中，每一列會以列掃描速率1/N由該輸入訊號11來依序定址。當一列被定址時，該選定列中的所有M個感測器便會在列掃描週期期間被本發明的M個感測電路以平行的方式分析。
該等方塊電量感測放大器(Charge Sense Amplifier，CSA)會以一適當的範圍來放大該電容式觸控裝置中每一行或通道的已偵測訊號。換言之，該電量感測放大係由該CSIC的每一條通道內的一專屬電路系統來實施，俾使得某一列中的所有電容式感測器會以平行的方式被取樣。
該經放大的訊號接著會被轉換成一數位輸出碼。然而，對該A/D轉換來說，可以施行圖3A至圖3D中所示的各種架構：圖3A所示的係一CSIC，其在CSA的每一條通道中皆有一ADC。元件符號300所示的係一用於偵測在每一次掃描內該等感測電容器數值之變化的數位介面。
在圖3B中，所有通道的CSA的電壓輸出會經由一高頻多工器400被饋送至一高速ADC。於此情況中，就每一列來說，所有行必須逐行被掃描，而且該ADC的轉換速率必須係在該ADC被施行於每一行之中時的N倍快。雖然ADC的數量減少，但是，對龐大數量的通道來說，ADC的速度條件限制卻可能會變嚴厲。於此情況中，該數位介面必須強制性，因為輸出埠的數量已經受到限制。
圖3C中所示的CSIC在每一群CSA通道中使用一ADC，每一群皆具有一多工器500。
於圖3D中所示的另一實施例中，該CSIC具有一類比輸出，其僅包含每條通道中的一CSA以及一高頻類比多工器400，其輸出會被饋送至該CSIC外面的一快速外部ADC。
本發明係關於順從於圖3A至3D中所示之所有不同配置的通道的一種電子架構的施行技術。圖3A的實施例特別適用於一種平行感測能力以及快速數位處理。
根據本發明之電路的第一方塊係圖4中所示的電量感測放大器：其包括一低雜訊反向感測放大器，其會使用該放大器之增益迴路中的感測器Csens的電容。該感測電容器Csens係出現在該選定列之終端與正在獲取的行的終端之間的等效電容器，如圖4的上方部分中所指出者。
在該感測電容器Csens之輸入處的電壓VR係該掃描輸入電壓振幅(Vhigh-Vlow)11的放大電壓。因為該電荷積分器放大器的非反向輸入終端會維持在一恆定電壓處，所以，在此放大器的反向輸入終端處會有一虛擬接地，也就是，該電量積分器放大器的輸入電壓同樣會維持恆定。該感測電容數值Csens之中的任何改變都會造成CSA輸出Vcsa的依照下面關係產生等比例改變：
接著，該輸出電壓Vcsa便會和該掃描輸入電壓振幅(Vhigh-Vlow)成正比。
該CSA級的電壓獲取循環序列如圖5A至5C中所示。在一線掃描的起始處，並且當該已放大掃描電壓VR維持高位準時，藉由閉合切換器S2並且打開切換器S1，該CSA的反向終端的輸入電壓Vc(其會被連接至該回授電容器Cint)會被初始化為一參考電壓數值Vb，而該CSA輸出則會被初始化為一參考電壓數值Vinit。在重置階段201之後，雜訊積分階段便會開始，同時，一ADC輸入級(本文將會顯示其係屬於該電路)會被初始化。這係藉由閉合切換器S1並且打開切換器S2來達成。於此階段期間，掃描電壓會維持在高位準。
在重置階段201與初始化階段202期間，該感測電容器終端的行電壓Vc會維持在虛擬接地電壓數值Vb，而該CSA的輸出電壓VCSA則會維持在初始化電壓數值Vinit。在該初始化階段202結束時，會藉由將輸入電壓從Vhigh切換成Vlow來啟動電壓取樣。因此，CSA的輸出電壓VCSA將會以和感測電容器Csens與回授電容器Cint之間的比例成正比的方式來放大該輸入列訊號的負電壓差。此負電壓差的數值為
於此取樣階段203期間，此經放大的訊號會由後面的階段進行濾波與處理。
圖6左側所示的係LPF(低通濾波器)方塊2’以及CDS(相關雙重取樣)方塊2”。根據本發明的一項觀點，此等兩個方塊會被整合在圖6右邊部分中所示的的單一方塊2之中，其會藉由直接使用該CDS方塊的輸入電容器CCDS以及一新增的串聯電阻器RLPF+CDS來實施一RC濾波器的功能。該電阻器RLPF+CDS的數值會適應於該輸入電容器CCDS的數值，以便考量到奈奎斯特關係以接續取樣方塊的取樣率為函數來限制該方塊2之輸入訊號的頻寬。
據此，便可以省去LPF方塊2’的緩衝器連同其功率消耗額部分以及它的雜訊貢獻。又，該整合方塊LPF+CDS 2僅具有一個電容器(CCDS)，而非該等兩個LPF方塊2’以及CDS方塊2”分別需要的兩個電容器(CLPF與CCDS)。截止頻率會經過選定並且可由該串聯電阻器RLPF+CDS的標稱數值來改變。
倘若需要一更有效的濾波作業的話，舉例來說，當就在該截止頻率之上的訊號的能量很高時，此RC濾波級便可能會結合額外的低通濾波裝置及/或帶通濾波裝置，舉例來說，在多級式濾波器之中。然而，卻以使用僅包括一電阻器與一電容器的單級低通濾波器為宜，因為其會減少每一條通道中的組件數量。
根據本發明的電路比沒有合併的解決方式(舉例來說，圖1中所示的解決方式)簡單，因為圖1中所示之電路中的二或多個方塊會被整合成單一方塊，也就是，至少其中一的電路元件會在該等整合方塊之間被共用並且在該些方塊的每一個方塊中實施一功能。因此，其並無法隔絕每一個方塊。所以，整合方塊的元件數量會低於用於建構二(或多個)等效分離方塊但卻沒有任何共用元件所需要的元件數量，從而會降低雜訊位準、電流消耗、以及矽切片上的必要面積。
再者，因為許多不同類型的ADC本質上都需要一取樣器與保持器，此取樣器與保持器(也就是，圖1的方塊3)以及一ADC 4亦可能會被整合。尤其是在ADC的切換式電容器施行方式中，例如，連續近似ADC、雙階或多階ADC、管線式ADC、以及演算式ADC。
在本文以及圖式中，「S/H+ADC」一詞意謂著圖1的S/H方塊3與一切換式電容器ADC的整合，舉例來說，一S/H方塊與一多級式ADC中的第一級(其包括一連續近似暫存器(SAR)(也就是，一SAC)以及一回授數位至類比轉換器DAC)的整合。優點係，該等兩個方塊並不需要使用兩個分離的放大器，在該S/H方塊以及該ADC的第一級之間僅需要共用一個放大器。
對上面提及的所有類型切換式電容器ADC來說，一旦該輸入ADC訊號的第一數位預測值存在，其便會建立一誤差訊號或殘值電壓，其會與輸入訊號VinADC以及因為將該VinADC的目前數位預測值反向轉換回到類比值所取得的電壓VDAC之間的差異成正比。
舉例來說，輸入訊號VinADC以及該DAC所輸出的訊號VDAC之間的類比減損值可藉由一切換式電容器排列來取得；不過，亦可以使用其它技術。於圖7中所示的範例中，該輸入電容器Cin會在切換器S1為閉合而切換器S2為打開的第一階段期間預先被充電至VinADC。
在將切換器S1與S2的狀態顛倒的第二階段中，Cin右邊(Cin的右電極)的節點85會變成高阻抗狀態，而被連接至Cin另一電極(左側)的節點87則會從VinADC被切換成VDAC，而且因為跨越電容器Cin的電壓維持恆定(其忽略寄生電容器Cp)，右電極(節點85)上的電壓同樣會改變VDAC-VinADC。
因為右電極(節點85)上的電壓位準已被初始化至0V，所以，該誤差訊號或殘值的數值將會是VDAC-VinADC。實際上，由於寄生電容器Cp的關係，因為電量重新分散在Cin與Cp之間，被施加在Cin的底部電極上電壓梯階將會呈現Cin/(Cp+Cin)的衰減係數，其略小於1。倘若無法精確得知Cp的話，這在必須於下一級中精確估算該殘值的情況中可能會有問題。
圖8所示的係適用於本發明的切換式電容器類比差異輸入級的另一範例。於此範例中，該輸入電容器Cin的頂端電極85會被連接至一放大器的虛擬接地輸入。藉此事實，該電路比較不會受到寄生電容器之數值的影響，因為跨越Cp的電壓係恆定。於該第一階段期間，該輸入電容器Cin會預先被充電至VinADC，而回授電容器Cfb則會被放電。
在第一階段結束時，首先，用於短路Cfb的回授切換器S1會打開。因此，虛擬接地上的全部電量必須留存。於第二階段期間，Cin的底部電極會藉由S2而從VinADC切換成VDAC。電容器Cin會被充電至VDAC，而且回授電容器Cfb將會在該輸入電容器Cin上產生Cin‧(VDAC-VinADC)的電量變化。該放大器的輸出電壓因而會在相反方向中改變且其具有由電容器比Cin/Cfb所定義的增益。
有數種可能的其它技術可以經由電容式耦合取得VinADC與VDAC之間的差異，並且涵蓋在本發明的範疇之中，尤其是，可以補償該等放大器之偏移的技術，不過，本文中並不會作詳細說明。
圖8中所示的原理可以使用在一ADC裡面，以便連同輸入訊號VinADC以及回授訊號VDAC一起來實現該訊號取樣。當需要一更精確電路增益時，此解決方式為較佳的方式，尤其是在下面三種條件中：
當實施多位元量化時：必須藉由將該訊號VDAC與數個參考位準同時作比較以便在單一步驟中更精確地估算該訊號VDAC
當產生一電壓VDAC用以在下一級中補償該電流誤差時，如同二或多級式ADC或管線式ADC
當該電壓VDAC必須被放大時，通常會有2n的增益，其中，n為從該ADC處取出的位元數。
舉例來說，倘若該殘值必須被放大並且被輸出以便在下一個ADC級中進行補償的話，圖8中所示的解決方式便可以被使用在一如圖9中所示的連續近似ADC裡面。
於以切換式電容器為基礎之比較快速的ADC結構的情況中，也就是，連續近似式ADC、管線式ADC、演算式ADC，在第一階段(取樣)期間，該輸入訊號會在電容器Cin的節點87(在圖8中可以看見)上被取樣，而且接著，該電容器Cin的節點87會被切換成一代表預測碼的電壓VDAC，以便計算一殘值。因此，取樣器與保持器方塊S/H以及一切換式電容器ADC中的第一級能夠輕易地被整合在單一方塊之中。
根據本發明的一獨立觀點，舉例來說，可以將該低通濾波器LPF、該相關雙重取樣器CDS、該取樣器與保持器S/H、以及一切換式電容器ADC中的第一級(舉例來說，一連續近似式ADC(SAC))整合在圖22中所示的單一級23之中。
於其中一實施例中，一電容器會在該等LPF+CDS方塊及S/H+ADC方塊之間被共用，用以實施該LPF+CDS方塊的回授電容器的功能以及該S/H+ADC方塊的輸入電容器的功能。
於此實施例中，該ADC輸入級係以兩個電壓(VinADC以及VDAC)之間朝向一高阻抗節點85的電容式耦合為基礎，如圖7中所示。
圖10所示的係一LPF+CDS方塊2，其後面接著一S/H+ADC 34，舉例來說，一取樣ADC級。於此圖10中，此等兩個方塊2與34為分開，也就是，並沒有被整合在單一方塊之中。圖10之電路的操作的不同階段(圖解在圖12中)為下面至少三項：
初始化I(階段1)
電量積分CI(階段2)
A/D轉換A/DC(階段3)
和圖10、11、13、15、16、18、20、以及22中的切換器相關聯的編號1、2、3、以及4表示對應的切換器會在具有相同編號的階段期間閉合並且在其它階段中打開。倘若兩個編號(舉例來說，「1、2」)和相同切換器相關聯的話，它們便表示該對應切換器會在具有第一編號與第二編號的階段期間(於此情況中，係在階段1與階段2期間)閉合並且會在具有第二編號的階段結束時打開(於此情況中，係在階段2結束時)。
於該初始化階段I(階段1)期間，該LPF+CDS方塊2會被重置。藉由在該階段1期間閉合切換器1並且打開該LPF+CDS方塊2的切換器2，圖10的輸入電容器Cin_cds(其對應於圖6的電容器CCDS)會預先被充電至電壓Vin_cds1，而回授電容器Cfb_cds則會預先被充電至一初始化電壓Vinit_cds。於其中一實施例中，該初始化電壓Vinit_cds可能對應於該類比接地。方塊S/H+ADC 34在該初始化階段1期間並未扮演任何角色。
於電量積分CI階段期間(階段2)，該LPF+CDS的重置切換器1會打開而它的切換器2會閉合，俾使得該虛擬接地節點Vout_cds上的總電量會維持恆定。此總電量對應於電容器Cin_cds上的電量以及電容器Cfb_cds上的電量。
倘若輸入電壓Vin_cds從第一數值Vin_cds1改變為第二數值Vin_cds2的話，因為虛擬接地節點Vout_cds上的總電量維持恆定，所以，電容器Cin_cds上的對應電量變化暗喻著電容器Cfb_cds上會有相反的電量，因此，在階段2結束時CDS Vout_cds的輸出電壓會係
在階段2結束時，此電壓Vout_cds會被複製到S/H+ADC方塊34的輸入電容器Cin_adc，也就是，Vout_cds=Vin_adc。換言之，
在此階段2期間，該誤差電壓Verror(也就是，在該電容器Cin_adc右邊的節點85處的電壓)會因閉合該S/H+ADC方塊34的電容器Cin_adc右邊的切換器2而被強迫為恆定，舉例來說，0V。
在階段3期間，Cin_adc會藉由打開電容器Cin_adc左邊的切換器2並且藉由閉合該S/H+ADC方塊34的切換器3而從Vin_adc切換成Vdac，俾使得在節點85處的誤差電壓Verror會等於
Verror=Vdac-Vin_adc
該等兩個方塊LPF_CDS 2以及S/H+ADC 34的好處係能夠如圖11中所示般地被整合在單一方塊之中。於此情況中，階段1與2和圖10中的解決方式完全相同。
在階段1或初始化階段I期間：
該輸入電容器Cin會藉由閉合該等輸入切換器1、2而預先被充電至一第一取樣的電壓Vin_cds1
放大器8會藉由閉合該重置切換器1而被重置
該回授電容器Cfb會藉由閉合該預先充電切換器1而預先被充電至一初始化電壓Vinit_cds
在階段2或電量積分階段CI期間：
該輸入電容器Cin上的一第一取樣的電壓Vin_cds1會變成一第二取樣的電壓Vin_cds2
該等輸入切換器1、2仍維持閉合，該重置切換器1與該預先充電切換器1皆會打開
該回授電容器Cfb會藉由閉合該回授切換器2於該放大器8的回授中被切換，以便產生一要被轉換的第一電壓(Vin_adc)，其會與該第二取樣的電壓Vin_cds2以及該第一取樣的電壓Vin_cds1之間的差異成正比。
換言之，在階段2的結束處，該輸入電容器Cin會藉由打開該等輸入切換器1、2而中斷與該放大器8的連接。其並不會將跨越一電容器(Cfb_cds)的電壓複製到該ADC的另一電容器(Cin_adc)，取而代之的係，如同前面的案例(圖10)，其輸入會從一電壓(Vin_adc)切換成另一電壓(Vdac)，於此情況中，在階段3期間，電容器Cfb右邊的節點85會直接切換成Vdac，因此，電壓Verror=Vdac-Vin_adc會直接被施加在該放大器8的負輸入處(其在階段3中係處於開放迴路之中)，因為Cfb現在被強迫為Vdac。於此情況中，Vin_adc表示要被轉換的電壓，其會與Vin_cds2以及Vin_cds1之間的差異成正比。處於開放迴路中的放大器8現在可作為比較器9的第一前置放大器級，其優點係，此第一級的偏移接著將會獲得補償並且會在該比較器9的前面達到該放大器8的增益，從而降低受到其偏移影響的靈敏性。
圖11之結構的其中一項優點係，可以避免將電壓從該LPF+CDS方塊的回授電容器Cfb處複製造到該S/H+ADC方塊的輸入電容器Cin_adc，並且因而亦可以省略此操作所需要的功率消耗以及因此操作所涉及到的對應雜訊。
換言之，於本案例中，將該低通濾波器LPF、該相關雙重取樣器CDS、該取樣器與保持器S/H、以及一ADC中的第一級(舉例來說，一SAC)整合在單一方塊之中可以在圖10的兩個方塊LPF+CDS以及S/H+ADC之間共用圖11的電容器Cfb，從而避免使用圖10中的兩個電容器Cfb_cds與Cin_adc，並且接著，相較於用來建構圖10中該等兩個分離方塊但卻沒有任何共用元件所需要的元件數量，其還會減少整合方塊23的元件數量，從而會降低雜訊位準、電流消耗、以及矽切片上的必要面積。圖11的電路還運用較少數量的切換器。
圖10和圖11的電路操作中的不同階段顯示在圖12中。
電量讀取階段(CR)會對應於階段1與2，於該階段期間會從CSA輸出處取出兩個取樣。於此週期中，圖11的輸入電容器Cin會被連接至放大器8。A/D轉換A/DC會被插設在兩個電量讀取階段CR之間並且能夠限制該多點觸控裝置中不同列能夠被讀取的頻率(也就是，線頻率)。
為最佳化該線頻率，可以善用圖13中所示之以前後排列方式來操作的兩個切換式電容器子方塊A、B。在本文中，「以前後排列方式來操作」意謂著其中一個子方塊實施電量讀取時，另一個子方塊則在實施A/D轉換。圖14所示的係圖13之電路的操作的不同階段。
圖13的濾波器(其包括電阻器RLPF+CDS以及電容器Cin)並不需要重複設置在該等兩個切換式電容器子方塊A、B之中，因為其每次僅會被連接至處於電量讀取模式之中的其中一個子方塊─上面子方塊(A)或是下面子方塊(B)。同樣地，比較器9(其會實施一粗略ADC的功能)以及回授路徑中的DAC亦並不需要被重複設置，因為它們僅會被處於A/D轉換模式之中的切換式電容器子方塊使用。
於另一實施例中，可能會使用以前後排列方式來操作的兩個以上子方塊。倘若電量讀取和A/D轉換具有相同時間持續長度的話，便適合使用兩個子方塊。倘若A/D轉換階段的長度為電量讀取階段的N倍的話，那麼，便可以使用以前後排列方式來操作的N+1個子方塊，其中一個子方塊係在電量讀取模式之中，而其它N個子方塊則會實施ADC轉換，該等子方塊的角色會循環交換。
於另一實施例中，該ADC輸入級係以VinADC以及VDAC之間朝向一反向放大器的電容式耦合為基礎，如圖8中所示。
於此實施例中，其中，該S/H+ADC方塊包括一放大器，不僅包括一電容器(其會實施該LPF+CDS方塊的回授電容器的功能以及該S/H+ADC方塊的輸入電容器的功能)，還包括一放大器，其會整合該等LPF+CDS方塊與S/H+ADC方塊之放大器的功能，在該等兩個方塊之間被共用。
圖15所示的係一LPF+CDS方塊2後面接著一S/H+ADC方塊34(也就是，一取樣ADC級)。此等兩個方塊2與34並沒有被整合在一相同的方塊之中。此電路需要至少三個操作階段。LPF+CDS方塊2在階段1與2期間的操作和圖10中的電路完全相同。在階段2期間，該LPF+CDS輸出電壓Vout_cds會被複製到該S/H+ADC方塊34的輸入電容器Cin_adc，而且S/H+ADC的回授電容器Cfb_adc會藉由閉合其右側的切換器2而被初始化至Vinit_residue。在階段2結束時，該S/H+ADC方塊的放大器的回授路徑中的切換器2會打開，而且當該Cfb_adc電容器在該方塊S/H+ADC的放大器的回授中被切換時，該輸入電容器Cin_adc便會被切換成Vdac，兩種操作都是藉由閉合該等切換器3來實施。該輸入電容器Cin_adc上的電量變化會從該回授電容器Cfb_adc處移除，因此，輸出電壓Vout_adc會是
如圖15所示，Vin_adc會等於Vout_cds。
另外，於此實施例中，該等兩個LPF+CDS方塊2和S/H+ADC方塊34的優點係能夠被整合在單一方塊之中，如圖16中所示，其中，Cin扮演圖15中Cin_cds的角色，而Cfb扮演Cfb_cds以及Cin_adc兩種角色，而Cresidue則扮演Cfb_adc的角色。因為Cfb扮演Cfb_cds以及Cin_adc兩種角色，而且因為該整合方塊23僅含有一個放大器，而非圖15中的兩個放大器；所以，整合方塊23的元件數量會少於該等分離方塊2與34所需要的元件數量，從而會降低雜訊位準、電流消耗、以及矽切片上的必要面積。
在階段1與2期間的操作都和圖15的電路雷同；不過，現在在階段1與2期間會有電容器Cresidue被連接在該放大器的虛擬接地以及Vinit_residue之間。圖17A至17C中所示的係不同的階段。
在圖17A中所示的階段1(初始化)期間，該放大器會藉由短路該虛擬接地和其輸出而被重置，而該輸入電容器Cin則會預先被充電至Vin_cds=Vin_cds1(從該CSA處取出的第一取樣)，Cfb會預先被充電至一初始電壓Vinit_cds，而Cresidue則會藉由閉合該等切換器1、2(第四預先充電切換器)而預先被充電至Vinit_residue。
在階段1結束時，也就是，在圖17B中所示的階段2處，在該放大器的輸入與輸出之間的切換器1會打開，其對應於該相關雙重取樣的第一取樣，而且因此，Cin、Cfb、以及Cresidue上的總電量會維持恆定。一旦該等輸入切換器1、2打開之後，Cfb便會在該放大器的回授中被切換，而Cin上的電壓則會逐漸從Vin_cds1改變成Vin_cds2。Cresidue上的電壓會維持不變，被設定在Vinit_residue，因此，Cresidue上的電量會維持恆定。所以，Cin上的電量變化會從Cfb處移除，而且，電容器Cfb的右節點上的輸出電壓會是
此電壓Vfb和其初始化數值Vinit_cds之間的差異因而會和(Vin_cds2-Vin_cds1)成正比並且因此會和被電量積分器CSA積分的電量成正比。接著，此電壓將會在圖17C中所示的階段3中充當該ADC的輸入電壓Vin_adc。
在階段2結束時，該輸入電容器Cin會被中斷連接，其對應於該相關雙重取樣中的第二取樣。因此，Cfb與Cresidue上的總電量會維持恆定。接著，Cresidue會藉由閉合其右側的切換器3(第五切換器)而進入回授，而Cfb則會被強制為Vdac，所以，Cfb上的電量變化會從Cresidue處移除。因此，有回授的Cresidue上的電壓的數值Vresidue會是
因此，該殘值Vresidue會被放大Cfb/Cresidue的比例，並且可以在連續近似式ADC轉換或演算式ADC轉換中的相同級裡面或是在管線式ADC的下一ADC級裡面精化該訊號預測值。
對一管線式ADC來說，作為粗略量化(以便在回授中引導該DAC)之輸入的節點直接就是該ADC輸入電壓Vfb=Vin_adc的節點。Vin_adc會同時或是依序和不同的位準作比較。
然而，對一連續近似式ADC來說，會對該殘值Vresidue以及用於更新該連續近似暫存器與該回授DAC的結果實施量化。
於另一實施例中，會在產生該殘值之前先實施第一粗略量化，以便藉由降低扭轉速率(slew rate)必要條件而加速該等前面位元的取出。接著，可以Vfb為基礎來實施該第一量化，同時可以對Vresidue實施精細量化。
倘若藉由將Vfb和不同的參考位準同時作比較來實施該第一量化的話(快閃ADC轉換)，其可能會在階段2結束時直接進行。然而，倘若在數個步驟中實施該粗略量化的話(非瞬間)，其便無法在階段2期間實施，因為一旦所有電量已經被積分之後，便可以僅實施該量化。
一種可能的實施例會將A/D轉換分成兩個階段，也就是，一粗略量化以及一精細量化或殘值放大，其會導致一4階段電路，如圖18與19中所示。圖19所示的係圖18的電路的操作的四個不同階段。和圖16之電路的差異在於，於Cin已經中斷連接之後，Cfb仍然會在粗略量化的階段3期間維持回授。Cresidue會被置於回授中且Cfb僅會在階段4(其對應於圖16之電路的階段3)中被強制為Vdac。
圖18的電路因而比較通用，因為粗略量化的階段3可以視情況被省略，從而導致圖16之電路的情況。另外，倘若為管線式級的話，該連續近似暫存器還可以簡化成一簡單的鎖存器。於此情況中，Vfb會在階段3中被量化，而且結果會在階段4中被鎖存以便進行DAC轉換、殘值生成、以及放大。
為最佳化該線頻率，於其中一實施例中，可以使用以前後排列方式來操作的兩個切換式電容器子方塊C與D，俾使得其中一者實施電量讀取時，另一者會實施A/D轉換，如圖20與21中所示。該濾波器包括電阻器RLPF+CDS與電容器Cin，其並不需要被重複設置，因為其每次僅會被連接至處於電量讀取模式之中的其中一個子方塊─上面子方塊或是下面子方塊。同樣地，該比較器或是粗略ADC、連續近似暫存器、以及回授路徑中的DAC亦並不需要被重複設置，因為它們僅會被處於A/D轉換模式之中的切換式電容器子方塊使用。
於ADC轉換的長度為電量讀取階段的N倍的情況中，可以使用以前後排列方式來操作的兩個以上的子方塊，而且在圖13中的考量依然適用。
圖22所示的係一電路的其中一種可能的實施例，其包括：一電量感測放大器CSA 1；單一方塊23，其整合了低通濾波器LPF、相關雙重取樣器CDS、該取樣器與保持器S/H、以及一多級式ADC中的第一級(舉例來說，一SAC)。該單一方塊23和圖18中相同。
圖22中所示的解決方式可以被施行在一多點觸控裝置的每一條通道中：依此方式，其可以每一條通道中較高的解析度(高達16位元)以及低微分與空間非線性在所探討的觸控應用中達到良好的轉換速度(高達100KHz)。微分非線性係被定義成一種用來描述對應於相鄰輸入數位數值的兩個類比數值之間的偏差的手段。出現在每一條通道之中的ADC係由第一級來實施，其會連同該LPF、該CDS、以及該S/H被整合在方塊23之中，其後面接著用於轉換該等前級之殘值的一連串M個級。
現在參考圖23，如本文的討論，本發明的電路可能包含一多級式ADC或多步驟ADC，其中，該轉換會在數個步驟之中被實施。其係由一連串的數個級630所製成。在每一級之中，輸入訊號會被一粗略ADC(其亦能夠簡化成一簡單的比較器)取樣並且轉換成一數位訊號。接著，所取得的碼會藉由一數位至類比轉換器D/A被反向轉換成類比值並且以該輸入訊號來扣除該DAC輸出。接著，此差異值(其係一代表在目前級之中所實施的量化誤差的類比值)最後會被放大並且被一取樣與保持電路儲存在一電容器之中，以便產生能夠被進一步處理的殘值訊號。接著，此殘值訊號會被饋送至下一級，俾使得此級能夠提供前一級所實施之誤差的數位預測值。接著，可以藉由將該殘值饋送至下一級(最後一級除外)來補償和每一級相關聯的量化誤差。因此，最後一級的殘值便是整個轉換誤差的影像。
接著，來自不同級的輸出碼會被延遲，以便補償該串接中的傳播時間，並且會在一輸出組合器650之中被組合在一起，以便取得一高解析度輸出碼，其中，所有內部殘值誤差至少理想上會被補償。該組合會將來自所有級的碼輸出組成一正確的加權總和。每一級裡面的ADC與DAC的位元數可能不同，而且每一級裡面的量化亦可簡化成一簡單的比較。
在圖23的代表圖中，該轉換演算法的每一道步驟皆係由一專屬級來實施。於此情況中，其會被稱為管線式ADC。不過，亦存在其它可能方式，並且同樣涵蓋在本發明的範疇之中。
當由相同的類比級以時間依序的方式來實施該等不同步驟時，該轉換器則會被稱為演算式ADC，其一範例顯示在圖24之中。該結構和管線式級雷同；不過，會在該方塊的輸入處加入一多工器800，俾使得當該輸入訊號被取樣時，該方塊的有效輸入便是該方塊的真實輸入；不然便是在前面步驟處所算出之該級的殘值，以便精化該訊號預測值。接著，在該等不同步驟中連續取得的不同位元或碼便會在一數位累加器502之中以正確的權值進行正確的累加。因為該些權值通常會對應於2的冪數，所以，該等對應的數位乘法通常會簡化成簡單的移位。事實上，在累加迴路前面的權值相乘通常會被該累加迴路裡面的乘法取代。於此情況中，該相乘係數會對應於兩個連續碼的權值比。圖24中的元件符號500便表示該演算式ADC的類比部。
最後，兩種方式會藉由串接二或多個級來組合兩種方式，每一級皆是一演算式ADC(圖25)。於此情況中，每一級都會實施該轉換中的數道步驟並且接著會將殘值傳送至下一級以便處理下面的步驟。在數位部中會進行雷同的過程。一第一累加器會累加第一級的位元並且接著會將結果傳輸到第二級的累加器，依此類推。
倘若N條通道的N個連續近似式ADC平行的話，空間及微分非線性便會縮減。於ADC的已知施行方式中，每一條通道中的回授DAC能夠藉由選擇根據圖26的分阻器或電阻梯127中的分接頭來實現。因此，每一條通道皆包含其自己的分阻器或電阻梯127以及多工器128。
每一個DAC中回授的電阻式DAC皆具有溫度感測原理且因此本質上確保會有單調轉換以及非常低的微分非線性。積分線性(也就是，偏離理想行為的ADC偏差測量方式)不會因該溫度感測原理獲得改良，其僅會相依於電阻器之間的匹配性，明確地說，其僅會相依於電阻梯127的上方部分中的電阻器和下方部分中的電阻器之間的匹配性。然而，積分非線性通常不會有問題，因為其係一非常平滑的非線性，沒有不連續性，且因此對該應用中的影像的影響僅係會非常平緩地改變灰階。
然而，問題是，每一條通道的積分非線性誤差都不相同。因此，根據該線中的輸入訊號位準，在相鄰通道之間可能會出現差異，從而會導致相鄰行之間有不同的靈敏性。此效應稱為空間非線性，其係對不同通道的增益與偏移誤差進行補償之後兩條相鄰通道之間的差異上的非線性。
優點係，所有通道之間共用一共同分阻器，以便解決此空間非線性的問題。
於圖27中所示之本發明的實施例中，不同通道的電阻梯127中的對應分接頭會藉由一低阻路徑137來互連，俾使得所有通道(尤其是相鄰的通道)會看見相同的參考位準。據此，不僅不同通道的分阻器或電阻梯127的非線性會均化，而且重要的係，所有通道的積分非線性都相同。所以，該讀出系統會呈現卓越的空間線性。
審視圖27，從圖中可以看見，每一條通道裡面的互連分阻器會構成單一全域分阻器，因此，此解決方式等效於圖28中僅有單一電阻梯127的實施例。
適合本發明之電路目的的一種可能的ADC實施例係結合圖28中所述的電路以及圖22中所述之以管路連接的M級串接演算式ADC，如圖29a與29b中所示。
圖29a與29b所示的係平行操作的一列快速ADC通道。每一條ADC通道中的第一級23都是一連續近似。每一條通道裡面的回授DAC則係所有通道共用的一分阻器或電阻梯127之中的多工器選擇分接頭，以便消除不同通道裡面的電阻器之間的匹配誤差對空間非線性所造成的影響。
第一級裡面的連續近似式ADC會產生一殘值訊號，一或數個後面的ADC級會利用該殘值訊號來進一步改良解析度，後面各級中的每一級都會量化前一級的殘值(500)並且將該對應數值加入前一級所產生的碼之中以便補償其近似值(502)。
此結構的優點係，每一條通道的非線性基本上係由所有通道共用的分阻器127中的其中一者來控制(第一級的回授路徑)。因此，空間非線性應該會獲得明顯的改良。
在本電路中，被視為整體的每一條通道中的ADC可能係一中速(轉換速度對應於線頻率，線頻率等級通常為100KHz)而且比較高解析度的ADC(位元數高達16位元)。
該連續近似式ADC的回授路徑中的DAC可能係一藉由選擇一被所有通道的ADC共用的分阻器127中的分接頭來實現的電阻式DAC。依此事實，微分非線性會下降，因為該回授DAC本質上為單調；同時，空間非線性會下降，因為該非線性基本上係取決於所有該等通道共同的分阻器。
於其中一實施例中，該電路包括藉由偏移變化來最佳化和該低通濾波器LPF整合在一起的電量積分器CSA及/或相關雙重取樣器CDS的範圍，以便補償由寄生電量所產生的偏移，並且接著用以偵測非常小的電量位準(正位準或負位準)，甚至是在該些寄生偏移存在時。
一相依於應用的小偏移補償(也就是，一可達到偵測非常小電量位準之目的的補償)，甚至是在有隨機寄生偏移存在時，係由產生該CSA及/或該LPF+CDS之中位準初始化輸出電壓(其係介於該ACD的最大參考電壓與最小參考電壓之間)所組成，以便補償相反記號的寄生電量。
於圖30中所示的其中一實施例中，此初始化係藉由使用LPF+CDS後面的一DAC 700來達成，其與該ADC共用相同的參考位準Vrefp與Vrefn。藉由使用此DAC 700會施加一可程式化與系統性偏移702，其大於所有最大預期寄生偏移的總和。
於使用一連續近似式ADC的情況中，其回授路徑包含一DAC，其亦可在不同的階段中被用來施加該可程式化與系統性偏移。於此情況中，一多工器704會被連接至此DAC 700，以便操縱該偏移與該回授路徑兩者(圖31)。
於圖32中所示的另一實施例中，該回授路徑中所包含的DAC係一以一電阻梯127與一多工器706為基板礎的電阻式DAC，以便選擇該等合宜的分接頭。於此情況中，該LPF+CDS的初始化電壓可以從相同的電阻梯127中推知，但是係利用另一多工器708。
雖然該LPF+CDS的初始化相當關鍵，因為其會定義該ADC的輸入電壓並且因而會定義對應於零電量的該ADC的輸出碼，而且因而會定義整個電路的範圍的最佳化；但是，為防止發生訊號夾止，前面的方塊(也就是，CSA)的初始化同樣可能相當關鍵。於此實施例中，CSA的初始化輸出電壓亦可能係利用另一多工器(圖中並未顯示)連接至該CSA而從相同的電阻梯127中推知。
於某些情況中，舉例來說，倘若要被積分的總電量一定為相同記號且倘若偏移大於電量範圍的話，那麼端視應用而定，上面所提出的解決方式可能仍有不足，並且需要大偏移補償。此大額補償係由在該CSA之中或是在後面的方塊之中注入一補償電量Qinj所組成，其數值和該電量偏移相反。
該被注入電量Qinj的振幅數值必須至少為要被偵測的最小總電量，但是不可以超過最大總電量。可以直接將其設為等於該偏移等效電量，但是記號相反。
於其中一實施例中，此電量係藉由使用切換式電容器電路(圖33)來注入：一電容器Cinj會從預先充電期間的數值Vinj1切換成放大階段期間的數值Vinj2，總注入電量為
Qinj=Cinj(Vinj2-Vinj1)=Cinj‧Vinj
為避免輸出碼漂移，該被注入電量應該和該DAC的參考電壓成正比，俾使得Vinj1和Vinj2應該最好是選擇自Vrefp或Vrefn或是選擇自Vrefp與Vrefn之間的分阻器中的分接頭。
該用於電量注入的電容器Cinj還應該匹配其它電容器，以便亦可降低該等漂移以及熱相依性。
1．．．電量感測放大器CSA
2．．．整合方塊LPF+CDS
2’．．．LPF(低通濾波器)
2”．．．相關雙重取樣(CDS)
3．．．取樣器與保持器(S/H)
4．．．ADC
4’．．．一切換式電容器ADC中的第一級
8．．．放大器
9．．．比較器
10．．．可能的電容式感測測量電路獲取鏈路
11．．．電壓、輸入訊號、掃描輸入電壓振幅
20．．．獲取循環
23．．．整合方塊LPF+CDS+S/H+ADC
34．．．S/H+ADC
85．．．節點
87．．．節點
127．．．分阻器或電阻梯
128．．．多工器
137．．．低阻路徑
200．．．電容式感測器陣列
201．．．重置階段
202．．．初始化階段
203．．．取樣階段
300．．．數位介面
400．．．高頻多工器
500．．．多工器(圖3C)
500．．．演算式ADC的類比部
502．．．數位累加器
630．．．一多級式ADC中的各級
632．．．通道
650．．．輸出組合器
700．．．DAC
702．．．可程式化與系統性偏移
704．．．多工器
706．．．多工器
708．．．多工器
800．．．多工器
Csens．．．感測電容器
Cd．．．在進行獲取時出現在選定列/行的終端之間的電容器
Cfb．．．回授電容器
Cfb_adc．．．回授電容器
Cfb_cds．．．回授電容器
Cin．．．輸入電容器
Cin_adc．．．輸入電容器
Cin_cds．．．輸入電容器
Cinj．．．電容器
Cint．．．積分電容器
CM．．．獲取時的電容器
Cp．．．寄生電容器
Cresidue．．．殘值電容器
G1~GN．．．放大器
RLPF+CDS．．．增補串聯電阻器
RN．．．獲取時的列
S1’~S4’．．．切換器
S1~S4．．．切換器
借助於上面透過範例所提出且由下面圖式來圖解的實施例的說明便會更瞭解本發明，其中：
圖1所示的係一具有一數位輸出的電容式感測電路的施行方式。
圖2所示的係一具有一電容式感測器積體電路的電容式觸控裝置的視圖。
圖3A至3D所示的係一電容式感測器介面電路(CSIC)的數種不同的可能施行方式。
圖4所示的係根據本發明的電量感測放大器的其中一實施例。
圖5A至5C所示的分別係該電量感測電路中三個電壓的獲取循環。
圖6所示的係根據本發明其中一實施例，將該低通濾波器與該相關雙重取樣整合在一個方塊之中。
圖7與8所示的分別係該S/H+ADC方塊的類比差異級的兩種可能結構。
圖9所示的係一連續近似ADC以及一CDS的其中一實施例。
圖10所示的係一LPF+CDS方塊後面接著一S/H+ADC方塊的其中一實施例。
圖11所示的係根據本發明的一電路的其中一實施例。
圖12所示的係根據本發明其中一實施例的圖11的電路的操作的不同階段的其中一實施例。
圖13所示的係根據本發明的一電路的另一可能實施例，其係用以最佳化讀出頻率。
圖14所示的係根據本發明其中一實施例的圖13的電路的操作的不同階段的其中一實施例。
圖15所示的係一LPF+CDS方塊後面接著一S/H+ADC方塊的另一實施例。
圖16所示的係根據本發明的一電路的另一實施例。
圖17A至17C所示的係圖16的電路在三個不同階段之中的操作。
圖18所示的係具有四個操作階段的電路的另一實施例。
圖19所示的係根據本發明其中一實施例圖18的電路的操作的四個不同階段的其中一實施例。
圖20所示的係根據本發明的電路的另一可能實施例，其係用以最佳化讀出電路。
圖21所示的係根據本發明其中一實施例的圖20的電路的操作的四個不同階段的其中一實施例。
圖22所示的係根據本發明的一電路的其中一實施例。
圖23概略顯示一包含多個連續近似級的管線式ADC。
圖24概略顯示一包含一連續近似級的演算式ADC。
圖25概略顯示一包含多個連續近似級的組合式ADC架構。
圖26顯示N條平行通道，每一者皆以回授方式併入一連續近似ADC以及一電阻式DAC，用以組成一分阻器或電阻梯以及一多工器。
圖27至29b概略顯示根據本發明某些實施例來自CSA方塊的電路的三種變化例。
圖30所示的係具有一DAC的LPF+CDS的可程式初始化電壓之產生的其中一實施例。
圖31所示的係在一SAC的回授路徑中反覆使用DAC以便在分離的階段中產生該LPF+CDS的可程式初始化電壓。
圖32所示的係從和使用在該ADC之回授DAC中相同的分阻器中選擇該初始化電壓。
圖33所示的係藉由切換一電容器將一電量注入該電路的一方塊之中的電路的其中一實施例。
1．．．電量感測放大器CSA
4’．．．一切換式電容器ADC中的第一級
23．．．整合方塊LPF+CDS+S/H+ADC
Csens．．．感測電容器
Cfb．．．回授電容器
Cin．．．輸入電容器
Cint．．．積分電容器
Cresidue．．．殘值電容器

Claims (23)

  1. 一種用於電容式觸控應用的電路，其包括：-一電量積分器(CSA)；-一低通濾波器(LPF)；-一相關雙重取樣器(CDS)，其包括一輸入電容器(Cin、CCDS)；-一取樣器與保持器(S/H)；-一類比至數位轉換器(ADC)；該低通濾波器(LPF)的截止頻率低於該取樣器與保持器(S/H)的奈奎斯特頻率，該低通濾波器包括該輸入電容器(Cin、CCDS)以及一串聯電阻器(RLPF+CDS)。
  2. 如申請專利範圍第1項的電路，其中，該低通濾波器(LPF)與該相關雙重取樣器(CDS)會被整合在單一方塊(2，LPF+CDS)之中。
  3. 如申請專利範圍第1或2項中其中一項的電路，其中，該類比至數位轉換器(ADC)係一切換式電容器類比至數位轉換器。
  4. 如申請專利範圍第3項的電路，其中，該類比至數位轉換器(ADC)係一多級式類比至數位轉換器，其包括一第一級以及其它級。
  5. 如申請專利範圍第4項的電路，其中，該第一級包括一連續近似暫存器(SAR)以及一回授數位至類比轉換器(DAC)。
  6. 如申請專利範圍第5項的電路，其中，該取樣器與保持器(S/H)會被整合在該類比至數位轉換器的該第一級之中。
  7. 如申請專利範圍第6項的電路，其中，一放大器會在該取樣器與保持器(S/H)與該類比至數位轉換器的該第一級之間被共用。
  8. 如申請專利範圍第4項的電路，其中，該等其它級包括一管線式ADC或是一演算式ADC或是二或多個串接組件，每一個串接組件都是一演算式ADC。
  9. 如申請專利範圍第1至2項中其中一項的電路，其中，該電量積分器(CSA)包括一電量感測放大器以及用以積分一高於虛擬接地之電量的裝置。
  10. 如申請專利範圍第2項的電路，其包括藉由偏移變化來最佳化該電量積分器(CSA)及/或該單一方塊(2，LPF+CDS)之範圍的裝置。
  11. 如申請專利範圍第4項的電路，其中，該低通濾波器(LPF)、該相關雙重取樣器(CDS)、該取樣器與保持器(S/H)、以及該類比至數位轉換器(ADC)的該第一級會被整合在一單一方塊(23)之中。
  12. 如申請專利範圍第11項的電路，其中，一電容器(Cfb)會在被整合在該類比至數位轉換器的該第一級之中的該取樣器與保持器(S/H)以及整合了該低通濾波器(LPF)與該相關雙重取樣器(CDS)的該單一方塊(2，LPF+CDS)之間被共用。
  13. 如申請專利範圍第11項的電路，其中，該單一方塊(23)包括：-被連接在該電量積分器(CSA)的輸出與該輸入電容器(Cin)之間的該串聯電阻器(RLPF+CDS)；-被連接在該串聯電阻器(RLPF+CDS)與一輸入切換器(1、2)之間的該輸入電容器(Cin)；-被連接在該輸入電容器(Cin)與一放大器(8)的一虛擬接地之間的該輸入切換器(1、2)；-該放大器(8)；-一用於該放大器(8)的重置切換器(1)，其會被連接在該虛擬接地與該放大器(8)的該輸出之間；-一回授電容器(Cfb)，其會被連接在該虛擬接地與一節點(85)之間，該節點(85)會被連接至一第一預先充電切換器(1)，被連接至一第二回授切換器(2)以及一第三切換器，該第三切換器(3)會被連接至一數位至類比轉換器(DAC)；-該第一預先充電切換器(1)、該第二回授切換器(2)、該第三切換器(3)、以及該數位至類比轉換器(DAC)；-一比較器(9)，其會被連接至該放大器(8)的該輸出。
  14. 如申請專利範圍第13項的電路，其中，該放大器(8)整合該相關雙重取樣器(CDS)以及該類比至數位轉換器(ADC)的該第一級兩者的該等放大器的功能。
  15. 如申請專利範圍第14項的電路，其進一步包括：-一殘值電容器(Cresidue)，其會被連接在該放大器(8)的該虛擬接地以及一節點之間，該節點會被連接至一第四 預先充電切換器(1、2)與一第五切換器(3)，該第五切換器(3)會被連接至該放大器(8)的該輸出；-該第四預先充電切換器(1、2)以及該第五切換器(3)。
  16. 一種用於申請專利範圍第13或15項中其中一項之電路的方法，其包括下面階段：一初始化階段(I)，於該階段期間：該輸入電容器(Cin)會藉由閉合該輸入切換器(1、2)而被預先充電至一第一取樣的電壓(Vin_cds1)，該放大器(8)會藉由閉合該重置切換器(1)而被重置，該回授電容器(Cfb)會藉由閉合該預先充電切換器(1)而被預先充電至一初始化電壓(Vinit_cds)，一電量積分階段(CI)，於該階段期間：該輸入電容器(Cin)上的該第一取樣的電壓(Vin_cds1)會變成一第二取樣的電壓(Vin_cds2)，該輸入切換器(1、2)會維持閉合，該重置切換器(1)與該預先充電切換器(1)會打開，該回授電容器(Cfb)會藉由閉合該回授切換器(2)而被切換在該放大器(8)的回授中，以便以和該第二取樣電壓(Vin_cds2)及該第一取樣電壓(Vin_cds1)之間的差異成正比的方式來產生一要被轉換的第一電壓(Vin_adc)，一類比至數位轉換階段(A/D C)，於該階段期間：該回授切換器(2)會打開，該回授電容器(Cfb)會切換成由該數位至類比轉換器(DAC)所產生的一第二電壓(Vdac)，以便產生一和該第一電 壓(Vin_adc)以及該第二電壓(Vdac)之間的差異成正比的第三電壓(Verror)。
  17. 如申請專利範圍第16項的方法，其中，該初始化階段(I)進一步包括下面步驟：該殘值電容器(Cresidue)會藉由閉合該第四預先充電切換器(1、2)而被預先充電至一殘值初始化電壓(Vinit_residue)，該電量積分階段(CI)進一步包括下面步驟：該第四預先充電切換器(1、2)會在該電量積分階段(CI)結束時打開，該類比至數位轉換階段(A/D C)進一步包括下面步驟：該殘值電容器會藉由閉合該第五切換器(3)而取代該回授電容器(Cfb)被切換在該放大器的回授中。
  18. 如申請專利範圍第17項的方法，其中，該類比至數位轉換階段(A/D C)進一步包括：-一粗略量化(CQ)階段，在該階段期間，於該輸入電容器(Cin)已經中斷連接之後且在切換該放大器(8)的回授中的該殘值電容器(Cresidue)之前，該回授電容器(Cfb)會重新維持在該放大器(8)的該回授路徑之中。
  19. 一種電容式觸控裝置，其包括：-一陣列，其包括一第一數量(N)列以及一第二數量(M)行之感測電容器；-用以產生一輸入訊號(11)並且以一列掃描速率(1/N)將該輸入訊號定址到該等列中之每一列的裝置； -如申請專利範圍第1項的該等第二數量(M)的電路。
  20. 如申請專利範圍第19項的電容式觸控裝置，其中，該等電路中的該等ADC的每一者皆包括一DAC，該電容式觸控裝置包括複數個電壓參考單元，用以提供複數個參考電壓給該等ADC中數個ADC的該等DAC。
  21. 如申請專利範圍第20項的電容式觸控裝置，其中，該參考單元係一電阻梯(127)。
  22. 如申請專利範圍第20至21項中其中一項的電容式觸控裝置，其中，該參考單元包含一參考梯(137)，其會在該等電路之間共用並且具有複數個分接頭，該參考電壓會出現在該等分接頭處。
  23. 如申請專利範圍第19至21項中其中一項的電容式觸控裝置，其中，該等ADC會被排列成用以產生一殘值訊號，其會被一或數個其它ADC級編碼。
TW100112617A 2010-09-14 2011-04-12 用於電容式觸控應用之電路 TWI385569B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH14752010 2010-09-14

Publications (2)

Publication Number Publication Date
TW201211870A TW201211870A (en) 2012-03-16
TWI385569B true TWI385569B (zh) 2013-02-11

Family

ID=43242635

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100112617A TWI385569B (zh) 2010-09-14 2011-04-12 用於電容式觸控應用之電路

Country Status (6)

Country Link
EP (1) EP2617132B1 (zh)
JP (1) JP5563722B2 (zh)
KR (1) KR20130107275A (zh)
CN (1) CN103262417B (zh)
TW (1) TWI385569B (zh)
WO (1) WO2012034714A1 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH705869A1 (fr) 2011-12-02 2013-06-14 Advanced Silicon S A Interface et procédé de lecture de capteur capacitif.
TWI464662B (zh) * 2012-05-30 2014-12-11 適用於電容式觸控面板之雜訊消除電路
US9182432B2 (en) 2012-07-18 2015-11-10 Synaptics Incorporated Capacitance measurement
US9279874B2 (en) * 2012-08-16 2016-03-08 Microchip Technology Germany Gmbh Signal processing for a capacitive sensor system with robustness to noise
KR20160028484A (ko) 2013-08-20 2016-03-11 어드밴스드 실리콘 에스아 정전식 터치 시스템
DE202014103396U1 (de) 2013-08-20 2014-08-08 Advanced Silicon Sa Aktiver Eingabestift
US8836669B1 (en) 2013-09-13 2014-09-16 Cypress Semiconductor Corporation High resolution capacitance to code converter
KR101394465B1 (ko) * 2013-10-15 2014-05-13 주식회사 아나패스 터치 감지 장치 구동 방법 및 이를 이용한 터치 감지 장치
CN103714330B (zh) * 2014-01-06 2017-12-19 苏州迈瑞微电子有限公司 电容指纹传感器
KR102182979B1 (ko) * 2014-05-30 2020-11-26 엘지디스플레이 주식회사 센싱 시스템
EP2975770B1 (en) * 2014-07-17 2017-11-01 Semtech Corporation Sampling circuitry and sampling method for a plurality of electrodes
KR102249651B1 (ko) 2014-07-23 2021-05-10 주식회사 실리콘웍스 터치패널 센싱 장치 및 그 제어 장치
CN104219462B (zh) * 2014-08-30 2018-01-05 中国科学院长春光学精密机械与物理研究所 带有电压输出型分段积分读出电路的nmos线阵图像传感器
US9710118B2 (en) 2014-09-04 2017-07-18 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor system for producing noise differences between points of time
KR102243635B1 (ko) 2014-11-21 2021-04-26 엘지디스플레이 주식회사 터치 센싱 회로와 이를 이용한 표시장치 및 터치 센싱 방법
GB2533667B (en) 2014-12-23 2017-07-19 Cambridge Touch Tech Ltd Pressure-sensitive touch panel
JP6712597B2 (ja) 2014-12-23 2020-06-24 ケンブリッジ タッチ テクノロジーズ リミテッドＣａｍｂｒｉｄｇｅ Ｔｏｕｃｈ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｌｉｍｉｔｅｄ 感圧式タッチパネル
US9740351B2 (en) * 2015-05-15 2017-08-22 Synaptics Incorporated Multi-step incremental switching scheme
US10151608B2 (en) * 2015-12-22 2018-12-11 Microchip Technology Incorporated System and method for reducing noise in a sensor system
GB2544353B (en) 2015-12-23 2018-02-21 Cambridge Touch Tech Ltd Pressure-sensitive touch panel
US10282046B2 (en) 2015-12-23 2019-05-07 Cambridge Touch Technologies Ltd. Pressure-sensitive touch panel
CN105574520B (zh) * 2016-02-23 2021-09-17 北京集创北方科技股份有限公司 用于指纹传感器的信号处理电路及方法
JP2017168930A (ja) * 2016-03-14 2017-09-21 株式会社東芝 スイッチトキャパシタ回路
EP3242190B1 (en) 2016-05-06 2019-11-06 Advanced Silicon SA System, method and computer program for detecting an object approaching and touching a capacitive touch device
US10031620B2 (en) * 2016-06-30 2018-07-24 Stmicroelectronics Asia Pacific Pte Ltd Self-sensing touch panel
JP2020003211A (ja) * 2016-09-29 2020-01-09 株式会社村田製作所 容量測定回路及び容量測定システム
CN106599769B (zh) * 2016-10-19 2023-08-22 深圳芯启航科技有限公司 一种减base实现触控/指纹类ic高效识别的方法及实现电路
KR102593262B1 (ko) 2016-11-02 2023-10-26 삼성전자주식회사 터치 센서 컨트롤러
DE102017110976B8 (de) * 2017-05-19 2018-12-06 Infineon Technologies Austria Ag Selbstoszillierender Mehrrampen-Umsetzer und Verfahren zum Umsetzen einer Kapazität in ein digitales Signal
CN107332563A (zh) * 2017-05-31 2017-11-07 苏州真感微电子科技有限公司 降低开关电容输入电流的电路及开关电容的采样方法
GB2565305A (en) 2017-08-08 2019-02-13 Cambridge Touch Tech Ltd Device for processing signals from a pressure-sensing touch panel
US11093088B2 (en) 2017-08-08 2021-08-17 Cambridge Touch Technologies Ltd. Device for processing signals from a pressure-sensing touch panel
US10305452B2 (en) * 2017-09-28 2019-05-28 Microchip Technology Incorporated Five-level switched-capacitance DAC using bootstrapped switches
JP6960831B2 (ja) * 2017-11-17 2021-11-05 エイブリック株式会社 センサ装置
KR102398446B1 (ko) * 2017-12-12 2022-05-16 주식회사 디비하이텍 아날로그-디지털 변환기
US10547322B2 (en) * 2018-01-02 2020-01-28 Samsung Electronics Co., Ltd. Analog-digital converter having multiple feedback, and communication device including the analog-digital converter
JP6876153B2 (ja) * 2018-01-19 2021-05-26 ローム株式会社 抵抗膜タッチパネルの制御回路、タッチ式入力装置
WO2020075552A1 (ja) * 2018-10-10 2020-04-16 ソニーセミコンダクタソリューションズ株式会社 スイッチトキャパシタアンプおよびａｄ変換装置
JP6753972B2 (ja) * 2019-03-07 2020-09-09 株式会社東芝 スイッチトキャパシタ回路
KR102329906B1 (ko) * 2020-06-25 2021-11-23 고려대학교 산학협력단 축차 비교형 정전용량-디지털 변환기 및 그 동작 방법
EP3936983A1 (en) 2020-07-06 2022-01-12 Advanced Silicon SA System for detecting a clicked state and an unclicked state of a button for capacitive touch device
CN113346896B (zh) * 2021-04-27 2022-09-02 北京航空航天大学 电荷积分计数式电路以及模拟存算一体结构
US12007418B2 (en) 2021-07-01 2024-06-11 Azoteq Holdings Limited Advanced charge transfer measurement techniques
WO2023026350A1 (en) * 2021-08-24 2023-03-02 Alps Alpine Co., Ltd. Fast start-up sample-and-hold switched capacitor circuit
CN114356135B (zh) * 2021-12-27 2022-07-15 北京奕斯伟计算技术有限公司 采样电路、信号处理电路、显示装置及信号处理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053806B1 (en) * 2005-03-31 2006-05-30 General Electric Company System and method for calibration of autoranging architectures
TW201030585A (en) * 2008-10-22 2010-08-16 Atmel Corp Noise handling in capacitive touch sensors
EP2224596A2 (en) * 2009-02-26 2010-09-01 General Electric Company Low-noise data acquisition system for medical imaging

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543591A (en) 1992-06-08 1996-08-06 Synaptics, Incorporated Object position detector with edge motion feature and gesture recognition
US5790107A (en) 1995-06-07 1998-08-04 Logitech, Inc. Touch sensing method and apparatus
US7663607B2 (en) 2004-05-06 2010-02-16 Apple Inc. Multipoint touchscreen
EP2256605B1 (en) 1998-01-26 2017-12-06 Apple Inc. Method and apparatus for integrating manual input
JPH11251903A (ja) * 1998-03-05 1999-09-17 Asahi Kasei Micro Syst Co Ltd Ａｄ／ｄａ変換兼用回路
JP3942793B2 (ja) 2000-03-30 2007-07-11 シャープ株式会社 電荷量検出回路
JP2002051264A (ja) * 2000-08-03 2002-02-15 Sharp Corp 相関２重サンプリング回路
JP4246090B2 (ja) * 2004-03-18 2009-04-02 富士フイルム株式会社 信号検出方法および装置並びに放射線画像信号検出方法およびシステム
US7570185B2 (en) * 2004-12-28 2009-08-04 General Electric Company Data acquisition system for medical imaging
US7312616B2 (en) 2006-01-20 2007-12-25 Cypress Semiconductor Corporation Successive approximate capacitance measurement circuit
US8711129B2 (en) 2007-01-03 2014-04-29 Apple Inc. Minimizing mismatch during compensation
JP2009294197A (ja) * 2008-05-09 2009-12-17 Panasonic Electric Works Co Ltd センサ装置
EP2224598B1 (en) 2009-02-27 2013-07-10 Research In Motion Limited Method and apparatus for creating side information from data for use in interactive compression

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053806B1 (en) * 2005-03-31 2006-05-30 General Electric Company System and method for calibration of autoranging architectures
TW201030585A (en) * 2008-10-22 2010-08-16 Atmel Corp Noise handling in capacitive touch sensors
EP2224596A2 (en) * 2009-02-26 2010-09-01 General Electric Company Low-noise data acquisition system for medical imaging

Also Published As

Publication number Publication date
KR20130107275A (ko) 2013-10-01
JP5563722B2 (ja) 2014-07-30
EP2617132B1 (en) 2020-12-02
WO2012034714A1 (en) 2012-03-22
EP2617132A1 (en) 2013-07-24
CN103262417A (zh) 2013-08-21
JP2013541272A (ja) 2013-11-07
TW201211870A (en) 2012-03-16
CN103262417B (zh) 2016-10-19

Similar Documents

Publication Publication Date Title
TWI385569B (zh) 用於電容式觸控應用之電路
US9806552B2 (en) Analog/digital converter with charge rebalanced integrator
RU2430465C2 (ru) Способ оцифровки аналоговой величины, оцифровывающее устройство, осуществляющее указанный способ, и детектор электромагнитного излучения, содержащий такое устройство
US7268338B2 (en) Imaging array having variable conversion gain
US10051224B2 (en) Dual sample-and-hold circuit with resistive gain
KR100498594B1 (ko) 씨모스 이미지 센서
CN104363020B (zh) 一种流水线模数转换器及其误差校准方法
JP2010104002A (ja) Ｘ線画素検出器の読出し回路及び集積回路
EP3574470A1 (en) Imaging array with extended dynamic range
US20150145535A1 (en) Capacitive sensing interface for proximity detection
TW201322637A (zh) 共用電容的積分電路與類比轉數位電路及其操作方法
US20140048683A1 (en) Readout integrated circuit for dynamic imaging
JP2008066986A (ja) Ａｄ変換回路および光検出装置
TWI577136B (zh) 具有雙重積分電容器系統的類比至數位轉換器
TWI524677B (zh) 用於類比至數位轉換之系統及方法
CN104868918B (zh) 积分模数转换器
US20200192520A1 (en) Oversampled high signal to noise ratio analog front end for touch screen controllers
US6617567B2 (en) Analog pre-processor with improved input common mode range
US7830159B1 (en) Capacitor mismatch measurement method for switched capacitor circuits
JP2018152839A (ja) Ａ／ｄ変換器およびこれを用いたセンサ装置
CN105959009A (zh) 比较器、包括其的模数转换装置以及模数转换方法
JP2019106706A (ja) 位相差オートフォーカス画像センサ用のアナログ−デジタルコンバータ
JP5526672B2 (ja) Ａｄ変換器
Paul et al. A 9-b charge-to-digital converter for integrated image sensors
TW201312945A (zh) 具有可調整轉換窗之類比數位轉換器