JP2017168930A - スイッチトキャパシタ回路 - Google Patents
スイッチトキャパシタ回路 Download PDFInfo
- Publication number
- JP2017168930A JP2017168930A JP2016050123A JP2016050123A JP2017168930A JP 2017168930 A JP2017168930 A JP 2017168930A JP 2016050123 A JP2016050123 A JP 2016050123A JP 2016050123 A JP2016050123 A JP 2016050123A JP 2017168930 A JP2017168930 A JP 2017168930A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- sampling
- quantizer
- amplification
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
【課題】 スイッチトキャパシタ回路の後段に接続されたサンプリング回路のサンプリング特性の劣化を防止するスイッチトキャパシタ回路を提供する。
【解決手段】 実施形態のスイッチトキャパシタ回路は、入力電圧をサンプリングするサンプリング容量を有するサンプリング回路と、記サンプリング回路の出力電圧を量子化する量子化器と、量子化器により量子化された量子結果に応じたアナログ信号を出力するDA変換器と、論理回路とを具備する。論理回路は、量子化器の量子化動作終了時に、DA変換器から出力されたアナログ信号をサンプリングする後段サンプリング回路によってサンプリングされたサンプリング容量に関する演算の開始を指示する。
【選択図】図1
Description
1 第1実施形態
1−1 構成
図1は、第1実施形態の増幅回路の構成を示す図である。
1−2 動作
次に、第1実施形態に係る増幅回路の動作について、図4〜図7を参照して説明する。以下では、DAC3は、容量DACであるものとするが、上述の通り、DAC3はこれに限られない。
1−3 効果
図8は、増幅回路と後段回路との接続の一例を示す図である。図9は、従来の増幅回路の出力電圧のリーク電流の影響を説明するための図である。
2 第2実施形態
2−1 構成
図12は、第2実施形態の増幅回路の構成を示す図である。なお、図1と同一部分には、同一符号を付して説明する。
図13において、”Amp”で示される期間はオペアンプ20による増幅処理の期間であり、”DigAmp”で示される期間は比較器21による増幅処理の期間(第1増幅期間)である。また、”DigAmp2”で示される期間は、第1増幅期間の後に継続して行なわれる第2実施形態の比較器21による増幅処理の期間(第2増幅期間)である。
オペアンプ20による増幅期間(固定時間) + 比較器21による増幅期間(非同期) + 追加の増幅期間(図14の ”DigAmp2”で示される期間)
ただし、追加の増幅期間中に、論理回路23が論理回路32からサンプリング動作終了信号を受信した場合には、追加の増幅処理は終了し、サンプリングフェイズに移る。
2−2 動作
図15は、第2実施形態に係る増幅回路の増幅フェイズにおける量子化器2−1の量子化動作を示すフローチャートである。なお、S1乃至S8の動作については、図4に示した第1実施形態の増幅回路の動作と同様であるので、ここでは説明を省略する。
2−3 効果
従って、第2実施形態の増幅回路によれば、増幅期間中は、サンプリング動作終了信号を受信するまでは、継続して逐次比較動作による増幅処理を行なうので、図14に示すように、出力電圧Voutのリーク電流の影響を補正することができる。また、このような制御を行なうことにより、低速のクロックCLKを使用しても、後段のサンプリング回路にリーク電流の影響を与えることがない。
3 他の実施形態
3−1 他のスイッチトキャパシタ回路
上述の実施形態では、スイッチトキャパシタ回路の例として、増幅回路を例にとり説明したが、スイッチトトキャパシタ回路は、積分器であっても良い。
3−2 他の量子化器2−1の例
上述の実施の形態においては、量子化器2−1を比較器21と、論理回路22とで構成する場合について説明したが、量子化器2−1の構成はこれに限られるものではない。
3−3 他の後段回路の例
上述の実施形態では、後段回路の例として、サンプリング回路を有するADC4を例にとり説明したが、サンプリング回路を有する後段回路であれば良い。例えば、後段回路は、パイプライン型のADC4のパイプラインステージであっても良い。なお、パイプラインステージは、パイプライン型ADCの内部ブロックの1つである。
Claims (7)
- 入力電圧をサンプリングするサンプリング容量を有するサンプリング回路と、
前記サンプリング回路の出力電圧を量子化する量子化器と、
前記量子化器により量子化された量子結果に応じたアナログ信号を出力するDA変換器と、
前記量子化器の量子化動作終了時に、前記DA変換器から出力されたアナログ信号をサンプリングする後段サンプリング回路によってサンプリングされたサンプリング容量に関する演算の開始を指示する論理回路と
を具備するスイッチトキャパシタ回路。 - 入力電圧をサンプリングするサンプリング容量を有するサンプリング回路と、
前記サンプリング回路の出力電圧を量子化する量子化器と、
前記量子化器により量子化された量子結果に応じたアナログ信号を出力するDA変換器と、
前記DA変換器から出力されたアナログ信号をサンプリングする後段サンプリング回路のサンプリングが終了するまで、前記量子化器に量子化を行なわさせる論理回路と
を具備するスイッチトキャパシタ回路。 - 前記DA変換器は、容量DAC又は抵抗DACである、請求項1又は請求項2記載のスイッチトキャパシタ回路。
- 前記DA変換器は、容量素子を備える容量DACであり、
前記容量素子が、後段に接続されたサンプリング回路のサンプリング容量として共用される、請求項1又は請求項2記載のスイッチトキャパシタ回路。 - 前記後段サンプリング回路は、AD変換器又はパイプラインステージのサンプリング回路である、請求項1又は請求項2記載のスイッチトキャパシタ回路。
- 増幅回路と、
前記増幅回路のクロックにより定められる増幅期間が終了する前に、前記増幅回路による増幅が終了した場合に、前記増幅回路の後段サンプリング回路の動作の開始を指示する信号を出力する論理回路と
を具備するスイッチトキャパシタ回路。 - 増幅回路と、
前記増幅回路に接続された後段サンプリング回路のサンプリングの終了を示す信号を受信した場合に、前記増幅回路のクロックにより定められる増幅期間が終了する前に、前記増幅回路の量子化器に量子化を終了させる論理回路と
を具備するスイッチトキャパシタ回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016050123A JP2017168930A (ja) | 2016-03-14 | 2016-03-14 | スイッチトキャパシタ回路 |
US15/253,800 US9685974B1 (en) | 2016-03-14 | 2016-08-31 | Switched capacitor circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016050123A JP2017168930A (ja) | 2016-03-14 | 2016-03-14 | スイッチトキャパシタ回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019041805A Division JP6753972B2 (ja) | 2019-03-07 | 2019-03-07 | スイッチトキャパシタ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017168930A true JP2017168930A (ja) | 2017-09-21 |
Family
ID=59034089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016050123A Pending JP2017168930A (ja) | 2016-03-14 | 2016-03-14 | スイッチトキャパシタ回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9685974B1 (ja) |
JP (1) | JP2017168930A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10840932B2 (en) * | 2018-10-12 | 2020-11-17 | Mediatek Inc. | Analog-to-digital converter |
US10763875B2 (en) * | 2019-01-11 | 2020-09-01 | Realtek Semiconductor Corporation | Switched capacitor circuit and analog-to-digital converter device |
US11196434B1 (en) * | 2020-10-02 | 2021-12-07 | Qualcomm Incorporated | Successive approximation register (SAR) analog-to-digital converter (ADC) with noise-shaping property |
US11522556B1 (en) | 2021-07-26 | 2022-12-06 | Qualcomm Incorporated | Noise-shaping successive approximation register (SAR) analog-to-digital converter |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09181604A (ja) * | 1995-12-25 | 1997-07-11 | Hitachi Ltd | 半導体集積回路装置およびその雑音低減方法 |
JPH10178345A (ja) * | 1996-12-18 | 1998-06-30 | Hitachi Ltd | A/d変換器 |
JP2002335157A (ja) * | 2001-05-09 | 2002-11-22 | Oki Electric Ind Co Ltd | アナログ・ディジタル変換回路 |
JP2008205704A (ja) * | 2007-02-19 | 2008-09-04 | Nec Electronics Corp | アナログデジタル変換回路 |
JP2013021687A (ja) * | 2011-07-13 | 2013-01-31 | Imec | 確率的a/d変換器及び確率的a/d変換器を用いる方法 |
JP2013541272A (ja) * | 2010-09-14 | 2013-11-07 | アドヴァンスト・シリコン・ソシエテ・アノニム | 静電容量式タッチアプリケーション用の回路 |
JP2014075684A (ja) * | 2012-10-04 | 2014-04-24 | Fujitsu Semiconductor Ltd | Ad変換回路、半導体装置及びad変換方法 |
JP2014107674A (ja) * | 2012-11-27 | 2014-06-09 | Toshiba Corp | アナログデジタル変換器 |
JP2015103856A (ja) * | 2013-11-21 | 2015-06-04 | 株式会社東芝 | アナログ/ディジタル変換器及びアナログ/ディジタル変換方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6768436B1 (en) * | 2003-04-21 | 2004-07-27 | Texas Instruments Incorporated | Method and circuit resetting delta sigma modulator |
JP2006121480A (ja) | 2004-10-22 | 2006-05-11 | Sony Corp | サンプルホールド回路及びそれを用いたパイプラインad変換器 |
TW200629738A (en) | 2004-10-12 | 2006-08-16 | Sony Corp | Sample hold circuit, and pipeline ad converter using the circuit |
US6972705B1 (en) * | 2004-12-14 | 2005-12-06 | Cirrus Logic, Inc. | Signal processing system having an ADC delta-sigma modulator with single-ended input and feedback signal inputs |
JP2009027282A (ja) | 2007-07-17 | 2009-02-05 | Sony Corp | サンプルホールド回路およびパイプラインad変換器 |
JP2009027281A (ja) | 2007-07-17 | 2009-02-05 | Sony Corp | サンプルホールド回路およびパイプラインad変換器 |
JP5117451B2 (ja) | 2009-06-30 | 2013-01-16 | オンセミコンダクター・トレーディング・リミテッド | スイッチトキャパシタ回路、およびアナログデジタル変換器 |
JP5891811B2 (ja) | 2012-01-24 | 2016-03-23 | セイコーエプソン株式会社 | 全差動増幅回路、コンパレーター回路、a/d変換回路、及び電子機器 |
JP2016225840A (ja) * | 2015-05-29 | 2016-12-28 | 株式会社東芝 | 増幅回路、ad変換器、無線通信装置、及びセンサシステム |
-
2016
- 2016-03-14 JP JP2016050123A patent/JP2017168930A/ja active Pending
- 2016-08-31 US US15/253,800 patent/US9685974B1/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09181604A (ja) * | 1995-12-25 | 1997-07-11 | Hitachi Ltd | 半導体集積回路装置およびその雑音低減方法 |
JPH10178345A (ja) * | 1996-12-18 | 1998-06-30 | Hitachi Ltd | A/d変換器 |
JP2002335157A (ja) * | 2001-05-09 | 2002-11-22 | Oki Electric Ind Co Ltd | アナログ・ディジタル変換回路 |
JP2008205704A (ja) * | 2007-02-19 | 2008-09-04 | Nec Electronics Corp | アナログデジタル変換回路 |
JP2013541272A (ja) * | 2010-09-14 | 2013-11-07 | アドヴァンスト・シリコン・ソシエテ・アノニム | 静電容量式タッチアプリケーション用の回路 |
JP2013021687A (ja) * | 2011-07-13 | 2013-01-31 | Imec | 確率的a/d変換器及び確率的a/d変換器を用いる方法 |
JP2014075684A (ja) * | 2012-10-04 | 2014-04-24 | Fujitsu Semiconductor Ltd | Ad変換回路、半導体装置及びad変換方法 |
JP2014107674A (ja) * | 2012-11-27 | 2014-06-09 | Toshiba Corp | アナログデジタル変換器 |
JP2015103856A (ja) * | 2013-11-21 | 2015-06-04 | 株式会社東芝 | アナログ/ディジタル変換器及びアナログ/ディジタル変換方法 |
Also Published As
Publication number | Publication date |
---|---|
US9685974B1 (en) | 2017-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11184017B2 (en) | Method and circuit for noise shaping SAR analog-to-digital converter | |
US10103742B1 (en) | Multi-stage hybrid analog-to-digital converter | |
US10250277B1 (en) | SAR-type analog-digital converter using residue integration | |
JP6436022B2 (ja) | A/d変換器 | |
JP6805091B2 (ja) | 逐次比較型ad変換器 | |
US9362939B1 (en) | Reduction of input dependent capacitor DAC switching current in flash-SAR analog-to-digital converters | |
JP2006303671A (ja) | 積分器およびそれを使用する巡回型ad変換装置 | |
JP2016225840A (ja) | 増幅回路、ad変換器、無線通信装置、及びセンサシステム | |
US9685974B1 (en) | Switched capacitor circuit | |
JP2015103820A (ja) | アナログ/ディジタル変換器及びアナログ/ディジタル変換方法 | |
JP6636880B2 (ja) | 増幅回路 | |
US7821436B2 (en) | System and method for reducing power dissipation in an analog to digital converter | |
US10804920B2 (en) | A/D converter | |
JP2004096636A (ja) | アナログ−デジタル変換回路 | |
KR101711542B1 (ko) | 레인지-스케일링 기반의 복합 파이프라인 아날로그-디지털 컨버터 | |
JP6753972B2 (ja) | スイッチトキャパシタ回路 | |
KR20090054272A (ko) | 1/2 승수 기준 전압을 누적하는 아날로그 디지털 변환기 | |
JP2008028855A (ja) | 半導体集積回路装置 | |
JP2012095074A (ja) | 半導体集積回路およびその動作方法 | |
JP5094916B2 (ja) | パイプライン・ad変換回路 | |
JP6512929B2 (ja) | データ加重平均化回路、インクリメンタルデルタシグマad変換器、及びデータ加重平均化方法 | |
JP2007295378A (ja) | アナログ/デジタル変換回路 | |
JP2009182513A (ja) | Ad変換器 | |
JP6810931B2 (ja) | A/d変換器 | |
JP5398802B2 (ja) | パイプライン型a/d変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170911 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170912 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180705 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181211 |