JP2020003211A - 容量測定回路及び容量測定システム - Google Patents

容量測定回路及び容量測定システム Download PDF

Info

Publication number
JP2020003211A
JP2020003211A JP2016192062A JP2016192062A JP2020003211A JP 2020003211 A JP2020003211 A JP 2020003211A JP 2016192062 A JP2016192062 A JP 2016192062A JP 2016192062 A JP2016192062 A JP 2016192062A JP 2020003211 A JP2020003211 A JP 2020003211A
Authority
JP
Japan
Prior art keywords
capacitance
terminal
voltage
sense
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016192062A
Other languages
English (en)
Inventor
英明 杉林
Hideaki Sugibayashi
英明 杉林
中尾 元保
Motoyasu Nakao
元保 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016192062A priority Critical patent/JP2020003211A/ja
Priority to PCT/JP2017/031762 priority patent/WO2018061636A1/ja
Publication of JP2020003211A publication Critical patent/JP2020003211A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

【課題】容量センサの浮遊容量の影響を受けずに、従来技術に比較して高い精度で静電容量を測定することができる。【解決手段】容量測定回路は、センス端子TSとベース端子TBとの間のセンス容量10と、ベース端子TBとガード端子TGとの間の浮遊容量11と、センス端子TSとガード端子TGとの間の浮遊容量12とを有するMEMS容量センサ1のセンス容量Csを、センス端子TSから測定するフロントエンド回路2及び信号処理回路3を備えた容量測定回路であって、所定期間において、センス端子TSとガード端子TGとを同一の電位にする制御回路を備える。【選択図】図2

Description

本発明は、例えば微小電気機械システム(MEMS)にて形成された容量センサの容量を測定する容量測定回路、並びに、容量センサと前記容量測定回路を備えた容量測定システムに関する。
図5は、例えば特許文献1において開示された、従来例1に係る容量測定回路の構成を示す回路図である。
図5において、従来例1に係る容量測定回路は被測定回路101の微少容量の被測定容量Cxを測定するものであり、被測定回路101は浮遊容量Csfを含む。ここで、容量測定回路は、被測定回路101を電圧V0に充電するための定電圧源Vs1と、放電電流I1の定電流源Isと、被測定回路101の電圧をインピーダンス変換して低インピーダンスで出力するバッファ増幅器BAと、反転増幅器OPAとを備える。ここで、反転増幅器OPAは、バッファ増幅器BAの出力を第1の所定の倍率であるM1倍(M1=−R102/R101、但しR101,R102はそれぞれ抵抗R101,R102の抵抗値)で増幅する。R101,R103は分圧回路でありバッファ増幅器BAの出力電圧を交流的,直流的にR103/(R101+R103)の割合に分圧する。バッファ増幅器BAの出力の交流振幅を次段の反転増幅器OPAの入力レンジ減衰させるとともに,電圧源VoFの印加電圧Vb1によって直流オフセット電圧を調整し,反転増幅器OPAの出力電圧を適正な範囲にシフトさせる。
容量測定回路はさらに、反転増幅器OPAの出力電圧をデジタル値に変換するAD変換回路及び演算回路を含むデータ処理部102と、ダイオードD及び直流電源VLMTから構成されたリミッタ回路104と、被測定回路101を定電圧源Vs1に接続するスイッチSW11と、被測定回路101を定電流源Isに接続するスイッチSW12と、被測定容量Cxを容量測定回路に接続するスイッチSW13と、制御回路103とを備える。ここで、制御回路103は、スイッチSW11,SW12,SW13のオン/オフを制御する信号CC1,CC2,CC3を出力する。
図5の容量測定回路では、浮遊容量Csfを伴う被測定回路101の被測定容量Cxを測定する方法として、以下の手順が提案されている。
(1)浮遊容量Csfを所定電圧Vpre1に充電した後、所定時間、電流I1で放電し出力電圧V1を得る。
(2)浮遊容量Csfと被測定容量Cxの合成容量を所定電圧Vpre2に充電した後、所定時間、電流I1で放電し出力電圧V2を得る。
(3)それぞれの放電時の電圧V1,V2を増幅し、AD変換した後、数値演算することで被測定体の被測定容量Cxを得る。
特開2003−035732号公報 国際公開第2015/107453号公報
特許文献2において開示された、従来例2に係るMEMS容量センサ1(図1A、図1Bにおいて構造を図示し、その等価回路を図2に示す。)では、測定したいセンス容量Csを有するセンス容量10に対し、浮遊容量11,12が存在する。ここで、浮遊容量11はセンス容量10と直列に接続され、浮遊容量12は、センス容量10と浮遊容量11との直列回路に対し並列に接続され、浮遊容量11,12はそれぞれ容量値Cbg,Csgを有する。
図6は図5の容量測定回路を用いて、従来例2に係るMEMS容量センサ1の容量を測定したときの動作を示す回路図である。
従来例2に係るMEMS容量センサ1を用いて、センス容量Csを高精度で測定するために、従来例1に係る「複数の接続パターンで切り替えて放電した後の出力電圧から演算する」構成を適用しようとすると、図6に示すように、フェーズP11〜P13の配線パターンとなるようにスイッチを切り替え、それぞれの状態において得られた出力電圧からセンス容量Csを算出する、という方法が想定される。なお、図6において、センス容量10はセンス端子TSとベース端子TBとの間に接続され、浮遊容量11はベース端子TBとガード端子TGとの間に接続され、浮遊容量12はセンス端子にTSとガード端子TGとの間に接続される。また、Vpは測定用電圧である。
具体的な容量測定手順は以下の通りである
(1)図6(a)のフェーズP11において、容量(Cs+Cbg)での電荷(Cs+Cbg)×(Vp−Vcom)を放電して、放電後の電圧V1を測定する。
(2)図6(b)のフェーズP12において、容量(Cs+Csg)での電荷(Cs+Csg)×(Vp−Vcom)を放電して、放電後の電圧V2を測定する。
(3)図6(c)のフェーズP13において、容量(Csg+Cbg)での電荷(Csg+Cbg)×(Vp−Vcom)を放電して、放電後の電圧V3を測定する。
(4)放電後に得られた電圧V1,V2,V3に基づいて、次式を用いてセンス容量Csを算出する。
Cs=(1/2)×{(Cs+Cbg)+(Cs+Csg)+(Csg+Cbg)
(1)
しかし、この手法では上述の3ステップの切替えが必要で、さらに手順が放電時定数に依存するため、時定数によっては容量測定に多大な時間がかかるという問題点があった。
本発明の目的は以上の問題点を解決し、容量センサの浮遊容量の影響を受けずに、従来技術に比較して高い精度で静電容量を測定することができる容量測定回路、並びに、容量センサと容量測定回路を備えた容量測定システムを提供することにある。
第1の発明に係る容量測定回路は、
第1の端子と第2の端子との間のセンス容量と、
前記第2の端子と第3の端子との間の第1の浮遊容量と、
前記第1の端子と前記第3の端子との間の第2の浮遊容量とを有する容量センサのセンス容量を、前記第1の端子から測定する測定手段を備えた容量測定回路であって、
所定期間において、前記第1の端子と前記第3の端子とを同一の電位にする制御回路を備えたことを特徴とする。
前記容量測定回路において、前記制御回路は、
第1の期間において、前記第1の端子と前記第3の端子とを同一の電位にし、前記第2の端子に第1の電圧を印加し、
前記第1の期間に続く第2の期間において、前記第2の端子に第2の電圧を印加し、前記第3の端子を前記電位にし、前記第1の端子の電圧を前記測定手段により測定することで前記センス容量を測定することを特徴とする。
ここで、前記容量測定回路において、前記第1の電圧は前記同一の電位よりも高く、前記第2の電圧は前記同一の電位よりも低いことを特徴とする。
もしくは、前記容量測定回路において、前記第1の電圧は前記同一の電位よりも低く、前記第2の電圧は前記同一の電位よりも高いことを特徴とする。
また、前記容量測定回路において、前記制御回路は、
前記第1の期間において第1の制御信号を出力し、前記第2の期間において第2の制御信号を出力するタイミング信号発生器と、
前記第1の端子と前記電位との間に接続され、前記第1の制御信号に基づいてオンとされる第1のスイッチと、
前記第1の端子と前記測定手段との間に接続され、前記第2の制御信号に基づいてオンとされる第2のスイッチと、
前記第2の端子と前記第1の電圧との間に接続され、前記第1の制御信号に基づいてオンとされる第3のスイッチと、
前記第2の端子と前記第2の電圧との間に接続され、前記第2の制御信号に基づいてオンとされる第4のスイッチとを備えたことを特徴とする。
さらに、前記容量測定回路において、前記タイミング信号発生器は、前記第1の制御信号と前記第2の制御信号を所定の周期で繰り返し発生することを特徴とする。
またさらに、前記容量測定回路において、前記測定手段は、前記第1の端子の電圧を増幅して積分して出力電圧を出力する積分器をさらに備えたことを特徴とする。
またさらに、前記容量測定回路において、前記測定手段は、前記積分器からの出力電圧のうち低周波成分を通過ろ波する低域通過フィルタをさらに備えたことを特徴とする。
また、前記容量測定回路において、前記測定手段は、前記積分器又は前記低域通過フィルタからの出力電圧を、周囲温度に応じて補正して、補正後の出力電圧に基づいて、前記センス容量の容量値を算出する補正回路をさらに備えたことを特徴とする。
さらに、前記容量測定回路において、前記測定手段は、前記積分器又は前記低域通過フィルタからの出力電圧を、周囲温度に応じて補正して、補正後の出力電圧に基づいて、前記センス容量の容量値に対応する気圧値を算出する補正回路をさらに備えたことを特徴とする。
またさらに、前記容量測定回路において、前記容量センサは、基板上に、密閉空間を形成するように、第1の絶縁層と、導電層と、第2の絶縁層とを介して、ダイアフラム板を形成して構成され、
前記ダイアフラム板は前記第1の端子に接続され、前記導電層は前記第3の端子に接続され、前記基板は前記第2の端子に接続されることを特徴とする。
第2の発明に係る容量測定システムは、
前記容量センサと、
前記容量測定回路とを備えたことを特徴とする。
本発明に係る容量測定回路及び容量測定システムによれば、容量センサの浮遊容量の影響を受けずに、従来技術に比較して高い精度で静電容量を測定することができる。
本発明の一実施形態に係る容量測定システムで用いるMEMS容量センサ1の構成を示す平面図である。 図1AのA−A’線についての縦断面図である。 図1A及び図1BのMEMS容量センサ1のセンス容量Csを測定する容量測定回路を示す回路図である。 図2の容量測定回路の動作を示すタイミングチャートである。 図2の容量測定回路のフェーズP1における動作を示すMEMS容量センサ1の回路図である。 図2の容量測定回路のフェーズP2における動作を示すMEMS容量センサ1の回路図である。 従来例1に係る容量測定回路の構成を示す回路図である。 図5の容量測定回路を用いて、従来例2に係るMEMS容量センサ1の容量を測定したときの動作を示す回路図である。
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
図1Aは本発明の一実施形態に係る容量測定システムで用いるMEMS容量センサ1の構成を示す平面図であり、図1Bは図1AのA−A’線についての縦断面図である。
図1A及び図1Bにおいて、MEMS容量センサ1は、例えば平行平板の導電性基板21上において、その中央部に密閉空隙22を形成するように、絶縁層28、導電層27、絶縁層29を介して、全体をカバーするメンブレンであるダイアフラム板20を形成して構成される。ここで、絶縁層28、導電層27、及び絶縁層29により側壁層23を構成する。導電層27はW1×W1のサイズの中央矩形開口を有し、絶縁層29はW2×W2のサイズの中央矩形開口を有する。なお、絶縁層28,29は例えば二酸化シリコンで形成され、導電性基板21、導電層27及びダイアフラム板20は例えばポリシリコンで形成される。
以上のように構成されたMEMS容量センサ1において、例えば気圧変化により所定の圧力がダイアフラム板20に印加されたときに、ダイアフラム板20が上下に変化することで、センス端子TSとベース端子TBとの間のセンス容量Csが変化する。このセンス容量Csの変化を図2の容量測定回路により測定することで、例えば気圧の変化を測定することができる。
図2は図1A及び図1BのMEMS容量センサ1のセンス容量Csを測定する容量測定回路を示す回路図である。図2において、容量測定システムは、MEMS容量センサ1と、フロントエンド回路2と、信号処理回路3とを備えて構成される。容量測定回路は、フロントエンド回路2と、信号処理回路3とを備えて構成される。
MEMS容量センサ1は、上述のように、センス容量10と、浮遊容量11,12とを含む。ここで、浮遊容量11はセンス容量10と直列に接続され、浮遊容量12は、センス容量10と浮遊容量11との直列回路に並列に接続され、浮遊容量11,12はそれぞれ容量値Cbg,Csgを有する。センス容量10はセンス端子TSとベース端子TBとの間に接続され、浮遊容量11はベース端子TBとガード端子TGとの間に接続され、浮遊容量12はセンス端子にTSとガード端子TGとの間に接続される。
フロントエンド回路2は、スイッチSW1〜SW4と、積分器15と、タイミング信号発生器16と、直流電圧源17,18とを備えて構成される。ここで、積分器15は、オペアンプである差動増幅器13と、積分容量14と、リセットスイッチSW5とを備える。オペアンプはリーク電流による誤差を避けるためCMOSなどの高入力インピーダンスのオペアンプが望ましい。
タイミング信号発生器16は、制御信号φ1,φ2を発生することで、MEMS容量センサ1及びフロントエンド回路2の動作を制御する制御回路を構成する。ここで、タイミング信号発生器16は、制御信号φ1をスイッチSW1,SW3,SW5に出力することでスイッチSW1,SW3,SW5をオン/オフする。また、タイミング信号発生器16は、制御信号φ2をスイッチSW2,SW4に出力することでスイッチSW2,SW4をオン/オフする。ここで、図3を参照して後述するように、制御信号φ1はフェーズP1においてオンとなり、フェーズP2においてオフとなる。一方、制御信号φ2はフェーズP1においてオフとなり、フェーズP2においてオンとなる。従って、制御信号φ1,φ2は所定の周期で繰り返される、互いに逆相の周期信号であって、それぞれ例えば50%のデューティ比を有する。なお、デューティ比は50%に限らない。
センス端子TSはスイッチSW1を介して差動増幅器13の非反転出力端子に接続されるとともに、スイッチSW2を介して差動増幅器13の反転入力端子に接続される。ここで、非反転出力端子は所定の電位Vcom(Vrefn<Vcom<Vrefp)に接続される。ここで、電位Vcomは例えば接地電位であってもよい。さらに、差動増幅器13の出力端子は、容量値Cfbを有する積分容量14とリセットスイッチSW5の並列回路である帰還回路を介して差動増幅器13の反転入力端子に接続される。これにより、前記期間回路を有する差動増幅器13は、MEMS容量センサ1のセンス端子TSの電荷による出力電圧を増幅して積分することでサンプルホールドする積分器15を構成する。
さらに、ベース端子TBはスイッチSW1を介して、電圧Vrefpの直流電圧源17を介して電位Vcomに接続されるとともに、スイッチSW2を介して、電圧Vrefnの直流電圧源18を介して電位Vcomに接続される。ガード端子TGは電位Vcomに接続される。ここで、フロントエンド回路2の積分器15と信号処理回路3とは、センス容量Csを測定する測定手段を構成し、積分器15からの出力電圧Voは信号処理回路3のAD変換器31に入力される。
信号処理回路3は、AD変換器31と、低域通過フィルタ32(図2においてLPFと表記する)と、デジタル補正回路33と、温度センサ34と、不揮発メモリ35と、FIFO(First−In First−Out)メモリ36と、インターフェース回路37とを備えて構成される。
AD変換器31は入力される出力電圧Voを例えば2値のデジタル電圧に変換した後、低域通過フィルタ32に出力する。低域通過フィルタ32は入力されるデジタル電圧のうち所定の低周波成分のみを低域通過ろ波して、ろ波後の信号をデジタル補正回路33に出力する。ここで、AD変換器31は、公知の通り、例えば、減算器、遅延器、コンパレータ及びDA変換器を含むΔΣ型AD変換器で構成され、差動増幅器13とAD変換器31とが連動した形式で動作する。各フェーズ毎に電荷をAD変換器31の最終段まで転送し、電荷を電圧化した時点で前記コンパレータに入力してデジタル値を得る。ΔΣ型AD変換器は次数が高いほど量子化ノイズが低減されるので、コンパレータから前記DA変換器を介して主信号経路に帰還をかけることが好ましい。また、低域通過フィルタ32は、サンプリング周波数などの高周波成分を除去するために設けられ、簡易的にダウンサンプリングと積分器及び微分器を組み合わせたSincフィルタでも同様の作用効果が得られる。
デジタル補正回路33には、温度センサ34と、不揮発メモリ35と、FIFOメモリ36戸が接続される。温度センサ34はMEMS容量センサ1の周囲温度を測定して、測定された温度のデジタル値をデジタル補正回路33に出力する。不揮発性メモリ35は、フロントエンド回路2からの出力電圧Vo(センス容量Csに対応する)を圧力値に変換しかつ周囲温度を考慮した補正を行うための補正係数を格納する。デジタル補正回路33は、低域通過フィルタ32からのデジタル値に対して補正係数を例えば乗算してデジタル圧力値(気圧値)を演算し、FIFOメモリ36に一時的に記憶した後、インターフェース回路37に出力する。インターフェース回路37は入力されるデジタル圧力値を所定のフォーマットのデジタルデータの出力信号に変換して外部回路に出力する。
デジタル補正回路33を設ける意義は以下の通りである。MEMS容量センサ1からのそのままの容量出力値では、気圧に対する容量値の直線性が得られない。また、周囲温度に合わせて温度特性が変動する。そのため、容量のデジタル値と温度のデジタル値を用いて内部演算し,所望の直線性を有する温度特性を得る。具体的にはセンサモジュールを組み立てた後に、モジュール個別の圧力特性及び温度特性を工場で計測し,初期特性を取得する。初期特性を元にデジタル補正の係数を算出して得られた係数を不揮発性メモリ35に書き込んでおく。実際にセンサモジュールを動作させると、周囲温度及び周囲圧力に合わせて測定された容量デジタル値及び温度デジタル値と予め用意された多項式演算に前出の補正係数を不揮発メモリ35から呼び出して演算することで正確なデジタル圧力値を算出できる。
本実施形態では、デジタル補正回路33はデジタル圧力値(気圧値)を演算しているが、本発明はこれに限られず、センス容量Csを演算して出力してもよい。
図3は図2の容量測定回路の動作を示すタイミングチャートである。図3に示すように、容量測定回路の動作のフェーズP1において、制御信号φ1がハイレベルとなる一方、制御信号φ2がローレベルとなる。このとき、スイッチSW1,SW3,SW5はオンされる一方、スイッチSW2,SW4はオフされる。このときのベース端子電圧Vbは電圧Vrefpとなり、出力電圧Voは電位Vcomとなる。次いで、フェーズP2において、制御信号φ1がローレベルとなる一方、制御信号φ2がハイレベルとなる。このとき、スイッチSW1,SW3,SW5はオフされる一方、スイッチSW2,SW4はオンされる。このときのベース端子電圧Vbは電圧Vrefnとなり、出力電圧Voは測定値Vmeasとなる。
図2の構成を有する容量測定回路においては、以下の特徴を有する。
(1)センス容量Csを測定する方法として、フロントエンド回路2からベース端子TBに矩形波を入力して発生する電荷をセンス端子TSを介してフロントエンド回路2に取り出している。
(2)センス端子TSとガード端子TGが同電位Vcomとなるように制御して、センス容量Csを測定している。
(3)ベース端子TBに、フェーズP1のとき電圧Vrefpを有し、フェーズP2のときに電圧Vrefnを有する矩形波を入力している。
(4)センス端子TSはフェーズP2のときフロントエンド回路2の積分器15に接続されるように構成する。
(5)積分器15の出力電圧Voを1周期ごとにサンプルホールドして離散的な電圧信号列を得る。
以上のように構成された容量測定回路の動作について、図4A及び図4Bを参照して以下詳述する。図4Aは図2の容量測定回路のフェーズP1における動作を示すMEMS容量センサ1の回路図であり、図4Bは図2の容量測定回路のフェーズP2における動作を示すMEMS容量センサ1の回路図である。
フェーズP1のとき、図4Aの通り接続され、容量10,11には以下の電荷Qs1,Qbg1が充電される。
Qs1=Cs×(Vrefp−Vcom) (2)
Qbg1=Cbg×(Vrefp−Vcom) (3)
次いで、フェーズP2のとき、図4Bの通り接続され、容量10,11には以下の電荷Qs1,Qbg1が充電される。
Qs2=Cs×(Vcom−Vrefn) (4)
Qbg2=Cbg×(Vcom−Vrefn) (5)
ここで、センス端子TSが積分器15に接続されるので、次式の電荷dQsが積分器15以降の回路に転送される。
dQs
=Qs1+Qs2
=Cs×(Vrefp−Vrefn) (6)
ここで、フロントエンド回路2の積分器15の帰還容量をCfbとし、出力電圧をdV0として、dV0=dQs/Cfbの関係があり、当該出力電圧を電圧値として出力することができる。
以上のように構成された容量測定回路によれば、浮遊容量12の両端電位はフェーズにかかわらず常に電位Vcomであって等しいため、浮遊容量12に電荷が一切発生しない。また、浮遊容量11には各フェーズで電荷が溜まるが、とりだす電荷はセンス端子TSからだけであって、浮遊容量11に溜まった電荷がセンス端子TSに移動することもないため、容量測定値に影響を与えない。従って、センス容量10のセンス容量Csを浮遊容量11,12の影響を受けずに従来例に比較して高い精度で測定でき、また、フェーズP1,P2の2つのステップで測定できるので従来例に比較して高速で容量を検出できる。
すなわち、実施形態において、所定期間において、センス端子TSとガード端子TGとを同一の電位にすることで、浮遊容量11,12の影響を受けずにセンス容量10の容量値を、従来例に比較して高い精度で測定できる。
また、フェーズP1において、センス端子TSとガード端子TGとを同一の電位にし、ベース端子TBに前記電位よりも高い第1の電圧Vrefpを印加し、前記フェーズP1に続くフェーズP2において、ベース端子TBに前記電位よりも低い第2の電圧Vrefnを印加し、ガード端子TGを前記電位にし、センス端子TSの電圧を前記測定手段により測定することでセンス容量10を測定する。これにより、フェーズP1においてセンス端子TSとガード端子TGとを同一の電位にすることで、浮遊容量11,12の影響を受けずに、かつ、その後のフェーズP2でセンス容量10の容量値を、従来例に比較して高い精度で測定できる。
さらに、フロントエンド回路2をタイミング信号発生器16及びスイッチSW1〜SW4で構成することで、フェーズP1においてセンス端子TSとガード端子TGとを同一の電位にし、フェーズP2でセンス容量10の容量値を測定する回路を実現できる。
またさらに、タイミング信号発生器16は、制御信号φ1と制御信号φ2を所定の周期で繰り返し発生することで、センス容量10の容量値を繰り返し所定の周期で測定する回路を実現できる。
また、積分器15を備えることで、センス容量10の変化が微小容量であっても、高精度で容量値を測定できる。
さらに、低域通過フィルタ32を備えることで、AD変換器31よりも前段で発生するスプリアス成分を除去でき、高精度で容量値を測定できる。また、タイミング発生器でSW切り替えを行っているクロック周波数の成分を除去することができる。
またさらに、デジタル補正回路33を備えることで、周囲温度に応じて補正して、補正後の出力電圧に基づいて、前記センス容量の容量値を算出することで、周囲温度に依存せず、高精度で容量値を測定できる。
なお、デジタル補正回路33が気圧値を算出することで、気圧センサとしても構成できる。
また、MEMS容量センサ1は例えば図1A及び図1Bのごとく形成でき、当該MEMS容量センサ1を用いて浮遊容量11,12の影響なしにセンス容量10の容量値を高精度で測定できる。
さらに、MEMS容量センサ1と、フロントエンド回路2及び信号処理回路3からなる容量測定回路とを備えることで、容量測定システムを構成できる。
変形例.
以上の実施形態では、図2の容量測定回路を気圧センサ回路として用いているが、本発明はこれに限られず、センス容量10のセンス容量Csそのものを測定してもよい。
以上の実施形態では、フェーズP1とフェーズP2を周期的に繰り返しているが、本発明はこれに限らず、少なくともフェーズP1の時間期間とフェーズP2の時間期間があれば、センス容量10のセンス容量Csを測定することができる。
なお、電位Vcomは例えば接地電位であってもよく、この場合は、電圧Vrefpは正の電圧となり、電圧Vrefnは負の電圧となる。
以上の実施形態においては、AD変換器31を備えているが、本発明はこれに限らず、デジタル補正回路33をアナログ回路で構成する場合は、AD変換器31を省略し、積分器15の後段にバッファのためのオペアンプを別途設けるようにしてもよい。
以上の実施形態においては、低域通過フィルタ32を備えているが、本発明はこれに限らず、AD変換器31からの出力電圧信号のスプリアスが所定値以下で低い場合は、低域通過フィルタ32を省略してもよい。
以上の実施形態においては、フェーズP1の期間において、ベース端子TBとガード端子TGとを同一の電位Vcomにし、ベース端子TBに前記同一の電位Vcomよりも高い電圧Vrefpを印加し、フェーズP1の期間に続くフェーズP2の期間において、ベース端子TBに前記同一の電位Vcomよりも低い電圧Vrefnを印加し、ガード端子TGを前記同一の電位Vcomにし、センス端子TSの電圧を測定することでセンス容量Csを測定している。しかし、本発明はこれに限らず、フェーズP1の期間において、ベース端子TBとガード端子TGとを同一の電位Vcomにし、ベース端子TBに前記同一の電位Vcomよりも低い電圧Vrefnを印加し、フェーズP1の期間に続くフェーズP2の期間において、ベース端子TBに前記同一の電位Vcomよりも高い電圧Vrefpを印加し、ガード端子TGを前記同一の電位Vcomにし、センス端子TSの電圧を測定することでセンス容量Csを測定してもよい。
以上詳述したように、容量センサの浮遊容量の影響を受けずに、従来技術に比較して高い精度で静電容量を測定することができる容量測定回路及び容量測定システムを提供できる。
1 MEMS容量センサ
2 フロントエンド回路
3 信号処理回路
10 センス容量
11,12 容量
13 差動増幅器
14 容量
15 積分器
16 タイミング信号発生器
17,18 直流電圧源、
20 ダイアフラム板
21 導電性基板
22 密閉空隙
23 側壁層
27 導電層
28,29 絶縁層
31 AD変換器
32 低域通過フィルタ(LPF)
33 デジタル補正回路
34 温度センサ
35 不揮発メモリ
36 FIFOメモリ
37 インターフェース回路
SW1〜SW5 スイッチ
TB ベース端子
TG ガード端子
TS センス端子

Claims (12)

  1. 第1の端子と第2の端子との間のセンス容量と、
    前記第2の端子と第3の端子との間の第1の浮遊容量と、
    前記第1の端子と前記第3の端子との間の第2の浮遊容量とを有する容量センサのセンス容量を、前記第1の端子から測定する測定手段を備えた容量測定回路であって、
    所定期間において、前記第1の端子と前記第3の端子とを同一の電位にする制御回路を備えたことを特徴とする容量測定回路。
  2. 前記制御回路は、
    第1の期間において、前記第1の端子と前記第3の端子とを同一の電位にし、前記第2の端子に第1の電圧を印加し、
    前記第1の期間に続く第2の期間において、前記第2の端子に第2の電圧を印加し
    、前記第3の端子を前記電位にし、前記第1の端子の電圧を前記測定手段により測定することで前記センス容量を測定することを特徴とする請求項1記載の容量測定回路。
  3. 前記第1の電圧は前記同一の電位よりも高く、前記第2の電圧は前記同一の電位よりも低いことを特徴とする請求項2記載の容量測定回路。
  4. 前記第1の電圧は前記同一の電位よりも低く、前記第2の電圧は前記同一の電位よりも高いことを特徴とする請求項2記載の容量測定回路。
  5. 前記制御回路は、
    前記第1の期間において第1の制御信号を出力し、前記第2の期間において第2の制御信号を出力するタイミング信号発生器と、
    前記第1の端子と前記電位との間に接続され、前記第1の制御信号に基づいてオンとされる第1のスイッチと、
    前記第1の端子と前記測定手段との間に接続され、前記第2の制御信号に基づいてオンとされる第2のスイッチと、
    前記第2の端子と前記第1の電圧との間に接続され、前記第1の制御信号に基づいてオンとされる第3のスイッチと、
    前記第2の端子と前記第2の電圧との間に接続され、前記第2の制御信号に基づいてオンとされる第4のスイッチとを備えたことを特徴とする請求項2〜4のうちのいずれか1つに記載の容量測定回路。
  6. 前記タイミング信号発生器は、前記第1の制御信号と前記第2の制御信号を所定の周期で繰り返し発生することを特徴とする請求項5記載の容量測定回路。
  7. 前記測定手段は、前記第1の端子の電圧を増幅して積分して出力電圧を出力する積分器をさらに備えたことを特徴とする請求項1から6までのうちのいずれか1つに記載の容量測定回路。
  8. 前記測定手段は、前記積分器からの出力電圧のうち低周波成分を通過ろ波する低域通過フィルタをさらに備えたことを特徴とする請求項7記載の容量測定回路。
  9. 前記測定手段は、前記積分器又は前記低域通過フィルタからの出力電圧を、周囲温度に応じて補正して、補正後の出力電圧に基づいて、前記センス容量の容量値を算出する補正回路をさらに備えたことを特徴とする請求項7又は8記載の容量測定回路。
  10. 前記測定手段は、前記積分器又は前記低域通過フィルタからの出力電圧を、周囲温度に応じて補正して、補正後の出力電圧に基づいて、前記センス容量の容量値に対応する気圧値を算出する補正回路をさらに備えたことを特徴とする請求項7又は8記載の容量測定回路。
  11. 前記容量センサは、基板上に、密閉空間を形成するように、第1の絶縁層と、導電層と、第2の絶縁層とを介して、ダイアフラム板を形成して構成され、
    前記ダイアフラム板は前記第1の端子に接続され、前記導電層は前記第3の端子に接続され、前記基板は前記第2の端子に接続されることを特徴とする請求項1から10までのうちのいずれか1つに記載の容量測定回路。
  12. 請求項1記載の容量センサと、
    請求項1から11までのうちのいずれか1つ記載の容量測定回路とを備えたことを特徴とする容量測定システム。
JP2016192062A 2016-09-29 2016-09-29 容量測定回路及び容量測定システム Pending JP2020003211A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016192062A JP2020003211A (ja) 2016-09-29 2016-09-29 容量測定回路及び容量測定システム
PCT/JP2017/031762 WO2018061636A1 (ja) 2016-09-29 2017-09-04 容量測定回路及び容量測定システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016192062A JP2020003211A (ja) 2016-09-29 2016-09-29 容量測定回路及び容量測定システム

Publications (1)

Publication Number Publication Date
JP2020003211A true JP2020003211A (ja) 2020-01-09

Family

ID=61763455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016192062A Pending JP2020003211A (ja) 2016-09-29 2016-09-29 容量測定回路及び容量測定システム

Country Status (2)

Country Link
JP (1) JP2020003211A (ja)
WO (1) WO2018061636A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109668675A (zh) * 2019-01-14 2019-04-23 江苏大学 一种mems集成气压传感器双路输出的装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517622A (en) * 1983-08-29 1985-05-14 United Technologies Corporation Capacitive pressure transducer signal conditioning circuit
US6324486B1 (en) * 1999-03-01 2001-11-27 Agilent Technologies, Inc. Method and apparatus for adaptively learning test error sources to reduce the total number of test measurements required in real-time
JP4813997B2 (ja) * 2006-07-25 2011-11-09 パナソニック株式会社 可変容量値検出回路およびその駆動方法
JP2009258088A (ja) * 2008-03-18 2009-11-05 Canon Anelva Technix Corp 静電容量型隔膜真空計及び真空処理装置
KR20130107275A (ko) * 2010-09-14 2013-10-01 어드밴스드 실리콘 에스아 정전용량 방식 터치 애플리케이션용 회로
US8525532B2 (en) * 2010-12-23 2013-09-03 Stmicroelectronics Asia Pacific Pte Ltd. Sync signal generator for a capacitive sensor
FI126999B (en) * 2014-01-17 2017-09-15 Murata Manufacturing Co Improved pressure sensor

Also Published As

Publication number Publication date
WO2018061636A1 (ja) 2018-04-05

Similar Documents

Publication Publication Date Title
US10338022B2 (en) Sensor circuit and method for measuring a physical or chemical quantity
JP4832512B2 (ja) 静電容量の測定回路
JP4352562B2 (ja) 信号処理装置
TWI585368B (zh) 用以於物理參數之測量期間減少非線性的方法及用以實施此方法之電子電路
US10326464B2 (en) Self-oscillating multi-ramp converter and method for converting a capacitance into a digital signal
EP2930851A1 (en) Capacitance-to-digital converter and method for providing a digital output signal
JP4821900B2 (ja) 検出装置、物理量測定装置及び電子機器
WO2009136630A1 (ja) センサ装置
TWI407700B (zh) 電容式感測元件的校正裝置與方法
US11031949B2 (en) Analog-to-digital converter, sensor arrangement and method for analog-to-digital conversion
TW200919983A (en) Method and systems for calibrating RC apparatus
EP2966455A1 (en) Electronic measurement circuit for a capacitive sensor
CN107872229B (zh) 模数转换器的方法和设备
JP2011107086A (ja) 静電容量検出回路、圧力検出装置、加速度検出装置、および、マイクロフォン用トランスデューサ
US11867584B2 (en) Parasitic insensitive sampling in sensors
JP2972552B2 (ja) 容量型センサ用検出回路および検出方法
JP5083287B2 (ja) 検出装置、物理量測定装置及び電子機器
WO2018061636A1 (ja) 容量測定回路及び容量測定システム
WO2015115264A1 (ja) Cv変換回路
US10461765B2 (en) Successive approximation type AD converter and sensor device
JP5825624B2 (ja) スイッチトキャパシター積分回路、フィルター回路、物理量測定装置、及び電子機器
JP6132095B2 (ja) 信号変換装置
JP5826153B2 (ja) 半導体装置
US20230393178A1 (en) Impedance Measurement
JP2004340673A (ja) 信号処理回路及び力学量センサ