TWI383452B - 半導體裝置及其之製造方法 - Google Patents

半導體裝置及其之製造方法 Download PDF

Info

Publication number
TWI383452B
TWI383452B TW097102850A TW97102850A TWI383452B TW I383452 B TWI383452 B TW I383452B TW 097102850 A TW097102850 A TW 097102850A TW 97102850 A TW97102850 A TW 97102850A TW I383452 B TWI383452 B TW I383452B
Authority
TW
Taiwan
Prior art keywords
insulating film
film
semiconductor device
hole
etching
Prior art date
Application number
TW097102850A
Other languages
English (en)
Other versions
TW200847276A (en
Inventor
Hideaki Kikuchi
Kouichi Nagai
Tomoyuki Kikuchi
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of TW200847276A publication Critical patent/TW200847276A/zh
Application granted granted Critical
Publication of TWI383452B publication Critical patent/TWI383452B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

半導體裝置及其之製造方法 發明領域
本發明係有關於一種半導體裝置，及用於製造該半導體裝置的方法。
 發明背景
在某些半導體裝置中，諸如LSI，一障蔽絕緣薄膜係被形成在一層間絕緣薄膜之上表面，以保護形成在半導體基材上的電路免於接觸外部大氣。該障蔽絕緣薄膜之材料係根據欲被保護的電路而選擇。
例如，為保護電路免於接觸濕氣，具良好的抗潮性之氮化矽薄膜係被形成作為該障蔽絕緣薄膜。
在諸如FeRAM之鐵電裝置中，一鐵電薄膜會因為諸如氫之還原劑而惡化。因此，形成一諸如氧化鋁薄膜之絕緣金屬氧化物薄膜，作為障蔽絕緣薄膜以保護該鐵電薄膜免於接觸FeRAM中的還原劑。
然而，由於諸如氧化鋁薄膜之絕緣金屬氧化物薄膜化學反應性較低，缺點是難藉由蝕刻在該薄膜上形成一洞，且形成一具有穩定之截面形狀的洞。
再者，一接觸缺陷可能會在鎢栓件中發生，因為由於蝕刻氧化鋁薄膜所產生的反應產物，使該洞中難以形成鎢栓件。
上述形成洞的困難及接觸缺陷成為半導體裝置生產的 惡化因子。
此外，當一金屬線路被直接形成在氧化鋁薄膜上時，當一金屬薄膜被蝕刻形成該金屬線路時，同時藉由過度蝕刻來蝕刻氧化鋁薄膜。因此，氧化鋁薄膜對抗還原劑之障蔽效果下降。事實上，一覆蓋絕緣薄膜可被形成在該氧化鋁薄膜上以承擔該蝕刻，因此金屬線路被形成在此覆蓋絕緣薄膜上。
然而，這樣會增加製造加工的步驟，因為形成覆蓋絕緣薄膜的方法以及使覆蓋絕緣薄膜脫水的退火方法需要被增加。
為克服形成洞以及增加製造步驟數目的困難，較佳地，一氮化矽薄膜被形成障蔽絕緣薄膜，在鐵電裝置中用於防止氫及濕氣的滲透。
此外，該氮化矽薄膜可被用來作為一蝕刻阻止薄膜，此外被用來作為上述的障蔽絕緣薄膜。
例如，在用於形成銅線路之大馬士革方法(damascene process)中，一氮化矽薄膜及一矽氧化物薄膜係依次形成。隨後，該矽氧化物薄膜被蝕刻同時該氮化矽薄膜被用來作為一蝕刻阻止薄膜，使一線路槽被形成在該矽氧化物薄膜中。
然而，當該氮化矽薄膜以化學蒸汽沈積(CVD)方法在鐵電裝置(大馬士革方法被施用於該鐵電裝置)中形成時，由於形成薄膜的大氣含有氫，因此電容器電介質薄膜被還原且品質惡化，使該半導體裝置的產量減少。因此，需要一種在薄膜形成時很少產生氫的薄膜作為大馬士革方法中所 使用的蝕刻阻止薄膜。
注意到的是，有關本發明之技術係揭示於日本專利第3019816號的說明書中，以及日本專利早期公開第2000－323572及2004－56099號。
在該等文件之中，於日本專利第3019816號中，氮藉由離子植入法被導入一MOS電晶體之閘電極上的氮化矽薄膜中，且隨後進行加熱，將氮熱擴散到絕緣側壁及矽基材之間的界面。
在日本專利早期公開案第2000－323572號中，硼被離子植入一有機塗旋玻璃(SOG)薄膜，以減少有機SOG薄膜中所含有的濕氣及羥基。
在日本專利早期公開案第2004－56099號中，一氮化矽薄膜係被形成在一層間絕緣薄膜及一金屬線路上。
此外，專利文件4也揭示有關本發明之技術。
 發明概要
在本文中所描述的具體實施例係提供一種用於製造半導體裝置之方法，包括在一半導體基材上形成一絕緣薄膜、藉由將雜質離子植入到絕緣薄膜之一預定深度處，以在該絕緣薄膜中形成一雜質層，以及在該雜質層被形成之後，藉由使該絕緣薄膜退火，而將該雜質層改質成一障蔽絕緣薄膜。
在本文中所描述的另一具體實施例係提供一種製造半導體裝置之方法，包括在一半導體基材上形成一絕緣薄 膜、藉由將雜質離子植入到絕緣薄膜之一預定深度中、在該雜質層被形成之後，藉由使該絕緣薄膜退火，而將該雜質層修飾為一蝕刻阻止薄膜、在該絕緣薄膜上設置一開口以形成一遮罩薄膜、藉由透過開口蝕刻該絕緣薄膜在蝕刻阻止薄膜上的絕緣薄膜中形成一溝槽，以及在該溝槽中埋置一線路。
在本文中所描述的另一具體實施例係提供一種半導體裝置，包括形成在一半導體基材上之絕緣薄膜，及一含有雜質的絕緣薄膜，其被形成在該絕緣薄膜之一預定深度處，且其含有雜質，其中該等雜質的濃度由該絕緣薄膜朝向含有雜質的絕緣薄膜持續增加。
圖式簡單說明
第1A－1Z圖及第2A－2D圖為根據本發明之第一具體實施例的製造半導體裝置的橫截面圖；第3圖係顯示第一具體實施例中障蔽絕緣薄膜之平面佈局圖；第4圖係顯示第一具體實施例中另一實施例的障蔽絕緣薄膜之平面佈局圖；第5圖係根據第一具體實施例之第一變化態樣的半導體裝置之橫截面圖；第6圖係根據第一具體實施例之第二變化態樣的半導體裝置之橫截面圖；第7圖係根據第一具體實施例之第三變化態樣的半導體裝置之橫截面圖； 第8圖係根據第一具體實施例之第四變化態樣的半導體裝置之橫截面圖；第9圖係根據第一具體實施例之第五變化態樣的半導體裝置之橫截面圖。
第10A－10D圖係根據第二具體實施例之製造半導體裝置之橫截面圖；第11圖係根據第二具體實施例之第一變化態樣的半導體裝置之橫截面圖；第12圖係根據第二具體實施例之第二變化態樣的半導體裝置之橫截面圖；第13A－13L圖係根據第三具體實施例之製造半導體裝置的橫截面圖；第14A－14X圖係根據第四具體實施例之製造半導體裝置的橫截面圖；第15圖係根據第四具體實施例之第一變化的半導體裝置之橫截面圖；第16圖係根據第四具體實施例之第二變化態樣的半導體裝置之橫截面圖；第17圖係根據第四具體實施例之第三變化態樣的半導體裝置之橫截面圖；第18圖係根據第四具體實施例之第四變化態樣的半導體裝置之橫截面圖；第19圖係根據第四具體實施例之第五變化態樣的半導體裝置之橫截面圖； 第20圖係根據第四具體實施例之第六變化的半導體裝置之橫截面圖；第21圖係根據第四具體實施例之第七變化的半導體裝置之橫截面圖；第22圖係根據第四具體實施例之第八變化的半導體裝置之橫截面圖；第23圖係根據第四具體實施例之第九變化的半導體裝置之橫截面圖；第24A－24S圖根據第五具體實施例之製造半導體裝置之方法顯示圖；以及第25圖係概要性顯示各具體實施例中障蔽絕緣薄膜及蝕刻阻止薄膜之氮濃度的圖。
 較佳實施例之詳細說明 (1)第一具體實施例
首先，根據本發明之第一具體實施例，一半導體裝置將順著其製造方法被描述。
第1A－1Z及2A－2D圖係根據本發明顯示在製造過程中的半導體裝置之橫截面圖。本發明注意到，在該等圖式中係顯示一周圍電路區域R周圍 、一邏輯電路區域R邏輯 、一晶格區域R晶格 ，以及一襯墊區域R襯墊 ，該等全部皆在一半導體晶片中。
該半導體裝置係一平面型(planer－type)FeRAM，且如下述方法被製造。
首先，用於獲得第1圖中所顯示的橫截面結構之方法將被描述。
一n－型或p－型矽(半導體)基材10之表面被熱氧化以形成一裝置絕緣隔離薄膜11。該裝置絕緣薄膜11界定電晶體之活性區域。該裝置絕緣薄膜11的薄膜厚度為，例如約200 nm，當由該矽基材10之上表面測量時。此一裝置絕緣結構涉及一種區域矽氧化法(LOCOS)。在此處，可利用淺溝槽絕緣(STI)。
隨後，p－型雜質，例如硼，被導入該矽基材10之活化區域以形成第一及第二p－井12及13，且之後該等活化區域的表面被熱氧化以形成熱氧化的薄膜成為具有約6 nm至7 nm之厚度的閘絕緣薄膜14。
之後，厚度約為50 nm之無定形矽薄膜及厚度約為150 nm的矽化鎢薄膜被相繼形成於該矽基材10之全部上表面。在本發明中，一多晶矽薄膜可被形成用以代替無定形矽薄膜。之後，藉由微影技術將該等薄膜圖案化，使閘電極15被形成在矽基材10上之邏輯電路區域R邏輯 及晶格區域R晶格 ，且一線路16被形成在裝置絕緣隔離薄膜11之周圍電路區域R周圍 中。
閘電極15的閘極長為例如約360 μm。
再者，藉由離子植入法，利用閘電極15作為遮罩，將磷導入閘電極15旁的矽基材10中，作為n－型雜質。藉此，第一至第三源極/汲極延長部份17a至17c被形成。
之後，一絕緣薄膜被形成在該矽基材10的全部上表 面，且該絕緣薄膜被回蝕以留下作為閘電極15及線路16旁之絕緣側壁18。例如，藉由化學蒸汽沈積(CVD)方法形成一矽氧化物薄膜作為絕緣薄膜(具有45 nm之厚度)。
隨後，藉由再次執行離子植入法將諸如砷之n－型雜質導入矽基材10中，同時利用該等絕緣壁18及閘電極15作為遮罩，第一至第三源極/汲極區域(傳導性圖案)19a至19c被形成於閘電極15之矽基材10中。
再者，諸如鈷薄膜之一耐火金屬薄膜藉由噴濺方法被形成在該矽基材10之全部上表面。隨後，該耐火金屬薄膜被加熱，且藉此使其與矽反應。因此，諸如矽化鈷之一耐火金屬矽化物層21被形成在該矽基材10上的第一至第三源極/汲極區域19a至19c中。藉此，各個第一至第三源極/汲極區域19a至19c的電阻下降。本發明注意到，此一耐火金屬矽化物層也被形成在閘電極15及線路16的表面層。
之後，移除裝置絕緣隔離薄膜11上未反應的耐火金屬層且類似物藉由濕蝕刻移除。
藉由目前所描述的方法，第一至第三MOS電晶體TR1 至TR3 (各由絕緣薄膜14、閘電極15，及至少一第一至第三源極/汲極區域19a至19c所構成)，以及類似物被形成在矽基材10上之晶格區域R晶格 及邏輯電路區域R邏輯 中。
再者，如第1B圖所顯示，一具有約200 nm厚度的氮氧化矽(SiON)薄膜係藉由一電漿CVD方法被形成在該矽基材10之全部上表面，作為基部絕緣薄膜24。
再者，藉由電漿CVD方法，利用四乙氧基矽(TEOS)氣 體與氧氣的混合氣體，將氧化矽(SiO2 )薄膜(厚度約為600 nm)形成在基部絕緣薄膜24上，作為第一絕緣薄膜25。再者，該第一絕緣薄膜25的上表面藉由化學機械拋光(CMP)方法被拋光為平面。拋光的量例如約為200 nm。
在此，基部絕緣薄膜24及第一絕緣薄膜25中所含的濕氣可能會還原並惡化隨後將形成在第一絕緣薄膜25上之鐵電電容器之電容器電介質薄膜。
為解決此問題，在下一個方法，如第1C圖所示，氮被離子植入至該第一絕緣薄膜25之預定深度作為雜質，以防止濕氣由基材側向上擴散。此離子植入法的條件無特別限制。在此具體實施例中，該條件係設定在加速能量為5 keV且劑量為1×1015 cm－2 。藉由此加速能量，該雜質層22之雜質的高峰濃度位於距第一絕緣薄膜25之上表面約20 nm的深度處。
此外，由於在離子植入法之前，第一絕緣薄膜25之上表面已藉由CMP平面化，在第一絕緣薄膜25之實質上全部部份，距第一絕緣薄膜25之上表面的氮之埋置距離被均一化，使平面的雜質層22可被形成。
然而，雜質層22之濕氣障蔽效果不能完全被確保，因為僅執行上述的離子植入法氮，氮即存留於該第一絕緣薄膜25中。
為此原因，在本具體實施例中，如第1D圖所顯示，藉由在該雜質層22上執行退火，使雜質層22中的氮與第一絕緣薄膜25中的矽反應。藉此，該雜質層22被改變為一含有 氮化矽之障蔽絕緣薄膜(一含有雜質的絕緣薄膜)23。
退火係在垂直或水平熔爐中執行，例如在氬或氮之，惰性氣體的大氣中，該基材溫度為800℃至1000℃約30至60分鐘。
本發明注意到，退火可藉由快速熱退火(RTA)取代熔爐。在實例中，處理時間只需要2至20秒之短時間即可。
此外，該平面的雜質層22係藉由前述內容平面化該第一絕緣薄膜25而形成，該障蔽絕緣薄膜23也被平面化。因此，在障蔽絕緣薄膜23中難以形成一局部薄的部份，且藉此可使障蔽薄膜23防潮能力被改善。
第25圖為顯示距第一絕緣薄膜25之上表面之深度與氮濃度之間的關係之概要圖。
如第25圖中之實線所示，當藉由上述的離子植入法及退火形成該障蔽絕緣薄膜23時，該氮濃度由第一絕緣薄膜25朝向障蔽絕緣薄膜23增加。
相對而言，當藉由CVD方法或類似的方法形成該障蔽絕緣薄膜23時，該第一絕緣薄膜25及障蔽絕緣薄膜23之間的界面會變清楚(如同一張圖中的虛線所示)，使氮濃度在該界面間斷地增加、減少。
在此方法中，此具體實施例之特徵在於氮濃度由第一絕緣薄膜25朝向該障蔽絕緣薄膜23連續地增加，且因此，在第一絕緣薄膜25及障蔽絕緣薄膜23之間沒有清楚界線。該等特徵也可出現於下述之第二或第四具體實施例。
再者，如第1E圖所示，一矽氧化物薄膜(厚度約為100 nm)再次藉由電漿CVD方法利用TEOS氣體被形成在該第一絕緣薄膜25上。此矽氧化物薄膜被用來作為一第一蓋件絕緣薄膜26。
隨後，在氮大氣中以約為650℃之基材溫度進行退火約30分鐘，作為該等絕緣薄膜25及26的脫水方法。隨後，藉由噴濺方法將一氧化鋁薄膜20(厚度為20 nm)形成在該第一蓋件絕緣薄膜26上。
之後，在氧大氣中，於此氧化鋁薄膜20上，以650℃的基材溫度及60秒的處理時間進行RTA。
藉由利用上述方法形成該第一蓋件絕緣薄膜26，第一絕緣薄膜25上表面的細微傷痕(微擦傷)(在第一絕緣薄膜25於CMP期間與拋光墊接觸所產生)係被第一蓋件絕緣薄膜26埋置。因此，較佳地平面化氧化鋁薄膜20可被形成在第一蓋件絕緣薄膜26之上表面上。
再者，用於獲得第1圖所顯示之橫截面結構之方法將被描述。
首先，一白金薄膜係藉由噴濺方法被形成在氧化鋁薄膜20作為第一傳導薄膜27。該第一傳導薄膜27隨後被圖案化成為電晶體下部電極(薄膜厚度約為155 nm)。
再者，一鋯鈦酸鉛(PZT：PbZr1－x Tix O3 )薄膜(厚度為150 nm至200 nm)藉由噴濺方法被形成在該第一傳導薄膜27作為一鐵電薄膜28。
用於形成該鐵電薄膜28的方法，除了噴濺方法之外，還有金屬有機CVD(MOCVD)方法及溶膠凝膠方法。再者， 該鐵電薄膜28的材料不限於上述的PZT，且其可以諸如SBT(SrBi2 Ta2 O9 )、SrBi2 (Tax Nb1－x )2 O9 ，或Bi4 Ti2 O12 之Bi層結構化合物形成。再者，藉由將鑭摻入PZT所形成的PLZT(Pb1－x Lax Zr1－y Tiy O3 )，或其他的金屬氧化物鐵電基材可被用來作為鐵電薄膜28的材料。
在此，由噴濺方法所形成的PZT在被形成之後難以結晶，且具有較差的鐵電特性。為此原因，當將結晶退火用於結晶構成該鐵電薄膜28的結晶PZT時，基材溫度約為585℃的RTA係在含有氧的大氧(氧氣流速為每分鐘0.025升)中進行約90秒。本發明注意到，當藉由該MOCVD形成鐵電薄膜28時，就不需要結晶退火。
隨後，藉由該噴濺方法將厚度約為50 nm的第一氧化銥(IrO2 )被形成在上述的鐵電薄膜28上，且RTA在此第一氧化銥薄膜上被進行。用於RTA的條件並無特別限制。在此具體實施例中，該RTA在含有氧氣的大氣(氧氣流速為每分鐘0.025升)中進行，其中基材溫度為725℃，處理時間為20秒。
之後，藉由該噴濺方法將厚度約為200 nm的第二氧化銥薄膜形成在第一氧化銥薄膜上。再者，由該等第一及第二氧化銥薄膜所形成的層壓薄膜被用來作為一第二傳導薄膜29。
在此，藉由將該第一傳導薄膜27形成在該氧化鋁薄膜20上，構成第一傳導薄膜27的白金取向變成較佳的，當與第一傳導薄膜27被直接形成在沒有氧化鋁薄膜20之第一蓋件絕緣薄膜26的實例相比較時。由於第一傳導薄膜27之取 向的影響，構成鐵電薄膜28之PZT的取向被配向，使該鐵電薄膜28之鐵電特性被改善。
再者，用於獲得第1G圖所顯示的橫截面圖之方法將被描述。
首先，藉由微影技術圖案化該第二傳導性薄膜形成一上部電極29a。再者，為使鐵電薄膜28因圖案化所受到的損壞恢復，係在垂直熔爐中，於該鐵電薄膜28進行恢復退火步驟。此恢復退火步驟係在含有氧氣的大氣(氧氣流速為每分鐘20升)中進行。該恢復退火步驟係在基材溫度為650℃的條件下進行60分鐘。
再者，該鐵電薄膜28係藉由微影技術圖案化以形成一由諸如PZT之鐵電材料所製成的電容器電介質薄膜28a。由圖案化在電容器電介質薄膜28a中所受到的損害藉由恢復退火步驟恢復。此退火於垂直的熔爐中，在含有氧氣的大氣中進行。該退火的所用的條件為氧氣流速為每分鐘20升、350℃的基材溫度，及加工60分鐘。
再者，如第1H圖所示，作為第一電晶體保護絕緣薄膜31的氧化鋁薄膜(厚度約為50 nm)係被形成在該矽基材10的全部上表面，用於保護該電容器電介質薄膜28a不受還原劑(諸如氫氣及濕氣)損害。
任何一種氧化鈦(TiOx )薄膜、氧化鋯(ZrOx )薄膜、氧化鎂(MgOx )薄膜，及氧化鈦鎂(MgTiOx )薄膜可用於取代氧化鋁薄膜被形成作為該第一電晶體保護絕緣薄膜31。
隨後，為恢復由於噴濺而使電容器電介質薄膜28a所受 的損害，係在550℃的基材溫度，於含有氧氣的大氣(氧氣流速為每分鐘20升)中進行約60分鐘。此退火利用垂直的熔爐進行。
再者，如第1I圖所示，在該電容器電介質薄膜28a下方之第一傳導薄膜27係藉由將第一傳導薄膜27圖案化以及籍由微影技術加工於第一電晶體保護絕緣薄膜31而形成下部電極27a，同時該第一電晶體保護絕緣薄膜31被留下以覆蓋此下部電極27a。
本發明注意到，在此圖案化的過程中，未被下部電極27a覆蓋的氧化鋁薄膜20也被移除。
之後，為恢復由於此方法期間該電容器電介質薄膜28a所受的損害，係在650℃的基材溫度，於含有氧氣的大氣(氧氣流速為每分鐘20升)中進行約60分鐘。此恢復退火步驟在例如一垂直的熔爐中進行。
藉由上述的方法，藉由該下部電極27a、電容器電介質薄膜28a，及上部電極29a依序堆疊所構成的電晶體Q被形成在該第一絕緣薄膜25上。本發明注意到，雖然複數個電晶體Q被形成在一晶格區域R晶格 中，但只有一個電晶體Q被顯示在該圖式中，這是為了要簡化此具體實施例的緣故。
再者，如第1J圖所示，一氧化鋁薄膜(厚度約為20 nm)係被形成在該矽基材10之全部上表面上，作為一第二電晶體保護絕緣薄膜33，用於保護電晶體Q不受噴濺方法的損壞。該第二電晶體保護絕緣薄膜33，與其下方之第一電晶體保護絕緣薄膜31一起防止因與電容器電介質薄膜28a接 觸所帶來的還原劑(氫氣及濕氣)之損害，且由於減少該等還原劑，而具有抑制電容器電介質薄膜28a之鐵電性質惡化的功能。
具有此一功能的薄膜除了氧化鋁薄膜之外還包括氧化鈦薄膜、氧化鋯薄膜、氧化鎂薄膜，及氧化鈦鎂薄膜。該第二電晶體保護絕緣薄膜33可以是該等薄膜中的任何一個。
隨後，該恢復退火步驟在垂直熔爐中於該電容器電介質薄膜28a上進行，條件為在含有氧氣的大氣下，550℃的基材溫度，及處理時間60分鐘。此退火步驟的氧氣流速為每分鐘20升。
再者，如第1K圖所示，一矽氧化物薄膜(厚度約為1500 nm)藉由電漿CVD方法利用TEOS氣體在上述第二電晶體保護絕緣薄膜33上形成。該矽氧化物薄膜係被用來作為一第二絕緣薄膜35。
之後，利用一CVD設備之N2 O電漿方法(熱處理方法)在該第二絕緣薄膜35上進行作為脫水處理。在此實例中，一基材溫度係被設定為350℃，且處理時間被設定為2分鐘。
藉由該等N2 O電漿方法，該第二絕緣薄膜35被脫水，且該第二絕緣薄膜35的上表面被氮化。藉此，防止濕氣再被吸收到第二絕緣薄膜35中。
再者，用於獲得第1L圖之橫截面結構之方法將被描述。
首先，一光阻劑係被塗覆在該第二絕緣薄膜35上。該光阻劑被曝光且顯影以形成一第一抗蝕圖案37，其具有洞 狀第一窗37a。
因此，利用第一抗蝕圖案作為遮罩在薄膜上由第二絕緣薄膜35至基部絕緣薄膜24進行乾性蝕刻。藉此，第一洞38a被形成在第一窗37a下的該等絕緣薄膜中。
此乾性蝕刻係在一平行盤狀電漿設備(未顯示)中進行。隨後，C4 F8 、O2 及Ar之混合氣體被用來作為蝕刻氣體，用於第一及第二絕緣薄膜25及35以及第一蓋件絕緣薄膜26(各由氧化矽所製造)。本發明注意到，在某些實施例中，CO氣體可被加入該混合氣體中。此外，由氧化鋁所製造的第二電晶體保護絕緣薄膜33也藉由此蝕刻氣體的噴濺效果被蝕刻。
相較來說，CHF3 、O2 及Ar的混合氣體被用來作為蝕刻氣體，用於含有氮化矽之障蔽絕緣薄膜23及由氮氧化矽製造的基部絕緣薄膜24。
在此蝕刻完成之後，該第一抗蝕圖案37被移除。
再者，用於獲得第1M圖之橫截面結構之方法將被描述。
首先，一鈦(Ti)薄膜(厚度為20 nm)及氮化鈦(TiN)薄膜(厚度為50 nm)係藉由該噴濺方法被形成在第一洞38a的內表面及第二絕緣薄膜35之上表面。該等薄膜被用來作為一黏合薄膜。隨後，一鎢薄膜(厚度為500 nm)係藉由CVD方法利用六氟化鎢氣體形成在該黏合薄膜上，且此鎢薄膜完全埋入該第一洞38a中。
之後，在第二絕緣薄膜35上超過的黏合薄膜及鎢薄膜 藉由CMP方法被拋光並移除，且該等薄膜留在第一洞38a中作為第一傳導栓件(傳導性材料)40。
在該等傳導栓件之間，形成在晶格區域R晶格 的第一傳導栓件40被電氣連接至該第一及第二源極/汲極區域19a及19b。相對而言，形成在邏輯電路區域R邏輯 中之第一傳導栓件40被電氣連接至第三源極/汲極區域19c。隨後，形成在周圍電路區域R周圍 之第一傳導栓件40被電氣連接至該線路16。
本發明注意到，利用CVD設備之N2 O電漿處理方法可在第一傳導栓件40被形成之後於第二絕緣薄膜35上進行，以使該第二絕緣薄膜35被脫水且保護該薄膜35不再吸水。此脫水處理在例如350℃的材溫度及2分鐘的處理時間之條件下進行。
附帶一提地，該第一傳導栓件40主要由鎢形成，其非常容易氧化。為此原因，接觸缺陷可能會在含有氧氣的大氣中發生。
為解決此一問題，在接下去的方法中，如第1N圖所顯示，為保護第一傳導栓件40免於被氧化，一氮氧化矽薄膜(厚度約為100 nm)係藉由CVD方法形成，作為第一傳導栓件40及第二絕緣薄膜35之各上表面上之氧化防止絕緣薄膜41。
再者，用於獲得第1O圖之橫截面結構之方法將被描述。
首先，一光阻劑係被塗覆在該氧化防止絕緣薄膜41上。該光阻劑隨後被曝光且顯影以形成一第二抗蝕圖案43，如圖所示，洞狀的第二及第三窗43a及43b被形成在各為上部及下部電極29a及27a處之第二抗蝕圖案43中。
隨後，同時利用第二抗蝕圖案43作為遮罩，該氧化防止絕緣薄膜41、第二絕緣薄膜35，以及第一及第二電晶體保護絕緣薄膜31及33被蝕刻。藉此，一第二洞35a係被形成在該上部電極29a，且一第三洞35b被形成在該下部電極27a之接觸區域上。
隨後，在該第二抗蝕圖案43被移除之後，為恢復加工過程中電容器電介質薄膜28a所受的損害，該矽基材10被置於垂直的熔爐(具有含氧氣的大氣)中，且在該電容器電介質薄膜28a上進行恢復退火步驟，進行條件為500℃的基材溫度及60分鐘的處理時間。此時，氧流速被設定為例如每分鐘20升。
之後，該氧化防止絕緣薄膜41被回蝕並移除。
再者，用於獲得第1P圖之橫截面結構之方法將被描述。
首先，藉由噴濺方法將一金屬層壓薄膜形成在第二絕緣薄膜35及第一傳導栓件41的各個上表面上，以及第二及第三洞35a及35b的內表面上。在本具體實施例中，一氮化鈦薄膜(厚度約為150 nm)、一含銅的鋁薄膜(厚度約為550 nm)、鈦薄膜(厚度約為5 nm)，以及氮化鈦薄膜(厚度約為150 nm)被依序形成作為金屬層壓薄膜。
隨後，該金屬層壓薄膜係藉由微影技術被圖案化以在第二絕緣薄膜35上形成第一金屬線路45。在該等第一金屬線路45之間，該等形成在電晶體Q上者係分別透過第一及第二洞35a及35b電氣連接至該上部及下部電極29a及27a。
本發明注意到，形成在該第一及第二洞35a及35b之第 一金屬線路45係作為傳導栓件(傳導性材料)。
再者，如第1Q圖所示，一氧化鋁薄膜(厚度為20 nm)係藉由噴濺方法形成作為第三電晶體保護絕緣薄膜46(其覆蓋第一金屬線路45及第二絕緣薄膜35)。
該第三電晶體保護絕緣薄膜46藉由阻斷還原劑(諸如氫及濕氣)而具有保護電容器電介質薄膜28a的功能。具有此功能的薄膜除了氧化鋁薄膜之外，還包括氧化鈦薄膜、氧化鋯薄膜、氧化鎂薄膜，及氧化鈦鎂薄膜。該第三電晶體保護絕緣薄膜46可由該等薄膜之中任一個形成。
再者，如第1R圖所示，一矽氧化物薄膜係藉由電漿CVD方法(利用TEOS氣體及氧氣作為反應氣體)形成在第三電晶體保護絕緣薄膜46上，且該矽氧化物薄膜被用來作為一第三絕緣薄膜48。該第一金屬線路45上之第三絕緣薄膜48的薄膜厚度約為例如2600 nm。
隨後，在第三絕緣薄膜48的上表面已藉由CMP拋光(以井面化該上表面)之後，在CVD設備中於第三絕緣薄膜48之表面上進行N2 O電漿處理方法，進行條件為約350℃的基材溫度及約4分鐘的處理時間。藉由進行N2 O電漿處理方法，該第三絕緣薄膜48被脫水。再者，其之上表面係藉由N2 O電漿處理方法氮化，防止具有高親水性的氧化矽吸濕。
再者，如第1S圖所示，一矽氧化物薄膜(厚度約為100 nm)係藉由CVD方法(利用TEOS氣體)被形成在第三絕緣薄膜48上作為一第二蓋件絕緣薄膜49。
在此，細微傷痕(微擦傷)(於CMP期間與CMP設備之襯 墊接觸所產生)係被形成在該第三絕緣薄膜48之上表面。該第二蓋件絕緣薄膜49用於埋置該傷痕且平面化該第三絕緣薄膜48之上表面。
之後，具有良好阻斷還原劑(諸如氫及濕氣)之能力的氧化鋁薄膜(厚度約為20 nm)被形成在該第二蓋件絕緣薄膜49作為第四電晶體保護絕緣薄膜50，用於保護電容器電介質薄膜28a免於接觸該等還原劑。
再者，一矽氧化物薄膜(厚度約為100 nm)係藉由電漿CVD方法(利用TEOS氣體)形成在該第四電晶體保護絕緣薄膜50上作為一第一覆蓋絕緣薄膜51。
N2 O電漿處理方法可在CVD設備中於該第一覆蓋絕緣薄膜51上被進行，以使該薄膜51脫水並防止其再吸濕。該N2 O電漿處理方法在例如350℃的基材溫度及2分鐘的處理時間的條件下進行。
再者，用於獲得第1T圖之橫截面結構之方法將被描述。
首先，一光限劑係被塗覆在該第一覆蓋絕緣薄膜51上。該光阻劑隨後被曝光且顯影以形成一第三抗蝕圖案53，其在第一金屬線路45上設置洞狀的第四窗53a。
隨後，在第四窗53a下方之各絕緣薄膜46及48至51係利用平行的平面形電漿蝕刻室(未顯示)蝕刻，其係利用C4 F8 、Ar,及O2 作為蝕刻氣體。藉此，第四洞54a被形成在第一金屬線路45上。
在蝕刻完成之後，第三抗蝕圖案53被移除。
再者，如第1U圖所示，同時將基材溫度維持在約200 ℃，一氮化鈦薄膜(厚度約為150 nm)係藉由噴濺方法被形成在第四洞54a的內表面及第一覆蓋絕緣薄膜51的上表面。因此形成的氮化鈦薄膜被用來做為第一黏合薄膜56。
隨後，一鎢薄膜57a(為第四洞54a可完全被埋置的厚度)藉由電漿CVD方法利用六氟化鎢氣體，被形成在第一黏合薄膜56上，其厚度例如約為650 nm。
再者，如第1V圖所示，上述的鎢薄膜57a被回蝕且由第一覆蓋絕緣薄膜51之上表面移除，只留下第四洞54a。藉此，電氣連接至第一金屬線路45且主要由鎢所形成的第二傳導栓件(傳導性材料)57被形成在第四洞54a中。
本發明注意到，在本具體實施例中，該鎢薄膜係被回蝕，但是CMP可被用於取代回蝕。
再者，用於獲得第1W圖之橫截面結構之方法將被描述。
首先，一金屬層壓薄膜係藉由噴濺方法被形成在上述第二傳導栓件57及第一黏合薄膜56的各個上表面。該金屬層壓薄膜由含有銅的鋁薄膜(厚度約為550 nm)、鈦薄膜(厚度約為5 nm)，以及氮化鈦薄膜(厚度約為150 nm)由其底部依序形成。
之後，此金屬層壓薄膜及該第一黏合薄膜56係藉由微影技術被圖案化以在該第一覆蓋絕緣薄膜51上形成由該等薄膜構成的第二金屬線路58。
在圖案化期間，為不使蝕刻的剩餘薄膜殘留在該第一覆蓋絕緣薄膜51上，該金屬層壓薄膜及第一黏合薄膜56被 過度蝕刻。
由於該第四電晶體保護絕緣薄膜50被第一覆蓋絕緣薄膜51所覆蓋，即使當過度蝕刻被執行時，其防止該第四電晶體保護絕緣薄膜50的厚度在圖案化時因蝕刻而變薄。因此，第四電晶體保護絕緣薄膜50的厚度可被充分的保留，且即使圖案化結束之後，諸如氫氣之還原劑可被該第四電晶體保護絕緣薄膜50有效的阻隔。
再者，如第1X圖所示，一矽氧化物薄膜(厚度約為2200 nm)係藉由電漿CVD方法利用TEOS氣體及氧氣的混合氣體，形成在各個第一覆蓋絕緣薄膜51及第二金屬線路58上。形成的矽氧化物薄膜被用來做為第四絕緣薄膜62。
隨後，在第四絕緣薄膜62的上表面藉由CMP方法拋光且平面化之後，N2 O電漿處理方法係在350℃的基材溫度及4分鐘的處理時間之條件下進行。藉此，此第四絕緣薄膜62被脫水且其上表面被氮化，以防止該第四絕緣薄膜62再次吸濕。該N2 O電漿處理方法係藉由例如CVD設備進行。
再者，如第1Y所示，相似於上述絕緣薄膜49至51，第三蓋件絕緣薄膜63、第五電晶體保護絕緣薄膜64，及第二覆蓋絕緣薄膜65被形成在第四絕緣薄膜62上。
在該等薄膜之中，該第三蓋件絕緣薄膜63及第二覆蓋絕緣薄膜65(薄膜厚度約為100 nm)係藉由電漿CVD利用TEOS氣體形成。相對而言，該第五電晶體保護絕緣薄膜64(厚度約為50 nm)係藉由噴濺方法，由氧化鋁薄膜形成。
本發明注意到，在形成該等薄膜之後，該第三蓋件絕 緣薄膜63及第二覆蓋絕緣薄膜65可藉由於其上執行N2 O電漿處理方法而被脫水。此一N2 O電漿處理方法可在例如350℃的基材溫度下執行2分鐘。
再者，如第1Z圖所示，一光阻劑被塗覆在該第二覆蓋絕緣薄膜65上。該第二光阻劑隨後被曝光並顯影，以形成第四抗蝕圖案68，其在該等金屬線路58上設置第五洞狀窗68a。
之後，同時利用第四抗蝕圖案68做為遮罩，各個絕緣薄膜62至65係在一平行的平板型電漿蝕刻室中被蝕刻，以在第二金屬線路58上之絕緣薄膜中形成第五洞67a。此蝕刻利用例如C4 F8 、Ar，及O2 的混合氣體做為蝕刻氣體。
在此蝕刻完成後，第四抗蝕圖案68被移除。
再者，如第2A圖所示，一氮化鈦薄膜(厚度約為50 nm)係藉由噴濺方法被形成在第五洞67a之內表面及第二覆蓋絕緣薄膜65之上表面做為第二黏合薄膜70。隨後，一鎢薄膜71a係藉由CVD方法形成在第二黏合薄膜70上，且此鎢薄膜71a完全埋置於第五洞67a中。該鎢薄膜71a(厚度約為650 nm)被形成。
再者，如第2B圖所示，第二覆蓋絕緣薄膜65上之過多鎢薄膜71a係被回蝕並移除，且只將其留在第五洞67a中做為第三傳導栓件(傳導性材料)71。本發明注意到，該鎢薄膜71a可藉由CMP方法取代回蝕而被移除。
再者，用於獲得第2C圖之橫截面結構之方法將被描述。
首先，一含銅之鋁薄膜(厚度約為500 nm)及一氮化鈦薄 膜(厚度約為150 nm)係藉由噴濺方法被形成在第二黏合薄膜70及第三傳導栓件71的各個上表面。隨後，該金屬層壓薄膜及其下方的第二黏合薄膜70係藉由微影技術圖案化以在晶格區域R晶格 中形成第三金屬線路72及在襯墊區域R襯墊 形成結合襯墊72a。
再者，用於獲得第2D圖之橫截面結構之方法將被描述。
首先，一矽氧化物薄膜係藉由CVD方法形成在第二覆蓋絕緣薄膜65及第三金屬線路72上，做為構成第一鈍態薄膜75之絕緣薄膜(厚度約為100 nm)。
本發明注意到，用於脫水及防止濕氣吸收的N2 O電漿處理方法可在該第一鈍態薄膜75上進行。該N2 O電漿處理方法可在例如CVD設備中執行，且處理條件為350℃的基材溫度及2分鐘的處理時間。
再者，一氮化矽薄膜係藉由CVD方法形成在第一鈍態薄膜75上做為第二鈍態薄膜76(厚度約為350 nm)。
隨後，該等第一及第二鈍態薄膜75及76係選擇性的乾性蝕刻以形成第六洞76a，其中在襯墊區域R襯墊 中之結合襯墊72a被曝光。
隨後，光敏性聚亞醯胺(厚度約為3 μm)係被形成在該矽基材10的全部上表面以形成聚亞醯胺塗覆薄膜所製成的保護層77。之後，該保護層77被曝光且顯影以形成第七洞77a，其中該結合襯墊72a被曝光。之後，該保護層77在310℃得基材溫度、每分鐘100升的N2 流速，及40分鐘的加工時間的條件下被熱固化。
第3圖係上述製造方法完成之後，該矽基材10的放大平面圖。
如第3圖所示，複數的晶片區域Rc 被界定在該矽基材10中。上述的周圍電路區域R周圍 、邏輯電路區域R邏輯 、晶格區域R晶格 ，及襯墊區域R襯墊 備進一步界定在各個複數的晶片區域Rc 中。此外，除了該等區域之外，一晶格周圍電路區域R晶格周圍 也可被界定在各個晶片區域Rc 中，用於控制信號輸入/輸出至該晶格區域R晶格 。
隨後，在本具體實施例中，上述障蔽絕緣薄膜23被形成在該晶片區域Rc 的全部表面上。
然而，該障蔽絕緣薄膜23之平面布局並不限於此。例如，如第4圖所示，該障蔽絕緣薄膜23可僅被形成在晶格區域R晶格 中，只要由障蔽絕緣薄膜23朝向電晶體Q滲透的濕氣可以被阻隔即可。
在此方法中為選擇式的僅在晶格區域R晶格 中形成障蔽絕緣薄膜23，其僅需要在第1C圖所顯示的離子植入法處理期間，將覆蓋除了晶格區域R晶格 的抗蝕圖案(未顯示)形成在該第一絕緣薄膜25上，且氮氣僅被選擇性的離子植入該晶格區域R晶格 中，同時利用該抗蝕圖案作為遮罩。
在上述步驟完成之後，在該矽基材10上沿著該等晶片區域Rc 之間的劃線區域進行切割，使複數個半導體晶片(半導體裝置)由該矽基材10上切下來。隨後，本具體實施例之主要的製造方法被完成。
根據上述的具體實施例，如第1C及1D圖所指示者，氮 氣被離子植入該第一絕緣薄膜25，以形成一雜質層22。之後，在該雜質層22上進行退火，且該雜質層22被改變為一障蔽絕緣薄膜23，用於防止氫氣及濕氣滲透。
在此方法中所形成的障蔽絕緣薄膜23主要是由氮化矽形成，使其可藉由化學反應以蝕刻氣體被蝕刻。因此，此蝕刻係比氧化鋁薄膜的蝕刻還要早進行，其難被蝕刻。為此原因，如第1L圖所描述，在以蝕刻形成第一洞38a時，洞38a的橫截面形幾乎不被扭曲(distorted)，且由氧化鋁薄膜所產生的反應產生係不產生。因此，該等傳導性圖案之間的接觸電阻(諸如第一至第三源極/汲極區域19a－19c)，及形成在該第一洞38a中的第一傳導栓件40(見第1M圖)被穩定化，以改善半導體裝置的產量。
本發明注意到，若該障蔽絕緣薄膜23藉由CVD方法或噴濺方法被形成時，在該障蔽絕緣薄膜23之上表面就需要形成一覆蓋絕緣薄膜(諸如第一及第二覆蓋絕緣薄膜51及65)，以防止障蔽絕緣薄膜23在圖案化該下部電極27a時，因蝕刻而變薄。
相反的，當該障蔽絕緣薄膜23藉本具體實施例之離子植入法形成於該第一絕緣薄膜25中時，在該障蔽絕緣薄膜23上之第一絕緣薄膜25係作為上述的覆蓋絕緣薄膜。因此，不需要在該障蔽絕緣薄膜23之上表面形成一覆蓋絕緣薄膜。此外，用於將該覆蓋絕緣薄膜脫水之N2 O電漿處理方法可被省略，因此，可防止由於N2 O電漿處理方法而使製造方法的步驟增加及損害裝置的情況。
本發明注意到，在上開描述中，為形成該雜質層22，氮氣在第1D圖之方法中被離子植入。然而，碳或氟可被離子植入以取代氮。此可應用於之後將被描述的各個變化態樣及各個具體實施例中。
在該等薄膜之中，藉由退火改變含有碳之雜質層22所製造的障蔽絕緣薄膜23防止濕氣滲透的能力良好，相似於上述主要由氮化矽所形成的障蔽絕緣薄膜23。
此外，藉由退火改變含有氟之雜質層22所製造的障蔽絕緣薄膜23具有防止因其吸濕所造成的濕氣滲透之功能。
該障蔽絕緣薄膜23被施用於本具體實施例之FeRAM，但具有高抗濕性的半導體裝置可被獲得，即使當該障蔽絕緣薄膜23被施用至其他半導體裝置時。此也為下文中將描述之第二至第四變化態樣的實例。
再者，在上述具體實施例中，該障蔽絕緣薄膜23被形成在該第一絕緣薄膜25中。然而，該障蔽絕緣薄膜23的形成位置並不限於此，且該障蔽絕緣薄膜23可被形成在如同下文中本具體實施例的第一至第五變化態樣中。本發明注意到，在該等化態樣中，用於形成障蔽絕緣薄膜23的方法類似於上述的方法，且因此，省略相關的描述。
第一變化態樣 第5圖係根據本具體實施例之第一變化態樣的半導體裝置之橫截面圖。
在此變化態樣中，上述之障蔽絕緣薄膜23被形成在該第二絕緣薄膜35之一預定深度處。因此，第二及第三洞35a 及35b可藉由蝕刻，利用CHF3 、O2 及Ar之混合氣體作為蝕刻氣體，於第二及第三洞35a及35b被形成在傳導圖案(諸如上部電極29a及下部電極27a)時，作用於含有氮化矽的障蔽絕緣薄膜23上而輕易地形成。藉由第一金屬線路45及該等電極27a及29a之間的接觸電阻係被穩定。
再者，在此方法中，藉由將障蔽絕緣薄膜23形成在電晶體Q上，該電容器電介質薄膜28a可有效地防止大氣中所含有的濕氣滲透到電晶體Q上。
再者，若該障蔽絕緣薄膜23藉由CVD方法被形成在該電晶體Q上時，該電容器電介質薄膜28a可被含於障蔽絕緣薄膜23之薄膜形成大氣還原且損害。然而，在本變化態樣中，該障蔽絕薄膜23係藉由進行氮的離子植入法及退火而形成。因此，不太可能使該電容器電介質薄膜28a品質惡化。此也同於下文將描述的第二至第五變化態樣。
本發明注意到，如同本變化態樣，在障蔽絕緣薄膜23被形成在該電晶體Q上方的實例中，較佳地是，當使雜質層22(見第1C圖)退火時，基材溫度被設定在450℃至500℃之範圍的低溫，以使其變為障蔽絕緣薄膜23，因為該電容器電介質薄膜28a可能會在退火期間因為熱而使品質惡化，若該基材溫度過高時。
第二變化態樣 第6圖係根據本具體實施例之第二變化態樣的半導體裝置之橫截面圖。
在該第二變化態樣中，一障蔽絕緣薄膜23被形成在各 第一及第二絕緣薄膜25及35之一預定深度處。
當與障蔽絕緣薄膜23僅形成於一層之實施例相比，藉由此方法於二層中形成障蔽絕緣薄膜23，可改善濕氣障蔽效能。
第三變化態樣 第7圖係根據第三具體實施例之第三變化態樣的半導體裝置的橫截面圖。
在此第三變化態樣中，一障蔽絕緣薄膜23被形成在該第三絕緣薄膜48之一預定深度處。在此實例中，藉由蝕刻(第1T圖)，在形成第四洞54a的方法中，利用用於氮化矽之蝕刻氣體(諸如上述CHF3 、O2 ，及Ar的混合氣體)，該障蔽絕緣薄膜23可被輕易的開啟，且因此，傳導性圖案(諸如第一金屬線路45及第二傳導栓件57)之間的接觸電阻可被穩定化。
此外，在此變化態樣中，藉由可防止濕氣及氫氣的滲透。因此，用於防止還原劑滲透的第四電晶體保護絕緣薄膜50(見第1圖W)便不需要了。此外，該第二蓋件絕緣薄膜49也不必在第四電晶體保護絕緣薄膜50被形成之前，於第三絕緣薄膜48上埋置微支架。
再者，該障蔽絕緣薄膜23可由形成於其上之第三絕緣薄膜48保護，使其在圖案化第二金屬線路58(第1W圖)時，不被蝕刻。因此，形成用來吸收蝕刻之第一覆蓋絕緣薄膜51也不需要了。
在此方法中，本變化態樣不需要薄膜49至51，因此製 造方法的步驟數目可被減少。
本發明注意到，在如同本變化態樣將障蔽絕緣薄膜23形成在該第一金屬線路45上的實例中，在使該雜質層22退火以將其改變為障蔽絕緣薄膜23時，較佳地基材溫度係被設定在450℃至500℃範圍之低溫。因為主要由低熔點的鋁所形成的第一金屬線路45可能在退火期間由於基材溫度過高而使其品質惡化。此也為下文中將描述之第四及第五變化態樣的實例。
第四變化態樣 第8圖係根據本具體實施例之第四變化態樣的半導體裝置之橫截面圖。
在該第四變化態樣中，一障蔽絕緣薄膜23被形成在第四絕緣薄膜62之一預定深度處。在此實例中，在形成第五洞67a時需蝕刻且開啟含有氮化矽之障蔽絕緣薄膜23。然而，該蝕刻可利用上述CHF3 、O2 ，及Ar之混合氣體作為蝕刻氣體而輕易地被執行。因此，第三傳導栓件71及傳導性圖案(諸如第二金屬線路58)之間的接觸電阻可被穩定化。
此外，相同於第三變化態樣的原因，一第三蓋件絕緣薄膜63、第五電晶體保護絕緣薄膜64，及一第二覆蓋絕緣薄膜65(見第2圖C)也可被省略。
第五變化態樣 第9圖係根據本具體實施例之第五變化態樣的半導體裝置之橫截面圖。
在本變化態樣中，該障蔽絕緣薄膜23被形成在該第一 鈍態薄膜75之一預定深度處。
在此方法中藉由在第一鈍態薄膜(其比第一至第四絕緣薄膜25、35、48及62更接近大氣)中形成障蔽絕緣薄膜23，藉由該障蔽絕緣薄膜23容易防止第一至第四絕緣薄膜25、35、48，及62吸濕。因此，其變得較容易抑制鐵電電容器Q因濕氣而品質惡化。
再者，即使具有此結構，在形成的步驟中(第2D圖)，藉由蝕刻，含有氮化矽之障蔽絕緣薄膜23可利用上述CHF3 、O2 ，及Ar之混合氣體作為蝕刻氣體而輕易地被蝕刻(第2D圖)，一第六洞76a中之結合襯墊72a被曝光。
(2)第二具體實施例
再者，根據本發明之第二具體實施例，一半導體裝置將順著其之製造方法被描述。
在該第一具體實施例中，一障蔽絕緣薄膜係被形成在一絕緣薄膜中。相反地，在本具體實施例中，二障蔽絕緣薄膜被形成在一絕緣薄膜中。
第10A至10D圖係根據本具體實施例之製造半導體裝置的橫截面圖。本發明注意到，在該等圖式中，相同於第一具體實施例之元件編號表示第一具體實施例中所描述的組份，且其等之描述將被省略。
為製造此半導體裝置，描述於第一具體實施例之第1A至1K圖的方法將首先被執行，以獲得第10A圖所顯示的橫截面結構。然而，在此具體實施例中，該障蔽絕緣薄膜23不被形成在該第一絕緣薄膜25中。
再者，如第10B圖所顯示，氮藉由改變加速能量二度被離子植入，以在不同深度之第二絕緣薄膜35處形成二層雜質層22。該離子植入法的條件不特別被限制。在本具體實施例中，該第一離子植入法在25 keV之加速能量及1×1015 cm－2 之劑量條件下執行，同時該第二離子植入法在25 keV至50 keV之加速能量及1×1015 cm－2 之劑量條件下執行。
藉由此加速能量，在距第二絕緣薄膜25之上表面約20 nm之深度具有雜質之高峰濃度的雜質層22係藉由第一離子植入法形成，且該雜質層22係藉由第二離子植入法形成在100 nm至200 nm之深度處。
之後，如第10C圖所示，退火在惰性氣體(諸如氬或氮化物)之大氣中執行，以使包含於該等雜質層22中的氮氣與第二絕緣薄膜35中所含有的矽反應。藉此，二層雜質層22中的每一層被變化為含有氮化矽之障蔽絕緣薄膜23。
較佳地是，為減少電容器電介質薄膜28a上之熱損害，此退火可在盡可能的低溫下執行，例如，450℃至500℃的基材溫度。此外，退火時間也無特別限制。當使用一垂直或水平的熔爐時，退火時間被設定在約30至60分鐘。再者，當使用RTA設備時，退火時間可縮短在2－20秒的範圍內，因此電容器電介質薄膜28a上的熱損害可輕易被降低。
之後，執行第一具體實施例中所描述的第1L至1Z及2A至2D圖之製造方法，以完成第10D圖所示之本具體實施例的半導體裝置之基本結構。
根據上述之具體實施例，如第10B及10C圖所描述，該 二層雜質層22係藉由改變加速能量利用二次離子植入將氮植入第二絕緣薄膜35。之後，該等雜質層22被退火，變成二層含有氮化矽之障蔽絕緣薄膜23。
在此方法中，藉由形成二層障蔽絕緣薄膜23，對濕氣的障蔽效能被改善，且諸如鐵電電容器Q之元件變得較易於防止濕氣所造成的品質惡化，當與僅形成一層障蔽絕緣薄膜23的實例相較。
本發明注意到，障蔽絕緣薄膜23的數目不限於二層，且三層或更多層的障蔽絕緣薄膜23可藉由將氮以大於三的次數離子植入而形成。
此外，障蔽層23之形成位置未限制於第二絕緣薄膜35中，且障蔽絕緣薄膜23可被形成在同於下述變化態樣之位置處。
第一變化態樣 第11圖係根據本具體實施例之第一變化態樣的半導體裝置之橫截面圖。
在此變化態樣中，在第三絕緣薄膜48之預定深度處形成二層障蔽絕緣薄膜23。由於該等障蔽絕緣薄膜23被形成在第三絕緣薄膜48中(第三絕緣薄膜48比第二絕緣薄膜35更接近大氣)，使該等障蔽絕緣薄膜23更易有效地保護電晶體Q免於接觸大氣中所含有的濕氣。
第二變化態樣 第12圖係根據本具體實施例之第二變化態樣的半導體裝置之橫截面圖。
在此變化態樣中，在第四絕緣薄膜62之預定深度處形成二層障蔽絕緣薄膜23，該第四絕緣薄膜62比第三絕緣薄膜48更接近大氣。藉此，該等障蔽絕緣薄膜23比上述第一變化態樣更能在與電晶體Q分開的部份防止濕氣的滲透，因此更易防止電晶體Q因濕氣所造成的品質惡化。
(3)第三具體實施例
如第1C圖所描述，在第一具體實施例中該雜質層22在第一傳導栓件40(見第1圖H)被形成之前形成。然而，形成傳導栓件40及雜質層22的順序並無限制。在本具體實施例中，如下文內容將描述者，該等方法的順序是可以相反的。
第13A至13L圖係根據本具體實施例之製造半導體裝置的橫截面圖。
為製造該半導體裝置，第一具體實施例中所描述的第1A及1B圖之方法先被執行。
再者，如第13A圖所示，一光阻劑被塗覆在第一絕緣薄膜25上。該塗覆的光阻劑隨後被曝光以形成該第一抗蝕圖案30，該第一抗蝕圖案在傳導性圖案(諸如第三源極/汲極區域19a－19c及線路16)上設有第一窗30a。
隨後，同時該第一抗蝕圖案30被用來作為遮罩，該基部絕緣薄膜24及第一絕緣薄膜25被蝕刻以在該等絕緣薄膜中形成第一洞34a。在蝕刻期間，C4 F8 、O2 ，及Ar之混合氣體被用來作為蝕刻氣體，用於蝕刻由氧化矽所形成之第一絕緣薄膜25，同時，CHF3 、O2 ，及Ar被用來作為蝕刻氣體，用於蝕刻由氮氧化矽所形成的基部絕緣薄膜24。
之後，該第一抗蝕圖案30被移除。
再者，下文將描述用於獲得第13B圖所顯示的橫截面結構之方法。
首先，一鈦薄膜(厚度為20 nm)及一氮化鈦薄膜(厚度為50 nm)係藉由噴濺方法分別被形成在第一洞34a之內表面及第一絕緣薄膜25的上表面。該等薄膜被用來作為一黏合薄膜。隨後，一鎢薄膜(厚度為500 nm)係藉由CVD方法利用六氟化鎢氣體形成在該黏合薄膜上。該鎢薄膜完全埋置第一洞34a。
之後，第一絕緣薄膜25上之過多的黏合薄膜及鎢薄膜係藉由CMP方法被拋光且移除，且該等薄膜被留在第一洞34a中作為第一傳導栓件36。
再者，如第13C圖所示，氮被離子植入該第一絕緣薄膜25中，在該第一絕緣薄膜25之一預定深度處形成含有氮之雜質層22。該離子植入法所採用的條件例如是加速能量為5 keV且劑量為1×1015 cm－2 。
再者，如第13D圖所示，該雜質層22在一垂直的熔爐中以800℃－1000℃的基材溫度進行退火，以使雜質層22中所含的氮與第一絕緣薄膜25中所含的矽反應。藉此，形成含有氮化矽的障蔽絕緣薄膜23。
在此，為防止因含有鎢之第一傳導栓件36(其非常容易被氧化)氧化而發生接觸缺陷，較佳地，係在不包括氧的惰性氣體(諸如氬或氮)之大氣中執行退火。
再者，下文將描述用於獲得第13E圖所示之橫截面結構 之方法。
首先，一高頻率的功率被施用至氬氣以在噴濺設備(其用於取代RF電漿處理處理設備)中產生氬電漿。隨後，上述之第一傳導栓件36的上表面被曝露至該氬氣電漿中，且被蝕刻少許奈米。藉此，黏附在第一傳導栓件36之上表面的氧化劑被移除並清除。
本發明注意到，此電漿處理方法可在施加偏電壓在矽基材10之設備中執行，如同RF電漿處理設備及附著至該噴濺設備之電漿蝕刻設備。
隨後，一氮氧化矽薄膜(厚度約為100 nm)係藉由CVD方法在各第一傳導栓件36及第一絕緣薄膜25上形成，作為防止第一傳導栓件36氧化的氧化防止絕緣薄膜39。
再者，如第13F圖所示，藉由執行第一具體實施例(第1E至1I圖)中所描述之方法，將一氧化鋁薄膜20及一電晶體Q形成在該氧化防止絕緣薄膜39上。
本發明注意到，並不需要第一具體實施例中所描述的第一蓋件絕緣薄膜26，因為氧化防止絕緣薄膜39已扮演第一蓋件絕緣薄膜26的角色。
再者，如第13G圖所示，一第二電晶體保護絕緣薄膜33及一第二絕緣薄膜35係藉由執行第一具體實施例(第1J及1K圖)中所描述的方法被相繼形成在電晶體Q上。
隨後，如第13H圖所示，一光阻劑係被塗覆在第二絕緣薄膜35上。該塗覆的光阻劑隨後被曝光並顯影以形成一第二抗蝕圖案43，該第二抗蝕圖案係在各上部及下部電極29a 及27a上設有第二及第三洞狀窗43a及43b。
再者，第二絕緣薄膜35及第一及第二電晶體保護絕緣薄膜31及33係利用第二抗蝕圖案43作為遮罩被蝕刻。藉此，一第二洞35a係被形成在該上部電極29a上，且一第三洞35b被形成在該下部電極27a之接觸區域。
之後，該第二抗蝕圖案43被移除。
再者，下文將描述獲得第13I圖中所示之橫截面結構的方法。
首先，在第一傳導栓件36上設有第四窗39a之第三抗蝕圖案39被形成在第二絕緣薄膜35上。
隨後，由氧化矽所製造的第二絕緣薄膜35係利用C4 F8 、O2 ，及Ar之混合氣體，同時將第三抗蝕圖案作為遮罩進行乾性蝕刻。此時，由氧化鋁製造的第二電晶體保護絕緣薄膜33係藉由蝕刻氣體的噴濺作用來蝕刻。
再者，由氮氧化矽所製造的氧化防止絕緣薄膜39係藉由將該蝕氣體轉換成CHF3 、O2 ，及Ar之混合氣體被乾性蝕刻。
藉由此蝕刻，第四洞35c(其中各第一傳導栓件36之上表面被曝露)被形成在第一傳導栓件36上之該等絕緣薄膜33、35及39中。
隨後，該第三抗蝕圖案39在此蝕刻完成後被移除。
再者，下文將描述第13J圖所示的橫截面結構之方法。
首先，一氮化鈦薄膜(厚度約為150 nm)係藉由噴濺方法被形成在第二至第四洞35a至35c的內表面及第二絕緣薄膜 35之上表面，作為一黏合薄膜。
隨後，一鎢薄膜係藉由電漿CVS方法利用六氟化鎢氣體被形成在此黏合薄膜56上，且此鎢薄膜完全的埋置該等洞35a至35c。
之後，上表面上過多的黏合薄膜及鎢薄膜係藉由CMP方法拋光及移除，以將該等薄膜留在該第二至第四洞35a至35c中作為第二傳導栓件42。
在此方法中所形成的第二傳導栓件42之間，形成在該電晶體Q上者被電氣連接至下部及上部電極27a及29a。
相對而言，形成在第一傳導栓件36上之第二傳導栓件42係透過第一傳導栓件36電氣連接到第一至第三源極/汲極區域19a至19c及線路16。
在此方法中，具有第一及第二傳導栓件36及42的二階之結構係指一通路對通路(via－to－via)的結構。在此通路對通路的結構中，該第一及第四洞34a及35c(其中該等傳導栓件36及42分別被埋置)被個別地形成。藉此，該等洞34a及35c的蝕刻變得比同時蝕刻形成洞的實例還要更容易進行。
再者，若該等洞34a及35c被同時形成，該等洞之全部長寬比將變大，因此變得難以於該等洞34a及35c中埋置傳導栓件。
再者，如第13K圖所示，一金屬層壓薄膜被形成在各第二傳導栓件42及第二絕緣薄膜35上。之後，此金屬層壓薄膜係藉由微影技術圖案化以形成第一金屬線路45。該金屬層壓薄膜係藉由噴濺形成，例如依照一氮化鈦薄膜、一含 銅鋁薄膜，及一氮化鈦薄膜的順序。
之後，藉由第一具體實施例(第1Q至1Z圖及第2A至2D圖)所描述的方法執行，如第13L圖所示之本具體實施例的半導體裝置的基本結構係被完成。
在上述具體實施例中，如第13C圖所示，該雜質層22係在第一傳導栓件36被形成之後，藉由將氮離子植入至第一絕緣薄膜25而形成。隨後，此雜質層22被退火以轉變為障蔽絕緣薄膜23。
根據本發明，該等第一洞34a(其中埋置該第一傳導栓件36)在藉由蝕刻形成第一洞34a之步驟(第13A圖)無法通過該障蔽絕緣薄膜23。因此，在蝕刻時，不需要轉換蝕刻氣體成為用於障蔽絕緣薄膜23的氣體，且因此該製造方法可被簡化。
本發明注意到，本具體實施例不限於上述所載。例如，第13C圖之離子植入法可在第13A圖所示之步驟中於移除第一抗蝕圖案30之後被執行。在此實例中，一任意的光阻劑被塗覆在該第一絕緣薄膜25上，以此光阻劑填補該等第一洞34a。隨後，該光阻劑被回蝕僅留在該等第一洞34a中。之後，上述的離子植入法可被執行。根據此方法，第一傳導栓件36及源極/汲極區域19a至19c之間的接觸電阻之增加可被防止，因為該等離子由於留在其中之抗蝕劑，不能被植入到第一洞34a下方的基材10中。
(4)第四具體實施例
在第一至第三具體實施例中，該障蔽絕緣薄膜23被形 成在一平板型FeRAM。相對而言，在本具體實施例中，該障蔽絕緣薄膜被形成為適用於細微裝置的堆疊型。第14A至14X圖為本具體實施例之製造過程中一半導體裝置之橫截面圖。
需注意的是，下方之描述將僅說明晶格區域R晶格 及襯墊區域R襯墊 。
首先，下文將描述用於獲得第14A圖所示之橫截面結構的方法。
首先，用於STI界定電晶體之活化區域的溝槽被形成在n－型或p－型矽基材101之表面。隨後，該溝槽被諸如氧化矽之裝置隔離薄膜102埋置。本發明注意到，該裝置隔離結構不限於STI，且該裝置隔離絕緣薄膜102可藉由LOCOS方法形成。
隨後，一p－井103係藉由導入p－型雜質至該矽基材101之活化區域而形成。之後，該活化區域的表面被熱氧化以形成熱氧化薄膜，成為一閘極絕緣薄膜104。
之後，一無定形或多晶矽薄膜被形成在該矽基材101之全部上表面上，力且該等薄膜係藉由微影技術圖案化以形成二個閘電極105。
上述二個閘電極105以彼此距離平行的方式被設置，且該等閘電極105形成一部份防護線(ward line)。
之後，藉由離子植入法(利用閘電極105作為遮罩)，n－型雜質係被導入該等閘電極105旁的矽基材101，以形成第一及第二源極/汲極延伸部106a及106b。
之後，一絕緣薄膜係被形成在該矽基材101之全部上表面，且此絕緣薄膜係被回蝕以在該等閘電極105旁形成絕緣側壁107。如該等絕緣薄膜，例如，一矽氧化物薄膜係藉由CVD方法形成。
隨後，該n－型雜質被再次離子植入該矽基材101，同時該等絕緣側壁107及該等閘電極105被用來作為遮罩，在矽基材101的表面層，於二個閘電極105旁邊形成第一及第二源極/汲極區域108a及108b。
之後，一耐火金屬層(諸如鈷層)係藉由噴濺方法被形成在該矽基材101之全部上表面。隨後，該耐火金屬層被加熱，且藉此與矽反應，在該矽基材101上形成一耐火金屬矽化物層109。該耐火金屬矽化物層109也被形成在該等閘電極105之表面部份。藉此，該等閘電極105之電阻可被降低。
之後，餘留在該裝置隔離絕緣薄膜102上之未反應的耐火金屬層及其類似物係藉由濕蝕刻去除。
藉由上述之方法，閘極絕緣薄膜104、閘電極105、第一及第二源極/汲極區域108a及108b，以及類似物形成的第一及第二MOS電晶體TR1 及TR2 被形成在矽基材101之活化區域中。
再者，如第14B圖所示，一氮氧化矽薄膜(厚度約為80 nm)係藉由電漿CVD方法被形成在矽基材101之全部上表面。所形成的氮氧化矽薄膜被用來作為一基部絕緣薄膜110。隨後，一矽氧化物薄膜(厚度約為1100 nm)係藉由CVD方法形成在該基部絕緣薄膜110上，作為一第一絕緣薄膜111。
之後，該第一絕緣薄膜111之上表面被拋光及平面化。由於CMP，在該矽基材101之平坦表面上，該第一絕緣薄膜111的厚度變成約800 nm。
再者，如第14C圖所示，氮被離子植入該第一絕緣薄膜111之一預定深度，例如距上表面20 nm的深度，進行條件為例如5 keV之加速能量及1×1015 cm－2 之劑量。藉此，一含氮(作為雜質)之雜質層114被形成。
再者，如第14D圖所示，該雜質層114係藉由垂直或橫向熔爐在惰性氣體(諸如氬或氮)中，於800℃至1000℃的基材溫度進行退火。藉由此退火的步驟，雜質層114中所含有的氮與第一絕緣薄膜111所含有的矽反應。因此，含有氮化矽之障蔽絕緣薄膜(含有雜質的絕緣薄膜)115被形成，且其具有良好濕氣障蔽性能。
再者，如第14E圖所示，一第一抗蝕圖案116(在第一/汲極區域108a上設有一第一窗116a)被形成在該第一絕緣薄膜111上。
隨後，同時該第一抗蝕圖案116被用來作為遮罩，該第一絕緣薄膜111、障蔽絕緣薄膜115，及該基部絕緣薄膜110被乾性蝕刻以在該等絕緣薄膜中形成第一洞111a。
此乾性蝕刻係在一未圖示的平行盤型電漿蝕刻設備中進行。隨後，C4 F8 、O2 ，及Ar之混合氣體係被用來作為用於第一絕緣薄膜111(由氧化矽所製造)的蝕刻氣體。本發明注意到，在某些實例中，一CO氣體可被加入該混合氣體中。
相對而言，CHF3 、O2 ，及Ar的混合氣體係作為用於一 障蔽絕緣薄膜115(含有氮化矽)及基部絕緣薄膜110(由氮氧化矽形成)之蝕刻氣體。
該抗蝕圖案37在該等蝕刻完全之後被移除。
本發明注意到，上述離子植入法(第14C圖)及退火(第14D圖)可在形成該等第一洞111a之後被執行。據此，形成第一洞111a之蝕刻可被簡化，因為障蔽絕緣薄膜115之蝕刻可被省略。在此實施例中，該第一洞111a可在執行上述離子植入法之前，用任意的光阻劑埋置。藉由先將該光阻劑形成在該第一絕緣薄膜111之全部上表面，隨後藉由回蝕及僅將其留在洞111a中，使該光阻劑係被形成在第一洞111a中。該光阻劑用來防止該等離子被導入第一洞111a下方之基材101中。因此，由於該等離子使洞111a及源極/汲極區域108a之間的接觸電阻增加的情形可被避免。在執行形成該障蔽絕緣薄膜115之退火步驟之前，該光阻劑係被移除。
再者，下文中將描述獲得第14F圖所示之橫截面結構的方法。
首先，一鈦薄膜(厚度約為30 nm)及一氮化鈦薄膜(厚度約為nm)係藉由噴濺方法，分別以此順序形成在該第一絕緣薄膜111之上表面及第一洞111a之內表面。該等薄膜被用來作為一黏合薄膜。
再者，一鎢薄膜係藉由CVD方法(利用六氟化鎢氣體)形成在該黏合薄膜上，完全地以此鎢薄膜埋置該第一洞111a。
隨後，第一絕緣薄膜111上過多的黏合薄膜及鎢薄膜被 拋光且移除，在該第一洞111a中留下該等薄膜作為一第一傳導栓件113a。
在此，當第一傳導栓件113a(其主要由鎢形成)與氧氣接觸時，容易因氧化而產生接觸缺陷。
為解決此問題，一氮氧化矽薄膜係在各第一傳導栓件113a及第一絕緣薄膜111之上表面被形成，作為一氧化防止絕緣薄膜112。該氧化防止絕緣薄膜112保護該第一傳導栓件113a免於接觸氧氣。
再者，如第14G圖所示，在第二源極/汲極區域108b上設有第二窗117a之第二抗蝕圖案117被形成在氧化防止絕緣薄膜112上。
隨後，該第二抗蝕圖案117係用來作為一遮罩，利用一未圖示的平行盤型電漿蝕刻設備蝕刻該氧化防止絕緣薄膜112、該第一絕緣薄膜111、該障蔽絕緣薄膜115，及該基部絕緣薄膜110。藉此，第二洞111b被形成在該等絕緣薄膜中。
相似於第一洞111a的蝕刻(第14E圖)，C4 F8 、O2 ，及Ar之混合氣體也被用於此蝕刻步驟中，作為用於第一絕緣薄膜111(由氧化矽製造)之蝕刻氣體。相反地，CHF3 、O2 ，及Ar之混合氣體也被用來作為氧化防止絕緣薄膜112及基部絕緣薄膜110(由氮氧化矽形成)，以及含有氮化矽之障蔽絕緣薄膜的蝕刻氣體。
該蝕刻完成之後，該第二抗蝕圖案117係被移除。
再者，如第14H圖所示，第二傳導栓件113b係藉由採用與形成第一傳導栓件113a相同的方法形成在該等第二洞 111b中。
再者，如第14I圖所示，一銥薄膜(厚度約為200 nm)係藉由DC噴濺方法形成在第二傳導栓件113b及該氧化防止絕緣薄膜112上，作為一第一傳導薄膜121。用於形成銥薄膜的條件並無特別限制。在本具體實施例中，該銥薄膜係利用氬氣作為噴濺氣體而形成，執行條件為室內壓設定為約0.11Pa、DC功率為0.5 kW、薄膜形成時間為335秒，及基材溫度為500℃。
再者，一PZT薄膜(厚度約為120 nm)係藉由MOCVD方法在第一傳導薄膜121上形成，作為一鐵電薄膜122。該MOCVD方法係藉由例如將四氫呋喃(THF：C4 H8 O)的流速設定為每分鐘0.474 ml來進行。Pb材料(其由將Pb(DPM)2 溶於濃度為每升0.3莫耳之THF溶劑所製備)的流速被設定在每分鐘0.326 ml。Zr材料(其由將Zr(dmhd)4 溶於濃度為每升0.3莫耳之THF溶劑所製備)的流速被設定在每分鐘0.2 ml。隨後，Zr材料(其由將Ti(O－iPr)2 (DPM)2 溶於濃度為每升0.3莫耳之THF溶劑所製備)的流速被設定在每分鐘0.2 ml。此外，該薄膜形成壓力約為5托耳，該基材溫度約為620℃，且該薄膜形成時間約為620秒。
本發明注意到，除了MOCVD方法之外，該鐵電薄膜122之薄膜形成方法包括噴濺方法及溶膠方法。再者，該鐵電薄膜122的材料並不限於上述之PZT，且其可由諸如SrBi2 Ta2 O9 及SrBi2 (Ta,Nb)2 O9 之Bi層結構化合物形成。再者，PLZT(鑭被摻雜至PZT)或其他金屬氧化物鐵電物質可 被用來作為鐵電薄膜122之材料。
之後，一氧化銥薄膜(厚度為200 nm)係藉由噴濺方法被形成在該鐵電薄膜122上，作為一第二傳導性薄膜123。
隨後，為恢復鐵電薄膜122在第二傳導性薄123形成時所受到的損害，係在一熔爐中，於含氧氣的大氣、500℃的基材溫度，及60分鐘的反應時間之條件下，進行恢復退火步驟。
再者，如第14J圖所示，電晶體上部電極形狀的硬遮罩(未顯示)係被用來作為蝕刻遮罩，第一傳導薄膜121、鐵電薄膜122，及第二傳導性薄膜123係同時進行乾性蝕刻。藉此，電晶體Q(其中下部電極121a、電容器電介質薄膜122a，及上部電極123a被依序層壓)被形成。該乾性蝕刻利用例如一包括鹵素之蝕刻氣體。
再者，如第14K圖所示，一氧化鋁薄膜(厚度約為20 nm)係藉由原子層沉積(ALD)方法利用例如三甲基鋁(TMA)及O3 的混合氣體形成在矽基材101之全部表面上。
此第一電晶體保護絕緣薄膜140藉由阻隔諸如氫之還原劑而具有保護電容器電介質薄膜122a免於因還原而使品質下降的功能。
之後，進行該恢復退火步驟使前述製造方法中電容器電介質薄膜122a所受到的損害恢復。該恢復退火步驟係在含有氧氣之大氣的熔爐中於約560℃的基材溫度下進行。
再者，如第14L圖所示，一矽氧化物薄膜係藉由例如電漿CVD方法利用TEOS氣體在該第一電晶體保護絕緣薄膜 140上形成，做為第二絕緣薄膜141。
之後，該第二絕緣薄膜141之上表面係藉由CMP方法拋光及平面化。藉此CMP方法，在該上部電極123a上之第二絕緣薄膜141的厚度約為300 nm。
再者，如第14M圖所示，一氧化鋁薄膜(厚度約為40 nm)係藉由噴濺方法形成在第二絕緣薄膜141上，做為保護電容器電介質薄膜122a免於接觸還原劑之第二電晶體保護絕緣薄膜142。
本發明注意到，該第二絕緣薄膜141可在該第二電晶體保護絕緣薄膜142被形成之前，藉由在第二絕緣薄膜141上進行N2 O電漿處理方法而被脫水。
再者，如第14N圖所示，一矽氧化物薄膜係藉由CVD方法利用TEOS氣體在第二電晶體保護絕緣薄膜142上形成，做為第一覆蓋絕緣薄膜143。
再者，下文將描述用於獲得第14O圖所顯示之橫截面結構的方法。
首先，一光阻劑被塗覆在該第一覆蓋絕緣薄膜143上。塗覆的光阻劑隨後被曝光並顯影以形成第三抗蝕圖案144，該第三抗蝕圖案144在該等上部電極123a上設有洞狀的第三窗144a。
之後，該絕緣薄膜140至143透過第三窗144a被蝕刻以形成第三洞145，該第三洞的深度到達該等絕緣薄膜中的上部電極123a。該蝕刻的條件並無特別限制。在本具體實施例中，該蝕刻係利用平行盤狀電漿室(未顯示)進行，且以 C4 F8 、Ar，及O2 之混和氣體做為蝕刻氣體。
隨後，在第三抗蝕圖案144被移除之後，為恢復上述製造方法期間電容器電介質薄膜122a所受到的損害，該矽基材101係放置於未圖示的熔爐中，且該恢復退火步驟係在含有氧氣的大氣中，於550℃的基材溫度進行約40秒。
再者，如第14P圖所示，一第四抗蝕圖案150係被形成在該矽基材101之全部上表面。所形成的第四抗蝕圖案150在該第一傳導栓件113a上具有洞狀第四窗150a。
隨後，該等絕緣薄膜112及140至143各透過第四窗150a被蝕刻以形成第四洞141a，該第四洞中的第一傳導栓件113a被曝光。此蝕刻係利用C4 F8 、Ar，及O2 做為蝕刻氣體，在平行盤狀電漿室中進行。
在此，該第一傳導栓件113a係被氧化防止絕緣薄膜112所覆蓋，直到此蝕刻步驟完成。因此，由氧化導致之接觸缺陷較少發生於第一傳導栓件113a中，因為該第一傳導栓件113a係在製造過程期間藉由上述氧化防止絕緣薄膜112隔絕含有氧氣的大氣。
該第四抗蝕圖案150在此蝕刻完成之後被移除。
再者，下文將描述獲得第14Q圖所描述的橫截面結構之方法。
首先，一氮化鈦薄膜(厚度約為50 nm)係藉由噴濺方法，在第一覆蓋絕緣薄膜143之上表面及第三及第四洞145及141a的內表面形成，做為一黏合薄膜。之後，一鎢薄膜係被形成在此黏合薄膜上，且具有足夠的厚度埋置該第三 及第四洞145及141a。
該覆蓋絕緣薄膜143係藉由CMP方法拋光及移除，以在第三及第四洞145及141a中留下該等薄膜，分別做為第三及第四傳導栓件147b及147a。
在該等傳導栓件之間，第四傳導栓件147a係電氣連接至該第一傳導栓件113a，且與第一傳導栓件113a一起形成一部分位元線(bit line)。再另一方面，該第三傳導栓件147b係電氣連接至該等上部電極123a。
再者，下文將描述獲得第14R圖所示結構的方法。
首先，一金屬層壓薄膜係藉由噴濺方法被形成在第一覆蓋絕緣薄膜143及第三與第四傳導栓件147b及147a的各個上表面。該金屬層壓薄膜係藉由以下述順序層壓一氮化鈦薄膜(厚度約為50 nm)、鋁薄膜(厚度約360 nm)，及一氮化鈦薄膜(厚度約為70 nm)而形成。
隨後，該金屬層壓薄膜係藉由微影技術被圖案化以形成第一金屬線路152，其等各電氣連接至第三及第四傳導栓件147b及147a。
在此，在金屬層壓薄膜圖案化期間，進行過度蝕刻，使第一覆蓋絕緣薄膜143上的金屬層壓薄膜之殘餘物不會殘留。因為第一電晶體保護絕緣薄膜142被第一覆蓋絕緣薄膜143所覆蓋，當過度蝕刻被執行時，該第一電晶體保護絕緣薄膜142不會被蝕刻。因此，即使在該金屬層壓薄膜之圖案化完成之後，該第一電晶體保護絕緣薄膜142的厚度也不會減少，且因此保護該第一電晶體保護絕緣薄膜142免於受 還原劑損害的能力被充分的保持。
再者，如第14S圖所示，一矽氧化物薄膜係藉由電漿CVD方法形成在第一覆蓋絕緣薄膜143及第一金屬線路152上做為第三絕緣薄膜153。此電漿CVD方法利用TEOS氣體做為反應氣體。第一金屬線路152上之第三絕緣薄膜153的厚度約為2600 nm。
隨後，在第三絕緣薄膜153之上表面藉由CMP方法被拋光及平面化之後，N2 O電漿處理方法係在該第三絕緣薄膜153之表面進行。藉此，該第三絕緣薄膜153被脫水，且其表面被氮化以防止濕氣再度被吸收。該N2 O電漿處理方法在CVD設備中，於約350℃之基材溫度及約4分鐘的處理時間下進行。
再者，如第14T圖所示，在第一金屬線路152上具有第五窗160a的第五抗蝕圖案160被形成在該第三絕緣薄膜153。
隨後，該第三絕緣薄膜153係透過第五窗160a被乾性蝕刻，已在該第一金屬線路152上的第三絕緣薄膜153中形成第五洞156。乾性蝕刻的條件無特別限制。在本具體實施例中，乾性蝕刻係利用平行盤狀電漿蝕刻室(未顯示)進行，且C4 F8 、Ar，及O2 之混合氣體係做為蝕刻氣體。
在該蝕刻完成之後，該第五抗蝕圖案160被移除。
再者，如第14U圖所示，利用相同的方法形成第三及第四傳導栓件147b及147a，電氣連接至第一金屬線路152之第五傳導栓件163被形成在該第五洞156中。
再者，如第14V圖所示，一金屬層壓薄膜係藉由噴濺方法形成在第五傳導栓件163及第三絕緣薄膜153上。隨後，該金屬層壓薄膜被圖案化成第二金屬線路165。在本具體實施例中，該金屬層壓薄膜係藉由鈦薄膜(厚度約為60 nm)、氮化鈦薄膜(厚度約為30 nm)、含銅的鋁薄膜(厚度約為400 nm)、鈦薄膜(厚度約為5 nm)，及氮化鈦薄膜(厚度約為70 nm)依此順序堆疊形成。
再者，一矽氧化物薄膜係藉由電漿CVD方法，利用TEOS氣體在各第三絕緣薄膜153及第二金屬線路165上形成，作為第四絕緣薄膜167。
之後，該第四絕緣薄膜167之上表面係藉由CMP方法拋光及平面化。
本發明注意到，在CMP之後，在該第四絕緣薄膜167上可進行N2 O電漿處理方法作為脫水處理。
再者，如第14W圖所示，一第六洞167a係藉由選擇性蝕刻該第四絕緣薄膜167而形成在第二金屬線路165上。
隨後，藉由與形成第三及第四傳導栓件147b及147a相同之方法，形成與第二金屬線路165電氣連接之第六傳導栓件170。
再者，一金屬層壓薄膜係藉由噴濺方法形成在第六傳導栓件170及第四絕緣薄膜167之上表面，且之後，所形成的金屬層壓薄膜係藉由微影技術被圖案化。藉此，一第三金屬線路171被形成在一晶格區域R晶格 ，且一結合襯墊171a被形成在一襯墊區域R襯墊 。
再者，下文將描述獲得第14X圖所示之橫截面結構的方法。
首先，一矽氧化物薄膜(厚度約100 nm)係藉由CVD方法被形成在各第四絕緣薄膜167及第三金屬線路171上。
本發明注意到，為使第一鈍態薄膜173被脫水且防止濕氣被再次吸收，可在第一鈍態薄膜173上進行N2 O電漿處理方法。
再者，一氮化矽薄膜(厚度約為350 nm)係藉由CVD方法，形成在第一鈍態薄膜173上作為一第二鈍態薄膜174。
之後，第七洞173a(在襯墊區域R襯墊 中該第七洞中之結合的襯墊171a係被曝光)係藉由選擇性乾性蝕刻該第一及第二鈍態薄膜173及174而形成。
隨後，光敏性聚亞醯胺(厚度約為3 μm)係被形成在矽基材101的上表面，以形成一由聚亞醯胺塗覆薄膜所製造之保護層175。
隨後，該保護層175係被曝光並顯影以形成第八洞175a，在該保護層175中，該結合的襯墊171a被曝光。之後，在基材溫度為310℃、N2 之流速為每分鐘100升，且處理時間為40分鐘的條件下，使該保護層175被熱固化。
藉此，本發明之半導體裝置的基本結構係被完成。
在上述具體實施例中，如第14C及14D圖所示，相同於第一具體實施例，由離子植入氮氣所形成之雜質層114被退火，使該層114所含的氮與第一絕緣薄膜111所含的矽反應。藉此，形成對濕氣具有良好障蔽特性之含有氮化矽的 障蔽絕緣薄膜115。
如上所述，該障蔽絕緣薄膜115係主要由氮化矽所製造。因此，該障蔽絕緣薄膜115可藉由化學反應被輕易地蝕刻，在形成第一洞111a之步驟(第14E圖)及形成第二洞111b之步驟(第14G圖)係將蝕刻氣體由氧化矽換成氮化矽。
因此，該等洞111a及111b之橫截面形狀係難以被扭曲(distorted)，使形成在該等洞中之第一及第二傳導栓件113a及113b與傳導性圖案(諸如第一及第二源極/汲極區域108a及108b)之間的接觸電阻被穩定化。
此外，如第一具體實施例所描述，該障蔽絕緣薄膜115可藉由離子植入法被輕易地形成在第一絕緣薄膜111中。因此，其並不需要在第一絕緣薄膜111中形成一防止該障蔽絕緣薄膜115變薄之覆蓋絕緣薄膜，且用於使覆蓋絕緣薄膜脫水之N2 O電漿處理方法可被省略。
在上述具體實施例中，該障蔽絕緣薄膜115係被形成在第一絕緣薄膜111中。然而，障蔽絕緣薄膜115之形成部份不限於此，且該障蔽絕緣薄膜115可被形成在如同下述第一至第九變化態樣之位置。
第一變化態樣 第15圖為本具體實施例之第一變化態樣的半導體裝置之橫截面圖。
在本變化態樣中，一障蔽絕緣薄膜115係被形成在該第二絕緣薄膜141之一預定深度中。在此實例中，該障蔽絕緣薄膜115用於防止濕氣由電晶體Q上方滲透。因此，並不需 要該第二電晶體保護絕緣薄膜142(見第14圖M)。
此外，該障蔽絕緣薄膜115係藉由離子植入法自動地形成在第二絕緣薄膜141之預定深度中。因此，用於防止當藉由蝕刻形成第一金屬線路152時，該障蔽絕緣薄膜115變薄的情況，該第一覆蓋絕緣薄膜143(第14N圖)也不必需。
在本變化態樣之方法中，製造方法的數目可被減少。
第二變化態樣 第16圖係根據本具體實施例之第二變化態樣的半導體裝置之橫截面圖。
在本變化態樣中，該障蔽絕緣薄膜115被形成在第一及第二絕緣薄膜111及141二者中各預定深度中。根據此結構，該等障蔽絕緣薄膜115保護電晶體Q免於濕氣經由電晶體Q之上方與下方的路徑滲透。
第三變化態樣 第17圖係根據本具體實施例之第三變化態樣的半導體裝置之橫截面圖。
在此變化態樣中，一障蔽絕緣薄膜115係被形成在第三絕緣薄膜153之一預定深度處。該第三絕緣薄膜153係比第一及第二絕緣薄膜111及141更接近大氣。因此，該障蔽絕緣薄膜115可在濕氣滲透之早期階段保護該半導體裝置免於接觸濕氣，使該半導體裝置的防潮能力可輕易地被改善。
第四變化態樣 第18圖係根據本具體實施例之第四變化態樣的半導體裝置之橫截面圖。
在此變化態樣中，該障蔽絕緣薄膜115被形成在第四絕緣薄膜167之一預定深度處。根據此結構，該障蔽絕緣薄膜115比在第三變化態樣者更接近大氣。因此，更容易改善半導體裝置之防潮能力。
第五變化態樣 第19圖係根據本具體實施例之第五變化態樣的半導體裝置之橫截面圖。
在此變化態樣中，該障蔽絕緣薄膜115被形成在第一鈍態薄膜173之一預定深度處，該第一鈍態薄膜173比第四絕緣薄膜167更接近大氣，因此該半導體裝置之防潮能力可被進一步改善。
第六變化態樣 第20圖係根據本具體實施例之第六變化態樣的半導體裝置之橫截面圖。
在此變化態樣中，該二層障蔽絕緣薄膜115係被形成在第二絕緣薄膜141的不同深度處。為形成二層障蔽絕緣薄膜115，係藉由改變加速能量進行二次離子植入法，且所形成的雜質層被退火以轉變為障蔽絕緣薄膜，如第二具體實施例(第10B及10C圖)所描述。
在此方法中，藉由形成二層障蔽絕緣薄膜115，與只有一層障蔽絕緣薄膜的實例相比，該半導體裝置之防潮能力可被改善。
第七變化態樣 第21圖係根據本具體實施例之第七變化態樣的半導體 裝置之橫截面圖。
在此變化態樣中，該二層障蔽絕緣薄膜115係被形成在第三絕緣薄膜153的不同深度處，因此該半導體裝置之防潮能力如第六變化態樣一樣會被改善。
第八變化態樣 第22圖係根據本具體實施例之第八變化態樣的半導體裝置之橫截面圖。
在此變化態樣中，該二層障蔽絕緣薄膜115係被形成在第四絕緣薄膜167的不同深度處，該第四絕緣薄膜167比第三絕緣薄膜153更接近大氣。藉此，在水分深入該半導體裝置之前，該等障蔽絕緣薄膜115保護該半導體裝置免於與大氣中所含濕氣接觸。因此，本發明可提供一具有良好防潮能力的半導體裝置。
第九變化態樣 第23圖係根據本具體實施例之第九變化態樣的半導體裝置之橫截面圖。
在此變化態樣中，該半導體裝置的防潮能力係藉由在第二至第四絕緣薄膜141、153，及167之預定深度中各形成二層障蔽絕緣薄膜115而進一步改善。
(5)第五具體實施例
在上述第一至第四具體實施例中，藉由退火改變含氮雜質層及類似物所獲得的含有雜質的絕緣薄膜被用來作為一阻隔濕氣及其類似物之障蔽絕緣薄膜。
相對而言，在本具體實施例中，由改變該雜質層所獲 得之含有雜質的絕緣薄膜係被用於下述大馬士革方法中作為一蝕刻阻止薄膜。
本發明注意到，該大馬士革方法被施用於第四具體實施例中所描述的堆疊型FeRAM。然而，本發明不限於FeRAM，而該大馬士革方法可被施用至其他半導體裝置，諸如邏輯裝置。
第24A至24S圖係為橫截面圖，其係顯示製造過程中本具體實施例之半導體裝置。
首先，執行第四具體實施例(第14A至14Q圖)中所描述的方法以製造該半導體裝置。
再者，如第24A圖所示，一氮化矽薄膜146(約50nm至100 nm)及一矽氧化物薄膜148(約500 nm)係以此順序藉由CVD方法形成在第三及第四傳導栓件147b及147a及第一覆蓋絕緣薄膜143上。此外，該等薄膜被圖案化以在該等第三傳導栓件147b上形成線路槽148a。本發明注意到，在某些實例中，該氮化矽薄膜146被省略。
再者，如第24B圖所示，一鉭薄膜(厚度在10 nm至20 nm範圍內)係藉由噴濺方法被形成在矽基材101之全部上表面。之後，一銅電鍍薄膜被形成在該鉭薄膜上。隨後，該等薄膜係藉由CNMP方法拋光以將其等留在線路槽148a中作為基部銅線路(傳導性圖案)149。
再者，如第24C圖所示，一氮化矽薄膜(厚度約為50 nm至100 nm)係藉由CVD方法被形成在該基部絕緣薄膜149及第一覆蓋絕緣薄膜143之上表面。所形成的氮化矽薄膜被用 來作為一第二覆蓋絕緣薄膜151。
再者，一矽氧化物薄膜係利用電漿CVD方法被形成在第二覆蓋絕緣薄膜151上，作為一第三絕緣薄膜154(厚度約為800 nm至1000 nm)。該電漿CVD方法利用例如TEOS氣體作為蝕刻氣體。
再者，如第24D圖所示，氮被離子植入該第三絕緣薄膜154中作為雜質，以在該第三絕緣薄膜154之一預定深度中形成一雜質層157。用於離子植入法的條件並無特別限制。在此具體實施例中，加速能量被設定至5 keV且劑量被設定為1×1015 cm－2 。根據此加速能量，距第三絕緣薄膜154約20 nm之深度處具有一雜質濃度峰的雜質層157被形成。
再者，如第24E圖所示，由氮化矽製造的遮罩薄膜158被形成在第三絕緣薄膜154上。此遮罩薄膜158係藉由CVD方法形成，且其厚度約為100 nm。
再者，如第24F圖所示，退火步驟係在一垂直或橫向熔爐中於450℃至500℃下，在該雜質層157上進行。藉此，在該雜質層157中所含有的氮化合物係與第三絕緣薄膜154中所含有的矽反應，以將該雜質層157改變成一主要由氮化矽所形的蝕刻阻止薄膜(一含有雜質的絕緣薄膜)159。
再者，下文將描述獲得第24G圖所顯示之橫截面結構之方法。
首先，一光阻劑係被塗覆在該遮罩薄膜158的上表面。所塗覆的光阻劑被曝光並顯影以形成第五抗蝕圖案161，該第五抗蝕圖案設有第五窗161a。
隨後，該遮罩薄膜158係透過該等第五窗161a被蝕刻，以在第五窗161a下方之遮罩薄膜158中形成開口158a。
之後，該第五抗蝕圖案161被移除。
再者，如第24H圖所示，一有機薄膜被塗覆在該遮罩薄膜158上之開口158a中作為一反射保護薄膜162，用於防止曝露光的反射。此一反射保護薄膜也可作為一底部抗反射塗層(BARC)。
隨後，一光阻劑被塗覆在此反射保護薄膜162上，藉由使該光阻劑曝光及顯影，形成一第六抗蝕圖案164。該第六抗蝕圖案164在該遮罩薄膜158的開口158a上具有第六窗164a。
再者，如第24I圖所示，該反射保護薄膜162及由氧化矽所製造的第三絕緣薄膜154透過該第六窗164a被蝕刻。藉此，與該開口158a重疊之第五洞154a被形成在蝕刻阻止薄膜159上之第三絕緣薄膜154中。
此蝕刻在例如平行盤型電漿蝕刻設備中進行，同時C4 F8 、O2 ，及Ar混合氣體被用來作為蝕刻氣體。此外，主要由氮化矽所形成的蝕刻阻止薄膜159難以被該蝕刻氣體蝕刻。因此，該蝕刻會在蝕刻阻止薄膜159上自動停止。
之後，該第六抗蝕圖案164及反射保護薄膜162被移除。
再者，如第24J圖所示，該蝕刻阻止薄膜159係利用平行盤型電漿蝕刻設備(未顯示)透過第五洞154a被蝕刻，在該蝕刻阻止薄膜159上形成第六洞159a。
此蝕刻利用一蝕刻氣體(例如CH3 F、CF4 ，及O2 之混合 氣體)選擇性蝕刻該含有氮化矽之蝕刻阻止薄膜159。由於氧化矽所製造的第三絕緣薄膜154對此蝕刻氣體有抗蝕性，低於該蝕刻阻止薄膜159之第三絕緣薄膜154難被蝕刻。
再者，如第24K圖所示，該第三絕緣薄膜154係透過遮罩薄膜158之開口158a被蝕刻，以在蝕刻阻止薄膜159上之第三絕緣薄膜154中形成第一溝槽154b。
再者，在蝕刻期間，低於該蝕刻阻止薄膜159之第三絕緣薄膜154係透過第六洞159a被蝕刻，因此，第七洞154c係被形成在第三絕緣薄膜154上。
此蝕刻在未圖示之平行盤型電漿設備中進行，且C4 F8 、O2 ，及Ar之混合氣體係用來作為蝕刻氣體。由於氮化矽所製造之第二覆蓋絕緣薄膜151對此蝕刻氣體具有抗蝕性，該蝕刻停止在該覆蓋絕緣薄膜151上之上表面。
再者，如第24L圖所示，該蝕刻阻止薄膜159及第二覆蓋絕緣薄膜151同時被蝕刻。藉此，該第七洞154c下方的覆蓋絕緣薄膜151被移除，且在第七洞154c中諸如銅線路149之基部傳導性圖案被曝光。此外，第一溝槽154b下方之蝕刻阻止薄膜159被移除。因此，該第一溝槽154b也被形成在該蝕刻阻止薄膜159中。
上述的蝕刻利用CHF3 、O2 ，及Ar之混合氣體作為蝕刻氣體，在未圖示之平行盤型電漿設備中進行。雖然氮氣被離子植入(第24D圖)該蝕刻阻止薄膜159作為雜質，因為主要由氮化矽形成的覆蓋絕緣薄膜151也含有氮，該等薄膜159及151具有實質上相同的蝕刻速率，因此該蝕刻同時被 進行。
再者，該第四傳導栓件147a上之矽氧化物薄膜146及氮化矽薄膜148被蝕刻，在該等薄膜中形成洞。藉此，在該洞中之第四傳導栓件147a被曝光。
之後，將基材溫度維持在300℃，該等基部銅線路149及第四傳導栓件147a之之上表面被曝露至一氨氣中約300秒。
再者，如第24M圖所示，藉由噴濺方法在第一溝槽154b及第七洞154c之內表面形成一鉭薄膜，作為障蔽金屬薄膜181(厚度為10nm至20nm)。
再者，藉由噴濺方法，在此障蔽金屬薄膜181上形成一銅晶種層182(厚度約為130 nm)。
在此，在該障蔽金屬薄膜181被形成之前，該基部銅線路149及第四傳導栓件147a之上表面被曝露至氨大氣中。藉此，傳導性圖案149及147a與障蔽金屬薄膜181之間的黏性被改善，且下文中將被描述的第一銅線路與傳導性圖案149及147a之間的接觸電阻被穩定化。
再者，如第24N圖所示，一銅薄膜183係藉由電鍍被形成在銅晶種層182上。隨後該第一溝槽154b及第七洞154c完全被埋在該銅薄膜183中。
之後，如第24O圖所示，該銅薄膜183、銅晶種層182，及障蔽金屬薄膜181係藉由CMP方法拋光。藉此，僅在該溝槽154b及第七洞154c中第一留下該等薄膜作為第一銅線路184。
隨後，藉由進行相同於上述第24C至24O圖之方法，如第24P圖所示，由氮化矽所製造的第三覆蓋絕緣薄膜191及由氧化矽所製造的第四絕緣薄膜194被形成，且該第二溝槽194b及第八洞194c被形成在第四絕緣薄膜194中。隨後，第二銅線路201被形成在第二溝槽194b及第八洞194c。
再者，如第24Q圖所示，藉由電漿CVD方法，在第四絕緣薄膜194及第二銅線路201之各個上表面形成一矽氧化物薄膜。
隨後，第五絕緣薄膜203被圖案化以形成第九洞203a。之後，藉由依序層壓一氮化鈦薄膜及一鎢薄膜所形成的第五傳導栓件204被形成在該第九洞203a中。
再者，如第24R圖所示，包括鋁薄膜之一金屬層壓薄膜係藉由噴濺方法被形成在第五傳導栓件204及第五絕緣薄膜203之各個上表面。之後，該金屬層壓薄膜係藉由微影技術被圖案化，在一晶格區域R晶格 中形成最終金屬線路206及在一襯墊區域R襯墊 中形成一結合襯墊206a。
再者，如第24S圖所示，第一及第二鈍態薄膜173及174及一保護層175係藉由進行第四具體實施例(第14X圖)之方法被形成在各第五絕緣薄膜203及最終金屬線路206上。藉此，本具體實施例之半導體裝置的基本結構被完成。
在上述具體實施例中，如第24D至24F所述，氮被離子植入該第三絕緣薄膜154以形成雜質層157，且之後該雜質層157被退火以改變為蝕刻阻止薄膜159(主要由氮化矽所製造)。
因此，該蝕刻阻止薄膜159被自動形成在該第三絕緣薄膜154之一預定深度處。因此，不需要在蝕刻阻止薄膜159上形成用於形成該等溝槽154b之一新的絕緣薄膜。製造方法之數目可被減少。
再者，若由CVD方法形成該蝕刻阻止薄膜159，該電容器電介質薄膜122a將由於蝕刻阻止薄膜159之薄膜形成大氣中所含有的氫之還原性而使品質惡化。相反的，在本具體實施例中，該蝕刻阻止薄膜159係藉由離子植入氮氣及退火步驟形成，因此該電容器電介質薄膜122a很少會發生品質惡化的情形。
此外，與該第一具體實施例相同的是，根據本實施例，該半導體裝置也具有的特性是，因為在第三絕緣薄膜154中的氮氣濃度顯示如第25圖之分佈形態，該第三絕緣薄膜154及蝕刻阻止薄膜159之間沒有清楚的界面。
本發明注意到，在本具體實施例中，氮氣被離子植入作為雜質以形成該雜質層157(第24D圖)。然而，該等雜質不限於氮氣，只要可以展現出蝕刻阻止薄膜159及第三絕緣薄膜154之間的蝕刻選擇性，氟或碳可取代氮氣被離子植入。
上述內容僅用於描述本發明的原理。再者，由於熟習本發明之技藝者將很快發現許多的變化態樣及改變，本發明並不限於本文中所描述之精確構造及應用，且因此所有適用的變化態樣及等效物皆可被視為落在本發明下述之申請專利範圍及其等效物的範圍中。
10‧‧‧矽基材
11‧‧‧裝置絕緣隔離薄膜
12‧‧‧第一p－井
13‧‧‧第二p－井
14‧‧‧閘絕緣薄膜
15‧‧‧閘電極
16‧‧‧線路
17a‧‧‧第一源極/汲極延長部份
17b‧‧‧第二源極/汲極延長部份
17c‧‧‧第三源極/汲極延長部份
18‧‧‧絕緣側壁
19a‧‧‧第一源極/汲極區域
19b‧‧‧第二源極/汲極區域
19c‧‧‧第三源極/汲極區域
20‧‧‧氧化鋁薄膜
21‧‧‧耐火金屬矽化物層
22‧‧‧雜質層
23‧‧‧障蔽絕緣薄膜
24‧‧‧基部絕緣薄膜
25‧‧‧第一絕緣薄膜
26‧‧‧第一蓋件絕緣薄膜
27‧‧‧第一傳導薄膜
27a‧‧‧下部電極
28‧‧‧鐵電薄膜
28a‧‧‧電容器電介質薄膜
29‧‧‧第二傳導薄膜
29a‧‧‧上部電極
30‧‧‧第一抗蝕圖案
30a‧‧‧第一窗
31‧‧‧第一電晶體保護絕緣薄膜
33‧‧‧第二電晶體保護絕緣薄膜
34a‧‧‧第一洞
35‧‧‧第二絕緣薄膜
35a‧‧‧第一洞
35b‧‧‧第二洞
35c‧‧‧第四洞
36‧‧‧第一傳導栓件
37‧‧‧抗蝕圖案
37a‧‧‧第一窗
38a‧‧‧第一洞
39‧‧‧氧化防止絕緣薄膜
39a‧‧‧第四窗
40‧‧‧第一傳導栓件
41‧‧‧氧化防止絕緣薄膜
42‧‧‧第二傳導栓件
43‧‧‧第二抗蝕圖案
43a‧‧‧第二窗
43b‧‧‧第三窗
45‧‧‧第一金屬線路
46‧‧‧第三電晶體保護絕緣薄膜
48‧‧‧第三絕緣薄膜
49‧‧‧第二蓋件絕緣薄膜
50‧‧‧第四電晶體保護絕緣薄膜
51‧‧‧覆蓋絕緣薄膜
53a‧‧‧第四窗
54a‧‧‧第四洞
56‧‧‧第一黏合薄膜
57‧‧‧第二傳導栓件
57a‧‧‧鎢薄膜
58‧‧‧第二金屬線路
62‧‧‧第四絕緣薄膜
63‧‧‧第三蓋件絕緣薄膜
64‧‧‧第五電晶體保護絕緣薄膜
65‧‧‧第二覆蓋絕緣薄膜
67a‧‧‧第五洞
68‧‧‧第四抗蝕圖案
68a‧‧‧第五洞狀窗
70‧‧‧第二黏合薄膜
71‧‧‧第三傳導栓件
71a‧‧‧鎢薄膜
72‧‧‧第三金屬線路
72a‧‧‧結合襯墊
75‧‧‧第一鈍態薄膜
76‧‧‧第二鈍態薄膜
76a‧‧‧第六洞
77‧‧‧保護層
77a‧‧‧第七洞
101‧‧‧矽基材
102‧‧‧裝置隔離薄膜
103‧‧‧p－井
104‧‧‧閘極絕緣薄膜
105‧‧‧閘電極
106a‧‧‧第一源極/汲極延伸部
106b‧‧‧第二源極/汲極延伸部
107‧‧‧絕緣側壁
108a‧‧‧第一源極/汲極區域
108b‧‧‧第二源極/汲極區域
109‧‧‧耐火金屬矽化物層
110‧‧‧基部絕緣薄膜
111‧‧‧第一絕緣薄膜
111a‧‧‧第一洞
111b‧‧‧第二洞
112‧‧‧氧化防止絕緣薄膜
113‧‧‧傳導栓件
113a‧‧‧第一傳導栓件
113b‧‧‧第二傳導栓件
114‧‧‧雜質層
115‧‧‧障蔽絕緣薄膜
116‧‧‧第一抗蝕圖案
116a‧‧‧第一窗
117‧‧‧第二抗蝕圖案
117a‧‧‧第二窗
121‧‧‧第一傳導薄膜
121a‧‧‧下部電極
122‧‧‧鐵電薄膜
122a‧‧‧電容器電介質薄膜
123‧‧‧第二傳導性薄膜
123a‧‧‧上部電極
140‧‧‧第一電晶體保護絕緣薄膜
141‧‧‧第二絕緣薄膜
141a‧‧‧第四洞
142‧‧‧第二電晶體保護絕緣薄膜
143‧‧‧第一覆蓋絕緣薄膜
144‧‧‧第三抗蝕圖案
144a‧‧‧第三窗
145‧‧‧第三洞
146‧‧‧氮化矽薄膜
147a‧‧‧第三傳導栓件
147b‧‧‧第四傳導栓件
148‧‧‧矽氧化物薄膜
148a‧‧‧線路槽
149‧‧‧基部銅線路
150‧‧‧第四抗蝕圖案
150a‧‧‧第四窗
151‧‧‧第二覆蓋絕緣薄膜
152‧‧‧第一金屬線路
153‧‧‧第三絕緣薄膜
154‧‧‧第三絕緣薄膜
154a‧‧‧第五洞
154b‧‧‧第一溝槽
154c‧‧‧第七洞
156‧‧‧第五洞
157‧‧‧雜質層
158‧‧‧遮罩薄膜
158a‧‧‧開口
159‧‧‧蝕刻阻止薄膜
159a‧‧‧第六洞
160‧‧‧第五抗蝕圖案
160a‧‧‧第五窗
161‧‧‧第五抗蝕圖案
161a‧‧‧第五窗
162‧‧‧反射保護薄膜
163‧‧‧第五傳導栓件
164‧‧‧第六抗蝕圖案
164a‧‧‧第六窗
165‧‧‧第二金屬線路
167‧‧‧第四絕緣薄膜
167a‧‧‧第六洞
170‧‧‧第六傳導栓件
171‧‧‧第三金屬線路
171a‧‧‧結合襯墊
173‧‧‧第一鈍態薄膜
173a‧‧‧第七洞
174‧‧‧第二鈍態薄膜
175‧‧‧保護層
175a‧‧‧第八洞
181‧‧‧障蔽金屬薄膜
182‧‧‧銅晶種層
183‧‧‧銅薄膜
184‧‧‧第一銅線路
191‧‧‧第三覆蓋絕緣薄膜
194‧‧‧第四絕緣薄膜
194b‧‧‧第二溝槽
194c‧‧‧第八洞
201‧‧‧第二銅線路
203‧‧‧第五絕緣薄膜
203a‧‧‧第九洞
204‧‧‧第五傳導栓件
206‧‧‧最終金屬線路
206a‧‧‧結合襯墊
第1A－1Z圖及第2A－2D圖為根據本發明之第一具體實施例的製造半導體裝置的橫截面圖；第3圖係顯示第一具體實施例中障蔽絕緣薄膜之平面佈局圖；第4圖係顯示第一具體實施例中另一實施例的障蔽絕緣薄膜之平面佈局圖；第5圖係根據第一具體實施例之第一變化態樣的半導體裝置之橫截面圖；第6圖係根據第一具體實施例之第二變化態樣的半導體裝置之橫截面圖；第7圖係根據第一具體實施例之第三變化態樣的半導體裝置之橫截面圖；第8圖係根據第一具體實施例之第四變化態樣的半導體裝置之橫截面圖；第9圖係根據第一具體實施例之第五變化態樣的半導體裝置之橫截面圖。
第10A－10D圖係根據第二具體實施例之製造半導體裝置之橫截面圖；第11圖係根據第二具體實施例之第一變化態樣的半導體裝置之橫截面圖；第12圖係根據第二具體實施例之第二變化態樣的半導體裝置之橫截面圖；第13A－13L圖係根據第三具體實施例之製造半導體裝置的橫截面圖； 第14A－14X圖係根據第四具體實施例之製造半導體裝置的橫截面圖；第15圖係根據第四具體實施例之第一變化的半導體裝置之橫截面圖；第16圖係根據第四具體實施例之第二變化態樣的半導體裝置之橫截面圖；第17圖係根據第四具體實施例之第三變化態樣的半導體裝置之橫截面圖；第18圖係根據第四具體實施例之第四變化態樣的半導體裝置之橫截面圖；第19圖係根據第四具體實施例之第五變化態樣的半導體裝置之橫截面圖；第20圖係根據第四具體實施例之第六變化的半導體裝置之橫截面圖；第21圖係根據第四具體實施例之第七變化的半導體裝置之橫截面圖；第22圖係根據第四具體實施例之第八變化的半導體裝置之橫截面圖；第23圖係根據第四具體實施例之第九變化的半導體裝置之橫截面圖；第24A－24S圖根據第五具體實施例之製造半導體裝置之方法顯示圖；以及第25圖係概要性顯示各具體實施例中障蔽絕緣薄膜及蝕刻阻止薄膜之氮濃度的圖。
10‧‧‧矽基材
11‧‧‧裝置絕緣隔離薄膜
12‧‧‧第一p－井
13‧‧‧第二p－井
14‧‧‧閘絕緣薄膜
15‧‧‧閘電極
16‧‧‧線路
17a‧‧‧第一源極/汲極延長部份
17b‧‧‧第二源極/汲極延長部份
17c‧‧‧第三源極/汲極延長部份
18‧‧‧絕緣側壁
19a‧‧‧第一源極/汲極區域
19b‧‧‧第二源極/汲極區域
19c‧‧‧第三源極/汲極區域
21‧‧‧耐火金屬矽化物層

Claims (17)

  1. 一種製造半導體裝置的方法，包括下列步驟：在一半導體基材上形成一傳導性圖案；在該傳導性圖案上形成一絕緣薄膜；在該傳導性圖案上於該絕緣薄膜中形成一洞；在該洞中形成一與該傳導性圖案電氣連接之傳導性材料；在形成該傳導性材料的步驟之後，藉由離子植入雜質至該絕緣薄膜之一預定深度處，在該絕緣薄膜中形成一雜質層；以及在該雜質層形成之後，藉由在氧被排除之惰性氣體的大氣中將該絕緣薄膜退火，使該雜質層改質為一障蔽絕緣薄膜。
  2. 如申請專利範圍第1項之製造半導體裝置的方法，其中一金屬線路被形成為該傳導性圖案。
  3. 如申請專利範圍第1項之製造半導體裝置的方法，其中一雜質擴散區域被形成於該半導體基材之表面層中而為該傳導性圖案。
  4. 如申請專利範圍第1項之製造半導體裝置的方法，其中一結合襯墊被形成為該傳導性圖案，以及一鈍態薄膜被形成為該絕緣薄膜。
  5. 如申請專利範圍第1項之製造半導體裝置的方法，其中一鐵電電容之下及上電極的任一者被形成為該傳導性圖案，該鐵電電容包括由鐵電材料所形成之一電容器介 電質薄膜。
  6. 如申請專利範圍第5項之製造半導體裝置的方法，其中在該半導體基材之一晶格區域中形成有複數個鐵電電容器，以及當形成該障蔽絕緣薄膜時，該障蔽絕緣薄膜係至少在該晶格區域中被形成。
  7. 如申請專利範圍第1項之製造半導體裝置的方法，其中，當形成該雜質層時，該離子植入係藉由改變加速能量被多次進行，以在該絕緣薄膜之不同深度形成複數個雜質層，以及當形成該障蔽絕緣薄膜時，該等複數個雜質層係藉由退火被改質以形成複數個障蔽絕緣薄膜。
  8. 如申請專利範圍第1項之製造半導體裝置的方法，其中該絕緣薄膜之至少二薄膜被形成，以及該障蔽絕緣薄膜係在各個絕緣薄膜中形成。
  9. 如申請專利範圍第1項之製造半導體裝置的方法，更進一步包括：在形成該雜質層之前平面化該絕緣薄膜之上表面。
  10. 如申請專利範圍第1項之製造半導體裝置的方法，其中，當形成該雜質層時，將氮、碳及氟中任一者離子植入到該絕緣薄膜中為雜質，以形成一如同該障蔽絕緣薄膜之防止濕氣或氫滲入的薄膜。
  11. 一種製造半導體裝置的方法，包括：在一半導體基材上形成一絕緣薄膜； 藉由離子植入雜質至該絕緣薄膜的一預定深度處，在該絕緣薄膜中形成一雜質層；在該雜質層被形成之後，藉由將該絕緣薄膜退火使該雜質層改質為一蝕刻阻止薄膜；形成一在該絕緣薄膜上設有一開口的遮罩薄膜；藉由透過該開口蝕刻該絕緣薄膜，在該蝕刻阻止薄膜上於該絕緣薄膜中形成一溝槽；以及在該溝槽中埋置一線路。
  12. 如申請專利範圍第11項之製造半導體裝置之方法，更進一步包括：在該遮罩薄膜上形成一抗蝕圖案，該抗蝕圖案在該開口上設有一窗；藉由透過該窗蝕刻該絕緣薄膜，在該蝕刻阻止薄膜上於該絕緣薄膜中形成一與該開口重疊的第一洞；以及藉由透過該第一洞蝕刻該蝕刻阻止薄膜，於該蝕刻阻止薄膜中形成一第二洞，其中，當於該絕緣薄膜中形成該溝槽時，藉由透過該第二洞蝕刻低於該蝕刻阻止薄膜之該絕緣薄膜，形成一第三洞於該絕緣薄膜中，以及當在該溝槽中埋置該線路時，該線路也被埋置在該第三洞中。
  13. 如申請專利範圍第12項之製造半導體裝置之方法，更進一步包括：在形成該絕緣薄膜之前，在該半導體基材上形成一 傳導性圖案，其中當形成該絕緣薄膜時，該絕緣薄膜被形成在該傳導性圖案上；當在該絕緣薄膜中形成該溝槽時，該第三洞被形成在該傳導性圖案上；以及當在該溝槽中埋置該線路時，該線路被埋置在該第三洞中以便與該傳導性圖案電氣連接。
  14. 如申請專利範圍第13項之製造半導體裝置之方法，更進一步包括：在該傳導性圖案上形成一含有雜質的覆蓋絕緣薄膜；以及在形成該第三洞之後，藉由移除該第三洞下方之該覆蓋絕緣薄膜並移除該溝槽下方之該蝕刻阻止薄膜，同時蝕刻該蝕刻阻止薄膜及該覆蓋絕緣薄膜，以曝露該第三洞中的該傳導性圖案。
  15. 一種半導體裝置，包括：一形成於一半導體基材上的絕緣薄膜；以及一含有雜質之絕緣薄膜，其被形成在該絕緣薄膜之一預定深度處，且其含有雜質；一形成在該絕緣薄膜中在該含有雜質之絕緣薄膜上的溝槽；以及一埋置在該溝槽中的線路，其中該雜質的濃度從該絕緣薄膜向該含有雜質之絕緣薄膜連續地增加。
  16. 如申請專利範圍第15項之半導體裝置，更進一步包括：一洞，其穿過該含有雜質之絕緣薄膜及在該含有雜質之絕緣薄膜底下的該絕緣薄膜，且其與該溝槽連通；並且該配線係埋置在該洞中。
  17. 如申請專利範圍第15項之半導體裝置，其中該雜質為氮、碳及氟之中的任一者。
TW097102850A 2007-02-23 2008-01-25 半導體裝置及其之製造方法 TWI383452B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007044534A JP2008210893A (ja) 2007-02-23 2007-02-23 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
TW200847276A TW200847276A (en) 2008-12-01
TWI383452B true TWI383452B (zh) 2013-01-21

Family

ID=39714954

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097102850A TWI383452B (zh) 2007-02-23 2008-01-25 半導體裝置及其之製造方法

Country Status (5)

Country Link
US (2) US20080203576A1 (zh)
JP (1) JP2008210893A (zh)
KR (1) KR100991743B1 (zh)
CN (1) CN101252086B (zh)
TW (1) TWI383452B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456829B1 (ko) * 2002-06-17 2004-11-10 삼성전자주식회사 듀얼다마신공정에 적합한 엠아이엠 캐패시터 및 그의제조방법
WO2008120286A1 (ja) * 2007-02-27 2008-10-09 Fujitsu Microelectronics Limited 半導体記憶装置、半導体記憶装置の製造方法、およびパッケージ樹脂形成方法
KR101017743B1 (ko) 2008-09-19 2011-02-28 주식회사 동부하이텍 반도체 소자의 제조 방법
JP5419139B2 (ja) * 2009-03-29 2014-02-19 国立大学法人豊橋技術科学大学 半導体集積装置およびその作製方法
JP5622433B2 (ja) * 2010-04-28 2014-11-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8450168B2 (en) * 2010-06-25 2013-05-28 International Business Machines Corporation Ferro-electric capacitor modules, methods of manufacture and design structures
CN102569083B (zh) * 2010-12-23 2014-12-24 中芯国际集成电路制造(上海)有限公司 具有高k金属栅极的金属氧化物半导体的形成方法
JP5991729B2 (ja) * 2011-10-07 2016-09-14 キヤノン株式会社 固体撮像装置の製造方法
TWI585907B (zh) * 2016-05-13 2017-06-01 穩懋半導體股份有限公司 化合物半導體積體電路之先進抗濕氣結構
CN107403724A (zh) * 2016-05-20 2017-11-28 稳懋半导体股份有限公司 化合物半导体集成电路的抗湿气结构
KR102307127B1 (ko) * 2017-06-14 2021-10-05 삼성전자주식회사 반도체 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933761A (en) * 1998-02-09 1999-08-03 Lee; Ellis Dual damascene structure and its manufacturing method
US6069063A (en) * 1999-04-01 2000-05-30 Taiwan Semiconductor Manufacturing Company Method to form polysilicon resistors shielded from hydrogen intrusion
US20050191828A1 (en) * 2000-08-11 2005-09-01 Applied Materials, Inc. Method for ion implanting insulator material to reduce dielectric constant
US20070269951A1 (en) * 2006-05-16 2007-11-22 Texas Instruments Incorporated Low Stress Sacrificial Cap Layer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2779394B2 (ja) 1989-06-16 1998-07-23 本田技研工業株式会社 プリフォームを用いた反応射出成形における反応射出形材料のシール方法
JPH08102489A (ja) * 1994-09-30 1996-04-16 Ricoh Co Ltd 半導体装置の製造方法および半導体装置
JPH08195438A (ja) * 1995-01-17 1996-07-30 Mitsubishi Electric Corp 半導体装置の製造方法
JPH10107281A (ja) * 1996-09-30 1998-04-24 Nec Corp 半導体装置及びその製造方法
CN1188982A (zh) * 1997-01-20 1998-07-29 日本电气株式会社 半导体器件及其制造方法
US5786276A (en) * 1997-03-31 1998-07-28 Applied Materials, Inc. Selective plasma etching of silicon nitride in presence of silicon or silicon oxides using mixture of CH3F or CH2F2 and CF4 and O2
JP3019816B2 (ja) * 1997-09-29 2000-03-13 日本電気株式会社 半導体装置の製造方法
TW366563B (en) * 1998-02-09 1999-08-11 United Microelectronics Corp Double damascene structure and the manufacturing method
TW383463B (en) * 1998-06-01 2000-03-01 United Microelectronics Corp Manufacturing method for dual damascene structure
JP2000323572A (ja) * 1998-09-24 2000-11-24 Sanyo Electric Co Ltd 半導体装置及び半導体装置の製造方法
JP2001267314A (ja) * 2000-03-17 2001-09-28 Sony Corp 半導体装置およびその製造方法
JP2002289594A (ja) * 2001-03-28 2002-10-04 Nec Corp 半導体装置およびその製造方法
JP4627971B2 (ja) 2002-05-17 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2004111429A (ja) * 2002-09-13 2004-04-08 Renesas Technology Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933761A (en) * 1998-02-09 1999-08-03 Lee; Ellis Dual damascene structure and its manufacturing method
US6069063A (en) * 1999-04-01 2000-05-30 Taiwan Semiconductor Manufacturing Company Method to form polysilicon resistors shielded from hydrogen intrusion
US20050191828A1 (en) * 2000-08-11 2005-09-01 Applied Materials, Inc. Method for ion implanting insulator material to reduce dielectric constant
US20070269951A1 (en) * 2006-05-16 2007-11-22 Texas Instruments Incorporated Low Stress Sacrificial Cap Layer

Also Published As

Publication number Publication date
US8598045B2 (en) 2013-12-03
US20080203576A1 (en) 2008-08-28
KR20080078554A (ko) 2008-08-27
TW200847276A (en) 2008-12-01
US20100255675A1 (en) 2010-10-07
CN101252086A (zh) 2008-08-27
JP2008210893A (ja) 2008-09-11
CN101252086B (zh) 2011-04-13
KR100991743B1 (ko) 2010-11-03

Similar Documents

Publication Publication Date Title
TWI383452B (zh) 半導體裝置及其之製造方法
KR100796915B1 (ko) 반도체 장치 및 그 제조 방법
EP1189262A2 (en) Semiconductor device comprising a capacitor and method of manufacturing the same
JP2004095861A (ja) 半導体装置及びその製造方法
US20080237866A1 (en) Semiconductor device with strengthened pads
KR19990007103A (ko) 반도체장치 및 그의 제조방법
JP2003347517A (ja) 半導体装置及びその製造方法
JP2005183842A (ja) 半導体装置の製造方法
JP5024046B2 (ja) 半導体装置とその製造方法
JP5170101B2 (ja) 半導体装置とその製造方法
JP4610486B2 (ja) 半導体装置、半導体装置の製造方法
JP2005229001A (ja) 半導体装置及び半導体装置の製造方法
JP4252537B2 (ja) 半導体装置の製造方法
JP5168273B2 (ja) 半導体装置とその製造方法
JP5168935B2 (ja) 半導体装置の製造方法
JP4777127B2 (ja) 半導体装置及びその製造方法
US7592660B2 (en) Semiconductor device and method for manufacturing the same
JP5327139B2 (ja) 半導体装置及びその製造方法
JP2006319355A (ja) 半導体装置及びその製造方法
KR100814602B1 (ko) 반도체 장치, 반도체 장치의 제조 방법
JP7027916B2 (ja) 半導体装置及びその製造方法
JP4515492B2 (ja) 半導体装置の製造方法
JP2006287261A (ja) 半導体装置及びその製造方法
KR100861955B1 (ko) 반도체 장치 및 그 제조 방법
JP2010087350A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees