TWI379621B - Conductive noise suppressing structure and wiring circuit substrate - Google Patents
Conductive noise suppressing structure and wiring circuit substrate Download PDFInfo
- Publication number
- TWI379621B TWI379621B TW097128961A TW97128961A TWI379621B TW I379621 B TWI379621 B TW I379621B TW 097128961 A TW097128961 A TW 097128961A TW 97128961 A TW97128961 A TW 97128961A TW I379621 B TWI379621 B TW I379621B
- Authority
- TW
- Taiwan
- Prior art keywords
- power supply
- supply line
- layer
- line
- signal transmission
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0234—Resistors or by disposing resistive or lossy substances in or near power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09318—Core having one signal plane and one power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09336—Signal conductors in same plane as power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
Description
!379621 九、發明說明: 【發明所屬之技術領域】 本發明係有關傳導雜訊抑制結構體及具備該導雜訊 抑制結構體的配線電路基板。 ° 本中請案係基於年8月2日於日本提出的特願 謂-202121號及·7年"25日於日本提出的特願 2007-277769號主張優先權,並在此引用其内容。 【先前技術】 近年,到處皆能夠使用網路的社會(uMquit観 socn ety.)已到來,而資訊處理機器(伺服器、工作站、個人 電腦、遊戲機等)、通訊機器(行動電話等)等冑子機器方 面’藉由光模組轉換光/電信號而進行的信號傳送速度之提 升、小型化係正在發展著。此夕卜,在祠服器、工作站、個 人,腦、行動電話、遊戲機等中,胸⑻⑽pr〇cess此化 =處理單元)的/速化、多功能化、複合化、以及記錄裝置 G己憶體等)的鬲速化係正在進行著。 、:’自該等機器放射出之雜訊、或傳導於機器内的 訊對機器本身或其他電子機器所造成的誤動作係 ===就該等雜訊而言,係有:雷射二極體、光二極
等的阻抗不子/件f之與配線電路基板内的信號傳送線路 talk)、:PU望Γ造成的雜訊、各線路間的串擾(Cr〇SS 之電:層與接地層之層間平行平板共振而誘發的H 作為抑制該等雜訊的配線電路基板,已提案ί =的 320493 5 1379621 配線電路基板。, (i )在為.了將電疼供給至搭載於表面的電子零件而声斤 使用之具有電源層與接地層的配線電路基板中,以經配線 •電路化的低電阻導體層與高電阻導體層的積層體來構成電 源層(如下述之專利文獻1 )。 (11)在具有電源層與接地層的平行平板構造的配線 電路基板(印刷配線.基板)中,以電阻性導體膜與電子零件 電流供給圖案(pattern)的一體化物來構成電源層或接地 層,且電阻性導體膜的厚度係在電子零件電流供給圖案的 1/10以下(如下述之專利文獻2)。 j 1)、( 11)的配線電路基板皆是藉由使高電阻的耗損 層(前述高電阻導體層或電阻性導體膜)連接於電源層來使 冰通在電源層中的〶頻雜訊電流(傳導雜訊)耗損,以抑制 電源層與接地層的平行平板共振,而將電㈣ 動 以抑制。 又碉丁 然,’連接於電源層的高電阻的耗損層係佔有大面 在實際上的電子機器的配線電路基板中,由於實 在圖案化後_、線路的“亦 電源線路而設置時,合::當將高電阻的耗損層連接於 達的延遲、電計隊胃有對k號傳送線狀_擾、信號傳 容易降二法超過臨限值等、崎 實用化。 i) (i i)的配線電路基板尚無法 專利文獻I.曰本特開2003-283073號公報 320493 6 1J/9621 專利文獻2 :日本特開2006-49496號公報… 【發明内容】 (發明所欲解決之課題) 本發明的目的在於提供一種能夠抑制傳導於電源線 '的傳導雜訊而謀求電源電柄穩定化,並且能夠不受電 響地降低介由電源線路或接地層而傳導的信號傳送 =串擾之傳導雜訊抑制結構體及具有該傳導雜訊抑制結. 構體之配線電路基板。 >(解決課題的手段) 傳::明:傳導雜訊抑制結構體具有:電源線路及信號 述電ill分開設置於同一面上;接地層,係與前 阻係盘=述信號傳送線路分開並對向配置;以及電 前述電阻層係具有盘前述層分開並對向配置; 前述電μ路「線路對向之區域·⑴、及非與 路對向之區域⑴);於前述 ^ :述電阻層與前述信號傳送線路係分開。 源線路訊抑制結構體’較佳為,復於前述電 源線路線路的寬度时於料電 C1-D : …之則逑電阻層的寬度W2係滿足下式 W1<W2 ... 〇_〇 .或者, 於前述電源線路的营 们、與於前述電源線路的寬之前述電源線路的寬度 見度方向之前述電阻層的寬度 320493 7 1379621 •.係滿足下式(1_2): W1$W2 ... (1-2) 〇 本發明的傳導雜訊抑制結構體,較佳為,亦可復具 有.接地線路,係設置於相鄰的電源線路與信號傳送線路 之門’此時,於電源線路的寬度方向之電阻層與信號傳送 線路,間隙的寬度D、及於電源線路的寬度方向之接地線 路與信號傳送線路之線間距離L2係滿足下式(2): D> L2 ··. (2)。 •在本發明的傳導雜訊抑制結構體中,較佳為,於電源 線路的寬度方向之電阻層與信號傳送線路之間隙的寬度 —D於電源線路的厚度方向之電源線路與電阻層之距離丁、 .電源線路的寬度W卜及於電源線路之寬度方向的電源線路 與信號傳送線路之距離L係滿足下式(3): 3T^D< (L-f-Wl)…(3)。 電阻層較佳為設置於電源線路與接地層之間;且於電 φ源線路的厚度方向之電源線路與電阻層之距離了、及於電 源線路的厚度方向之接地層與電阻層之距離係滿足下 式(4): T<Tg ...⑷。 • 於電源線路的厚度方向之電源線路與電阻層之距離τ 較佳為2至1 〇 〇 “ in 〇 電阻層較佳為藉由物理性蒸汽沉積(pVD)而形成之厚 度5至300nm之層。 子 本發明的配線電路基板係具備本發明的傳導雜訊抑 320493 8 1379621 % - 制結構體者。 "(發.明的效果) 依據本發明之傳導雜訊抑制結構體及配線電路基 板此夠抑制電源線路的傳導雜訊.而謀求電源電壓的穩定 化’並且能夠不受電阻層影響地降低介由電源線路或接地 層而傳導的信號傳送線路串擾。 【實施方式】 在本"兒明書中,「對向」係指從上面觀察時至少有一 •部分重疊之狀態。 「此外,在本說明書中,將電源線路的寬度方向標記為 X方向」、將電源線路的長度方向標記為「γ方向」、將 電源線路的厚度方向標記為「Z方向」。 〈傳導雜訊抑制構造體〉 (第1實施形態) ,第1圖係顯示本發明的傳導雜訊抑制構造體的第」實 鲁施形態之剖面斜視圖。: .傳導雜訊抑制構造體1〇係為所謂的雙面基板,且具 有·電源線路11及2條信號傳送線路I2,係於該基板表 .面同面)上破此分開地沿γ方向並行設置;表面接地層 • 13=藉由隔介絕緣層15而與電源線路u及信號傳送線 刀開並對向配置,且覆蓋整個基板背面;以及2個電 阻層14,係藉由隔介絕緣層15而與電源線路^及接地層 13为開並對向配置,且沿γ方向沿伸。 2個電阻層.14係彼此分開地設置於同—面上,兩電阻 320493 9 1379621 層14分別具有與電源線路11對向的區域(I)、及非與電源 線路11對向的區域⑴),且電阻層i 4係於X方向,與信 號傳送線路12分開。 在傳導雜訊抑制構造體JG +,於X方向之電源線路 11的寬度W1、與於X方向之各電阻層14的寬度W2係滿足 下式(1-2)。. (1-2)
Wi g W2 電阻層14若其一部分在區.域⑴與電源線路^對冷 ,話,則能夠抑制電源線路u的傳導雜訊,因此,為了指 Γ線—電路基板的安裝密度,較佳為儘可能縮小電阻層 1、1的办声因此各电阻層14的寬度較佳為設定在電源線辟 11的覓度以下。 ,傳導雜訊抑制構造體1G中,係可考慮以如下 1 通於電源線路心高頻雜訊電流(傳導雜訊)。 中流通於電源線路11的高頻雜訊電流係集 的端緣部,因此該電流所產生的磁通係 與電阻層U通鏈,此雷^擴展,且該磁通的一部Μ 耦合,因此,Α鱼堂曰電^層14與電源線路11係電磁 層14中阻層14通鏈的磁通密度變化時,電阻 度發生。流;該磁通密度變化的磁通密 熱,就結果來說==?會藉由電阻而轉化成為 高頻雜訊電流的能量耗損。4於電源線路11的原來的 從前述機制看來,電阻層心須與電源線路π的端 10 320493 =(亦即’蓋生接通密度變化之處)對向配置,即使在電 =邊中央部分的正下方(例如,第1圖二1 抑制效果之部分)設置電阻層14也絲毫無助於傳導雜訊 而配】此電阻層14對向於電源線路11的端緣部 ,⑴及未盘電=須具有與電源線路11對向的區域 …電源線路11對向的區域(H)。 •、之^時^電阻層14存在於信號傳送線路12與接地層 . 曰¥致也抑制傳送在信號傳送線路 因此,如第J Ί口观 雜^ 此外,在電阻層14流通有高頻 有層14的附近有信號傳送線路12的話, 的高頻雜訊電流經介電阻層14而影塑· 心唬傳达線路12之虎 ,5v ^ 盥产號傳逆飨敌”知口此’必須使電阻層14的端緣部 /、1σ就傳达線路12的端緣部分開。 在傳導雜訊抑制構造體1G中., / 傳送旅路12側的電阻芦14盘土 、方向之罪近化號 …之間隙的寬度側的信號傳送 層“之距離Τ,Χ方向 γ古二夕a 电,原線路Π的寬度π '及於 X方向之電源㈣心靠近電源線㈣餘 路12之距離L較佳為Μ下式(3)。1㈣^傳讀 3T^D<(L-fWl) ... (3) 右D比3?小,則傳導於電源線路11的傳導雜訊會變 320493 11 1379621 得合易傳導至信號傳送線路12。信號傳送線路12係具有 微帶(niicrostrip)構造,且以具有預定的阻抗之方式^定 構迈,右電阻層14靠近,則信號傳送線路12的阻抗會變 化,因此為了使其影響成為最小,也是較佳為設定 3T以上。 ‘ 合若D為(L+W1)以上,則電源線路11與電阻層1 &便不 會對向。如此一來,由於無法在電阻層14捕捉到自電源線 路11的端緣部產生的磁通密度的變化,因而使得藉由設置 電阻層14以抑制傳導雜訊的效果完全消失。㈣‘雜:抑 制效果的點来看,D較佳為比L小。 在傳導雜訊抑制構造體1.0中,於2方向之電源線路 Π與電阻層14之距離T、及於Z方向之接地層13與電阻 層14之距離Tg較佳為滿足下式(4)。 T<Tg ... (4) .·
在存在於電源線路n與接地層13之間的絕緣層π 中,以電阻、層14比接地層13靠近電源線路u之方式來設 置電阻層14,藉此,傳導雜訊抑制效果便提高。 土 T雖然取決於基板的厚度,但較佳為2至i00// m,更 佳為5至50_τ為未滿2/zm時會變得難以保持絕:緣性, ”同電遷的電源線路鄰接設置時會產生漏電流而不 =。若Τ超過100#m.,則來自電源線路u的磁通密度之 鍰化會減弱,傳導雜訊抑制效果因此而變弱。 L雖然取決於個別的圖案設計,但較佳為10至5〇〇〇 am,更佳為 1〇〇 至 1〇〇〇#m。 320493 12 丄」丄 (第2實施形態) 被f 2圖係顯不本發明的傳導雜訊抑制構造體的第2實 包形I、之剖面斜視圖。 傳‘雜訊抑制構造體2〇係為所謂的雙面基板,且具 巧電源線路11及2條信號傳送線路12,係於該基板表 η °二面)上彼此分開地沿Υ方向並杆設置;表面接地層 路緣層15而與電源線路11及信號傳送豫 _一刀開並對向配置,且覆蓋整個基板背面;電阻層玉4, 對L t介絕緣層15而與電源線路11及接地層13分開並 相鄱V且沿γ方向沿伸;以及2條接地線路16,係在 .門地π t線路11與信號傳送㈣12之間與該等線路分 開地/σ Y方向並行設置。 =阻層14係具有與電源線路u對向的區域⑴、及 非與電源線路11對向的丙祛r τ 向,與信號傳送線=?υ’且電阻層14係於X方 構體tot導雜訊抑制結構體20 _,從與傳導雜訊抑制結 =、〇:理由相同的理由,於χ方向之電源線路心 2)亦、於X方向之電阻層11的寬度W2係滿足下式 ^’亦即,電阻層i 4的寬度係比電源線路! ^的寬度窄 (1-2)
Wl^ W2 在傳導雜訊抑制結構體2〇中.,係 =結構體i"目同的機制來抑制流通於‘:線:; 的南頻雜訊.電流(傳導雜訊)。 320493 13 1379621 ,在傳導雜訊抑制結構體20中,於χ方向之電阻層Μ 與靠近電阻層Η側的信號傳送線路12之間隙的寬度曰卜 與於)ί方向之接地線路16與信#傳 ' ㈣佳為滿μ式⑵。_讀路12之線間距離 D>L2 ·..⑵ 若D成為L2以下’則電源線路u與信號傳送線路a =間的串擾會增強’流通於電源線路11上的高頻雜訊會傳 導至信號傳送線路12 〇 ’構體tot導雜訊抑·構體2G中,從與傳導雜訊抑制結 t l 相同的理由’於X方向之電阻層W與靠近 且ι14側的信號傳送線路12之間隙的寬度卜於z方. 線路ιΛ見度W1、及於x方向之電源線路11與靠近電源 (線3)路。11側的信號傳送線路12之距離L較佳為滿足下式 f 3T^D<(L+W1) ... (3) 信號傳送線路12係具有共平面(cQpianar)構造,且 =預,抗之方式決定構造,若電阻層“超過接地 ^6 ^近錢傳送料12,敎有錢料線路Μ 的阻抗變化之虞。為了使1 旦 D設定為3TJ1。使w響成為最小,也是較佳為將 在傳^3="雜訊抑制#盖纟生縣。 構體U的理由相同的理。由"’從與傳導雜訊抑制結 阻層“之距離T、及於z::z:向之電源線路11與電 、乙万向之接地層13與電阻層14之 320493 14 1379621 距離Tg較佳為滿足下式(4)。 T<Tg… ⑷ - (弟3貫施形態) 第9圖及第1〇圖係.顯示本發明的傳導雜訊抑制構造 體的第3實施形態,第10圖為俯視圖,第9圖為沿第1〇 圖的A-A’線之剖面圖。 本實施形態的傳導雜訊抑制構造體11〇係為雙面基 =在表面上設置有電源線路u與信號傳送線路,於 背面則設置有接地層13。電源線路u與信號傳送線路12 係在.同—面上彼此分開地並行。電源線路u與接地層Μ 之間係設置有電阻層14 〇 、接地層13係分別與電源線路u及信號傳送線路】 ^開並對向配置,電阻層14係分別與電源線路U及接如 =3分開並對向配[。具體而言,在本實施形態中,電^ H 11與電阻層14係隔介第1絕緣層對向積層。 ,13與電阻層14係隔介第2絕緣層19^對向積芦, 本發明中的「對向」係指從上 、曰 囬硯察枯至彡有一部分重4 厂卜.電源線路U與接地脣13係 禮1.9a、電阻層14、及第2 n 、 傳逆纽19 d u 、’、巴緣層19b而對向積層,信號 =㈣與接地層13係隔介第1絕緣層W及第2絕 緣層19b而對向積層。 乐、,& 在本貫施形態中,蔣雷、、塔綠.
方向、將…的寬度方向稱為 、長度方向M y方向、將厚度方向稱為Z 下相同)。於X方向,電随芦 ”’ σ (, 曰14的見度(在圖中以π表示 320493 15 丄379621 $比電源線路U的寬度(在圖中以π表示)還寬。於 工:電阻層14與信號傳送線路12係分開。亦即,於义方 部端緣部14a與信號傳送線路職緣 寬产=存在間隙115。將於x方向之該間隙m的 又0又疋為電阻層14與信號傳送線路12之距離D。. 心2導雜訊抑制構造體1财,係可考慮以如下的機 制抑=通於電源線路u或接地層13.的高訊電流。 、士、甬二J ’電阻層14係與電源線路11電磁耦合,而對於 流通於電源線路11的古 ^^ . 问’、電/瓜所產生的磁通密度(電通密 化’電阻層14中會產生渦電流而使抵消該磁通密 .結果來說,在電源…及= 佳地達到抑制效果:較㈣使 /原線路11的知緣部之電磁揚 L a Έ劳的強度刀佈(磁通密度或電通 饴度)面向接地層而集中於電阻層14。 13之^合14存在於信號傳送線路12與接地層 ?之:’會導致抑制信號,因此,如第9圖所示,必須避 二層:設置於與信號傳送線路12對向之位置。此 U傳迗線路12的話’則會有電源線路u中的高頻雜訊 經介電阻層u而影響信號傳送線路12之虞。因此,必須 使電阻層14的端緣部ι4盥传轳值、、, 、 分開而設置間隙115 傳适線路12的端緣部心 320493 16 間隙115的寬度D(於X方向之電阻> u
之距㈣係,當令於電源= 方向)之電源線路u盥 予度方向(Z 為設定為3T以上。若D.比;=隔置距離為了時,較佳 π Μ 比别述距離小,則電源線路1丨中 =;:!達至信號傳送線路12。信號傳送線路二 若電二Γ靠近’且;具有預定的阻抗之方式決定構造, 最小,也%二t阻抗亦變化,因此為了使其影響成為. 外,若令於115的寬度D設定為3Τ以上。此 ' σ之電源線路11與信號傳送線路12之線 :=為[,則間隙U5的寬度0係比該線間距離二二 源線路U的寬度W1之和(L職、。亦即, 足、電
各D<(UW1)。 丨权佳為滿足3T "若D為(㈣)以上’則電源線路u與電阻層14便不 •r寸向如此來,由於無法在電阻層14捕捉到自電源 路11的端緣部產生的磁通密度(電通密度)的變化,因而、使 得藉由設置電阻層14简制傳導雜.訊的效果完全消失。從 傳導雜訊抑制效果的點來看,間隙115的寬度W佳為比 線間距離L·小。 .'. 電源線路11與電阻層14.之隔置距離τ雖然取決於基 板的厚度,但較佳為2至100//ΡΤ為未滿2Am時會變^ 難以保持絕緣性’例如在不同電壓的電源線路鄰接設置時 會產生漏電流而不妥。若τ超過1〇〇# m,則來自電源線路 11的磁通密度之變化會減弱,傳導雜訊抑制效果因此而變 弱。該隔置距離T更佳為5至50/am。 17 320493 1379621 此外,在如本實施形態將電阻層14 为 11與接地層13之間的情形中 包源線路 电/摩線.路11與雷ρ曰思,^ 之隔置距離T係,比於Z方向之接地居19盥 9 τ β 钱地層13與電阻層14之 距離Tg還小%,傳導雜訊抑制效果較佳。亦即, 電源線路11與接地層13之間的絕緣層中,以電阻子^ = 比接地層13靠近電源線路U之方式來設置電阻芦9士 傳導雜訊抑制效果較高。 a ^的 電源線路11與信號傳送線路12之線間距離 決於個別的圖案設計,但較佳為10至5000 “左右。2 距離L更佳的範圍為100至1〇〇〇/Zm。 、,艮間 (第4實施形態) 第11圖及第12圖係顯示本發明的傳導雜訊 體的第4實施形態,第12圖為俯視圖,第^圖為沿第^ 圖的B-B’線之剖面圖。以下.,於相同的構成要素 、 同的符號,並省略其說明。.相 本實施形態的傳導雜訊抑制構造體120盥笛0 & ^ , "、昂3實施形 悲的較大不同點在於,在與設置有電源線路u及信號 線路22之面相同的面上,於相鄰之電源線路(1與^4 送線路22之間,設置有接地線路16。電源線路=傳 傳送線路22與接地線路16係彼此分開地並列。 说 此外’第3實施形態的信號傳送線路12係如第 z〆 ^ 1 VJ twj 所示’從上面觀之並非直線而是具有曲折部之形狀, 於此,本實施形態的信號傳送線路12係如筮 目對 弟^圖所示, 為直線狀。再者,第3實施形態的電阻層14 66 — + J 一方之端部 320493 1379621 14a係如第10圖所示,從上面觀之並非直線狀,而是具有 依從信號傳送線路12的曲折部變化的曲折部之形狀,相對 於此,本實施形態的電阻層24的一方之端部2^係第12 圖所示,為直線狀。. 電阻層24的寬度W2係比電源線路u的寬度^還 寬。於X方向,電阻層24與信號傳送線路22係分開。= 號傳送線路22係具有共平面構造,且以具有預.定的阻抗^ 方式決定構造’若電阻層24超過接地線路16而靠近號 I傳送料22,則會有阻抗亦變化之虞。為了使其影響^ 最小,也是較佳為將於X方向之電阻層24與信號傳送線路 22之距離D(間隙的寬度D)設定為π上。 此外,若令.於χ方向之接地線路16與 以之線間距離為L2,則電阻層24與信號傳送線心: 隙的寬度D係較佳為比丄2還大(D>L2)。 此外,與第3實施形態同樣地,若令於 垂 線路11與信號傳送線 距 | 向之電源 1科“之線間距離為L,則間隙的寬 度D係較佳為比線間距離L與電源線的見 (L+W1)小。 j見度之和 (第5實施形態) 實施:i=r本發明的傳導雜訊抑制構造體的第5 停傳導雜訊抑制構造體30係在並列的2 ====分別設置電源線路⑴電阻層 轉路11的下判外側。切,在本實 320493 19 />ϋΖΙ 施形態中,電阻層24與信號傳送線路 度D係比電源線路u與信號傳 : '間隙的寬 大,且電阻…一部分係與電源線: 圖係顯示間隙(D)=:(un)/2之狀態。 …弟13 (第β實施形態) 實施本發,傳導雜訊抑制構造體的第、 ^施形態的傳導雜訊抑制構造 权置有電源線路U、信號傳送線路12、及接地線门面上 且於接地層13的相反.側,隔介第 、’、 馮始物” 弟'絶緣層18而相對於雷 源線路11設置電阻層44而對向積層。 、 在本實施形,態中,電源線路u、 η 傳送線路12.的各者俜ρ入$ / . ''' 6及信號 向。此外,電絕緣層19而與接地層對 及第“緣層19而舆接地層13::層二::線路11 之上設置保護層。.對向。亦可於電阻層44 送線ΐ上ΪΓ至6實施形態,具有:電源線路及信號傳 線置於同—面上;接地層,係與電源 層分開並對向配置;且電阻層係具有與電 因此域⑴、及非與電源線路對向之區域⑴); 口此,此夠抑制傳導於電源線 制傳導於接地層的傳導雜訊。雜5孔。此外,亦抑 此外’藉由抑制傳導於電源線路的傳導雜訊,而將電 320493 1379621 以穩定化,結果,亦抑制發射自電源系統的雜訊 此,能夠無m ί =阻層與信號傳送線路係分開,因 的近場的輻射電磁場強度予以^起以傳运線路串擾等 面上==安裝密度高,故即使是在與電源線路同- 夠以不=附近存在信號傳送線路的情形中,亦能 约以不連接於電源線路的方式設置電阻層而匕 源線路的傳導雜1+ p f彳傳導於電 方式此’能夠以與信號傳導路線分開的 ^又t阻層’而能夠抑制因電阻層的影響而產生之 號傳达線路串擾等所造成的㈣波形品。 = 依據第5實施形態,即使在電源線路u 線路12之距離L小時,仍能夠將電阻層產生的/影響消:: 並且抑制傳導雜訊。 ' ^依據第6實施形態,即使是在配線電路基板完成之 後’仍能夠設置電阻層。 〈配線電路基板〉
I 本發明的傳導雜訊抑制構造體係具有電源線路、信號 傳送線路及接地層,且能夠使用該構造本身來作為配.線電 路基板。 ..... 此外,亦能夠進一步地,於本發明的傳導雜訊抑制構 造體的上表面及/或下表面隔介絕緣層地積層鋼箱以形成 電路而構成多層配線電路基板。此時,在用以連接上々的 導體與下層的導體的通孔(via)等貫通電阻層的情形時,較 320493 21 1379621 佳為於電阻層形成絕緣墊(anti-pad)以確保絕緣性。 (導體層) ° 電源線路、信號傳送線路、接地線路及接地層係分別 由導體層所構成。就導體層而言,能夠舉出:金屬箔:將 金屬粒子分散至高分子結合劑(binder)、玻璃質結合劑等 之導電粒子分散體膜等。就金屬而言,能夠舉出:銅、銀、 .金、鋁、鎳、鎢等。. .配線電路基板(多層印刷電路基板)的導體層“般為 銅v白。銅落的厚度一般為3至35 # m。為了使銅荡與絕緣 層的黏合性提升,亦可對銅箔施行粗糙化處理、或ς行藉 由矽烷偶合劑(S1lane c〇upling agen1:)等的化成處理。曰 (電阻層) 電阻層較佳為含有金屬材料或導電性陶瓷的厚度5至 3OOnm之藉由物理性蒸汽沉積而形成的薄膜。若電阻層的 厚度比5nm小的話,則電阻層的形成便容易變得不夠充 #分,而無法充分地獲得傳導雜訊抑制效果。若電阻層的厚 度超過30〇nm,則表面電阻會變小,金屬反射會增強.,傳 if雜訊抑制效果亦變小。 t阻層的厚度係根據沿z方向之剖面的高解析度穿透 .式電子賴鏡像’在電子_鏡像上量測5處的厚度並進 行平均而求出。 電阻層的表面電阻較佳為1x10。至1χ104Ω。若電阻層 為均質薄膜時係需要體積電阻率高的有限材料,但若使用 體積電阻率沒那麼高的材料時,能夠藉由創造在電阻層不 22 320493 1379621 膜、或::1=::::竞之物理性缺陷而形成非均質薄 使表面電阻提高微箱團的連鎖物所構成的膜來 電阻層的表面電阻係以如下方式量測。 ❹在Μ玻璃上Μ金等㈣成之2 極(長度10咖、寬度5mm、電極 、金屬電 置於該電極卜η曰, ),將被量測物 ,職,以! mA以下=^加^於面積1 〇咖 得之值作為表面電阻。里〃 ^里測電極間的電阻。以所 面第3圖係觀察藉由物理性蒸汽沉積法而於絕緣 面所㈣的由金屬材料所構成之厚度5αη = 所得之原子力顯微鏡像。觀察到電阻居推、—奴〃电|僧表面 集合體。錢—有:I =咖電阻的構造。此外,環氧二均性: 匕缺陷而貫通成為具有適當的黏合強度者。 屬^於電阻層的金屬材料而言,能夠舉出:強磁性金 ^㈣性金屬。就強磁性金屬而言’能夠舉出:鐵、辦 土鐵(carb— iron);鐵一錄、鐵_銘、鐵_絡、鐵人 鐵’、鐵-鉻-石夕、鐵-絡-紹、鐵—m翻等鐵合金. 鈷、鎳;該等之合金等。就常磁性金屬而言,能夠舉出. 金、銀、銅、錫、鉛、鎢、矽、鋁、鈦、鉻、鉬 合金、與強磁性金屬之合金等。其中,從對氧化之^有 1的點來看’較佳為鎳、鐵鉻合金、鎮、貴金屬。但由 於責金屬價格高,在應用上較佳為鎳、鐵鉻合金、鎢, 320493 23 1379621 佳為鎳或者錄合金。 " 就用於電阻層的導電性陶瓷而言,能夠舉出:金屬與 獨反氮、梦、構及硫黃所構成的群中選擇1種以上 的兀素所構成之合金、金屬間化合物、固熔體等。具體而 5 夠舉出:氮化鎳、氮化鈦、氮化鈕、氮化鉻、氮化 错、碟化鈦、碳切、碳化鉻、碳化鈒、碳化#、碳化翻、 碳化鎢、硼化鉻、硼化鉬、矽化鉻、矽化鍅等。 由於導電性陶瓷的體積電阻比金屬高,因此含有導電. *瓷的電阻層具有藉由厚度管理表面電阻的精密度提 =陶ΐ二化學穩定性高、保存穩定性高等優點。就導電 …龙而吕’較佳為能夠在物理性蒸汽沉積法中,以使用 m甲炫等反應氣體來容易獲得的氮化物或碳化物。 二 層的形成方法而言’能夠使用物理性蒸汽沉積 t二,中’雖然依條件與使用材料會有所不同, 2於能夠以輸出與時間來簡單且精密度佳地進行厚度控 制因此藉由在初期階段έ士束镇腔:的士、且 键胺从—Η / 备扠、·Ό采潯膜的成長,能不成為均質 …4形成具有微細物理性缺陷之非均質薄膜。 之方Γ卜=由利用酸等對均質薄膜進㈣刻來形成缺陷 之方法、利用雷射剝蝕(1 Μ 成缺陷之方Μ οη)來於均質薄膜形 (絕緣層) 以膜表面電阻。 2層係㈣❹―般的有機或 緣 成。例如’能夠使用將環氧樹腊 構 亞胺(P—mid〇等有機材料 ::、咖曰、聚醯 依而要而與玻璃纖維網等補 320493 .24 丄J/岁0/丄 丄J/岁0/丄 或者,亦能夠使用石夕、銘、破壤 強材一體化而成之材料 等無機材料。 (製造方法) 本發明的傳導雜訊抑制 式製造。 構造體係以例如以如 下的方 、’先於銅箔上塗佈環氧系清漆(varn i sh ),使 燥、硬化,形成笫1绍祕昆 ▲ 小风弟1緣層。於該絕緣層上,以EB蒸铲、 高頻離子植人、高頻磁控⑽、DC磁控祕、對向乾^磁 控_等物理性蒸鑛法來形成作為電阻層的層,並施行, 射剝钱而形成預定圖案形狀的電阻層。作為電阻層的層: 於為薄膜,因此能夠容易地去除不要的部分而圖案'化。 "接著,將使環氧樹脂等含浸於玻璃纖維等而成的預浸 材料(prepreg)及箱銅依序積層於電阻層上,使預浸材料硬 化作為第2絕緣層。如此而獲得表面及背面由銅箔構成的 雙面基板。 接著,利用微影法(photolithography)等將銅落蝕刻 成預定的圖案形狀,而形成電源線路、信號傳送信路、接 地線路等,而獲得傳導雜訊抑制構造體。 之後’依需要,隔介預浸材料將銅箔貼合至傳導雜訊 抑制構造體的單面或雙面上,再以公知的方法進行圖案化 形成’藉此而能夠製造多層配線電路基板。 第6實施形態的傳導雜訊抑制構造體係例如以如下的 方式製造。 首先’準傷於絕緣層的表面及背面設置有銅绪之雙面 320493 25 :板而::影法等將一方的面的鋼羯蝕刻成預定的圖案形 t而形成電源線料丨、信號傳送線路22、接地線路16。 並且於其上塗佈環氧系清漆 0 , . ^使之乾燥、硬化,形成絕緣 層(弟3絕緣層1.8) 〇 、—接著,使遮罩(mask)密接於該絕緣層上,以物理性墓 :::法整面地形成作為電阻層之㈣,剝離遮罩,藉: 而獲知具有預定形成的電阻層。 /或者’亦能狗以物理性蒸汽沈積法於絕緣層上的整面 形成作為電阻層之層後,藉由化學㈣或者能以乾製程進 .订的雷射蝕刻進行圖案化形成以形成電阻層。 [實施例] •(電阻層的厚度) 使用穿透式電子顯微鏡(日立製作所公司製, 删刪AR)來觀察電阻層的剖面,量測5處雜訊層 度並進行平均來求得。 ^ •(表面電阻) 使用在石英玻璃上蒸鍍金等而形成之2條薄金屬電極 (長度10mm、寬度5mm、電極間距離i〇mm),將被量測物置 -於該電極上,在被量測物上加壓50g的荷重於面積1〇_x • 2〇nim,以imA以下的量測電流來量測電極間的電阻。以所 得之該值作為表面電阻。 (傳導雜訊抑制效果、串擾) 就傳導雜訊抑制效果的確認而言,對第4圖或第5圖 所示的接口(port)i、接口 2間的S2i參數進行評價。 26 320493 1379621 此外,就電阻層對信號傳 對第4圖或第5圖所示 、線,之影響的確認而言, 如參數、及第4圖或第51干接口 3間(近端串擾)的 端串擾)的如參數進行評^斤不的接口卜接口 4間(遠 财由於驗以上的高頻帶之實測極為困難,因此使用 3D電磁場模擬系統(安捷户 、 奸經Μ令七土 # 技公司製,產品名:EMDS)進 導電係數使用 灯解析之方法來進行該等的評價 80000S/m。 ' (實施例1) 製作第4圖所示之具有電源線路、信號傳送線路、接 地層及電阻層的傳導雜訊抑制結構體(微帶構造)。 首先,準備2片在單面設置有銅落(厚度18_的聚 知亞胺膜片(fllm) ’ —邊使氮氣流人―邊以反應韻法赛 麟金屬而於-方.之膜片的由聚酿亞胺所構成的面上形成 涛膜’對該薄膜進行_,形成兩電阻層14(厚度:25皿)。 電阻層14的表面電阻係為100Ω。 接著’將另-方之膜片的由聚醯亞胺所構成的面,隔 介聚醯亞胺黏合劑而重疊貼合於形成有電阻層14的面上。 接著’以微影法將一方的銅箔蝕到成第4圖所示的圖 案形狀,而形成電源線路u及信號傳送線路12,而獲得 傳導雜訊抑制構造體。 於第4圖顯示所得的傳導雜訊抑制構造體的各尺寸。 使罪近信號傳送線路12側的電阻層14之信號傳送線 路12側的端緣部之位置偏移來使電阻層14的寬度w2變 27 320493 1379621 ’化’藉此’使間隙的寬度D變化成0mm、〇 lmra、〇 2mm、 0. 3mm及〇. 4mm而製作5種傳導雜訊抑制構造體。 針對各傳導雜訊抑制構造體,評價犯1參數、S31參 數及S41參數。於第6圖顯示S21參數,於第7圖顯示S31 參數,於第8圖顯示S41參數。在第7圖及第8圖中,基 板(傳導雜訊抑制構造體)的長度方向的共振尖峰存在,因 此’為了比較到20GHz為止的總能量,求取在各頻率的衰 減量(dB)的總和(擬積分值)。於表1及表2顯示其結果。 _ (比較例1) 除了不設置電阻層14以外’其餘皆與實施例1同樣 -地進行’製作第5圖所示構成的雙面基板,並與實施例j 同樣地進行評價。於第6至8圖、表1及表2顯示其結果。 [表1] 近端串擾 無電阻層 - D (mm) 0 0.1 0.2 0.3 0.4 S31總和 -44768 -29606 -50516 -56241 -55051 -53964 差 一 15162 -5748 -11473 -10283 -9136 [* 2] 遠端串擾 無電阻層 D (mm) 0 0.1 0.2 0.3 | 0.4 S41總和 -43115 -22150 -45209 -52642 -50037 '47236 差 — 20965 -2094 -9527 -6922 -4121 實施例1及比較例1的結果顯示,傳導雜訊抑制效果 (S21)係,設置有電阻層且間隙的寬度D愈小(亦即電阻層 320493 28 1379621 •的寬度愈大)具有愈大的傳導#訊抑制效果。在頻率特性方 面,頻率愈高,傳導雜訊抑制效果愈大。 近端串擾(S31)及遠端串擾(S41)係顯示大致相同的 結果’在間隙的寬度D為Omm時,電阻層與信號傳送線路 係比無電阻層的比較例1之狀態產生較大的串擾。在間隙 的寬度D為0. 1mm以上時,雖然串擾的影響存在,但比為 0mm時受到抑制。 (實施例2) ® 製作第f15圖及第16圖所示之具有電源線路、信號傳
送線路及接地層的傳導雜訊抑制結構體(微帶構造)。第W _圖為俯視圖,苐15圖為沿第16圖的a-a,線之剖面圖。圖 中的.符號29表示絕緣層。 • · . f先’準備2片在單面設置有銅箱(厚度18#m)的聚 酸亞胺膜片,於-方之膜片的由聚酿亞胺所構成的面上形. 成電阻層24(厚度25nm)。t阻廣24係整面性地以物理性 鲁蒸汽沉=法形成作為電阻層之層後再進純刻而成。 接者,將另一方之膜片的由聚醯亞胺所構成的面,隔 介聚醯亞胺黏合劑而重疊貼合於形成有該電阻層%的面 :著,以微影法將鋼落蝕刻成預定的圖案形狀,而形 Si線路11及信號傳送線路22,而獲得傳導雜訊抑制 ,第、15圖』不所传的傳導雜訊抑制構造體的各尺 、早立為(以下相同)。從電源線路11到電阻層24之 320493 29 ^79621 隔置距離T設定為〇.〇lmme
使電阻層24之信號傳送線路22側的端緣部之位置偏 移來使電阻層24的寬度⑽變化,藉此,使間隙的宽度C 就傳導雜訊抑制效果的確認而言,對第16圖所示的 接口卜接口 2間的S21參數進行評價,此外,就電阻層 影響的確認而言,對接口1,。3間(近 參數、及接口/、接口 4間(购 3D電二:广上的南頻帶之實測極為困難,因此使用 電磁#擬糸統(侧FT製,產品名:即⑻進行解析之 方法來進行該㈣評價。導電健使用l6Q,_ (比較例2) 地除=設置電阻層24以外,其餘皆與實施例2同樣 同樣I進:Li:7圖所示構成的雙面基板,物 第ι/L於Λ施例2及比較例2(無電阻層)的解析結果,於 串擾==_抑制效果(S21),於第19圖― 2〇圖示遠端串擾(S41)。於第W圖及第 峰存在,=/了比1Γ賴造幻的長度方㈣共振尖 各頻聿二㈣2〇ghz為正的總能量,求取在 =率的农減率的總和(擬積分值),於表3及表4顯= 320493 30 1379621 [表3] 近端串擾 無電阻層 D=0 D=0. 1 D=0. 25 D=0. 5 S31總和 -19279 Γ14252 -22950 -26390 -29253 差 0 5027 -3671 -7111 -9974 [表4] 遠端串擾 無電阻層 D=0 D=0. 1 D=0. 25 D=0. 5 S41總和 -17642 -9759 -21319 -25576 -27816 差 0 卜7883 卜-3677 -7934 -10174
(評價) 實施例2及比較例2的結果顯示,傳導雜訊抑制效果 (S21)係,設置有電阻層且間隙(D)愈小(亦即電阻層的寬度 愈大)具有愈大的傳導雜訊抑制效果。在頻率特性方面,頻 率愈兩’傳導雜訊抑制效果愈大。 近端串擾(S31)及遠端串擾-(341)係顧示大致相同 結果’在間隙(D)為〇mm時,電阻層與信號傳送線路係比 電阻層的比較例2之狀態產生較大的串擾。在間隙(D) 〇· 1mm以上時,與無電阻層的比較例2之狀態相比 受到抑制。 (實施例3) 、,製作第2丨圖、第22圖所示之具有電源線路、信號傳 迗線路、接地線路及接地層的傳導雜訊抑制結構體(共平U 構造)。第22圖為俯視圖,第21圖為沿第22圖 之马丨&向 01的b-b,線 320493 31 1379621 首先準備2片在使環氧樹脂含浸於玻璃纖維網而成 的預β材料硬化後所形成的絕緣層之單面設置有銅箔(厚 度之基材,於一方之基材的絕緣層上形成電阻層 、(厚度15nm)。電阻層24係整面牲地以物理性蒸汽沉積 法形成作為電阻層之層後再進行蝕刻而成。 接著,將另一方之基材的絕緣層,隔介環氧系黏合劑 而重豐貼合於形成有該電阻層24的面上。 接著,以微影法將銅箔蝕刻成預定的圖案形狀,而形 成電源線路11、接地線路16及信號傳送線路22,而獲得 傳導雜訊抑制構造體。從電源線路n到電阻層24之隔置 -距離T設定為〇. 〇2mm。. 使電阻層24之信號傳送線路22側的端緣之位置偏移 ^使電阻層24的寬度(W2)變化,藉此,使接地線路16之 k號傳送線路22侧的端緣與電阻層24的端緣於χ方向之 距離Dg變化成〇mm、0. 2 5ππη及〇. 5mm而製作3種傳導雜气 馨抑制構造體。在本例中’電阻層24與信號傳送線路Μ之 間隙的寬度D係成為0. 25+Dg。評價之進行係使用3D電磁 場模擬系統,電阻層的導電係數設定為8〇,〇〇〇s/m。 -(比較例3) • 除了不設置電阻層Μ以外,其餘皆與實施例3同樣 地進行,製作第23圖所示構成的雙面基板。 ’ 針對實施例3所得之傳導雜訊抑制構造體及比較例3 的雙面基板(無電阻層),與實施例2同樣地進行評價。 關於解析結果,於第24圖顯示傳導雜訊抑制效果 320493 32 1379621 (S21),於第25.圖顯示近端串擾(S31),於第%圖顯示遠 端串擾(S41)。此外,與實施例2相同地,求取在各頻率的 哀減率的總和(擬積分值),於表5及表6顯示其結果。 [表 5] ’、
[表6 ]
-(評價) 广施例3及比較例3的結果顯示,傳導雜訊抑制效果 ⑻1)係’設置有電阻層且間隙(Dg)(離接地線路之信號傳 • j路側的端緣之距離)愈小(亦即電阻層的寬度愈大)具 ϋ的傳導雜訊抑制效果。在頻率特性方面,頻率愈高, 傳_訊抑制效果愈大。 近端串擾咖)及遠端串擾(S41)係顯示大致相同的 ::士姑在間隙(Dg)為〇職時,與無電阻層的比較例3之狀 11目同在間隙(Dg)為〇. 25mm以上時,與無電阻層的 比較例3之狀態相比串擾係受到抑制。 [產業上的利用可能性] 约提供種傳導雜訊抑制構造體,係能夠將高密度 320493 33
1J 文裝之貧訊處理機器、通訊機器等,特 站、行動電話、遊戲機等的咖等之電 作 =使配⑽㈣的信號傳送線路的信號品 予以抑制,因此在產業上非常有用。 _ 式 【圖式簡單說明】 ^圖係顯示本發明的傳導雜訊抑制構造體 施形態之剖面斜視圖。 =圖係顯示本發明的傳導雜訊抑制構造體的第 施形態之剖面斜視圖。... n 圖係觀察電阻層表面所得之原子力顯微鏡像。 第圖係實施例1的傳導雜訊抑制構造體的斜視圖。 第5圖係比較例1的雙面基板的斜視圖。 ^Q9第、6圖係顯示實施例1、比較例1的傳導雜訊抑制效 果(S21)之曲線圖。. 第7圖係顯示實施例1、比較例i的近端串擾⑽) 之曲線圖。 第8圖係顯不實施例1、比較例1的遠端串擾(S31) 之曲線圖。 第9圖係顯示本發明的傳導雜訊抑制構造體的第3實 施形態之剖面圖。 第1〇圖係顯示本發明的傳導雜訊抑制構造體的第3 實施形態之俯視圖。 第U圖係顯示本發明的傳導雜訊抑制構造體的第4 實施形態之剖面圖。 34 320493 圖係顯示本發明的傳導雜訊抑制構造體的第4 實施形態之俯視圖。 第丨3圖係顯示本發明的傳導雜訊抑制構造體的第5 實施形態之剖面圖。 第圖係顯示本發明的傳導雜訊抑制構造體的第6 實施形態之剖面圖。 第15圖係實施例2的傳導雜訊抑制構造體的剖面圖。 第16圖係實施例2的傳導雜訊抑制構造體的俯視圖。 第17圖係比較列2的雙面基板的剖面圖。 第18圖係顯示實施例2、比較例2的傳導雜訊抑制效 果(S21)之曲線圖。 第19圖係顯示實施例2、比較例2.的近端串擾(S31) 之曲線圖。 第20圖係顯示實施例2、比較例2的遠端串擾(S41) 之曲線圖。 第21圖係實施例3的傳導雜訊抑制構造體的剖面圖。 第22圖係實施例3的傳專雜訊抑制構造體的俯視圖。 第23圖係比較列3的雙面基板的剖面圖^ 第24圖係顯示實施例3、比較例3的傳導雜訊抑制效 果(S21)之曲線圖。 第25圖係顯示實施例3、比較例3的近端串擾(S31) 之曲線圖。 第26圖係顯示實施例3、比較例3的遠端串擾(S41) 之曲線圖。 35 320493 主要元件符號說明 10 、 20 、 30 、 11 40 110'120傳導雜訊抑制構造體 電源線路 12 信號傳送線路 12a 信號傳送線路的端緣部 13 接地層 14 、 24 、 44 電阻層 14a 電阻層的端緣部 15、29 絕緣層 16 接地線路 18 第3絕緣層 19 第4絕緣層 19a 第1絕緣層. 19b 第2絕緣層 22 信號傳送線路 ^ 24a 端部 115 間隙 D T\ 於電源線路的寬度方向之電阻層與信號傳送 線路之間隙的寬度 Dg 接地線路之信號傳送線路側的端緣與電阻層 的端緣於寬度方向之距離 L 於電源線路的寬度方向之電源線路與信號傳 送線路之距離 T 於電源線路的厚度方向之電源線路與電阻層 320493 36 1379621 之距離
Tg 於電源線路的厚度方向之接地層與電阻層之 距離 W1 於電源線路的寬度方向之電源線路的寬度 W2 於電源線路的寬度方向之電阻層的寬度
37 320493
Claims (1)
1379621 十、申請專利範圍: 1. 一種傳導雜訊抑制結構體,係具有: 電源線路及信號傳送線路,係彼此分開設置於同 面上; 接地層,係與前述電源線路及前述信號傳送線路分 開並對向配置;以及 電阻層,係與前述電源線路及前述接地層分開並對 向配置; 則述電阻層係具有與前述電源線路對向之區域 (I)、及非與前述電源線路對向之區域(II); 於則述電源線路的寬度方向,前述電阻層與前述信 號傳送線路係分開。 2. 如申請專利範圍第!項之傳導雜訊抑制結構體,其中, =前1電源線路的寬度方向之前述電源線路的寬度 Γ、與於前述電源線路的寬度方向之前述電阻層的寬 度W2係滿足下式叫): s J見 W1< W2 - (1-1) 〇 3. 如申請專㈣㈣丨項之料雜 於前述電源線路的寬度方向構體其:, wi、與於前述電源線路的 ;1· H路H 度滿足下式(1_2):^度方向之前述電阻層的寬 Wl-W2 - (1-2)〇 4.如申請專利範圍第1至3項 構體,復具有: 、之傳導雜訊抑制結 320493 38 印9621 接地線路’係設置於相鄰的前彼番、β仏& ’们刖述電源線路與前述信 唬傳送線路之間; ^1〇 於刖述電源線路的寬皮方南 又万向之則述電阻層與前述 線珞之間隙的寬度D、及於前述電源線路的寬 二方向之前述接地線路與前述信號傳送線路之線間距 離L2係滿足下式(2): D> L2 ... (2)。 • · Ϊ申请專利絶圍第1至3項中任一項之傳導雜訊抑制結 體,其中,於前述電源線路的寬度方向之前述電阻層 與前述信號魏線路之㈣的寬度D、於前述電源線路 的厚度方向之前述電源線路與前述電阻層之距離τ、前 '述=源線路的寬度W1、及於前述電源線路之寬度方向 的别述電源線路與前述信號傳送線路之距離.l係 下式(3): 3T ^ D < (L+W1) ·.· (3)〇 _6·如中請專利範圍第!至3項中任—項之傳導雜訊抑制結 構體其中,剷述電阻層係設置於前述電源線路與前述 接地層之間; 於别述電源線路的厚度方向之前述電源線路與前 ' .述電阻層之距離T、及於前述電源線路的厚度方向之前 述接地層與前述電阻層之距離Tg係滿足下式(4): T< Tg ... (4)。 又如申請專利範圍第2至3項中任一項之傳導雜訊抑制結 構體,其中,於前述電源線路的厚度方向之前述電源線 320493 39 .述電阻層之距離T係為2至i〇〇 申請專利範圍第丨至3财任 =m。 構體,並击‘ 項之傳導雜訊抑制結 ,,洳述電阻層係藉由物理性蒸汽沉積(PVD) 开)成之厚度5至300nm之層。 一種配線電路基板,係具備申請專利範圍第1至3項中 任一項之傳導雜訊抑制結構體。 40 320493
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007202121A JP5103088B2 (ja) | 2007-08-02 | 2007-08-02 | 伝導ノイズ抑制構造体および配線回路基板 |
JP2007277769A JP5103131B2 (ja) | 2007-10-25 | 2007-10-25 | 伝導ノイズ抑制構造体および配線回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200922391A TW200922391A (en) | 2009-05-16 |
TWI379621B true TWI379621B (en) | 2012-12-11 |
Family
ID=40304459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097128961A TWI379621B (en) | 2007-08-02 | 2008-07-31 | Conductive noise suppressing structure and wiring circuit substrate |
Country Status (5)
Country | Link |
---|---|
US (1) | US8416029B2 (zh) |
KR (1) | KR101081718B1 (zh) |
CN (1) | CN101796894B (zh) |
TW (1) | TWI379621B (zh) |
WO (1) | WO2009017232A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5292027B2 (ja) * | 2008-09-09 | 2013-09-18 | 信越ポリマー株式会社 | 光トランシーバ |
JP5436361B2 (ja) * | 2010-07-30 | 2014-03-05 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
KR101113765B1 (ko) * | 2010-12-31 | 2012-02-27 | 주식회사 하이닉스반도체 | 비휘발성 메모리 장치 및 그 제조 방법 |
JP5862790B2 (ja) * | 2012-10-12 | 2016-02-16 | 株式会社村田製作所 | 高周波信号線路 |
US20160029477A1 (en) * | 2013-02-27 | 2016-01-28 | Nec Corporation | Wiring substrate, semiconductor device, printed board, and method for producing wiring substrate |
US9038011B2 (en) * | 2013-03-08 | 2015-05-19 | Qualcomm Incorporated | Horizontal interconnects crosstalk optimization |
CN104836619B (zh) * | 2015-03-30 | 2017-08-29 | 青岛海信宽带多媒体技术有限公司 | 一种光器件 |
JP6048633B1 (ja) * | 2015-04-09 | 2016-12-21 | 株式会社村田製作所 | 複合伝送線路および電子機器 |
JP7309037B2 (ja) * | 2020-03-16 | 2023-07-14 | 京セラ株式会社 | 配線基板 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03104293A (ja) | 1989-09-19 | 1991-05-01 | Fujitsu Ltd | プリント基板 |
JP2991136B2 (ja) | 1996-12-02 | 1999-12-20 | 日本電気株式会社 | 多層プリント基板及びその製造方法 |
JP2867985B2 (ja) | 1996-12-20 | 1999-03-10 | 日本電気株式会社 | プリント回路基板 |
JP3055488B2 (ja) | 1997-03-03 | 2000-06-26 | 日本電気株式会社 | 多層プリント基板及びその製造方法 |
JPH1197810A (ja) * | 1997-09-17 | 1999-04-09 | Toshiba Corp | 回路基板 |
JP3626354B2 (ja) * | 1998-09-21 | 2005-03-09 | 株式会社東芝 | 配線基板 |
JP2001068801A (ja) | 1999-08-27 | 2001-03-16 | Sony Corp | プリント配線板 |
JP2003283073A (ja) * | 2002-03-27 | 2003-10-03 | Kyocera Corp | 配線基板 |
JP2006049496A (ja) | 2004-08-03 | 2006-02-16 | Nec Toppan Circuit Solutions Inc | 印刷配線板 |
US7088201B2 (en) | 2004-08-04 | 2006-08-08 | Eudyna Devices Inc. | Three-dimensional quasi-coplanar broadside microwave coupler |
JP4515342B2 (ja) | 2005-03-14 | 2010-07-28 | 信越ポリマー株式会社 | 多層回路基板 |
JP4429961B2 (ja) | 2005-04-13 | 2010-03-10 | 信越ポリマー株式会社 | プリント配線基板およびその製造方法 |
US8134084B2 (en) * | 2006-06-30 | 2012-03-13 | Shin-Etsu Polymer Co., Ltd. | Noise-suppressing wiring-member and printed wiring board |
-
2008
- 2008-07-31 TW TW097128961A patent/TWI379621B/zh not_active IP Right Cessation
- 2008-08-01 CN CN2008801009487A patent/CN101796894B/zh not_active Expired - Fee Related
- 2008-08-01 US US12/671,304 patent/US8416029B2/en not_active Expired - Fee Related
- 2008-08-01 KR KR1020107001861A patent/KR101081718B1/ko active IP Right Grant
- 2008-08-01 WO PCT/JP2008/063899 patent/WO2009017232A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2009017232A1 (ja) | 2009-02-05 |
KR20100022123A (ko) | 2010-02-26 |
TW200922391A (en) | 2009-05-16 |
US8416029B2 (en) | 2013-04-09 |
US20100201459A1 (en) | 2010-08-12 |
CN101796894B (zh) | 2012-01-11 |
CN101796894A (zh) | 2010-08-04 |
KR101081718B1 (ko) | 2011-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI379621B (en) | Conductive noise suppressing structure and wiring circuit substrate | |
US8134084B2 (en) | Noise-suppressing wiring-member and printed wiring board | |
CN106409469B (zh) | 线圈电子组件及其制造方法 | |
JP5866266B2 (ja) | 電磁波シールドフィルム、電磁波シールドフィルムの製造方法、およびフレキシブルプリント配線板の製造方法 | |
CN105702417B (zh) | 电子组件及其制造方法 | |
JP5103088B2 (ja) | 伝導ノイズ抑制構造体および配線回路基板 | |
CN111837210B (zh) | 布线基板及其制造方法 | |
JP4916803B2 (ja) | 多層プリント回路基板 | |
JP2010050166A (ja) | プリント配線板 | |
TW200830947A (en) | Noise-suppressing wiring-member and printed wiring board | |
JP2009283688A (ja) | 低特性インピーダンス電源・グランドペア線路構造 | |
TW201206332A (en) | Flexible printed circuit board and method for manufacturing the same | |
TW201038146A (en) | Conformal reference planes in substrates | |
TW200838386A (en) | Circuit board structure and a manufacturing method thereof | |
JP5292033B2 (ja) | プリント配線板 | |
JP2015023088A (ja) | チップ抵抗器、チップ抵抗器の実装構造 | |
JP7127995B2 (ja) | 配線基板の製造方法 | |
JP5103131B2 (ja) | 伝導ノイズ抑制構造体および配線回路基板 | |
TWI313716B (en) | Metal electroplating process of electrically connecting pad structure on circuit board and structure thereof | |
TW200913840A (en) | Circuit board structure and fabrication method thereof | |
JP2014030067A (ja) | プリント配線板および光モジュール | |
US8053352B2 (en) | Method and mesh reference structures for implementing Z-axis cross-talk reduction through copper sputtering onto mesh reference planes | |
KR101197441B1 (ko) | 프린트 배선판 | |
JP2023062561A (ja) | インダクタ部品 | |
TWI324035B (en) | Circuit board and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |