TWI360297B - I/o circuit - Google Patents

I/o circuit Download PDF

Info

Publication number
TWI360297B
TWI360297B TW097105883A TW97105883A TWI360297B TW I360297 B TWI360297 B TW I360297B TW 097105883 A TW097105883 A TW 097105883A TW 97105883 A TW97105883 A TW 97105883A TW I360297 B TWI360297 B TW I360297B
Authority
TW
Taiwan
Prior art keywords
nmos
control signal
input
output
driver
Prior art date
Application number
TW097105883A
Other languages
English (en)
Other versions
TW200836487A (en
Inventor
Teruo Suzuki
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of TW200836487A publication Critical patent/TW200836487A/zh
Application granted granted Critical
Publication of TWI360297B publication Critical patent/TWI360297B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Description

1360297 九、發明說明： 相關申請案之對照參考資料 本申請案係根據並主張2007年2月20日提申的習知日 本專利申請案第2007_038959號之優先權，其全部内容被併 5 入在此供參考。 【發^明所屬技_撕">^域^】 發明領域 本揭露有關一種輸入/輸出電路，其中一驅動器電路係 與一 ESD保護電路分開路電壓。 10 【先前技術】 相關技藝說明 根據一揭露於James W. Miller，Michael G. Khazhinsky 及 James C· Weldon 的 “ ECNMOS Output Buffer for Maximum Vtl” ，第22屆EOS/ESD研討會論文，p_308-317， I5 所卸的是’若分隔一主動區之一第一NMOS驅動器10與一 第二NM0S驅動器11被串聯連接如第5圖所示，一 ESD崩潰 電壓被提升。 另外，如第6圖所示，在ESD電壓的研究係完成關於一 驅動器電路21其中一第一NM0S驅動器10的一閘極及一第 20 二NM0S驅動器11的一閘極二者被連接至一地電位VSS，且 一第二NM0S驅動器11的一閘極被連接至一輸入/輸出（1/〇) 墊、及一驅動器電路203其中一第一NM0S驅動器1〇的一閘 及被連接至一L0墊，且一第二NM0S驅動器11的一閘極被 連接至一地電位VSS、及一驅動器電路204其中一第一 5 1360297 NMOS電晶體ι〇的一閘及與一第：NM〇s驅動器丨丨的一閘 極二者被連接至一 I/O墊。 第7圖顯示在該等驅動器電路201到204之ESD耐電壓 上的研究之結果，該曲線圖中顯示該等電路之各個特性的 5到達點分別指示該等電路的ESD崩潰電壓與崩潰電流。當 該驅動器電路202與該驅動器204在近8.2V崩潰時，該驅動 器電路201與該驅動器電路2〇3維持一對抗ESD崩潰的容忍 度上至近16V。 在該驅動器電路201與該驅動器電路2〇3之間的共同點 10疋s亥第一NMOS驅動器11的閘極被連接至該地電位vss。於 是，清楚的是，該ESD崩潰電壓，藉由將在它的源極被連 接至該地電位VSS之側的第二NMOS驅動器11之閘極連接 至該地電位’被提升於該具有顯示於“ECNMOS Output Buffer for Maximum Vtl”之串聯結構的驅動器電路。第8 15圖顯示一傳統I/O電路其中一電容器25被社在該第二NMOS 驅動器11的一閘極端C與該地電位之間，且該第二NM0S驅 動器11之閘極端C被保持在該地電位。 此外’另一相關技術被揭露於PCT國際專利公報第 2003-510827號的公開日本翻譯。 2〇 【發明内容】 發明概要 根據本發明一實施例的一個觀點，一種輸入/輸出（I/O) 電路被提供，其包含有：一第一NM0S驅動器，其具有一 連接至一輸入/輸出墊的汲極；一第二NM0S驅動器，其被 6 1360297 佈局在一不同於該第一nmos驅動器的主動區中，該第二 NMOS驅動H具有—連接至該帛__NM〇s驅動_之源極的 汲極以及一連接至一地電位的源極；一具有一閂鎖結構之 位準轉換盗’該位準轉換器係適於接收在一與一電源電位 5分開之内部電源電位下被驅動的一第一控制信號及一互補 於該第一控制信號的信號，並將該第一控制信號與該互補 於該第一控制信號之信號轉換成與該第一控制信號同相位 且在該電源電位下被驅動的一第二控制信號及一互補於該 第二控制信號的信號；及一第—NM〇s電晶體，其具有— 10連接至該位準轉換器的一輸出端的汲極，該第二控制信號 係輸出自該位準轉換器之該輸出端、一連接至一地電位的 源極、及一連接至該位準轉換器中一互補於該第二控制信 號之信號的一輸出端的閘極；其中該第一 NM0S電晶體之 汲極被連接至該第二NM0S驅動器的一閘極。 15 圖式簡單說明 第1圖是一顯示根據本實施例的一種I/O電路結構之電 路圖； 第2圖是一顯示在一 ESD測試電壓被施加至一 I/O墊之 情況下的PMOSESD保護元件的橫截面圖； 20 第3圖是一顯示該ESD保護元件之結構的橫截面圖； 第4圖是一顯示該ESD保護元件之Ι·ν特性的特性圖； 第5圖是一顯示在一串聯結構中NM0S驅動器的一結 構之佈局圖； 第6圖是一顯示在具有不同結構之驅動器電路之連接 7 1360297 的電路圖； 第7圖是一顯示該等具有不同結構之驅動器電路 ESD耐電壓特性之特性圖；及 的 第8圖是—顯示一傳統I/O電路之結構的電路圖。 5 【實施方式】 較佳實施例之詳細說明 將該第二NMOS驅動器11之閘極端C保持在該地電位 需要使用一具有一大電容值的電容器，具有一大電容值之 電谷器的使用產生一問題是該佈局表面被增加。若在該閑 10 極端之信號位準’在該第二NMOS驅動器11係成為導電 時，從一地電位轉移至一 “H”位準，則該電容器需要時間 充電，其產生一問題是該轉移時間變長。同樣地，發生的 問題是，當該電容器被使用且經由一PMOS電晶體17被充電 時，在該第二NMOS驅動器11之閘極端的電位增加。 15 提供的是一種I/O電路其包含串聯連接的NMOS驅動 器，其中在地側的該等NMOS驅動器具有一小區域，起動 該等在該地側的NMOS驅動器之轉移時間是短的，並且在 該地側之該等NMOS驅動器之該等閘極電壓被更可靠地設 定至該地電位。 20 一 I/O電路的一實施例將參考第1圖到第4圖被詳細說 明在下。
第1圖是一顯示根據本實施例的一種1/0電路1之結構 之電路圖。該I/O電路1係設有一第—NM〇s驅動器10及一第 二NMOS驅動器11，該第一NMOS驅動器10與該第二NMOS 8 1360297 驅動器11安排以使得一種主動區被分割在其間如第5圖所 示’這些驅動器被一保護環34 (—背閘極的一井塞）圍繞在 其周圍，該第一NMOS驅動器10的一源極與該第二NMOS 驅動器的一汲極係在一配線層中被互相連接。
5 如所說明的，該第一NMOS驅動器10與該第二NMOS 驅動器11每一個被一降低通過一主體層的電性干擾之保護 層34圍繞在其周圍，因此使得可能進一不增加該ESd抗電 壓。 回到第1圖，該I/O電路1係設有一NMOS電晶體12，其 10 具有一連接至該VSS的閘極以及一與該NMOS電晶體12串 聯連接的矽化物區塊13，其當作一ESD保護電路。該I/O電 路1亦設有一具有一連接至一外部電源VDE之閘極的pm〇S 電晶體14、及一PM0S電晶體15其連同該第一NMOS驅動器 10形成一反相器，其當作一ESD保護電路。由該PM0S電晶 15 體15與該第一NMOS驅動器10構成的反相器被一輸出自一 内部電路16的信號所驅動。 另外，該I/O電路1亦設有一具有一連接至一外部電源 VDE的源極與一連接至另一反相輸出端XQ之PM0S電晶體 17，一具有一連接至該地電位VSS之源極、一連接至該 20 PM0S電晶體17之汲極、及一當作一反相輸入端XA的閘極 之NMOS電晶體18，一具有一連接至該外部電源VDE之源 極及一連接至一個輸入端Q之閘極的PM0S電晶體19，及一 具有一連接至該地電位VSS之源極、一連接至該PM0S電晶 體19之汲極的汲極 '及一當作一輸入端A之閘極的NMOS電 9 1360297
晶體20。該PMOS電晶體17、NMOS電晶體18、PM〇s, B 曰曰 體19及NMOS電晶體20當作一適於將—内部電源vdi的一 信號位準轉變至該外部電源VDE的一信號位準之位準轉換 器。同樣地，該I/O電路1包含有一具有一連接至一反相輪 5入端XQ之閘極 '一連接至一輸入端Q之汲極及一連接至該 地電位VSS之源極的NM0S電晶體26。該位準轉換器之輪出 端Q與該第二NM0S驅動器11之閘極端c被連接。 該I / 0電路1係更設有構成一被該内部電源V DI所驅動 之反相器的一PM0S電晶體21及一NM0S電晶體22，及構成 10 一由該内部電源VDI所驅動之反相器的一pm〇S電晶體23 及一NM0S電晶體24。構成該反相器之該PM0S電晶體23與 該NM0S電晶體24接收一控制該第二NM0S驅動器11的閘 極端C之控制信號CNT。 當使用一正極，至該I/O墊32的ESD被摧毀時，利用設 15 定為一基礎之VSS，一電壓亦從一寄生二極體14Di，經由 該PM0S電晶體14的一汲極14D與該I/O墊32、及該PM0S電 晶體14的一背閘極14BG與該寄生二極體14Di，被施加至該 外部電源。 由該PMOS電晶體21與該NM0S電晶體22組成的反相 20 器之輸出與由該PM0S電晶體23與該NM0S電晶體24組成 的反相器之輸出係在一寄生電容被放電的之狀態，並且因 此，該等輸出是一地電位。於是，該位準轉換器之該輸入 端A與該反相輸入端XA二者接收一地電位。在該位準轉換 器中，為了一ESD測試電壓被施加前，該輸出端Q與該反相 10 1360297 輸出端XQ是在一地電位’然而’當為了一 ESD測試一電壓 被施加時，該PMOS電晶體17與該PM0S電晶體19變成導通 的並且在該輸出端Q與該反相輸出端又卩的該等電位被提 升。若該反相輸出端XQ的電位超過該NMOS電晶體26的一 5門檻電壓，則該NM〇S電晶體26係成為導通的。當該NM〇s 電晶體26係成為導通時，該輸出端q與該閘極端c的信號位 準變成一地電位。結果，該PMOS電晶體19變成完全導通， 且該反相輸出端XQ之位準轉移至一 “H”位準。結果，該 PMOS電晶體17變成不導通，且該反相輸出端Xq被維持在 10 Η位準，而s亥輸出端Q被維持在一地電位狀態（閂鎖操 作）。 接著，將給予在該ESD保護電路的一說明，其中該石夕 化物Q塊13與s亥NMOS電晶體12係串聯連接自該1/〇塾32。 第3圖是一顯示該ESD保護元件之結構的橫截面圖。因為連 15接至該1/0墊32之NMOS電晶體12的汲極通過該矽化物區塊 13，所以该NMOS電晶體12藉由一主體.係與該ι/Q塾32連 接。該NMOS電晶體12的汲極12D (η+)、該NMOS電晶體12 的主體(Ρ-)及該NMOS電晶體12之源極構成一寄生ΝΡΝ電 晶體12TR。該寄生ΝρΝ電晶體12111在一低電壓下不會變成 20 導通的’然而，當該I/O墊32之電位大概達到9V由於一漏電 流等時，它變成導通的。在其為一顯示該ESD保護電路之ι_ν 特性之特性圖的第4圖中，若該寄生ΝΡΝ電晶體12TR係做出 導通一次，則該電晶體回抓且該電壓下降至一保持電壓（大 概6V)’因此允許一對應隨後要飛升之電壓的大電流。藉由 11 1360297 比較，根據對於該機器模式之ESD抗電壓之該等標準，若 一上至3.0A之電流（由虛線所示）係能飛升，該抗電壓能被期 望變成等於或高於200V。 在根據本實施例之I/O電路1中，因為該第二NM〇s驅動 5器11之閘極端C，藉由一閂鎖操作，被保持在一地位準，所 以一由該第一NMOS驅動器10與該第：NM〇s驅動器以構 成的驅動器電路具有一等於或高於大概9V的一 ESD抗電 壓，且該ESD抗電壓能被維持於由該第—NM〇s驅動器1〇 與s亥第一 NMOS驅動器11構成之該串聯連接的驅動器電 10路，直到該ESD保護電路的寄生NPN電晶體12TR變成導通。 在本實施利之I/O電路1中，在該第二NM0S驅動器之閘 極端C的地位準被維持，不需用—電容器。因為不使用一電 容器，所以該I/O電路1的全部的佈局面，比起使用一電容 器的傳統電路，能被做成更精簡。 15 因為該傳統1/0電路100使用一大電容的電容器25，所 以從一地電位至一 “H”位準的轉移時間，甚至在該内部電 源VDI被連接與該閘極端c總被控制的情況下，是緩慢的。 然而，因為本實施例之I/O電路丨不使用一電容器，所以從 一地電位至一 Η位準的轉移操作能被快速完成。
20 在該傳統1/0電路1中一電容器25被用來將該閘極端C 保持在一地電位。於是，發生一問題係該電容器經由該導 致在電位上增加的PMOS電晶體17被充電晶體。相反於此， 在本實施例之I/O電路1中，該地電位，經由該閂鎖操作， 被維持’其消除了在該閘極端C之電位上升的危險。 12 1360297 本揭露並不限於上述實施例，並且不用說，其不同改 良與修改在不離開該揭露之範圍下能被執行。 舉例說’雖然給予了該具有一個階段結構之第— NMOS驅動器1〇之輸出是一反相器的情況之本實施例的說 5明，可是具有相同如該第一NMOS驅動器10之多數個驅動 器可被串聯連接。舉例說，若該輸出驅動器具 結構’則一具有相同如該第一NMOS驅動器10之結構的電 晶體可是一個階段串聯連接。 雖然本實施例中該輸入端A與該反相輸入端X A係經由 10該兩個反相器被控制’一個係由該PMOS電晶體21與該 NMOS電晶體22構成，且另一個係由該pm〇S電晶體23與該 NMOS電晶體24構成，該PMOS電晶體21與該NMOS電晶體 22可被除去以使得該輸入端a可直接被一未示的控制信號 所控制。 15 該NMOS電晶體26當作一第一NMOS電晶體的一個範 例，該NMOS電晶體12當作一第二NMOS電晶體的一個範 例，該PMOS電晶體14當作一第一PMOS電晶體的一個範 例’且該PMOS電晶體15當作一第二PMOS電晶體的一個範 例。同樣地，該PMOS電晶體17當作一第三PMOS電晶體的 20 一個範例，該PMOS電晶體19當作一第四電晶體的一個範 例，該NMOS電晶體18當作一第三NMOS電晶體的一個範 例，且該NMOS電晶體20當作一第四NMOS電晶體的一個範 例。另外，該PMOS電晶體21與該NMOS電晶體22當作一第 一反相器的一個範例，且該PMOS電晶體23與該NMOS電晶 13 1360297 體24當作一第二反相器的一個範例。 在本實施例中’當ESD被施加至一塾時，一位準轉換 器的輸出被設定至一中點電位。結果’該第一NMOS電晶 體係成為導通，且該第二NMOS驅動器的閘極被設定至一 5 地電位。於是，是有可能防止因施加ESD至該第一NMOS 驅動器與該第二NMOS驅動器之該等墊所導致的崩潰。 根據本揭露，是有可能提供一種包含有串聯連接的 NMOS驅動器之I/O電路，其中在該地側的該等NMOS驅動 器具有一區域，在該地側至該等NMOS驅動器的一主動狀 10 態之轉移時間是短的，且在該地側的該等NMOS驅動器之 閘極電壓被可靠地保持在一地電位。 【阖式簡單説明】 第1圖是一顯示根據本實施例的一種I/O電路結構之電 路圖； 15 第2圖是一顯示在一 ESD測試電壓被施加至一 I/O墊之 情況下的PM0SESD保護元件的橫截面圖； 第3圖是一顯示該ESD保護元件之結構的橫截面圖； 第4圖是一顯示該ESD保護元件之i_v特性的特性圖； 第5圖是一顯示在一串聯結構中NM〇S驅動器的一結 20 構之佈局圖； 第6圖疋—顯示在具有不同結構之驅動器電路之連接 的電路圖； 第7圖是一顯示該等具有不同結構之驅動器電路的 ESD耐電壓特性之特性圖；及 14 1360297 第8圖是一顯示一傳統I/O電路之結構的電路圖 【主要元件符號說明】 1...I/O 電路 24... NMOS電晶體 10…第一NMOS驅動器 25...電容器 11...第二NMOS驅動器 26... NMOS電晶體 12...NMOS電晶體 31...VDE 12D···汲極 32·· .1/0 墊 12TR...寄生NPN電晶體 33...VSS 34…保護環 13...矽化物區塊 100…傳統I/O電路 14...PMOS電晶體 201-204…驅動器電路 14D···汲極 C. · 閘極端 14Di...寄生二極體 A，Q...輸入端 14BG…背閘極 XQ...反相輸出端 15...PMOS電晶體 XA··.反相輸入端 16...内部電路 VSS...地電位 17...PM0S電晶體 VDE...外部電源 18... NMOS電晶體 VDI...内部電源 19...PMOS電晶體 CNT...控制信號 20...NMOS電晶體 23...PMOS電晶體 15

Claims (1)

1360297 第097105883號申請案申請專利範圍替換本 1(^.1^25日修正本 十、申請專利範圍： -：一- 1. 一種輸入/輸出電路，包含有： 一第一 η通道金氧半導體(NMOS)驅動器，其具有一 連接至一輸入/輸出墊的汲極； 5 一第二NMOS驅動器，其被佈局在一不同於該第一 NMOS驅動器的主動區中，該第二NMOS驅動器具有一 連接至該第一 NMOS驅動器之源極的汲極以及一連接至 I 一地電位的源極； 一具有一閂鎖結構之位準轉換器，該位準轉換器係適 10 於接收在一與一電源電位分開之内部電源電位下被驅動 的一第一控制信號及一互補於該第一控制信號的信號， 並將該第一控制信號與該互補於該第一控制信號之信號 轉換成與該第一控制信號同相位且在該電源電位下被驅 動的一第二控制信號及一互補於該第二控制信號的信 15 號；及 一第一 NMOS電晶體，其具有一連接至該位準轉換 器的一輸出端的汲極，該第二控制信號係輸出自該位準 轉換器之該輸出端、一連接至該地電位的源極、及一連 接至該位準轉換器中該互補於該第二控制信號之信號的 20 一輸出端的閘極； 其中該第一 NMOS電晶體之汲極被連接至該第二 NMOS驅動器的一閘極。 2. 如申請專利範圍第1項所述之輸入/輸出電路，更包含有 一配置在該輸入/輸出墊與該地電位之間的靜電放電 16 1360297 第097105883號申請案申請專利範圍替換本 100.10.25 (ESD)保護電路。 3.如申請專利範圍第2項所述之輸入/輸出電路，其中該 ESD保護電路係由串聯連接的一矽化物區塊與一第二 NMOS電晶體形成。 5 4.如申請專利範圍第1項所述之輸入/輸出電路，更包含有 一具有一連接至該輸入/輸出墊之汲極與一連接至該電源 電位之源極及閘極的第一 p通道金氧半導體(PMOS)電晶 體。 5. 如申請專利範圍第1項所述之輸入/輸出電路，更包含有： 10 一第二PMOS電晶體，其具有一連接至該輸入/輸出 墊之汲極、一連接至該電源電位之源極、及一連接至該 第一 NMOS驅動器之閘極的閘極，並且其中該第一 NMOS驅動器係由一 NMOS電晶體構成。 6. 如申請專利範圍第1項所述之輸入/輸出電路，其中該第 15 一 NMOS驅動器的一佈局與該第二NMOS驅動器的一佈 局二者被一背閘極的一防護環所包圍。 7. 如申請專利範圍第1項所述之輸入/輸出電路，其中該位 準轉換器更包含有： 一第三NMOS電晶體，其具有一連接至該第二控制 20 信號的一輸出端之汲極、一連接至該地電位的源極、及 一連接至該第一 NMOS驅動器中該互補於該第一控制信 號之信號的一輸入端之閘極； 一第四NMOS電晶體，其具有一連接至該互補於該 第二控制信號之信號的該輸出端之汲極、一連接至該地 17 1360297 第097105883號申請案申請專利範圍替換本 100.10. 25 電位的源極、及一連接至該第一 NMOS驅動器中該第一 控制信號的一輸入端之閘極； 一第三PMOS電晶體，其具有一連接至該第二控制 信號的該輸出端之汲極、一連接至該電源電位的源極、 5 及一連接至該互補於該第二控制信號之信號的該輸出端 之閘極；及 一第四PMOS電晶體，其具有一連接至該互補於該 第二控制信號之信號的該輸出端之汲極、一連接至該電 源電位的源極、及一連接至該第二控制信號的該輸出端 10 之閘極。 8.如申請專利範圍第1項所述之輸入/輸出電路，更包含有： 一第一反相器，其被驅動在該内部電源電位，該第一 反相器具有一連接至該位準轉換器中該第一控制信號的 一輸入端之輸出端；及 15 —第二反相器，其被驅動在該内部電源電位，該第二 反相器具有一連接至該位準轉換器中該互補於該第一控 制信號之信號的一輸入端與該第一反相器的一輸入端之 輸出端。 18
TW097105883A 2007-02-20 2008-02-20 I/o circuit TWI360297B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007038959A JP4823098B2 (ja) 2007-02-20 2007-02-20 Ｉ／ｏ回路

Publications (2)

Publication Number Publication Date
TW200836487A TW200836487A (en) 2008-09-01
TWI360297B true TWI360297B (en) 2012-03-11

Family

ID=39782796

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097105883A TWI360297B (en) 2007-02-20 2008-02-20 I/o circuit

Country Status (3)

Country Link
JP (1) JP4823098B2 (zh)
KR (1) KR100935843B1 (zh)
TW (1) TWI360297B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11251782B1 (en) 2020-11-10 2022-02-15 Nxp B.V. Level shifter with ESD protection

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080622A (ja) 2008-09-25 2010-04-08 Panasonic Corp 半導体集積回路
US8218277B2 (en) * 2009-09-08 2012-07-10 Xilinx, Inc. Shared electrostatic discharge protection for integrated circuit output drivers
WO2019163324A1 (ja) * 2018-02-21 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 保護素子及び半導体装置
KR102621754B1 (ko) 2018-11-27 2024-01-05 삼성전자주식회사 Cmos 트랜지스터를 구비한 집적회로 소자
US20240006410A1 (en) * 2020-12-08 2024-01-04 Rohm Co., Ltd. Protection element

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3538442B2 (ja) * 1993-09-20 2004-06-14 富士通株式会社 レベル変換回路
KR100271803B1 (ko) * 1998-06-05 2000-11-15 김영환 레벨변환회로
JP3946077B2 (ja) 2002-04-24 2007-07-18 富士通株式会社 ラッチ形レベルコンバータおよび受信回路
JP4546288B2 (ja) * 2005-02-28 2010-09-15 株式会社リコー 差動出力回路及びその差動出力回路を有する半導体装置
JP2006332144A (ja) 2005-05-24 2006-12-07 Pioneer Electronic Corp 集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11251782B1 (en) 2020-11-10 2022-02-15 Nxp B.V. Level shifter with ESD protection

Also Published As

Publication number Publication date
JP2008205772A (ja) 2008-09-04
JP4823098B2 (ja) 2011-11-24
TW200836487A (en) 2008-09-01
KR100935843B1 (ko) 2010-01-08
KR20080077557A (ko) 2008-08-25

Similar Documents

Publication Publication Date Title
JP3542476B2 (ja) Ｓｏｉ構造のｃｍｏｓ回路
TWI360297B (en) I/o circuit
WO2000044049A1 (fr) Circuit de protection contre l'electricite statique, et circuit integre
US7908499B2 (en) Semiconductor integrated circuit comprising master-slave flip-flop and combinational circuit with pseudo-power supply lines
JP2006302971A (ja) 電源クランプ回路及び半導体装置
JP2006270027A (ja) 半導体装置および相補形ｍｉｓ論理回路
CN105575960B (zh) 用于芯片上静电放电保护方案的方法及电路
US6188243B1 (en) Input/output circuit with high input/output voltage tolerance
JP2013198125A (ja) 半導体装置
US20080198520A1 (en) Electrostatic discharge protection circuit with lowered driving voltage
JP2003273724A (ja) 半導体集積回路装置
US20090207539A1 (en) I/o circuit
TW200945782A (en) Inverter circuit
JP4318511B2 (ja) 昇圧回路
JP3469502B2 (ja) レベルシフト回路及びインバータ装置
US8742829B2 (en) Low leakage digital buffer using bootstrap inter-stage
JP3617425B2 (ja) 半導体集積回路装置の入力インターフェイス回路
US20210351177A1 (en) Semiconductor device
TW201042746A (en) Snap-back tolerant integrated circuits
KR101091835B1 (ko) 음전압 공급장치
JP2008172216A (ja) ウェル電位トリガによるｅｓｄ保護
CN221202540U (zh) 一种输出端口电路及集成芯片
CN117240278B (zh) 一种功率开关控制电路和电子设备
JP7347951B2 (ja) サージ吸収回路
KR100323454B1 (ko) 이에스디(ｅｓｄ) 보호회로

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees