TWI355697B - - Google Patents

Download PDF

Info

Publication number
TWI355697B
TWI355697B TW093124250A TW93124250A TWI355697B TW I355697 B TWI355697 B TW I355697B TW 093124250 A TW093124250 A TW 093124250A TW 93124250 A TW93124250 A TW 93124250A TW I355697 B TWI355697 B TW I355697B
Authority
TW
Taiwan
Prior art keywords
main surface
wiring
wafer
insulating film
semiconductor device
Prior art date
Application number
TW093124250A
Other languages
English (en)
Inventor
Noriyuki Takahashi
Masahiro Ichitani
Original Assignee
Renesas Electronics Corp
Renesas Northern Japan Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp, Renesas Northern Japan Semiconductor Inc filed Critical Renesas Electronics Corp
Application granted granted Critical
Publication of TWI355697B publication Critical patent/TWI355697B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

1355697 九、發明說明： 【發明所屬之技術領域】 本發明係有關一種半導體裝置，特別是有關一種有效應 用於在配線基板上搭載有半導體晶片之半導體裝置的技 術。 【先前技術】 在具有半導體搭載用基板（配線基板）之習知的半導體封 裝體（半導體裝置）中’在基板的連接銲盤（Lnad)側層壓絕緣 覆盘（絕緣膜）之厚度30 μιη的感光性覆蓋（cover_iay)膜，使 外部連接端子顯影開口 ’在配線導體的表面依序進行無電 解之鎳、鈀、金電錢（例如參照專利文獻丨）。 [專利文獻1] 特開2002-261186號公報（圖1) [發明之揭示] [發明所欲解決之課題] 本發明者對於具有配線基板的小型之半導體裝置之更小 型化進行檢討之結果，發現以下的問題點。 亦即，在現狀的小型之半導體裝置中，即使該半導體裝 置本體小型化，同時縮小晶片尺寸的情況很少，晶片尺寸 與半導體裝置的大小極為接近。因而，成為半導體晶片的 大小與半導體裝置的大小沒有產生差值的構造。 立在這種構造中，從與導電性的導線連接的銲接電極之端 半導體裝置外周端為止的距離大部分為不能拿取的構 造設計。 91949.doc 1355697 結果，難以確保密封用 道触壯 樹月日的密接性或耐濕性，引起半 導體裝置的信賴性降低之問題。 丨愁平 本發明之目的在於提供— ^ ^ 供種謀求小型化的半導體裝置。 再者，本發明之其他目的 的係提供一種謀求信賴性的提升 之半導體裝置。 开 【發明内容】 本發明之上述以及其他目的 敘述以及添附圖面可清楚得知 [用以解決課題之方案] 在本申請案所揭示的發明中 要，如以下所述。 與新穎特徵，從本說明書的 〇 ’簡早說明具代表性者的概 亦即，本發明係具有以下構件：配線基板，係具有主面 及其相反侧的背面，且形成有與上述主面的中央部之晶片 搭載區域的外側並列配置的複數個銲接電極以及與上述銲 接電極連接的配線，對上述配線進行無電解電鍍，半導體 曰曰片，係搭載於上述配線基板的上述晶片搭載區域；複數 條導電性導線，分別使上述半導體晶片的電極及與此對應 的上述銲接電極連接；以及複數個外部端子，係設置於上 述配線基板的上述背面，在上述配線基板的上述主面上， 上述配線僅形成於上述複數個銲接電極的内側，在上述複 數個銲接電極的外側未形成有上述主面的絕緣膜，在晶片 下部形成有上述絕緣膜。 [發明之功效] 在本申請案所揭示的發明中，簡單說明具代表性者所獲 得的效果，如以下所述。 91949.doc 1355697 藉由對配線基板的配線進行無電.解電鍍，不需要給電用 配線，可僅於銲接電極内側形成配線，在#接電極的外側 不形成絕緣膜而結束。藉此，可將銲接電極配置在配線基 板的端部’謀求配線基板的小型化，結果，不改變晶片大 小，謀求半導體裝置的小型化。 【實施方式】 在以下的實施形態中，除非必要，原則上不重複相同或 同樣的部份之說明。 再者’在以下的實施形態中，爲了方便雖然分割為複數 個部分或實施形態進行說明’但此等並非彼此之間沒有關 聯’而是-方與另-方的-部份或全部的變形例、詳細、 補充說明等有關聯。 又，在以下的實施形態争，言及要素的數量等（包含個 數、數值、量、範圍等）時，除了特別明示時及原理上清楚 限定在特錢量等之外，不㈣在其特定之數量，在特定 的數量以上或以下皆可。 以下，依據圖面詳細說明本發明之實施形態。此外，在 用來說明實施形態的全圖中，具有相同功能之構件附加相 同符號’並省略其之重覆說明。 (實施形態1) 圖1係顯不本發明之實施形態1的半導體裝置的構造之一 例的』面圖’圖2係顯示裝在圖i所示的半導體裝置之配線 基板的主面侧之導體圖案之-例的平面圖，圖3係顯示圖2 所示的配線基板之背面側的導體圖案之一例的底面圖，圖4 91949.doc 1355697 係顯不圖2所示的a部之構造的一例之放大部分平面圖，圖$ 係顯不圖2所示的a部之構造的變形例之放大部分平面圖， 圖6係顯不變形例的配線基板之主面侧的絕緣膜之形成狀 態的平面圖，圖7係顯示圖2所示的b部之導體圖案形狀之一 例的放大部分平面圊，圖8係顯示圖2所示的B部之導體圖案 的變形例之放大部分平面圖，圖9係顯示圖丨所示的半導體 裝置之安裝的晶片銲接材的塗佈方法之一例之剖面圖圖 10係顯不藉由圖9所示的塗佈方法塗佈的晶片銲接材之塗 佈狀態之一例的平面圖，圖丨丨係顯示圖丨所示的半導體裝置 之安裝的晶片銲接方法的—例之剖面圖，圖12係顯示藉由 圖11所示的晶片銲接方法搭載的半導體晶片之安裝構造的 一例之平面圖。
本實施形態1之半導體裝置係在配線基板上搭載有半導 體晶片1之樹脂冑封型的半導體封裝體，在本實施形W 中，採用圖1所示的BGA(Ball Grid Array，球柵陣列封裝)7 作為其一例進行說明。 說明BGA7的構造時，係包含：具有主面3a與其相反側之 背面3b，且形成有排列配置於主面3a的中央部之晶片搭載 區域的外側周緣部的複數個銲接電極3e及與該銲接電極^ 連接的配線3d，並輯配線3(1進行無電解電.錄之為配線基 板的封裝基板3·，經由接㈣等的晶片銲接材2搭載在封裝 基板3的主面3a之上述晶片搭載區域的半導體晶片i ;分別 使形成於半導體晶片1的主面lb之為電極的銲塾“以及與 此對應的銲接電極3e連接的複數料電性導線4;樹脂密封 91949.doc 丄扣697 半導U 1與複數條導線4的密封體6;及設置於封裝基板 3的背面3b之為複數個外部端子的銲球在封裝基板3的主 面3a上配線3d僅形成於複數個銲接電極&之内側，且主面 3a的抗銲膜（絕緣膜）3e不形成於複數個録接電極^之外 側，而在晶片下部形成有抗銲膜3e。 亦即，本實施形態丨的BGA7係在排列配置於封裝基板3 的主面3a之周緣部的複數個銲接電極氕的外側不設置抗銲 膜3e的構造，藉此，縮小封裝基板3的銲接電極允之外側區 域至極限，不改變所搭載的晶片大小，可謀求BGA7的小型化。 換言之，即使在小型的半導體裝置中，亦可謀求所搭載 的晶片尺寸之放大化。 此外，由於在銲接電極3c的外侧不配置抗銲膜3e，故係 在銲接電極3c的外側亦不配置電鍍供電用配線之構造，因 而，在BGA7的封裝基板3中，係對其配線3d進行無電解電 鍍以形成電錄。 藉由該構造，可使BGA7的封裝尺寸接近晶片尺寸。 再者，在銲接電極3c的外側由於密封體6與封裝基板3的 基材3 m直接接觸’故可使兩者的密接性提升，並可謀求排 除水分浸入路徑及提升耐濕性，可使產品的信賴性提升。 此外，預先在封裝基板3的銲接電極3c的外側形成電鑛供 電用配線’對於配線3d進行電鍍用供電，然後，藉由钱刻 加工除去上述電鍍供電用配線亦可，但考慮加工精確度， 則進行無電解電鍍較佳。 封裝基板3係例如由放入玻璃纖維之環氧基板等構成，在 91949.doc -10- 1355697 其主面3a側如圖2所示，配置有複數個穿孔3h，且在背面3b 侧如圖3所示，形成有與各穿孔3h連接的複數個凸塊銲盤 3 k ° 又’導線4係例如為金線。 在本實施形態1之BAG7中，在封裝基板3的主面3a上之與 晶片下部對應的區域的至少1處配置有為絕緣膜的抗銲膜 3e。圖1所示的BGA7係在包含配置於晶片下部的穿孔3h的 主面3a上之全部的穿孔3h上配置有抗銲膜3e。 此外’圖2至圖6以及圖8的斜線部係表示形成有抗銲膜3e 之處。 因而’在本實施形態1之BAG7的封裝基板3中，如圖2所 不’在其主面3a於全部的穿孔3h上形成有抗銲膜36，且在 中央部的晶片搭載區域以複數個格子狀排列形成有為虛設 導體部的虛設圖案3i，再者，以覆蓋此等複數個虛設圖案 31的方式形成有抗銲膜3e而絕緣。 藉此’由於在晶片下部配置有抗銲膜3e，故可使半導體 晶片1與配線3d絕緣，可防止半導體晶片！與配線％之電性 短路的產生。 再者，藉由在主面3a之全部的穿孔3h上形成抗銲臈3e， 藉由抗銲膜3e充填穿孔儿的孔部，特別可防止在晶片下部 之穿孔3h的孔部形成氣泡。 藉此，在進行平坦化熱處理時，壓擠上述氣泡，可防止 在封裝基板3或半導體晶片丨形成裂縫。 另外，如圖3所示’在背面3b與主面3a側對應，在其令央 91949.doc 1355697 部以格子狀排列形成有複數個虛設圖案3i，再者，除了凸 塊銲盤3k之連接部外，在背面外全體形成有抗銲膜&，藉 由抗銲膜3e覆蓋中央部的複數個虛設圖案3i並予以絕緣。 因而，在主面3a與背面3b的個別中央部形成有複數個虛 設圖案31以提高基板的剛性，並且包含穿孔3h以及凸塊銲 盤3k，使主面3a與背面3b大致全體設置有導體圖案與抗銲 膜3e ’故可防止密封基板3的翹曲。 再者在主面3 a侧的晶片搭載區域大致以均等格子狀配 列設置有複數個虛設圖案3i，故可使密封基板3的晶片搭載 區域之平坦度提升。結果，在晶片銲接之際藉由複數個虛 設圖案3i接受加壓晶片時之荷重，可防止在晶片銲接時產 生晶片裂開之情事。 此外，在密封基板3的穿孔3h上形成抗銲膜化時，如圖4 所不，以不從穿孔銲盤3n的表面突出的方式形成亦可，又 如圖5所示，以傾斜的形狀慢慢使穿孔3h與配線“變窄的方 式形成淚滴（Tear-drop)狀時，以橫切抗銲膜3e的終端且覆蓋 穿孔銲盤3n全體之方式形成導體圖案的上述傾斜形狀處亦 〇 抗銲膜3e的熱膨脹係數與密封基板3的基材3111之熱膨脹 係數比較時，在BGA7產生熱應力時，雖然隨著熱應力產生 的内部應力集中在抗銲膜3e的端部，惟藉由圖4或圖5的構 造，抗銲膜3e終端的地方不在配線以的最狹窄處形成，可 阻止因配線3d與抗銲膜3e之熱膨脹係數的差引起配線的斷 線0 91949.doc •12- ^55697 又’在BGA7的密封基板3之主面3a如圖1及圖2所示，在 半導體晶片1與銲接電極3 c之間形成有由絕緣膜構成的抗 銲膜3e之凸部即壁部3f。 亦即，在半導體晶片！之各邊及與此對應的銲接電極3e 行之間形成細長，且藉由抗銲膜36形成有突出於上方的凸 部即壁部3f。 藉此’可阻止晶片銲接時的晶片銲接材2(銀糊材）流出至 銲接電極3c侧（流出）或弄濕，防止附著於銲接電極3c或污 染，可防止銲接時產生連接不良。結果，可謀求銲線作業 性或銲接的壓接性之穩定化，謀求產品的信賴性與品質的 提升。 此外，取代壁部3f，如圖ό之變形例所示，亦可以抗銲膜 3e形成溝部（凹部）3g。 亦即，在半導體晶片1之各邊及與此對應的銲接電極3 c 行之間的抗銲膜3 e細長地形成，且形成有凹陷至下方凹部 即溝部3g。 藉由溝部3g亦與壁部3f相同，可以此溝部3g阻止晶片銲 接時的晶片銲接材2流出至銲接電極虹側或弄濕，防止附著 於鋅接電極3c或污染，可防止銲接時產生連接不良。結果， 和前述同樣，可謀求銲線作業性或銲接的壓接性之穩定 化’謀求產品的信賴性與品質的提升。 又，在本實施形態中，分別在該封裝基板3的銲 接電極3c中，如圖7所示，將從封裝基板3的中央延伸於外 側的第1方向9之方向的長度設為a，將與此成直角的第2方 91949.doc 1355697 向1 〇之長度設為B時，複數個銲接電極3 c個別的平面形狀以 A幺B形成。 亦即，即使在鲜接電極3C的配線3d之延伸方向，以與某 第1方向9相同的方向之長度（A)以及與此成直角的第2方向 10相同方向的長度（B)係形成Α<Β的關係，使複數個銲接電 極3c的配列方向之長度變長。 因而，在一個銲接電極3c連接兩條導線4之際，將沿著兩 條導線4的連接點p間的第1方向9的方向之長度設為γ，將沿 著第2方向1〇的方向之長度設為又時，以成為χ>γ的關係之 方式連接。 藉此，在一個銲接電極3c上進行連接兩條導線4之際的雙 知接時，對於銲接電極3c上之電極配列方向容易配置兩條 導線4。再者，即使與銲接電極3c連接之導線4的銲接電極 3c之進入角度大時，由於可確保銲接工具之滑動用的空 間’故可加寬銲線作業的連接條件之允許範圍。 結果，可確保銲線作業的壓接性或銲線作業運轉的穩定性。 又，由於可將封裝基板3之銲接電極3 c外側的空隙領域的 面積設為非常小，可謀求BAG7之小型化。 此外，如圖8的變形例所示，使銲接電極3c之第i方向9的 内側處延伸加長至靠近基板中央，以絕緣膜即抗銲膜化覆 蓋銲接電極3c靠中央的一部分亦可。此時，可在電極排列 方向連接兩條導線4。 繼而，說明本實施形態丨之半導體裝置的安裝之晶片銲接 方法。 91949.doc 14 1355697 圖9係表示晶片銲接的晶片銲接材2(銀糊材）之塗佈方 法，例如，使用多點式喷嘴丨丨塗佈晶片銲接材2。此時，如 圖所示，對於四角形的晶片搭載區域在該對角線上塗佈 晶片銲接材2較為理想。 藉由塗佈於對角線上，如圖丨丨所示，例如在以角錐筒夾5 或平面筒夾加壓半導體晶片丨之際，從晶片搭載區域的中央 朝向外側壓出空氣，可防止形成空隙。 再者，為本實施形態時，由於在封裝基板3的銲 接電極3c内侧形成由抗銲膜3e構成的壁部3f，故藉由該壁 部3f可阻止銲接材2的流出，可防止附著於晶片銲接材2的 銲接電極3c或污染的產生。 圖12係表示晶片銲接結束後的晶片安裝構造。 (實施形態2) 圖13係本發明之實施形態2配線基板主面側之導體圖案 的一例之平面圖。圖14係圖13的配線基板之背面側的導體 圖案之的底面圖。圖15係本發明之實施形態2的變形例之配 線基板的主面側導體圖案的平面圖。圖16係圖15所示的配 線基板之背面側的導體圖案之的底面圖。圖17係本發明之 實施形態2的變形例之配線基板的主面側導體圖案的平面 圖。圖18係圖17所示的配線基板之背面側的導體圖案之底 面圖。圖19係本發明之實施形態2的變形例之配線基板的主 面側導體圖案的平面圖。圖20係圖19的配線基板之背面側 的導體圖案之底面圖。圖21係本發明之實施形態2的變形例 之配線基板的主面侧導體圖案的平面圖。圖22係圖2丨的配 91949.doc 1355697 線基板之背面側的導體圖案之底面圖。 本實施形態2的半導體裝置與實施形態1之β〇Α7相同，係 在配線基板上搭載有半導體晶片的1的樹脂密封型之B g a 型式。與實施形態1之BGA7相異的點係在形成於封裝基板3 的主面3a之配線3d上不配置絕緣膜即抗銲膜3e。 此外’圖13至圖22之斜線部係表示形成有抗銲膜化之處。 圖13所示之組裝於本實施形態2的半導體裝置之配線基 板即封裝基板3之主面3a上係於配線3d上全面形成有抗銲 膜3e。 如此’在配線3d上由於未形成有抗銲膜3e，故可防止配 線3d之斷線。 亦即，當在配線3d上全面塗佈抗銲膜3e時，藉由接受抗 銲膜3e的熱應力使配置於其下部的配線3(1直接受到應力而 導致配線3d斷線。使配線寬度狹窄，對於強度確保困難的 配線3d特別具有高影響力，且容易產生配線斷線。 因此，在圖13所示的本實施形態2之封裝基板3中，藉由 不在配線3d上配置抗銲膜3e ’配線3d係不接受來自抗銲膜 3e的熱應力。這是因為由於對配線3d進行Au電鍍，故無法 使雄、封用樹脂與配線3d接著。亦即，在密封用樹脂與配線 3d之間產生滑動’由於應力不集中在配線3d的一處，結果 可防止配線斷線。 又’藉由未在配線3d上配置抗銲膜3e，在配線3d上可進 行電錢。例如，在銅配線以進行Ni-Au較為理想，藉此，可 提咼配線3 d的剛性，防止配線斷線。 91949.doc 16 1355697 此外’由於來自熱膨脹係數大的抗銲膜3e之熱應力不施 加在配線3d，故本實施形態2之封裝基板3的配線寬度變 細，對於成為細間距之基板有效。 因而’即使是細間距配線亦可提升與溫度循環等熱應力 相對的信賴性。又’即使必須將配線寬度設計為較細之基 板，藉由進行Ni-Au電鍍等可提高配線3d的剛性。 再者，可將配線寬度設定為可行成基板製造側的Min值。 此外’即使在圖1 3所示的本實施形態2之密封基板3中， 與實施形態1的密封基板3相同，在複數個銲接電極3c的外 側未形成抗銲膜3e，配線3d僅形成於複數個銲接電極3(；的 内側區域β 藉此，盡可能縮小密封基板3的複數個銲接電極3c的外側 區域，謀求半導體裝置的小型化。 又’如圖13所示的密封基板3係在其主面3a的中央部的空 隙區域形成有抗銲膜3e。另外，如圖14所示’在密封基板3 的背面3b除了各銲塊銲盤讣的連接部之外，在背面全體全 面形成有抗鲜膜3e。 藉此，由於在主面3a與背面的3b之各個中央部設置有抗 銲膜3e，因此可防止密封基板3的翹曲。 然後’如圖15所示的變形例之密封基板3雖大致上與實施 形態1之圖2所示的密封基板3為相同構造，但與圖2的密封 基板3相異之點為：本實施形態2之密封基板3由於未在配線 3d上形成抗銲膜3e之基板，故如圖2的密封基板3，未藉由 抗銲膜3e形成壁部3f。 9l949.doc 17 1355697 藉此，由於未在配線3d上形成抗銲膜3e，故可防止配線 + 3 d的斷線。 此外，在圖15以及圖16所示的本實施形態2之密封基板3 的其他構造_，與實施形態1之圖2及圖3所示的密封基板3 相同。 然後’說明圖1 7、圖1 9以及圖2 1所示的變形例之密封基 板3 〇 圖17、圖19以及圖21所示的密封基板3各自之比中央部外 側的區域’由於與圖13所示的密封基板3為相同構造，故僅 說明個別中央部的構造。 首先’圖17所示的密封基板3係在其主面3 a與背面3b之各 中央部以格自狀配列形成有複數個虛設穿孔3j。亦即，在 主面3a形成有複數個穿孔3h與複數個虛設穿孔3j，另外， 背面3b如圖18所示形成有複數個凸塊銲盤3k與複數個虛設 穿孔3 j。 此時’在主面3a上包含複數個虛設穿孔3j之全部的穿孔 3h上’僅於各穿孔3h上形成抗鮮膜3e，又，在背面3b上， 除了銲塊銲盤3k的連接部之外，在包含複數個虛設穿孔 之背面全體形成有抗銲膜3e。 藉此，藉由主面3a與背面3b之各中央部的數個虛設穿孔 提高基板的剛性，並且由於大致全體設置有抗銲膜3e， 因此可防止密封基板3的翹曲。 再者，由於在主面3a側的晶片搭載區域以格自狀配列大 致均等形成有複數個虛設穿孔3j ,因此可使密封基板3的晶 91949.doc -18· 1355697 片搭載區域之平坦度提升。 然後，如圖19所示的密封基板3係於其主面3a與背面化之 各中央部以格自狀配列形成有複數個虛設穿孔3i。亦即， 在主面3a形成有複數個穿孔3h與虛設圖案3i，另外，在背 面3b如圖20所示，形成有複數個凸塊3k與複數個虛設圖案 3i 〇 此時，在主面3a之全部的穿孔3h，僅於各穿孔3h上形成 抗銲臈3e，又，在背面3b中，除了凸塊銲盤3](的連接部之 外’在背面全體形成有抗銲膜3e。 藉此，藉由主面3a與背面3b的各個中央部之複述個虛設 圖案3i可提高基板的剛性，防止密封基板3的麵曲。 再者，由於在主面3a側的晶片搭載區域大致均等以格自 狀配列形成有複數個虛設圖案3i，因此可使密封基板3的晶 片搭載區域之平坦度提升。 然後’如圖21所示的密封基板3係於其主面3a與背面补之 各中央部以格自狀配列形成有複數個虛設穿孔。亦即， 在主面3a形成有複數個穿孔3h與虛設穿孔3j，另外，在背 面3b如圖22所示，形成有複數個凸塊3k與複數個虛設穿孔 3j。 此時，主面3a形成有覆蓋中央部的複數個虛設穿孔为的 抗銲膜3e，更在其周圍的穿孔孙中，僅於各穿孔3h上形成 抗銲膜3e。又，在背面儿上，除了凸塊銲盤3k的連接部之 外，在包含複數個虛設穿孔3j的背面全體形成有抗銲膜化^ 藉此，藉由主面3a與背面3b的各個中央部之複述個虛設 91949.doc -19· ^355697 穿孔3j，可提高基板的剛性，且因抗銲膜3e大致設置於全 體’故可防止密封基板3的翹曲。 再者’由於在主面3a側的晶片搭載區域大致均等以格自 狀配列形成有複數個虛設穿孔3 j，因此可使密封基板3的晶 片搭載區域之平坦度提升。 此外藉由圖17、圖19以及圖21所示的變形例之密封基板3 的構造所獲得的效果，係與圖13所示的密封基板3相同。 以上，雖依據發明的實施形態具體說明本發明者所研創 的發明’惟本發明係不限定於上述發明的實施形態，在不 脫離其要旨的範圍内當然可進行種種變更。 例如’在上述實施形態1、2中’雖舉出BAG7作為半導體 装置的一例進行說明，上述半導體裝置係使用配線基板組 裝者’不限定於BGA7，亦可為LGA(Land Grid Array，基板 柵格陣列）等其他的半導體裝置。 [產業上的可利用性] 本發明以具有配線基板之電子裝置及半導體裝置最佳。 【圖式簡單說明】 圖1係本發明之實施形態1的半導體裝置的構造之一例的 剖面圖。 圖2係組裝在圖1所示的半導體裝置之配線基板的主面側 之導體圖案的一例之平面圖。 圖3係圖2所示的配線基板之背面側的導體圖案之一例的 底面圖。 圖4係圖2所示的A部之構造的一例之放大部分平面圖。 91949.doc • 20- 1355697 圖5係圖2所示的A部之構造的變形例之放大部分平面苎 圖6係變形例的配線基板之主面側的絕 ^ 嗶犋之形成狀態 的平面圖。 圖7係圖2所示的B部之導體圖案的形狀之一例的放大部 分平面圖。 ° 圖8係圖2所示的B部之導體圖案的變形例之放大部分平 面圖。 圖9係圖1所示的半導體裝置之安裝的晶片銲接材的塗佈 方法之一例之剖面圖。 圖10係藉由圖9所示的塗佈方法塗佈的晶片銲接材之塗 佈狀態之一例的平面圖。 圖Π係圖1所示的半導體裝置之安裝的晶片銲接方法的 一例之剖面圖。 圖12係藉由圖11所示的晶片銲接方法搭載的半導體晶片 之安裝構造的一例之平面圖。 圖13係本發明之實施形態2的主面側之導體圖案的一例 之平面圖。 圖14係圖13所示的配線基板之背面側的導體圖案之一例 的底面圖。 圖15係本發明之實施形態2的變形例之配線基板的主面 側導體圖案的平面圖。 圖16係圖15所示的配線基板之背面側的導體圖案之一例 的底面圖。 圖17係本發明之實施形態2的變形例之配線基板的主面 91949.doc 21 1355697 側導體圖案的平面圖。 圖1 8係圖17所示的配線基板之背面側的導體圖案之一例 的底面圖。 圖19係本發明之實施形態2的變形例之配線基板的主面 側導體圖案的平面圖。 圖20係圖19所示的配線基板之背面侧的導體圖案之一例 的底面圖。 圖2 1係本發明之實施形態2的變形例之配線基板的主面 側導體圖案的平面圖。 圖22係圖21所示的配線基板之背面側的導體圖案之一例 的底面圖。 【主要元件符號說明】 1 半導體晶片 la 襯墊（電極） lb 主面 2 晶片銲接材 3 封裝基板 3a 主面 3b 背面 3c 銲接電極 3d 配線 3e 抗銲膜（絕緣膜） 3f 壁部（凸部） 3g 溝部（凹部） 91949.doc -22· 1355697 3h 穿孔 3i 虛設圖案（虛設導體部） 3j 虛設穿孔 3k 凸塊銲盤 3 m 基材 3n 穿孔銲盤 4 導線 5 角錐筒夾 6 封裝體 7 BGA(半導體裝置） 8 鋅球（外部端子） 9 第1方向 10 第2方向 11 多點式噴嘴 91949.doc -23-

Claims (1)

1355697 十、申請專利範圍： 1. 一種半導體裝置，其特徵在於具有： 配線基板’其具有主面及其相反側的背面，且形成有 排列配置於上述主面的中央部之晶片搭載區域的外側的 複數個銲接電極以及與上述銲接電極連接的配線，對上 述配線進行無電解電鍍； 半導體晶片’其搭載於上述配線基板的上述主面之上 述晶片搭載區域； 複數條導電性導線’其分別使上述半導體晶片的電極 及與此對應的上述銲接電極連接；及 複數個外部端子’其設置於上述配線基板的上述背面； 在上述配線基板的上述主面上，上述配線僅形成於上 述複數個銲接電極的内側，在上述複數個銲接電極的外 側未形成上述主面的絕緣膜，在晶片下部形成有上述絕 緣膜。 2. —種半導體裝置，其特徵在於具有： 配線基板’其具有主面及其相反側的背面，且形成有 排列配置於上述主面的中央部之晶片搭載區域的外側的 複數個銲接電極以及與上述銲接電極連接的配線，對上 述配線進行電解電鍍； 半導體晶片，其搭載於上述配線基板的上述主面之上 述晶片搭载區域； 複數條導電性導線，其分別使上述半導體晶片的電極 及與此對應的上述銲接電極連接；及 91949.doc 複數個外部端子，其設置於上述配線基板的上述背面； 在上述配線基板的上述主面上，上述配線僅形成於上 述複數個銲接電極的内側，在上述複數個銲接電極的外 側未形成上述主面的絕緣膜，在晶片下部形成有上述絕 緣膜。 3. 如請求項1之半導體裝置，其中在上述配線基板的上述主 面’於上述半導體晶片與上述銲接電極行之間形成有由 上述絕緣膜構成的凸部或凹部。 4. 如請求項1之半導體裝置，其中在上述配線基板形成有複 數個穿孔，在配置於上述晶片下部的上述穿孔上形成有 上述絕緣膜。 5· 一種半導體裝置’其特徵在於具有： 配線基板，其具有主面及其相反側的背面，且形成有 排列配置於上述主面的中央部之晶片搭載區域的外側的 複數個銲接電極以及與上述銲接電極連接的配線，對上 述配線進行無電解電鑛； 半導體晶片，其搭載於上述配線基板的上述主面之上 述晶片搭載區域； 複數條導電性導線，其分別使上述半導體晶片的電極 及與此對應的上述銲接電極連接；及 複數個外部端子，其設置於上述配線基板的上述背面； 在上述配線基板的上述主面上，上述配線僅形成於上 述複數個銲接電極的内側，在上述複數個銲接電極的外 側未形成上述主面的絕緣膜，於上述半導體晶片與上述 91949.doc 鲜接電極行之間形成有由上述絕緣膜構成的凸部或凹 部。 6. 如切求項5之半導體裝置’其中在上述配線基板形成有複 數個穿孔’在配置於晶片下部的上述穿孔上形成有上述 絕緣膜。 7. 一種半導體裝置，其特徵在於具有·· 配線基板，其具有主面及其相反側的背面，且形成有 排列配置於上述主面的中央部之晶片搭載區域的外側的 複數個鲜接電極、與上述銲接電極連接的配線以及複數 個穿孔’對上述配線進行無電解電鍵； 半導體晶片’其搭载於上述配線基板的上述主面之上 述晶片搭載區域； 複數條導電性導線，其分別使上述半導體晶片的電極 及與此對應的上述銲接電極連接；及 複數個外部端子，其設置於上述配線基板的上述背面； 在上述配線基板的上述主面上，上述配線僅形成於上 述複數個銲接電極的内側，在上述複數個銲接電極的外 側未形成上述主面的絕緣膜，於配置在晶片下部之上述 穿孔上形成有上述絕緣膜。 8· 一種半導體裝置，其特徵在於具有： 配線基板，其具有主面及其相反側的背面，且於上述 主面的中央部之晶片搭載區域的外侧排列配置有複數個 焊接電極； 半導體晶片，其搭載於上述配線基板的上述主面之上 91949.doc 1355697 述晶片搭載區域； 複數條導電性導線，其分別使上述半導體晶片的電極 及與此對應的上述銲接電極連接；及 複數個外部端子’其設置於上述配線基板的上述背面； 在上述複數個銲接電極各個，設沿著從上述配線基板 的中央延伸至外側之第丨方向的方向之長度為A,設與此 成直角的第2方向之長度為B,則上述複數個銲接電極各 個以AS B形成。 9·如《月求項8之半導體裝置，其中在上述複數個鲜接電極中 任一個電極，連接有兩條上述導線，設沿著上述兩條導 線的連接點間之上述第丨方向的方向的長度為γ，設沿著 上述第2方向的方向的長度為X，則χ>γ。 10. 如請求項8之半導體裝置，其甲在上述配線基板的上述主 面上’在上述複數個銲接電極的外側未形成上述主面的 絕緣膜’與上述複數個銲接電極各個連接的配線僅形成 於上述複數個銲接電極之内側。 11. 一種半導體裝置，其特徵在於具有·· 配線基板，其具有主面及其相反側的背面，且具有排 列配置於上述主面的中央部之晶片搭載區域的外側之複 數個銲接電極以及配置於上述主面之複數條配線； 半導體晶片’其搭載於上述配線基板的上述主面之上 述晶片搭載區域； 複數條導電性導線’其分別使上述半導體晶片的電極 及與此對應的上述銲接電極連接；及 91949.doc 1355697 12 13. 14. 15. 16. 17. 18. 複數個外部端子，其設置於上述配線基板的上述背面； 在上述配線基板的上述主面上，上述配線上未形成絕 緣膜。 •如請求項11之半導體裝置，其中在上述配線基板的上述 主面中央部形成有上述絕緣膜，在上述配線基板的上述 背面遍及其全體形成有上述絕緣膜。 如請求項12之半導體裝置，其中在上述配線基板的上述 主面中央部形成有複數個虛設導體部，藉由上述絕緣膜 覆蓋上述複數個虛設導體部。 如請求項13之半導體裝置，其中在上述配線基板的上述 背面中央部形成有複數個虛設導體部，藉由上述絕緣膜 覆蓋上述背面的複數個虛設導體部。 如請求項12之半導體裝置’其中在上述配線基板的中央 部形成有複數個虛設穿孔’在上述主面與上述背面藉由 上述絕緣膜覆蓋上述複數個虛設穿孔。 如請求項11之半導體裝置，其中在上述配線基板形成有 複數個穿孔’在上述配線基板的上述主面上僅於上述複 數個穿孔上配置上述絕緣膜。 如請求項11之半導體裝置，其中在上述配線基板形成有 複數個穿孔，在上述配線基板的上述主面上僅於上述複 數個穿孔上配置上述絕緣膜，在上述主面的中央部形成 有複數個虛設導體部。 如請求項17之半導體裝置，其中在上述配線基板的上述 主面上’於上述複數個銲接電極外側不形成上述主面的 91949.doc 1355697 絕緣膜，上述配線僅形成於上述複數個銲接電極的内側。 19.如請求項11之半導體裝置，·其中上述配線基板的上述配 線係對銅配線進行Ni-Au電鍍而形成的配線。 91949.doc
TW093124250A 2003-08-28 2004-08-12 TWI355697B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003303858A JP4308608B2 (ja) 2003-08-28 2003-08-28 半導体装置

Publications (1)

Publication Number Publication Date
TWI355697B true TWI355697B (zh) 2012-01-01

Family

ID=34214011

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093124250A TWI355697B (zh) 2003-08-28 2004-08-12

Country Status (4)

Country Link
US (2) US7479705B2 (zh)
JP (1) JP4308608B2 (zh)
KR (1) KR20050022336A (zh)
TW (1) TWI355697B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023075B2 (en) * 2003-11-06 2006-04-04 Crydom Technologies Teardrop shaped lead frames
JP4615360B2 (ja) * 2005-04-22 2011-01-19 ルネサスエレクトロニクス株式会社 半導体装置
JP4614818B2 (ja) * 2005-05-09 2011-01-19 パナソニック株式会社 半導体装置およびその製造方法
JP4881620B2 (ja) 2006-01-06 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4825529B2 (ja) * 2006-02-06 2011-11-30 ルネサスエレクトロニクス株式会社 半導体装置
US8492906B2 (en) 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US8310060B1 (en) * 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US8487451B2 (en) 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
US7595553B2 (en) * 2006-11-08 2009-09-29 Sanyo Electric Co., Ltd. Packaging board and manufacturing method therefor, semiconductor module and mobile apparatus
KR100780694B1 (ko) * 2006-11-29 2007-11-30 주식회사 하이닉스반도체 플립 칩 패키지
JP5018155B2 (ja) * 2007-03-16 2012-09-05 富士通セミコンダクター株式会社 配線基板、電子部品の実装構造、及び半導体装置
KR100850213B1 (ko) * 2007-05-22 2008-08-04 삼성전자주식회사 몰딩된 볼을 구비한 반도체 패키지 및 그 제조방법
US8217514B2 (en) * 2008-04-07 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with warpage control system and method of manufacture thereof
JP4991637B2 (ja) * 2008-06-12 2012-08-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101037450B1 (ko) * 2009-09-23 2011-05-26 삼성전기주식회사 패키지 기판
JP5271982B2 (ja) * 2010-09-02 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置
JP5399356B2 (ja) * 2010-09-17 2014-01-29 ローム株式会社 半導体装置
KR101391108B1 (ko) * 2012-09-04 2014-04-30 에스티에스반도체통신 주식회사 반도체 패키지 제조방법
JP5891157B2 (ja) * 2012-09-19 2016-03-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2013254984A (ja) * 2013-08-23 2013-12-19 Rohm Co Ltd 半導体装置
GB2518363A (en) * 2013-09-18 2015-03-25 Novalia Ltd Circuit board assembly
US9881857B2 (en) 2014-06-12 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for reliability enhancement in packages
US9824990B2 (en) 2014-06-12 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for reliability enhancement in packages
JP2016122802A (ja) * 2014-12-25 2016-07-07 ルネサスエレクトロニクス株式会社 半導体装置
JP2018186197A (ja) * 2017-04-26 2018-11-22 ルネサスエレクトロニクス株式会社 半導体装置
US10985087B2 (en) * 2018-10-05 2021-04-20 Ngk Spark Plug Co., Ltd. Wiring board

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686492A (en) * 1985-03-04 1987-08-11 Tektronix, Inc. Impedance match connection using multiple layers of bond wires
JP2581017B2 (ja) * 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
US5696031A (en) * 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
US5835355A (en) * 1997-09-22 1998-11-10 Lsi Logic Corporation Tape ball grid array package with perforated metal stiffener
JP3638771B2 (ja) * 1997-12-22 2005-04-13 沖電気工業株式会社 半導体装置
JP3481117B2 (ja) * 1998-02-25 2003-12-22 富士通株式会社 半導体装置及びその製造方法
JP3923661B2 (ja) 1998-09-02 2007-06-06 ローム株式会社 半導体装置
JP3179420B2 (ja) * 1998-11-10 2001-06-25 日本電気株式会社 半導体装置
JP2001203293A (ja) 2000-01-18 2001-07-27 Fujitsu Ltd 半導体装置の製造方法
JP3916854B2 (ja) * 2000-06-28 2007-05-23 シャープ株式会社 配線基板、半導体装置およびパッケージスタック半導体装置
JP2002261186A (ja) 2001-03-02 2002-09-13 Hitachi Chem Co Ltd 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法
JP4963148B2 (ja) * 2001-09-18 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US7479705B2 (en) 2009-01-20
JP4308608B2 (ja) 2009-08-05
JP2005072515A (ja) 2005-03-17
US20090091031A1 (en) 2009-04-09
KR20050022336A (ko) 2005-03-07
US20050046023A1 (en) 2005-03-03
US7615872B2 (en) 2009-11-10

Similar Documents

Publication Publication Date Title
TWI355697B (zh)
US6828661B2 (en) Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same
US7662672B2 (en) Manufacturing process of leadframe-based BGA packages
JPH09121002A (ja) 半導体装置及びその製造方法
JP2001015679A (ja) 半導体装置及びその製造方法
TW200824060A (en) Semiconductor package and fabrication method thereof
JP2013515371A (ja) 低インダクタンス化された結合素子が接合されたマイクロ電子アセンブリ
US6713880B2 (en) Semiconductor device and method for producing the same, and method for mounting semiconductor device
JP4819335B2 (ja) 半導体チップパッケージ
JP4477966B2 (ja) 半導体装置の製造方法
JP2001250876A (ja) 半導体装置及びその製造方法
JP3907845B2 (ja) 半導体装置
CN100401487C (zh) 半导体器件及半导体器件的制造方法
WO2001078139A1 (fr) Fil d'electrode commune pour plaquage
KR102050011B1 (ko) 반도체 패키지용 상호 연결 구조체 및 상호 연결 구조체의 제조 방법
JP3502377B2 (ja) リードフレーム、樹脂封止型半導体装置及びその製造方法
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3576228B2 (ja) 表面実装型半導体装置
KR101003393B1 (ko) 인덕턴스를 감소시키는 접합 구성을 갖는 마이크로전자 어셈블리
JPH10233417A (ja) 半導体装置及びその製造方法
JPH0547836A (ja) 半導体装置の実装構造
JPH1117309A (ja) 電子部品の接続機構、これを用いた電子回路基板、接続機構の製造方法
JPH07297236A (ja) 半導体素子実装用フィルムと半導体素子実装構造
JPH118260A (ja) 樹脂封止型半導体装置の製造方法
JP2652222B2 (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees