TWI355551B - - Google Patents

Download PDF

Info

Publication number
TWI355551B
TWI355551B TW096132410A TW96132410A TWI355551B TW I355551 B TWI355551 B TW I355551B TW 096132410 A TW096132410 A TW 096132410A TW 96132410 A TW96132410 A TW 96132410A TW I355551 B TWI355551 B TW I355551B
Authority
TW
Taiwan
Prior art keywords
storage capacitor
film
capacitor electrode
electrode
layer
Prior art date
Application number
TW096132410A
Other languages
English (en)
Other versions
TW200813581A (en
Inventor
Toru Sakurai
Yutaka Umetani
Yusaku Morimoto
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200813581A publication Critical patent/TW200813581A/zh
Application granted granted Critical
Publication of TWI355551B publication Critical patent/TWI355551B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Description

1355551 九、發明說明 【發明所屬之技術領域】 本發明係有關一種於基板上具備有薄膜電晶體以及用 以保持經由該薄膜電晶體而施加至像素電極的顯示信號之 保持電容的顯示裝置及其製造方法。 【先前技術】 在主動矩陣（active matrix)型的液晶顯示裝置中，於 玻璃基板上配置成矩陣狀的複數個像素形成有選擇像素用 的薄膜電晶體（以下簡稱爲「像素TFT」）。此外，形成有 用以保持經由像素TFT施加至像素電極的顯示信號之保持 電容。 參照第5圖針對該液晶顯示裝置及其製造方法加以說 明。首先，於第1基板10上，在像素TFT部形成有由鉬 或鉻等所構成之用以遮蔽射入至第一基板10的外部光線 之遮光金屬層11。該遮光金屬層11係用以抑制因射入至 像素TFT 100的光線所導致的光漏電流者。接著，藉由例 如電獎化學氣相沉積法（Plasma Chemical Vapor Deposition :以下簡稱爲電漿CVD)形成由氧化矽膜或氮化矽膜等之 絕緣膜所構成之用以覆蓋遮光金屬層11之緩衝膜53。接 著，於緩衝膜53上形成非晶砂（amorphous silicon)層。之 後，藉由雷射退火將非晶砂層予以結晶化而形成多晶砂層 55。多晶矽層55係被蝕刻成島（island)狀的圖案。多晶矽 層55係具有作爲像素TFT 100T的主動層以及保持電容 100C的保持電容電極之功能。 1355551 接著’藉由電漿CVD形成由氧化矽膜等所構成之用 以覆蓋多晶矽層5 5之閘極絕緣膜5 6。該閘極絕緣膜5 6係 成爲保持電容100C的保持電容膜56C。 接著’於像素TFT 100T的閘極絕緣膜56上形成由鉬 或鉻等所構成之閘極電極57。另一方面，於保持電容膜 56C上形成由與閘極電極57相同的金屬所構成之上層電 容電極58。之後，將閘極電極57及上層電容電極58作爲 遮罩並對多晶矽層55予以離子植入雜質而形成源極與汲 極。當爲N通道型的薄膜電晶體時，該雜質爲磷或砷。源 極與汲極間的區域成爲通道（channel)。 接著，形.成用以覆蓋閘極電極57與上層電容電極58 之層間絕緣膜1 9。於閘極絕緣膜5 6及層間絕緣膜1 9設置 接觸孔（contact hole)CHl、CH2，並形成經由該接觸孔 CHI' CH2而與多晶矽層55連接的源極電極20S及汲極 電極20D。接著，根據需求，形成由用以覆蓋源極電極 20S與汲極電極 20D之氮化矽膜等所構成之鈍化 (passivation)膜21、以及由感光性材料等所構成之平坦化 膜22。於鈍化膜21及平坦化膜22設置接觸孔CH3，並形 成由經由該接觸孔 CH3而與源極電極 20S連接之 IT0(indium tin oxide ;銦錫氧化物）等之透明金屬所構成 的像素電極23。 並且，於第一基板10貼合由玻璃等透明材料所構成 之用以密封液晶層LC之第二基板30。於第二基板30形 成由IT0等透明金屬所構成之共用電極31，且該共用電 -6 - 1355551 極31與像素電極23爲相對向。此外，於第一基板10及 第二基板30形成未圖示的偏光板。 該顯示裝置的動作如下。當像素TFT 1 00T根據施加 至閘極電極57的像素選擇信號而成爲導通（ON)狀態時， 即根據經由源極電極20S而施加至像素電極23的顯示信 號來控制液晶層LC的液晶分子的配向。此時，顯示信號 係被保持電容100C保持，而施加至像素電極23 —定期間 。藉此，控制對於來自背光BL的光線之像素的透過光量 ，以進行黑顯示或白顯示。 作爲關聯的技術文獻，係列舉例如以下的專利文獻。 專利文獻1 :日本特開平1 1 — 1 1 1 9 9 8號公報 【發明內容】 (發明所欲解決之課題） 然而，以往當藉由雷射退火將非晶矽層予以結晶化， 而形成結晶粒徑爲300nm至400nm的多晶砂層55時，會 於多晶矽層55的表面產生比粒界部的膜厚還高兩倍左右 的隆起。因爲該隆起，有使層疊於保持電容電極上的保持 電容膜56C的覆蓋性劣化、而降低多晶矽層55(保持電容 電極）與上層保持電容電極58之間的絕緣耐壓、而降低製 造良品率之虞。此外，當以提升表面平坦性的條件來形成 多晶砂層55時，由於結晶粒徑變小，且保持電容電極電 阻變的高電阻化，故有薄膜電晶體與保持電容的連接電阻 變高且降低製造良品率之虞。 (解決課題的手段）. 1355551 本發明之顯示裝置係於基板上具備有薄膜電晶體以及 用以保持經由薄膜電晶體而施加至像素電極的顯示信號之 保持電容的顯示裝置中，其特徵爲：薄膜電晶體係具備有 :遮光層’係形成於基板上：多晶矽層，係於遮光層上隔 著緩衝膜而形成：閘極絕緣膜，係覆蓋多晶矽層；以及閘 極電極，係形成於閘極絕緣膜上；而保持電容具備有：下 層保持電容電極，係形成於基板上；下層保持電容膜，係 經由形成於下層保持電容電極上的緩衝膜的開口部而與下 層保持電容電極接觸，且比緩衝膜還薄；保持電容電極， 係隔著下層保持電容膜而形成於下層保持電容電極上，且 具有比緩衝膜上的多晶矽層的結晶粒徑還小的微結晶多晶 矽部分；上層保持電容膜，係覆蓋保持電容電極；以及上 層保持電容電極，係隔著上層保持電容膜而形成於保持電 容電極上® 依據上述構成，由於保持電容電極係由微結晶多晶矽 所構成且其表面平坦性良好，故能提升與上層保持電容電 極之間的絕緣耐壓。 此外，除了上述構成外，保持電容電極的圖案係形成 爲比開口部的底部還大，保持電容電極外周部的邊緣係配 置於開口部的傾斜部的緩衝膜上或開口部外側的緩衝膜上 ，且保持電容電極外周部的結晶粒徑比內側的結晶粒徑還 大，爲特徵。 依據上述構成，由於保持電容電極的圖案係形成爲比 開口部的底部還大，保持電容電極外周部的邊緣係配置於 1355551 前述開口部的傾斜部的緩衝膜上或開口部外側的緩衝膜上 ，且前述保持電容電極外周部的結晶粒徑比內側的結晶粒 徑還大，故能降低前述保持電容電極外周部的薄片電阻 (sheet resistance)，且減小薄膜電晶體與保持電容的連接 電阻。此外，能防止因開口部的段差而導致保持電容電極 的斷線。 此外，本發明復爲於基板上具備有薄膜電晶體以及用 以保持經由該薄膜電晶體而施加至像素電極的顯示信號之 保持電容的顯示裝置的製造方法，其特徵爲：該製造方法 具備有：於基板上形成遮光層及下層保持電容電極之步驟 ;形成緩衝膜並覆蓋遮光層及下層保持電容電極之步驟； 選擇性地蝕刻下層保持電容電極上的緩衝膜以形成開口部 之步驟；經由開口部於下層保持電容電極上形成比緩衝膜 還薄的下層保持電容膜之步驟；於緩衝膜及下層保持電容 膜上形成非晶矽層，並對該非晶矽層進行雷射退火，藉此 將非晶矽層形成爲多晶矽層之步驟；將多晶矽層予以圖案 化以形成保持電容電極之步驟；形成用以覆蓋多晶矽層之 閘極絕緣膜以及用以覆蓋保持電容電極之上層保持電容膜 之步驟；以及於閘極絕緣膜上形成閘極電極，且於上層保 持電容膜上形成上層保持電容電極之步驟。 (發明的效果） 依據本發明，可於在基板上具備有薄膜電晶體以及用 以保持經由該薄膜電晶體而施加至像素電極的顯示信號之 保持電容的顯示裝置中，提升用以形成保持電容的電極間 -9 - 1355551 的絕緣耐壓，並謀求製造之良品率的提升。 此外，依據本發明，由於能以小面積將保持電容予以 大電容化，故對於高細緻化及高開口率亦爲有效。 並且，依據本發明，能減小薄膜電晶體與保持電容的 連接電阻。此外，能防止因保持電容部所形成之開口部的 段差而導致保持電容電極斷線之情形。 【實施方式】 參照附圖針對本發明的實施形態的顯示裝置及其製造 方法加以說明。雖於顯示裝置形成有複數個像素，但於第 1圖中僅顯示一個像素1。第1圖所示的第一基板10側的 剖面構成係相當於沿著第2圖平面圖的X — X剖線的剖面 。此外，在第1圖及第2圖中，針對與第5圖所示的相同 構成要素，附上相同的符號來參照。 由玻璃等透明的絕緣材料所構成的第一基板10係包 含有形成有像素TFT 1Τ之像素TFT部以及形成有保持電 容1C之電容部。首先，於第一基板10上，在像素TFT 部形成有由鉬或鉻等所構成之用以遮蔽射入至第一基板10 的外部光線之遮光金屬層11。另一方面，於第一基板10 的電容部形成下層保持電容電極12。下層保持電容電極 12較佳爲以與遮光金屬層11相同的材料來形成。在該情 形，於第一基板10上形成作爲遮光金屬層11之金屬層， 並對該金屬層進行圖案化，藉此形成遮光金屬層11及下 層保持電容電極12» 遮光金屬層Π較佳爲連接至後述的閘極電極17。此 •10- 1355551 外，亦可將遮光金屬層11的電位作爲接地（ground)等之預 定的固定電位。在該情形’亦可將遮光金屬層11與下層 保持電容電極12予以連接。 接著，藉由電漿CVD等，形成由氧化矽膜或氮化矽 膜等之絕緣膜所構成之用以覆蓋遮光金屬層11及下層保 持電容電極12之緩衝膜13。該緩衝膜13與後述的下層保 持電容層14的膜厚總和較佳爲3 00nm以上，以使多晶矽 層1 5的結晶粒徑均勻化。選擇性地蝕刻下層保持電容電 極12上的緩衝膜13，以形成露出下層保持電容電極12之 開口部0P。此時，於緩衝膜13的開口部0P的邊緣形成 傾斜部K。 接著，形成用以覆蓋緩衝膜1 3以及在開口部0P內所 露出的下層保持電容電極12之下層保持電容膜14。該下 層保持電容膜14係形成爲與開口部0P內露出的下層保持 電容電極12接觸。下層保持電容膜14的膜厚係比緩衝膜 13的膜厚還薄，較佳爲100 nm以下。下層保持電容膜14 係由氧化矽膜或氮化矽膜等之絕緣膜所構成，且藉由電漿 CVD等所形成。 接著，於下層保持電容膜14上形成約45 nm膜厚的非 晶矽層。之後，藉由雷射退火（較佳爲激生分子雷射 (excimer laser)退火）將非晶矽層予以結晶化，以形成結晶 粒徑約300nm至400nm的多晶矽層15。此時，在電容部 結晶化前的多晶矽層1 5 C中，由於下層保持電容膜1 4比 像素TFT 1T的遮光金屬層11上的緩衝膜13還薄，故與 -11 - 1355551 遮光金屬層1 1上之結晶化前的多晶矽層1 5相比，雷射退 火所產生的熱會經由下層保持電容膜14而傳達至下層保 持電容電極12，故容易散熱。藉此，下層保持電容膜14 及下層保持電容電極12上的多晶砂層15C係變的難以進 行結晶化，故與像素TFT 1T的多晶矽層1 5相比，多晶矽 結晶粒徑變小。結果，使用在上述像素TFT 1 T的多晶矽 層15中能獲得結晶粒徑約300nm至400nm的雷射退火條 件之下，保持電容1 C的多晶矽層1 5 C會變成結晶粒徑約 5 Onm以下的微結晶，且平坦性變的良好。 之後，對多晶矽層1 5 C進行雜質的離子植入。藉此， 電容部的多晶矽層15C係具有作爲保持電容電極的功能。 並且，多晶矽層15、15C係被圖案化成預定的圖案。 接著，形成用以覆蓋像素TFT部及電容部的多晶矽層 15、15C之閘極絕緣膜.16。在此，與保持電容1C的多晶 矽層15C重疊的閘極絕緣膜16係具有作爲上層保持電容 膜16C的功能。 接著，於像素TFT部的閘極絕緣膜1 6上形成由鉬或 鉻等所構成的閘極電極17。另一方面，於上層保持電容膜 16C上形成上層保持電容電極18。由於下層的多晶矽層 15C的平坦性反映至上層保持電容膜16，故提升多晶矽層 15C(保持電容電極）與上層保持電容電極18的絕緣耐壓。 上層保持電容電極18係以與閘極電極17相同的材料 所形成。亦即，於閘極絕緣膜16及上層保持電容膜l6e 上形成作爲閘極電極17之金屬層，且將該金屬層予以圖 -12- 1355551 案化，藉此形成閘極電極17及上層保持電容電極18。 藉此，保持電容1C係夾著作爲保持電容電極的多晶 矽層15C，並於多晶矽層15的上下形成爲電容。因此， 能增大單位面積的電容値。 接著，將閘極電極17及上層保持電容電極18作爲遮 罩，對像素TFT部的多晶矽層15予以離子植入雜質，而 形成源極及汲極。當爲N通道型的薄膜電晶體時，該雜質 爲磷或砷。源極與汲極之間的區域變成通道。並且，根據 需求，亦可形成由低濃度雜質層及高濃度雜質層所構成的 LDD(Lightly Doped Drain;輕摻雜汲極）構造的源極及汲 極。 接著，形成用以覆蓋閘極電極17及上層保持電容電 極1 8之層間絕緣膜1 9。從此層開始的上層的構成要素（亦 即，層間絕緣膜1 9、分別與多晶矽層1 5的源極及汲極連 接的源極電極20S及汲極電極20D、鈍化膜21、平坦化膜 22、以及像素電極23)係形成爲與第5圖所示的構成要素 相同。 此外，第二基板30及共用電極31亦與第5圖所示相 同貼合至第一基板1〇，以密封位於第二基板30與第一基 板10之間的液晶層LC。並且，於第一基板10與第二基 板30形成未圖示的偏光板。該顯示裝置的顯示動作係與 習知例所示者相同。
接著，參照第3圖與第4圖，針對保持電容1C的另 一個特徵構成加以說明。第3圖與第4圖係保持電容1C -13- 1355551 的平面圖，第4圖的Υ- Y剖線的剖面相當於第1圖的保 持電容1C的剖面。如第3圖所示，當多晶矽層15C(保持 電容電極）的圖案比緩衝膜13的開口部0Ρ的底部還小時 ，由於該部分的多晶矽層15C由微結晶多晶矽所構成，故 有該部分的電阻變高，且與像素TFT 1Τ的源極之連接電 阻變高的問題。此外，當開口部0P的階梯覆蓋率（step coverage)差時，有因該段差部D而導致斷線之虞。 因此，如第4圖所示，多晶矽層15C(保持電容電極） 的圖案係形成爲比開口部0P的底部還大，且形成爲將多 晶矽層15C外周部的邊緣配置於開口部0P的傾斜部K的 緩衝膜13上或開口部0P外側的緩衝膜13上。藉此，多 晶矽層1 5C(保持電容電極）外周部的結晶粒徑變的比內側 的結晶粒徑還大。亦即，多晶矽層1 5 C (保持電容電極）的 圖案變成爲以低電阻的外周多晶矽部來包圍高電阻的微結 晶多晶矽部的周圍。藉此，能減小像素T F T 1 T的源極與 多晶矽層15C(保持電容電極）的連接電阻。此外，由於以 保持電容電極18來覆蓋開口部0P的段差整體，故能減輕 /防止因段差部位所造成的保持電容電極的斷線。並且， 上層保持電容電極18亦可配置成不與多晶矽層15C(保持 電容電極）外周部平坦性不良好的部分重疊。藉此，能抑 制上層保持電容電極1 8與多晶矽層1 5間的絕緣耐壓的降 低。 並且，在本實施形態中，雖於第一基板10配置像素 電極23且於第二基板30配置共用電極31，但本發明亦可 -14- 1355551 適用於具有上述以外的構成的液晶顯示裝置。例如，本發 明亦可適用於在第一基板10配置像素電極與共用電極兩 者，且針對第一基板10使用大致水平方向的電場來進行 液晶層LC的光學性控制之FFS(Fringe - Field Switching ;邊緣電場切換）方式或IPS(In-Plain Switching;橫向電 場切換）方式的液晶顯示裝置。爲FFS方式時，由於像素 電極與共用電極係隔著絕緣膜而相對向配置，故藉此構成 爲電容。由於加上此電容，故能增大保持電容1C整體的 電容値，故對高細緻化及高開口率化更爲有效。 此外，本實施形態雖以液晶顯示裝置爲例來說明，但 本發明亦可適用於液晶顯示裝置以外的顯示裝置，例如亦 可適用於具備有有機電致發光（electroluminescence)元件 的顯示裝置。 【圖式簡單說明】 第1圖係本發明的實施形態的液晶顯示裝置的剖面圖 〇 第2圖係本發明的實施形態的液晶顯示裝置的平面圖 〇 第3圖係本發明的實施形態的液晶顯示裝置的保持電 容的平面圖。 第4圖係本發明的實施形態的液晶顯示裝置的保持電 容的平面圖。 第5圖係顯示習知例的液晶顯示裝置的剖面圖。 【主要元件符號說明】 -15- 1355551 1 ' : 100 像 素 IT ' 1 00T 像 素 TFT 1C、 1 OOC 保 持 電 容 10 第 — 基 板 11 遮 光 金 屬 層 12 下 層 保 持 電 容 電 極 13、 53 緩 衝 膜 14 下 層 保 持 電 容 膜 15、 15C、5 5 多 晶 矽 層 16、 56 閘 極 絕 緣 膜 1 6C 上 層 保 持 電 容 膜 17 .閘 極 電 極 18 上 層 保 持 電 容 電 極 19 層 間 絕 緣 膜 20D 汲 極 電 極 20S 源 極 電 極 2 1 鈍 化 膜 22 平 坦 化 膜 23 像 素 電 極 30 第 二 基 板 3 1 共 用 電 極 56C 保 持 電 容 膜 57 閘 極 電 極 58 上 層 電 容 電 極 -16- 1355551 OP 開口部 CHI、CH2、CH3 接觸孔 K 傾斜部 LC 液晶層 -17

Claims (1)

1355551 十、申請專利範圍 ι_一種顯示裝置，係於基板上具備有薄膜電晶體以及 用以保持經由前述薄膜電晶體而施加至像素電極的顯示信 號之保持電容的顯示裝置中，其特徵爲， 前述薄膜電晶體係具備有： 遮光層，係形成於前述基板上； 多晶砍層’係於前述遮光層上隔著緩衝膜而形成； 閘極絕緣膜，係覆蓋前述多晶矽層；以及 閘極電極’係形成於前述閘極絕緣膜上； 而前述保持電容係具備有： 下層保持電容電極，係形成於前述基板上； 下層保持電容膜，係經由形成於前述下層保持電容電 極上的前述緩衝膜的開口部而與前述下層保持電容電極接 觸，且比前述緩衝膜還薄： 保持電容電極，係隔著前述下層保持電容膜而形成於 前述下層保持電容電極上，且具有比前述緩衝膜上的多晶 矽層的結晶粒徑還小的微結晶多晶矽部分； 上層保持電容膜，係覆蓋前述保持電容電極；以及 上層保持電容電極，係隔著前述上層保持電容膜而形 成於前述保持電容電極上。 2.如申請專利範圍第1項之顯示裝置，其中，前述保 持電容電極的圖案係形成爲比前述開口部的底部還大，前 述保持電容電極外周部的邊緣係配置於前述開口部的傾斜 部的前述緩衝膜上，且前述保持電容電極外周部的結晶粒 -18- 1355551 徑係比內側的結晶粒徑還大。 3. 如申請專利範圍第1項之顯示裝置，其中，前述保 持電容電極的圖案係形成爲比前述開口部的底部還大，前 述保持電容電極外周部的邊緣係配置於前述開口部的外側 的前述緩衝膜上，且前述保持電容電極外周部的結晶粒徑 比內側的結晶粒徑還大。 4. 如申請專利範圍第1項之顯示裝置，其中，前述緩 衝膜與前述下層保持電容膜的膜厚總和爲3 OOnm以上》 5. 如申請專利範圍第1項之顯示裝置，其中，前述下 層保持電容膜的膜厚爲10Onm以下。 6. 如申請專利範圍第2項之顯示裝置，其中，前述保 持電容電極的外周部係未與前述上層保持電容電極重疊。 7. 如申請專利範圍第3項之顯示裝置，其中，前述保 持電容電極的外周部係未與前述上層保持電容電極重疊。 8·—種顯示裝置的製造方法，係於基板上具備有薄膜 電晶體以及用以保持經由該薄膜電晶體而施加至像素電極 的顯示信號之保持電容的顯示裝置的製造方法，其特徵爲 :該製造方法具備有： 於前述基板上形成遮光層及下層保持電容電極之步驟 « 形成緩衝膜並覆蓋前述遮光層及下層保持電容電極之 步驟； 選擇性地蝕刻前述下層保持電容電極上的前述緩衝膜 以形成開口部之步驟； -19- 1355551 經由前述開口部於前述下層保持電容電極上形成比前 述緩衝膜還薄的下層保持電容膜之步驟； 於前述緩衝膜及前述下層保持電容膜上形成非晶矽層 ，並對該非晶矽層進行雷射退火，藉此而形成結晶粒徑比 前述緩衝膜上之多晶矽層還小的微結晶多晶矽層之步驟： 將前述多晶矽層予以圖案化以形成保持電容電極之步 驟； 形成用以覆蓋前述多晶矽層之閘極絕緣膜以及用以覆 蓋前述保持電容電極之上層保持電容膜之步驟；以及 於前述閘極絕緣膜上形成閘極電極，且於前述上層保 持電容膜上形成上層保持電容電極之步驟。 9. 如申請專利範圍第8項之顯示裝置的製造方法，其 中，形成前述保持電容電極之步驟，係將前述保持電容電 極形成爲比前述開口部的底部還大，且使前述保持電容電 極的邊緣配置於前述開口部的傾斜部的前述緩衝膜上。 10. 如申請專利範圍第8項之顯示裝置的製造方法， 其中，形成前述保持電容電極之步驟，係將前述保持電容 電極形成爲比前述開口部的底部還大，且使前述保持電容 電極的邊緣配置於前述開口部的外側的前述緩衝膜上。 11. 如申請專利範圍第8項之顯示裝置的製造方法， 其中，前述緩衝膜與前述下層保持電容膜的膜厚總和爲 3 OOnm以上。 12. 如申請專利範圍第8項之顯示裝置的製造方法， 其中，前述下層保持電容膜的膜厚爲1 OOnm以下。 -20- 1355551 七、 指定代表圖 (一） 、本案指定代表圖為：第（1)圖 (二） 、本代表圖之元件代表符號簡單說明： 1T 像素TFT 1C 保持電容 10 第一基板 11 遮光金屬層 12 下層保持電容電極 13 緩衝膜 14 下層保持電容膜 1 5、1 5 C 多晶矽層 16 閘極絕緣膜 16C 上層保持電容膜 17 閘極電極 18 上層保持電容電極 19 層間絕緣膜 2 0 D 汲極電極 2 0 S 源極電極 21 鈍化膜 22 平坦化膜 2 3 像素電極 30 第二基板 3 1 共用電極 OP 開口部 CH1、CH2、CH3 接觸孔 K 傾斜部 LC 液晶層 八、 本案若有化學式時，請揭示最能顯示發明特徵的化學 式：無
TW096132410A 2006-09-14 2007-08-31 Display device and method of manufacturing the same TW200813581A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006249671 2006-09-14
JP2006249670 2006-09-14
JP2007179898A JP4179393B2 (ja) 2006-09-14 2007-07-09 表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW200813581A TW200813581A (en) 2008-03-16
TWI355551B true TWI355551B (zh) 2012-01-01

Family

ID=39187650

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096132410A TW200813581A (en) 2006-09-14 2007-08-31 Display device and method of manufacturing the same

Country Status (4)

Country Link
US (1) US8071985B2 (zh)
JP (1) JP4179393B2 (zh)
KR (1) KR100918138B1 (zh)
TW (1) TW200813581A (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008132862A1 (ja) * 2007-04-25 2010-07-22 シャープ株式会社 半導体装置およびその製造方法
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
CN102473733B (zh) 2009-07-18 2015-09-30 株式会社半导体能源研究所 半导体装置以及制造半导体装置的方法
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
TWI634642B (zh) * 2009-08-07 2018-09-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101470811B1 (ko) 2009-09-16 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101117731B1 (ko) 2010-01-05 2012-03-07 삼성모바일디스플레이주식회사 화소 회로 및 유기전계발광 표시 장치, 및 이의 구동 방법
CN105789321B (zh) 2010-03-26 2019-08-20 株式会社半导体能源研究所 半导体装置的制造方法
KR101666661B1 (ko) 2010-08-26 2016-10-17 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 평판 표시 장치
TWI449004B (zh) 2010-08-30 2014-08-11 Au Optronics Corp 畫素結構及其製造方法
JP2012064604A (ja) * 2010-09-14 2012-03-29 Casio Comput Co Ltd トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
TWI451179B (zh) * 2011-11-17 2014-09-01 Au Optronics Corp 畫素結構及其製造方法
US8907392B2 (en) * 2011-12-22 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including stacked sub memory cells
KR20130110490A (ko) * 2012-03-29 2013-10-10 삼성디스플레이 주식회사 어레이 기판 및 이의 제조 방법
KR20130136063A (ko) * 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
CN102981335A (zh) * 2012-11-15 2013-03-20 京东方科技集团股份有限公司 像素单元结构、阵列基板和显示装置
KR102014167B1 (ko) 2012-12-06 2019-10-22 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치
KR102167136B1 (ko) * 2013-12-31 2020-10-16 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판을 구비한 표시장치 및 그 제조방법
US9337247B2 (en) * 2014-01-21 2016-05-10 Apple Inc. Organic light-emitting diode display with bottom shields
US9716134B2 (en) 2014-01-21 2017-07-25 Apple Inc. Organic light-emitting diode display with bottom shields
KR102296945B1 (ko) * 2014-07-04 2021-09-01 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI582968B (zh) * 2014-08-15 2017-05-11 群創光電股份有限公司 陣列基板結構及接觸結構
KR102471668B1 (ko) * 2014-11-10 2022-11-29 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 제조방법
CN104900655A (zh) * 2015-04-14 2015-09-09 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
TWI553839B (zh) * 2015-04-15 2016-10-11 群創光電股份有限公司 顯示面板
JP6698486B2 (ja) 2016-09-26 2020-05-27 株式会社ジャパンディスプレイ 表示装置
KR20180038600A (ko) * 2016-10-06 2018-04-17 삼성디스플레이 주식회사 표시 장치
KR102531126B1 (ko) * 2017-06-14 2023-05-11 삼성디스플레이 주식회사 단위 화소 및 이를 포함하는 유기 발광 표시 장치
KR102431929B1 (ko) * 2017-10-31 2022-08-12 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR102583621B1 (ko) * 2017-12-08 2023-09-26 엘지디스플레이 주식회사 표시장치 및 그 제조방법
JP6774464B2 (ja) * 2018-08-24 2020-10-21 株式会社Ｊｏｌｅｄ 半導体基板および発光装置
CN110797353A (zh) * 2019-11-12 2020-02-14 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2564725B2 (ja) * 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
WO1994018706A1 (en) * 1993-02-10 1994-08-18 Seiko Epson Corporation Active matrix substrate and thin film transistor, and method of its manufacture
US5594569A (en) * 1993-07-22 1997-01-14 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal electro-optical apparatus and method of manufacturing the same
JP3761250B2 (ja) 1996-07-11 2006-03-29 シャープ株式会社 液晶表示装置
JPH11111998A (ja) 1997-10-06 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
JP3786515B2 (ja) 1998-01-30 2006-06-14 セイコーエプソン株式会社 液晶装置及びその製造方法並びに電子機器
US6433841B1 (en) * 1997-12-19 2002-08-13 Seiko Epson Corporation Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same
US7084016B1 (en) * 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
JP3744227B2 (ja) 1998-09-24 2006-02-08 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
US6590229B1 (en) * 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
JP3711781B2 (ja) 1999-03-12 2005-11-02 セイコーエプソン株式会社 電気光学装置及びその製造方法
JP4403329B2 (ja) * 1999-08-30 2010-01-27 ソニー株式会社 液晶表示装置の製造方法
US7071041B2 (en) * 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6661180B2 (en) * 2001-03-22 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method for the same and electronic apparatus
US6897477B2 (en) * 2001-06-01 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
JP4798907B2 (ja) * 2001-09-26 2011-10-19 株式会社半導体エネルギー研究所 半導体装置
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP4073239B2 (ja) * 2002-04-24 2008-04-09 三洋電機株式会社 表示装置
JP4484881B2 (ja) * 2004-12-16 2010-06-16 シャープ株式会社 アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置
JP4628801B2 (ja) * 2005-01-19 2011-02-09 シャープ株式会社 液晶表示装置
KR20060111265A (ko) * 2005-04-22 2006-10-26 삼성전자주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시장치
KR100646937B1 (ko) * 2005-08-22 2006-11-23 삼성에스디아이 주식회사 다결정 실리콘 박막트랜지스터 및 그 제조방법
JP2007188936A (ja) * 2006-01-11 2007-07-26 Epson Imaging Devices Corp 表示装置
KR101204365B1 (ko) * 2006-01-16 2012-11-26 삼성디스플레이 주식회사 액정 표시 패널 및 그 제조 방법
JP5044273B2 (ja) * 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
JP2009122244A (ja) * 2007-11-13 2009-06-04 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板の製造方法、及び表示装置
KR101478045B1 (ko) * 2007-11-26 2014-12-31 삼성디스플레이 주식회사 터치 스크린

Also Published As

Publication number Publication date
KR20080025011A (ko) 2008-03-19
KR100918138B1 (ko) 2009-09-17
US20080067519A1 (en) 2008-03-20
JP2008096962A (ja) 2008-04-24
US8071985B2 (en) 2011-12-06
JP4179393B2 (ja) 2008-11-12
TW200813581A (en) 2008-03-16

Similar Documents

Publication Publication Date Title
TWI355551B (zh)
JP4420462B2 (ja) 液晶表示装置及びその製造方法
JP5128091B2 (ja) 表示装置及びその製造方法
JP5796760B2 (ja) トランジスタ回路
US8018013B2 (en) Pixel structure and method for manufacturing thereof
WO2017065199A1 (ja) 半導体装置およびその製造方法
TWI440185B (zh) 顯示裝置、切換電路及場效電晶體
TW201321872A (zh) 邊緣電場切換型液晶顯示裝置用陣列基板及其製造方法
JP5784732B2 (ja) 液晶表示装置、および液晶表示装置の製造方法
US9023685B2 (en) Semiconductor device, fabrication method for the same, and display apparatus
KR101291318B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR101569766B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101376973B1 (ko) 박막 트랜지스터 기판의 제조 방법
CN101145566A (zh) 显示装置及其制造方法
WO2018043472A1 (ja) アクティブマトリクス基板およびその製造方法
WO2018212100A1 (ja) アクティブマトリクス基板およびその製造方法
US20190296050A1 (en) Active matrix substrate and method for manufacturing same
JP4233307B2 (ja) アクティブマトリクス基板および表示装置
WO2012004925A1 (ja) 半導体装置及びその製造方法並びに液晶表示装置
JP7471075B2 (ja) アクティブマトリクス基板およびその製造方法
JP2004325627A (ja) アクティブマトリクス基板および表示装置
JP2004271903A (ja) 薄膜トランジスタ基板およびその製造方法並びに液晶表示装置
JP2006178235A (ja) 薄膜トランジスタアレイ基板及び液晶表示装置
CN112736091B (zh) 有源矩阵基板及其制造方法和内嵌式触摸面板型显示装置
US20230135065A1 (en) Active matrix substrate