TWI343556B - Voltage buffer and source driver thereof - Google Patents

Description

NVT-2006-044 21007twf.d〇c/g 九、發明說明： 【發明所屬之技術領域】 本發明是關於一種電壓緩衝器，且特別是關於一種口 提高迴轉率的電壓缓衝器與其源極驅動器。 ° 【先前技術】 傳統的電壓緩衝器，通常用來傳送電壓信號，並择 其驅動能力，同時也避免負載影響到電路的輸出。 顯示器中源極驅動器所應用之電壓緩衝器，通常由=晶 大器所構成。 异玫 圖1為根據傳統技術之電壓緩衝器之電路圖。^ i 負回授結構的電壓緩衝器100，運算放大器U0的二 ^ 耦接至其負輸入端。而運算放大器110的正輸入端:出端 一輸入電壓VINT。理論上，由於虛短路的關係，運曾至 大器110的輸出端所產生的輸出電壓VOUT會與輪 ^ VINT相等，並隨著輸入電壓VINT而改變。、⑴入電壓 但是當圖1所示之電壓緩衝器應用於液晶顯 * jig 極驅動器中時，所需驅動的面板端負載電容較高。因此、 當輸入電壓VINT改變時，電壓緩衝器100會因為負 關係，無法快速的將輸出電壓VOUT調整至與輸入電^ VINT相同的電壓位準。也就是說，電壓緩衝器1⑽的= 轉率（slew rate )會因為負載而變低。 、迴 而隨著液晶顯示器的尺寸愈來愈大，其負載電容也就 愈大，若源極驅動器所使用之電壓緩衝器的迴轉率無法^ 效改善，則液晶顯示器的顯示品質將隨之下降。‘、、、' NVT-2006-044 21007twf.doc/g 【發明内容】 本發明的目的其中之一是在提供一種電壓緩衝器，將 輸入電壓轉換為過驅動電壓。當輸入電壓改變時，過驅動 電壓便隨之改變，且改變幅度加大，用以加速輸出電壓的 變化，進而提升電壓緩衝器的迴轉率。 本發明的目的其中之一是在提供一種源極驅動器，利 用過驅動的原理，使其緩衝器具有較高的迴轉率，進而使 源極驅動器可以適用於驅動較大負載電容並改善液晶面板 顯示晝質。 。。马運成上述與其他目的，本發明提出一種電壓緩衝 器-匕括運真放大器以及過驅動單元。運算放大器具有一 ^輸入端、一負輸入端以及一輸出端，運算放大器的輸出 端耗接至負輸入端，且其輸出端輸出一輸出電壓 於輸入電壓與運算放大器之間，用以比較輸入: 出電壓，並輸出過驅動電壓至運算放大器之正輸入 輪二電電壓’則過_大於 ::若輸入電壓等於輸出電壓，則過驅動電㈣: _上^=轉單元在本伽—實施财，包括電_ 輸入電;及電壓調整電路。電屬偵測器用以比較 單元d:並號與降壓信號。控制 整電虔調整電路的輪出乂^5虎與降慶信號，調 電i調正電路輕接至控制單元， NVT-2006-044 21007twf.doc/g 並根據控制單元的輸出，調整過驅動電壓的電壓位準。 上述之電壓調整電路，在本發明另一實施例中，包 括：電容，具有一第一端與一第二端。第一開關耦接於充 電電壓與電容之第一端之間。第二開關耦接於電容之第二 ，與接地端之間。第三開關耦接於電容的第二端與輸入電 壓之間’第四開關耗接於電容的第一端與運算放大器之正 輸入端之間。第五開關耦接於輸入電壓與電容的第一端之 間’第六開關_於電容的第二端與運算放大器之正輸入 端之間。以及第七開關，純於運算放大器之正輸入端與 輸入電壓之間。 / ' Μ其中el本發明—實施财，上述控制單元根據升壓 ^與降壓信號’輸出充電錢、第—路徑 徑信號以及回復信號。若夯 。化第一路 -開關¥通’右第-路徑信號致 ，、第 關導通’若第二路#信號 二=與第四開 通’若回復信號致能，㈣第六開關導 上述之電壓調整電路在本 一電阻爐於第-電流源與輸入電壓之Τ Ι包括第 源的另-端_於第—卫作:上述第-電流 壓與第二電流源之間，第第—電阻_於輪入電 作電壓。第-開關的—端輕接另—端_接於第二工 共用節點，第—開關的另-端輕接且與第—電流源之 入？。第二開關的-物於第二電^放大器的該正輸 用即點’另二電流源之共 的正輸入端。第三開關 1343556 NVT-2006-044 21007twf.doc/g 耗接於運算放大器的正輸人端與輸人電壓之間。 〇其中’在本發明另一實施例+，控制單元根據升壓信 號與降壓信號’輸出第—路徑信號、第二路徑信號以及回 復信號。若第-路徑信號致能，則第—開關導通，若第二 路ϋ號致☆’則第二開關導通，若回復 三開關導通。 乐

為達成上賴其他目的，本發明提供—種源極驅動 益’適用以驅動一液晶面板。此源極驅動器包括驅動單元 =及多個上述之電壓緩衝器、_單元根據輸人之顯示信 產生多㈣-驅動麵。多㈣魏衝_接至驅動 早疋，電壓緩衝ϋ與第—驅動電壓為___對… 一驅動電壓，各輸出-第二驅動電壓。 1各弟 其中’每—^壓緩衝器具有—運算放大賴一過驅 早7C ’過驅動單7C根據相對應之上述第_驅動電壓 =過驅動電壓至運算放大器，每―個電壓緩衝器根據相

j應過驅動電壓，縮㈣目對應第二驅動電壓之穩定時間， 使传該液晶面板有較好之顯示畫質。第—驅動電壓 ^述電壓緩衝H的輸人賴，而第二鶴麵 述 電壓緩衝器的輸出電壓。 马上达 輯ίΓ月在輸人電壓變化時，_過驅動單元加大電壓 緩衝讀人端與輸出端之間的電壓差異。換句話說， =壓改變時，過驅動電壓转之改變，並且改變的^ :端的;大的電，動下’加速改變電壓緩衝器ί 、 …進而提升其迴轉率。並將此電壓緩衝器 NVT-2006-044 21007twf.doc/g 應用於源極驅動器中，使源極驅動器可驅動具有較大負載 電容的液晶面板，改善其顯示晝質。 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂，下文特舉本發明之較佳實施例，並配合所附圖式， 作詳細說明如下。 【實施方式】 圖2為根據本發明一實施例之電壓緩衝器之電路方塊 圖。電壓緩衝器200包括運算放大器21〇與過驅動單元 220。運异放大器210，具有正輸入端與負輸入端以及一輸 出如1，輸出端搞接至負輸入端’形成一負迴授的架構。而 輸出端所輸出的電壓則為一輸出電壓ν〇υτ。過驅動單元 220，耦接於一輸入電壓VINT與該運算放大器21〇之間， 用以比較輸入電壓VINT與輸出電壓v〇U丁，並輸出一過 驅動電壓ODV至運算放大器21〇之正輸入端。 其中，根據過驅動單元220的比較結果，若輸入電壓 VINT大於輸出電壓VOUT ’則使過驅動電壓〇DV大於輸 入電壓VINT ’若輸入電壓VINT小於輸出電壓νουτ，則 過驅動電壓ODV小於輸入電壓VINT，若輸入電壓等於輸 出電壓，則使過驅動電壓ODV等於輸入電壓VINT。 換έ之，過驅動單元220會根據輸入電壓VINT的變 化，將輸入電壓VINT轉換為過驅動電壓〇DV，並加大過 驅動電壓ODV與輸出電壓V0UT之間的電壓位準差異。 加速改變運异放大器21〇之輸出電壓ν〇υτ的電壓位準， 使輸出電壓νουτ更快達到輸入電壓VINT的電壓位準， 1343556 NVT-2006-044 2l0〇7twf,doc/g 以增強電壓緩衝器200的迴轉率。 過驅動單元220包括電壓偵測器222、控制單元224

以及電壓調整電路226。電壓偵測器222用以比較輸入電 壓VINT與輸出電壓V0UT，並根據其比較結果輸出一升 壓信號UP與一降壓信號DN至控制單元224。控制單元 224耦接至電壓偵測器222 ’根據升壓信號UP與降壓信號 DN，調整電壓調整電路226的輸出。電壓調整電路226 根據控制單元224的輸出（本實施例中，則將控制單元224 的輸出統稱為控制信號CS)，調整過驅動電壓0DV的電 壓位準。

當輸入電壓VINT改變時，過驅動電壓〇DV便會隨 之改變，且改變的幅度更大。例如，若輸入電壓丁加 大X伏特時，X為正數，過驅動電壓ODV則加大（x+dv) 伏特，dV為正數。反之，若輸入電壓VINT降低X伏特 時，過驅動電璧ODV則降低（x+dv)伏特。由於驅 動電壓ODV與輸出電壓V0UT的電壓差加大，因此運 放大器210的驅動能力便會增強，進而加速輸 VOUT的改變，使電壓緩衝器2〇〇的迴轉率上升。 由於本發縣要是藉㈣雜人轉彻 改變過驅動電壓ODV的電壓位準，進而 叉 200的壇轉率。因此，電壓偵測器22 == 壓調整電路226不只-種實現方式，與電 電路226可配合不同結構之控制單元二 == ，的調整。以下將進-步以數種不同：g NVT-2006-044 210〇7twf.doc/g 例中電壓偵測器222、控制單元224與電壓調整電路226 之實現方式。 接下來，進一步說明電壓調整電路226的實施方式。 圖3A為根據本實施例之電壓調整電路之電路圖。在圖3A 實施例中’控制單元224所輸出的控制信號CS包括充電 b號PH1、第一路徑信號PH2P、第二路徑信號pH2N以 及回復信號PH2。配合圖3A實施例之控制單元224之電 路架構請參照圖7A、7B中之說明。 在圖3A實施例中，電壓調整電路226耦接至控制單 元224 ’並根據第一路徑信號PH2p、第二路徑信號pH2N 調整過驅動電壓ODV的電壓位準，根據回復信號pH2 , 使過驅動電壓ODV等於輸入電壓VINT。 其中，當輸入電壓VINT改變時，充電信號PH1會先 產生一致能期間，使電壓調整電路220預先儲存一預設電 壓，例如使用電谷儲存其預設電壓。然後，控制單元224 會根據輸入電壓VINT與輸出電壓VOUT的比較結果，也 就是升壓信號UP與降壓信號DN的電壓位準，使第一路 徑號PH2P或者第二路徑信號pH2N在一過驅動期間之 中致能。同一過驅動期間内，第一路徑信號pH2p與第二 路徑化號PH2N僅會有一個信號產生致能。 若輸入電壓VINT大於輸出電壓ν〇υτ，則第一路徑 k唬ΡΗ2Ρ於一過驅動期間之中致能，若輸入電壓Vint 小於輸出電壓VOUT，則第二路徑信號^抓於上述的過 驅動期間之中雜。然後，在上述過_躺後，回復信 1343556 NVT-2006-044 2l〇〇7twf.doc/g 唬PH2產生致能，使過驅動電壓〇DV等於輸入電壓 VINT ’避免輸出電壓ν〇υτ的電壓位準改變過大。時脈 訊號CLK之週期依據輸入電壓VINT而改變，因此，當下 一筆輸入電壓VINT輸入過驅動單元22〇之後，又開: 複過驅動控制流程。 電壓調整電路226輸出過驅動電壓〇DV至運算放大 器210。如圖3A所示，電壓調整電路226

S!〜S7與-電容C。電容c具有第—端⑼與第= CP2 ’開M S1純於充電電壓dv與電容c之第一端⑼ 之間。開關S2耗接於該電容c之第二端cp2盘 漏之間。開關S3 _於電容c的第二端cp2 = ^之間’開關S4耗接於電容。的第一端cp?與J 异放大益210之正輸入端之間。開關s

VINT與電容C的第—端CP1之間，開關‘二$ 的第二端CP2與運算放大器21〇 接於電合C

S7婦於運算放大器21G之正輸人料之間。開關 間。在本實施例中，充電電壓^壓丽之 其中’右充電信號PH1致能，則聞關。 導通，使充電電壓dV對電容c充電，電容1㈣山關S2 與第二端CP2之間會產生—正電壓差 ^ 一端CP1 VINT大於輸出電壓V0UT，則第—路徑^ ’若輸入電壓 驅動期間中致能，開關S3與開關S4導心:進：= 電壓ODV大於輸人電壓VINT。理論上而 會因為電容c所財的電料大於以 1343556 NVT-2006-044 21007twf.doc/g 動電壓ODV與輸入電壓VINT之間的電壓 電壓dV的數值而定，可依照不同的使用 的充電電壓dV。 差異值則視充電 需求而設定不同

右輸入電壓VINT小於輪出電壓ν〇υτ ,則 信號ΡΗ2Ν在上狀過驅動㈣中致能，開關％ := S6導通。電容C兩端的電壓差會對輸人電壓vint =關 負壓差的效果，使過驅動電壓〇DV小於輪入電壓 一 因此，運算放大器210便會加速使輸出電壓v〇u 輸入電壓VINT的驟位準。接下來，在上述過驅動= 之後，回復㈣PH2產生致能，並使第七開關導通。過= 動電壓ODV則因關S7導通而等於輸入信號vint ^

綜合圖3Α實施例之說明，當輸入電壓VINT改變 電壓調整祕226會先進行電荷_存，職經由信號傳 遞路徑的控制，調整過驅動電壓〇DV。當 變大，過驅動電壓ODV便隨之變大，當田:入^: ：!:小，過驅動電壓ODV便隨之變小，且其改變的幅度大 於輸入電壓VINT改變的幅度。最後，再將過驅動電壓〇Dv 的電壓位準調整為輸入電壓VINT。其中，在充電的過程 中，由於運算放大器210的正輸入端具有等效對地的寄生 電容(parasitic capacitance)，所以過驅動電壓〇DV在充電 “號PH1致能期間並不會突然下降，只要調整充電信號 ΙΉ1致此期間的大小，便能降低過驅動電壓〇Dv下降的 問題。 在本發明另一實施例中，在充電信號PH1或回復信號 1343556 NVT-2006-044 21007twf.doc/g PH2為致能時，或者當第一路徑信號PH2P與第二路徑信 * 號PH2N皆失能時（即是當輸入電壓VINT等於輸出電壓

VOUT時），可使開關SI、S2、S7同時皆處於導通狀態。 配合圖3A實施例之控制單元224之電路架構，請參照圖 8A、8B之說明。當電壓偵測器222彳貞測到輸入電壓viNT 改變（變大或變小）後，使得第一路徑信號PH2p或是第 二路控信號PH2N其中有一路徑致能，以調整過驅動電壓 φ 〇DV。當輸入電壓VINT變大，第一路徑信號pH2p致能， 則過驅動電壓ODV大於輸入電壓viNT。當輸入電壓viNT '羞小，第一路徑k號PH2N致能，則過驅動電壓odv小 於輸入電壓VINT。當輸入電壓VINT等於輸出電壓V0UT ' 時，回復信號PH2致能，過驅動電壓ODV則因開關S7 • 導通而等於輸入信號VINT。 在回復彳§號PH2致能同時，充電信號pH 1亦為致能 狀態(本發明另一實施例中可以回復信號pH2代替充電信 號PH1來控制開關S1與S2)，開關S1與S2導通使充電 鲁 電壓dV對電容C充電，電容C的第一端cp〗與第二端 CP2之間會產生一正電壓差。當輸入電壓Vint再次轉變 時，第一路徑信號PH2P或是第二路徑信號pH2N其中有 一路徑信號得以馬上致能以調整過驅動電壓〇DV，不需要 • 再先對電容C充電。如此，不僅更能維持過驅動電壓ODV 的電壓位準，避免前一實施例所述之驅動電壓〇Dv下降 ， 的問題，更能加速過驅動電壓ODV的變化速度，增加電 壓緩衝器200的迴轉率。除此之外，另—好處是不需要額 14 NVT-2006-044 21007twf.doc/g 外的時脈信號CLK以及非重疊時脈產生電路(如圖中 710)。因此，圖8A控制單元8〇〇之實施例比圖7a柙制單 元700之實施例簡單許多。 工 本實施例主要利用電容c儲存一電壓差，經由信號傳 遞路徑的控制，將輪入電壓VINT轉換為過驅動電壓 ODV。由於過驅動電壓〇Dv與輸出電壓ν〇υτ的電壓準 位差異較大，所以運算放大器21〇會更快速的調整其輸出 電壓VOUT的電壓準位’進而增加電壓緩衝器之迴轉率。 在本發明另一實施例中，電壓調整電路226亦可使用 另一種電路加以實施，圖3Β為根據本發明另一實施例之 電壓凋整電路之電路圖。在圖3Β實施例中，控制單元 所輸出的控制信號CS包括第一路徑信號ρΗ2ρ、第二路徑 =號ΡΗ2Ν以及回復信號ΡΗ2。配合圖3Β實施例之控制 旱元224之電路架構凊參照圖8a、8Β之說明。在圖3Β 實施例中，若輸入電壓VINT大於輸出電壓ν〇υτ，則第 二路徑信號ΡΗ2Ρ為致能狀態，第二路徑信號ΡΗ2Ν與回 设"ί。5虎ΡΗ2為失能狀悲。若輸入電壓viNT小於輪出電壓 =〇UT ’則第一路徑信號PH2P與回復信號pH2為失能狀 二第一路從k號PH2N為致能狀態。若輸入電壓 等於輸出電壓VOUT時，則回復信號PH2為致能狀態，第 —路徑信號PH2P與第二路徑信號PH2N為失能狀態。 山電壓調整電路300耦接至運算放大器210的正輸入 端，用以調整過驅動電壓ODV。電壓調整電路3〇〇包括電 流源Is!、In、電阻R31、R32以及開關S8、S9、S10。電 NVT-2006-044 21 〇〇7twf.d〇c/i 阻R31輕接於電流源l3!與輸入電壓VINT之間，電流源 hi的另一端耦接於第一工作電壓電阻R32耦接於輸 入VINT與H源l32之間，電流源h的另—端搞接 於一工作電壓V2 ^開關S8 一端耦接於電阻R31與電流 源h之共用節點，另一端麵接於運算放大器210的正輸入 端。 開關S9的一端耦接於電阻R32與電流源h之共用節 =，另一，耦接於運算放大器2]0的正輸入端。開關S10 盆接於，，放大器210的正輸入端與輸入電壓VINT之間。 其中丄右第一路徑信號PH2P致能，則開關S8導通，若第 一路徑k號pH2N致能，則開關S9導通，若回復信號pH2 致能，則開關S10導通。 換δ之’當輸入電壓VINT大於輸出電壓v〇u丁時， 開，S8導通，過驅動電壓〇DV等於輸入電壓vint加上 電ml源h在經電阻所產生的壓差。當輸入電壓Vint ^於輸出電壓V0UT時，開關S9導通，過驅動電壓〇Dv $於輸^電壓VlNT減掉電流源b流經電阻R32所產生的 ，差。當輪入電壓VINT等於輸出電壓VOU丁時，開關S10 導通，過驅動電壓0DV等於輸入電壓VINT。因此，當輸 入電壓VINT改變時，根據輸入電壓VINT與輸出電壓 νουτ的大小關係決定開關S8或S9其中之一導通，以調 整過驅動電壓0DV為VINT+l3iXR31或是VINT_hxR32, 待輪出電壓V0UT與輸入電壓VINT相等時，開關sl〇導 通，過驅動電壓〇DV等於輸入電壓VINT。本實施例主要 NVT-2006-044 21007twf.doc/g 利用電流源流經電阻而使電阻兩端產生電壓差，再經由信 號傳遞路徑的控制’將輸入電壓VINT轉換為過驅動電壓 ODV。由於過驅動電壓〇DV與輸出電壓νουτ的電壓準 位差異較大，所以運算放大器210會更快速的調整其輸出 電壓VOUT的電壓準位，進而增加電壓緩衝器之迴轉率。 接下來’進一步說明本實施例中之電壓偵測器。電壓 偵測器222主要是比較輸入電壓VINT與輸出電壓VOUT 之間的差異，並對應輸出升壓信號UP與降壓信號DN。控 制單元224便可依照其比較結果，產生適當的控制信號， 來控制電壓調整電路，以調整過驅動電壓〇DV的電壓位 準。 圖4為根據本發明一實施例之電壓偵測器之電路圖。 電壓偵測器400包括P型電晶體（PM〇s transist〇r) P41 〜P43 ’ N 型電晶體（NMOS transistor) N41 〜N43，電流 源I,、I2、I3。P型電晶體P41與N型電晶體N41串聯粞 接於工作電壓VDD與電流源L之間，電晶體N41 的閘極耦接至輸入電壓VINT。

P型電晶體P42與N型電晶體N42串聯耦接於工作電 壓VDD與電流源I】之間。N型電晶體N42的閘極耦接至 輸出電壓VOUT，且P型電晶體P42的閘極耦接至p型電 晶體P41的閘極，P型電晶體P42的閘極又耦接至p型電 晶體P42與N型電晶體N42的共用節點。電流源ι2與n 型電晶體N43串聯耦接於工作電壓VDD與接地端GND之 間，且N型電晶體N43的閘極耦接至p型電晶體p41與N NVT-2006-044 21007twf.doc/g 型電晶體N41的共用節點。電流源匕與N变電晶體N43 的共用節點輸出降壓信號。 、 P型電晶體P43與電流源13串聯耦接於工作電壓VDD 與接地端GND之間，P变電晶體P43的閘極耦接至P型 電晶體P41與N型電晶體N41的共用節點，而P型電晶 體P43與電流源13的共用節點輸出升壓信號UP。 其中，由於P型電晶體P41與P42的閘極電壓相等， 且其源極皆耗接至電壓源VDD。因此’ 電晶體P41與 P42主要經由其p型電晶體P41與P42所導通的電流量以 調整汲極電壓的變化。當輸入電壓VINT大於輸出電壓 VOUT時，p型電晶體P41所需導通的電流量將會變大（需 與N型電晶體N41所導通的電流量相同）。因此，P型電 晶體P41的汲極的電壓便會下降，以使電路取彳于平衡。在 本實施例中，將經由P型電晶體P41的汲極所輸出的電壓 稱為感測電壓VSE。 當感測電壓VSE下降時，P型電晶體P43為維持相同 的電流量（需與電流源13相同），其汲極的電壓就會隨之 上升’也就是升壓信號UP的電壓位準會上升。在本實施 例中’將此一上升的升壓信號UP的電壓位準視為邏輯高 電位。另一方面，N型電晶體N43由於感測電壓VSE下 降’在需要導通相同的電流量（需與電流源I2相同）的情 況下’其汲極電壓便會隨之上升，也就是降壓信號dn的 電壓位準會上升。本實施例中，同樣將此一上升的降壓信 號DN的電壓位準視為邏輯高電位。 NVT-2006-044 21007twf.doc/g Ια搞接至N型電晶體N61的源極與n型電晶體N62的源 極。 P型電晶體P63輛接於工作電壓vdd與n型電晶體 N61的沒極之間，而P型電晶體p64耗接於工作電壓 與N型電晶體N62的及極之間，且p型電晶體p64的閘 極與P型電晶體P63的閘極皆耦接至偏壓v⑽。p型電晶 體P65的源極搞接至p型電晶體p63的没極。p型電晶體 P66的源極耦接至p型電晶體p64的汲極，p型電晶體p66 的閘極與P型電晶體P65的閘極皆耦接至偏壓Vbi。 N型電晶體N63的及極麵接至p型電晶體p65的汲 極，且N型電晶體N63的源極耗接至p型電晶體pH的 沒極。N型電晶體N64的汲極輕接至p型電晶體p66的及 極，而N型電晶體N64的源極耗接至p型電晶體p62的 汲極。且N型電晶體N64的閘極與n型電晶體N63的閘 極皆耦接至偏壓Vb2。 N型電晶體N65耦接於N型電晶體N63的源極與接 地端GND之間，且N型電晶體N65的閘極耦接至N型電 晶體N63的汲極。N型電晶體N66耦接於N型電晶體N64 的源極與接地端GND之間，且N型電晶體N66的閘極耦 接至N型電晶體N65的閘極。N型電晶體N67耦接於電 流源I2與接地端GND之間，N型電晶體N67的閘極耦接 至P型電晶體P66與N型電晶體N64的共用節點。 P型電晶體P67耦接於工作電壓VDD與電流源込之 間，P型電晶體P67的閘極耦接至p型電晶體p66與N型 1343556 NVT-2006-044 21007twf.doc/g 電晶體N64的共用節點。其中，N型電晶體N67與電流源 12的共用節點輸出降壓信號DN ’ P型電晶體P 6 7與電流源 13的共用節點輸出升壓信號UP。 P型電晶體P66與N型電晶體N64的共用接點輸出感 測電壓VSE，此感測電壓VSE的電壓位準則由輸入電壓 VINT與輸出電壓VOUT的變化所決定。而升壓信號up 與降壓信號D N的電壓位準則依照感測電壓v s e的變化所 決定。 在本實施例中，當輸入電壓VINT等於輸出電壓 VOUT時’使升壓信號UP為邏輯低電位，降壓信號DN 為邏輯高電位。當輸入電壓VINT大於輸出電壓ν〇υτ 時，感測電壓VSE下降，進而使升壓信號UP與降壓信號 DN皆變為邏輯高電位。當輸入電壓VINT小於輪出電壓b νουτ時，感測電壓VSE上升，進而使升壓信號up與降 壓信號DN皆變為邏輯低電位，與上述圖4、5實施例相同。 關於上述圖4〜6A實施例之電路之操作細節，在本技 術領域具有通常知識者，經由本發明之揭露應可輕易推 知，在此不加累述。且本發明之升壓信號up與降壓信號 DN之產生方式亦不限定於上述圖4〜6之電路，只要可以 反應出輸入電壓VINT與輸出電壓V〇UT的比較結果即 〇 圖6B為根據本發明另一實施例之電壓偵測器之電路 圖。電壓摘測電路610主要利用運算放大器21〇中之差動 放大信號DAS，來偵測輪入電壓νίΝΤ的變化，並輸出升 22 1343556 NVT-2006-044 21007twf.doc/g 壓信號UP與降壓信號DN。在本實施例中，運算放大器 210包括一差動放大器212與一輸出級電路214,差動放大 器212根據正輪入端與負輸入端所接收之信號，輸出差動 放大信號DAS至輸出級電路214。在傳統技術中，運算放 大器通常以差動電路的架構來接收輸入信號，將信號放大 後’再經由輸出級電路進行第二階段的放大，並產生輸出 仏號。在本技術領域具有通常知識者經由本發明之揭露， 應該可以輕易推知上述運算放大器的内部架構 ，在此不加 累述。 如圖6B所示’電壓偵測器610利用運算放大器210 内部所產生的差動放大信號DAS來偵測輸入電壓VINT的 變化。由於過驅動電壓〇DV在輸入電壓viNT改變時，會 先隨輸入電壓VINT而調整（請參照圖3A與圖3B之說 明）’因此，當輸入電壓VINT改變時，過驅動電壓〇dv 即調整成為輸入電壓VINT。而差動放大信號DAS便會隨 之改變’其電壓位準改變的方式與上述感測電壓VSE類 似。因為電壓偵測器400、500也是以類似差動放大器的電 路結構，作為輪入電壓VINT與輸出電壓v〇UT的比較器 之輸入級。因此，在本實施例中，電壓偵測器610直接利 用運算放大器210内部所產生的差動放大信號DAS，來產 生相對應的升壓信號UP與降壓信號DN，進而簡化電壓偵 測器610的電路架構，降低電路設計成本。 電壓債測器610包括N型電晶體N68、P型電晶體 P68、電流源12、13。電流源12與N型電晶體N68耦接於 23 1343556 NVT-2006-044 21007twf.doc/g 工作電壓VDD與接地端gnd之間。P型電晶體P68與電 流源I3耦接於工作電壓VDD與接地端GND之間。N型電 晶體N68與P型電晶體P68的閘極皆輕接於差動放大信號 DAS。其中’ P型電晶體p68與電流源13的共用節點輸出 升壓彳s唬UP，電流源與N型電晶體N68的共用節點輸 出降壓信號DN。 接下來進一步說明控制單元224，以下說明請同時參 照圖2。控制單元224根據電壓偵測器222所輸出的升壓 #唬up與降壓信號DN，輸出充電信號pH卜第一路徑信 號PH2P、第二路徑信號PH2N以及回復信號pH2，用以 控制電壓調整電路226來產生過驅動電壓〇DV。 圖7A為根據本發明一實施例之控制單元之電路圖。 控制單元700包括時脈調整電路71〇'第一控制電路72〇、 第二控制電路730以及回復電路74〇。時脈調整電路71〇 根據一時脈信號CLK，輸出充電信號PH1與參考信號 PH20，第一控制電路72〇根據升壓信號up與參考信號 PH20，輸出第一路徑信?虎PH2p。第二控制電路，^虞 降壓信號DN與參考信號PH2()，輸出第二路徑信號 PH2N。回復電路74〇根據升壓信號up、 參考信號PH20，輸出回復信號PH2。DN ” 其中，時脈調整電路710包括延遲電路712、反或閘 7义、反及閘716以及反相器718。延遲單元712接收二時 脈信號CLK，並經由延遲後輸出—延遲時脈信號dclk。 延遲單元712可由多個延遲元件，例如是反相器所構成， ν<?1 24 1343556 N VT-2006-044 21007twf. doc/g 在本實施例中則由4個反相器所構成。 反或閘714的輸入端耦接於延遲單元712的輪出端與 時脈信號CLK ’並根據延遲時脈信號DCLK與時脈信號 CLK輸出參考信號PH20。反及閘716對時脈信號CLK與 延遲時脈信號DCLK進行反及邏輯運算後，再經由反相器 718輸出充電信號PH1。 第一控制電路720包括反及閘722以及反相器724。 反及閘722對升壓信號UP與參考信號PH20進行反及邏 輯運算後’再經由反相器724輸出第一路徑信號PH2P。 第二控制電路730包括反相器732、反及閘734以及 反相器736。降壓信號DN經由反相器732耦接至反及閘 734’反及閘734對反相後之降壓信號DN與參考信號PH20 進行反及邏輯運算後’再經由反相器736輸出第二路徑信 號 PH2N。 回復電路740包括反相器742、反及閘744以及反相 器746。其中反及閘744具有三個輸入端。升壓信號UP 經由反相器742耦接至反及閘744，反及閘744對反相後 之升壓信號UP、降壓信號DN以及參考信號PH20進行反 及邏輯運算後，再經由反相器746輸出回復信號PH2。 其中，充電信號Pm、第一路徑信號PH2P以及第二 路徑信號PH2N發生致能的期間不重疊。且在每一週期 中，第一路徑信號PH2P與第二路徑信號PH2N僅會其中 一個信號發生致能。 接下來，進一步說明本發明一實施例信號之波形。以 25 NVT-2006-044 21007twf.d〇c/g 下說明請同時參照圖2。圖7B為根據圖7A實施例之信璩 波形圖。在圖7B實施例中，以邏輯高電位表示致能期間 為例’說明本實施例之信號波形關係。在本發明另一實施 例中’亦可使用邏輯低電位表示致能期間，僅需對應修改 圖7A之電路’例如在輸出端加上反相器。在本技術頜威 具有通常知識者’經由本發明之揭露應可以輕易推知，在 此不加累述。 如圖7B所示’在時脈信號CLK發生致能後，延遲〆 段時間（因延遲單元712所致），充電信號PH1發生致能， 此致能期間則稱為充電期間T1。而參考信號PH20的致能 期間則與充電信號PH1不重疊（可由時脈調整電路710推 知）。 在充電期間T1中，圖3A開關SI、S2導通，充電電 壓dV開始對電容C充電。然後，根據輸入信號VINT與 輸出信號VOUT的比較結果，在過驅動期間T2中，決定 第一路徑信號PH2P或第二路徑信號PH2N致能。若輸入 電壓VINT大於輸出電壓VOUT，則第一路徑信號PH2P 在T2期間致能，此時，開關S3、S4導通，過驅動電壓 ODV大於輸入電壓VINT (即輸入電壓VINT加上電容C 兩端的電壓差）。若輸入電壓VINT小於輸出電壓VOUT， 則第二路徑信號PH2N在T2期間致能，此時，開關S5、 S6導通，過驅動電壓〇DV小於輸入電壓VINT (即輸入 電壓VINT減去電容c兩端的電壓差）。 在過驅動期間T2之後，回復信號PH2致能。回復信 1343556 NVT-2006-044 21007twf.doc/g 號PH2的致能期間則稱為回復期間T3。在回復期間乃 中，開關S7導通，過驅動電墨等於輪入電壓vint。 且在回復回復信號PH2的致能期間中，開關S1與開關s2

可依没计需求選擇導通或是維持不導通，電壓緩衝哭皆可 正常操作。 W 在另一方面，若輸入電壓VIN丁等於輸出電壓 V〇UT ’則第一路徑信號pH2P與第二路徑信號PH2N皆 處於失能狀態（在本實施例中，即第一路徑信號pH2p與 第一路徑k號PH2N皆為邏輯低電位）。 综合上述，本發明之電壓緩衝器，因利用過驅動的原 ，，將輸入電壓轉換為變化較大的過驅動電壓，以提升運 昇放大器的驅動能力，進而提升電壓緩衝器的迴轉率。 上述之電壓緩衝器亦可應用於液晶顯示器的源極驅 為中，因上述之電壓緩衝器具有較強之驅動能力與迴轉 二。因此，源極驅動器可適用於驅動較大尺寸或是較大電 容性負载之面板，進而改善顯示晝質。 •圖8A為根據本發明另一實施例之控制單元之電路 圖。控制單800根據電壓偵測器222所輸出之升壓信號 與降壓信號DN，輸出第一路徑信號PH2p、第二路徑 ^波PH2N以及回復信號PH2 c以下說明請同時參照圖3 A 、圖3B ’控制單元800可配合圖3A實施例之電壓調整電 或是圖3B實施例之電壓調整電路300,調整過驅動 虛C ODV的電壓位準。控制單元8〇〇包括反相器81〇、82〇 >、及閘830。如圖8A所示，反相器8丨〇接收升壓信號up， 27 NVT-2006-044 21007twf.d〇c/g 經反相後輸出反相升壓信號UPB至及閘830。及閘830根 據反相升壓彳§號UPB與降壓信號DN，輸出回復信號 PH2。反相器820接收降壓信號〇>^，經反相後輸出第二路 徑信號PH2N。而升壓信號UP可以直接做為第一路徑信號 PH2P。在本實施例中，以邏輯高電位（邏輯〗）為致能狀 態，並將上述信號之關係列袅如下:

State DN UP PH2P PH2N PH2 VINT=VOUT 1 0 0 0 1 VINT>VOUT 1 1 1 0 0 VINKVOUT 0 0 0 1 0 表1 以下說明請分別參照圖3A與圖3B。如表1所示：於 圖3A中’在VINT=VOUT的狀態下，回復信號PH2致能， 開關S卜S2、S7導通(此時以回復信號PH2取代充電信號 PH1來控制開關S1與S2)’使充電電壓dV對電容C充電， 電容C的第一端CP1與第二端CP2之間會產生一正電壓 差，同時過驅動電壓ODV等於輸入電壓VINT。在 VINT>VOUT的狀態下，第一路徑信號PH2P致能，開關 S3、S4導通，使過驅動電壓〇DV大於輸入電壓VINT。 在VINT<VOUT的狀態下，第二路徑信號PH2N致能，開 關S5、S6導通，使過驅動電壓〇dv小於輸入電壓VINT。 由上述可知，在個別狀態下，第一路徑信號PH2P、第二 路徑信號PH2N以及回復信號PH2在同一時間中僅有一個 信號會處於致能狀態。 1343556 NVT-2006-044 21007twf.doc/g

如圖8B所示，圖8B為根據圖8A實施例之信號波形 圖。在過驅動期間T81中，當VINT#VOUT時，第一路徑 信號PH2P或是第二路徑信號PH2N其中有一為邏輯高電 位，表示致能。請參照圖8B，若VINT>VOUT，則第〆絡 徑信號PH2P致能，若VINT<VOUT，則第二路徑信號PH2N • 致能。在回復期間T82中，VINT=VOUT，回復信號 為邏輯高電位，表示致能。另外，於圖3B中，在 VINT=VOUT的狀態下，回復信號PH2致能，開關S10導 _ 通，使過驅動電壓ODV等於輸入電壓VINT。在 VINT>VOUT的狀態下，第一路徑信號PH2P致能，開關 S8導通，使過驅動電壓ODV大於輸入電壓VINT。在 • VINT<VOUT的狀態下’第二路徑信號pH2N致能，開關 • S9導通’使過驅動電壓ODV小於輸入電壓VINT。 圖9為根據本發明另一實施例之源極驅動器之方塊 圖。源極驅動器900包括緩衝單元91〇與驅動單元920。 驅動單元920根據顯示信號，產生多個第一驅動電壓fv! • 〜FVN。緩衝單元910耦接至該驅動單元920，其中包括多 個電壓緩衝器ΒΙ^, — ΒΙ^ν ’電壓緩衝器BUF1〜BUFN與 第一驅動電壓FV,〜FVN為一對一，並根據第一驅動電 . 壓，對應輸出第二驅動電壓SV!〜SVN，用以驅動液晶_ 不面板> 0 在本實施例中，電壓緩衝器BUF]〜BUFn之個別架 - 即如圖2所示，上述第一驅動電壓Ρν,-ΡνΝ即可對庳私 圖2之電壓緩衝器200之輸入電壓VINT，上述第二ς動 29 1343556 NVT-2006-044 21007twf.doc/g

驅動單元920包括移位暫存器925、第一栓鎖器幻5、 第二栓鎖器945、準位移位器收以及數位類比轉換器 965。在本實施例中，將移位暫存器925、第一栓鎖器兇5、 栓鎖器945合稱為移位栓鎖單元，主要用以检鎖顯示 b號（例如RGB顯示信號），並根據時脈信號CK，第一 控制信號CT1 H制信號CT2觸示信舰行栓鎖與 輸出的動作。其中，移位暫存器925根據時脈信號CK與 第一控制信號CT1輸出移位信號。栓鎖單元中之第一栓鎖 栓鎖器935，根據第二控制信號CT2栓鎖並輸出第一栓鎖 為935的检鎖結果。

電壓可對應於電壓緩衝器雇之 T。電壓緩衝器_]〜BUFn之個_作細4= 上述圖2〜圖8B #施例之說明，在此不加累述。一 态935耦接至移位暫存器925，並根據移位信號依序栓鎖 該顯示信號。而栓鎖單元中之第二栓鎖器945耦接至第一 上述第二栓鎖器945的輸出經由準位移位器955調整 電壓位準後’再經由數位類比轉換器965將其轉換為類比 k號’（例如電壓），也就是第一驅動電壓FV1〜FVn。 每一個第一驅動電壓fv1〜fvn再經由對應的電壓緩衝器 BUF1〜BUFN輸出第二驅動電壓。 以電壓緩衝器BUF!為例，所接收的輸入電壓為第一 驅動電壓FV,，所輸出的輸出電壓為第二驅動電壓SV】。 當第一驅動電壓FV!改變時，電壓緩衝器BUF!内的電壓 偵測器會比較相對應的第一驅動電壓FV!與第二驅動電壓 30 1343556 N VT-2006-044 21007twf.doc/g SV,。若第一驅動電壓FVi大於第二驅動電壓SV〗，則電壓 緩衝器BUFi會產生大於第一驅動電壓FV!的過驅動電 壓。反之’若第一驅動電壓FV!小於第二驅動電壓SVi， 則產生小於第一驅動電壓FV!的過驅動電壓。 利用過驅動電壓，使電壓緩衝器BUF】產生更高的驅 動能力，進而提高電壓緩衝器BUF!的迴轉率。換句話說， 也就是加強第二驅動電壓SV]改變的速度。盡快達到使第 二驅動電壓sv!的電壓位準等於第一驅動電壓FVi。電壓 緩衝器的操作細節請參照上述圖2〜88實= 例之說明，在此不加累述。 ' 也 碌極驅動與電壓吸w益的岈序信號，進 -步說明本實施例之技術手段，以下朗請同時參 8A、8B。圖1〇為根據圖9實施例之信號波形圖。复 =第-/二路徑信號PH2P/PH2N以及回復信號pH_

f圖8ΒΛ說明。而圖3八之充電信號_在此實施例中 疋以回復#號卩1{2的時序來做控制。 、 ，脈信號CK即移位暫存器925動作時所來昭的 週期可表示源極驅動器彻驅動 錢單元即開始_示信號進行====、移位检 信號CT2觸發時，栓鎖單元中 二動作’第-控制 輸出第一栓鎖器935的检鎖結果tk^*945即栓鎖並 因此，第二控制信號CT2 產生數位驅動信说。 壓FV^Vn的改變週期 ^即對應於第一驅動電 ’尤疋5兄，當數位驅動信號改

3J 1343556 NVT-2006-044 21007twf.doc/g 變時’則第-驅動電壓FVi〜FVn即對應改變。因此，在 =個第二控制信號CT2的週期中，電壓緩衝器難广 第一/二路徑信號PH2P/PH2N以及回復信號 對應調整第二驅動電壓SVi〜SVn。 上述圖1〇之L號波形疋當電壓緩衝器BUFi〜BUFn 圖，^㈣電路採㈣3A之電路架構時之信號波形 _ " 3B之電路架構同樣適用於電壓緩衝器、BUF丨〜

:N中之電壓調整電路。在本技術領域具有通常知識者， j本發明之揭露，應可輕祕知其整合之方式，在此不 加累述。 由於電壓緩衝器BUFi〜BUFn具有較佳的迴轉率，因 = H _可適祕购較A尺寸或是較大電容 、、液aa面板。當負載電容因面板尺寸變大而增加， ^疋:壓緩衝器2〇0需要同時驅動不只一條資料線負 2，抑或是同—電壓緩衝器2〇〇需要 卢

==多次驅動不同資料線負載(如低溫多晶;= 拎工時，源極驅動器900依然可以利用過驅動的方 粍強其驅動能力’維持較佳的迴轉率以及驅動能力。 if —=本毛明已以較佳實施例揭露如上，然其並非用以 本毛明’任何所屬技術領域具有通常知識者，在不脫 μ* 士 ^明之精神和範圍内’當可作些許之更動與潤飾，因 圍當視_之申請專職圍所界定者為 【圖式簡單說明】 32 NVT-2006-044 21007twf.d〇c/g 圖1為根據傳統技術之電壓緩衝器之電路圖。 圖2為根據本發明一實施例之電壓緩衝器之電路圖。 圖3A為根據本發明一實施例之電壓調整電路 圖。 圖3B為根據本發明另一實施例之電壓調整電路之電 路圖。 圖4為根據本發明一實施例之電壓偵測器之電路圖。 圖5為根據本發明另一實施例之電壓偵測器之電路 圖。 圖6A為根據本發明另一實施例之電壓偵測器之電路 圖。 圖6B為根據本發明另一實施例之電壓偵測器之電路 圖。 圖7A為根據本發明一實施例之控制單元之電路圖。 圖7B為根據圖7A實施例之# 5虎波形圖。 圖8A為根據本發明另一實施例之控制單元之電路圖。 圖8B為根據圖8A實施例之號波形圖。 圖9為根據本發明另一實施例之源極驅動器之方塊 圖。 圖10為根據圖9實施例之信號波形圖。 【主要元件符號說明】 VDD :工作電壓 GND :接地端 VINT :輸入電壓 1343556 NVT-2006-044 21007twf.doc/g VOUT :輸出電壓 - VI :第一工作電壓 V2 :第二工作電壓 ODV :過驅動電壓 dV :充電電壓 - PH1 :充電信號 PH2P :第一路徑信號 PH2N :第二路徑信號 @ PH2 :回復信號 PH20 :參考信號 DN :降壓信號 - UP :升壓信號 DCLK :延遲時脈信號 ·» VSE :感測電壓 CLK :時脈信號 CK :源極驅動器時脈信號 鲁 DCLK :延遲時脈信號 HSC :水平同步信號 DNB :反相降壓信號 UPB :反相升壓信號 • DAS:差動放大信號 . vb〇、vbl、vb2:偏壓 II、I2、I3、！31、I32、！61、【62 ·電流源

Tl:充電期間 Τ2、Τ81 :過驅動期間 S) 34 1343556 NVT-2006-044 21007twf.doc/g T3、T82 :回復期間 SI〜S10 :開關 C :電容 R31、R32 :電阻 P41 〜P43、P51 〜P53、P61 〜P68 : PMOS 電晶體 N41 〜N43、N51 〜N53、N61 〜N68 : NMOS 電晶體 CT1 :第一控制信號 CT2 :第二控制信號 FVcFVn :第一驅動電壓 SV^SVn :第二驅動電壓 BUF丨〜BUFN :電壓緩衝器 100、200 :電壓緩衝器 110、210 :運算放大器 212 :差動放大器 214 :輸出級電路 220 :過驅動單元 222、400、500、600、610 :電壓偵測器 224、700、800 :控制單元 226、300 :電壓調整電路 710 :時脈調整電路 720 :第一控制電路 730 :第二控制電路 740 :回復電路 712 :延遲電路 35 1343556 NVT-2006-044 21007twf.doc/g 714 :反或閘 830 :及閘 716、722、734、744 ::反及閘 718、724、732、736、742、746、810、820 :反相器 900 :源極驅動器 910 :緩衝單元 920 :驅動單元 925 :移位暫存器 935 :第一栓鎖器 945 :第二栓鎖器 955 :準位移位器 965 :數位類比轉換器 36

Claims (1)

1. 正本 100-4- 十、申請專利範圍： 1.一種電壓緩衝器，包括： r山一運算ίί器’具有一正輸入端、-負輸入端以及-::=端_至該負輸入端，且該輸出端輸出- -過驅鮮元，_於—輸人魏與該運算放大器之 ^ ’用以比較該輸人電壓與該輸出電壓，並輸出-過驅動 電壓至該運算放大器之該正輸入端； m -他其中^輸人電壓大於該輸出電壓，則該過驅動單 Α於該輪入電壓，絲輸人電壓小於該 ί，若ΐ輸:ΐίίί單元使該過驅動電壓小於該輸入電 該輸入Ϊ壓。 、、讀出電壓，則觸,_電壓等於 過驅利範圍第1項所述之電壓緩衝器’其中該 並輸壓’ 號與該並根據該升壓信 元輸路，減麵_元，㈣該控制單 3^，5周整该過驅動電壓的電壓位準。 電_測器^利範圍第2項所述之電壓緩衝器，其中該 第—P型電晶體’與-第—N型電晶體串聯輕接於 37 1343556 100-4-12 一第一工作電壓與一第一電流源之間，該第一 N型電晶體 的閘極耦接至該輸入電壓；

   一第二P型電晶體，與一第二N型電晶體串聯耦接於 該第一工作電壓與該第一電流源之間，該第二N型電晶體 的閘極耦接至該輸出電壓，且該第二P型電晶體的閘極耦 接至該第一 P型電晶體的閘極，該第二P型電晶體的閘極 耦接至該第二p型電晶體與該第二N型電晶體的共用節 點； 一第二電流源，與一第三N型電晶體串聯耦接於該第 一工作電壓與一第二工作電壓之間，且該第三N型電晶體 的閘極耦接至該第一 P型電晶體與該第一N型電晶體的共 用節點，而該第二電流源與該第三N型電晶體的共用節點 輸出該降壓信號；以及

   一第三P型電晶體，與一第三電流源串聯耦接於該第 一工作電壓與該第二工作電壓之間，該第三P型電晶體的 閘極辆接至該第一 P型電晶體與該第一 N型電晶體的共用 節點，而該第三P型電晶體與該第三電流源的共用節點輸 出該升壓信號。 4.如申請專利範圍第2項所述之電壓緩衝器，其中該 電壓偵測器包括： 一第一 P型電晶體，與一第一 N型電晶體串聯耦接於 一第一電流源與一第二工作電壓之間，該第一 P型電晶體 的閘極耦接至該輸入電壓； 一第二P型電晶體，與一第二N型電晶體串聯耦接於 38 1343556 100-4-12 該第一電流源與該第二工作電壓之間，該第二P型電晶體 的閘極耦接至該輸出電壓，且該第二N型電晶體的閘極耦 接至該第一 N型電晶體的閘極，該第二N型電晶體的閘極 耦接至該第二P型電晶體與該第二N型電晶體的共用節 點；

   一第二電流源，與一第三N型電晶體串聯耦接於一第 一工作電壓與該第二工作電壓之間，且該第三N型電晶體 的閘極耦接至該第一 P型電晶體與該第一 N型電晶體的共 用節點，而該第二電流源與該第三N型電晶體的共用節點 輸出該降壓信號；以及 一第三P型電晶體，與一第三電流源串聯耦接於該第 一工作電壓與該第二工作電壓之間，該第三P型電晶體的 閘極耦接至該第一 P型電晶體與該第一 N型電晶體的共用 節點，而該第三P型電晶體與該第三電流源的共用節點輸 出該升壓信號。

   5.如申請專利範圍第2項所述之電壓緩衝器，其中該 電壓偵測器包括： 一第一 N型電晶體，該第一 N型電晶體的閘極與一 第一 P型電晶體的閘極皆耦接至該輸出電壓； 一第二N型電晶體，該第二N型電晶體的閘極與一 第二P型電晶體的閘極皆耦接至該輸入電壓； 一第一電流源，耦接至該第一 P型電晶體的源極與該 第二P型電晶體的源極； 一第二電流源，耦接至該第一 N型電晶體的源極與該 39 100-4-12 第二N型電晶體的源極； 一第三P型電晶體，耦接於一第一工作電壓與該第一 N型電晶體的汲極之間； 一第四P型電晶體，耦接於該第一工作電壓與該第二 N型電晶體的汲極之間，且該第四P型電晶體的閘極與該 第三P型電晶體的閘極皆辆接至一第一偏壓； 一第五P型電晶體，該第五P型電晶體的源極耦接至 該第三P型電晶體的汲極； 一第六P型電晶體，該第六P型電晶體的源極耦接至 該第四P型電晶體的汲極，該第六P型電晶體的閘極與該 第五P型電晶體的閘極皆耦接至一第二偏壓； 一第三N型電晶體，該第三N型電晶體的汲極耦接 至該第五P型電晶體的汲極，且該第三N型電晶體的源極 耦接至該第一 P型電晶體的汲極； 一第四N型電晶體，該第四N型電晶體的汲極耦接 至該第六P型電晶體的波極’且該第四N型電晶體的閘極 與該第三N型電晶體的閘極皆耦接至一第三偏壓，該第四 N型電晶體的源極搞接至該第二P型電晶體的波極， 一第五N型電晶體，該第五N型電晶體耦接於該第 三N型電晶體的源極與一第二工作電壓之間，且該第五N 型電晶體的閘極耦接至該第三N型電晶體的汲極； 一第六N型電晶體，該第六N型電晶體耦接於該第 四N型電晶體的源極與該第二工作電壓之間，且該第六N 型電晶體的閘極耦接至該第五N型電晶體的閘極； 1343556 100-4-12 一第七N型電晶體，該第七N型電晶體耦接一第三 電流源與該第二工作電壓之間，該第七N型電晶體的閘極 耦接至該第六P型電晶體與該第四N型電晶體的共用節 點；以及

   一第七P型電晶體，該第七P型電晶體耦接於該第一 工作電壓與一第四電流源之間，該第七P型電晶體的閘極 耦接至該第六P型電晶體與該第四N型電晶體的共用節 點； 其中，該第七N型電晶體與該第三電流源的共用節點 輸出該降壓信號，該第七P型電晶體與該第四電流源的共 用節點輸出該升壓信號。 6.如申請專利範圍第2項所述之電壓緩衝器，其中該 運算放大器包括一差動放大器與一輸出級電路，該差動放 大器根據該正輸入端與該負輸入端所接收之信號，輸出一 差動放大信號至該輸出級電路，該電壓偵測器包括：

   一 N型電晶體，該N型電晶體耦接於一第一電流源 與一第二工作電壓之間，該N型電晶體的閘極耦接至該差 動放大器之輸出端；以及 一 P型電晶體，該P型電晶體耦接於一第一工作電壓 與一第二電流源之間，該P型電晶體的閘極耦接至該差動 放大器之輸出端； 其中，該N型電晶體與該第一電流源的共用節點輸出 該降壓信號，該P型電晶體與該第二電流源的共用節點輸 出該升壓信號。 41 丄343556 100-4-12 ㈣i如!^專職㈣2韻狀麵緩_, μ# 信號以及1復信號，用以調整該“:徑 該控制單元包括： 屯mi罨路的輸出，

   與-整電路’根據一時脈信號，輪出該充電信號 出該路’根據該升壓信號與該參考信號，輪 ㈣if===崎義姆考信號，輸 信號升壓信號、該降壓信號與該參考 日輪·申清專利範圍第7項所述之電壓緩衝器，其中哕 時脈調整電路包括： /、甲。哀 脈信號延遲電路’用以延遲該時脈信號，並輸出一延遲時 ㈣二ΐ相’雛至該延遲電路，並根據該延遲時脈# 就與_脈信號，輸㈣參考信號；以及 L 。♦㈣f及閑’純至該延遲電路，絲據該延遲時脈信 k…η信號’並經由—反相器，輸出該充電信號。 μ、网希如st專利範圍第8項所述之電壓緩衝器，其中該 l遲電路包括偶數個反相器。 人 10.如申睛專利範圍第7項所述之電壓緩 弟一控制電路包括： 、τ4 42 1343556 100-4-12 一反及閘，該反及閘的一輸入端輕接至該升壓信號， 該反及閘的另一輸入端耦接至該參考信號；以及 一反相器’該反相器的輸入端耦接至該反及閘的輸出 端，並輸出該第一路徑信號。 11.如申請專利範圍第7項所述之電壓緩衝器，其中該 第二控制電路包括： 一第一反相器，該第一反相器的輸入端耗接至該降壓 信號；

   一反及閘，該反及閘的一輸入端耦接至該第一反相器 的輸出端，該反及閘的另一輸入端耦接至該參考信號；以 及 … -第二反相ϋ，該反姆的輸人端_至該反及問的 輸出端，並輸出該第二路徑信號。 12.如申明專利範圍第7項所述之電壓緩衝器，苴中該 回復電路包括： °

   信號； •第一反相器’該第—反相器的輸人端_至該升壓 及閘具有二個輸人端，分戰接至該第一反相 益的輸出端、該降壓信號與該參考信號；以及 Η的二t反t目二該第二反相器的輸人端麵接至該反及 閘的輸出端，並輸出該回復信號。 13·如申請專鄕圍第7項所 電壓調整電路包括： t线衝„。其中5亥 端 電容，具有一第一端與—第二 43 1343556 100-4-12 一第一開關，耦接於一充電電壓與該電容之該第一端 之間； 一第二開關，耦接於該電容之該第二端與一接地端之 間； 一第三開關’耦接於該電容的該第二端與該輸入電壓 之間；

   一第四開關，耦接於該電容的該第一端與該運算放大 器之該正輸入端之間； 一第五開關，耦接於該輸入電壓與該電容的該第一端 之間； 一第六開關，耦接於該電容的該第二端與該運算放大 器之該正輸入端之間；以及 一第七開關，耦接於該運算放大器之該正輸入端與該 輸入電壓之間；

   其中，若該充電信號致能，則該第一開關與該第二開 關導通，若該第一路徑信號致能，則該第三開關與該第四 ^導通’若該第二路徑信號致能，則該第五關與該第 H‘通，右相復信號致能，職第七開關導通。 該充電述之電壓緩衝器，其中 輸出電壓，欠月匕，若該輸入電壓大於該 〜该第一路經作缺尤_π 若該輸入電壓小於 ^過驅動期間之中致能， 驅動期間之中致妒，兮、 ，則該第二路徑信號在該過 15.如申請專^㈣在該充電期間之後。 圍第14項所述之電壓緩衝器，其中 44 1343556 100-4-12 D 2期間之後’則复信號在-回復期間之中致能。 卞充電^1，專利範㈣13項所述之電壓緩衝器，其中 充電期間之内致能’且若該充電作號致 二通=輪入電壓大於該輪出電壓， 茂，⑽i d 驅動期間之中致能，若該輸入電 ^雜，職第二路徑信號在該過驅動期間之 中致能，該過驅動其間在該充電期間之後。動'月間之 •17.如申請專利範圍第16項所述之電壓緩衝器，並中 期『之後’該回復信號在一回復期間之中、致 “是:號致能’則該第-開關與該第二開關導 合申明專利1已圍第7項所述之電塵緩衝器，J：中 =亥充電㈣為邏輯高電位時，則表示該充電信號致能， s该第-路徑信號為邏輯高電位儿： 號致能，當該第二路徑作號為遇二„第-路杨 械信料邏輯高電位時，則表示 ㈣Γ.如二睛專Γ範圍第2項所述之電壓緩衝器，其中該 路徑信號、—第二路徑信號以及一回 調整該電壓調整電路的輸出，該控制單元包 升壓反相器，用以反相該升壓信號，並輸出一反相 一及閘，根據該降壓信號與該反相升壓信號，產生該 45 1343556 100-4-12 回復信號；以及 一第二反相器，用以反相該降壓信號，並輸出該第二 路徑信號； 其中，該控制單元根據該升壓信號直接輸出該第一路 徑信號。 20.如申請專利範圍第19項所述之電壓緩衝器，其中 該電壓調整電路包括：

   一電容，具有一第一端與一第二端； 一第一開關，耦接於一充電電壓與該電容之該第一端 之間； 一第二開關，耦接於該電容之該第二端與一接地端之 間； 一第三開關，耦接於該電容的該第二端與該輸入電壓 之間； 一第四開關，耦接於該電容的該第一端與該運算放大 器之該正輸入端之間；

   一第五開關，耦接於該輸入電壓與該電容的該第一端 之間； 一第六開關，耦接於該電容的該第二端與該運算放大 之該正輸入端之間►以及 一第七開關，耦接於該運算放大器之該正輸入端與該 輸入電壓之間； 其中，若該第一路徑信號致能，則該第三開關與該第 四開關導通，若該第二路徑信號致能，則該第五開關與該 46 1343556 100-4-12 第六開關導通，若該回復信號致能，則該第一開關、該第 二開關與該第七開關導通。 21. 如申請專利範圍第20項所述之電壓緩衝器，若該 輸入電壓大於該輸出電壓，則該第一路徑信號在一過驅動 期間之中致能，若該輸入電壓小於該輸出電壓，則該第二 路徑信號在該過驅動期間之中致能。

   22. 如申請專利範圍第21項所述之電壓緩衝器，其中 在該過驅動期間之後，該回復信號在一回復期間之中致能。 23. 如申請專利範圍第19項所述之電壓緩衝器，其中 該電壓調整電路包括： 一第一電阻，耦接於一第一電流源與該輸入電壓之 間，該第一電流源的另一端耦接於一第一工作電壓； 一第二電阻，耦接於該輸入電壓與一第二電流源之 間，該第二電流源的另一端耦接於一第二工作電壓；

   一第一開關，該第一開關的一端柄接於該第一電阻與 該第一電流源之共用節點，該第一開關的另一端辆接於該 運算放大器之該正輸入端； 一第二開關，該第二開關的一端耦接於該第二電阻與 該第二電流源之共用節點，該第二開關的另一端耦接於該 運算放大器之該正輸入端；以及 一第三開關，耦接於該運算放大器的該正輸入端與該 輸入電壓之間； 其中，若該第一路徑信號致能，則該第一開關導通， 若該第二路徑信號致能，則該第二開關導通，若該回復信 47 1343556 100-4-12 號致能，則該第三開關導通。 ,24.如_請專利範圍帛19項所述之電壓緩衝器，其令 當該反相降壓信號為邏輯高電位時，則表示該第二路徑信 .號致能，當該升壓信號為邏輯高電位時，則表示該第一: 徑信號致能，當該回復信號為邏輯高電位時，則表示咳回 復信號致能。 25. 如申請專利範圍第23項所述之電壓緩衝器，直令 % 豸第《乍電壓大於或等於-系統X作電壓。 八 26. 如申叫專利範圍第23項所述之電壓緩衝器，豆中 該第二工作電壓小於或等於一系統接地電壓。 ” 27. 如申明專利範圍第2項所述之電壓緩衝器，其令若 違輸入電壓大於該輸出電壓，則該升壓信號為邏輯高電 位，5亥降壓彳g號為邏輯高電位。 28. 如申請專利範圍第2項所述之電壓緩衝器，其中若 輸入電壓小於该輸出電壓’則該升壓信號為邏輯低電位， 該降壓信號為邏輯低電位。 % 29:如申請專利範圍第2項所述之電壓緩衝器，其中若 輸入電壓等於該輸出電壓，則該升廢信號為邏輯低電位， 該降壓信號為邏輯高電位。 30.—種源極驅動器，用以驅動一液晶面板，該源極驅 - 動器包括： 一驅動單元，根據輪入顯示信號，產生複數個第一驅 動電壓；以及 複數個電壓緩衝器，耦接至該驅動單元，並根據該些 48 1343556 100-4-12 第一驅動電壓，輸出複數個第二驅動電壓； ，中，每一該些電壓緩衝器具有一運算放大器與一過 驅動單元，其中該運算放大器具有一正輸入端、一負輸入 端以及一輸出端，該過驅動單元根據相對應之第一驅動電 壓’輸出-過驅動電壓至該正輸入端，該輸出端輛接至該 負輸入端，且該輸出端輸出該第二驅動電壓，每一該些電 J緩衝：根據相對應該過驅動電壓，調整相對應輸：：該 第二驅動電壓，用轉動該液晶面板。 ΟΙ如申請專利範圍第30項所述之源極驅動器，其中 δ亥驅動單元，轉接於相對庫 ° /、 =r，心;壓= 若螻第一軀動雷汽士 項所述之源極驅動器，其中 動=則軸動電麼 電壓，則該過驅動電壓驅動:壓小於該第二驅動

   動電壓等於該第二驅動電壓驅動輕1該第一驅 驅動電壓。 動過軸電壓等於該第- 該過輯32項狼祕_器，其中 動電壓電=二該第-驅動電壓與該第二驅 -控制單元，=;與—降壓信號； 號與該降壓信號，輪出控;並根據該升壓信 49 1343556 100-4-12 一電壓調整電路，耦接至該控制單元，根據該控制單 元輸出之控制信號，調整該過驅動電壓的電壓位準。 34. 如申請專利範圍第33項所述之源極驅動器，其中 該電壓偵測器包括： 一第一 P型電晶體，與一第一 N型電晶體串聯耦接於 一第一工作電壓與一第一電流源之間，該第一 N型電晶體 的閘極辆接至該第一驅動電壓；

   一第二P型電晶體，與一第二N型電晶體串聯耦接於 該第一工作電壓與該第一電流源之間，該第二N型電晶體 的閘極耦接至該第二驅動電壓，且該第二P型電晶體的閘 極耦接至該第一 P型電晶體的閘極，該第二P型電晶體的 閘極耦接至該第二P型電晶體與該第二N型電晶體的共用 節點；

   一第二電流源，與一第三N型電晶體串聯耦接於該第 一工作電壓與一第二工作電壓之間，且該第三N型電晶體 的閘極耦接至該第一 P型電晶體與該第一 N型電晶體的共 用節點，而該第二電流源與該第三N型電晶體的共用節點 輸出該降壓信號；以及 一第三P型電晶體，與一第三電流源串聯耦接於該第 一工作電壓與該第二工作電壓之間，該第三P型電晶體的 閘極耦接至該第一 P型電晶體與該第一 N型電晶體的共用 節點，而該第三P型電晶體與該第三電流源的共用節點輸 出該升壓信號。 35. 如申請專利範圍第33項所述之源極驅動器，其中 50 1343556 100-4-12 該電壓偵測器包括： 一第一 P型電晶體，與一第一 N型電晶體串聯耦接於 一第一電流源與一第二工作電壓之間，該第一 P型電晶體 的閘極耦接至該第一驅動電壓；

   一第二P型電晶體，與一第二N型電晶體串聯耦接於 該第一電流源與該第二工作電壓之間，該第二P型電晶體 的閘極耦接至該第二驅動電壓，且該第二N型電晶體的閘 極耦接至該第一 N型電晶體的閘極，該第二N型電晶體的 閘極耦接至該第二P型電晶體與該第二N型電晶體的共用 卽點， 一第二電流源，與一第三N型電晶體串聯耦接於一第 一工作電壓與該第二工作電壓之間，且該第三N型電晶體 的閘極耦接至該第一 P型電晶體與該第一 N型電晶體的共 用節點，而該第二電流源與該第三N型電晶體的共用節點 輸出該降壓信號；以及

   一第三P型電晶體，與一第三電流源串聯耦接於該第 一工作電壓與該第二工作電壓之間，該第三P型電晶體的 閘極耦接至該第一 P型電晶體與該第一 N型電晶體的共用 節點，而該第三P型電晶體與該第三電流源的共用節點輸 出該升壓信號。 36.如申請專利範圍第33項所述之源極驅動器，其中 該電壓偵測器包括： 一第一 N型電晶體，該第一 N型電晶體的閘極與一 第一 P型電晶體的閘極皆耦接至該第二驅動電壓； 51 1343556 100-4-12 一第二N型電晶體，該第二N型電晶體的閘極與一 第二P型電晶體的閘極皆耦接至該第一驅動電壓； 一第一電流源，耦接至該第一 P型電晶體的源極與該 第二P型電晶體的源極； 一第二電流源，耦接至該第一 N型電晶體的源極與該 第二N型電晶體的源極；

   一第三P型電晶體，耦接於一第一工作電壓與該第一 N型電晶體的汲極之間； 一第四P型電晶體，耦接於該第一工作電壓與該第二 N型電晶體的汲極之間，且該第四P型電晶體的閘極與該 第三P型電晶體的閘極皆耦接至一第一偏壓； 一第五P型電晶體，該第五P型電晶體的源極耦接至 該第三P型電晶體的汲極； 一第六P型電晶體，該第六P型電晶體的源極耦接至 該第四P型電晶體的汲極，該第六P型電晶體的閘極與該 第五P型電晶體的閘極皆耦接至一第二偏壓；

   一第三N型電晶體，該第三N型電晶體的汲極耦接 至該第五P型電晶體的汲極，且該第三N型電晶體的源極 耦接至該第一 P型電晶體的汲極； 一第四N型電晶體，該第四N型電晶體的汲極耦接 至該第六P型電晶體的汲極，且該第四N型電晶體的閘極 與該第三N型電晶體的閘極皆耦接至一第三偏壓，該第四 N型電晶體的源極耦接至該第二P型電晶體的汲極； 一第五N型電晶體，該第五N型電晶體耦接於該第 52 1343556 100-4-12 三N型電晶體的源極與一第二工作電壓之間，且該第五N 型電晶體的閘極耦接至該第三N型電晶體的汲極； 一第六N型電晶體，該第六N型電晶體耦接於該第 四N型電晶體的源極與該第二工作電壓之間，且該第六N 型電晶體的閘極耦接至該第五N型電晶體的閘極；

   一第七N型電晶體，該第七N型電晶體耦接一第三 電流源與該第二工作電壓之間，該第七N型電晶體的閘極 耦接至該第六P型電晶體與該第四N型電晶體的共用節 點；以及 一第七P型電晶體，該第七P型電晶體耦接於該第一 工作電壓與一第四電流源之間，該第七P型電晶體的閘極 耦接至該第六P型電晶體與該第四N型電晶體的共用節 點； 其中，該第七N型電晶體與該第三電流源的共用節點 輸出該降壓信號，該第七P型電晶體與該第四電流源的共 用節點輸出該升壓信號。

   37.如申請專利範圍第33項所述之源極驅動器，其中 該運算放大器包括一差動放大器與一輸出級電路，該差動 放大器根據該正輸入端與該負輸入端所接收之信號，輸出 一差動放大信號至該輸出級電路，該電壓偵測器包括： 一 N型電晶體，該N型電晶體耦接於一第一電流源 與一第二工作電壓之間，該N型電晶體的閘極耦接至該差 動放大器之輸出端；以及 一 P型電晶體，該P型電晶體耦接於一第一工作電壓 53 100-4-12 與一第二電流源之間，該p 放大器之輸出端； I電晶體的_耦接至該差動 其中，該N型電晶體與 該降壓信號，該P型電晶體^二一電流源的共用節點輪出 出該升壓信號。 、邊苐二電流源的共用節點輪 38.如申請專利範圍第 該控制單元輸出一充電信號Y項所述之源極驅動器，其中 徑信號以及一回復信號，5^、、一第一路徑信號、一第二路 出，該控制單元包括： 乂凋整泫電壓調整電路的輸 一時脈調整電路，根據〜 與一參考信號； 時脈信號，輸出該充電信號 一第一控制電路，根摅 出該第一路徑信號； Λ升壓#號與該參考信號，輸 —苐一控制電路，根據 出5亥第二路徑信號；以及 讀降壓信號與該參考信號 ，輪 —回復電路，根據誘升 k號，輸出該回復信號。 號、邊降壓化號與該參考 39,如申請專利範圍第 該時脈調整電路包括： 項所述之源極驅動器，其中 &迷电塔，用以 脈信號； 延遲該時脈信號 ’並輸出一延遲時 —反或閘，耦接至該越 號與該時脈信號，輸出^泉遲電路，並根據該延遲時脈信 —反及閘，輪接$社$ L號，以及 μ延遲電路，並根據該延遲時脈信 1343556 100-4-12 號與該時脈信號，並經由一反相器，輸出該充電信號。 40.如申凊專利範圍39項所述之源極驅動器，其中兮 延遲電路包括偶數個反相器。 41·如申請專利範圍第38項所述之源極驅動器，1 該第一控制電路包括： 一反及閘，該反及閘的二輸入端耦接至該升壓信號， 該反及閘的另一輸入端耦接至該參考信號；以及 ' 一反相器，該反相器的輸入端耦接至該反及閘的 端，並輸出該第一路徑信號。 42_如申請專利範圍第38項所述之源極驅動器，1 該第二控制電路包括： ° ^ r 信號； 第-反相ϋ ’該第-反相器的輸人端祕至該降壓 一反及閘，該反及閘的一輸入端耦接至該第一反相器 的輸出端，該反及_另—輸人端耗接至該參考信號^ 及 -第二反相器’該反相㈣輸人端減至該反及問的 輸出端’並輸出該第二路徑信號。 43,如申請專利範圍第38項所述之源極驅動器， 該回復電路包括： ° 信號； 第反相时，5玄第一反相器的輪入端搞接至該升壓 反及閘’具有二個輸人端’分別缺至該第一反相 器的輸出端、該降壓信號與該參考信號；以及 55 1^43556 100-4-12 —第二反相器’該第二反相器的輸入端耦接至該反及 閘的輪出端，並輸出該回復信號。 44.如申請專利範圍第38項所述之源極驅動器，其中 s玄電壓調整電路包括： 一電容，具有一第一端與一第二端； 一第一開關，耦接於一充電電壓與該電容之該第一端 之間；

   一第二開關，耦接於該電容之該第二端與—接地端之 一第三開關，耦接於該電容的該第二端與該第—驅動 電壓之間； … 一第四開關，耦接於該電容的該第一端與該 器之該正輸入端之間； —第五開關，耦接於該第一驅動電壓與該電容的哼第 ^之間；

   運算放大 入端與該 一第六開關，耦接於該電容的該第二端與該 器之s玄正輪入端之間；以及 一第七開關，耦接於該運算放大器之該正輪 第一驅動電壓之間； 】 其中，若該充電信號致能，則該第一開關與該第二開 關導通，若該第一路徑信號致能，則該第三開關“該S二 開關導通，若該第二路徑信號致能，則該第五開該第 六開關導通，若該回復信號致能，則該第七開關導 45.如申請專利範圍第44項所述之源極驅動器^立中 56 1343556 100-4-12 該充電信號在一充電期間之内致能，若該第一驅動電壓大 於該第二驅動電壓，則該第一路徑信號在一過驅動期間之 中致能，若該第一驅動電壓小於該第二驅動電壓，則該第 二路徑信號在該過驅動期間之中致能，且該過驅動期間在 該充電期間之後，若該回復信號致能，則該過驅動電壓等 於該第一驅動電壓。

   46. 如申請專利範圍第45項所述之源極驅動器，其中 在該過驅動期間之後，該回復信號在一回復期間之中致能。 47. 如申請專利範圍第44項所述之源極驅動器，其中 該充電信號於一充電期間之内致能，且若該充電信號致 能，則該第七開關導通，若該第一驅動電壓大於該第二驅 動電壓，則該第一路徑信號在該過驅動期間之中致能，若 該第一驅動電壓小於該第二驅動電壓，則該第二路徑信號 在該過驅動期間之中致能，且該過驅動期間在該充電期間 之後。

   48. 如申請專利範圍第47項所述之源極驅動器，其中 在該過驅動期間之後，該回復信號在一回復期間之中致 能，且若該回復信號致能，則該第一開關與該第二開關可 以導通或是維持不導通。 49. 如申請專利範圍第38項所述之源極驅動器，其中 當該充電信號為邏輯高電位時，則表示該充電信號致能， 當該第一路徑信號為邏輯高電位時，則表示該第一路徑信 號致能，當該第二路徑信號為邏輯高電位時，則表示該第 二路徑信號致能，當該回復信號為邏輯高電位時，則表示 57 1343.556 100-4-12 該回復信號致能。 50.如申請專利範圍第33項所述之源極驅動器，1 該控制單元輸出一第一路徑信號、一第二路徑作^以”二 回復信號’用以調整該電壓調整電路的輪出，'U以及 包括： 〜控制單元 一第一反相器，用以反相該升壓信號，並 升壓信號; 反相 一及閘，根據該降壓信號與該反相升壓信號， 回復信號；以及 & 號’產生該 一第二反相器，用以反相該降壓信號，並輪 路徑信號； μ第一 其中，該控制單元根據該升壓信號直接輸出哕 徑信號。 μ米 51.如申請專利範圍第50項所述之源極驅動器，豆 該電壓調整電路包括： °° Ύ 一電容，具有一第一端與一第二端； 第一開關，耦接於一充電電壓與該電容之該第一端 路 之間； 間； 第二開關，耦接於該電容之該第二端與一接地端之 第二開關’轉接於該電容的該第二端盘兮 電壓之間； 一第四開關，耦接於該電容的該第一端與 器之該正輸入端之間； ^放大 驅動 58 1343556 100-4-12 一第五開關，耦接於該第一驅動電壓與該電容的該第 一端之間； 一第六開關，耦接於該電容的該第二端與該運算放大 器之該正輸入端之間；以及 一第七開關，耦接於該運算放大器之該正輸入端與該 第一驅動電壓之間；

   其中，若該第一路徑信號致能，則該第三開關與該第 四開關導通，若該第二路徑信號致能，則該第五開關與該 第六開關導通，若該回復信號致能，則該第一開關、該第 二開關與該第七開關導通。 52. 如申請專利範圍第51項所述之源極驅動器，若該 第一驅動電壓大於該第二驅動電壓，則該第一路徑信號在 一過驅動期間之中致能，若該第一驅動電壓小於該第二驅 動電壓，則該第二路徑信號在該過驅動期間之中致能。 53. 如申請專利範圍第52項所述之源極驅動器，其中 在該過驅動期間之後，該回復信號在一回復期間之中致能。

   54. 如申請專利範圍第50項所述之源極驅動器，其中 該電壓調整電路包括： 一第一電阻，耦接於一第一電流源與該第一驅動電壓 之間，該第一電流源的另一端耦接於一第一工作電壓； 一第二電阻，耦接於該第一驅動電壓與一第二電流源 之間，該第二電流源的另一端耦接於一第二工作電壓； 一第一開關，該第一開關的一端耦接於該第一電阻與 該第一電流源之共用節點，該第一開關的另一端耦接於該 59 1343556 100-4-12 運算放大器的該正輸入端； 一第二開關，該第二開關的一端耦接於 與 該第二電流源之共用節點，該第二開_另—端耦接於該 運算放大器的該正輪入端；以及 一第三開關，耦接於該運算放大器的該正輸入端與該 第一驅動電壓之間； 其中’若該第-路徑信號致能，則該第一開關導通，

   若該第二路徑錢致能，觸第二關導通，若該回復信 號致能，則該第三開關導通。 55.如申請糊範圍第％顿述n 器，其中 當該反相㈣錢為邏輯高電位時，縣㈣第二路徑信 號致能，當該升壓錢為邏輯高電_，則表㈣路 徑信號致能，當!_復錢為賴高電 ^

   ㈣54顧述之祕_器，其中 戎第-工作電壓大於鱗於ϋ工作電壓。 其中 57. 如申請專利範圍第54項所述之 該第二工作電壓小於鱗於—接地電壓^動器 58. 如申請專利範圍第幻項所述之 若該第-驅動電厂堅大於該第二驅動電壓，則4二:ί: 邏輯高電位，該降壓信號為邏輯高電位。升壓以為 一 59.如申請專利範圍第33項所述之源極驅 若第：驅動電壓小於該第二驅動電壓，則該 輯低電位，該_錢為邏輯低電位。 &戒為 60 1343556 100-4-12 60. 如申請專利範圍第33項所述之源極驅動器，其中 若第驅動電[等於料二驅動電壓，則該升壓信號為 輯低電位，該降壓信號為邏輯高電位。 61. 如申請專利範圍帛3〇項所述之源極驅動器， 該驅動單元包括： 〃 -移位栓鎖單it，用以栓鎖該顯示信號，並輸出一數 位驅動信號； -準位移㈣’触至鄉位㈣單元，帛以調整談 ^位驅動信號之電壓位準，並輸出調整後之該數位驅動信x 一數位類比轉換器，耗接 準位移位器所輸出之爷數位二 时，並根據該 電壓。 ”數位駆動^號，產生該些第一駆動 該移㈣61销叙源極_器，其令 號 一2位！存器，輸出一移位信號；以及 王鎖單元，_接至該移位 ，’並輸_位,_號移位信 該栓鎖ϋ專利範圍第61項所述之源極驅動器，其令 號，示：至=位暫存器，根據該移位信 鎖器的拴鎖結果’輸出:數;=動根據該第-松 61 1343556 £ 頁 換 )i 更 #( 曰 月 d N/uiAJsdNZHddCSJHd csllouoOSH δ οί 「wdso-