TWI338917B - Critical dimension variation compensation across a wafer by means of local wafer temperature control - Google Patents

Critical dimension variation compensation across a wafer by means of local wafer temperature control Download PDF

Info

Publication number
TWI338917B
TWI338917B TW093105182A TW93105182A TWI338917B TW I338917 B TWI338917 B TW I338917B TW 093105182 A TW093105182 A TW 093105182A TW 93105182 A TW93105182 A TW 93105182A TW I338917 B TWI338917 B TW I338917B
Authority
TW
Taiwan
Prior art keywords
wafer
controller
etching
heating elements
chuck
Prior art date
Application number
TW093105182A
Other languages
English (en)
Other versions
TW200428505A (en
Inventor
Robert J Steger
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Res Corp filed Critical Lam Res Corp
Publication of TW200428505A publication Critical patent/TW200428505A/zh
Application granted granted Critical
Publication of TWI338917B publication Critical patent/TWI338917B/zh

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D99/00—Subject matter not provided for in other groups of this subclass
    • F27D99/0001—Heating elements or systems
    • F27D99/0006—Electric heating elements or system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27B—FURNACES, KILNS, OVENS, OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B17/00—Furnaces of a kind not covered by any preceding group
    • F27B17/0016—Chamber type furnaces
    • F27B17/0025—Especially adapted for treating semiconductor wafers
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27B—FURNACES, KILNS, OVENS, OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B5/00—Muffle furnaces; Retort furnaces; Other furnaces in which the charge is held completely isolated
    • F27B5/06—Details, accessories, or equipment peculiar to furnaces of these types
    • F27B5/14—Arrangements of heating devices
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D19/00—Arrangements of controlling devices
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D21/00—Arrangements of monitoring devices; Arrangements of safety devices
    • F27D21/0014—Devices for monitoring temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Control Of Temperature (AREA)
  • Constitution Of High-Frequency Heating (AREA)

Description

1338917 玖、發明說明： 1
I 本申清案係關於2001年4月30日以發明者Neil Benjamin 及Robert Steger之名義申請的美國專利申請案第 09/846,432號，發明名稱爲"控制跨越工件支架表面的空間 >皿度分佈之方法及裝置（Method and Apparatus for controlling the spatial temperature distribution across the surface of a workpiece support)”，在此共同讓渡。本申請案 亦係關於2002年2月1日以發明者Neil Benjamin及Robert Steger之名義申請的美國專利申請案第10/062,395號，發明 名稱爲控制跨越工件支架表面的空間溫度分佈之方法及 裝置（Method and Apparatus for controlling the spatial temperature distribution across the surface of a workpiece support)"，在此共同讓渡。 【發明所屬之技術領域】 本發明係關於一種用於改變經歷電漿處理的晶圓材料溫 度輪廓以補償電漿處理期間跨越基板導致蝕刻特徵大小改 變的其他非溫度效果之方法及裝置。 【先前技術】 典型的電漿蝕刻裝置包含一反應器，其中存在反應性氣 體或多種反應性氣體流過的室。在該室中，該等氣體通常 藉由射頻能量電離成電漿。該電漿氣體之高反應性離子能 夠與堵如被處理成積體電路（1C)的半導體晶圓表面上之聚 合物光罩的材料反應。在独刻之前，該晶圓放置在該室内 並藉由夾盤或固持器固定在適當位置’該晶圓頂面曝露於 9i4l9-960227.doc 1338917 電漿。該夾盤提供一等溘面並充當晶圓的散熱片。在此項 技術中已知有若干型號之夾盤（有時也稱爲晶座）。在—個型 唬中，半導體晶圓藉由一機械夾钳固定在適當的蝕刻位 置。在另一個型號的夾盤中’半導體晶圓藉由該夹盤與該 晶圓之間配置的電場所産生的靜電力固定在適當位置。本 兔明可適用於該等兩個型號的夾盤。 在一典型電漿蝕刻操作中，電漿的反應性離子與半導體 晶圓面上的材料部分發生化學反應。在大多數狀況中，非 常需要將蝕刻特徵均衡至幾乎理想之程度，因爲否則所製 造的ic具有偏離所要求標準之電子特徵^在光微影處理中 的改變以及㈣處理中的改變可導致偏離理想的姓刻特徵 大小。另-方面，隨著每一晶圓直徑大小的增力口，自愈來 越大的晶圓確保…均衡之問題變得更加困難。在微影處理 中的改變導致在光阻光罩+ @卜 工,艽皁甲的非理想大小，該光阻光罩放 置在晶圓表面上以界；^刻圖案。該偏離理想之偏差 看作平均特徵大小之整個移位以及貫穿晶圓表面的衆多特 徵中之改變。 通常的做法是界定兮曰圓本工 夕 疋介疋4日日Β表面上多個位置中的測試影 像，且言亥等測試影像通常稱爲"臨界大小特徵"或簡稱 "CD”。在光成像處理之後的該等⑶的量測可用來判定來自 ^影插作的” CD移位"。同y/ 丨J樣地在该光阻中CD之量測可與 姓刻處理後其界定的蝕刻特糌 ’、 挪幻符倣相比較，且可計算CD移位且 其被歸因於該敍刻處理。需要 b 4要忒荨CD移位元自晶圓至晶圓 應是穩態的且在晶圓表而庙β & ΛΑ 應疋均衡的’使得對原始光罩影 ^^»9-96022? doc 1338917 像之簡單校正偏離可用於補償系統之CD移位。 在歷U ’該球形移位校正是可行的，但是隨著ic最小 特徵大小減小至0.10微米及以下，球形或在晶圓内的移位 元不再充分可控制的，致使先前簡單光罩校正不充分。所 需要的是可能藉由許多乃至藉由個別晶圓在光阻光罩中量
測CD移位之構件，且在㈣處理中使用該資訊來改變CD 移位。 見已熟知電漿麵刻是姓刻與沈積之組合處理。在特徵 側壁上的沈積處理允許控制特徵寬度。該處理是隨溫度而 變的，但在過去較大尺寸（舉例而言，大於2微米）處，對於 行寬控制，效果不是很顯著的◊然而，當尺寸降到大約 微米以下時，該溫度依賴性已對特徵寬度控制有了顯著的 效果。 因此，需要一種用於在基於晶圓上特定特徵大小的反應 性離子蝕刻及類似處理期間控制半導體晶圓溫度之方法及 裝置。本發明之主要目的就是解決該等需要並進一步提供 相關優點。 【發明内容】 一種用於姓刻晶圓材料之姓刻系統具有一量測設備、一 姓刻室及一控制器。該量測設備沿著複數個預設定位置中 的晶圓輪廓量測臨界大小測試特徵（CD)。該蝕刻室容納來 自邊置測設備之晶圓。該蝕刻室包括一支撐該晶圓之夾盤 及配置在該夾盤内的複數個加熱元件。每一加熱元件定位 在鄰近該晶圓上的每一預設定位置。該蝕刻系統控制器耦 91419-960227 doc 1338917 接至該量測設備以容納用·於特定晶圓之實際量測的⑶。該 蝕刻系統控制器亦連接至複數個加熱元件。該控制器藉由〆 ㈣虫刻處理的隨溫度而變的蝕刻特徵在減少複數個預設 定位置中的臨界大小之改變期間調節每一加熱元件溫度以 補償在餘刻處理之前藉由微影處理所引入的cd改變。 【實施方式】 本文在-用於藉由局㉝晶圓溫度控制減少晶圓上表面輪 廟改變之系統的情況下描述了本發明之實施例。—般技術 者將認識到下文本發m細描述僅是說明性的，而不意 欲以任何方式限制的。本發明之其他實施例將容易將其建 議給具有本揭示内容利益的熟悉此項技術者。現在將詳細 參考如在隨附圖式中所說明的本發明之實施例。相同的參 考標識將用於整個附圖及下文言羊細的描述以指的是相同^ 類似部分。 爲了清楚起見，並未展示及描述本文所描述實施例的所 有常見特徵。當然，應瞭解，在任何此實際實施例的開發 中，必須做出許多實施例特定決策以達成開發者之特定目 的，例如符合與應用及商業有關之約束，並應瞭解該等特 定目的自一個實施例至另一個實施例及自一個開發者至另 一個開發者改變。此外，應理解此開發工作是複雜及耗時 的，但對於具有本揭示利益的熟悉此項技術者而言不過是 工程之例行任務。 藉由根據圖2 (或使用其用於光阻及蝕刻化學的等效物）改 晶圓溫度，在蝕刻處理中隨該溫度而變的CD移位可用於 9ί 419-960227 doc 1338917 賞在每Ba圓或大里晶圓中光微影誘導的⑶移位以通 常將最終CD傳真度改良至吾人所需的大小。 在不久的將來，吾人預期單-球形校正(即使在每-晶圓 上個別執行）將不足以校正由光微影處理所導致的CD移 因而可將曰曰圓分成若干區段，且可計算多個局部 移位。使用該資料及圖2中的曲線，一多區加熱的支座可用 末在晶圓上局部地執行CD移位校正。 圖1說明根據本發明的一個實施例用於控制晶圓丨〇 4之溫 度及蝕刻率的蝕刻系統100。蝕刻系統100包含一或多種反 應性氣體流過（未圖示）之室102。在室102中，該等氣體藉由 配置在並鄰近於該室102之頂窗（未圖示）上的RF天線（未圖 示）産生之射頻能量被電離成電漿106。該電漿106的高反應 性離子能夠與被處理的半導體晶圓104表面反應。在蝕刻 前，晶圓104放置在室102中，且藉由—將晶圓1〇4頂面曝露 於電漿106的夾盤1〇8固定在適當的位置。 若干加熱元件110排列在夾盤1〇8中的預設定位置處。爲 了說明之目的，加熱元件11〇可包括薄膜加熱器，或任何足 夠小以適合夾盤1〇8之其他類型的加熱器。一般技術者將認 可存在許多其他方式來加熱夾盤1〇8。下文在圖3中進一步 說明瞭加熱元件1 1 〇之排列的實例。該等加熱元件u 〇搞接 至調節每一加熱元件11 0之溫度的控制器112。 耦接至控制器112的量測設備114在處理前量測每—晶圓 上臨界大小測試特徵大小（CD)。臨界大小計量工具可用於 偵測及量測特徵輪廓之變化。爲了說明之目的，量測設備 91419-960227 doc 1338917 U 4可包括一基於爲用於量測薄膜厚度及薄膜特性之光學 技術的光譜橢圓對稱（SE)之光譜CD計量工具。量測設備1 14 可自特定格柵目標上光譜CD量測而判定該CD(輪廓上的任 何點）' 行南度或渠溝深度及側壁角。亦可判定晶圓的橫截 輪廓。量测設備！丨4可將包括晶圓】〇4上若干預設定位置處 之量測的資料發送至控制器丨12。可根據量測數量選擇量測 位置。在晶圓1〇4上的預設定位置對應於夾盤1〇8上獨立的 熱區域。一般技術者將瞭解，以上在上文所論述的光譜CD 计里工具不意欲限制的，且在不脫離本文所揭示之發明性 概念的情況下可使用其他量測工具。 控制器112包括一包含處理中晶圓之特徵大小量測與溫 度之間的關係之演算法。爲了說明之目的，圖2爲說明cd 移位與晶圓溫度之間的關係之實例的圖解。舉例而言，可 自經驗資料中獲得該關係。一旦控制器接收來自量測設 備114的諸，該控制器112引用上述演算法以將量測資料 轉變爲溫度資料。因此，包含晶圓1〇4上的若干位置處之量 測的資外斗可用於産生用於該量消！晶圓i 〇 4的特製溫度輪 廓。因此’爲了在晶圓1〇4上之特定位置處的特定量測，控 制器112根據上文所以㈣係調節制於^之該特定 位置的加熱元件1 1 0之溫度。 因此，触刻系統100包括-前饋系統，其中其在接受關於 晶圓上之特定特徵大小的資訊後爲每—晶圓動態立即改變 溫度輪廓。在減少晶圓104上預設定位置中的該晶圓刚上 臨界大小之改變的處理之前及/或期間，控制器112調節每 91419-960227 doc •10· 1338917 一加熱元件1 1 0之溫度。. 量測設備U4量測晶圓104上預設定位置之特徵大小。詳 舌之，該等預設定位置可在晶圓1〇4表面上擴展。每一預設 定位置或一群預設定位置可表示晶圓1〇4及夾盤1〇8上的區 域。圖3爲根據本發明的一個實施例說明夾盤上不同區域之 不思圖。圖3說明一具有七個區域之夾盤3〇〇 :一個在該夾 盤300中央的中央六角形區域3〇2、圍繞該中央區域3们的六 個相鄰區域304。一般技術者將瞭解到，所示夾盤上的區域 不意欲限制的，且可在不脫離本文所揭示的發明性概念情 況下使用區域或區之其他組態。因爲晶圓位於夾盤3〇〇的頂 部，所以夾盤300上的每—區域可對應於該晶圓上的一區 域。夾盤300上的每一區域可包括其特有的加熱元件（未圖 不）及其特有的控制器（未圖示），使得可獨立地控制該夾盤 300上每一區域的溫度。 里測设備114可自晶圓104上若干預設定位置量測特徵大 小。每一區域包括至少一個預設定位置，自該至少—個預 认定位置處量測設備i丨4可量測晶圓1 〇4上特徵大小。若一 個以上的預没定位置存在於一區域，則自該區域的量測包 括於表示自該區域之平均量測的樣品平均值中。 爲了說明之目的，蝕刻系統1〇〇可具有如下功能·量測設 備114量測晶圓104上預設定位置處的特徵大小。每一預設 疋位置可界定日日圓104上的一區域。控制器丨丨2自量測設備 m接收關於包括預設定位置處特徵大小之晶圓1〇4的資 料。該控制ϋΗ2基於處理中晶圓之特徵大小差異與溫度之 9Hl9*96〇227.doc -11 - 間的已知關係將該資料轉變成溫度輪廓。該溫度輪廓包括 用於晶圓1 04上每一量測預設定位置的特定溫度且由此用 於夾盤108上每一對應區域。控制器i 12因此藉由調節其對 應加熱元件1 1 0而調節每一區域的溫度。 根據本發明的另一實施例，圖4說明一用於控制晶圓4〇4 之溫度及蝕刻率之蝕刻系統4〇〇。該蝕刻系統4〇〇包含反應 性氣體或多種反應性氣體流過（未圖示）之室4〇2<>在該室4〇2 中，該等氣體藉由配置在並鄰近於該室4〇2之頂窗（未圖示） 上的RF天線（未圖示）産生的射頻能量被電離成電漿4〇6。該 電漿406的高反應性離子能夠與被處理的半導體晶圓4〇4之 表面反應。在蝕刻前，晶圓404放置在室4〇2中，且藉由一 將晶圓404頂面曝露於電漿4〇6的夾盤4〇8固定在適當的位 置。 若干加熱元件410排列在夾盤408中的預設定位置處。爲 了 "兒月之目的，該等加熱元件4丨〇可包括薄膜加熱器，或任 何足夠小以適合夾盤4〇8之其他類型的加熱器。加熱元件 4 1 〇耗接至S周節每一加熱元件4 1 〇溫度的控制器4 1 2。 干涉儀416藉由順序地將來自若干光纖418中之一個的光 導向至干涉儀4 1 6的開關420而週期性地在若干預設定位置 對14刻冰度進行取樣。由於獲得光譜的時間少於〇 · 1秒，因 而可在 >'於—秒時間在例如七個位置上取樣晶圓。 控制器412接收在處理期間來自干涉儀416的資料。干涉 儀4 1 6在敍刻處理期間量測晶圓4〇4的钱刻深度。瞄準晶圓 404的許多光纖418定位在室4〇2的頂部。光纖41 8的數量對 9l419-960227.doc -】2- 1338917 應於夾盤408中加熱元件41〇的數量，或對應於如上文圖^中 所說明的夾盤408中熱區域的數量。光學開關42〇將來自光 纖:二的資訊中繼至干涉儀416。光學開關時間藉由採取每 隔幾宅秒（例如〇· 1秒）的掃描逐區域地自晶圓4〇4多路傳輪 訊號。 因此，蝕刻系統400包括一原位反饋系統，其中其基於來 自干涉儀416的資訊動態立即地改變每一晶圓的溫度輪 廓。控制器412在局部修改姓刻率並藉此減少晶圓4〇4上預 設定位置中的晶圓404上渠溝蝕刻深度之改變的處理之前 及/或期間調節每一加熱元件4丨〇的溫度。 圖5爲根據本發明的另一實施例說明用於控制晶圓之溫 度及蝕刻率的示意圖。蝕刻系統5〇〇控制晶圓504之溫度及 絲刻率。純H統⑽包含反應性氣體或多種反應性氣體 流過（未圖示）之室502。在該室5〇2中，藉由配置在並鄰近於 =室502之頂窗（未圖示）上的RF天線（未圖示）產生之射㈣ 董’將氣體電離成電漿506。該電漿5〇6的高反應性離子能 夠與被處理的半導體晶圓5〇4表面反應。在飯刻前，晶圓5〇4 放置在室502中，且藉由一將晶圓5〇4頂面曝露於電漿遍的 夾盤508固定在適當的位置。 夹盤508可包括流體可流經之若干獨特區域。藉由用溫度 控制器51G控制通過每—區域之流體的溫度，可獨立地調節 母一區域的溫度。每一區域可被排列成與夾盤5〇8上每一預 設定位置相對應。每一溫度控制器51〇耦接至—調節每一溫 度控制器5 1 0的控制器5 1 2。 9J4l9-960227.doc •13- 耦接至控制器512的量測設備5 14在處理前量測每一晶圓 上臨界大小測試特徵大小（CD)。該量測設備514將包含晶圓 5〇4上若干預設定位置處之量測的資料發送至控制器512。 晶圓504上的預設定位置對應於夾盤5〇8上的不同區域。 控制器512包括一包含處理中晶圓之特徵大小量測與溫 度之間的關係之演算法，類似於圖2中所示的關係。—旦控 制^512接收來自量測設備514的資料，該控制器512引用上 述演算法以將量測資料轉變爲溫度資料。因此，包含晶圓 504上若干位置處之量測的資料可用於產生用於該量測晶 圓504的特製溫度輪廓。因此，爲了在該晶圓5〇4上特定位 置上處的特定量測，控制器512根據上文所界定的關係調節 對應於Ba圓上之該特定位置的加熱元件5 1 〇的溫度。 曰因此，触刻系統500包括一前饋系統，其中其在接受關於 曰曰圓上特定特徵大小的資訊後動態立即地改變每一晶圓的 溫度輪廓。控制器512在減少晶圓5〇4上預設定位置中晶圓 504上臨界大小之改變的處理之前及/或期間調節每一加熱 元件5 1 〇的溫度。 圖6 °兒明一用於利用圖1之姓刻系統的方法。在一第一 鬼602中，量測设備量測晶圓上複數個位置處的臨界大小 其他大小。每一位置與如上文所論述的區域相關。在6 中’控制器基於晶圓上的量測臨界大小産生溫度輪廓。 606中’電漿蝕刻系統處理定位於夾盤上的晶圓，該夾盤 有與該晶圓上複數個位置相對應的加熱元件。在處理 間，该控制器基於產生的溫度輪廓調節該等加熱元件之 9Ul9.960227.doc -14- 丄338917 度。 雖然已展示並描述了本發明之實施例及應用，但具有本 揭示利益的熟悉此項技術者將明瞭，在不脫離本文之發明 性概念的情況下可對上文所提及的内容做更多的修改。因 此，本發明除了所隨附之申請專利範圍的精神之外是不受 限制的。 【圖式簡單說明】 倂入及構成本發明之一部分的隨附圖式說明瞭本發明之 個或夕個貫知例，且連同詳細描述一起用來解釋本發明 之精神及實施例。 在該等圖式中： 圖1爲根據本發明的一個實施例說明用於在處理中控制 晶圓之溫度及蝕刻率之系統的示意圖。 圖2爲根據本發明的—個實施例說明蝕刻處理誘導的CD 考夕位與晶圓溫度之間的關係之實例的圖解。 圖3爲根據本發明的—個實施例說明夾盤上不同區域 示意圖。 曰圖4爲根據本發明的另_實施例說明用於在處理中控制 晶圓之溫度及蝕刻率之系統的示意圖。 工 :爲根據本發明的另-實施例說明用於在處理中控制 曰曰°之溫度及蝕刻率之系統的示意圖。 曰：6爲根據本發明的另一實施例說明用於在處理中控制 日日之恤度及I虫刻率之方法的流程圖。 【圖式代表符號說明】 91419-960227 doc • 15 · 1001338917 102 104 106 108 110 112 114 300 302 304 400 402 404 406 408 410 412 414 416 418 420 500 502 蝕刻系統 刻室 半導體晶圓 電漿 夾盤 加熱元件 控制器 量測設備 夾盤 中央六角形區域 相鄰區域 餘刻系統 蝕刻室 半導體晶圓 電漿 夾盤 加熱元件 控制器 量測設備 干涉儀 光纖 光學開關 蝕刻系統 名生刻室 9l4l9-960227.doc -16 - 1338917 504 晶圓 506 電漿 508 夾盤 510 溫度控制器 512 控制器 514 量測設備 9M丨9.960227 doc -17

Claims (1)

1338917 拾、申請專利範圍： 1 · 種用於餘刻一材料的一晶圓之|虫刻系統，包含： 一在複數個預設定位置處沿著該晶圓的一輪廓量測臨 界大小測試特徵之量測設備； 一容納來自該量測設備的該晶圓之蝕刻室，該蝕刻室 具有： 一支撐該晶圓之夾盤， 配置在該夾盤内之複數個加熱元件，每一加熱元件定 位在鄰近於該晶圓上之每一預設定位置；及 一耦接至該量測設備及該等複數個加熱元件之控制 器，該控制器在一減少該等複數個預設定位置中一蝕刻 特彳政之變異的處理期間調節每一加熱元件之溫度。 2. 如申請專利範圍第1項之蝕刻系統，其中該等複數個預設 定位置被歸合成充分覆蓋該晶圓的該整個表面之複數個 鄰接區域，每一區域與來自該等複數個加熱元件中的一 個加熱元件相關。 3. 如申請專利範圍第2項之蝕刻系統，其中該晶圓的表面包 括一中央區域及鄰近該中央區域之複數個鄰接區域。 4. 如申請專利範圍第】項之蝕刻系統，其中該量測設備包括 一光譜臨界大小（CD)量測系統。 5 · 一種用於蝕刻一材料的一晶圓之蝕刻系統，包含： 一在複數個預設定位置處沿著該晶圓的一輪廓量測臨 界大小測試特徵之量測設備； 一容納來自該量測設備的該晶圓之蝕刻室，該蝕刻室 91419-960227 doc 1338917 具有： · —支撐該晶圓之夾盤， 配置在該夾盤内之複數個加熱元件，每一加熱元件定 位在鄰近於該晶圓上之一對應的預設定位置； 一耗接至該量測設備及該等複數個加熱元件之控制 器’該控制器在減少該等對應之預設定位置的蝕刻特徵 之變異的處理期間獨自地調節該等加熱元件之溫度；及 搞接至該控制器的複數個感應器，該等感應器週期性 地爲每一預設定位置量測該晶圓之表面上之一局部區域 中平均渠溝深度， 其中該控制器基於該量測的渠溝深度爲每一預設定位 置計算一局部蝕刻率，該控制器獨自地調節該等加熱元 件之溫度以減少在該等複數個預設定位置中局部蝕刻率 之一變異。 種用於姓刻一材料的一晶圓之触刻系統，包含： 一在複數個預設定位置處沿著該晶圓的一輪廓量測臨 界大小測試特徵之量測設備； 一容納來自該量測設備的該晶圓之蝕刻室，該蝕刻室 具有： 支揮该晶圓之夾盤， 配置在該夾盤内之複數個加熱元件，每一加熱元件定 位在鄰近於該晶圓上之一對應的預設定位置； 一麵接至該量測設備及該等複數個加熱元件之控制 15 ’該控制器在減少該等對應之預設定位置的蝕刻特徵 9l4J9.96022?doc 1338917 之變異的處理期間獨自’地調節該等加熱元件之溫产及 轉接至該控制器的複數個感應器，該等感應期性 地爲母-預設定位置量測該晶圓之表面上之一局部區域 中平均渠溝深度， 其中該控制器基於該量測的渠溝深度爲每一預設定位 置計算-局部㈣率’該控制器在—減少在該等對應之 :設定位置的局部姓刻率之一變異的處理期間獨自地調 節該等加熱元件之溫度， 其中該等複數個感應器包括一干涉儀。 一種用於蝕刻一材料的一晶圓之方法，包含： 在複數個予頁s定位置處沿著—日曰曰圓的輪廊量測臨界大 小測試特徵； 在該等複數個位置處加熱該晶圓之一底面； 在一減少該等複數個預設定位置中蝕刻特徵之一變異 的處理期間調節該加埶。 ’’ <、、、 8 ·如申μ專利範圍第7項之方法，其中該等複數個預設定位 置被歸合成充分覆蓋該晶圓的整個表面之複數個鄰接區 域’每一區域與一加熱元件相關。 9.如申請專利範圍第8項之方法，其中該晶圓的表面包括一 中央區域及圍繞該中央區域之複數個鄰接區域。 1 0.如申請專利範圍第7項之方法，其中該量測包括使用一光 譜臨界大小（CD)量測系統。 Π· —種用於蝕刻一材料的一晶圓之方法，包含： 在複數個預設定位置處沿著該晶圓的一輪廓量測臨界 9l419-960227.doc 大小測試特徵； 之一底面； 中蝕刻特徵 在該等複數個位置處加熱該晶圓 之一變異 在減少該等複數個預設定位置 的處理期間調節該加熱； 週期性地爲每一 渠溝深度； 預設定位置量測該晶圓 之表面上的 基於所量測該渠 敍刻率；及 溝深度爲每一預設定位置計算 一局部 預没又位置中局部姓刻率之變異 的最终渠溝深度中之變異的處理 在一減少該等複數個 並藉此減少跨越一晶圓 期間調節該加熱。 12. 種用於蝕刻一材料的一晶圓之裝置，包含： 二用於在複數個預設定位置處沿著該晶圓的一 該臨界大小之構件； 用於加熱該複數個預設定位置處該晶圓的一 件； 輪廊量測 底面之構 用於在一減少該等複數個預設定位置中臨界大小之一 變異的處理期間調節該加熱之構件。 13. 如申請專利範圍第]^項之裝置，其中該等複數個預設定 置被V &成充分覆蓋該晶圓的整個表面之複數個鄰接 區域’每一區域與—加熱元件相關。 14. 如申請專利範圍第12項之裝置，其中該晶圓的表面包括 一中央區域及圍繞該中央區域之複數個鄰接區域。 15. 如申清專利範圍第14項之裝置’其中每一區域的形狀是 9M19-960227 doc 16. 六角形的。 · 一種用於蝕刻—铋 材枓的一晶圓之裝置，包含： 一數個預設定位置處沿著該晶圓的一輪廓量測 。界大小之構件； 用於加熱該等複數個預設定位置處該晶圓的該 構件； /於在—減少該等複數個預設定位置中該臨界大小之 變異的處理期間調節該加熱之構件； 用於週期性地爲备― 凡 屙母預a又疋位置量測該晶圓之表面 的一渠溝深度之構件； 用於基於所$測該渠溝深度爲每_預設定位置計算— 局部姓刻率之構件；及 用於在一減少該等複數個預設定位置中局部钱刻率之 變異的處理期間調節該加熱之構件。 17. 一種用於蝕刻—材料的一晶圓之蝕刻系統，包含： -在複數個預設定位置處沿著該晶圓的一輪廓量測臨 界大小測試特徵之量測設備； 之姓刻室’該姓刻室 一容納來自該量測設備的該晶圓 具有： —支撐該晶圓之受溫度控制的夾盤， 該夾盤包括充滿流體的複數個獨特區域，藉由一再循 環流體溫度控制系統將每一該區域的該流體獨自地加 熱至一選定的溫度， 每一區域定位在鄰近於該晶圓上每—預設定 置，及 91419-960227 doc 1338917 一耦接至該量測設）肴及該受溫度控制的夾盤之控制 器，該控制器在一減少該等複數個預設定位置中蝕刻特 徵之變異的處理期間調節每一區域中該流體之溫度。 9M19-960227 doc
TW093105182A 2003-02-27 2004-02-27 Critical dimension variation compensation across a wafer by means of local wafer temperature control TWI338917B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/376,498 US6770852B1 (en) 2003-02-27 2003-02-27 Critical dimension variation compensation across a wafer by means of local wafer temperature control

Publications (2)

Publication Number Publication Date
TW200428505A TW200428505A (en) 2004-12-16
TWI338917B true TWI338917B (en) 2011-03-11

Family

ID=32771493

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093105182A TWI338917B (en) 2003-02-27 2004-02-27 Critical dimension variation compensation across a wafer by means of local wafer temperature control

Country Status (10)

Country Link
US (1) US6770852B1 (zh)
EP (1) EP1599891B1 (zh)
JP (3) JP2006519497A (zh)
KR (1) KR101047823B1 (zh)
CN (1) CN1777974B (zh)
AT (1) ATE480003T1 (zh)
DE (1) DE602004028910D1 (zh)
IL (1) IL170511A (zh)
TW (1) TWI338917B (zh)
WO (1) WO2004077505A2 (zh)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873087B1 (en) * 1999-10-29 2005-03-29 Board Of Regents, The University Of Texas System High precision orientation alignment and gap control stages for imprint lithography processes
SG142150A1 (en) 2000-07-16 2008-05-28 Univ Texas High-resolution overlay alignment systems for imprint lithography
KR100827741B1 (ko) 2000-07-17 2008-05-07 보드 오브 리전츠, 더 유니버시티 오브 텍사스 시스템 임프린트 리소그래피 공정을 위한 자동 유체 분배 방법 및시스템
US20050211385A1 (en) 2001-04-30 2005-09-29 Lam Research Corporation, A Delaware Corporation Method and apparatus for controlling spatial temperature distribution
WO2002089531A1 (en) 2001-04-30 2002-11-07 Lam Research, Corporation Method and apparatus for controlling the spatial temperature distribution across the surface of a workpiece support
US20050064344A1 (en) * 2003-09-18 2005-03-24 University Of Texas System Board Of Regents Imprint lithography templates having alignment marks
US7019819B2 (en) * 2002-11-13 2006-03-28 Molecular Imprints, Inc. Chucking system for modulating shapes of substrates
US6908861B2 (en) * 2002-07-11 2005-06-21 Molecular Imprints, Inc. Method for imprint lithography using an electric field
US8349241B2 (en) 2002-10-04 2013-01-08 Molecular Imprints, Inc. Method to arrange features on a substrate to replicate features having minimal dimensional variability
US6980282B2 (en) * 2002-12-11 2005-12-27 Molecular Imprints, Inc. Method for modulating shapes of substrates
US6871558B2 (en) * 2002-12-12 2005-03-29 Molecular Imprints, Inc. Method for determining characteristics of substrate employing fluid geometries
TW200500811A (en) * 2002-12-13 2005-01-01 Molecular Imprints Inc Magnification correction employing out-of-plane distortion of a substrate
US7186656B2 (en) * 2004-05-21 2007-03-06 Molecular Imprints, Inc. Method of forming a recessed structure employing a reverse tone process
US7150622B2 (en) * 2003-07-09 2006-12-19 Molecular Imprints, Inc. Systems for magnification and distortion correction for imprint lithography processes
US8211214B2 (en) 2003-10-02 2012-07-03 Molecular Imprints, Inc. Single phase fluid imprint lithography method
US7018855B2 (en) * 2003-12-24 2006-03-28 Lam Research Corporation Process controls for improved wafer uniformity using integrated or standalone metrology
US8076386B2 (en) 2004-02-23 2011-12-13 Molecular Imprints, Inc. Materials for imprint lithography
US7906180B2 (en) 2004-02-27 2011-03-15 Molecular Imprints, Inc. Composition for an etching mask comprising a silicon-containing material
US20050270516A1 (en) * 2004-06-03 2005-12-08 Molecular Imprints, Inc. System for magnification and distortion correction during nano-scale manufacturing
US7785526B2 (en) 2004-07-20 2010-08-31 Molecular Imprints, Inc. Imprint alignment method, system, and template
US7566181B2 (en) * 2004-09-01 2009-07-28 Tokyo Electron Limited Controlling critical dimensions of structures formed on a wafer in semiconductor processing
US7241395B2 (en) * 2004-09-21 2007-07-10 Molecular Imprints, Inc. Reverse tone patterning on surfaces having planarity perturbations
US7252777B2 (en) * 2004-09-21 2007-08-07 Molecular Imprints, Inc. Method of forming an in-situ recessed structure
US7205244B2 (en) 2004-09-21 2007-04-17 Molecular Imprints Patterning substrates employing multi-film layers defining etch-differential interfaces
US7041604B2 (en) * 2004-09-21 2006-05-09 Molecular Imprints, Inc. Method of patterning surfaces while providing greater control of recess anisotropy
US20070231421A1 (en) 2006-04-03 2007-10-04 Molecular Imprints, Inc. Enhanced Multi Channel Alignment
US7630067B2 (en) 2004-11-30 2009-12-08 Molecular Imprints, Inc. Interferometric analysis method for the manufacture of nano-scale devices
US7292326B2 (en) * 2004-11-30 2007-11-06 Molecular Imprints, Inc. Interferometric analysis for the manufacture of nano-scale devices
US8038796B2 (en) 2004-12-30 2011-10-18 Lam Research Corporation Apparatus for spatial and temporal control of temperature on a substrate
US7851234B2 (en) 2007-11-29 2010-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for enhanced control of copper trench sheet resistance uniformity
KR101383283B1 (ko) * 2009-11-02 2014-04-08 엘아이지에이디피 주식회사 화학기상증착장치 및 화학기상증착장치의 온도제어방법
KR101365202B1 (ko) * 2009-11-02 2014-02-20 엘아이지에이디피 주식회사 화학기상증착장치의 온도제어방법
KR101841378B1 (ko) * 2009-12-15 2018-03-22 램 리써치 코포레이션 Ｃｄ 균일성을 향상시키기 위한 기판 온도의 조절
US8410393B2 (en) 2010-05-24 2013-04-02 Lam Research Corporation Apparatus and method for temperature control of a semiconductor substrate support
JP5640894B2 (ja) * 2011-05-26 2014-12-17 東京エレクトロン株式会社 温度測定装置、温度測定方法、記憶媒体及び熱処理装置
US8949057B1 (en) 2011-10-27 2015-02-03 Kla-Tencor Corporation Method for compensating for wafer shape measurement variation due to variation of environment temperature
US8852964B2 (en) * 2013-02-04 2014-10-07 Lam Research Corporation Controlling CD and CD uniformity with trim time and temperature on a wafer by wafer basis
CN104008957B (zh) * 2013-02-22 2016-10-05 中微半导体设备(上海)有限公司 基片补偿刻蚀的方法
KR20180110213A (ko) * 2013-08-06 2018-10-08 어플라이드 머티어리얼스, 인코포레이티드 국부적으로 가열되는 다-구역 기판 지지부
CN104750140B (zh) * 2013-12-31 2017-09-01 北京北方微电子基地设备工艺研究中心有限责任公司 反应腔加热控制方法及装置
US9378992B2 (en) * 2014-06-27 2016-06-28 Axcelis Technologies, Inc. High throughput heated ion implantation system and method
US10601125B2 (en) * 2014-07-23 2020-03-24 Georgia Tech Research Corporation Electrically short antennas with enhanced radiation resistance
KR20180011119A (ko) * 2015-05-22 2018-01-31 어플라이드 머티어리얼스, 인코포레이티드 방위방향으로 튜닝가능한 다중-구역 정전 척
JP6212092B2 (ja) * 2015-10-02 2017-10-11 東京エレクトロン株式会社 基板処理システム、フォーカスリングの温度制御方法及び基板のエッチング方法
US9466538B1 (en) 2015-11-25 2016-10-11 Globalfoundries Inc. Method to achieve ultra-high chip-to-chip alignment accuracy for wafer-to-wafer bonding process
US9966316B2 (en) 2016-05-25 2018-05-08 Toshiba Memory Corporation Deposition supporting system, depositing apparatus and manufacturing method of a semiconductor device
US10522377B2 (en) * 2016-07-01 2019-12-31 Lam Research Corporation System and method for substrate support feed-forward temperature control based on RF power
JP6817168B2 (ja) * 2017-08-25 2021-01-20 東京エレクトロン株式会社 被処理体を処理する方法
KR102487551B1 (ko) * 2017-09-13 2023-01-11 삼성전자주식회사 플라즈마 식각 장치를 이용한 반도체 소자의 제조 방법
JP7066438B2 (ja) 2018-02-13 2022-05-13 東京エレクトロン株式会社 冷却システム
CN109473381A (zh) * 2018-10-31 2019-03-15 上海华力微电子有限公司 湿法刻蚀清洗设备和方法
US11367645B2 (en) 2019-03-13 2022-06-21 Applied Materials, Inc. Temperature tunable multi-zone electrostatic chuck
US11533783B2 (en) * 2019-07-18 2022-12-20 Applied Materials, Inc. Multi-zone heater model-based control in semiconductor manufacturing
CN110752171B (zh) * 2019-11-01 2022-07-29 长江存储科技有限责任公司 晶圆弯曲度调整装置及方法
US20220319818A1 (en) * 2021-03-31 2022-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Laser array system for improved local cd uniformity

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4518848A (en) 1981-05-15 1985-05-21 Gca Corporation Apparatus for baking resist on semiconductor wafers
US5059770A (en) * 1989-09-19 1991-10-22 Watkins-Johnson Company Multi-zone planar heater assembly and method of operation
JP3238925B2 (ja) 1990-11-17 2001-12-17 株式会社東芝 静電チャック
US6008133A (en) * 1991-04-04 1999-12-28 Hitachi, Ltd. Method and apparatus for dry etching
EP0511448A1 (en) * 1991-04-30 1992-11-04 International Business Machines Corporation Method and apparatus for in-situ and on-line monitoring of a trench formation process
US5200023A (en) * 1991-08-30 1993-04-06 International Business Machines Corp. Infrared thermographic method and apparatus for etch process monitoring and control
US5294778A (en) 1991-09-11 1994-03-15 Lam Research Corporation CVD platen heater system utilizing concentric electric heating elements
JPH07201822A (ja) * 1993-12-28 1995-08-04 Hiroshima Nippon Denki Kk ドライエッチング装置
JPH0845909A (ja) * 1994-07-26 1996-02-16 Sony Corp 試料台
JP3246707B2 (ja) * 1994-07-27 2002-01-15 シャープ株式会社 強誘電体膜のエッチング方法
US5795493A (en) * 1995-05-01 1998-08-18 Motorola, Inc. Laser assisted plasma chemical etching method
US5854468A (en) 1996-01-25 1998-12-29 Brooks Automation, Inc. Substrate heating apparatus with cantilevered lifting arm
JP3537269B2 (ja) 1996-05-21 2004-06-14 アネルバ株式会社 マルチチャンバースパッタリング装置
JP3703918B2 (ja) * 1996-09-20 2005-10-05 株式会社東芝 パターン形成方法
US5846375A (en) * 1996-09-26 1998-12-08 Micron Technology, Inc. Area specific temperature control for electrode plates and chucks used in semiconductor processing equipment
JP3665826B2 (ja) 1997-05-29 2005-06-29 Ｓｍｃ株式会社 基板熱処理装置
JPH1154482A (ja) * 1997-08-05 1999-02-26 Hitachi Ltd 半導体装置の製造方法および装置ならびにワークの処理方法
EP0915499B1 (en) 1997-11-05 2011-03-23 Tokyo Electron Limited Semiconductor wafer holding apparatus
US6046116A (en) * 1997-11-19 2000-04-04 Tegal Corporation Method for minimizing the critical dimension growth of a feature on a semiconductor wafer
JPH11162697A (ja) * 1997-11-28 1999-06-18 Mc Electronics Kk プラズマ生成用の螺旋共振装置
JP3477062B2 (ja) 1997-12-26 2003-12-10 京セラ株式会社 ウエハ加熱装置
US6020262A (en) 1998-03-06 2000-02-01 Siemens Aktiengesellschaft Methods and apparatus for chemical mechanical planarization (CMP) of a semiconductor wafer
US6310755B1 (en) 1999-05-07 2001-10-30 Applied Materials, Inc. Electrostatic chuck having gas cavity and method
US6225639B1 (en) * 1999-08-27 2001-05-01 Agere Systems Guardian Corp. Method of monitoring a patterned transfer process using line width metrology
JP2001093885A (ja) * 1999-09-22 2001-04-06 Olympus Optical Co Ltd エッチング監視装置
US6706541B1 (en) * 1999-10-20 2004-03-16 Advanced Micro Devices, Inc. Method and apparatus for controlling wafer uniformity using spatially resolved sensors
JP3774094B2 (ja) * 1999-12-02 2006-05-10 株式会社日立製作所 膜厚、加工深さ測定装置及び成膜加工方法
JP2001203257A (ja) 2000-01-20 2001-07-27 Sumitomo Electric Ind Ltd 半導体製造装置用ウェハ保持体
JP2002048519A (ja) * 2000-08-03 2002-02-15 Toshiba Corp 段差測定方法とその装置、および半導体装置の製造方法
JP3817414B2 (ja) * 2000-08-23 2006-09-06 株式会社日立製作所 試料台ユニットおよびプラズマ処理装置
JP3872304B2 (ja) * 2001-03-07 2007-01-24 株式会社日立製作所 半導体製造装置および半導体製造方法
US6561706B2 (en) * 2001-06-28 2003-05-13 Advanced Micro Devices, Inc. Critical dimension monitoring from latent image
JP3708031B2 (ja) * 2001-06-29 2005-10-19 株式会社日立製作所 プラズマ処理装置および処理方法
EP2562980A1 (en) * 2003-01-24 2013-02-27 Coco Communications Corp. Method and apparatus for secure communications and resource sharing between anonymous non-trusting parties with no central administration

Also Published As

Publication number Publication date
JP2006519497A (ja) 2006-08-24
TW200428505A (en) 2004-12-16
KR20050106457A (ko) 2005-11-09
WO2004077505A2 (en) 2004-09-10
CN1777974A (zh) 2006-05-24
JP2013077859A (ja) 2013-04-25
US6770852B1 (en) 2004-08-03
EP1599891B1 (en) 2010-09-01
WO2004077505A3 (en) 2005-03-31
DE602004028910D1 (de) 2010-10-14
EP1599891A2 (en) 2005-11-30
IL170511A (en) 2010-04-15
JP5844757B2 (ja) 2016-01-20
KR101047823B1 (ko) 2011-07-08
CN1777974B (zh) 2011-02-16
JP2015130539A (ja) 2015-07-16
ATE480003T1 (de) 2010-09-15

Similar Documents

Publication Publication Date Title
TWI338917B (en) Critical dimension variation compensation across a wafer by means of local wafer temperature control
TWI446482B (zh) 靜電鉗微影裝置及製造靜電鉗之方法
TWI608537B (zh) 電漿蝕刻系統
EP3317726B1 (en) A substrate holder, a lithographic apparatus and method of manufacturing devices
US5675471A (en) Characterization, modeling, and design of an electrostatic chuck with improved wafer temperature uniformity
US6753272B1 (en) High-performance energy transfer method for thermal processing applications
US7754282B2 (en) Adjusting a spacing between a gas distribution member and a substrate support
JP2008085329A (ja) 基板処理システムに用いられる耐浸食性絶縁層を有する温度制御された基板ホルダ
KR19990022554A (ko) 웨이퍼 온도 조절 방법 및 장치
JP4476622B2 (ja) 温度制御チャック
US9530679B2 (en) Method and apparatus for chuck thermal calibration
US11243478B2 (en) System and method for thermal management of reticle in semiconductor manufacturing
TWI470362B (zh) 微影裝置和方法
KR20080060747A (ko) 기판 정렬 장치, 기판 처리 장치 및 기판 처리 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees