CN1777974B - 通过局部晶片温度控制对晶片上的临界尺寸变化的补偿 - Google Patents

通过局部晶片温度控制对晶片上的临界尺寸变化的补偿 Download PDF

Info

Publication number
CN1777974B
CN1777974B CN2004800096795A CN200480009679A CN1777974B CN 1777974 B CN1777974 B CN 1777974B CN 2004800096795 A CN2004800096795 A CN 2004800096795A CN 200480009679 A CN200480009679 A CN 200480009679A CN 1777974 B CN1777974 B CN 1777974B
Authority
CN
China
Prior art keywords
wafer
etching
precalculated position
wafers
material wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004800096795A
Other languages
English (en)
Other versions
CN1777974A (zh
Inventor
罗伯特·J·斯泰格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN1777974A publication Critical patent/CN1777974A/zh
Application granted granted Critical
Publication of CN1777974B publication Critical patent/CN1777974B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D99/00—Subject matter not provided for in other groups of this subclass
    • F27D99/0001—Heating elements or systems
    • F27D99/0006—Electric heating elements or system
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27B—FURNACES, KILNS, OVENS, OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B17/00—Furnaces of a kind not covered by any preceding group
    • F27B17/0016—Chamber type furnaces
    • F27B17/0025—Especially adapted for treating semiconductor wafers
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27B—FURNACES, KILNS, OVENS, OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B5/00—Muffle furnaces; Retort furnaces; Other furnaces in which the charge is held completely isolated
    • F27B5/06—Details, accessories, or equipment peculiar to furnaces of these types
    • F27B5/14—Arrangements of heating devices
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D19/00—Arrangements of controlling devices
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D21/00—Arrangements of monitoring devices; Arrangements of safety devices
    • F27D21/0014—Devices for monitoring temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Control Of Temperature (AREA)
  • Constitution Of High-Frequency Heating (AREA)

Abstract

一种用于刻蚀材料晶片的刻蚀系统具有测量装置，刻蚀腔和控制器。测量装置沿晶片的轮廓在多个预先设定的位置测量临界尺寸试验特征图形(CD)。刻蚀腔接纳来自测量装置的晶片。刻蚀腔包括一个支撑晶片的卡盘和多个设置在卡盘中的加热元件。每一个加热元件被定位成和晶片上的每一个预定位置相邻。刻蚀系统控制器耦合到测量装置以接收特定晶片的实际测量的CD。该刻蚀系统控制器也连接到多个加热元件。控制器通过应用刻蚀工艺的温度依赖的刻蚀特性在工艺过程中调节每个加热元件的温度以减少多个预定位置中临界尺寸的变化，补偿刻蚀工艺之前由光刻工艺引入的CD变化。

Description

通过局部晶片温度控制对晶片上的临界尺寸变化的补偿 
交互引用 
本申请涉及和本发明共同转让的由发明人Neil Benjamin和Bobert Steger申请于2001年4月30日，题为“Method and Apparatus for controlling thespatial temperature distribution across the surface of a workpiece support”的美国专利申请系列号09/846432。本申请也涉及和本发明共同转让的由发明人Neil Benjamin和Bobert Steger申请于2002年2月1日，题为“Method andApparatus for controlling the spatial temperature distribution across the surface ofa workpiece support”的美国专利申请系列号10/062395。 
发明领域
本发明涉及对经受等离子处理的材料晶片的温度分布进行改变的方法和设备，该改变的目的在于补偿引起等离子处理期间衬底上的被刻蚀特征图形的尺寸变化的其他非温度效应。 
发明背景 
典型的等离子刻蚀设备包括一个反应体，该反应体中有一个腔体，一种或多种反应气体通过该腔体而流动。在该腔体中，反应气体通常通过无线电频率的能量电离后成为等离子体。等离子气体的高度反应性的离子能够和诸如被加工成集成电路(IC)的半导体晶片表面的聚合物掩膜的材料进行反应。在刻蚀之前，晶片先被置于腔体中，由卡盘或支架保持在适当的位置，卡盘或支架使晶片的顶表面暴露于等离子体。卡盘提供了等温表面并被用作晶片的热阱。在技术上已知有多种类型的卡盘(有时也叫做基座)。在一种类型中，半导体晶片由机械夹具保持在刻蚀的适当位置。在另一种类型中，半导体晶片由设置在卡盘和晶片之间的电场产生的静电力保持在适当位置。本发明被应用于该两种类型的卡盘。 
在典型的等离子刻蚀的操作中，等离子体的反应离子和半导体晶片表面上的材料的各个部分进行化学反应。在大多数场合下，高度理想化的情况是，被刻蚀的特征图形的均匀性达到几乎完美的程度，因为如果不是这样的话，被制造的集成电路的电子性能的偏离将比要求的规范大。光刻工艺以及刻蚀工艺中的变化能引起被刻蚀特征图形尺寸偏离理想程度的变化。另外，随着晶片尺寸的每一次增加，在越来越大的晶片中保证集成电路的均匀性的问题也变得更困难。光刻工艺中的变化导致处于晶片表面限定刻蚀图形的光刻胶掩膜的非理想尺寸。从理想尺寸的偏离可被看成平均特征图形尺寸的整体改变以及遍及晶片表面的为数众多的特征图形中的变化。 
在晶片表面的多位置上限定试验图形是普通的操作实践，这些试验图形经常被称为“临界尺寸特征图形”或简称为“CD”。光成像工艺之后对这些CD的测量可用于确定来自光刻操作的“CD偏移”。同样，对光刻胶中CD的测量可以和刻蚀工艺之后由该CD限定的经刻蚀的特征图形进行比较，CD偏移可被计算并被认为是由刻蚀工艺引起的结果。理想的是这些CD偏移在晶片之间是稳定不变的并且在整个晶片的表面均匀，因此对初始掩膜图形的简单的纠正偏置就可用于补偿该系统性的CD偏移。 
从历史上看这样整体的偏移纠正是可行的，但是随着集成电路最小图形尺寸减小到0.1微米及以下，无论是整体的还是单片晶片，该CD偏移不再能被充分控制，使先前简单的掩膜纠正不适合。此时的要求是测量或许是整批量的甚至是单片晶片的光刻胶掩膜中的CD偏移的手段，以及在刻蚀工艺中应用该信息改变CD偏移。 
已知等离子刻蚀是刻蚀和淀积的组合工艺。在特征图形的侧壁上的淀积过程允许对特征图形的宽度进行控制。该过程是温度依赖性的，但是在例如超过2微米的更大的尺寸下，该效应对于线宽控制不再有意义。然而，当尺寸降低到0.1微米以下时，温度的依赖性在特征图形宽度控制上具有显著的效果。 
因此就存在对于半导体晶片在基于晶片上特定的特征图形尺寸的反应离子刻蚀和类似工艺中的温度控制的方法和设备的需求。本发明的主要目的是解决这些需求问题并进一步提供相关的各种优点。 
发明内容
用于刻蚀材料晶片的刻蚀系统具有测量装置，刻蚀腔和控制器。测量装置沿晶片的轮廓在多个预先设定的位置测量临界尺寸试验特征图形(CD)。刻蚀腔接纳来自测量装置的晶片。刻蚀腔包括一个支撑晶片的卡盘和多个设置在卡盘中的加热元件。每一个加热元件加热晶片上相应的预定位置。刻蚀系统控制器耦合到测量装置以接收特定晶片的实际测量的CD。该刻蚀系统控制器也连接到多个加热元件。控制器通过应用刻蚀工艺的温度依赖的刻蚀特性在工艺过程中根据接收到的关于晶片的信息调节每个加热元件的温度以减少多个预定位置中临界尺寸的变化，补偿刻蚀工艺之前由光刻工艺引入的CD变化。 
附图说明
结合进本说明书并构成本说明书一部分的附图说明了本发明的一个或多个实施例，并且和详尽的叙述一起用以解释本发明的原理和实施。 
附图中： 
图1是说明根据本发明的一个实施例的用于控制晶片在工艺处理下的温度和刻蚀率的系统的示意图。 
图2是根据本发明的一个实施例的刻蚀工艺诱发的CD偏移和晶片温度之间的关系的实例的曲线图。 
图3是显示根据本发明的一个实施例的卡盘上的不同区域的示意图。 
图4是说明根据本发明的另一个实施例的用于控制晶片在工艺处理下的温度和刻蚀率的系统的示意图。 
图5是说明根据本发明的另一个实施例的用于控制晶片在工艺处理下的温度和刻蚀率的系统的示意图。 
图6是说明根据本发明的另一个实施例的用于控制晶片在工艺处理下的温度和刻蚀率的方法的流程图。 
具体实施方式
在本文中以用于通过局部晶片温度控制的方法减少晶片上的表面分布变化的系统的角度对本发明的实施例进行叙述。本技术领域的熟练的人员将认识到，下文对本发明的详尽叙述仅用于说明而不是任何方式的限制。本发明的其他实施例也将很容易地向可从本发明受益的这样的熟练人员展示。本文将详尽参考如附图所示的对本发明的各种实施。在涉及相同的或相似的各个部分时，在所有的附图和下文的详尽叙述中都使用相同的参考标记。 
为了清楚起见，并非本文所述的实施过程的所有常规特征都被显示和叙述。当然应该理解的是，在任何这样的实施过程的开发中，为了达到开发者的诸如与和应用以及业务相关的各种制约的一致性的特定目标，必须作出为数众多的对于实施过程的特定的决定，而这些特定的目标将因为不同的实施过程以及不同的开发者而发生变化。另外，应该理解的是，这样的开发计划很可能是复杂的和费时的，但对于可从本发明受益的本技术领域中的普通熟练人员而言仍然是常规的工程上的任务。 
通过根据图2改变晶片温度(或对于光刻胶和所使用的刻蚀化学药剂的和晶片温度相等价的参数)，刻蚀工艺中的温度依赖性的CD偏移可被用于补偿每一片晶片或一批晶片中的光刻诱发的CD偏移，总体上将最后的CD精确性改进到所要求的尺度。 
在不久的将来可以预期，即使在每片个别的晶片上分别进行，单独的全面纠正对于纠正由光刻工艺引起的CD偏移也将是不适合的。这样，晶片可以被分解为几个区域，并且可以计算出多个局部的CD偏移。通过使用这些数据以及图2的曲线，多区域加热的支座可以被用于在晶片上局部进行CD偏移的纠正。 
图1显示了用于根据本发明的一个实施例控制晶片104的温度和刻蚀率的刻蚀系统100。刻蚀系统100包括腔体102，一种或多种反应气体通过该腔 体流动(未显示)。在腔体102中，反应气体由设置在腔体102的顶窗(未显示)上方与其相邻的RF天线(未显示)产生的无线电频率能量电离为等离子体106。等离子体106的高度反应性离子能够和被加工的半导体晶片104的表面起反应。在刻蚀之前，晶片104被置于腔体102中，并由将晶片104的顶表面暴露于等离子体106的卡盘108将晶片104保持在适当的位置。 
几个加热元件110设置在卡盘108中的预定位置。为了说明的目的，加热元件110可包括小到足以安装在卡盘108中的薄膜加热器或任何其他类型的加热器。本技术领域的普通熟练人员将认识到还有许多加热卡盘108的其他方法。加热元件110的排列的一个实例在下面的图3中进一步显示。加热元件110被耦合到调节每个加热元件110温度的控制器112。 
耦合到控制器112的测量装置114在加工前先测量每片晶片上的临界尺寸试验特征图形尺寸(CD)。临界尺寸计量工具可用于探测和测量特征图形轮廓的变化。为了说明的目的，测量装置114可以包括基于作为测量薄膜厚度和薄膜性能的光学技术的分光光谱椭圆测量(SE)的分光光谱CD计量工具。测量装置114从特殊的光栅目标上的分光光谱CD测量可以确定CD(在轮廓上的任何点)，线高或沟深以及侧壁角。晶片的截面剖面也可以被确定。测量装置114将包含晶片104上的几个预定位置的测量值的数据发送到控制器112。测量的位置可以根据测量数选择。晶片104上的预定位置相应于卡盘108上的独立的加热区域。本技术领域的普通熟练人员将理解的是，上文讨论的分光光谱CD计量工具不是限制，使用其他的测量工具并不背离本文揭示的本发明的原理。 
控制器112包括含有处理过程中晶片的特征图形尺寸的测量值和温度之间的关系的算法。为了说明的目的，图2是CD偏移和晶片温度之间的关系的实例的曲线图。这样的关系可以从例如经验数据中获得。一旦控制器112从测量装置114接收数据，控制器112应用上述算法将测量的数据转换成温度数据。因此，包含在晶片104上的几个位置的测量值的数据可被用于产生被测量晶片104的定制的温度分布。因此，对于晶片104上的特定位置的特 定测量，控制器112根据上述限定的关系调节相应于该晶片上的特定位置的加热元件110的温度。 
因此，刻蚀系统100包括一个前馈系统，该前馈系统中刻蚀系统100在接收到关于晶片上的特定特征图形尺寸的信息后动态实时改变每片晶片的温度分布。控制器112在工艺过程之前和/或工艺过程期间调节每个加热元件110的温度以减少晶片104上预定位置中晶片104上的临界尺寸的变化。 
测量装置114在晶片104上的预定位置测量特征图形的尺寸。具体地说，该预定位置可以分散在晶片104的表面上。每个预定位置或一组预定位置可以表示晶片104和卡盘110上的一个区域。图3是说明根据本发明的一个实施例的卡盘上的不同区域的示意图。图3显示的卡盘300具有七个区域：在卡盘300的中心的一个中心六角形区域302和在中心区域302周围的六个相邻区域304。本技术领域的普通熟练人员将理解的是，所显示的卡盘上的区域不是限制性的，也可以用其他的区域构型而不背离本文揭示的本发明的原理。卡盘300上的每一个区域可以相应于晶片上的一个区域，因为晶片座落在卡盘300的顶部。卡盘300上的每一个区域可以包括其自身的加热元件(未显示)及其自身的控制器(未显示)，因此卡盘300上的每一个区域的温度可以独立地控制。 
测量装置114可在晶片104上从几个预定位置测量特征图形的尺寸。每个区域可以包括至少一个预定位置，测量装置114就从该预定位置测量晶片104上的特征图形的尺寸。如果在一个区域中存在多于一个的预定位置，从该区域的测量值被包括在样品平均值中，该样品平均值表示从该区域的平均测量值。 
为了说明的目的，刻蚀系统100可以具有如下功能：测量装置114在预定位置测量晶片104上的特征图形的尺寸。每个预定区域可以定义晶片104上的一个区域。控制器112从测量装置114接收晶片104的有关包含预定位置上的特征图形尺寸的数据。控制器112基于处理过程中已知的特征图形尺 寸的差别和晶片的温度之间的关系将这些数据转换成温度分布。该温度分布包括晶片104上每个所测量的预定位置的特定温度以及因此卡盘110上每个相应区域的特定温度。控制器112据此通过调节卡盘的相应加热元件110调节每个区域的温度。 
根据本发明的另一个实施例，图4显示了控制晶片404的温度和刻蚀率的刻蚀系统400。刻蚀系统400包括腔体402，一种或多种反应气体通过该腔体流动(未显示)。在腔体402中，反应气体由设置在腔体402的顶窗(未显示)上方与其相邻的RF天线(未显示)产生的无线电频率能量电离为等离子体406。等离子体406的高度反应性离子能够和被加工的半导体晶片404的表面起反应。在刻蚀之前，晶片404被置于腔体402中，并由将晶片404的顶表面暴露于等离子体406的卡盘408将晶片404保持在适当的位置。 
几个加热元件410设置在卡盘408中的预定位置。为了说明的目的，加热元件410可包括小到足以安装在卡盘408中的薄膜加热器或任何其他类型的加热器。加热元件410被耦合到调节每个加热元件410温度的控制器412。 
干涉仪416周期性地通过切换器420在几个预定位置对刻蚀深度取样，该切换器420依次将光从几根光纤418中的一根引导到干涉仪416。因为获取光谱的时间小于0.1秒，晶片可以在小于一秒的时间内在例如七个位置上被取样。 
处理过程中控制器412从干涉仪416接收数据。干涉仪416在刻蚀过程中测量晶片404的刻蚀深度。瞄准晶片404的一定数量的光纤418定位在腔体402的顶部。该一定数量的光纤418相应于卡盘408中一定数量的加热元件410或如上述图3所示的卡盘408中一定数量的加热区域。光学切换器420将信息从光纤418中继传输到干涉仪416。光学切换器通过每若干毫秒例如每0.1秒进行扫描逐区域地对来自晶片404的信号进行时间多路传输。 
这样，刻蚀系统400包括一个原位反馈系统，在该原位反馈系统中，刻 蚀系统400基于来自干涉仪416的信息动态实时改变每片晶片的温度分布。控制器412在处理过程之前和/或处理过程期间调节每个加热元件410的温度以局部修改刻蚀率并因此减少晶片404上预定位置中晶片404上沟槽刻蚀深度的变化。 
图5是显示根据本发明的另一个实施例的控制晶片的温度和刻蚀率的刻蚀系统的示意图。刻蚀系统500控制晶片504的温度和刻蚀率。刻蚀系统500包括腔体502，一种或多种反应气体通过该腔体流动(未显示)。在腔体502中，反应气体由设置在腔体502的顶窗(未显示)上方与其相邻的RF天线(未显示)产生的无线电频率能量电离为等离子体506。等离子体506的高度反应性离子能够和被加工的半导体晶片504的表面起反应。在刻蚀之前，晶片504被置于腔体502中，并由将晶片504的顶表面暴露于等离子体506的卡盘508将晶片504保持在适当的位置。 
卡盘508可包括几个可区别的区域，流体可通过这些区域流动。通过用温度控制器510控制流过每个区域的流体的温度，该每个区域的温度可独立地进行调节。每个区域可设置成和卡盘508上的每个预定位置相一致。每一个温度控制器510耦合到控制器512，控制器512调节每一个温度控制器510。 
在加工处理之前，耦合到控制器512的测量装置514测量每片晶片上的临界尺寸试验特征图形尺寸(CD)。测量装置514将包含晶片504上几个预定位置上的测量值的数据发送到控制器512。晶片504上的预定位置相应于卡盘508上的不同的区域。 
控制器512包括含有处理过程中晶片的特征图形尺寸的测量值和温度之间的关系的算法，该关系类似于图2所示的关系。一旦控制器512从测量装置514接收数据，控制器512应用上述算法将测量的数据转换成温度数据。因此，包含在晶片504上的几个位置的测量值的数据可被用于产生被测量晶片504的定制的温度分布。因此，对于晶片504上的特定位置的特定测量，控制器512根据上述限定的关系调节相应于该晶片上的特定位置的加热元件 510的温度。 
因此，刻蚀系统500包括一个前馈系统，该前馈系统中刻蚀系统500在接收到关于晶片上的特定特征图形尺寸的信息后动态实时改变每片晶片的温度分布。控制器512在工艺过程之前和/或工艺过程期间调节每个加热元件510的温度以减少晶片504上预定位置中晶片504上的临界尺寸的变化。 
图6显示了利用图1的刻蚀系统的方法。在第一方框602中，测量装置测量晶片上多个位置上的临界尺寸或其他尺寸。每个位置和上文讨论的区域相关。在604，控制器基于所测量的晶片上的临界尺寸产生温度分布。在606，等离子刻蚀系统处理定位在具有和晶片上的多个位置一致的加热元件的卡盘上的晶片。在处理过程期间，控制器基于所产生的温度分布调节加热元件的温度。 
虽然上文对本发明的实施例及其应用进行了显示和叙述，但对于可从本发明受益的本技术领域的熟练人员而言显而易见的是，还可以进行比上述更多的各种修改而不背离本文叙述的本发明的原理。因此，本发明不受除了附后的权利要求的精神以外的其他限制。 

Claims (17)

1.一种用于刻蚀材料晶片的刻蚀系统，其特征在于，包括：
沿晶片的轮廓在多个预先设定的位置测量临界尺寸试验特征图形的测量装置；
接纳来自测量装置的晶片的刻蚀腔，所述刻蚀腔具有：
支撑晶片的卡盘，
多个设置在所述卡盘中的加热元件，每一个加热元件加热晶片上相应的预定位置；和
耦合到所述测量装置和所述多个加热元件的控制器，所述控制器在工艺过程中根据接收到的关于晶片上的特定特征图形尺寸、线高、沟深、侧壁角和刻蚀深度中的至少一项的信息调节每个加热元件的温度以减少所述多个预定位置中被刻蚀特征图形的变化。
2.如权利要求1所述的用于刻蚀材料晶片的刻蚀系统，其特征在于，其中所述多个预定位置被分组为覆盖晶片的整个表面的多个相邻的区域，每个区域和所述多个加热元件中的一个加热元件相关联以被加热。
3.如权利要求2所述的用于刻蚀材料晶片的刻蚀系统，其特征在于，其中晶片的表面包括一个中心区域和多个相邻于所述中心区域的相邻区域。
4.如权利要求1所述的用于刻蚀材料晶片的刻蚀系统，其特征在于，其中所述测量装置包括分光光谱临界尺寸(CD)测量系统。
5.如权利要求1所述的用于刻蚀材料晶片的刻蚀系统，其特征在于，进一步包括：
耦合到所述控制器的多个传感器，该传感器周期性地测量晶片表面上每个预定位置的局部区域中的平均沟槽深度，
其中所述控制器基于所述测量的沟槽深度计算每个预定位置的局部刻蚀率，以及所述控制器在工艺过程中对每个加热元件的温度进行分别调节以减少所述多个预定位置中局部刻蚀率的变化。
6.如权利要求1所述的用于刻蚀材料晶片的刻蚀系统，其特征在于，其中所述多个传感器包括干涉仪。
7.一种用于刻蚀材料晶片的方法，其特征在于，包括：
沿晶片的轮廓在多个预先设定的位置测量临界尺寸试验特征图形；
在所述多个位置加热晶片的下侧；和
在工艺过程中根据接收到的关于晶片上的特定特征图形尺寸、线高、沟深、侧壁角和刻蚀深度中的至少一项的信息分别调节所述多个位置的加热以减少所述多个预定位置中被刻蚀特征图形的变化。
8.如权利要求7所述的用于刻蚀材料晶片的方法，其特征在于，其中所述多个预定位置被分组为覆盖晶片的整个表面的多个相邻的区域，每个区域和一个加热元件相关联以被加热。
9.如权利要求8所述的用于刻蚀材料晶片的方法，其特征在于，其中晶片的表面包括一个中心区域和多个相邻于所述中心区域的相邻区域。
10.如权利要求7所述的用于刻蚀材料晶片的方法，其特征在于，其中所述的测量包括使用分光光谱临界尺寸(CD)测量系统。
11.如权利要求7所述的用于刻蚀材料晶片的方法，其特征在于，进一步包括：
周期性地测量晶片表面上每个预定位置的沟槽深度；
基于所述测量的沟槽深度计算每个预定位置的局部刻蚀率；和
在工艺过程中分别调节所述多个位置的加热以减少所述多个预定位置中局部刻蚀率的变化并且因此而减少晶片上最后沟槽深度的变化。
12.一种用于刻蚀材料晶片的设备，其特征在于，包括：
沿晶片的轮廓在多个预先设定的位置测量临界尺寸的装置；
在所述多个位置加热晶片的下侧的装置；和
在工艺过程中根据接收到的关于晶片上的特定特征图形尺寸、线高、沟深、侧壁角和刻蚀深度中的至少一项的信息分别调节所述多个位置的加热以减少所述多个预定位置中临界尺寸的变化的装置。
13.如权利要求12所述的用于刻蚀材料晶片的设备，其特征在于，其中所述多个预定位置被分组为覆盖晶片的整个表面的多个相邻的区域，每个区域和一个加热元件相关联以被加热。
14.如权利要求12所述的用于刻蚀材料晶片的设备，其特征在于，其中晶片的表面包括一个中心区域和多个相邻于所述中心区域的相邻区域。
15.如权利要求14所述的用于刻蚀材料晶片的设备，其特征在于，其中每个区域的形状为六角形。
16.如权利要求12所述的用于刻蚀材料晶片的设备，其特征在于，进一步包括：
周期性地测量晶片表面上每个预定位置的沟槽深度的装置；
基于所述测量的沟槽深度计算每个预定位置的局部刻蚀率的装置；和
在工艺过程中分别调节所述多个位置的加热以减少所述多个预定位置中局部刻蚀率的变化的装置。
17.一种用于刻蚀材料晶片的系统，其特征在于，包括：
沿晶片的轮廓在多个预先设定的位置测量临界尺寸试验特征图形的测量装置；
接纳来自所述测量装置的晶片的刻蚀腔，所述刻蚀腔具有：
支撑晶片的受到温度控制的卡盘，
所述卡盘包括多个充灌流体的可区别的区域，每个区域的流体通过再循环流体温度控制系统独立加热到经选择的温度；
每个区域加热晶片上相应的预定位置；和
耦合到所述测量装置和所述收到温度控制的卡盘的控制器，所述控制器在工艺过程中根据接收到的关于晶片上的特定特征图形尺寸、线高、沟深、侧壁角和刻蚀深度中的至少一项的信息调节每个区域中的流体的温度以减少所述多个预定位置中被刻蚀特征图形的变化。
CN2004800096795A 2003-02-27 2004-02-12 通过局部晶片温度控制对晶片上的临界尺寸变化的补偿 Expired - Fee Related CN1777974B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/376,498 US6770852B1 (en) 2003-02-27 2003-02-27 Critical dimension variation compensation across a wafer by means of local wafer temperature control
US10/376,498 2003-02-27
PCT/US2004/004134 WO2004077505A2 (en) 2003-02-27 2004-02-12 Critical dimension variation compensation across a wafer by means of local wafer temperature control

Publications (2)

Publication Number Publication Date
CN1777974A CN1777974A (zh) 2006-05-24
CN1777974B true CN1777974B (zh) 2011-02-16

Family

ID=32771493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800096795A Expired - Fee Related CN1777974B (zh) 2003-02-27 2004-02-12 通过局部晶片温度控制对晶片上的临界尺寸变化的补偿

Country Status (10)

Country Link
US (1) US6770852B1 (zh)
EP (1) EP1599891B1 (zh)
JP (3) JP2006519497A (zh)
KR (1) KR101047823B1 (zh)
CN (1) CN1777974B (zh)
AT (1) ATE480003T1 (zh)
DE (1) DE602004028910D1 (zh)
IL (1) IL170511A (zh)
TW (1) TWI338917B (zh)
WO (1) WO2004077505A2 (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873087B1 (en) * 1999-10-29 2005-03-29 Board Of Regents, The University Of Texas System High precision orientation alignment and gap control stages for imprint lithography processes
EP1303792B1 (en) 2000-07-16 2012-10-03 Board Of Regents, The University Of Texas System High-resolution overlay alignement methods and systems for imprint lithography
WO2002006902A2 (en) 2000-07-17 2002-01-24 Board Of Regents, The University Of Texas System Method and system of automatic fluid dispensing for imprint lithography processes
US20050211385A1 (en) * 2001-04-30 2005-09-29 Lam Research Corporation, A Delaware Corporation Method and apparatus for controlling spatial temperature distribution
EP1391140B1 (en) 2001-04-30 2012-10-10 Lam Research Corporation Method and apparatus for controlling the spatial temperature distribution across the surface of a workpiece support
US20050064344A1 (en) * 2003-09-18 2005-03-24 University Of Texas System Board Of Regents Imprint lithography templates having alignment marks
US7019819B2 (en) * 2002-11-13 2006-03-28 Molecular Imprints, Inc. Chucking system for modulating shapes of substrates
US6908861B2 (en) * 2002-07-11 2005-06-21 Molecular Imprints, Inc. Method for imprint lithography using an electric field
US8349241B2 (en) 2002-10-04 2013-01-08 Molecular Imprints, Inc. Method to arrange features on a substrate to replicate features having minimal dimensional variability
US6980282B2 (en) * 2002-12-11 2005-12-27 Molecular Imprints, Inc. Method for modulating shapes of substrates
US6871558B2 (en) * 2002-12-12 2005-03-29 Molecular Imprints, Inc. Method for determining characteristics of substrate employing fluid geometries
TW200500811A (en) * 2002-12-13 2005-01-01 Molecular Imprints Inc Magnification correction employing out-of-plane distortion of a substrate
US7186656B2 (en) * 2004-05-21 2007-03-06 Molecular Imprints, Inc. Method of forming a recessed structure employing a reverse tone process
US7150622B2 (en) * 2003-07-09 2006-12-19 Molecular Imprints, Inc. Systems for magnification and distortion correction for imprint lithography processes
US8211214B2 (en) 2003-10-02 2012-07-03 Molecular Imprints, Inc. Single phase fluid imprint lithography method
US7018855B2 (en) * 2003-12-24 2006-03-28 Lam Research Corporation Process controls for improved wafer uniformity using integrated or standalone metrology
US8076386B2 (en) 2004-02-23 2011-12-13 Molecular Imprints, Inc. Materials for imprint lithography
US7906180B2 (en) 2004-02-27 2011-03-15 Molecular Imprints, Inc. Composition for an etching mask comprising a silicon-containing material
US20050270516A1 (en) * 2004-06-03 2005-12-08 Molecular Imprints, Inc. System for magnification and distortion correction during nano-scale manufacturing
US7785526B2 (en) * 2004-07-20 2010-08-31 Molecular Imprints, Inc. Imprint alignment method, system, and template
US7566181B2 (en) * 2004-09-01 2009-07-28 Tokyo Electron Limited Controlling critical dimensions of structures formed on a wafer in semiconductor processing
US7241395B2 (en) * 2004-09-21 2007-07-10 Molecular Imprints, Inc. Reverse tone patterning on surfaces having planarity perturbations
US7205244B2 (en) 2004-09-21 2007-04-17 Molecular Imprints Patterning substrates employing multi-film layers defining etch-differential interfaces
US7252777B2 (en) * 2004-09-21 2007-08-07 Molecular Imprints, Inc. Method of forming an in-situ recessed structure
US7041604B2 (en) * 2004-09-21 2006-05-09 Molecular Imprints, Inc. Method of patterning surfaces while providing greater control of recess anisotropy
US7292326B2 (en) * 2004-11-30 2007-11-06 Molecular Imprints, Inc. Interferometric analysis for the manufacture of nano-scale devices
US20070231421A1 (en) 2006-04-03 2007-10-04 Molecular Imprints, Inc. Enhanced Multi Channel Alignment
US7630067B2 (en) 2004-11-30 2009-12-08 Molecular Imprints, Inc. Interferometric analysis method for the manufacture of nano-scale devices
US8038796B2 (en) 2004-12-30 2011-10-18 Lam Research Corporation Apparatus for spatial and temporal control of temperature on a substrate
US7851234B2 (en) 2007-11-29 2010-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for enhanced control of copper trench sheet resistance uniformity
CN102640260B (zh) * 2009-11-02 2014-12-03 丽佳达普株式会社 化学气相沉积设备以及化学气相沉积设备的温度控制方法
US9070726B2 (en) 2009-11-02 2015-06-30 Ligadp Co., Ltd. Temperature control method of chemical vapor deposition device
KR101841378B1 (ko) * 2009-12-15 2018-03-22 램 리써치 코포레이션 Ｃｄ 균일성을 향상시키기 위한 기판 온도의 조절
US8410393B2 (en) 2010-05-24 2013-04-02 Lam Research Corporation Apparatus and method for temperature control of a semiconductor substrate support
JP5640894B2 (ja) * 2011-05-26 2014-12-17 東京エレクトロン株式会社 温度測定装置、温度測定方法、記憶媒体及び熱処理装置
US8949057B1 (en) 2011-10-27 2015-02-03 Kla-Tencor Corporation Method for compensating for wafer shape measurement variation due to variation of environment temperature
US8852964B2 (en) 2013-02-04 2014-10-07 Lam Research Corporation Controlling CD and CD uniformity with trim time and temperature on a wafer by wafer basis
CN104008957B (zh) * 2013-02-22 2016-10-05 中微半导体设备(上海)有限公司 基片补偿刻蚀的方法
JP6441927B2 (ja) * 2013-08-06 2018-12-19 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 局部的に加熱されるマルチゾーン式の基板支持体
CN104750140B (zh) * 2013-12-31 2017-09-01 北京北方微电子基地设备工艺研究中心有限责任公司 反应腔加热控制方法及装置
US9378992B2 (en) * 2014-06-27 2016-06-28 Axcelis Technologies, Inc. High throughput heated ion implantation system and method
US10601125B2 (en) * 2014-07-23 2020-03-24 Georgia Tech Research Corporation Electrically short antennas with enhanced radiation resistance
WO2016190905A1 (en) * 2015-05-22 2016-12-01 Applied Materials, Inc. Azimuthally tunable multi-zone electrostatic chuck
JP6212092B2 (ja) * 2015-10-02 2017-10-11 東京エレクトロン株式会社 基板処理システム、フォーカスリングの温度制御方法及び基板のエッチング方法
US9466538B1 (en) 2015-11-25 2016-10-11 Globalfoundries Inc. Method to achieve ultra-high chip-to-chip alignment accuracy for wafer-to-wafer bonding process
US9966316B2 (en) 2016-05-25 2018-05-08 Toshiba Memory Corporation Deposition supporting system, depositing apparatus and manufacturing method of a semiconductor device
US10522377B2 (en) * 2016-07-01 2019-12-31 Lam Research Corporation System and method for substrate support feed-forward temperature control based on RF power
JP6817168B2 (ja) * 2017-08-25 2021-01-20 東京エレクトロン株式会社 被処理体を処理する方法
KR102487551B1 (ko) * 2017-09-13 2023-01-11 삼성전자주식회사 플라즈마 식각 장치를 이용한 반도체 소자의 제조 방법
JP7066438B2 (ja) 2018-02-13 2022-05-13 東京エレクトロン株式会社 冷却システム
CN109473381A (zh) * 2018-10-31 2019-03-15 上海华力微电子有限公司 湿法刻蚀清洗设备和方法
US11367645B2 (en) 2019-03-13 2022-06-21 Applied Materials, Inc. Temperature tunable multi-zone electrostatic chuck
US11533783B2 (en) * 2019-07-18 2022-12-20 Applied Materials, Inc. Multi-zone heater model-based control in semiconductor manufacturing
CN110752171B (zh) * 2019-11-01 2022-07-29 长江存储科技有限责任公司 晶圆弯曲度调整装置及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200023A (en) * 1991-08-30 1993-04-06 International Business Machines Corp. Infrared thermographic method and apparatus for etch process monitoring and control
WO2001029873A1 (en) * 1999-10-20 2001-04-26 Advanced Micro Devices, Inc. Method and apparatus for controlling wafer uniformity using spatially resolved sensors

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4518848A (en) 1981-05-15 1985-05-21 Gca Corporation Apparatus for baking resist on semiconductor wafers
US5059770A (en) * 1989-09-19 1991-10-22 Watkins-Johnson Company Multi-zone planar heater assembly and method of operation
JP3238925B2 (ja) 1990-11-17 2001-12-17 株式会社東芝 静電チャック
US6008133A (en) * 1991-04-04 1999-12-28 Hitachi, Ltd. Method and apparatus for dry etching
EP0511448A1 (en) * 1991-04-30 1992-11-04 International Business Machines Corporation Method and apparatus for in-situ and on-line monitoring of a trench formation process
US5294778A (en) 1991-09-11 1994-03-15 Lam Research Corporation CVD platen heater system utilizing concentric electric heating elements
JPH07201822A (ja) * 1993-12-28 1995-08-04 Hiroshima Nippon Denki Kk ドライエッチング装置
JPH0845909A (ja) * 1994-07-26 1996-02-16 Sony Corp 試料台
JP3246707B2 (ja) * 1994-07-27 2002-01-15 シャープ株式会社 強誘電体膜のエッチング方法
US5795493A (en) * 1995-05-01 1998-08-18 Motorola, Inc. Laser assisted plasma chemical etching method
US5854468A (en) 1996-01-25 1998-12-29 Brooks Automation, Inc. Substrate heating apparatus with cantilevered lifting arm
JP3537269B2 (ja) 1996-05-21 2004-06-14 アネルバ株式会社 マルチチャンバースパッタリング装置
JP3703918B2 (ja) * 1996-09-20 2005-10-05 株式会社東芝 パターン形成方法
US5846375A (en) * 1996-09-26 1998-12-08 Micron Technology, Inc. Area specific temperature control for electrode plates and chucks used in semiconductor processing equipment
JP3665826B2 (ja) 1997-05-29 2005-06-29 Ｓｍｃ株式会社 基板熱処理装置
JPH1154482A (ja) * 1997-08-05 1999-02-26 Hitachi Ltd 半導体装置の製造方法および装置ならびにワークの処理方法
EP0915499B1 (en) 1997-11-05 2011-03-23 Tokyo Electron Limited Semiconductor wafer holding apparatus
US6046116A (en) * 1997-11-19 2000-04-04 Tegal Corporation Method for minimizing the critical dimension growth of a feature on a semiconductor wafer
JPH11162697A (ja) * 1997-11-28 1999-06-18 Mc Electronics Kk プラズマ生成用の螺旋共振装置
JP3477062B2 (ja) 1997-12-26 2003-12-10 京セラ株式会社 ウエハ加熱装置
US6020262A (en) 1998-03-06 2000-02-01 Siemens Aktiengesellschaft Methods and apparatus for chemical mechanical planarization (CMP) of a semiconductor wafer
US6310755B1 (en) 1999-05-07 2001-10-30 Applied Materials, Inc. Electrostatic chuck having gas cavity and method
US6225639B1 (en) * 1999-08-27 2001-05-01 Agere Systems Guardian Corp. Method of monitoring a patterned transfer process using line width metrology
JP2001093885A (ja) * 1999-09-22 2001-04-06 Olympus Optical Co Ltd エッチング監視装置
JP3774094B2 (ja) * 1999-12-02 2006-05-10 株式会社日立製作所 膜厚、加工深さ測定装置及び成膜加工方法
JP2001203257A (ja) 2000-01-20 2001-07-27 Sumitomo Electric Ind Ltd 半導体製造装置用ウェハ保持体
JP2002048519A (ja) * 2000-08-03 2002-02-15 Toshiba Corp 段差測定方法とその装置、および半導体装置の製造方法
JP3817414B2 (ja) * 2000-08-23 2006-09-06 株式会社日立製作所 試料台ユニットおよびプラズマ処理装置
JP3872304B2 (ja) * 2001-03-07 2007-01-24 株式会社日立製作所 半導体製造装置および半導体製造方法
US6561706B2 (en) * 2001-06-28 2003-05-13 Advanced Micro Devices, Inc. Critical dimension monitoring from latent image
JP3708031B2 (ja) * 2001-06-29 2005-10-19 株式会社日立製作所 プラズマ処理装置および処理方法
BRPI0406978A (pt) * 2003-01-24 2006-01-10 Coco Communications Corp Sistema para organizar sem administração central uma rede de dispositivos de computação sem confiança

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200023A (en) * 1991-08-30 1993-04-06 International Business Machines Corp. Infrared thermographic method and apparatus for etch process monitoring and control
WO2001029873A1 (en) * 1999-10-20 2001-04-26 Advanced Micro Devices, Inc. Method and apparatus for controlling wafer uniformity using spatially resolved sensors

Also Published As

Publication number Publication date
US6770852B1 (en) 2004-08-03
JP5844757B2 (ja) 2016-01-20
WO2004077505A3 (en) 2005-03-31
WO2004077505A2 (en) 2004-09-10
DE602004028910D1 (de) 2010-10-14
KR101047823B1 (ko) 2011-07-08
EP1599891A2 (en) 2005-11-30
JP2006519497A (ja) 2006-08-24
EP1599891B1 (en) 2010-09-01
KR20050106457A (ko) 2005-11-09
TWI338917B (en) 2011-03-11
ATE480003T1 (de) 2010-09-15
IL170511A (en) 2010-04-15
JP2013077859A (ja) 2013-04-25
JP2015130539A (ja) 2015-07-16
CN1777974A (zh) 2006-05-24
TW200428505A (en) 2004-12-16

Similar Documents

Publication Publication Date Title
CN1777974B (zh) 通过局部晶片温度控制对晶片上的临界尺寸变化的补偿
US7415312B2 (en) Process module tuning
US6676289B2 (en) Temperature measuring method in pattern drawing apparatus
US6893800B2 (en) Substrate topography compensation at mask design: 3D OPC topography anchored
US8642480B2 (en) Adjusting substrate temperature to improve CD uniformity
KR101068596B1 (ko) 열처리판의 온도 설정 방법, 열처리판의 온도 설정 장치 및 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체
US20100227420A1 (en) Inductively coupled plasma reactor having rf phase control and methods of use thereof
KR20170067155A (ko) Ｃｇｓ 간섭측정을 이용한 공정 제어를 위해 공정-유도된 웨이퍼 형상을 특징짓는 시스템 및 방법
US6377334B2 (en) Method for controlling image size of integrated circuits on wafers supported on hot plates during post exposure baking of the wafers
CN101290475B (zh) 用于改善特征线宽均匀性的方法
KR20080040576A (ko) 열처리판의 온도 설정 방법, 프로그램을 기록한 컴퓨터판독 가능한 기록매체, 및 열처리판의 온도 설정 장치
US20200150547A1 (en) Method of determining a position of a feature
CN101377625A (zh) 用于安装护膜的装置和方法
TW202016659A (zh) 最佳化用於製造產品單元之製程序列
US20230004095A1 (en) Device manufacturing methods
US7268877B2 (en) Method and apparatus for orienting semiconductor wafers in semiconductor fabrication
KR20060122876A (ko) 통합 계측법 또는 독립형 계측법을 사용하여 웨이퍼균일성을 개선하기 위한 처리 제어
US7425689B2 (en) Inline physical shape profiling for predictive temperature correction during baking of wafers in a semiconductor photolithography process
CN114530400A (zh) 操作装置与两个工件之间的分布式间距补偿方法
KR102689275B1 (ko) 디바이스 제조 방법
CN116564845A (zh) 一种外延生长工艺调优方法
KR20200086375A (ko) 에지 링 마모 보상 (wear compensation) 을 위한 시스템 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110216

CF01 Termination of patent right due to non-payment of annual fee