KR20050106457A - 국부적인 웨이퍼 온도 제어에 의한 웨이퍼 상의 임계 치수변동 보상 - Google Patents

국부적인 웨이퍼 온도 제어에 의한 웨이퍼 상의 임계 치수변동 보상 Download PDF

Info

Publication number
KR20050106457A
KR20050106457A KR1020057015921A KR20057015921A KR20050106457A KR 20050106457 A KR20050106457 A KR 20050106457A KR 1020057015921 A KR1020057015921 A KR 1020057015921A KR 20057015921 A KR20057015921 A KR 20057015921A KR 20050106457 A KR20050106457 A KR 20050106457A
Authority
KR
South Korea
Prior art keywords
wafer
etching
preset
temperature
controller
Prior art date
Application number
KR1020057015921A
Other languages
English (en)
Other versions
KR101047823B1 (ko
Inventor
로버트 제이. 스테거
Original Assignee
램 리서치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리서치 코포레이션 filed Critical 램 리서치 코포레이션
Publication of KR20050106457A publication Critical patent/KR20050106457A/ko
Application granted granted Critical
Publication of KR101047823B1 publication Critical patent/KR101047823B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D99/00—Subject matter not provided for in other groups of this subclass
    • F27D99/0001—Heating elements or systems
    • F27D99/0006—Electric heating elements or system
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27B—FURNACES, KILNS, OVENS, OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B17/00—Furnaces of a kind not covered by any preceding group
    • F27B17/0016—Chamber type furnaces
    • F27B17/0025—Especially adapted for treating semiconductor wafers
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27B—FURNACES, KILNS, OVENS, OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B5/00—Muffle furnaces; Retort furnaces; Other furnaces in which the charge is held completely isolated
    • F27B5/06—Details, accessories, or equipment peculiar to furnaces of these types
    • F27B5/14—Arrangements of heating devices
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D19/00—Arrangements of controlling devices
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D21/00—Arrangements of monitoring devices; Arrangements of safety devices
    • F27D21/0014—Devices for monitoring temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Control Of Temperature (AREA)
  • Constitution Of High-Frequency Heating (AREA)

Abstract

본 발명은 측정 장치와, 에칭 챔버와, 제어기를 가지는, 웨이퍼와 같은 재료를 에칭하기 위한 에칭 시스템에 관한 것이다. 측정 장치는 복수의 기설정 위치에서 웨이퍼의 프로파일을 따라 임계 치수(CD) 시험 형상을 측정한다. 에칭 챔버는 측정 장치로부터 웨이퍼를 수납한다. 에칭 챔버는 웨이퍼를 지지하는 척과, 척 내에 배치된 복수의 가열 소자를 포함한다. 각각의 가열 소자는 웨이퍼 상의 각각의 기설정 위치에 인접하여 위치된다. 에칭 시스템 제어기는 특정 웨이퍼에 대해 실제로 측정된 CD들을 수납하기 위한 측정 장치에 결합된다. 에칭 시스템 제어기는 복수의 가열 소자에 결합된다. 제어기는 에칭 공정에 선행하는 리소그래피 공정에 의해 도입된 CD 변동을 보상하기 위해 에칭 공정의 에칭 특성에 따른 온도를 사용하여 복수의 기설정 위치 중 임계 치수 변동을 감소시키기 위한 공정 중에 각각의 가열 소자의 온도를 조절한다.

Description

국부적인 웨이퍼 온도 제어에 의한 웨이퍼 상의 임계 치수 변동 보상{CRITICAL DIMENSION VARIATION COMPENSATION ACROSS A WAFER BY MEANS OF LOCAL WAFER TEMPERATURE CONTROL}
본 출원은 "소재 지지 표면에 걸쳐 공간 온도 분포를 제어하기 위한 방법 및 장치"라는 제목으로 발명자 네일 벤자민(Neil Benjamin)과 로버트 스테거(Robert Steger)의 공동 명의로 2001년 4월 30일에 출원된 미국 특허 제09/846,432호와 관련된 것이다. 또한, 본 출원은 "소재 지지 표면에 걸쳐 공간 온도 분포를 제어하기 위한 방법 및 장치"라는 제목으로 발명자 네일 벤자민과 로버트 스테거의 공동 명의로 2002년 2월 1일에 출원된 미국 특허 제10/062,395호와 관련된 것이다.
본 발명은 플라즈마 공정 중에 기판에 걸쳐 에칭된 형상의 치수 변동을 초래하는 다른 비온도 효과를 보상하기 위해 플라즈마 공정 시 재료의 웨이퍼에 대한 온도 프로파일을 변동시키기 위한 방법 및 장치에 관한 것이다.
통상적인 플라즈마 에칭 장치는 반응 가스가 유동하는 챔버가 있는 반응기를 포함한다. 챔버 내에는 통상적으로 무선 주파수 에너지에 의해 가스가 플라즈마로 이온화된다. 플라즈마 가스의 반응성 높은 이온은 집적 회로(IC) 내에 처리된 반도체 웨이퍼의 표면 상에 폴리머 마스크 등의 재료와 반응할 수 있다. 에칭 전에, 웨이퍼가 챔버에 놓이고 척이나 홀더에 의해 적절한 위치에 보유되어 웨이퍼의 상측면이 플라즈마에 노출된다. 척은 등온면을 제공하며 웨이퍼에 대한 히트 싱크 역할을 한다. 종래의 기술의 알려진 몇가지 종류의 척[서셉터(susceptor)라고 불리기도 함]이 있다. 한가지 종류에서는 반도체 웨이퍼가 에칭을 위해 기계적 클램제 위치에 보유된다. 다른 종류의 척에서는 반도체 웨이퍼가 척과 웨이퍼 사이에 배치된 전계에 의해 발생된 정전기력에 의해 제위치에 보유된다. 본 발명은 이러한 타입의 척 모두에 적용 가능하다.
통상적인 플라즈마 에칭 작업에서, 플라즈마의 반응 이온은 반도체 웨이퍼의 면 상의 재료 부분과 화학적으로 반응한다. 대부분의 경우에서, 에칭된 형상이 거의 완벽한 정도로 균일한 것이 매우 바람직한데, 그렇지 않을 경우 제조된 IC가 바람직한 평균보다 더 편차가 큰 전자적 특성을 갖기 때문이다. 포토리소그래피 공정에서의 변동과 에칭 공정에서의 변동은 에칭된 형상의 이상적인 치수에 변동을 초래할 수 있다. 뿐만 아니라, 웨이퍼의 직경 크기가 커지면 점점 더 큰 웨이퍼에서 IC의 균일성을 보장하는 문제는 더욱더 어려워진다. 리소그래피 공정의 변동으로 인해서 에칭 패턴을 형성하는 웨이퍼 표면 상에 놓여지는 포토레지스트 마스크의 치수가 비이상적이 된다. 이러한 이상으로부터의 편차는 형상의 평균 치수의 전체적인 변화 뿐만 아니라 웨이퍼 표면 전체의 다수의 형상의 변동으로 볼 수 있다.
웨이퍼 표면 상에서 다수의 위치에 테스트 화상을 형성하는 것이 일반적이며, 이러한 테스트 화상을 "임계 치수 형상(critical dimension feature)" 또는 짧게 "CD"라고 칭한다. 포토 화상 형성 공정 이후에 이러한 CD의 측정은 리소그래피 작업으로부터 "CD 변화(shift)"를 결정하는데 사용될 수 있다. 마찬가지로, 포토레지스트에서 CD의 측정은 에칭 공정 후에 형성된 에칭 형상에 비교될 수 있으며, CD 변화는 계산될 수 있으며, 에칭 공정에 기여할 수 있다. 이러한 CD 변화가 웨이퍼와 웨이퍼 간에 안정적이며 웨이퍼 표면 상에서 균일하여서 원래의 마스크 화상에 대한 단순한 보정 바이어스가 규칙적인 CD 변화를 보상하는데 사용될 수 있는 것이 바람직하다.
역사적으로, 이러한 전체적인 변화(shift) 보정은 실행 가능했지만, IC 최소 형상 치수가 0.10미크론 및 그 미만으로 감소함에 따라, 변화는 전체적으로 또는 웨이퍼 내에서 더 이상 충분히 제어 가능하지 않아, 이전의 간단한 마스크 보정을 부적절하게 하였다. 필요한 것은 아마도 로트(lot) 또는 개별 웨이퍼에 의해 포토리지스트 마스크의 CD 변화를 측정하여, 에칭 공정 내에서 CD 변화를 변경하도록 이 정보를 이용하는 수단이다.
플라즈마 에칭은 에칭과 적층의 조합 공정인 것으로 알려져 왔다. 형상 측벽에 대한 적층 공정은 형상 폭의 제어를 허용한다. 이 공정은 온도 의존적이지만 부품의 치수가 보다 큰 경우, 예를 들면 2미크론 이상인 경우, 효과는 라인 폭 제어와 관련하여 현저하지 않다. 그러나, 치수가 약 0.1미크론 이하로 되면, 이 온도 의존성은 형상 폭 제어에 대해 현저한 효과를 갖게 되었다.
따라서, 웨이퍼의 특정 형상 치수에 기초한 반응성 이온 에칭 및 유사 공정 중 반도체 웨이퍼의 온도를 제어하는 방법 및 장치에 대한 요구가 존재한다. 본 발명의 주요 목적은 이러한 요구를 해결하는 것이며, 다른 관련된 장점을 제공하는 것이다.
도1은 본 발명의 일 실시예에 따라 공정 중 웨이퍼의 에칭 속도 및 온도를 제어하기 위한 시스템을 도시하는 개략도이다.
도2는 본 발명의 일 실시예에 따라 에칭 공정 유도 CD 변화와 웨이퍼 온도 사이의 관계의 일 예에 대한 그래프이다.
도3은 본 발명의 일 실시예에 따라 척 상의 상이한 영역을 도시하는 개략도이다.
도4는 본 발명의 다른 실시예에 따라 공정 중 웨이퍼의 에칭 속도 및 온도를 제어하기 위한 시스템을 도시하는 개략도이다.
도5는 본 발명의 다른 실시예에 따라 공정 중 웨이퍼의 에칭 속도 및 온도를 제어하기 위한 시스템을 도시하는 개략도이다.
도6은 본 발명의 다른 실시예에 따라 공정 중 웨이퍼의 에칭 속도 및 온도를 제어하기 위한 방법을 도시하는 개략도이다.
웨이퍼와 같은 재료를 에칭하기 위한 에칭 시스템은 측정 장치, 에칭 챔버 및 제어기를 포함한다. 측정 장치는 복수의 기설정 위치에서 웨이퍼의 프로파일을 따라 임계 치수 시험 형상을 측정한다. 에칭 챔버는 측정 장치로부터 웨이퍼를 수납한다. 에칭 챔버는 웨이퍼를 지지하는 척과, 척 내에 배치되는 복수의 가열 소자를 포함한다. 각 가열 소자는 웨어퍼 상의 각각의 기설정 위치에 인접하여 위치된다. 에칭 시스템 제어기는 특정 웨이퍼에 대한 실제 측정된 CD를 수납하도록 측정 장치에 결합된다. 에칭 시스템 제어기는 또한 복수의 가열 소자에 결합된다. 제어기는 에칭 공정에 선행하는 리소그래피 공정에 의해 도입되는 CD 변동을 보상하도록 에칭 공정의 온도 의존적 에칭 특성을 사용함으로써 복수의 기설정 위치 중에서 임계 치수의 변동을 감소시키기 위해 공정 중 각각의 가열 소자의 온도를 조절한다.
본 명세서에 병합되어 그 일부를 구성하는 첨부 도면은 본 발명의 하나 이상의 실시예를 도시하며, 상세한 설명과 함께, 본 발명의 원리 및 구현예를 설명하도록 사용된다.
본 발명의 실시예들은 국부적인 웨이퍼 온도 조절에 의해 웨이퍼 상의 표면 프로파일 변화를 감소시키기 위한 시스템과 관련하여 본 명세서에 설명된다. 당해 분야의 숙련자들은 본 발명의 이하의 상세한 설명이 설명하기 위함이며 한정하는 것이 아님을 알 것이다. 본 발명의 다른 실시예는 이러한 숙련자들에게 본 설명의 이점을 용이하게 제시할 것이다. 본 발명의 구성은 첨부된 도면을 참조하여 상세히 설명될 것이다. 전체 도면 및 이하의 상세한 설명에서 동일한 도면 부호는 동일하거나 유사한 부분을 나타낸다.
명료함을 위해, 본 명세서에 설명되는 기구의 통상의 형상부 전체가 도시되지는 않는다. 물론, 임의의 작동 기구, 특정하게 결정된 여러 기구의 개선 사항은 용도 및 사업 관련 제약에 순응하는 개발자의 특정 목표를 달성하도록 이루어질 것이며, 이러한 특정 목표는 기구에 따라, 그리고 개발자에 따라 변할 수 있다는 것은 명확할 것이다. 또한, 이러한 개발 효과는 복잡하고 시간 소모적이지만 이러한 이점을 갖는 당해 분야의 숙련자들에게는 통상의 책임일 것이다.
도2(또는 사용되는 포토레지스트 및 에칭 화학에 대한 균등물)와 관련하여 웨이퍼 온도를 변경함으로써, 에칭 공정에서의 이러한 온도 의존 CD 변화은 일반적으로 완성된 CD의 의도된 치수의 충실도를 개선시키기 위해 각각의 웨이퍼 또는 복수의 웨이퍼에서 사진석판 유도 CD 변화을 보상하도록 사용될 수 있다.
가까운 미래에, 각각의 웨이퍼에 독립적으로 수행되더라도 사진석판 공정에서 야기되는 CD 변화을 수정하기 위한 단일한 전체적인 수정이 불충분해질 것으로 생각된다. 웨이퍼는 여러 세그먼트로 분할될 수 있고, 다중 국부적 CD 변화이 계산될 수 있다. 이러한 데이터와 도2의 곡선을 사용하여, CD 변화 보정을 수행하기 위해 다중 구역 가열 받침대가 웨이퍼 상에 국부적으로 사용될 수 있다.
도1은 본 발명의 일 실시예에 따라 웨이퍼(104)의 온도 및 에칭 속도를 조절하는 에칭 시스템(100)을 도시한다. 에칭 시스템(100)은 반응 가스 또는 가스의 흐름(미도시)이 통과하는 챔버(102)를 포함한다. 챔버(102) 내에서, 가스는 챔버(102)의 상부 윈도우(미도시)에 인접하여 위에 배치된 RF 안테나(미도시)에 의해 발생된 무선 주파수 에너지에 의해 이온화되어 플라즈마(106)가 된다. 플라즈마(106)의 매우 반응적인 이온은 처리될 반도체 웨이퍼(104)의 표면과 반응할 수 있다. 에칭 이전에, 웨이퍼(104)는 챔버(102) 내에 위치되고 웨이퍼(104)의 상부면을 플라즈마(106)에 노출시키는 척(108)에 의해 적절하게 위치된다.
여러 개의 가열 소자(110)는 척(108)의 예비 설정 위치에 배열된다. 도시할 목적으로, 가열 소자(110)는 필름 가열기 또는 척(108)에 끼워질 수 있도록 충분히 작은 다른 형태의 가열기를 포함할 수 있다. 당해 분야의 숙련자들은 척(108)을 가열하는 방법이 여러 가지임을 인지할 것이다. 가열 소자(110) 배열의 예시는 도3의 하단에 도시된다. 가열 소자(110)는 각각의 가열 소자(110)의 온도를 조절하는 제어기(112)에 결합된다.
제어기(112)에 결합된 측정 장치(114)는 프로세싱 전에 각각의 웨이퍼 상의 임계 치수 테스트 형상 치수(CDs)를 측정한다. 임계 치수 도량형 공구는 형상 프로파일의 변경을 검출하고 측정하는데 이용될 수 있다. 예시를 위해, 측정 장치(114)는 필름 두께 및 필름 특성을 측정하기 위한 광학 기술인 분광 타원법(SE)에 기초한 분광 CD 도량형 공구를 포함할 수 있다. 측정 장치(114)는 CD(프로파일 상의 임의의 지점), 라인 높이 또는 요홈 깊이, 특정 격자 타겟에 대한 분광 CD 측정치로부터의 측벽 각도를 판정할 수 있다. 또한, 웨이퍼의 단면 프로파일이 결정될 수 있다. 측정 장치(114)는 웨이퍼(104) 상의 몇몇의 기설정 위치에서 측정치를 포함하는 데이터를 제어기(112)로 전송한다. 측정치의 위치는 측정치의 개수에 따라 선택될 수 있다. 웨이퍼(104) 상의 기설정 위치는 척(108) 상의 독립적인 열 영역에 대응한다. 당해 분야에 통상의 지식을 가진 자는 전술된 상기 분광 CD 도량형 공구가 제한되도록 의도되지 않으며, 다른 측정 공구가 본 명세서에 기재된 발명의 개념으로부터 벗어나지 않고 이용할 수 있다는 것을 알 것이다.
제어기(112)는 공정하에서 웨이퍼의 온도와 형상 치수 측정치 사이의 관계를 포함하는 알고리즘을 포함한다. 예시를 위해, 도2는 CD 변화와 웨이퍼 온도 사이의 관계의 일례의 그래프이다. 예를 들면, 이러한 관계는 경험적인 데이터로부터 얻어질 수 있다. 일단 제어기(112)가 측정 장치(114)로부터 데이터를 수용한다면, 제어기(112)는 측정된 데이터를 온도 데이터로 번역하도록 상기 알고리즘을 이용한다. 따라서, 웨이퍼(104) 상의 몇몇의 위치에서의 측정치를 포함하는 데이터는 측정된 웨이퍼(104)에 대한 통상의(custom) 온도 프로파일을 산출하는데 이용될 수 있다. 따라서, 웨이퍼(104) 상의 특정 위치에서의 특정 측정치에 있어서, 제어기(112)는 상기 한정된 관계에 따라 웨이퍼 상의 특정 위치에 대응하는 가열 요소(110)의 온도를 조절한다.
따라서, 에칭 시스템(100)은 웨이퍼 상의 특정 형상 치수에 대한 정보를 수용한 후에, 각각의 웨이퍼에 대한 온도 프로파일을 실시간으로 동적으로 변경하는 피드포워드(feedforward) 시스템을 포함한다. 제어기(112)는 웨이퍼(104) 상의 기 설정 위치 중에서 웨이퍼(104) 상의 임계 치수의 변동을 감소시키도록 공정 전에 그리고/또는 공정 동안에 각각의 가열 요소(110)의 온도를 조절한다.
측정 장치(114)는 웨이퍼(104) 상의 기설정 위치에서 형상 치수를 측정한다. 특히, 기설정 위치는 웨이퍼(104)의 표면에 걸쳐 퍼질 수 있다. 각각의 기설정 위치 또는 기설정 위치의 그룹은 척(110)과 웨이퍼(104) 상의 영역을 나타낼 수 있다. 도3은 본 발명의 실시예에 따른 척 상의 상이한 영역을 도시하는 개략적인 다이어그램이다. 도3은 척(300) 상의 중심에 있는 하나의 중심 6각형 영역(302)과, 중심 영역(302) 주위에 있는 6개의 인접 영역(304)인 7개의 영역을 갖는 척(300)을 도시한다. 당해 분야의 통상의 지식을 가진 자는 도시된 척 상의 영역이 제한되도록 의도되지 않고, 영역 또는 구역의 다른 구성이 본 명세서의 본 발명의 개념으로부터 벗어나지 않고 이용될 수 있는 것을 이해할 것이다. 척(300) 상의 각각의 영역은 웨이퍼가 척(300)의 상부에 놓이기 때문에, 웨이퍼 상의 영역에 대응할 수 있다. 척(300) 상의 각각의 영역은 그 자신의 가열 요소(미도시)와, 그 자신의 제어기(미도시)를 포함할 수 있어서, 척(300) 상의 각각의 영역의 온도가 독립적으로 제어될 수 있다.
측정 장치(114)는 웨이퍼(104) 상의 몇몇의 기설정 위치로부터 형상 치수를 측정할 수 있다. 각각의 영역은 측정 장치(114)가 웨이퍼(104) 상의 특정 치수를 측정하는 적어도 하나의 기설정 위치를 포함할 수 있다. 하나 이상의 기설정 위치가 영역에 존재한다면, 그 영역으로부터의 측정치는 영역으로부터의 평균 측정치를 나타내는 샘플 평균에 포함된다.
예시를 위해, 에칭 시스템(100)은 후술하는 바와 같이 작동할 수 있다. 측정 장치(114)는 기설정 위치에 있는 웨이퍼(104)의 형상 치수들을 측정한다. 제어기(112)는 기설정 위치에 있는 웨이퍼(104)의 형상 치수들을 포함하여 웨이퍼(104)에 관한 데이터를 측정 장치(114)로부터 수신한다. 제어기(112)는 형상 치수의 차이와 공정 동안의 웨이퍼의 온도 사이의 공지된 관계를 기초로 하여 데이터를 온도 프로파일로 전환한다. 온도 프로파일은 각각의 웨이퍼(104) 상의 측정된 기설정 위치를 위한 그리고 그에 따라 척(110) 상의 각각의 대응 영역을 위한 특정 온도를 포함한다. 그 후, 제어기(112)는 대응하는 가열 요소(110)를 조절함으로써 각 영역의 온도를 조절한다.
본 발명의 다른 실시예에 따르면, 도4는 웨이퍼(404)의 온도 및 에칭률을 제어하기 위한 에칭 시스템(400)을 도시하고 있다. 에칭 시스템(400)은 챔버(402)를 포함하는데, 이 챔버를 통해 (도시하지 않은) 반응 가스 또는 가스들이 흐른다. 챔버(402) 내에서, 챔버(402)의 (도시하지 않은) 상부 창 위에 인접 배치된 (도시하지 않은) RF 안테나에 의해 발생되는 무선 주파수 에너지(radio frequency energy)에 의해 가스가 플라즈마(406)로 이온화된다. 플라즈마(406)의 고 반응성 이온들은 처리 중인 반도체 웨이퍼(404)의 표면과 반응할 수 있다. 에칭 전에, 웨이퍼(404)는 챔버(402) 내에 위치되며, 웨이퍼(404)의 상부면을 플라즈마(406)에 노출되는 척(408)에 의해 적절한 위치로 유지된다.
여러 가열 요소(410)들이 척(408)에서의 기설정 위치에 배열된다. 예시를 위해, 가열 요소(410)는 필름 히터 또는 척(408) 내에 끼워질 만큼 충분히 작은 임의 유형의 히터를 포함할 수 있다. 가열 요소(410)는 각 가열 요소(410)의 온도를 조절하는 제어기(412)에 결합된다.
간섭계(416)는 여러 광섬유(418)들 중 하나로부터 간섭계(416)로 연속적으로 빛을 유도하는 스위치(420)에 의해 주기적으로 여러 기설정 위치들에서의 에칭 깊이를 샘플링한다. 스펙트럼을 얻을 시간이 0.1초 미만이기 때문에, 웨이퍼는 1초 미만 동안 예를 들어 7개의 위치에 걸쳐 샘플링될 수 있다.
제어기(412)는 공정 시에 간섭계(416)로부터 데이터를 수신한다. 간섭계(416)는 에칭 공정 동안 웨이퍼(404)의 에칭 깊이를 측정한다. 웨이퍼(404)를 향하는 많은 광섬유(418)들이 챔버(402)의 상부에 위치된다. 도3에 도시된 바와 같이, 광섬유(418)의 개수는 가열 요소(410)의 개수 또는 척(408) 내의 열 영역의 개수와 같다. 광학 스위치(420)는 광섬유(418)로부터 간섭계(416)로 정보를 중계한다. 광학 스위치 시간은 신호들을 웨이퍼(404)로부터 수 밀리초마다 예를 들어 0.1초마다 영역별로 주사함으로써 신호들을 다중 송신한다.
따라서, 에칭 시스템(400)은 원위치 귀환 시스템을 포함하는데, 이 원위치 귀환 시스템은 에칭 시스템 내에서 간섭계(416)로부터의 정보에 따라 각 웨이퍼에 대한 온도 프로파일을 실시간으로 동적으로 변경한다. 제어기(412)는 처리 전 및/또는 처리 동안 각 가열 요소(410)의 온도를 조절하여 에칭률을 국부적으로 변경하고 이에 따라 웨이퍼(404) 상의 기설정 위치들 간의 웨이퍼(404)의 요홈 에칭 깊이의 변동을 줄인다.
도5는 본 발명의 다른 실시예에 따라 웨이퍼의 온도 및 에칭률을 제어하기 위한 시스템을 도시한 개략도이다. 에칭 시스템(500)은 웨이퍼(504)의 온도와 에칭률을 제어한다. 에칭 시스템(500)은 챔버(502)를 포함하며, 이 챔버를 통해 (도시하지 않은) 반응 가스 또는 가스들이 흐른다. 챔버(502) 내에서, 챔버(502)의 (도시하지 않은) 상부창 상부에 인접 배치된 (도시하지 않은) RF 안테나에 의해 생성된 무선 에너지에 의해 가스들이 플라즈마(506)로 이온화된다. 플라즈마(506)의 고반응성 이온들이 처리되고 있는 반도체 웨이퍼(504)의 표면과 반응할 수 있다. 에칭 전에, 웨이퍼(504)는 챔버(502) 내에 배치되고, 웨이퍼(504)의 상부면을 플라즈마(506)에 노출하는 척(508)에 의해 적합 위치에 유지된다.
척(508)은 유체가 유동할 수 있는 몇몇의 특정 영역을 포함할 수 있다. 각 영역의 온도는 온도 제어기(510)를 이용하여 각 영역을 통해 통과하는 유체의 온도를 제어함으로써 개별적으로 조절될 수 있다. 각 영역은 척(508)의 각 기설정 위치에 대응하도록 배열될 수 있다. 각각의 온도 제어기(510)는 각 온도 제어기(510)를 조절하는 제어기(512)에 연결된다.
제어기(512)에 연결된 측정 장치(514)는 공정 전에 웨이퍼 상의 임계 치수 테스트 형상 치수를 측정한다. 측정 장치(514)는 웨이퍼(504) 상의 몇몇 기설정 위치에서의 측정치를 포함하는 데이터를 제어기(512)로 전송한다. 웨이퍼(504) 상의 기설정 위치들은 척(508)의 다른 영역과 대응한다.
제어기(512)는 도2에 도시된 관계와 유사하게, 공정하에서 웨이퍼의 온도와 형상 치수 측정치 사이에서의 관계를 포함하는 알고리즘을 포함한다. 제어기(512)가 측정 장치(514)로부터 데이터를 수신하면, 제어기(512)는 상기 알고리즘을 적용하여, 측정된 데이터를 온도 데이터로 전환한다. 그 결과, 웨이퍼(504) 상의 몇몇 위치들에서의 측정치를 포함하는 데이터는 측정된 웨이퍼(504)에 대한 주문자 온도 프로파일을 생성하기 위해 사용될 수 있다. 따라서, 웨이퍼(504) 상의 특정 위치에서의 특정 측정치에 대해, 제어기(512)는 전술한 관계에 따라 웨이퍼 상의 특정 위치에 대응하는 가열 요소(510)의 온도를 조절한다.
따라서, 에칭 시스템(500)는 피드포워드 시스템을 포함하는데, 이는 웨이퍼 상의 특정 형상 치수에 대한 정보를 용인한 후에, 각 웨이퍼에 대한 온도 프로파일을 다이내믹하게(dynamically) 실시간 변경한다. 제어기(512)는 공정에 선행하여 및/또는 공정 동안에 각 가열 요소(510)의 온도를 조절하여, 웨이퍼(504) 상의 기설정 위치들 중에서 웨이퍼(504) 상의 임계 치수의 변동을 감소시킨다.
도6은 도1의 에칭 시스템을 이용하는 방법을 도시하고 있다. 제1 블록(602)에서, 측정 장치는 웨이퍼 상의 복수의 위치들에 대한 임계 치수 또는 다른 치수를 측정한다. 각 위치는 전술한 바와 같은 영역과 관련된다. 블록(604)에서, 제어기는 웨이퍼 상에서 측정된 임계 치수들을 기초로 하여 온도 프로파일을 발생시킨다. 블록(606)에서, 플라즈마 에칭 시스템은 웨이퍼 상의 복수의 위치들과 대응하는 가열 요소들을 가진 척에 위치된 웨이퍼를 처리한다. 처리하는 동안에, 제어기는 발생된 온도 프로파일을 기초로 하여 가열 요소들의 온도를 조절한다.
본 발명의 실시예들과 용도 예들이 도시되고 설명되었으나, 전술된 실시예 외에도 많은 변형 예들이 본 발명의 개념으로부터 벗어남 없이 가능하다는 것을 본 기술분야의 당업자는 알 것이다. 따라서, 본 발명은 첨부된 청구범위의 사상에 제한되지 않는다.

Claims (17)

  1. 웨이퍼와 같은 재료를 에칭하기 위한 에칭 시스템이며,
    복수의 기설정 위치에서 웨이퍼의 프로파일을 따라 임계 치수 시험 형상을 측정하는 측정 장치와,
    웨이퍼를 지지하는 척과, 상기 척 내에 배치되고 각각이 웨이퍼 상의 각각의 기설정 위치에 인접하게 위치된 복수의 가열 소자를 구비하며, 상기 측정 장치로부터 웨이퍼를 수납하는 에칭 챔버와,
    상기 측정 장치와 복수의 가열 소자에 결합되어 있으며, 상기 복수의 기설정 위치 중에서 에칭된 형상의 변동을 감소시키기 위해 공정 중 각각의 가열 소자의 온도를 조절하는 제어기를 포함하는 에칭 시스템.
  2. 제1항에 있어서, 상기 복수의 기설정 위치는 사실상 웨이퍼의 전체 표면을 덮는 복수의 인접 영역으로 집단으로 형성되고, 상기 각각의 영역은 복수의 가열 소자 중 하나의 가열 소자와 관련된 에칭 시스템.
  3. 제2항에 있어서, 상기 웨이퍼의 표면은 중심 영역과, 상기 중심 영역 주위의 인접 영역을 포함하는 에칭 시스템.
  4. 제1항에 있어서, 상기 측정 장치는 분광 임계 치수(CD) 측정 시스템을 포함하는 에칭 시스템.
  5. 제1항에 있어서, 각각의 기설정 위치에 대한 웨이퍼 표면 상의 국부적인 영역에서 평균 요홈 깊이를 주기적으로 측정하는, 상기 제어기에 결합된 복수의 센서를 더 포함하고,
    상기 제어기는 측정된 요홈 깊이에 기초하여 각각의 기설정 위치에 대한 국부적인 에칭율을 연산하고, 복수의 기설정 위치 중 국부적인 에칭율의 변동을 감소시키기 위한 공정 중에 각각의 가열 요소의 온도를 조절하는 에칭 시스템.
  6. 제5항에 있어서, 상기 복수의 센서는 간섭계를 포함하는 에칭 시스템.
  7. 웨이퍼와 같은 재료를 에칭하기 위한 방법이며,
    복수의 기설정 위치에서 웨이퍼의 프로파일을 따라 임계 치수 시험 형상을 측정하는 단계와,
    상기 복수의 기설정 위치에서 웨이퍼의 하부측을 가열하는 단계와,
    상기 복수의 기설정 위치 중에서 에칭된 형상의 변동을 감소시키기 위해 공정 중 각각의 가열 소자를 조절하는 단계를 포함하는 방법.
  8. 제7항에 있어서, 상기 복수의 기설정 위치는 사실상 웨이퍼의 전체 표면을 덮는 복수의 인접 영역으로 집단으로 형성되고, 상기 각각의 영역은 하나의 가열 소자와 관련된 방법.
  9. 제8항에 있어서, 상기 웨이퍼의 표면은 중심 영역과, 상기 중심 영역 주위의 복수의 인접 영역을 포함하는 방법.
  10. 제7항에 있어서, 상기 측정 단계는 분광 임계 치수(CD) 측정 시스템을 사용하는 단계를 포함하는 방법.
  11. 제7항에 있어서, 각각의 기설정 위치에서 웨이퍼 표면의 요홈 깊이를 주기적으로 측정하는 단계와,
    상기 측정된 요홈 깊이에 기초하여 각각의 기설정 위치에서의 국부적인 에칭율을 계산하는 단계와,
    상기 복수의 기설정 위치들에서 국부적인 에칭율의 변동을 감소시켜 웨이퍼에 걸쳐 최종 요홈 깊이의 변동을 감소시키도록 공정 중에 상기 가열 단계를 조절하는 단계를 더 포함하는 방법.
  12. 웨이퍼 재료를 에칭하기 위한 장치이며,
    복수의 기설정 위치에서 웨이퍼의 프로파일을 따라 임계 치수를 측정하기 위한 수단과,
    상기 복수의 위치에서 웨이퍼의 하부측을 가열하기 위한 수단과,
    상기 복수의 기설정 위치를 따라 임계 치수의 변동을 감소시키도록 공정 중에 상기 가열 단계를 조절하는 수단을 포함하는 장치.
  13. 제12항에 있어서, 상기 복수의 기설정 위치는 웨이퍼의 사실상 전체 표면을 덮는 복수의 인접 영역으로 집단으로 형성되고, 각각의 영역은 하나의 가열 요소와 관련되는 장치.
  14. 제12항에 있어서, 상기 웨이퍼의 표면은 중심 영역과, 상기 중심 영역 주위의 복수의 인접 영역을 포함하는 장치.
  15. 제14항에 있어서, 각각의 영역의 형상은 6각형인 장치.
  16. 제12항에 있어서, 각각의 기설정 위치에서 웨이퍼의 표면의 요홈 깊이를 주기적으로 측정하는 수단과,
    상기 측정된 요홈 깊이에 기초하여 각각의 기설정 위치에서의 국부적인 에칭율을 계산하는 수단과,
    상기 복수의 기설정 위치들에서 국부적인 에칭율의 변동을 감소시키도록 공정 중에 상기 가열 단계를 조절하는 수단을 더 포함하는 방법.
  17. 웨이퍼 재료를 에칭하기 위한 에칭 시스템이며,
    복수의 기설정 위치에서 웨이퍼의 프로파일을 따라 임계 치수 테스트 형상을 측정하기 위한 측정 장치와,
    상기 측정 장치로부터 웨이퍼를 수용하는 에칭 챔버를 포함하고,
    상기 에칭 챔버는, 웨이퍼를 지지하는 온도 제어 척과, 웨이퍼 상의 각각의 기설정 위치에 인접하여 위치되는 각각의 영역을 포함하고, 상기 척은 유체로 채워진 복수의 개별 영역을 포함하고, 각각의 영역에서 상기 유체는 재순환 유체 온도 제어 시스템에 의해 다른 온도로 가열되고,
    상기 에칭 시스템은,
    상기 측정 장치와 상기 온도 제어 척에 연결되는 제어기를 더 포함하고,
    상기 제어기는 상기 복수의 기설정 위치들에서 에칭된 형상의 변동을 감소시키도록 공정 중에 각각의 영역에서 유체의 온도를 조절하는 에칭 시스템.
KR1020057015921A 2003-02-27 2004-02-12 국부적인 웨이퍼 온도 제어에 의한 웨이퍼에 걸친 임계 치수 변동 보상 KR101047823B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/376,498 2003-02-27
US10/376,498 US6770852B1 (en) 2003-02-27 2003-02-27 Critical dimension variation compensation across a wafer by means of local wafer temperature control
PCT/US2004/004134 WO2004077505A2 (en) 2003-02-27 2004-02-12 Critical dimension variation compensation across a wafer by means of local wafer temperature control

Publications (2)

Publication Number Publication Date
KR20050106457A true KR20050106457A (ko) 2005-11-09
KR101047823B1 KR101047823B1 (ko) 2011-07-08

Family

ID=32771493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057015921A KR101047823B1 (ko) 2003-02-27 2004-02-12 국부적인 웨이퍼 온도 제어에 의한 웨이퍼에 걸친 임계 치수 변동 보상

Country Status (10)

Country Link
US (1) US6770852B1 (ko)
EP (1) EP1599891B1 (ko)
JP (3) JP2006519497A (ko)
KR (1) KR101047823B1 (ko)
CN (1) CN1777974B (ko)
AT (1) ATE480003T1 (ko)
DE (1) DE602004028910D1 (ko)
IL (1) IL170511A (ko)
TW (1) TWI338917B (ko)
WO (1) WO2004077505A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011052832A1 (ko) * 2009-11-02 2011-05-05 엘아이지에이디피 주식회사 화학기상증착장치 및 화학기상증착장치의 온도제어방법
WO2011052831A1 (ko) * 2009-11-02 2011-05-05 엘아이디에이디피 주식회사 화학기상증착장치의 온도제어방법
US20160345384A1 (en) * 2015-05-22 2016-11-24 Applied Materials, Inc. Azimuthally tunable multi-zone electrostatic chuck

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873087B1 (en) * 1999-10-29 2005-03-29 Board Of Regents, The University Of Texas System High precision orientation alignment and gap control stages for imprint lithography processes
EP2264524A3 (en) 2000-07-16 2011-11-30 The Board of Regents of The University of Texas System High-resolution overlay alignement methods and systems for imprint lithography
CN1262883C (zh) 2000-07-17 2006-07-05 得克萨斯州大学系统董事会 影印用于平版印刷工艺中的自动化液体分配的方法和系统
US20050211385A1 (en) * 2001-04-30 2005-09-29 Lam Research Corporation, A Delaware Corporation Method and apparatus for controlling spatial temperature distribution
EP1391140B1 (en) 2001-04-30 2012-10-10 Lam Research Corporation Method and apparatus for controlling the spatial temperature distribution across the surface of a workpiece support
US20050064344A1 (en) * 2003-09-18 2005-03-24 University Of Texas System Board Of Regents Imprint lithography templates having alignment marks
US7019819B2 (en) * 2002-11-13 2006-03-28 Molecular Imprints, Inc. Chucking system for modulating shapes of substrates
US6908861B2 (en) * 2002-07-11 2005-06-21 Molecular Imprints, Inc. Method for imprint lithography using an electric field
US8349241B2 (en) 2002-10-04 2013-01-08 Molecular Imprints, Inc. Method to arrange features on a substrate to replicate features having minimal dimensional variability
US6980282B2 (en) * 2002-12-11 2005-12-27 Molecular Imprints, Inc. Method for modulating shapes of substrates
US6871558B2 (en) * 2002-12-12 2005-03-29 Molecular Imprints, Inc. Method for determining characteristics of substrate employing fluid geometries
US7323130B2 (en) * 2002-12-13 2008-01-29 Molecular Imprints, Inc. Magnification correction employing out-of-plane distortion of a substrate
US7186656B2 (en) * 2004-05-21 2007-03-06 Molecular Imprints, Inc. Method of forming a recessed structure employing a reverse tone process
US7150622B2 (en) * 2003-07-09 2006-12-19 Molecular Imprints, Inc. Systems for magnification and distortion correction for imprint lithography processes
US8211214B2 (en) 2003-10-02 2012-07-03 Molecular Imprints, Inc. Single phase fluid imprint lithography method
US7018855B2 (en) * 2003-12-24 2006-03-28 Lam Research Corporation Process controls for improved wafer uniformity using integrated or standalone metrology
US8076386B2 (en) 2004-02-23 2011-12-13 Molecular Imprints, Inc. Materials for imprint lithography
US7906180B2 (en) 2004-02-27 2011-03-15 Molecular Imprints, Inc. Composition for an etching mask comprising a silicon-containing material
US20050270516A1 (en) * 2004-06-03 2005-12-08 Molecular Imprints, Inc. System for magnification and distortion correction during nano-scale manufacturing
US7785526B2 (en) * 2004-07-20 2010-08-31 Molecular Imprints, Inc. Imprint alignment method, system, and template
US7566181B2 (en) * 2004-09-01 2009-07-28 Tokyo Electron Limited Controlling critical dimensions of structures formed on a wafer in semiconductor processing
US7041604B2 (en) * 2004-09-21 2006-05-09 Molecular Imprints, Inc. Method of patterning surfaces while providing greater control of recess anisotropy
US7205244B2 (en) 2004-09-21 2007-04-17 Molecular Imprints Patterning substrates employing multi-film layers defining etch-differential interfaces
US7241395B2 (en) * 2004-09-21 2007-07-10 Molecular Imprints, Inc. Reverse tone patterning on surfaces having planarity perturbations
US7252777B2 (en) * 2004-09-21 2007-08-07 Molecular Imprints, Inc. Method of forming an in-situ recessed structure
US7630067B2 (en) 2004-11-30 2009-12-08 Molecular Imprints, Inc. Interferometric analysis method for the manufacture of nano-scale devices
US20070231421A1 (en) 2006-04-03 2007-10-04 Molecular Imprints, Inc. Enhanced Multi Channel Alignment
US7292326B2 (en) * 2004-11-30 2007-11-06 Molecular Imprints, Inc. Interferometric analysis for the manufacture of nano-scale devices
US8038796B2 (en) 2004-12-30 2011-10-18 Lam Research Corporation Apparatus for spatial and temporal control of temperature on a substrate
US7851234B2 (en) 2007-11-29 2010-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for enhanced control of copper trench sheet resistance uniformity
KR101841378B1 (ko) * 2009-12-15 2018-03-22 램 리써치 코포레이션 Ｃｄ 균일성을 향상시키기 위한 기판 온도의 조절
US8410393B2 (en) 2010-05-24 2013-04-02 Lam Research Corporation Apparatus and method for temperature control of a semiconductor substrate support
JP5640894B2 (ja) * 2011-05-26 2014-12-17 東京エレクトロン株式会社 温度測定装置、温度測定方法、記憶媒体及び熱処理装置
US8949057B1 (en) 2011-10-27 2015-02-03 Kla-Tencor Corporation Method for compensating for wafer shape measurement variation due to variation of environment temperature
US8852964B2 (en) 2013-02-04 2014-10-07 Lam Research Corporation Controlling CD and CD uniformity with trim time and temperature on a wafer by wafer basis
CN104008957B (zh) * 2013-02-22 2016-10-05 中微半导体设备(上海)有限公司 基片补偿刻蚀的方法
CN105408993A (zh) * 2013-08-06 2016-03-16 应用材料公司 局部加热的多区域基板支撑件
CN104750140B (zh) * 2013-12-31 2017-09-01 北京北方微电子基地设备工艺研究中心有限责任公司 反应腔加热控制方法及装置
US9378992B2 (en) * 2014-06-27 2016-06-28 Axcelis Technologies, Inc. High throughput heated ion implantation system and method
WO2016014790A1 (en) * 2014-07-23 2016-01-28 Georgia Tech Research Corporation Electrically short antennas with enhanced radiation resistance
JP6212092B2 (ja) * 2015-10-02 2017-10-11 東京エレクトロン株式会社 基板処理システム、フォーカスリングの温度制御方法及び基板のエッチング方法
US9466538B1 (en) 2015-11-25 2016-10-11 Globalfoundries Inc. Method to achieve ultra-high chip-to-chip alignment accuracy for wafer-to-wafer bonding process
US9966316B2 (en) 2016-05-25 2018-05-08 Toshiba Memory Corporation Deposition supporting system, depositing apparatus and manufacturing method of a semiconductor device
US10522377B2 (en) * 2016-07-01 2019-12-31 Lam Research Corporation System and method for substrate support feed-forward temperature control based on RF power
JP6817168B2 (ja) * 2017-08-25 2021-01-20 東京エレクトロン株式会社 被処理体を処理する方法
KR102487551B1 (ko) * 2017-09-13 2023-01-11 삼성전자주식회사 플라즈마 식각 장치를 이용한 반도체 소자의 제조 방법
JP7066438B2 (ja) 2018-02-13 2022-05-13 東京エレクトロン株式会社 冷却システム
CN109473381A (zh) * 2018-10-31 2019-03-15 上海华力微电子有限公司 湿法刻蚀清洗设备和方法
US11367645B2 (en) 2019-03-13 2022-06-21 Applied Materials, Inc. Temperature tunable multi-zone electrostatic chuck
US11533783B2 (en) * 2019-07-18 2022-12-20 Applied Materials, Inc. Multi-zone heater model-based control in semiconductor manufacturing
CN110752171B (zh) * 2019-11-01 2022-07-29 长江存储科技有限责任公司 晶圆弯曲度调整装置及方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4518848A (en) 1981-05-15 1985-05-21 Gca Corporation Apparatus for baking resist on semiconductor wafers
US5059770A (en) * 1989-09-19 1991-10-22 Watkins-Johnson Company Multi-zone planar heater assembly and method of operation
JP3238925B2 (ja) 1990-11-17 2001-12-17 株式会社東芝 静電チャック
US6008133A (en) * 1991-04-04 1999-12-28 Hitachi, Ltd. Method and apparatus for dry etching
EP0511448A1 (en) * 1991-04-30 1992-11-04 International Business Machines Corporation Method and apparatus for in-situ and on-line monitoring of a trench formation process
US5200023A (en) * 1991-08-30 1993-04-06 International Business Machines Corp. Infrared thermographic method and apparatus for etch process monitoring and control
US5294778A (en) 1991-09-11 1994-03-15 Lam Research Corporation CVD platen heater system utilizing concentric electric heating elements
JPH07201822A (ja) * 1993-12-28 1995-08-04 Hiroshima Nippon Denki Kk ドライエッチング装置
JPH0845909A (ja) * 1994-07-26 1996-02-16 Sony Corp 試料台
JP3246707B2 (ja) * 1994-07-27 2002-01-15 シャープ株式会社 強誘電体膜のエッチング方法
US5795493A (en) * 1995-05-01 1998-08-18 Motorola, Inc. Laser assisted plasma chemical etching method
US5854468A (en) 1996-01-25 1998-12-29 Brooks Automation, Inc. Substrate heating apparatus with cantilevered lifting arm
JP3537269B2 (ja) 1996-05-21 2004-06-14 アネルバ株式会社 マルチチャンバースパッタリング装置
JP3703918B2 (ja) * 1996-09-20 2005-10-05 株式会社東芝 パターン形成方法
US5846375A (en) * 1996-09-26 1998-12-08 Micron Technology, Inc. Area specific temperature control for electrode plates and chucks used in semiconductor processing equipment
JP3665826B2 (ja) 1997-05-29 2005-06-29 Ｓｍｃ株式会社 基板熱処理装置
JPH1154482A (ja) * 1997-08-05 1999-02-26 Hitachi Ltd 半導体装置の製造方法および装置ならびにワークの処理方法
DE69842191D1 (de) 1997-11-05 2011-05-05 Tokyo Electron Ltd Halbleiterscheibenhaltevorrichtung
US6046116A (en) * 1997-11-19 2000-04-04 Tegal Corporation Method for minimizing the critical dimension growth of a feature on a semiconductor wafer
JPH11162697A (ja) * 1997-11-28 1999-06-18 Mc Electronics Kk プラズマ生成用の螺旋共振装置
JP3477062B2 (ja) 1997-12-26 2003-12-10 京セラ株式会社 ウエハ加熱装置
US6020262A (en) 1998-03-06 2000-02-01 Siemens Aktiengesellschaft Methods and apparatus for chemical mechanical planarization (CMP) of a semiconductor wafer
US6310755B1 (en) 1999-05-07 2001-10-30 Applied Materials, Inc. Electrostatic chuck having gas cavity and method
US6225639B1 (en) * 1999-08-27 2001-05-01 Agere Systems Guardian Corp. Method of monitoring a patterned transfer process using line width metrology
JP2001093885A (ja) * 1999-09-22 2001-04-06 Olympus Optical Co Ltd エッチング監視装置
US6706541B1 (en) * 1999-10-20 2004-03-16 Advanced Micro Devices, Inc. Method and apparatus for controlling wafer uniformity using spatially resolved sensors
JP3774094B2 (ja) * 1999-12-02 2006-05-10 株式会社日立製作所 膜厚、加工深さ測定装置及び成膜加工方法
JP2001203257A (ja) 2000-01-20 2001-07-27 Sumitomo Electric Ind Ltd 半導体製造装置用ウェハ保持体
JP2002048519A (ja) * 2000-08-03 2002-02-15 Toshiba Corp 段差測定方法とその装置、および半導体装置の製造方法
JP3817414B2 (ja) * 2000-08-23 2006-09-06 株式会社日立製作所 試料台ユニットおよびプラズマ処理装置
JP3872304B2 (ja) * 2001-03-07 2007-01-24 株式会社日立製作所 半導体製造装置および半導体製造方法
US6561706B2 (en) * 2001-06-28 2003-05-13 Advanced Micro Devices, Inc. Critical dimension monitoring from latent image
JP3708031B2 (ja) * 2001-06-29 2005-10-19 株式会社日立製作所 プラズマ処理装置および処理方法
BRPI0406978A (pt) * 2003-01-24 2006-01-10 Coco Communications Corp Sistema para organizar sem administração central uma rede de dispositivos de computação sem confiança

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011052832A1 (ko) * 2009-11-02 2011-05-05 엘아이지에이디피 주식회사 화학기상증착장치 및 화학기상증착장치의 온도제어방법
WO2011052831A1 (ko) * 2009-11-02 2011-05-05 엘아이디에이디피 주식회사 화학기상증착장치의 온도제어방법
CN102640260A (zh) * 2009-11-02 2012-08-15 丽佳达普株式会社 化学气相沉积设备以及化学气相沉积设备的温度控制方法
US11622419B2 (en) 2015-01-18 2023-04-04 Applied Materials, Inc. Azimuthally tunable multi-zone electrostatic chuck
US20160345384A1 (en) * 2015-05-22 2016-11-24 Applied Materials, Inc. Azimuthally tunable multi-zone electrostatic chuck
US10440777B2 (en) * 2015-05-22 2019-10-08 Applied Materials, Inc. Azimuthally tunable multi-zone electrostatic chuck

Also Published As

Publication number Publication date
KR101047823B1 (ko) 2011-07-08
TW200428505A (en) 2004-12-16
EP1599891B1 (en) 2010-09-01
JP2015130539A (ja) 2015-07-16
IL170511A (en) 2010-04-15
CN1777974B (zh) 2011-02-16
TWI338917B (en) 2011-03-11
CN1777974A (zh) 2006-05-24
JP2006519497A (ja) 2006-08-24
WO2004077505A2 (en) 2004-09-10
US6770852B1 (en) 2004-08-03
EP1599891A2 (en) 2005-11-30
JP5844757B2 (ja) 2016-01-20
JP2013077859A (ja) 2013-04-25
ATE480003T1 (de) 2010-09-15
DE602004028910D1 (de) 2010-10-14
WO2004077505A3 (en) 2005-03-31

Similar Documents

Publication Publication Date Title
KR101047823B1 (ko) 국부적인 웨이퍼 온도 제어에 의한 웨이퍼에 걸친 임계 치수 변동 보상
EP1918970B1 (en) Method and apparatus for photomask plasma etching
US20180301362A1 (en) Plasma processing apparatus and heater temperature control method
EP0902464B1 (en) Semiconductor wafer temperature measurement and control thereof using gas temperature measurement
KR101384277B1 (ko) 가변 프로세스 가스 분포를 갖는 마스크 에칭 플라즈마반응기
US9218944B2 (en) Mask etch plasma reactor having an array of optical sensors viewing the workpiece backside and a tunable element controlled in response to the optical sensors
US9530679B2 (en) Method and apparatus for chuck thermal calibration
US8017029B2 (en) Plasma mask etch method of controlling a reactor tunable element in accordance with the output of an array of optical sensors viewing the mask backside
US20060191482A1 (en) Apparatus and method for processing wafer
US20080236748A1 (en) Plasma processing apparatus
US6838010B2 (en) System and method for wafer-based controlled patterning of features with critical dimensions
KR102639158B1 (ko) 웨이퍼 처리 장치 및 이를 이용한 웨이퍼 처리 방법
US20100112468A1 (en) Self-correcting substrate support system for focus control in exposure systems
KR20210118472A (ko) 멀티-패터닝 프로세스들을 위한 멀티-존 가열된 기판 지지부를 사용한 트리밍 및 증착 프로파일 제어
US7006195B2 (en) Method and system for improving exposure uniformity in a step and repeat process
CN115989560A (zh) 多尺度物理蚀刻建模及其方法
KR20050073154A (ko) 반도체 기판 가공 장치
KR20040019468A (ko) 스피너설비의 베이크 플레이트 가열장치
KR20240022756A (ko) 척 온도 제어 유닛 및 이를 포함하는 기판 처리 장치
KR20000061765A (ko) 웨이퍼의 국부온도 조절장치
KR20000074612A (ko) 웨이퍼의 온도를 직접적으로 측정할 수 있는 건식 식각장치
KR20030005499A (ko) 실리콘 재질의 베이크 플래이트 및 이를 이용한 온도 제어장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140624

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160624

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170628

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180626

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190626

Year of fee payment: 9