TWI338368B - Vertical mos transistor - Google Patents

Vertical mos transistor Download PDF

Info

Publication number
TWI338368B
TWI338368B TW093117747A TW93117747A TWI338368B TW I338368 B TWI338368 B TW I338368B TW 093117747 A TW093117747 A TW 093117747A TW 93117747 A TW93117747 A TW 93117747A TW I338368 B TWI338368 B TW I338368B
Authority
TW
Taiwan
Prior art keywords
trench
region
conductive
concentration
high concentration
Prior art date
Application number
TW093117747A
Other languages
English (en)
Other versions
TW200505025A (en
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Publication of TW200505025A publication Critical patent/TW200505025A/zh
Application granted granted Critical
Publication of TWI338368B publication Critical patent/TWI338368B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

1338368 (1) 玖、發明說明 【發明所屬之技術領域】 本發明關於具有溝槽結構的垂直型MOS電晶體。 【先前技術】 圖2顯示具有傳統溝槽結構之垂直型MOS電晶體剖 面圖。製備半導體基板，其中低濃度第一傳導型層2磊晶 生長於第一傳導型高濃度基板1 ，變成汲極區。稱爲本 體區的第二傳導型擴散區3由雜質噴射和等於或大於 1 00 0 °C溫度的高溫熱處理形成自半導體基板表面。此外， 變成源極區的第一傳導型高濃度雜質區7和由歐姆接觸固 定本體區電位的第二傳導型高濃度本體接觸區8形成自表 面。第一傳導型源極區和第二傳導型本體接觸區通常具有 節省電位。所以，可使用圖2之表面接點的布局。第一傳 導型高濃度雜質區7和第二傳導型高濃度本體接觸區8由 形成於源極區和本體接觸區的一接觸孔電連接。然後蝕刻 單晶矽，完全穿過第一傳導源極區，形成矽溝槽9。閘極 絕緣膜5和變成閘極且含有高濃度雜質的多晶矽6嵌入矽 溝槽內。再者，半導體基板後面的第一傳導型高濃度區接 到金屬汲極（未顯示）。 上述結構可做爲垂直型MOS電晶體，由嵌入溝槽內 的閘極控制從汲極區（包括後面側的第一傳導型高濃度區 和第一傳導型磊晶區）經由溝槽側壁的閘極絕緣膜流到源 極區（包括正面側的第一傳導型高濃度區）的電流。顛倒 -4 - (2) (2)1338368 傳導型，此法可用於P通道和N通道型。 再者，具有此溝槽結構的垂直型MOS電晶體因通道 完全形成於垂直方向，故可應用平面方向微處理技術。所 以，平面電晶體所佔的表面積隨微處理技術進展而變小， 近來趨勢是元件之每單位表面積的汲極電流量增加。 實際上，具有增大通道寬度、增.大汲極電流量、任意 驅動性能的MOS電晶體回到圖2的剖面結構（參考 USP No. 4,767,722 )。 但以此種垂直型MOS電晶體結構，在汲極側邊緣有 高電場，在變成通道之本體區的閘極氧化膜附近，當汲極 電壓等於或大於垂直型MOS電晶體耐壓時，突崩損壞發 生，電流流動。對於此種損壞因靜電、雜訊等而重複發生 的情形，缺陷會發生在此部分，電晶體特性會衰退。問題 因而存在於此種傳統結構之電晶體特性的長期可靠度。 【發明內容】 依據本發明，提供垂直型MOS電晶體，包含：第一 傳導型半導體基板，變成高濃度汲極區；形成於半導體基 板上的第一傳導型磊晶生長層，變成低濃度汲極區：形成 於磊晶生長層上的第二傳導型本體區；形成於一部分第二 傳導型本體區正面上的第二傳導型高濃度本體接觸區；形 成於高濃度本體接觸區外之第二傳導型本體區之區域的第 一傳導型高濃度源極區；預定寬度的第一矽溝槽，完全穿 '過第二傳導型本體區和第一傳導型源極區至到達第一傳導 (3) (3)1338368 型磊晶生長層內部的深度；寬度異於第一矽溝槽的第二矽 溝槽；沿著矽溝槽之壁面和底面的閘極絕緣膜；嵌入溝槽 內被閘極絕緣膜包圍的高濃度多晶矽閘極。 依據上述結構，矽溝槽深部的空乏層立即到達高濃度 汲極區•對靜電或雜訊輸入電晶體的情形釋放電荷。也就 是說，在本體區與低濃度汲極區間之介面上的矽溝槽側部 不造成突崩。因此耐久性變長。以下詳述此理論。 【實施方式】 以下根據圖式來解釋本發明的實施例。雖然實例中* N型傳導做爲第一傳導型，P型傳導做爲第二傳導型，但 相反傳導型也可以。
圖1是N通道垂直型MO S電晶體的剖面圖》低濃度 N型傳導層2(低濃度汲極區）磊晶生長於變成汲極區的 N型傳導高濃度基板1上，因此形成半導體基板。變成本 體區的 P傳導型擴散區 3由雜質噴射和等於或大於 1 00 0°C溫度的高溫熱處理形成自 N型傳導層的表面。此 外，變成源極區的N型傳導高濃度雜質區7和由歐姆接 觸固定本體區3之電位的P型傳導高濃度本體接觸區8形 成自表面。雖未顯不，但源極區7和本體區8由金屬線連 接，做爲源極。再者，金屬線形成於N型傳導高濃度基 板1的後面側，做爲汲極。也就是說’形成N通道MOS 電晶體。 如圖1，到達N型傳導層2的第一矽溝槽9和第二矽 -6- (4) (4)1338368 溝槽10形成於二源極區7的中心。第一矽溝槽9和第二 矽溝槽10的深度和寬度不同。多晶矽製成的閘極電極6 經由氧化膜製成的閘極絕緣膜5嵌入第一矽溝槽9和第二 矽溝槽10的溝槽內部。 因此在本發明製備二溝槽》窄寬度且淺深度的溝槽主 要做爲驅動電晶體（做爲計算、輸出或控制的電路），而 寬且深的溝槽做爲長期可靠度衰退對策（用來防止靜電和 雜訊造成的損壞和衰退）。 不同深度的二溝槽用於本發明，根據圖3和4解釋此 效果。高汲極電壓中的耐久性和損壞特性通常在溝槽深度 深淺間不同。附帶一提，閘極電壓和本體與源極間的電壓 都是〇 V。 參考圖3，先解釋矽溝槽（第一矽溝槽9)淺的情形 。對於使汲極區1的電壓在垂直型MOS電晶體較大如圖 3的情形，空乏層4因汲極區1與本體區3間的電壓和汲 極區1與閘極電極6間的電壓而膨脹，如圖3的虛線段4 。圖3的空乏層4相對於電壓隨空乏層4的膨脹方向分成 三種。 第一，因閘極電極6是0 V，故在第一矽溝槽9下方 之空乏層4的寬度由汲極區1的電壓和磊晶層2(低濃度 汲極區）的濃度決定。 第二，在充分遠離第一矽溝槽9之磊晶層2與本體區 3間之接面之空乏層4的寬度由汲極區1的電壓及磊晶層 2和本體區3的濃度決定。 (5) (5)1338368 第三，因爲也有從閘極電極6的電壓經由閘極絕緣膜 5的影響，故在本體區3側的空乏層4不易在磊晶層2與 本體區3間的相同接面和閘極氧化膜附近膨脹。 因此圖3之三種空乏層4內的最高電場在閘極氧化膜 附近之磊晶層2與本體區3間的接面。當過壓施於汲極1 時，突崩損壞發生在此部分，電流流動。 通常低壓設爲垂直型MOS電晶體之規格的使用條件 ，因而不施加過壓。實際使用時，此種損壞現象常因靜電 、各種電雜訊等而發生。當此種突崩現象發生時，小缺陷 產生在圖3之點11A的閘極絕緣膜5或本體區3的矽內 。若此種缺陷產生在閘極絕緣膜5或電流電路，則載子可 經由缺陷進出，產生捕捉載子的電位障壁。這會造成漏流 增加，會改變臨限電壓、電流驅動性能、耐壓。此種現象 重複發生會導致特性隨時間波動，在最壞情形，會導致電 晶體運作停止的長期可靠度故障。 另一方面，若使矽溝槽深度較深（第二矽溝槽10的 情形）如圖4，則對於使汲極區1電壓大的情形，矽溝槽 10下方的空乏層4接觸汲極區1(高濃度基板1)，空乏 層4難以進一步膨脹。因此在圖4之點12B的電場變高》 若點12B的電場高於圖3的點11A，則當過壓因突崩損壞 或齊納損壞而施於汲極區時，異於圖3，電流在低濃度汲 極區2 (磊晶層2)與汲極區1 (高濃度基板1 )間的接面 流動。 此位置不在突崩損壞導致接面或閘極氧化膜的衰退之 -8- (6) (6)1338368 處’因此突崩損壞不易造成諸如漏流和臨限電壓之特性的 波動。此外，衰退很難因齊納損壞而發生。也就是說，溝 槽深度深且損壞發生在磊晶層與高濃度基板間之接面之圖 4的情形有優良長期可靠度。但圖4的結構相較於圖3, 在閘極電極6與（低濃度）汲極區2間有大重疊電容。所 以’圖4的結構也有高頻特性衰退的缺點。 不同矽溝槽深度的電晶體形成於同一基板上，如圖1 。除了主要決定所製產品特性的主電晶體，形成圖4之深 溝槽的矽溝槽10，耐壓低於接面耐壓的部分故意形成於 閘極附近，因而接面損壞不發生在電晶體之閘極絕緣膜5 的附近。所得效果是防止特性波動。再者，此種部分只形 成於一部分所製產品，因此不千擾高頻特性。 再者，形成溝槽時之矽乾蝕刻中的微負載效果用於在 相同半導體基板上形成不同深度的矽溝槽9和10。也就 是說，當矽溝槽寬度窄且蝕刻率變慢時，阻礙蝕刻的離子 穿透，因此蝕刻深度變淺。決定所製產品特性之主電晶體 部的溝槽寬度窄，故意賦予低耐壓之部分的溝槽寬度寬。 因此可達成不同深度的矽溝槽9和10，而不增加製程數 目。 雖取決於蝕刻條件和靶溝槽深度，但在蝕刻時露出之 矽寬度等於或小於〗·〇 的點觀察到此微負載效果。效 果在等於或小於〇 · 8 V m的矽露出寬度顯著。例如，〇 . 8 // m蝕刻寬度與等於或大於1 .3 # m蝕刻寬度的蝕刻深度 差約爲0.2以m。 -9- (7) (7)1338368 形成淺溝槽如第一矽溝槽9時’最好溝槽深度等於或 小於0.8 # m。針對深溝槽如第二矽溝槽10時，最好溝槽 深度等於或大於1.5/im。再者’當溝槽寬度變大時，須 沉積多晶矽夠厚以嵌入溝槽。例如，若第一矽溝槽9的寬 度爲0.8/zm，第二砂溝槽10的寬度爲1.8/im，則沉積等 於或大於1.8厚的多晶矽，可使第一矽溝槽9和第二 矽溝槽10的溝槽平坦，匹配寬度大的第二矽溝槽10。 接著根據圖5來解釋本發明另一實施例。圖5中，具 有淺溝槽和窄寬度的第一矽溝槽9位於決定驅動性能的主 電晶體單元間，寬溝槽寬度的第二矽溝槽1 0位於所製晶 片的外圍部。圖5中，高濃度源極區不接到第二矽溝槽 10。所以，此部分無關於電晶體運作。即使假設衰退因突 崩損壞而發生，也有不影響電晶體性能的優點。 此外，另一實施例顯示於圖6。圖6是顯示一垂直型 MOS電晶體基板表面的平面圖。圖6的斜線部顯示形成 於基板表面的第一矽溝槽9和第二矽溝槽1〇。蝕刻形成 溝槽，留下六個島形半導體基板表面。矽閘極6經由閘極 絕緣膜（氧化膜）嵌入溝槽。也就是說，源極區7以條形 形成於六個位置，包圍本體接觸區8。本體區3、低濃度 汲極區2、高濃度汲極區1形成於本體接觸區8和源極區 7下。此外，低濃度汲極區2和高濃度汲極區1也形成於 第一矽溝槽9和第二矽溝槽10下。 此例中’第一矽溝槽9和第二矽溝槽1 〇位於決定驅 動性能的主電晶體單元間（電晶體單元各包括圖6的源極 -10- (8) 1338368 區7和本體接觸區8)。矩形電晶體單元間（包括源極區 7和本體接觸區8)的角落斜切，如圖6。重複設置這些 形狀使通道寬度大。源極區7和本體接觸區8電連接。通 道寬度變成各源極區7之外圍長度相加的長度。相鄰（最 近）電晶體單兀間的溝槽做爲窄寬度第一砂溝槽9，電流 主要在此流動。相較下，對角線排列之電晶體單元間的矽 溝槽做爲寬寬度第二矽溝槽10，如圖6。也就是說，有寬 寬度第二溝槽。圖6之參考數字13的長度A和參考數字 14的長度B在此種結構有下列關係。
A<B 也就是說，最近電晶體單元之源極區7間的矽溝槽深 度因乾蝕刻而變淺，對角線電晶體單元之源極區7間的矽 溝槽深度因乾蝕刻而變深。 電流也流在第二矽溝槽1 〇的側壁，類似第一溝槽側 壁•但比例相較於整個通道寬度小，因此即使此部分因突 崩損壞而衰退，也不影響特性改變。 此結構的優點是相較於圖5 —晶片內之第二矽溝槽 10所佔的表面積比變大’表面積在晶片內均勻分布。防 止特性改變和熱的局部產生及損壞。 至於第二點，即使晶片內的溝槽深度分散，也可在第 二矽溝槽1 0決定損壞部。例如，若第二溝槽只在晶片外 圔部，如圖5，在晶片中心的溝槽深度因溝槽深度分散而 深，則第一溝槽深度和第二溝槽深度的關係可顛倒。但以 圖6的結構，第二矽溝槽1 〇 —直靠近第一矽溝槽9。因 -11 - 1338368 ⑼ 此即使蝕刻深度大爲分散，也可保持第二矽溝槽ι〇之深 度相當深的狀態。 此外，圖6中，最好第一矽溝槽9的側壁表面爲單晶 100表面，最好第二矽溝槽10的側壁表面爲單晶110表 面。主表面爲〗〇〇表面的矽基板中，容易由調整圖6之電 晶體單元的平面定向來達成。 大體上，閘極氧化膜變厚，移動率變低，臨限電壓變 高，驅動性能對通道表面爲110表面的MOS電晶體變低 。這是因爲晶體表面的分子密度差。垂直型MOS電晶體 中，第二矽通道10所驅動之電晶體的驅動性能因調整溝 槽側壁表面而變低。因此可使因爲此部分的突崩現象對特 性衰退的影響很小。 ~ 對角線電晶體單元間的寬度也大於電晶體單元爲圖6 之矩形之情形的第一通道寬度，因此也可得到類似上述的 效果。但因應力集中於角落部而造成之諸如漏流特性衰退 的不良現象會發生，此組態不適於做爲單元結構。也就是 說’電晶體單元角落部斜切之圖6的結構擁有防止特性因 角落部尖銳而衰退的優點》 因此利用本發明之圖5和6的結構，可防止垂直型 MOS電晶體的特性衰退，可確保好的長期可靠度。當然 圖5和6的結構也可結合，因此使本發明很有效。 依據本發明’可防止垂直型MOS電晶體的特性衰退 和長期可靠度故障’可提供高可靠度垂直型MOS電晶體 (10) (10)1338368 【圖式簡單說明】 圖1是本發明之垂直型MOS電晶體的剖面圖； 圖2是傳統垂直型MOS電晶體的剖面圖；。 ® 3是剖面圖，顯示溝槽淺時的垂直型MOS電晶體 運作： 圖4是剖面圖，顯示溝槽深時的垂直型MOS電晶體 運作； 圖5是本發明之垂直型MOS電晶體實施例的剖面圖 % 圖6是本發明之垂直型m〇S電晶體另一實施例的平 面圖。 主要元件符號說明 1 汲 極 區 2 N 型 傳導層 3 本 體 區 4 空 乏 層 5 閘 極 絕緣膜 6 閘 極 電極 7 源 極 區 8 P 型 傳導高濃度本體接觸區 9 矽 溝 槽 10 矽 溝 槽 -13-

Claims (1)

1338368 年7〜7田修正本 拾、申請專利範圍 第93 1 1 7747號專利申請案 中文申請專利範圍修正本 民國99年7月19日條正 1·—種垂直型MOS電晶體，包含： 第一傳導型半導體基板’其變成高濃度汲極區； 形成於半導體基板上的第一傳導型磊晶生長層，其變 成低濃度汲極區； 形成於該磊晶生長層上的第二傳導型本體區； 形成於該第二傳導型本體區正面之一部分上的第=傳 導型高濃度本體接觸區； 形成於該高濃度本體接觸區外之該第二傳導型本赠區 之正面區域上的第一傳導型高濃度源極區； 具有預定寬度的第一矽溝槽’係形成而完全穿過該第 一傳導型本體區和該第一傳導型源極區至到達該第一傳導 型磊晶生長層之內部的深度； 第二矽溝槽’係形成得比該第一矽溝槽更深； 沿著該第一及第二矽溝槽之壁面和底面而形成的閘極 絕緣膜； 嵌入該第一及第二矽溝槽內，被該閘極絕緣膜所包圍 的咼雑質濃度多晶砂鬧極， 其中，該高濃度本體接觸區接觸該第二矽溝槽，且該 咼濃度源極區並不接觸該第二砂溝槽。 2.如申請專利範圍第1項的垂直型μ 0 S電晶體，其 1338368 中’該第二矽溝槽係配置於該半導體基板的外圍部。 3. 如申請專利範圍第1項的垂直型MOS電晶體，其 中’該第一矽溝槽的溝槽寬度等於或小於0.8 // m，且該 第二矽溝槽的溝槽寬度等於或大於 4. 一種垂直型MOS電晶體，包含： 第一傳導型半導體基板，其變成高濃度汲極區； 形成於半導體基板上的第一傳導型磊晶生長層，其變 φ 成低濃度汲極區； 形成於該磊晶生長層上的第二傳導型本體區； 形成於該第二傳導型本體區正面之一部分上的第二傳 導型高濃度本體接觸區； 形成於該高濃度本體接觸區外之該第二傳導型本體區 之正面區域上的第一傳導型高濃度源極區； 具有預定寬度的第一矽溝槽，係形成而完全穿過該第 二傳導型本體區和該第一傳導型源極區至到達該第一傳導 φ 型磊晶生長層之內部的深度； 第二矽溝槽，係形成得比該第一矽溝槽更深； 沿著該第一及第二矽溝槽之壁面和底面而形成的閘極 絕緣膜； 嵌入該第一及第二矽溝槽內，被該閘極絕緣膜所包圍 的高雜質濃度多晶矽閘極， 其中： 該第二傳導型高濃度本體接觸區在平面形式上爲矩形 -2- 1338368 包括該高濃度本體接觸區和該高濃度源極區的單位單 元係重複且平面式排列穿過矽溝槽，其中，該高濃度源極 區包圍該高濃度本體接觸區，且該單位單元之外圍爲八角 形； 接觸該高濃度源極區外圍之八邊中之四邊的矽溝槽形 成該第一矽溝槽，該四邊係平行於該高濃度本體接觸區； 接觸該高濃度源極區外圍之八邊中之四邊的矽溝槽形 成該第二矽溝槽，該四邊係不平行於該高濃度本體接觸區 〇 5.如申請專利範圍第4項的垂直型Μ 0 S電晶體，其 中，該第一矽溝槽之溝槽側壁的結晶表面爲1 〇〇表面，且 該第二矽溝槽之溝槽側壁的結晶表面爲I 1 〇表面。 -3-
TW093117747A 2003-06-24 2004-06-18 Vertical mos transistor TWI338368B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003180111A JP4398185B2 (ja) 2003-06-24 2003-06-24 縦形ｍｏｓトランジスタ

Publications (2)

Publication Number Publication Date
TW200505025A TW200505025A (en) 2005-02-01
TWI338368B true TWI338368B (en) 2011-03-01

Family

ID=33535117

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093117747A TWI338368B (en) 2003-06-24 2004-06-18 Vertical mos transistor

Country Status (4)

Country Link
US (1) US7034359B2 (zh)
JP (1) JP4398185B2 (zh)
CN (1) CN100524818C (zh)
TW (1) TWI338368B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8835935B2 (en) 2011-12-21 2014-09-16 Industrial Technology Research Institute Trench MOS transistor having a trench doped region formed deeper than the trench gate
TWI572040B (zh) * 2013-06-21 2017-02-21 竹懋科技股份有限公司 溝槽型－垂直式雙擴散金氧半電晶體結構及其製造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4913336B2 (ja) * 2004-09-28 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
JP4414863B2 (ja) * 2004-10-29 2010-02-10 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
US7364997B2 (en) * 2005-07-07 2008-04-29 Micron Technology, Inc. Methods of forming integrated circuitry and methods of forming local interconnects
US7602015B2 (en) * 2005-08-25 2009-10-13 International Rectifier Corporation Process to control semiconductor wafer yield
DE102005041108B3 (de) * 2005-08-30 2007-05-31 Infineon Technologies Ag Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor
US8384150B2 (en) 2005-11-29 2013-02-26 Rohm Co., Ltd. Vertical double diffused MOS transistor with a trench gate structure
JP2007208073A (ja) * 2006-02-02 2007-08-16 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
DE102006046853B4 (de) * 2006-10-02 2010-01-07 Infineon Technologies Austria Ag Randkonstruktion für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
KR100832718B1 (ko) * 2006-12-27 2008-05-28 동부일렉트로닉스 주식회사 트랜치 게이트 모스 소자 및 그 제조 방법
US7648915B2 (en) * 2007-01-12 2010-01-19 Micron Technology, Inc. Methods of forming semiconductor constructions, and methods of recessing materials within openings
JP5604029B2 (ja) * 2007-12-04 2014-10-08 ローム株式会社 半導体装置およびその製造方法
JP4840370B2 (ja) * 2008-01-16 2011-12-21 トヨタ自動車株式会社 半導体装置とその半導体装置を備えている給電装置の駆動方法
US8610204B2 (en) * 2011-03-15 2013-12-17 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US8816715B2 (en) * 2011-05-12 2014-08-26 Nanya Technology Corp. MOS test structure, method for forming MOS test structure and method for performing wafer acceptance test
JP5849882B2 (ja) * 2011-09-27 2016-02-03 株式会社デンソー 縦型半導体素子を備えた半導体装置
CN102412249B (zh) * 2011-10-13 2014-10-08 上海华虹宏力半导体制造有限公司 降低闩锁效应的功率器件结构及其制造方法
CN103325685A (zh) * 2012-03-23 2013-09-25 无锡维赛半导体有限公司 深沟槽功率半导体场效应晶体管及其制作方法
JP6135181B2 (ja) * 2013-02-26 2017-05-31 サンケン電気株式会社 半導体装置
CN104241355B (zh) * 2013-06-09 2017-06-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
DE102013108518B4 (de) * 2013-08-07 2016-11-24 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen derselben
US9484404B2 (en) * 2014-01-29 2016-11-01 Stmicroelectronics S.R.L. Electronic device of vertical MOS type with termination trenches having variable depth
KR102150942B1 (ko) 2014-12-01 2020-09-03 삼성전자주식회사 핀펫을 구비하는 반도체 장치
US10355132B2 (en) * 2017-03-20 2019-07-16 North Carolina State University Power MOSFETs with superior high frequency figure-of-merit
CN108538910B (zh) * 2018-02-13 2020-08-14 株洲中车时代电气股份有限公司 具有复合栅的igbt芯片
JP7144277B2 (ja) * 2018-10-19 2022-09-29 ルネサスエレクトロニクス株式会社 半導体装置
CN112614879A (zh) * 2020-11-27 2021-04-06 株洲中车时代半导体有限公司 碳化硅器件的元胞结构、其制备方法及碳化硅器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0746030B1 (en) * 1995-06-02 2001-11-21 SILICONIX Incorporated Trench-gated power MOSFET with protective diodes in a periodically repeating pattern
JP3410286B2 (ja) * 1996-04-01 2003-05-26 三菱電機株式会社 絶縁ゲート型半導体装置
JP3257394B2 (ja) * 1996-04-04 2002-02-18 株式会社日立製作所 電圧駆動型半導体装置
JP2001024193A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd トレンチゲート型半導体装置およびその製造方法
JP2001274399A (ja) * 2000-03-23 2001-10-05 Toyota Motor Corp 半導体装置とその製造方法
JP4171268B2 (ja) * 2001-09-25 2008-10-22 三洋電機株式会社 半導体装置およびその製造方法
JP4171286B2 (ja) * 2002-11-07 2008-10-22 三洋電機株式会社 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8835935B2 (en) 2011-12-21 2014-09-16 Industrial Technology Research Institute Trench MOS transistor having a trench doped region formed deeper than the trench gate
TWI572040B (zh) * 2013-06-21 2017-02-21 竹懋科技股份有限公司 溝槽型－垂直式雙擴散金氧半電晶體結構及其製造方法

Also Published As

Publication number Publication date
CN1574397A (zh) 2005-02-02
US7034359B2 (en) 2006-04-25
TW200505025A (en) 2005-02-01
JP4398185B2 (ja) 2010-01-13
US20040262677A1 (en) 2004-12-30
JP2005019558A (ja) 2005-01-20
CN100524818C (zh) 2009-08-05

Similar Documents

Publication Publication Date Title
TWI338368B (en) Vertical mos transistor
JP6967352B2 (ja) 半導体装置および半導体装置の製造方法、ならびに、半導体ウエハ構造物
JP5530602B2 (ja) 半導体装置およびその製造方法
JP6914190B2 (ja) 半導体装置および半導体装置の製造方法
JP5096739B2 (ja) 半導体装置の製造方法
JP3417013B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JP2006073740A (ja) 半導体装置及びその製造方法
JP2008034794A (ja) 縦型トレンチ型絶縁ゲートｍｏｓ半導体装置
US9379187B2 (en) Vertically-conducting trench MOSFET
JP2019176061A (ja) 半導体装置
US11038051B2 (en) Semiconductor device and method of manufacturing the same
JP4929594B2 (ja) 半導体装置および半導体装置の製造方法
US11677019B2 (en) IGBT device with narrow mesa and manufacture thereof
JP5168876B2 (ja) 半導体装置およびその製造方法
US11264475B2 (en) Semiconductor device having a gate electrode formed in a trench structure
KR101382328B1 (ko) 반도체 소자 및 그 제조 방법
JP2004200441A (ja) 半導体装置とその製造方法
JP3991803B2 (ja) 半導体装置
KR100866713B1 (ko) 반도체 소자 및 그의 형성 방법
KR100827525B1 (ko) 반도체 소자 및 그의 형성 방법
TW201929230A (zh) 寬帶隙半導體裝置
JP7405230B2 (ja) スイッチング素子
JP2005136116A (ja) 半導体素子およびその製造方法
KR0183669B1 (ko) 고전압용 반도체소자 및 그 제조방법
JP2009088187A (ja) トレンチゲート型トランジスタ及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees