TWI329896B - Method of making openigns in a layer of a semoconductor device - Google Patents

Method of making openigns in a layer of a semoconductor device Download PDF

Info

Publication number
TWI329896B
TWI329896B TW096105304A TW96105304A TWI329896B TW I329896 B TWI329896 B TW I329896B TW 096105304 A TW096105304 A TW 096105304A TW 96105304 A TW96105304 A TW 96105304A TW I329896 B TWI329896 B TW I329896B
Authority
TW
Taiwan
Prior art keywords
layer
sacrificial layer
photoresist
holes
sacrificial
Prior art date
Application number
TW096105304A
Other languages
English (en)
Other versions
TW200733235A (en
Inventor
Bang Chein Ho
Jen Chieh Shih
Jian Hong Chen
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200733235A publication Critical patent/TW200733235A/zh
Application granted granted Critical
Publication of TWI329896B publication Critical patent/TWI329896B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338Process specially adapted to improve the resolution of the mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

1329896 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種製作半導體元件之方法,且特別 是有關於一種於半導體元件層上蝕刻孔洞之方法。 【先前技術】
2000年10月7曰公告之美國專利號6,134,〇〇8說明書 中揭露了一種曝光機(Aligner)以及運用相位移光罩(Phase Shift Mask,PSM)進行圖案化之方法。曝光光線散射分成第 一曝光光束以及第二曝光光束’而第一相位移光罩以及第 二相位移光罩係由第一曝光光束以及第二曝光光束進行 照射。在第一以及第二相位移光罩中,含有複數個遮光層 以及複數個剝除形狀的光透層,其中剝除形狀的光透層配 置於遮光層間用以交替轉換穿透後曝光光線之相位。經由 穿透之後,由干擾所形成之集合曝光光線被導引射至一光 阻劑上。據上所述,該發明之曝光機提供一種利用相位移 光罩於元件上形成一精細且密集之接觸孔(c〇ntaet H〇ie) 圖案及其圖案化之方法。 5,308,741,說明書 1994年5月3曰公告之美國專利號 中揭露了 -種運用雙重曝光、物理光罩位移以及光相位位 移技術之微影技術用以在光罩基層上形成光罩特徵。第一 相位移光罩置於鄰接於基材之第—位置,且基材係被光 罩層所覆蓋。光罩層透過第—光罩曝露於光或同等能量之 光源下用以在光罩層上形成複數個第—未曝光區。另外又 1329896 於鄰接於基材之第二位置配置第二光罩或第一光罩,其中 第二位置是以第-位置為基準進行至少—方向之變動所 配置。第二次曝光後’光罩層上形成複數個第二未曝光 區。第一未曝光區以及第二未曝光區具有共同之未曝光 區’藉此形成光罩之特徵。 1996年11月12日公告之美國專利號5 573,634,說明 書中揭露了一種於半導體元件上形成捿觸孔之方法。此方 法包含於半導體基材上形成―絕緣層’再於絕緣層上覆蓋 -層光阻層’ |中光阻層係透過一具有窗孔的第一曝光光 罩使絕緣層上相對於接觸孔的區域進行曝光。此外,曝光 接觸孔之區域是以對㈣型態相互財卜再利關樣具有 對角排列接觸孔之第二曝光光罩對光阻層進行曝光,其中 第二曝光光罩不與第一曝光光罩重疊。光阻層上之曝光之 區域接著被移除而形成一具有圖案之光阻層用以對絕緣 層上對應於接觸孔之區域進行曝光。 1995年7月11曰公告之美國專利號5,432,〇44,說明書 中揭路了種利用相位移光罩形成圖案之方法。該發明之 方法包含了在至少一道或兩道曝光製程中利用相位移光 罩形成一圖案。利用相位移光罩進行第一道曝光,並進行 第一道曝光用以補償相位移光罩在相位移邊界上之光。 2000年12月19日公告之美國專利號6 162 736,說明 書中揭露了一種利用曝光技術製造半導體積體電路之製 程。該發明之曝光方法包含了透過第—光阻圖案形成複數 個層間導通路徑’纟中第一光阻圖案係利用具有孔洞圖案 1329896 之光罩進行曝光後依序形成^在導通路徑旁透過第二光阻 圖案形成複數個導線’其中第二光阻圖案係湘具有線路 圖案之光罩以及具有孔洞圖案之光罩進行二次曝光後依 序形成。此外,每一導線被定位於至少—導通路徑上。
2〇〇3年I2月I6曰公告之美國專利號6,664,〇11,說明 書令揭露了-種利用交替式相位移光罩以充填或非充填 方式形成具有孔洞圖案之方法.該發明之方法包含在第一 光罩表面既定的接觸孔圖案上加入新的孔洞圖案,因此不 但可積聚第-光罩上之孔洞圖案,且降低孔徑之範圍以及 孔洞間距之比例。新增的孔洞㈣利較成型之孔洞圖案 做相位之交替’且藉由—第二光罩進行填充孔洞之步轉。 因此,本發明依據前案提供另一可行之方法。 【發明内容】 本發明之一實施例提出一製造半導體元件之方法,包 φ 含於欲银刻之第一層上形成第一犧牲層,其t第一犧牲層 具有複數個貫穿第一犧牲層之孔洞,且每一孔洞使第—層 對應孔洞之部分曝露於外;於第一犧牲層上形成第一光^ 層,且第一光阻層填充貫穿第一犧牲層之孔洞;於第—光 阻層上形成複數開口,每—開口叠於孔洞上,其中每—孔 洞之截面積小於每-開口之截面積;以及藉由第一光阻層 之開口以及第-犧牲層之孔洞钱刻第一層,更包含曝露; 一層於姓刻溶劑中。 在本發明之—實施例中,第—犧牲層較第一光阻層對 1329896 於钱刻劑具有較佳之抗蝕刻性。 在本發明之一實施例中,第-犧牲層係為-硬質光罩 (Hard Mask)。 在本發明之一實施例中,第一犧牲層係為氮化石夕 (Silicon Nitride)。
在本發明之一實施例中,第一犧牲層具有-光阻劑, 並利用紅外線、紫外線、深紫外線、極紫外線以及X射線 對光阻劑進行曝光,藉此增加第—犧牲層之抗_性。 在本發明之一實施例中,第一犧牲層具有一光阻劑, 並利用化學藥劑與光_進行反應,藉此增加第 之抗蝕刻性》 在本發明之-實施例令,第一犧牲層具有一光阻劑, 並將光阻劑暴露於水蒸氣以及料氣體(級 此 當中。 為了使本發明之構成特徵、目的及優點更加容易了 解’故於下文中配合圖示及文字敘述,說明本發明之實施 例。實施例之說明内容僅用以闡述本發明,並非用以限定 本發明之範圍。 【實施方式】 以下關於本發明實施例之說明僅用以闡述本發明,並 非用以限定本發明之範圍及其應用。 請參照第1A圖。依據本發明甲製造一半導體元件1〇 之方法包含於基材12上提供一欲钱刻之第一層14,其中 9 1329896 基材12可為一矽晶圓。基材12可為所屬技術領域人員所 熟知可製作半導體元件之任一材質,這些材質可為下列所 述但並不限定於此:矽(SUicon)、鍺(Germanium)、矽鍺合 金(Silicon Germanium)、砷化鎵(GaUium ^咖⑷、碳化 矽(Silicon Carbide)以及矽化鍺(smc〇n Germanium)。欲蝕 刻之第一層14可為導電層或介電層。在本發明之實施例 中欲姓刻之第一層丨4為一介電層,如二氧化石夕;亦可 為具有低介電常數之介電層,如碳基氧化矽(以〇(:)、氟 基氧化矽(SiOF)、碳化矽(SiC)、碳氮化矽(SiCN)。如第1A Q所示,第一犧牲層16係配置於欲飯刻之第一層14上。 請參照第1B圖,在此步驟中提供一第一光罩18,且 忒第一光罩18包含複數個透光之透明區2〇以及複數個遮 光之非透明區22。本實施例中,光線2丨行進之方向如圖 中箭頭所示,透過第一光罩18對第—犧牲層16進行曝 光。在本發明之實施例中’第一犧牲層16具有一光阻劑, 並£为為曝光區24以及非曝光區26。 请參照第ic圖,在本實施例中,第一犧牲層16進行 顯影製㈣,曝光區24被移除而形成貫穿第一犧牲層16 之第一孔洞28。 請參照第1D圖,其繪示本發明中之一實施例。對第 -犧牲層!6進行處理用以增加其抗蝕刻性。在本發明之 實%例$ ’增加第—犧牲層16抗㈣性之方法可以利用 至少一放射線’如紅外線、紫外線、深紫外線(波長範圍 介於193-248nm)、極紫外線(波長為η — )以及乂射 線。在本發明之另-實施例中,係利用化學藥劑進行反應 的方式增加第一犧牲層16之抗蝕刻性《此方法可為將^ 一犧牲層16曝露於水蒸氣以及矽烷氣體當中, 定於此。 但並不限 請參照第1E圖,一第一光阻層30形成於第一犧牲層 16上,且第一光阻層30填滿了第一犧牲層16之楚 28。 <笫—孔洞 峋 > 照第1F圖,此步驟係於在第1E圖的結構上配置 「第二光罩32’且第二光罩32具有透光之透明區μ以及 遮光之非透明區36»因此,光藉由第二光罩32穿透後會 在第一光阻層30上形成曝光區38以及非曝光區4〇。由^ ⑺圖以及第1F圖中之第一光罩18以及第二光罩”可 知,第二光罩32上之透明區域34所佔面積較第一光罩 上之透明區域20所佔面積要來的大。 請參照第1G圖,經過顯影製程過後,第-光阻層3〇 中之曝光區38會被移除而形成與第—孔洞28以及第一犧 牲層16相連通之開口 42。此外,馇 „ 此外,第一犧牲層16上部分的 第—孔洞2 8可被第一光阻a m占 丨層30令之非曝光區40所遮擋。 如第1G圖所示,第一光阻a m 士认― 兀*丨且層30中的每一開口 42係與第 —犧牲層16中的至少一第―力.η本 弟孔洞28直立地排成一線。在 本實施例中’第一光阻層30+ 曰中之其中一開口 42涵蓋了第 —犧牲層16上複數個相鄰之蜇 Μ之第—孔洞28 »此外,第一光 阻層30中開口 42之寬度β 大於第一犧牲層16中第一孔 洞28之寬度Α’第一光阻層3 30中開口 42之截面積也因此 大於第一犧牲層16中第一孔洞28之截面積。 凊參照第1H圖,此半導體元件藉由開口 42以及第一 孔洞28在第一層14上蝕刻出貫穿第一層14之孔穴。 在本發明之實施例中,第一光阻層3〇從上表面41處藉由 蝕刻劑蝕刻移除而形成蝕刻至上表面43之第一光阻層 3〇。然而,因為第一犧牲層16的抗蝕刻性被提高,所以 大刀第一犧牲層16之區域並未與钱刻劑反應。因此第 層14上所形成之特徵會具有較窄之特徵以及較高之充 填密度。在實施例中H 14為二氧化矽,且蝕刻方 式係利用四氟化碳(CD以及三氟曱烷(CHF3)進行電漿蝕 刻。在本實施例中,第—光阻層30以及第一犧牲層16可 藉由氟化氪(Krypton Fluoride)射線進行曝光,也可以G射 線I射線、極紫外線以及氬氟(Argon Fluoride)射線來取 代氟化氪射線。 請參照第2A圖,其係依照本發明之另一實施例所繪 不。包含了於一欲蝕刻之第一層14上提供一第一犧牲層 16 ’其中欲蝕刻之第一層Μ位於一半導體基材12上,如 同第一 A圖中之結構。然而,在本實施例中,第一犧牲層 16係位於第一層14上之硬光罩,如氮化矽◊此外,於第 一犧牲層16上提供一第二犧牲層46,其中第二犧牲層46 具有一光阻劑。 請參照第2B圖’再次提供一包含複數個透光之透明 區20以及複數個遮光之非透明區22之第一光罩18。透過 第一光罩18進行曝光第二犧牲層46曝光而形成曝光區48 12 1329896 以及非曝光區5 0。 請參照第2C圖’第二犧牲層扑進行顯影製程後,曝 光區48被移除而形成貫穿第二犧牲層46之第二孔洞52, 藉此將第-犧牲層16部分區域曝露於外。 請參照第2D圖,第—犧牲層16是一硬光罩,經過鞋 刻製程後形成貫穿第一犧牲層16之第一孔洞Μ,藉此將 第層、14部分區域曝露於外。氮化石夕會在濕式银刻中藉 由墙酸被钱刻,或者由pp /r\ ι4匕女丨 - 及考由CF4/〇2所產生之電漿進行蝕刻。因 此第一犧牲層46被移除。 請參照㈣圖,—第一光阻層3〇形成於第一犧牲層 16上,且第-光阻層30填滿了第—犧牲層16之第— 28 〇 請參照第2F圖’此步驟係於在第2£圖的結構上配置 -第二光罩32,且第二光罩32具有透光之透明區34以及 遮光之非透明區36。因此,光藉由第二光罩32穿透後會 在第一光阻層30上形成曝光區38以及非曝光區4〇。 請參照第2G圖,經過顯影製程過後,第一光阻層3〇 k曝光區38會被移除而形成開σ 42。在本實施例B中, 第-光阻層3G中之其中-開σ 42涵蓋了第―犧牲層16 上複數個相鄰之第-孔洞28。此外,第一光阻層3〇中開 口 42之寬度Β大於第一犧牲層16中第一孔洞28之寬度 Α,第-光阻層3〇令開口 42之截面積也因此大於第一犧 牲層16中第一孔洞28之截面積。 4參照第2Η圖,此半導體元件藉由開口 42以及第一 13 1329896 孔洞28在第一層14上蝕刻出貫穿第一層i4之孔义料 如=,第一光阻層3。中之虛線部分藉由餘刻移除而 形成上表面為43之第一光阻層3〇。然而,因為第一犧牲 層16為-硬質光罩(如氮切),所以大部分第_犧牲層 16之區域並未與蝕刻劑反應。因此第一層μ上所形成之 特徵會具有較窄之特徵以及較高之充填密度。在第?!圖 中,第一光阻層30以及第—犧牲層16被移除。 上述之說明僅用以闡明本發明之用途,在不脫離本發 明揭露内容的精神以及範圍下仍可做各種不同的以 及變化。 【圖式簡單說明】 ▲為讓本發明之上述和其他目的、特徵、優點與實施例 能更明顯易懂’所附圖式之詳細說明如下: 第1Α圖係繪示本發明一實施例中於第一層上提供第 一犧牲層之步驟。 八 第1Β圓係繪示本發明一實施例中選擇性地曝光第一 犧牲層之步驟。 第1 c圖係繪示本發明一實施例中移除第一犧牲層之 曝光區以形成孔洞之步驟。 _第1D圖係繪示本發明一實施例中針對第一犧牲層進 行加工處理之步称。 第1Ε圖係繪示本發明一實施例中於第一犧牲層上形 成第;光随層之步驟β 第-光阻^係%示本發明—實施例中利用第=光罩曝光 ’之步帮。 第1 G圖係冷_ 成開〇之步驟 不本發明—實施例中於第—光阻層上形 通。 且開口與第—犧牲層上之至少一孔洞相連 孔穴:步:圖係繪示本發明-實施例中於第一層上蝕刻出 及第層=本發明-實施㈣除第-光阻層以 犧牲層以及位於第一犧牲層 第示本發明另一實施例中提供-欲㈣之 、矛一層上之第 上之第二犧牲層之步驟。 二犧:二:㈣本發明另-實施例中選擇性地曝光第 之曝示::明另-實施例中移除第二犧牲層 x乐~孔洞之步驟。 m 圖係曰不本發明另一實施例中蝕刻出貫穿第一 犧牲層之第一孔洞之步驟。 貝穿第 來成ίt會不本發明另一實施例中於第-犧牲層上 形成第一光阻層之步驟。 第2F圖係繪示本發明另—實施例中利用第二光罩曝 光弟一光阻層之步驟。 第2G圖係繪示本發明另—實施例中於第一光阻層上 15 丄:^ 形成開口之步驟,且開口與第 洞相連通。 第2H圖係繪示本發明另 出孔穴之步驟。 第21圖係繪示本發明另 以及第一犧牲層之步驟。 一犧牲層上之至少一第—孔 一實施例中於第一層上蝕刻 一實施例中移除第—光阻層 【主要元件符號說明】 10 :半導體元件 14 :第一層 18 :第一光罩 21 :光線 24 :曝光區 28 :第一孔洞 32 :第二光罩 36 :非透明區 4Q :非曝光區 42 :開口 44 :孔穴 48 :曝光區 5 2 :第二孔洞 B :開口之寬度 12 :基材 16 :第一犧牲層 20 :透明區 22 :非透明區 26 :非曝光區 30 :第一光阻層 34 :透明區 38 :曝光區 41 :上表面 43 :上表面 46 :第二犧牲層 50 :非曝光區 A :第一孔洞之寬度 16

Claims (1)

1329896 99年6月15日修正替換頁 十、申請專利範園·· 1·一種製作半導體元件之方法,包含: 形成一第一犧牲層於一欲姓刻之第一層上,其中該第 -犧牲層具有複數個貫穿該第—犧牲層之孔洞,且該些孔 洞使該第-層上對_些孔狀部分曝露於外,其中該第 一犧牲層具有一光阻劑: 利用水蒸氣以及矽烷氣體(Alkoxysilane Gas)與該光 阻劑進行反應,用以降低其對溶劑的溶解度以及提高其抗 蝕刻性; ' 形成一第一光阻層於該第一犧牲層上,且該第一光阻 層填充該貫穿該第一犧牲層之該些孔洞; 形成複數個開口於該第一光阻層上,且該第一光阻層 上之每一開口個別涵蓋該第一犧牲層上至少一該些孔 洞,其中每一孔洞之截面積小於每一開口之截面積;以及 藉由該第一犧牲層上之該些孔洞以及該第一光阻層 上之該些開口蝕刻該第一層,並曝露該第一層於一蝕刻劑 中。 2. 如申請專利範圍第1項所述之方法,其中該第一犧 枝層相較於該第一光阻層對於該蝕刻劑具有較佳之抗姓 刻性。 3. 如申請專利範圍第1項所述之方法,其中該第一層 係為一介電層。 17 1329896
# 99年6月15日修正替換頁 項所述之方法,其中該第一層 4.如申請專利範圍第 係為一氧化梦。 5.如申請專利範圍第丨項所述之方法其 係為碳基氧切(SiOC)、1基氧化邦i〇F)、碳切 或碳氮化矽(SiCN) 〇 6.—種製作半導體元件之方法,包含: 形成一第一犧牲層於一欲蝕刻之第一層上,其中該第 一犧牲層包含-具有複數孔洞之光阻層,且該些孔洞使該 第一層上對應該些孔洞之部分曝露於外; 利用至少一紅外線、紫外線、深紫外線、極紫外線以 及X射線對該具有複數孔洞之光阻層進行曝光,以降低其 對溶劑的溶解度以及提高其抗蝕刻性; 形成一第一光阻層於該第一犧牲層上以及形成複數 個開口於該第-光阻層上’其中該第一光阻層上之每一開 口係與該第-犧牲層上之至少一孔洞直立地排成一線,且 每一孔洞之截面積小於每一開口之截面積;以及 蝕刻該第一層用以在其上形成複數個孔穴。 18
TW096105304A 2006-02-27 2007-02-13 Method of making openigns in a layer of a semoconductor device TWI329896B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/363,860 US7972957B2 (en) 2006-02-27 2006-02-27 Method of making openings in a layer of a semiconductor device

Publications (2)

Publication Number Publication Date
TW200733235A TW200733235A (en) 2007-09-01
TWI329896B true TWI329896B (en) 2010-09-01

Family

ID=38444556

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096105304A TWI329896B (en) 2006-02-27 2007-02-13 Method of making openigns in a layer of a semoconductor device

Country Status (3)

Country Link
US (1) US7972957B2 (zh)
CN (1) CN100470734C (zh)
TW (1) TWI329896B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772688B1 (ko) * 2006-09-29 2007-11-02 주식회사 하이닉스반도체 반도체 소자의 리세스패턴 제조방법
CN102375327B (zh) * 2010-08-24 2014-08-13 中芯国际集成电路制造(北京)有限公司 嵌入衰减式相位移光罩及其制作方法
CN103400755B (zh) * 2013-08-14 2016-01-06 上海华力微电子有限公司 双重曝光制作高均匀度栅极线条的方法
CN103400756B (zh) * 2013-08-14 2016-01-06 上海华力微电子有限公司 双重曝光制作高均匀度栅极线条的方法
CN103400757B (zh) * 2013-08-14 2016-04-13 上海华力微电子有限公司 双重曝光制作高均匀度栅极线条的方法
CN103400753B (zh) * 2013-08-14 2015-11-25 上海华力微电子有限公司 双重曝光制作高均匀度栅极线条的方法
CN103400758B (zh) * 2013-08-14 2016-03-02 上海华力微电子有限公司 双重曝光制作高均匀度栅极线条的方法
CN103400754B (zh) * 2013-08-14 2016-04-20 上海华力微电子有限公司 双重曝光制作高均匀度栅极线条的方法
CN103488058B (zh) * 2013-09-22 2015-05-06 上海华力微电子有限公司 双重曝光制作高均匀度栅极线条的方法
CN103474338B (zh) * 2013-09-22 2016-03-23 上海华力微电子有限公司 制作高均匀度栅极线条的方法
CN103500705B (zh) * 2013-09-22 2016-03-02 上海华力微电子有限公司 制作高均匀度栅极线条的方法
CN106371291B (zh) * 2015-07-24 2018-09-21 中芯国际集成电路制造(上海)有限公司 用于消除因光罩随机错误而产生的晶圆坏点的方法
US10170307B1 (en) * 2017-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method for patterning semiconductor device using masking layer
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
JP7213642B2 (ja) * 2018-09-05 2023-01-27 東京エレクトロン株式会社 レジスト膜の製造方法
CN110707061B (zh) * 2019-09-06 2021-09-14 上海集成电路研发中心有限公司 一种红外探测器接触孔结构及其制作方法
CN113764260A (zh) * 2020-06-01 2021-12-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08233555A (ja) * 1994-12-28 1996-09-13 Matsushita Electric Ind Co Ltd レジストパターンの測定方法及びレジストパターンの測定装置
US5877076A (en) * 1997-10-14 1999-03-02 Industrial Technology Research Institute Opposed two-layered photoresist process for dual damascene patterning
US6204168B1 (en) * 1998-02-02 2001-03-20 Applied Materials, Inc. Damascene structure fabricated using a layer of silicon-based photoresist material
JP3087726B2 (ja) * 1998-05-25 2000-09-11 日本電気株式会社 半導体装置の製造プロセスにおけるパターニング方法
US6083824A (en) * 1998-07-13 2000-07-04 Taiwan Semiconductor Manufacturing Company Borderless contact
US6436810B1 (en) * 2000-09-27 2002-08-20 Institute Of Microelectronics Bi-layer resist process for dual damascene
US6500773B1 (en) * 2000-11-27 2002-12-31 Applied Materials, Inc. Method of depositing organosilicate layers
US7226806B2 (en) * 2001-02-16 2007-06-05 Dai Nippon Printing Co., Ltd. Wet etched insulator and electronic circuit component
US7157366B2 (en) * 2002-04-02 2007-01-02 Samsung Electronics Co., Ltd. Method of forming metal interconnection layer of semiconductor device
TW544857B (en) * 2002-07-30 2003-08-01 Promos Technologies Inc Manufacturing method of dual damascene structure
JP4050631B2 (ja) * 2003-02-21 2008-02-20 株式会社ルネサステクノロジ 電子デバイスの製造方法
US6875688B1 (en) * 2004-05-18 2005-04-05 International Business Machines Corporation Method for reactive ion etch processing of a dual damascene structure
US7226873B2 (en) * 2004-11-22 2007-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of improving via filling uniformity in isolated and dense via-pattern regions
US7566525B2 (en) * 2005-06-14 2009-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication
US7365025B2 (en) * 2006-02-06 2008-04-29 Samsung Electronics Co., Ltd. Methods of forming dual-damascene interconnect structures on semiconductor substrates using multiple planarization layers having different porosity characteristics

Also Published As

Publication number Publication date
US20070202690A1 (en) 2007-08-30
US7972957B2 (en) 2011-07-05
CN100470734C (zh) 2009-03-18
CN101030539A (zh) 2007-09-05
TW200733235A (en) 2007-09-01

Similar Documents

Publication Publication Date Title
TWI329896B (en) Method of making openigns in a layer of a semoconductor device
TWI622861B (zh) 次解析度基板圖案化所用之蝕刻遮罩的形成方法
US9831117B2 (en) Self-aligned double spacer patterning process
JP4885930B2 (ja) リソグラフィによるダブルパターンニング方法
KR102102735B1 (ko) 다중 패터닝 방법
TWI552270B (zh) 半導體裝置及其製造方法
JP2007019187A5 (zh)
KR20140111937A (ko) 비아 대 비아 최소 간격을 줄이기 위한 패턴화 접근 방법
US9564371B2 (en) Method for forming semiconductor device
JP2004281936A (ja) 半導体装置の製造方法
TWI414002B (zh) Semiconductor device manufacturing method
TWI278034B (en) A method of manufacturing a semiconductor device
JP2008066713A (ja) フラッシュメモリ素子の製造方法
KR100810895B1 (ko) 반도체 소자 및 그 제조방법
US8071487B2 (en) Patterning method using stacked structure
KR20110112728A (ko) 스페이서 패터닝을 이용한 반도체소자의 미세패턴 형성방법
TWI579899B (zh) 半導體裝置之製造方法
JP6272949B2 (ja) パターン形成方法
JP2007110069A (ja) コンタクトホール形成方法
JP2006245198A (ja) 半導体装置の製造方法
US7939451B2 (en) Method for fabricating a pattern
CN113270362A (zh) 半导体结构的形成方法
KR100816210B1 (ko) 반도체 장치 형성 방법
JP2010010270A (ja) 半導体装置の製造方法
TWI524375B (zh) 製造半導體裝置之方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees