CN100470734C - 制作半导体元件的方法 - Google Patents

制作半导体元件的方法 Download PDF

Info

Publication number
CN100470734C
CN100470734C CNB2007100799334A CN200710079933A CN100470734C CN 100470734 C CN100470734 C CN 100470734C CN B2007100799334 A CNB2007100799334 A CN B2007100799334A CN 200710079933 A CN200710079933 A CN 200710079933A CN 100470734 C CN100470734 C CN 100470734C
Authority
CN
China
Prior art keywords
sacrifice layer
layer
photoresist
hole
ground floor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007100799334A
Other languages
English (en)
Other versions
CN101030539A (zh
Inventor
何邦庆
施仁杰
陈建宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101030539A publication Critical patent/CN101030539A/zh
Application granted granted Critical
Publication of CN100470734C publication Critical patent/CN100470734C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明是有关于一种制作半导体元件的方法，包含形成第一牺牲层于欲蚀刻的第一层上，其中第一牺牲层具有复数个贯穿第一牺牲层的孔洞，且每一孔洞使第一层对应孔洞的部分曝露于外；形成第一光阻层于第一牺牲层上，且第一光阻层填充贯穿第一牺牲层的孔洞；形成复数个开口于该第一光阻层上，每一开口叠于孔洞上，其中每一孔洞的截面积小于每一开口的截面积；以及藉由第一牺牲层上的孔洞与第一光阻层上的开口蚀刻第一层，更包含曝露第一层于蚀刻溶剂中。本发明制作半导体元件的方法可以降低孔洞间距的比例，进而能够增加所形成孔洞的密度。

Description

制作半导体元件的方法
技术领域
本发明涉及一种制作半导体元件的方法，特别是涉及一种在半导体元件层上蚀刻孔洞的方法。
背景技术
2000年10月7日公告的美国专利号6,134,008，其在说明书中揭露了一种曝光机(Aligner)以及运用相位移光罩(Phase Shift Mask，PSM)进行图案化的方法。曝光光线散射分成第一曝光光束以及第二曝光光束，而第一相位移光罩以及第二相位移光罩是由第一曝光光束以及第二曝光光束进行照射。在第一以及第二相位移光罩中，含有复数个遮光层以及复数个剥除形状的光透层，其中剥除形状的光透层配置于遮光层间用以交替转换穿透后曝光光线的相位。经由穿透之后，由干扰所形成的集合曝光光线被导引射至一光阻剂上。根据以上所述，该发明的曝光机提供了一种利用相位移光罩在元件上形成一精细且密集的接触孔(Contact Hole)图案及其图案化的方法。
1994年5月3日公告的美国专利号5,308,741，其说明书中揭露了另一种运用双重曝光、物理光罩位移以及光相位位移技术的微影技术用以在光罩基层上形成光罩特征。第一相位移光罩是配置于邻接于基材的第一位置，且基材是被光罩层所覆盖。光罩层透过第一光罩曝露于光或同等能量的光源下用以在光罩层上形成复数个第一未曝光区。另外又在邻接于基材的第二位置配置第二光罩或第一光罩，其中第二位置是以第一位置为基准进行至少一方向的变动所配置。第二次曝光之后，光罩层上形成复数个第二未曝光区。第一未曝光区以及第二未曝光区具有共同的未曝光区，藉此形成光罩的特征。
1996年11月12日公告的美国专利号5,573,634，其说明书中揭露了又一种在半导体元件上形成接触孔的方法。此方法包含在半导体基材上形成一绝缘层，再在绝缘层上覆盖一层光阻层，其中光阻层是透过一具有窗孔的第一曝光光罩使绝缘层上相对于接触孔的区域进行曝光。此外，曝光接触孔的区域是以对角的型态相互排列。再利用同样具有对角排列接触孔的第二曝光光罩对光阻层进行曝光，其中第二曝光光罩不与第一曝光光罩重叠。光阻层上的曝光的区域接着被移除而形成一具有图案的光阻层，用以对绝缘层上对应于接触孔的区域进行曝光。
1995年7月11日公告的美国专利号5,432,044，其说明书中再揭露了一种利用相位移光罩形成图案的方法。该发明的方法包含了在至少一道或两道曝光制程中利用相位移光罩形成一图案。利用相位移光罩进行第一道曝光，并进行第二道曝光用以补偿相位移光罩在相位移边界上之光。
2000年12月19日公告的美国专利号6,162,736，其说明书中还揭露了一种利用曝光技术制造半导体积体电路的制程。该发明的曝光方法包含了透过第一光阻图案形成复数个层间导通路径，其中第一光阻图案是利用具有孔洞图案的光罩进行曝光后依序形成。在导通路径旁通过第二光阻图案形成复数个导线，其中第二光阻图案是利用具有线路图案的光罩以及具有孔洞图案的光罩进行二次曝光后依序形成。此外，每一导线被定位于至少一导通路径上。
2003年12月16日公告的美国专利号6,664,011，其说明书中又揭露了一种利用交替式相位移光罩以充填或非充填方式形成具有孔洞图案的方法。该发明的方法包含在第一光罩表面既定的接触孔图案上加入新的孔洞图案，因此不但可积聚第一光罩上的孔洞图案，并且降低孔径的范围以及孔洞间距的比例。新增的孔洞图案利用欲成型的孔洞图案做相位的交替，且藉由一第二光罩进行填充孔洞的步骤。
因此，本发明依据前案提供另一种可行的制作半导体元件的方法。
发明内容
本发明的目的在于，提供一种新的制作半导体元件的方法，所要解决的技术问题为提供一种在半导体元件层上蚀刻孔洞的方法，非常适于实用。
本发明的另一目的在于，提供一种新的制作半导体元件的方法，所要解决的技术问题是使其能形成更加密集的孔洞，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种制作半导体元件的方法，其包括以下步骤：形成一第一牺牲层于一欲蚀刻的第一层上，其中该第一牺牲层具有复数个贯穿该第一牺牲层的孔洞，且该些孔洞使该第一层上对应该些孔洞的部分曝露于外；形成一第一光阻层于该第一牺牲层上，且该第一光阻层填充该贯穿该第一牺牲层的该些孔洞；形成复数个开口于该第一光阻层上，且该第一光阻层上的每一开口个别涵盖该第一牺牲层上至少一该些孔洞，其中每一孔洞的截面积小于每一开口的截面积；以及藉由该第一牺牲层上的该些孔洞以及该第一光阻层上的该些开口蚀刻该第一层，并曝露该第一层于一蚀刻剂中。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的制作半导体元件的方法，其中所述的第一牺牲层是为氮化硅(Silicon Nitride)。
前述的制作半导体元件的方法，其中所述的第一牺牲层是具有一光阻剂，藉由对该光阻剂进行处理用以降低其对溶剂的溶解度以及提高其抗蚀刻性。
前述的制作半导体元件的方法，其中所述的第一层是为一介电层。
前述的制作半导体元件的方法，其中所述的第一层是为碳基氧化硅(SiOC)、氟基氧化硅(SiOF)、碳化硅(SiC)或碳氮化硅(SiCN)。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种制作半导体元件的方法，其包括以下步骤：形成一第一牺牲层于一欲蚀刻的第一层上，其中该第一牺牲层包含一具有复数孔洞的光阻层，且该些孔洞使该第一层上对应该些孔洞的部分曝露于外；加工该第一牺牲层用以降低其对溶剂的溶解度以及提高其抗蚀刻性；形成一第一光阻层于该第一牺牲层上以及形成复数个开口于该第一光阻层上，其中该第一光阻层上的每一开口是与该第一牺牲层上的至少一孔洞直立地排成一线，且每一孔洞的截面积小于每一开口的截面积；以及蚀刻该第一层用以在其上形成复数个孔穴。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的制作半导体元件的方法，其中所述的第一牺牲层是具有一光阻剂，并利用至少一红外线、紫外线、深紫外线、极紫外线以及X射线对该光阻剂进行曝光，降低其对溶剂的溶解度以及用以提高其抗蚀刻性。
前述的制作半导体元件的方法，其中所述的第一牺牲层是具有一光阻剂，并利用一化学药剂与该光阻剂进行反应降低其对溶剂的溶解度以及用以提高其抗蚀刻性。
前述的制作半导体元件的方法，其中所述的第一牺牲层是具有一光阻剂，并将光阻剂暴露于水蒸气以及硅烷气体当中降低其对溶剂的溶解度以及用以提高其抗蚀刻性。
本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依据本发明提出的一种制作半导体元件的方法，其包括以下步骤：提供一第一牺牲层于一欲蚀刻的第一层上，其中该第一牺牲层是为一硬质光罩；提供一第二牺牲层于该第一牺牲层上，并在该第二牺牲层上形成复数个第二孔洞，并且该些第二孔洞使该第一牺牲层上对应该些第二孔洞的部分曝露于外；藉由该第二牺牲层上形成的第二孔洞，将该第一牺牲层上对应第二牺牲层的第二孔洞部分曝露于一蚀刻剂中，用以蚀刻出贯穿该第一牺牲层的复数个第一孔洞；移除该第二牺牲层并且沉积一第一光阻层于该第一牺牲层上，其中该第一光阻层填满该第一牺牲层上的该些第一孔洞；形成复数个开口于该第一光阻层上，其中该第一光阻层上的每一开口是与该第一牺牲层上的至少一第一孔洞直立地排成一线，且该第一牺牲层上每一第一孔洞的截面积小于该第一光阻层上每一开口的截面积；以及藉由该第一光阻层上的开口以及第一牺牲层上的第一孔洞蚀刻该第一层。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为了达到上述目的，本发明的一实施例提出一制造半导体元件的方法，其包含在欲蚀刻的第一层上形成第一牺牲层，其中第一牺牲层具有复数个贯穿第一牺牲层的孔洞，且每一孔洞使第一层对应孔洞的部分曝露于外；在第一牺牲层上形成第一光阻层，且第一光阻层填充贯穿第一牺牲层的孔洞；在第一光阻层上形成复数开口，每一开口叠于孔洞上，其中每一孔洞的截面积小于每一开口的截面积；以及藉由第一光阻层的开口以及第一牺牲层的孔洞蚀刻第一层，更包含曝露第一层于蚀刻溶剂中。
在本发明的一实施例中，第一牺牲层较第一光阻层对于蚀刻剂具有较佳的抗蚀刻性。
在本发明的一实施例中，第一牺牲层是为一硬质光罩(Hard Mask)。
在本发明的一实施例中，第一牺牲层是为氮化硅(Silicon Nitride)。
在本发明的一实施例中，第一牺牲层具有一光阻剂，并利用红外线、紫外线、深紫外线、极紫外线以及X射线对光阻剂进行曝光，藉此增加第一牺牲层的抗蚀刻性。
在本发明的一实施例中，第一牺牲层具有一光阻剂，并利用化学药剂与光阻剂进行反应，藉此增加第一牺牲层的抗蚀刻性。
在本发明的一实施例中，第一牺牲层具有一光阻剂，并将光阻剂暴露于水蒸气以及硅烷气体(Alkoxysilane Gas)当中。
借由上述技术方案，本发明制作半导体元件的方法至少具有下列的优点：本发明制作半导体元件的方法，可以降低孔洞间距的比例，进而能够增加所形成孔洞的密度。
综上所述，本发明是有关于一种制作半导体元件的方法，包含形成第一牺牲层于欲蚀刻的第一层上，其中第一牺牲层具有复数个贯穿第一牺牲层的孔洞，且每一孔洞使第一层对应孔洞的部分曝露于外；形成第一光阻层于第一牺牲层上，且第一光阻层填充贯穿第一牺牲层的孔洞；形成复数个开口于该第一光阻层上，每一开口叠于孔洞上，其中每一孔洞的截面积小于每一开口的截面积；以及藉由第一牺牲层上的孔洞与第一光阻层上的开口蚀刻第一层，更包含曝露第一层于蚀刻溶剂中。本发明新颖的制作半导体元件的方法，具有上述诸多优点及实用价值，其不论在制造方法或功能上皆有较大改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的制作半导体元件的方法具有增进的突出功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1A是绘示本发明一实施例中在第一层上提供第一牺牲层的步骤。
图1B是绘示本发明一实施例中选择性地曝光第一牺牲层的步骤。
图1C是绘示本发明一实施例中移除第一牺牲层的曝光区以形成孔洞的步骤。
图1D是绘示本发明一实施例中针对第一牺牲层进行加工处理的步骤。
图1E是绘示本发明一实施例中在第一牺牲层上形成第一光阻层的步骤。
图1F是绘示本发明一实施例中利用第二光罩曝光第一光阻层的步骤。
图1G是绘示本发明一实施例中在第一光阻层上形成开口的步骤，且开口与第一牺牲层上的至少一孔洞相连通。
图1H是绘示本发明一实施例中在第一层上蚀刻出孔穴的步骤。
图1I是绘示本发明一实施例中移除第一光阻层以及第一牺牲层的步骤。
图2A是绘示本发明另一实施例中提供一欲蚀刻的第一层、位于第一层上的第一牺牲层以及位于第一牺牲层上的第二牺牲层的步骤。
图2B是绘示本发明另一实施例中选择性地曝光第二牺牲层的步骤。
图2C是绘示本发明另一实施例中移除第二牺牲层的曝光区以形成第二孔洞的步骤。
图2D是绘示本发明另一实施例中蚀刻出贯穿第一牺牲层的第一孔洞的步骤。
图2E是绘示本发明另一实施例中在第一牺牲层上形成第一光阻层的步骤。
图2F是绘示本发明另一实施例中利用第二光罩曝光第一光阻层的步骤。
图2G是绘示本发明另一实施例中在第一光阻层上形成开口的步骤，且开口与第一牺牲层上的至少一第一孔洞相连通。
图2H是绘示本发明另一实施例中在第一层上蚀刻出孔穴的步骤。
图2I是绘示本发明另一实施例中移除第一光阻层以及第一牺牲层的步骤。
10：半导体元件    12：基材
14：第一层         16：第一牺牲层
18：第一光罩          20：透明区
21：光线              22：非透明区
24：曝光区            26：非曝光区
28：第一孔洞          30：第一光阻层
32：第二光罩          34：透明区
36：非透明区          38：曝光区
40：非曝光区          41：上表面
42：开口              43：上表面
44：孔穴              46：第二牺牲层
48：曝光区            50：非曝光区
52：第二孔洞          A：第一孔洞的宽度
B：开口的宽度
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的制作半导体元件的方法其具体实施方式、制造方法、步骤、特征及其功效，详细说明如后。
通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效得一更加深入且具体的了解，然而以下关于本发明实施例的说明仅用以阐述本发明，所附图式仅是提供参考与说明之用，并非用以限定本发明的范围及其应用。
请参阅图1A所示，是绘示本发明一实施例中在第一层上提供第一牺牲层的步骤。依据本发明中制造一半导体元件10的方法，包含在基材12上提供一欲蚀刻的第一层14，其中基材12可为一硅晶圆。基材12可为所属技术领域技术人员所熟知的可制作半导体元件的任一材质，这些材质可以为下列所述但并不限定于此：硅(Silicon)、锗(Germanium)、硅锗合金(Silicon Germanium)、砷化镓(Gallium Arsenate)、碳化硅(SiliconCarbide)以及硅化锗(Silicon Germanium)。欲蚀刻的第一层14可为导电层或介电层。在本发明的实施例中，欲蚀刻的第一层14为一介电层，如二氧化硅；亦可为具有低介电常数的介电层，如碳基氧化硅(SiOC)、氟基氧化硅(SiOF)、碳化硅(SiC)、碳氮化硅(SiCN)。如图1A所示，第一牺牲层16是配置于欲蚀刻的第一层14上。
请参阅图1B所示，是绘示本发明一实施例中选择性地曝光第一牺牲层的步骤。在此步骤中提供一第一光罩18，且该第一光罩18包含复数个透光的透明区20以及复数个遮光的非透明区22。本实施例中，光线21行进的方向如图中箭头所示，透过第一光罩18对第一牺牲层16进行曝光。在本发明的实施例中，第一牺牲层16具有一光阻剂，并区分为曝光区24以及非曝光区26。
请参阅图1C所示，是绘示本发明一实施例中移除第一牺牲层的曝光区以形成孔洞的步骤。在本实施例中，第一牺牲层16进行显影制程后，曝光区24被移除而形成贯穿第一牺牲层16的第一孔洞28。
请参阅图1D所示，是绘示本发明一实施例中针对第一牺牲层进行加工处理的步骤，其绘示了本发明中的一实施例。对第一牺牲层16进行处理用以增加其抗蚀刻性。在本发明的实施例中，增加第一牺牲层16抗蚀刻性的方法可以利用至少一放射线，例如红外线、紫外线、深紫外线(波长范围介于193-248nm)、极紫外线(波长为13.5nm)以及X射线。在本发明的另一实施例中，是利用化学药剂进行反应的方式增加第一牺牲层16的抗蚀刻性。此方法可为将第一牺牲层16曝露于水蒸气以及硅烷气体当中，但是并不限定于此。
请参阅图1E所示，是绘示本发明一实施例中在第一牺牲层上形成第一光阻层的步骤。一第一光阻层30形成于第一牺牲层16上，且第一光阻层30填满了第一牺牲层16的第一孔洞28。
请参阅图1F所示，是绘示本发明一实施例中利用第二光罩曝光第一光阻层的步骤。此步骤是在在第1E图的结构上配置一第二光罩32，且该第二光罩32具有透光的透明区34以及遮光的非透明区36。因此，光藉由第二光罩32穿透后会在第一光阻层30上形成曝光区38以及非曝光区40。由图1B以及图1F中的第一光罩18以及第二光罩32可知，第二光罩32上的透明区域34所占面积较第一光罩18上的透明区域20所占面积要来的大。
请参阅图1G所示，是绘示本发明一实施例中在第一光阻层上形成开口的步骤，且该开口与第一牺牲层上的至少一孔洞相连通。经过显影制程过后，第一光阻层30中的曝光区38会被移除而形成与第一孔洞28以及第一牺牲层16相连通的开口42。此外，第一牺牲层16上部分的第一孔洞28可被第一光阻层30中的非曝光区40所遮挡。如图1G所示，第一光阻层30中的每一开口42是与第一牺牲层16中的至少一第一孔洞28直立地排成一线。在本实施例中，第一光阻层30中的其中一开口42涵盖了第一牺牲层16上复数个相邻的第一孔洞28。此外，第一光阻层30中开口42的宽度B大于第一牺牲层16中第一孔洞28的宽度A，第一光阻层30中开口42的截面积也因此大于第一牺牲层16中第一孔洞28的截面积。
请参阅图1H所示，是绘示本发明一实施例中在第一层上蚀刻出孔穴的步骤。此半导体元件藉由开口42以及第一孔洞28在第一层14上蚀刻出贯穿第一层14的孔穴44。在本发明的实施例中，第一光阻层30从上表面41处藉由蚀刻剂蚀刻移除而形成蚀刻至上表面43的第一光阻层30。然而，因为第一牺牲层16的抗蚀刻性被提高，所以大部分第一牺牲层16的区域并未与蚀刻剂反应。因此第一层14上所形成的特征会具有较窄的特征以及较高的充填密度。在实施例中，第一层14为二氧化硅，且蚀刻方式是利用四氟化碳(CF4)以及三氟甲烷(CHF3)进行电浆蚀刻。在本实施例中，第一光阻层30以及第一牺牲层16可藉由氟化氪(Krypton Fluoride)射线进行曝光，也可以G射线、I射线、极紫外线以及氩氟(Argon Fluoride)射线来取代氟化氪射线。
请参阅图1I所示，是绘示本发明一实施例中移除第一光阻层以及第一牺牲层的步骤。在图1I中，第一光阻层30以及第一牺牲层16被移除。
请参阅图2A所示，是依照本发明的另一实施例，是绘示本发明另一实施例中提供一欲蚀刻的第一层、位于第一层上的第一牺牲层以及位于第一牺牲层上的第二牺牲层的步骤。其包含了在一欲蚀刻的第一层14上提供一第一牺牲层16，其中欲蚀刻的第一层14位于一半导体基材12上，如同图1A中的结构。然而，在本实施例中，第一牺牲层16是位于第一层14上的硬光罩，如氮化硅。此外，在第一牺牲层16上提供一第二牺牲层46，其中第二牺牲层46具有一光阻剂。
请参阅图2B所示，是绘示本发明另一实施例中选择性地曝光第二牺牲层的步骤。再次提供一包含复数个透光的透明区20以及复数个遮光的非透明区22的第一光罩18。透过第一光罩18进行曝光第二牺牲层46曝光而形成曝光区48以及非曝光区50。
请参阅图2C所示，是绘示本发明另一实施例中移除第二牺牲层的曝光区以形成第二孔洞的步骤。第二牺牲层46进行显影制程后，曝光区48被移除而形成贯穿第二牺牲层46的第二孔洞52，藉此将第一牺牲层16部分区域曝露于外。
请参阅图2D所示，是绘示本发明另一实施例中蚀刻出贯穿第一牺牲层的第一孔洞的步骤。第一牺牲层16是一硬光罩，经过蚀刻制程之后形成贯穿第一牺牲层16的第一孔洞28，藉此将第一层14部分区域曝露于外。氮化硅会在湿式蚀刻中藉由磷酸被蚀刻，或者由四氟化碳/氧(CF4/O2)所产生的电浆进行蚀刻。因此第二牺牲层46被移除。
请参阅图2E所示，是绘示本发明另一实施例中在第一牺牲层上形成第一光阻层的步骤。一第一光阻层30形成于第一牺牲层16上，且第一光阻层30填满了第一牺牲层16的第一孔洞28。
请参阅图2F所示，是绘示本发明另一实施例中利用第二光罩曝光第一光阻层的步骤。此步骤是在图2E的结构上配置一第二光罩32，且该第二光罩32具有透光的透明区34以及遮光的非透明区36。因此，光藉由该第二光罩32穿透后会在第一光阻层30上形成曝光区38以及非曝光区40。
请参阅图2G所示，是绘示本发明另一实施例中在第一光阻层上形成开口的步骤，且开口与第一牺牲层上的至少一第一孔洞相连通。经过显影制程过后，第一光阻层30中的曝光区38会被移除而形成开口42。在本实施例中，第一光阻层30中的其中一开口42涵盖了第一牺牲层16上复数个相邻的第一孔洞28。此外，第一光阻层30中开口42的宽度B大于第一牺牲层16中第一孔洞28的宽度A，第一光阻层30中开口42的截面积也因此大于第一牺牲层16中第一孔洞28的截面积。
请参阅图2H所示，是绘示本发明另一实施例中在第一层上蚀刻出孔穴的步骤。此半导体元件藉由开口42以及第一孔洞28在第一层14上蚀刻出贯穿第一层14的孔穴44。如图所示，第一光阻层30中的虚线部分藉由蚀刻移除而形成上表面为43的第一光阻层30。然而，因为第一牺牲层16为一硬质光罩(如氮化硅)，所以大部分第一牺牲层16的区域并未与蚀刻剂反应。因此第一层14上所形成的特征会具有较窄的特征以及较高的充填密度。
请参阅图2I所示，是绘示本发明另一实施例中移除第一光阻层以及第一牺牲层的步骤。在图2I中，第一光阻层30以及第一牺牲层16被移除。
上述的说明仅用以阐明本发明的用途，在不脱离本发明揭露内容的精神以及范围下仍可做各种不同的更动以及变化。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (9)

1、一种制作半导体元件的方法，其特征在于其包括以下步骤：
形成一第一牺牲层于一欲蚀刻的第一层上，其中该第一牺牲层具有复数个贯穿该第一牺牲层的孔洞，且该些孔洞使该第一层上对应该些孔洞的部分曝露于外，其中所述的第一牺牲层具有一光阻剂，藉由对该光阻剂进行处理用以降低其对溶剂的溶解度以及提高其抗蚀刻性；
形成一第一光阻层于该第一牺牲层上，且该第一光阻层填充该贯穿该第一牺牲层的该些孔洞；
形成复数个开口于该第一光阻层上，其中该第一光阻层上的每一该些开口会涵盖该第一牺牲层上该些孔洞中的其中一个，其中每一孔洞的截面积小于每一开口的截面积；以及
藉由该第一牺牲层上的该些孔洞以及该第一光阻层上的该些开口蚀刻该第一层，并曝露该第一层于一蚀刻剂中。
2、根据权利要求1所述的制作半导体元件的方法，其特征在于其中所述的第一牺牲层是为氮化硅。
3、根据权利要求1所述的制作半导体元件的方法，其特征在于其中所述的第一层是为一介电层。
4、根据权利要求1所述的制作半导体元件的方法，其特征在于其中所述的第一层是为碳基氧化硅、氟基氧化硅、碳化硅或碳氮化硅。
5、一种制作半导体元件的方法，其特征在于其包括以下步骤：
形成一第一牺牲层于一欲蚀刻的第一层上，其中该第一牺牲层包含一具有复数孔洞的光阻层，且该些孔洞使该第一层上对应该些孔洞的部分曝露于外；
加工该第一牺牲层用以降低其对溶剂的溶解度以及提高其抗蚀刻性；
形成一第一光阻层于该第一牺牲层上以及形成复数个开口于该第一光阻层上，其中该第一光阻层上的每一开口是与该第一牺牲层上的至少一孔洞直立地排成一线，且每一孔洞的截面积小于每一开口的截面积；以及
蚀刻该第一层用以在其上形成复数个孔穴。
6、根据权利要求5所述的制作半导体元件的方法，其特征在于其中所述的第一牺牲层具有一光阻剂，并利用至少一红外线、紫外线、深紫外线、极紫外线以及X射线对该光阻剂进行曝光，降低其对溶剂的溶解度以及用以提高其抗蚀刻性。
7、根据权利要求5所述的制作半导体元件的方法，其特征在于其中加工该第一牺牲层的步骤还包括利用一化学药剂与该光阻剂进行反应降低其对溶剂的溶解度以及用以提高其抗蚀刻性。
8、根据权利要求5所述的制作半导体元件的方法，其特征在于其中加工该第一牺牲层的步骤还包括将光阻层暴露于水蒸气以及硅烷气体当中降低其对溶剂的溶解度以及用以提高其抗蚀刻性。
9、一种制作半导体元件的方法，其特征在于其包括以下步骤：
提供一第一牺牲层于一欲蚀刻的第一层上，其中该第一牺牲层是为一硬质光罩；
提供一第二牺牲层于该第一牺牲层上，并在该第二牺牲层上形成复数个第二孔洞，且该些第二孔洞使该第一牺牲层上对应该些第二孔洞的部分曝露于外；
藉由该第二牺牲层上形成的第二孔洞，将该第一牺牲层上对应第二牺牲层的第二孔洞部分曝露于一蚀刻剂中，用以蚀刻出贯穿该第一牺牲层的复数个第一孔洞；
移除该第二牺牲层且沉积一第一光阻层于该第一牺牲层上，其中该第一光阻层填满该第一牺牲层上的该些第一孔洞；
形成复数个开口于该第一光阻层上，其中该第一光阻层上的每一开口是与该第一牺牲层上的至少一第一孔洞直立地排成一线，且该第一牺牲层上每一第一孔洞的截面积小于该第一光阻层上每一开口的截面积；以及
藉由该第一光阻层上的开口以及第一牺牲层上的第一孔洞蚀刻该第一层。
CNB2007100799334A 2006-02-27 2007-02-17 制作半导体元件的方法 Expired - Fee Related CN100470734C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/363,860 US7972957B2 (en) 2006-02-27 2006-02-27 Method of making openings in a layer of a semiconductor device
US11/363,860 2006-02-27

Publications (2)

Publication Number Publication Date
CN101030539A CN101030539A (zh) 2007-09-05
CN100470734C true CN100470734C (zh) 2009-03-18

Family

ID=38444556

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100799334A Expired - Fee Related CN100470734C (zh) 2006-02-27 2007-02-17 制作半导体元件的方法

Country Status (3)

Country Link
US (1) US7972957B2 (zh)
CN (1) CN100470734C (zh)
TW (1) TWI329896B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772688B1 (ko) * 2006-09-29 2007-11-02 주식회사 하이닉스반도체 반도체 소자의 리세스패턴 제조방법
CN102375327B (zh) * 2010-08-24 2014-08-13 中芯国际集成电路制造(北京)有限公司 嵌入衰减式相位移光罩及其制作方法
CN103400757B (zh) * 2013-08-14 2016-04-13 上海华力微电子有限公司 双重曝光制作高均匀度栅极线条的方法
CN103400758B (zh) * 2013-08-14 2016-03-02 上海华力微电子有限公司 双重曝光制作高均匀度栅极线条的方法
CN103400754B (zh) * 2013-08-14 2016-04-20 上海华力微电子有限公司 双重曝光制作高均匀度栅极线条的方法
CN103400755B (zh) * 2013-08-14 2016-01-06 上海华力微电子有限公司 双重曝光制作高均匀度栅极线条的方法
CN103400756B (zh) * 2013-08-14 2016-01-06 上海华力微电子有限公司 双重曝光制作高均匀度栅极线条的方法
CN103400753B (zh) * 2013-08-14 2015-11-25 上海华力微电子有限公司 双重曝光制作高均匀度栅极线条的方法
CN103488058B (zh) * 2013-09-22 2015-05-06 上海华力微电子有限公司 双重曝光制作高均匀度栅极线条的方法
CN103474338B (zh) * 2013-09-22 2016-03-23 上海华力微电子有限公司 制作高均匀度栅极线条的方法
CN103500705B (zh) * 2013-09-22 2016-03-02 上海华力微电子有限公司 制作高均匀度栅极线条的方法
CN106371291B (zh) * 2015-07-24 2018-09-21 中芯国际集成电路制造(上海)有限公司 用于消除因光罩随机错误而产生的晶圆坏点的方法
US10170307B1 (en) * 2017-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method for patterning semiconductor device using masking layer
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
JP7213642B2 (ja) * 2018-09-05 2023-01-27 東京エレクトロン株式会社 レジスト膜の製造方法
CN110707061B (zh) * 2019-09-06 2021-09-14 上海集成电路研发中心有限公司 一种红外探测器接触孔结构及其制作方法
CN113764260A (zh) * 2020-06-01 2021-12-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08233555A (ja) * 1994-12-28 1996-09-13 Matsushita Electric Ind Co Ltd レジストパターンの測定方法及びレジストパターンの測定装置
US5877076A (en) * 1997-10-14 1999-03-02 Industrial Technology Research Institute Opposed two-layered photoresist process for dual damascene patterning
US6204168B1 (en) * 1998-02-02 2001-03-20 Applied Materials, Inc. Damascene structure fabricated using a layer of silicon-based photoresist material
JP3087726B2 (ja) * 1998-05-25 2000-09-11 日本電気株式会社 半導体装置の製造プロセスにおけるパターニング方法
US6083824A (en) 1998-07-13 2000-07-04 Taiwan Semiconductor Manufacturing Company Borderless contact
US6436810B1 (en) * 2000-09-27 2002-08-20 Institute Of Microelectronics Bi-layer resist process for dual damascene
US6500773B1 (en) * 2000-11-27 2002-12-31 Applied Materials, Inc. Method of depositing organosilicate layers
US7226806B2 (en) * 2001-02-16 2007-06-05 Dai Nippon Printing Co., Ltd. Wet etched insulator and electronic circuit component
US7157366B2 (en) 2002-04-02 2007-01-02 Samsung Electronics Co., Ltd. Method of forming metal interconnection layer of semiconductor device
TW544857B (en) * 2002-07-30 2003-08-01 Promos Technologies Inc Manufacturing method of dual damascene structure
JP4050631B2 (ja) * 2003-02-21 2008-02-20 株式会社ルネサステクノロジ 電子デバイスの製造方法
US6875688B1 (en) * 2004-05-18 2005-04-05 International Business Machines Corporation Method for reactive ion etch processing of a dual damascene structure
US7226873B2 (en) * 2004-11-22 2007-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of improving via filling uniformity in isolated and dense via-pattern regions
US7566525B2 (en) * 2005-06-14 2009-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication
US7365025B2 (en) * 2006-02-06 2008-04-29 Samsung Electronics Co., Ltd. Methods of forming dual-damascene interconnect structures on semiconductor substrates using multiple planarization layers having different porosity characteristics

Also Published As

Publication number Publication date
US20070202690A1 (en) 2007-08-30
US7972957B2 (en) 2011-07-05
CN101030539A (zh) 2007-09-05
TWI329896B (en) 2010-09-01
TW200733235A (en) 2007-09-01

Similar Documents

Publication Publication Date Title
CN100470734C (zh) 制作半导体元件的方法
US9156306B2 (en) Lithography method for doubled pitch
US8476002B2 (en) Methods of forming patterned masks
KR101541609B1 (ko) 비아 대 비아 최소 간격을 줄이기 위한 패턴화 접근 방법
US9070630B2 (en) Mechanisms for forming patterns
KR20090131889A (ko) 반도체소자의 미세패턴 형성방법
KR101747481B1 (ko) 비아들에 의해 접속된 도체들의 네트워크들을 만들기 위한 리소그래피 방법
JP2006005350A (ja) 導線近傍にスキャッタリング・バーを配置させてなる半導体デバイス
CN114446769A (zh) 半导体器件的制备方法
US9082830B2 (en) Metal layer end-cut flow
US20010005626A1 (en) Method for fabricating semiconductor device
US7737049B2 (en) Method for forming a structure on a substrate and device
CN109494149B (zh) 半导体结构的制作方法
CN101958278B (zh) 半导体器件的制造方法
US7018747B2 (en) Photomask having line end phase anchors
US20090160062A1 (en) Semiconductor Devices and Methods of Manufacturing Thereof
KR100826964B1 (ko) 반도체 소자의 제조방법
CN103377993B (zh) 形成孔的方法
KR100214277B1 (ko) 셀 어퍼쳐 제조방법과 반도체소자의 미세패턴 형성방법
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
CN114141623A (zh) 半导体结构及其形成方法
KR100252892B1 (ko) 반도체소자의 배선 형성방법
KR100866964B1 (ko) 반도체 소자 제조를 위한 상호 연결된 미세 하드마스크패턴 형성 방법
CN111986989A (zh) 半导体结构及其形成方法
KR101037539B1 (ko) 반도체 소자 및 그의 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090318

CF01 Termination of patent right due to non-payment of annual fee