CN102375327B - 嵌入衰减式相位移光罩及其制作方法 - Google Patents
嵌入衰减式相位移光罩及其制作方法 Download PDFInfo
- Publication number
- CN102375327B CN102375327B CN201010261599.6A CN201010261599A CN102375327B CN 102375327 B CN102375327 B CN 102375327B CN 201010261599 A CN201010261599 A CN 201010261599A CN 102375327 B CN102375327 B CN 102375327B
- Authority
- CN
- China
- Prior art keywords
- layer
- light shield
- phase shift
- shield layer
- embedded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明涉及一种嵌入衰减式相位移光罩及其制作方法，该嵌入衰减式相位移光罩包括透明基板，形成于所述透明基板表面上的相位移层、形成于所述相位移层的未设芯片图案区域表面上的遮光层，形成于所述遮光层表面上的隔离层，以及设置在所述相位移层的设芯片图案区域内的芯片图案。本发明的嵌入衰减式相位移光罩及其制作方法能有效防止雾状缺陷的产生，而且工艺步骤少，生产成本低。
Description
技术领域
本发明涉及光刻工艺领域，尤其涉及一种嵌入衰减式相位移光罩(embedded-attenuated phase shift mask)及其制作方法。
背景技术
随着半导体元件尺寸的不断减小，复杂度越来越高，光罩图案也相应地更加复杂和密集，相位移光罩与传统光罩相比具有更高的分辨率和聚焦深度，随着半导体制造业的发展，相位移光罩将逐渐取代传统光罩。
参见图1和图2，现有技术的嵌入衰减式相位移光罩(一种相位移光罩)包括石英板110、覆盖在所述石英板110表面上的相位移层120以及覆盖在所述相位移层120边缘表面上的铬层(Cr)130，期望复制到晶圆表面上的芯片图案(chip patterns)140设置在所述相位移层120未被所述铬层130覆盖的区域，其中，所述相位移层120为钼化硅(MoSi)层。
图3A～图3I所示为制作现有技术的嵌入衰减式相位移光罩的流程图：
如图3A所示，在石英板201的表面上依次形成钼化硅层202和铬层203，在所述铬层203的表面上涂覆光刻胶204；
所述光刻胶204用于定义芯片图案；
如图3B所示，通过曝光、显影在所述光刻胶204内定义芯片图案205；
如图3C所示，以所述光刻胶204为掩蔽，刻蚀掉部分所述铬层203，在所述铬层203内形成芯片图案；
如图3D所示，去除所述光刻胶204；
去除所述光刻胶205采用强硫酸(H2SO4)和过氧化氢的混合液；
如图3E所示，以所述铬层203为掩蔽，刻蚀掉部分所述钼化硅层202，在所述钼化硅层202内形成芯片图案206；
如图3F所示，在所述铬层203及钼化硅层202的表面上涂覆光刻胶207；
所述光刻胶207用于定义所述钼化硅层202边缘表面上的铬层的图案(即图1中的铬层130的图案)；
如图3G所示，通过曝光、显影在所述光刻胶207内定义所述钼化硅层202边缘表面上的铬层的图案208；
如图3H所示，以所述光刻胶207为掩蔽，刻蚀掉部分所述铬层203；
此时，除了所述钼化硅层202的边缘表面上覆盖有铬层外，所述钼化硅层202其他区域表面上的铬层都被刻蚀掉；
如图3I所示，去除所述光刻胶207，完成现有技术的嵌入衰减式相位移光罩的制作；
去除所述光刻胶207采用强硫酸(H2SO4)和过氧化氢的混合液。
有实验研究表明，在相位移光罩中，铬表面相对于钼化硅及硅表面具有更高的分散能，即更容易与离子之间产生作用，最终导致铬表面生成雾状缺陷(haze)需要更低的预置氟化氩(ArF)激光能量。铬层表面的铬原子容易氧化生成正价态的铬离子(如Cr+3)，正价态的铬离子易与硫酸根离子反应生成硫酸铬络合物如Cr2(SO4)3·nH2O，在制作现有技术的嵌入衰减式相位移光罩的过程中，两次在所述铬层203的表面上涂覆光刻胶，采用强硫酸(H2SO4)和过氧化氢的混合液去除铬层表面上的光刻胶时，铬层表面的正价态铬离子容易吸附混合液中的硫酸根离子，生成硫酸铬络合物如Cr2(SO4)3·nH2O；另外，形成铬层的过程中也会有硫酸根离子的残留，因此，现有技术的嵌入衰减式相位移光罩的铬层表面相对于钼化硅及硅表面更容易吸附有较多的硫酸根离子及其他离子。
现在，越来越多的半导体器件制造使用氟化氩(ArF)激光作为光刻曝光的光源，氟化氩激光极易激发硫酸根离子与氨根反应生成((NH4)2SO4，形成雾状(haze)缺陷，因此，雾状缺陷是氟化氩激光作为光刻曝光光源所面临的一个挑战。使用氟化氩激光作光刻曝光的光源，将现有技术的嵌入衰减式相位移光罩上的图案复制到晶圆表面上时，由于铬层的表面上吸附较多的硫酸根离子，只需较小的能量就能激发铬层表面上的硫酸根离子与环境中的氨根发生反应，生成(NH4)2SO4，形成雾状缺陷，这些雾状缺陷也将复制到晶圆表面上，这是不期望发生的。
发明内容
本发明的目的在于提供一种嵌入衰减式相位移光罩及其制作方法，能有效防止雾状缺陷的产生。
为了达到上述的目的，本发明提供一种嵌入衰减式相位移光罩，包括透明基板，形成于所述透明基板表面上的相位移层、形成于所述相位移层的未设芯片图案区域表面上的第一遮光层，形成于所述第一遮光层表面上的隔离层，以及设置在所述相位移层的设芯片图案区域内的芯片图案。
上述嵌入衰减式相位移光罩，其中，所述相位移层为钼化硅层。
上述嵌入衰减式相位移光罩，其中，所述第一遮光层为金属铬层。
上述嵌入衰减式相位移光罩，其中，所述隔离层为钼化硅层、ZrSiN层、MoSiON层或者TiSiN层。
上述嵌入衰减式相位移光罩，其中，所述隔离层厚度为40～200nm。
本发明提供的另一技术方案是一种嵌入衰减式相位移光罩的制作方法，包括以下步骤：在透明基板的表面上依次形成相位移层、第一遮光层、隔离层和第二遮光层；通过光刻、刻蚀在所述隔离层和第二遮光层内形成所述第一遮光层将要制作的图案；通过光刻、刻蚀，在所述第一遮光层和相位移层内形成芯片图案；刻蚀掉所述第二遮光层以及所述相位移层的设芯片图案区域表面上的第一遮光层。
上述嵌入衰减式相位移光罩的制作方法，其中，所述通过光刻、刻蚀在所述隔离层和第二遮光层内形成所述第一遮光层将要制作的图案具体包括以下步骤：在所述第二遮光层的表面上涂覆光刻胶，通过曝光、显影在所述光刻胶内定义所述第一遮光层将要制作的图案；以所述光刻胶为掩蔽，刻蚀掉部分所述第二遮光层，在所述第二遮光层形成所述第一遮光层将要制作的图案；去除所述光刻胶；以所述第二遮光层为掩蔽，刻蚀掉部分所述隔离层，在所述隔离层内形成所述第一遮光层将要制作的图案。
上述嵌入衰减式相位移光罩的制作方法，其中，所述通过光刻、刻蚀，在所述第一遮光层和相位移层内形成芯片图案具体包括以下步骤：在所述第二遮光层以及第一遮光层的表面上涂覆光刻胶，通过曝光、显影在所述光刻胶内定义芯片图案；以所述光刻胶为掩蔽，刻蚀掉部分所述第一遮光层，在所述第一遮光层内形成芯片图案；去除所述光刻胶；以所述第一遮光层为掩蔽，刻蚀部分所述相位移层，在所述相位移层内形成芯片图案。
上述嵌入衰减式相位移光罩的制作方法，其中，所述隔离层为钼化硅层、ZrSiN层、MoSiON层或者TiSiN层。
上述嵌入衰减式相位移光罩的制作方法，其中，所述相位移层为钼化硅层。
上述嵌入衰减式相位移光罩的制作方法，其中，所述隔离层的厚度为40～200nm。
上述嵌入衰减式相位移光罩的制作方法，其中，所述第二遮光层和第一遮光层均为金属铬层。
上述嵌入衰减式相位移光罩的制作方法，其中，所述第二遮光层的厚度等于所述第一遮光层的厚度，或者所述第二遮光层的厚度略小于所述第一遮光层的厚度。
本发明的嵌入衰减式相位移光罩及其制作方法在第一遮光层的表面形成有隔离层，而隔离层的表面不易吸附硫酸根离子，能有效防止氟化氩激光照射下雾状缺陷的产生；
本发明的嵌入衰减式相位移光罩及其制作方法先制作相位移层的未设芯片图案区域表面上的第一遮光层以及隔离层的图案，再制作芯片图案，工艺步骤少，生产成本低。
附图说明
本发明的嵌入衰减式相位移光罩及其制作方法由以下的实施例及附图给出。
图1是现有技术的嵌入衰减式相位移光罩的剖视图。
图2是现有技术的嵌入衰减式相位移光罩的俯视图。
图3A～图3I是制作现有技术的嵌入衰减式相位移光罩的流程图。
图4是本发明的嵌入衰减式相位移光罩的剖视图。
图5是本发明的嵌入衰减式相位移光罩的俯视图。
图6A～图6L是制作本发明的嵌入衰减式相位移光罩的流程图。
具体实施方式
以下将结合图4～图5以及图6A～图6L对本发明的嵌入衰减式相位移光罩及其制作方法作进一步的详细描述。
参见图4，本发明的嵌入衰减式相位移光罩包括透明基板310、形成于所述透明基板310表面上的相位移层320、形成于所述相位移层320边缘表面上的遮光层330以及形成于所述第一遮光层330表面上的隔离层340芯片图案350设置在所述相位移层320未被所述第一遮光层330覆盖的区域；
所述相位移层320未被所述遮光层330及隔离层340覆盖的区域可称为设芯片图案区域，所述相位移层320被所述遮光层330覆盖的区域可称为未设芯片图案区域；
所述透明基板310例如采用石英材料制成；
所述相位移层320例如为钼化硅(MoSi)层；
所述第一遮光层330例如为金属铬(Cr)层；
所述隔离层340例如为钼化硅层、ZrSiN层、MoSiON层或者TiSiN层，优选地为钼化硅层或者MoSiON层；
所述隔离层340的厚度为40～200nm。
本发明的嵌入衰减式相位移光罩在第一遮光层的表面形成有隔离层，而隔离层的表面不易吸附硫酸根离子，能有效防止氟化氩激光照射下雾状缺陷的产生。
如图6A～图6L所示为制作上述嵌入衰减式相位移光罩的流程图：
参见图6A，在透明基板401的表面上依次形成相位移层402、第一遮光层403、隔离层404和第二遮光层405；
所述透明基板401例如采用石英材料制成；
所述隔离层404可采用与所述相位移层402相同的材料，也可采用与相位移层402不相同的材料；
所述相位移层402例如为钼化硅(MoSi)层；
所述隔离层404例如为钼化硅层、ZrSiN层、MoSiON层或者TiSiN层，优选地为钼化硅层或者MoSiON层；
所述隔离层404的厚度为40～200nm；
所述第二遮光层405采用与所述第一遮光层403相同的材料，例如均为金属铬(Cr)层；
所述第二遮光层405的厚度等于所述第一遮光层403的厚度，或者所述第二遮光层405的厚度略小于所述第一遮光层403的厚度；
形成所述相位移层402、第一遮光层403、隔离层404和第二遮光层405均可采用化学气相淀积法；
参见图6B，在所述第二遮光层405的表面上涂覆光刻胶406；
所述光刻胶406用于定义所述第一遮光层将要制作的图案(即图4中所述遮光层330以及隔离层340的图案)；
参见图6C，通过曝光、显影在所述光刻胶406内定义所述第一遮光层将要制作的图案410；
参见图6D，以所述光刻胶为掩蔽，刻蚀掉部分所述第二遮光层405，在所述第二遮光层405内形成所述第一遮光层将要制作的图案；
既可采用干刻蚀法刻蚀部分所述第二遮光层405，又可采用湿刻蚀法刻蚀部分所述第二遮光层405；
有光刻胶遮蔽的第二遮光层在刻蚀过程中被保留了下来，没有光刻胶遮蔽的第二遮光层在刻蚀过程中被刻蚀掉；
参见图6E，去除所述光刻胶；
采用强硫酸(H2SO4)和过氧化氢的混合液去除所述光刻胶；
由于所述第一遮光层403的表面上形成有所述隔离层404，去除所述光刻胶的过程中，混合液中的硫酸根离子离子不易吸附在所述第一遮光层403的表面上；
参见图6F，以所述第二遮光层405为掩蔽，刻蚀掉部分所述隔离层404，形成所述相位移层402未设芯片图案区域上方的隔离层的图案407；
既可采用干刻蚀法刻蚀部分所述隔离层404，又可采用湿刻蚀法刻蚀部分所述隔离层404；
所述相位移层402的未设芯片图案区域上方的所述隔离层404由于有所述第二遮光层405掩蔽，在刻蚀过程中被保留了下来，而所述相位移层402的设芯片图案区域上方的所述隔离层404由于没有所述第二遮光层405掩蔽，在刻蚀过程中被刻蚀掉；
参见图6G，在所述第二遮光层405以及第一遮光层403的表面上涂覆光刻胶408；
所述光刻胶408用于定义芯片图案；
参见图6H，通过曝光、显影在所述光刻胶408内定义期望复制到晶圆表面上的芯片图案411；
参见图6I，以所述光刻胶408为掩蔽，刻蚀掉部分所述第一遮光层403，在所述第一遮光层403内形成芯片图案；
既可采用干刻蚀法刻蚀部分所述第一遮光层403，又可采用湿刻蚀法刻蚀部分所述第一遮光层403；
有光刻胶遮蔽的第一遮光层在刻蚀过程中被保留了下来，没有光刻胶遮蔽的第一遮光层在刻蚀过程中被刻蚀掉；
参见图6J，去除所述光刻胶408；
采用强硫酸(H2SO4)和过氧化氢的混合液去除所述光刻胶408；
由于相位移层402的未设芯片图案区域上方的第一遮光层403的表面上覆盖有所述隔离层，去除所述光刻胶408的过程中，混合液中的硫酸根离子离子不易吸附在该部分所述第一遮光层403的表面上；
参见图6K，以所述第一遮光层403为掩蔽，刻蚀部分所述相位移层402，在所述相位移层402内形成芯片图案409；
既可采用干刻蚀法刻蚀部分所述相位移层402，又可采用湿刻蚀法刻蚀部分所述相位移层402；
参见图6L，刻蚀遮光层，完成本发明嵌入衰减式相位移光罩的制作；
刻蚀遮光层的过程中，所述隔离层表面上剩余的第二遮光层405以及所述相位移层402的设芯片图案区域表面上的第一遮光层403全被刻蚀掉；而所述相位移层402的未设芯片图案区域表面上的第一遮光层403由于有所述隔离层的保护而未被刻蚀掉。
制作本发明的嵌入衰减式相位移光罩时，先在第一遮光层的表面形成隔离层和第二遮光层，再制作光罩图案(包括芯片图案和相位移层的未设芯片图案区域表面上的第一遮光层以及隔离层的图案)，使得相位移层的未设芯片图案区域表面上的第一遮光层在制图过程中始终有隔离层的保护，大大降低了相位移层的未设芯片图案区域表面上的第一遮光层吸附硫酸根离子离子的可能，能效有防止雾状缺陷的产生。
制作本发明的嵌入衰减式相位移光罩时，先制作相位移层的未设芯片图案区域表面上的第一遮光层以及隔离层的图案，再制作芯片图案，工艺步骤少，生产成本少。
Claims (13)
1.一种嵌入衰减式相位移光罩，包括透明基板，形成于所述透明基板表面上的相位移层、形成于所述相位移层的未设芯片图案区域表面上的第一遮光层，设置在所述相位移层的设芯片图案区域内的芯片图案，其特征在于，还包括形成于所述第一遮光层表面上的隔离层。
2.如权利要求1所述的嵌入衰减式相位移光罩，其特征在于，所述相位移层为钼化硅层。
3.如权利要求1所述的嵌入衰减式相位移光罩，其特征在于，所述第一遮光层为金属铬层。
4.如权利要求1所述的嵌入衰减式相位移光罩，其特征在于，所述隔离层为钼化硅层、ZrSiN层、MoSiON层或者TiSiN层。
5.如权利要求1或4所述的嵌入衰减式相位移光罩，其特征在于，所述隔离层厚度为40～200nm。
6.一种嵌入衰减式相位移光罩的制作方法，其特征在于，包括以下步骤：
在透明基板的表面上依次形成相位移层、第一遮光层、隔离层和第二遮光层；
通过光刻、刻蚀在所述隔离层和第二遮光层内形成所述第一遮光层将要制作的图案；
通过光刻、刻蚀，在所述第一遮光层和相位移层内形成芯片图案；
刻蚀掉所述第二遮光层以及所述相位移层的设芯片图案区域表面上的第一遮光层。
7.如权利要求6所述的嵌入衰减式相位移光罩的制作方法，其特征在于，所述通过光刻、刻蚀在所述隔离层和第二遮光层内形成所述第一遮光层将要制作的图案具体包括以下步骤：
在所述第二遮光层的表面上涂覆光刻胶，通过曝光、显影在所述光刻胶内定义所述第一遮光层将要制作的图案；
以所述光刻胶为掩蔽，刻蚀掉部分所述第二遮光层，在所述第二遮光层形成所述第一遮光层将要制作的图案；
去除所述光刻胶；
以所述第二遮光层为掩蔽，刻蚀掉部分所述隔离层，在所述隔离层内形成所述第一遮光层将要制作的图案。
8.如权利要求6所述的嵌入衰减式相位移光罩的制作方法，其特征在于，所述通过光刻、刻蚀，在所述第一遮光层和相位移层内形成芯片图案具体包括以下步骤：
在所述第二遮光层以及第一遮光层的表面上涂覆光刻胶，通过曝光、显影在所述光刻胶内定义芯片图案；
以所述光刻胶为掩蔽，刻蚀掉部分所述第一遮光层，在所述第一遮光层内形成芯片图案；
去除所述光刻胶；
以所述第一遮光层为掩蔽，刻蚀部分所述相位移层，在所述相位移层内形成芯片图案。
9.如权利要求6所述的嵌入衰减式相位移光罩的制作方法，其特征在于，所述隔离层为钼化硅层、ZrSiN层、MoSiON层或者TiSiN层。
10.如权利要求6所述的嵌入衰减式相位移光罩的制作方法，其特征在于，所述相位移层为钼化硅层。
11.如权利要求6～10中任一权利要求所述的嵌入衰减式相位移光罩的制作方法，其特征在于，所述隔离层的厚度为40～200nm。
12.如权利要求6所述的嵌入衰减式相位移光罩的制作方法，其特征在于，所述第二遮光层和第一遮光层均为金属铬层。
13.如权利要求6或12所述的嵌入衰减式相位移光罩的制作方法，其特征在于，所述第二遮光层的厚度等于所述第一遮光层的厚度，或者所述第二遮光层的厚度略小于所述第一遮光层的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010261599.6A CN102375327B (zh) | 2010-08-24 | 2010-08-24 | 嵌入衰减式相位移光罩及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010261599.6A CN102375327B (zh) | 2010-08-24 | 2010-08-24 | 嵌入衰减式相位移光罩及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102375327A CN102375327A (zh) | 2012-03-14 |
| CN102375327B true CN102375327B (zh) | 2014-08-13 |
Family
ID=45794134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010261599.6A Active CN102375327B (zh) | 2010-08-24 | 2010-08-24 | 嵌入衰减式相位移光罩及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102375327B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115542655A (zh) * | 2022-09-21 | 2022-12-30 | 京东方科技集团股份有限公司 | 相移掩膜版、制备方法及膜层开孔方法 |
| CN116535108B (zh) * | 2023-07-05 | 2023-09-22 | 上海传芯半导体有限公司 | 衬底回收方法、再生的光掩模基版及光掩模版的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1573538A (zh) * | 2003-06-16 | 2005-02-02 | 台湾积体电路制造股份有限公司 | 具有双嵌附层的减光型相移光罩及其制作方法 |
| CN101030539A (zh) * | 2006-02-27 | 2007-09-05 | 台湾积体电路制造股份有限公司 | 制作半导体元件的方法 |
| CN101131535A (zh) * | 2006-08-21 | 2008-02-27 | 台湾积体电路制造股份有限公司 | 一种包含光罩的装置以及制造该光罩的方法 |
-
2010
- 2010-08-24 CN CN201010261599.6A patent/CN102375327B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1573538A (zh) * | 2003-06-16 | 2005-02-02 | 台湾积体电路制造股份有限公司 | 具有双嵌附层的减光型相移光罩及其制作方法 |
| CN2713515Y (zh) * | 2003-06-16 | 2005-07-27 | 台湾积体电路制造股份有限公司 | 具有双嵌附层的减光型相移光罩 |
| CN101030539A (zh) * | 2006-02-27 | 2007-09-05 | 台湾积体电路制造股份有限公司 | 制作半导体元件的方法 |
| CN101131535A (zh) * | 2006-08-21 | 2008-02-27 | 台湾积体电路制造股份有限公司 | 一种包含光罩的装置以及制造该光罩的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102375327A (zh) | 2012-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5704754B2 (ja) | マスクブランク及び転写用マスクの製造方法 | |
| US11415875B2 (en) | Mask blank, phase shift mask, and method for manufacturing semiconductor device | |
| JP2011164200A (ja) | マスクブランクス及びハーフトーンマスク | |
| JP2016035547A (ja) | フォトマスクブランクの製造方法 | |
| CN107799402A (zh) | 二次图形的形成方法 | |
| TW201327669A (zh) | 蝕刻用於形成光罩之ｅｕｖ反射多重材料層之方法 | |
| TWI633385B (zh) | 空白光罩及其之製造方法 | |
| TWI592738B (zh) | 相位偏移光罩及其製造方法 | |
| CN102375327B (zh) | 嵌入衰减式相位移光罩及其制作方法 | |
| CN1717624A (zh) | 形成凸缘相移掩模及利用凸缘相移掩模来形成半导体器件的方法 | |
| JP2012063699A (ja) | 透過型フォトマスクの製造方法 | |
| KR20080001473A (ko) | 헤이즈 결함을 제거한 포토 마스크의 제조 방법 | |
| KR20200014272A (ko) | 마스크 블랭크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법 | |
| KR100849723B1 (ko) | 포토 마스크의 제조방법 | |
| JP6738941B2 (ja) | マスクブランク、位相シフトマスク及び半導体デバイスの製造方法 | |
| CN106200255B (zh) | 相位移光罩及其制造方法 | |
| KR101145032B1 (ko) | 포토마스크 제조 방법 | |
| KR101197346B1 (ko) | 포토마스크의 제조 방법 및 그 포토마스크를 이용한 패턴 전사 방법 | |
| US20120202139A1 (en) | Boundary Layer Formation and Resultant Structures | |
| JP7559887B2 (ja) | フォトマスクの製造方法 | |
| US6759328B2 (en) | Masks and method for contact hole exposure | |
| KR102637346B1 (ko) | 포토마스크 블랭크 및 그 제조 방법 | |
| KR100924336B1 (ko) | 헤이즈를 억제하는 포토마스크 제조 방법 | |
| KR20030049940A (ko) | 위상반전 마스크 제작방법 | |
| US20080206684A1 (en) | Method for forming ring pattern |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Free format text: FORMER OWNER: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) CORPORATION Effective date: 20130614 Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA Effective date: 20130614 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201203 PUDONG NEW AREA, SHANGHAI TO: 100176 DAXING, BEIJING |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20130614 Address after: 100176 No. 18 Wenchang Avenue, Beijing economic and Technological Development Zone Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 No. 18 Zhangjiang Road, Shanghai Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |