KR20200014272A - 마스크 블랭크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법 - Google Patents

마스크 블랭크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법 Download PDF

Info

Publication number
KR20200014272A
KR20200014272A KR1020197030979A KR20197030979A KR20200014272A KR 20200014272 A KR20200014272 A KR 20200014272A KR 1020197030979 A KR1020197030979 A KR 1020197030979A KR 20197030979 A KR20197030979 A KR 20197030979A KR 20200014272 A KR20200014272 A KR 20200014272A
Authority
KR
South Korea
Prior art keywords
shielding film
light shielding
mask
light
bond
Prior art date
Application number
KR1020197030979A
Other languages
English (en)
Other versions
KR102565111B1 (ko
Inventor
마사히로 하시모토
마리코 우치다
Original Assignee
호야 가부시키가이샤
호야 일렉트로닉스 싱가포르 프라이빗 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 호야 가부시키가이샤, 호야 일렉트로닉스 싱가포르 프라이빗 리미티드 filed Critical 호야 가부시키가이샤
Publication of KR20200014272A publication Critical patent/KR20200014272A/ko
Application granted granted Critical
Publication of KR102565111B1 publication Critical patent/KR102565111B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54—Absorbers, e.g. of opaque materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2004—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by the use of a particular light source, e.g. fluorescent lamps or deep UV light
    • G03F7/2006—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by the use of a particular light source, e.g. fluorescent lamps or deep UV light using coherent light; using polarised light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, EB 결함 수정을 행한 경우에 투광성 기판의 표면 거침의 발생을 억제할 수 있고, 차광막의 패턴에 자발성 에칭이 발생하는 것을 억제할 수 있는, 마스크 블랭크, 전사용 마스크의 제조 방법, 반도체 디바이스의 제조 방법을 제공한다.
투광성 기판 상에 전사 패턴을 형성하기 위한 차광막을 구비하고, 차광막은, 규소와 질소로 이루어지는 재료, 또는 반금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소를 추가로 포함하는 재료로 형성되며, 차광막의 투광성 기판과의 계면의 근방 영역과 차광막의 투광성 기판과는 반대측의 표층 영역을 제외한 내부 영역에 있어서의 Si3N4 결합의 존재수를, Si3N4 결합, SiaNb 결합(단, b/[a+b]＜4/7) 및 Si-Si 결합의 합계 존재수로 나눈 비율이 0.04 이하이고, 차광막의 내부 영역에 있어서의 SiaNb 결합의 존재수를, Si3N4 결합, SiaNb 결합 및 Si-Si 결합의 합계 존재수로 나눈 비율이 0.1 이상이다.

Description

마스크 블랭크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법
본 발명은, 마스크 블랭크, 그 마스크 블랭크를 이용하여 제조된 전사용 마스크의 제조 방법에 관한 것이다. 또, 본 발명은, 상기의 전사용 마스크를 이용한 반도체 디바이스의 제조 방법에 관한 것이다.
반도체 디바이스의 제조 공정에서는, 포토리소그래피법을 이용하여 미세 패턴의 형성이 행하여지고 있다. 또, 이 미세 패턴의 형성에는 통상 몇 장의 전사용 마스크가 사용된다. 반도체 디바이스의 패턴을 미세화하는 데 있어서는, 전사용 마스크에 형성되는 마스크 패턴의 미세화에 더하여, 포토리소그래피에서 사용되는 노광 광원의 파장의 단파장화가 필요해진다. 근래, 반도체 장치를 제조할 때의 노광 광원에 ArF 엑시머 레이저(파장 193nm)가 적용되는 경우가 증가해 오고 있다.
전사용 마스크에는, 여러 가지 종류가 있지만, 그 중에서도 바이너리 마스크와 하프톤형 위상 시프트 마스크가 널리 이용되고 있다. 종래의 바이너리 마스크는, 투광성 기판 상에 크롬계 재료로 이루어지는 차광막 패턴을 구비한 것이 일반적이었지만, 근래, 전이 금속 실리사이드계 재료로 차광막이 형성된 바이너리 마스크가 이용되기 시작하고 있다. 그러나, 특허문헌 1에 개시되어 있는 바와 같이, 전이 금속 실리사이드계 재료의 차광막은, ArF 엑시머 레이저의 노광광(ArF 노광광)에 대한 내성(이른바 ArF 내광성)이 낮다는 것이 근래 판명되어 있다. 특허문헌 1에서는, 전이 금속 실리사이드에 탄소 또는 수소를 함유시킨 재료를 차광막에 적용함으로써 ArF 내광성을 높이는 것이 행하여지고 있다.
한편, 특허문헌 2에서는, SiNx의 위상 시프트막을 구비하는 위상 시프트 마스크가 개시되어 있다. 특허문헌 3에서는, SiNx의 위상 시프트막은 높은 ArF 내광성을 갖는 것이 확인된 것이 기재되어 있다. 다른 한편, 특허문헌 4에는, 차광막의 흑(黑)결함 부분에 대하여, 이불화크세논(XeF2) 가스를 공급하면서, 그 부분에 전자선을 조사함으로써 흑결함 부분을 에칭하여 제거하는 결함 수정 기술(이하, 이와 같은 전자선 등의 하전(荷電) 입자를 조사하여 행하는 결함 수정을 단순히 EB 결함 수정이라고 한다.)이 개시되어 있다.
국제공개 2010/092899 공보 일본국 특개평8-220731호 공보 일본국 특개2014-137388호 공보 일본국 특표2004 -537758호 공보
특허문헌 2나 특허문헌 3에 개시되어 있는 바와 같은 전이 금속을 함유하지 않는 규소와 질소를 함유하는 재료(이하, SiN계 재료라고 한다.)로 이루어지는 위상 시프트막은, ArF 내광성이 높은 것이 이미 알려져 있다. 본 발명자들은, 바이너리 마스크의 차광막에 이 SiN계 재료를 적용하는 것을 시도한바, 차광막의 ArF 내광성을 높일 수 있었다. 그러나, SiN계 재료의 차광막의 패턴에서 발견된 흑결함 부분에 대하여 EB 결함 수정을 행한바, 두 가지 큰 문제가 생기는 것이 판명되었다.
하나의 큰 문제는, EB 결함 수정을 행하여 차광막의 흑결함 부분을 제거했을 때에, 흑결함이 존재하고 있었던 영역의 투광성 기판의 표면이 크게 거칠어져 버리는(표면 거칠기가 대폭으로 악화된다) 것이었다. EB 결함 수정 후의 바이너리 마스크에 있어서의 표면이 거칠어진 영역은, ArF 노광광을 투과시키는 투광부가 되는 영역이다. 투광부의 기판의 표면 거칠기가 대폭으로 악화되면 ArF 노광광의 투과율의 저하나 난반사 등이 생기기 쉽고, 그와 같은 바이너리 마스크는 노광 장치의 마스크 스테이지에 설치하여 노광 전사에 사용할 때에 전사 정밀도의 대폭적인 저하를 초래한다.
또 하나의 큰 문제는, EB 결함 수정을 행하여 차광막의 흑결함 부분을 제거할 때에, 흑결함 부분 주위에 존재하는 차광막 패턴이 측벽에서부터 에칭되어 버리는 것이었다(이 현상을 자발성 에칭이라고 한다.). 자발성 에칭이 발생한 경우, 차광막 패턴이 EB 결함 수정 전의 폭보다도 대폭으로 좁아져 버리는 일이 생긴다. EB 결함 수정 전의 단계에서 폭이 좁은 차광막 패턴의 경우, 패턴의 탈락이나 소실이 발생할 우려도 있다. 이와 같은 자발성 에칭이 생기기 쉬운 차광막의 패턴을 구비하는 바이너리 마스크는, 노광 장치의 마스크 스테이지에 설치하여 노광 전사에 사용할 때에, 전사 정밀도의 대폭적인 저하를 초래한다.
그래서, 본 발명은, 종래의 과제를 해결하기 위해 이루어진 것이며, SiN계 재료로 형성된 차광막의 흑결함 부분에 대하여 EB 결함 수정을 행한 경우에, 투광성 기판의 표면 거침의 발생을 억제할 수 있고, 또한 차광막의 패턴에 자발성 에칭이 발생하는 것을 억제할 수 있는 마스크 블랭크를 제공하는 것을 목적으로 한다. 또, 본 발명은, 이 마스크 블랭크를 이용한 전사용 마스크의 제조 방법을 제공하는 것을 목적으로 한다. 또한, 본 발명은, 이 전사용 마스크를 이용한 반도체 디바이스의 제조 방법을 제공하는 것을 목적으로 한다.
상기의 과제를 달성하기 위해, 본 발명은 이하의 구성을 갖는다.
(구성 1)
투광성 기판 상에, 전사 패턴을 형성하기 위한 차광막을 구비한 마스크 블랭크로서,
상기 차광막은, 규소와 질소로 이루어지는 재료, 또는 반(半)금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소와 규소와 질소로 이루어지는 재료로 형성되며,
상기 차광막의 상기 투광성 기판과의 계면의 근방 영역과 상기 차광막의 상기 투광성 기판과는 반대측의 표층 영역을 제외한 내부 영역에 있어서의 Si3N4 결합의 존재수를, Si3N4 결합, SiaNb 결합(단, b/[a+b]＜4/7) 및 Si-Si 결합의 합계 존재수로 나눈 비율이 0.04 이하이고,
상기 차광막의 상기 내부 영역에 있어서의 SiaNb 결합의 존재수를, Si3N4 결합, SiaNb 결합 및 Si-Si 결합의 합계 존재수로 나눈 비율이 0.1 이상인 것을 특징으로 하는 마스크 블랭크.
(구성 2)
상기 차광막의 상기 표층 영역을 제외한 영역은, 산소 함유량이 10 원자％ 이하인 것을 특징으로 하는 구성 1에 기재한 마스크 블랭크.
(구성 3)
상기 표층 영역은, 상기 차광막에 있어서의 상기 투광성 기판과는 반대측의 표면으로부터 상기 투광성 기판측을 향하여 5nm의 깊이까지의 범위에 걸친 영역인 것을 특징으로 하는 구성 1 또는 2에 기재한 마스크 블랭크.
(구성 4)
상기 근방 영역은, 상기 투광성 기판과의 계면으로부터 상기 표층 영역측을 향하여 5nm의 깊이까지의 범위에 걸친 영역인 것을 특징으로 하는 구성 1 내지 3 중 어느 것에 기재한 마스크 블랭크.
(구성 5)
상기 차광막은, 규소, 질소 및 비금속 원소로 이루어지는 재료로 형성되어 있는 것을 특징으로 하는 구성 1 내지 4 중 어느 것에 기재한 마스크 블랭크.
(구성 6)
상기 표층 영역은, 상기 차광막의 표층 영역을 제외한 영역보다도 산소 함유량이 많은 것을 특징으로 하는 구성 1 내지 5 중 어느 것에 기재한 마스크 블랭크.
(구성 7)
상기 차광막은, ArF 엑시머 레이저의 노광광에 대한 광학 농도가 2.5 이상인 것을 특징으로 하는 구성 1 내지 6 중 어느 것에 기재한 마스크 블랭크.
(구성 8)
상기 차광막은, 상기 투광성 기판의 주표면에 접하여 설치되어 있는 것을 특징으로 하는 구성 1 내지 7 중 어느 것에 기재한 마스크 블랭크.
(구성 9)
구성 1 내지 8 중 어느 것에 기재한 마스크 블랭크를 이용한 전사용 마스크의 제조 방법으로서, 드라이 에칭에 의해 상기 차광막에 전사 패턴을 형성하는 공정을 구비하는 것을 특징으로 하는 전사용 마스크의 제조 방법.
(구성 10)
구성 9에 기재한 전사용 마스크의 제조 방법에 의해 제조된 전사용 마스크를 이용하여, 반도체 기판 상의 레지스트막에 전사 패턴을 노광 전사하는 공정을 구비하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
본 발명의 마스크 블랭크는, SiN계 재료로 형성된 차광막 패턴의 흑결함 부분에 대하여 EB 결함 수정을 행한 경우에, 투광성 기판의 표면 거침의 발생을 억제할 수 있고, 또한 차광막 패턴에 자발성 에칭이 발생하는 것을 억제할 수 있다.
본 발명의 전사용 마스크의 제조 방법은, 그 전사용 마스크의 제조 도중에 차광막 패턴의 흑결함 부분에 대하여 EB 결함 수정을 행한 경우에 있어서도, 투광성 기판의 표면 거침의 발생을 억제할 수 있고, 또한 흑결함 부분의 근방의 차광막 패턴에 자발성 에칭이 발생하는 것을 억제할 수 있다.
이 때문에, 본 발명의 전사용 마스크의 제조 방법으로 제조된 전사용 마스크는 전사 정밀도가 높은 전사용 마스크가 된다.
도 1은 본 발명의 실시예 1에 관한 마스크 블랭크의 차광막의 내부 영역에 대하여 X선 광전자 분광 분석을 행한 결과를 나타내는 도면이다.
도 2는 본 발명의 실시예 3에 관한 마스크 블랭크의 차광막의 내부 영역에 대하여 X선 광전자 분광 분석을 행한 결과를 나타내는 도면이다.
도 3은 본 발명의 실시예 5에 관한 마스크 블랭크의 차광막의 내부 영역에 대하여 X선 광전자 분광 분석을 행한 결과를 나타내는 도면이다.
도 4는 본 발명의 비교예 1에 관한 마스크 블랭크의 차광막의 내부 영역에 대하여 X선 광전자 분광 분석을 행한 결과를 나타내는 도면이다.
도 5는 본 발명의 실시 형태에 있어서의 마스크 블랭크의 구성을 나타내는 단면도이다.
도 6은 본 발명의 실시 형태에 있어서의 전사용 마스크의 제조 공정을 나타내는 단면도이다.
우선, 본 발명의 완성에 이른 경위를 기술한다.
본 발명자들은, SiN계 재료로 형성된 차광막의 흑결함 부분에 대하여 EB 결함 수정을 행한 경우에, 투광성 기판의 표면 거침의 발생이 억제되고, 또한 차광막의 패턴에 자발성 에칭이 발생하는 것이 억제된 차광막의 구성에 대해 예의 연구를 행하였다. 우선, SiN계 재료로 형성된 위상 시프트막의 패턴에 대하여 EB 결함 수정을 행한바, 수정 레이트가 대폭으로 늦다는 문제는 있었지만, 자발성 에칭에 관련된 실질적인 문제는 생기지 않았다.
EB 결함 수정에서 이용되는 XeF2 가스는, 규소계 재료에 대하여 등방성 에칭을 행할 때의 비여기(非勵起) 상태의 에칭 가스로서 알려져 있다. 그 에칭은, 규소계 재료에의 비여기 상태의 XeF2 가스의 표면 흡착, Xe와 F로 분리, 규소의 고차 불화물의 생성, 휘발이라는 프로세스로 행하여진다. 규소계 재료의 박막 패턴에 대한 EB 결함 수정에서는, 박막 패턴의 흑결함 부분에 대하여 XeF2 가스 등의 비여기 상태의 불소계 가스를 공급하고, 흑결함 부분의 표면에 그 불소계 가스를 흡착시키고 나서, 흑결함 부분에 대하여 전자선을 조사한다. 이것에 의해, 흑결함 부분의 규소는 여기하여 불소와의 결합이 촉진되고, 전자선을 조사하지 않는 경우보다도 대폭으로 빠르게 규소의 고차 불화물이 되어 휘발한다. 흑결함 부분 주위의 박막 패턴에 불소계 가스가 흡착하지 않도록 하는 것은 곤란하기 때문에, EB 결함 수정 시에 흑결함 부분 주위의 박막 패턴도 에칭은 된다. 질소와 결합하고 있는 규소를 에칭하는 경우, XeF2 가스의 불소가 규소와 결합하여 규소의 고차 불화물을 생성하려면, 규소와 질소의 결합을 끊을 필요가 있다. 전자선이 조사된 흑결함 부분은, 규소가 여기되기 때문에, 질소와의 결합을 끊고 불소와 결합하여 휘발하기 쉬워진다. 한편, 다른 원소와 미결합의 규소는, 불소와 결합하기 쉬운 상태라고 할 수 있다. 이 때문에, 다른 원소와 미결합의 규소는, 전자선의 조사를 받지 않고 여기하고 있지 않은 상태의 것이나, 흑결함 부분 주변의 차광막 패턴으로서 전자선의 조사의 영향을 조금 받은 정도의 것이라도, 불소와 결합하여 휘발하기 쉬운 경향이 있다. 이것이 자발성 에칭의 발생 메커니즘으로 추측된다.
규소막은, ArF 노광광에 대한 굴절률 n이 대폭으로 작고, 소쇠(消衰) 계수 k가 크기 때문에, 위상 시프트막의 재료로는 적합하지 않다. 위상 시프트막의 재료에는, SiN계 재료 중, 질소를 많이 함유시켜 굴절률 n을 크게 하고, 소쇠 계수 k를 작게 한 SiN계 재료가 적합하다. 이와 같은 SiN계 재료로 형성된 위상 시프트막은, 막 중의 규소가 질소와 결합하고 있는 비율이 높고, 다른 원소와 미결합의 규소의 비율은 대폭으로 낮다고 할 수 있다. 이 때문에, 이와 같은 SiN계 재료로 형성된 위상 시프트막은, EB 결함 수정 시에 자발성 에칭의 문제가 실질적으로 생기지 않았다고 생각된다. 한편, 바이너리 마스크의 차광막은, ArF 노광광에 대한 높은 차광 성능, 즉 소정 이상의 광학 농도(OD: Optical Density)를 가지면서, 두께가 얇은 것이 요구된다. 이 때문에, 차광막의 재료는 소쇠 계수 k가 큰 재료가 요구된다. 이러한 사정으로부터, 차광막에 이용되는 SiN계 재료는, 위상 시프트막에 이용되는 SiN계 재료에 비해 질소 함유량이 대폭으로 적다. 그리고, SiN계 재료의 차광막은, 막 중의 규소가 질소와 결합하고 있는 비율이 낮고, 다른 원소와 미결합의 규소의 비율은 높다고 할 수 있다. 이 때문에, SiN계 재료의 차광막은, EB 결함 수정 시에 자발성 에칭의 문제가 생기기 쉽게 되어 있다고 생각된다.
다음으로, 본 발명자들은, 차광막을 형성하는 SiN계 재료의 질소 함유량을 늘리는 것을 검토했다. 위상 시프트막의 SiN계 재료와 같이 질소 함유량을 대폭으로 늘리면, 소쇠 계수 k가 대폭으로 작아지고, 차광막의 두께가 대폭으로 두꺼워질 필요가 생겨, EB 결함 수정 시의 수정 레이트가 저하한다. 이러한 것을 고려하여, 질소 함유량을 어느 정도 늘린 SiN계 재료의 차광막을 투광성 기판 상에 형성하고, EB 결함 수정을 시도했다. 그 결과, 그 차광막은, 흑결함 부분의 수정 레이트가 충분히 크고, 또한 자발성 에칭의 발생을 억제할 수 있었지만, 수정 후의 투광성 기판의 표면에 현저한 거침이 발생하고 있었다. 차광막의 흑결함 부분의 수정 레이트가 충분히 크다는 것은, 투광성 기판과의 사이에서의 에칭 선택성이 충분히 높아져 있어, 투광성 기판의 표면을 현저하게 거칠게 하는 것과 같은 일은 생기지 않을 것이었다.
본 발명자들은, 더욱 예의 연구를 행한 결과, 차광막을 형성하는 SiN계 재료 중의 Si3N4 결합의 존재 비율이 커지면, EB 결함 수정 시에 있어서의 투광성 기판의 표면의 거침이 현저해지는 것을 알아냈다. SiN계 재료의 내부에는, 규소 이외의 원소와 미결합의 상태인 Si-Si 결합과, 화학양론적으로 안정한 결합 상태인 Si3N4 결합과, 비교적 불안정한 결합 상태인 SiaNb 결합(단, b/[a+b]＜4/7. 이하 동일.)이 주로 존재하는 것으로 생각된다. Si3N4 결합은 규소와 질소의 결합 에너지가 특히 높기 때문에, Si-Si 결합이나 SiaNb 결합에 비해, 전자선을 조사하여 규소를 여기시켰을 때에, 규소가 질소와의 결합을 끊고 불소와 결합한 고차의 불화물을 생성하기 어렵다. 또, 차광막을 형성하는 SiN계 재료는 위상 시프트막을 형성하는 SiN계 재료에 비해 질소 함유량이 적기 때문에, 재료 중의 Si3N4 결합의 존재 비율은 낮은 경향에 있다.
이러한 것으로부터, 본 발명자들은 이하의 가설을 세웠다. 즉, 차광막과 같은 막 중의 Si3N4 결합의 존재 비율이 낮은 경우, 차광막(흑결함 부분)을 평면도로 보았을(平面視) 때의 Si3N4 결합의 분포는 드문드문(불균일)하게 되어 있는 것으로 생각된다. 이와 같은 차광막의 흑결함 부분에 대하여, 위쪽에서 전자선을 조사하여 EB 결함 수정을 행하면, Si-Si 결합과 SiaNb 결합의 규소는 조기에 불소와 결합하여 휘발해 가는 것에 반해, Si3N4 결합의 규소는 질소와의 결합을 끊는 데에 많은 에너지를 필요로 하기 때문에, 불소와 결합하여 휘발하기까지 시간이 걸린다. 이것에 의해, 흑결함 부분의 막 두께 방향의 제거량에 평면도로 보았을 때에 있어서 큰 차이가 생긴다. 이와 같은 평면도로 보았을 때에 있어서의 제거량의 차이가 막 두께 방향의 여러 곳에서 생긴 상태로 EB 결함 수정을 계속하면, 전자선이 조사되는 흑결함 부분에 있어서, EB 결함 수정이 투광성 기판까지 조기에 도달하여 투광성 기판의 표면이 노출하고 있는 영역과, EB 결함 수정이 투광성 기판까지 도달하지 않고 흑결함 부분이 아직 투광성 기판의 표면 상에 남아 있는 영역이 발생해 버린다. 그리고, 이 흑결함 부분이 남아 있는 영역에만 전자선을 조사하는 것은 기술적으로 곤란하기 때문에, 흑결함 부분이 남아 있는 영역을 제거하는 EB 결함 수정을 계속하고 있는 동안, 투광성 기판의 표면이 노출하고 있는 영역도 전자선의 조사를 계속 받는다. EB 결함 수정에 대하여 투광성 기판은 전혀 에칭되지 않는 것이 아니므로, EB 결함 수정이 완료되기까지 투광성 기판의 표면이 거칠어져 버린다.
한편, SiN계 재료의 위상 시프트막은 질소 함유량이 많기 때문에, 막 중의 Si3N4 결합의 존재 비율이 비교적 높다. 이 때문에, EB 결함 수정 시의 수정 레이트는 대폭으로 늦어지지만, 위상 시프트막(흑결함 부분)을 평면도로 보았을 때의 Si3N4 결합의 분포는 비교적 균일하여 드문드문해지기 어렵기 때문에, 투광성 기판의 표면 거침의 문제는 생기기 어려운 것으로 생각된다.
이 가설을 기초로 예의 연구를 행한 결과, 차광막을 형성하는 SiN계 재료에 있어서의 Si3N4 결합의 존재수를, Si3N4 결합, SiaNb 결합 및 Si-Si 결합의 합계 존재수로 나눈 비율이 일정치 이하이면, 그 차광막의 흑결함 부분에 대하여 EB 결함 수정을 행하였을 때에, 흑결함 부분이 존재하고 있었던 영역의 투광성 기판의 표면 거침을, 전사용 마스크로서 이용될 때의 노광 전사 시에 실질적인 영향이 없을 정도로 저감시킬 수 있는 것을 알아냈다. SiN계 재료의 차광막은, 대기 중에 노출되는 측의 표층 영역(투광성 기판과는 반대측의 표층 영역)의 산화를 피할 수 없다. 그러나, 이 표층의 산화는 평면도로 보았을 때에 거의 균등하게 진행되는 것이며, 산소와 결합한 규소는, 질소와 결합한 규소에 비해, 결합을 끊고 불소와 결합시키는 데에 많은 에너지가 필요해진다. 이러한 것으로부터, 이 산화한 표층 영역의 평면도로 보았을 때의 Si3N4 결합의 불균일성이, EB 결함 수정 시의 평면도로 보았을 때에 있어서의 제거량의 불균일에 주는 영향은 작다. 또한, 투광성 기판과의 계면의 근방 영역에 대해서는, 이 근방 영역과 표층 영역을 제외한 내부 영역과 마찬가지로 구성되는 것이 추정되지만, 러더퍼드 후방 산란 분석(RBS: Rutherford Back-Scattering Spectrometry)이나 X선 광전자 분광 분석(XPS: X-ray Photoelectron Spectroscopy)과 같은 조성 분석을 행하여도, 투광성 기판의 조성의 영향을 불가피적으로 받아 버리기 때문에, 조성이나 결합의 존재수에 대한 수치의 특정이 곤란하다. 또, 가령 이 근방 영역에서 Si3N4 결합의 분포가 불균일했다고 해도, 차광막의 전체 막 두께에 대한 비율이 작기 때문에, 그 영향은 작다. 따라서, 차광막의 투광성 기판과의 계면의 근방 영역과 투광성 기판과는 반대측의 표층 영역을 제외한 내부 영역에 있어서의 Si3N4 결합의 존재수를, Si3N4 결합, SiaNb 결합(단, b/[a+b]＜4/7) 및 Si-Si 결합의 합계 존재수로 나눈 비율이 0.04 이하이면, EB 결함 수정에 관련된 투광성 기판의 표면 거침을 대폭으로 억제할 수 있다고 할 수 있다.
또한, 차광막의 내부 영역에 있어서의 SiaNb 결합의 존재수를, Si3N4 결합, SiaNb 결합 및 Si-Si 결합의 합계 존재수로 나눈 비율이 0.1 이상이면, 차광막의 내부 영역 중에 질소와 결합한 규소가 일정 비율 이상 존재하게 되고, 그 차광막의 흑결함 부분에 대하여 EB 결함 수정을 행하였을 때에, 흑결함 부분 주위의 차광막의 패턴 측벽에 자발성 에칭이 생기는 것을 대폭으로 억제할 수 있는 것도 알아냈다.
본 발명은, 이상의 예의 검토의 결과, 완성된 것이다.
다음으로, 본 발명의 실시 형태에 대해서 설명한다.
도 5는, 본 발명의 실시 형태에 관한 마스크 블랭크(100)의 구성을 나타내는 단면도이다.
도 5에 나타내는 마스크 블랭크(100)는, 투광성 기판(1) 상에, 차광막(2) 및 하드 마스크막(3)이 이 순서로 적층된 구조를 갖는다.
[[투광성 기판]]
투광성 기판(1)은, 규소와 산소를 함유하는 재료로 이루어지며, 합성 석영 유리, 석영 유리, 알루미노실리케이트 유리, 소다 라임 유리, 저열팽창 유리(SiO2-TiO2 유리 등) 등의 유리 재료로 형성할 수 있다. 이들 중에서도, 합성 석영 유리는, ArF 노광광에 대한 투과율이 높아, 마스크 블랭크의 투광성 기판을 형성하는 재료로서 특히 바람직하다.
[[차광막]]
차광막(2)은, 질화 규소계 재료로 형성된 단층막이다. 본 발명에 있어서의 질화 규소계 재료는, 규소와 질소로 이루어지는 재료, 또는 반금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소와 규소와 질소로 이루어지는 재료이다. 또, 단층막으로 함으로써, 제조 공정수가 적어져 생산 효율이 높아지는 동시에 결함을 포함하는 제조 시의 품질관리가 용이해진다. 또, 차광막(2)은, 질화 규소계 재료로 형성되기 때문에, ArF 내광성이 높다.
차광막(2)은, 규소에 더하여, 어느 반금속 원소를 함유해도 된다. 이 반금속 원소 중에서도, 붕소, 게르마늄, 안티몬 및 텔루르로부터 선택되는 1 이상의 원소를 함유시키면, 스퍼터링 타겟으로서 이용하는 규소의 도전성을 높이는 것을 기대할 수 있기 때문에, 바람직하다.
또, 차광막(2)은, 질소에 더하여, 어느 비금속 원소를 함유해도 된다. 본 발명에 있어서의 비금속 원소는, 좁은 의미의 비금속 원소(질소, 탄소, 산소, 인, 유황, 셀렌, 수소), 할로겐(불소, 염소, 브롬, 요오드 등) 및 귀(貴)가스를 포함하는 것을 말한다. 이 비금속 원소 중에서도, 탄소, 불소 및 수소로부터 선택되는 1 이상의 원소를 함유시키면 바람직하다. 차광막(2)은, 후술의 표층 영역(23)을 제외하고, 산소의 함유량을 10 원자％ 이하로 억제하는 것이 바람직하며, 5 원자％ 이하로 하는 것이 보다 바람직하고, 적극적으로 산소를 함유시키는 것을 하지 않는(X선 광전자 분광 분석 등에 의한 조성 분석을 행하였을 때에 검출 하한치 이하.) 것이 더욱 바람직하다. 차광막(2)의 산소 함유량이 많으면, EB 결함 수정을 행하였을 때의 수정 레이트가 대폭으로 늦어진다.
귀가스는, 반응성 스퍼터링으로 차광막(2)을 성막할 때에 성막실 내에 존재함으로써 성막 속도를 크게 하여, 생산성을 향상시킬 수 있는 원소이다. 이 귀가스가 플라스마화하여, 타겟에 충돌함으로써 타겟으로부터 타겟 구성 원소가 튀어나와, 도중, 반응성 가스를 도입하면서, 투광성 기판(1) 상에 차광막(2)이 형성된다. 이 타겟 구성 원소가 타겟으로부터 튀어나와, 투광성 기판(1)에 부착하기까지의 동안에 성막실 중의 귀가스가 조금 도입된다. 이 반응성 스퍼터링에서 필요시되는 귀가스로서 바람직한 것으로는, 아르곤, 크립톤, 크세논을 들 수 있다. 또, 차광막(2)의 응력을 완화하기 위해, 원자량이 작은 헬륨, 네온을 차광막(2)에 적극적으로 도입시켜도 된다.
차광막(2)은, 규소와 질소로 이루어지는 재료로 형성되는 것이 바람직하다. 귀가스는, 상기와 같이, 반응성 스퍼터링으로 차광막(2)을 성막할 때에 조금 도입된다. 그러나, 귀가스는, 차광막(2)에 대하여 러더퍼드 후방 산란 분석(RBS: Rutherford Back-Scattering Spectrometry)이나 X선 광전자 분광 분석(XPS: X-ray Photoelectron Spectroscopy)과 같은 조성 분석을 행하여도 검출하는 것이 용이하지 않은 원소이다. 이 때문에, 상기의 규소와 질소로 이루어지는 재료에는, 귀가스를 함유하는 재료도 포함하고 있다고 간주할 수 있다.
차광막(2)의 내부는, 투광성 기판(1)측으로부터 기판 근방 영역(근방 영역) (21), 내부 영역(22) 및 표층 영역(23)의 순서로 3개의 영역으로 나누어진다. 기판 근방 영역(21)은, 차광막(2)과 투광성 기판(1)의 계면으로부터 투광성 기판(1)과는 반대측의 표면측(즉, 표층 영역(23)측)을 향하여 5nm의 깊이(보다 바람직하게는 4nm의 깊이이며, 더욱 바람직하게는 3nm의 깊이)까지의 범위에 걸친 영역이다. 이 기판 근방 영역(21)에 대하여 X선 광전자 분광 분석을 행한 경우, 그 아래에 존재하는 투광성 기판(1)의 영향을 받기 쉬워, 취득된 기판 근방 영역(21)의 Si2p 내로우 스펙트럼에 있어서의 광전자 강도의 최대 피크의 정밀도가 낮다.
표층 영역(23)은, 투광성 기판(1)과는 반대측의 표면으로부터 투광성 기판(1)측을 향하여 5nm의 깊이(보다 바람직하게는 4nm의 깊이이며, 더욱 바람직하게는 3nm의 깊이)까지의 범위에 걸친 영역이다. 표층 영역(23)은, 차광막(2)의 표면으로부터 도입된 산소를 포함한 영역이기 때문에, 막의 두께 방향에서 산소 함유량이 조성 경사진 구조(투광성 기판(1)으로부터 멀어져 감에 따라 막 중의 산소 함유량이 증가해 가는 조성 경사를 갖는 구조.)를 갖고 있다. 즉, 표층 영역(23)은, 내부 영역(22)에 비해 산소 함유량이 많다. 이 때문에, 이 산화한 표층 영역(23)의 EB 결함 수정 시의 평면도로 보았을 때에 있어서의 제거량의 불균일은 생기기 어렵다.
내부 영역(22)은, 기판 근방 영역(21)과 표층 영역(23)을 제외한 차광막(2)의 영역이다. 이 내부 영역(22)에서는, Si3N4 결합, SiaNb 결합(단, b/[a+b]＜4/7) 및 Si-Si 결합의 합계 존재수로 Si3N4 결합의 존재수를 나눈 비율이 0.04 이하이며, Si3N4 결합, SiaNb 결합 및 Si-Si 결합의 합계 존재수로 SiaNb 결합의 존재수를 나눈 비율이 0.1 이상이다. 이러한 점에 대해, 도 1∼도 3을 이용하여 후술한다. 여기에서, 내부 영역(22)에서는, 규소 및 질소의 합계 함유량이 97 원자％ 이상인 것이 바람직하고, 98 원자％ 이상인 재료로 형성되는 것이 보다 바람직하다. 한편, 내부 영역(22)은, 그 내부 영역(22)을 구성하는 각 원소의 함유량의 막 두께 방향에서의 차이가, 모두 10％ 미만인 것이 바람직하다. 내부 영역(22)을 EB 결함 수정으로 제거할 때의 수정 레이트의 편차를 작게 하기 위함이다.
투광성 기판과의 계면의 기판 근방 영역(21)은, 러더퍼드 후방 산란 분석(RBS: Rutherford Back-Scattering Spectrometry)이나 X선 광전자 분광 분석(XPS: X-ray Photoelectron Spectroscopy)과 같은 조성 분석을 행하여도, 투광성 기판의 조성의 영향을 불가피적으로 받아 버리기 때문에, 조성이나 결합의 존재수에 대한 수치의 특정이 곤란하다. 그러나, 상술한 내부 영역(22)과 마찬가지로 구성되는 것이 추정된다.
차광막(2)은, 에칭으로 패턴을 형성했을 때의 패턴 에지 러프니스가 양호해지는 등의 이유로부터 아몰퍼스 구조인 것이 가장 바람직하다. 차광막(2)을 아몰퍼스 구조로 하는 것이 어려운 조성인 경우는, 아몰퍼스 구조와 미(微)결정 구조가 혼재한 상태인 것이 바람직하다.
차광막(2)의 두께는, 80nm 이하이며, 70nm 이하이면 바람직하고, 60nm 이하이면 보다 바람직하다. 두께가 80nm 이하이면 미세한 차광막의 패턴을 형성하기 쉬워지고, 또, 이 차광막을 갖는 마스크 블랭크로부터 전사용 마스크를 제조할 때의 부하도 경감된다. 또, 차광막(2)의 두께는, 40nm 이상이면 바람직하고, 45nm 이상이면 보다 바람직하다. 두께가 40nm 미만이면, ArF 노광광에 대한 충분한 차광 성능을 얻기 어려워진다. 한편, 내부 영역(22)의 두께는, 차광막(2)의 전체의 두께에 대한 비율이 0.7 이상인 것이 바람직하고, 0.75 이상이면 보다 바람직하다.
ArF 노광광에 대한 차광막(2)의 광학 농도는, 2.5 이상인 것이 바람직하고, 3.0 이상이면 보다 바람직하다. 광학 농도가 2.5 이상이면 충분한 차광 성능이 얻어진다. 이 때문에, 이 마스크 블랭크를 이용하여 제조된 전사용 마스크를 이용하여 노광을 행하였을 때, 그 투영 광학상(전사상)의 충분한 콘트라스트를 얻기 쉬워진다. 또, ArF 노광광에 대한 차광막(2)의 광학 농도는, 4.0 이하이면 바람직하고, 3.5 이하이면 보다 바람직하다. 광학 농도가 4.0을 넘으면, 차광막(2)의 막 두께가 두꺼워져, 미세한 차광막의 패턴을 형성하기 어려워진다.
또한, 차광막(2)은, 투광성 기판(1)과는 반대측의 표층의 산화가 진행되고 있다. 이 때문에, 이 차광막(2)의 표층은, 그 이외의 차광막(2)의 영역과는 조성이 다르고, 광학 특성도 다르다.
또, 차광막(2)의 상부에는, 반사 방지막이 적층되어 있어도 된다. 반사 방지막은, 표면으로부터 도입된 산소를 포함하고, 차광막(2)보다도 산소를 많이 함유하기 때문에, EB 결함 수정 시의 평면도로 보았을 때에 있어서의 제거량의 불균일은 생기기 어렵다.
상기의 X선 광전자 분광 분석에 있어서, 차광막(2)에 대하여 조사하는 X선으로는, AlKα선 및 MgKα선의 어느 것도 적용 가능하지만, AlKα선을 이용하는 것이 바람직하다. 또한, 본 명세서에서는 AlKα선의 X선을 이용한 X선 광전자 분광 분석을 행하는 경우에 대해 기술하고 있다.
차광막(2)에 대하여 X선 광전자 분광 분석을 행하여 Si2p 내로우 스펙트럼을 취득하는 방법은, 일반적으로는 이하의 순서로 행하여진다. 즉, 가장 먼저, 폭넓은 결합 에너지의 밴드 폭에서 광전자 강도(X선을 조사한 측정 대상물로부터의 단위시간당의 광전자의 방출수)를 취득하는 와이드 스캔을 행하여 와이드 스펙트럼을 취득하고, 그 차광막(2)의 구성 원소에서 유래하는 피크를 특정한다. 그 후, 와이드 스캔보다도 고분해능이지만 취득할 수 있는 결합 에너지의 밴드 폭이 좁은 내로우 스캔을 주목하는 피크(이 경우는 Si2p)의 주위의 밴드 폭에서 행함으로써 내로우 스펙트럼을 취득한다. 한편, 본 발명에서 X선 광전자 분광 분석을 이용하는 측정 대상물인 차광막(2)은 구성 원소를 미리 알고 있다. 또, 본 발명에서 필요해지는 내로우 스펙트럼은 Si2p 내로우 스펙트럼이나 N1s 내로우 스펙트럼에 한정된다. 이 때문에, 본 발명의 경우, 와이드 스펙트럼의 취득 공정을 생략하고, Si2p 내로우 스펙트럼을 취득해도 된다.
차광막(2)에 대하여 X선 광전자 분광 분석을 행하여 취득되는 Si2p 내로우 스펙트럼에 있어서의 광전자 강도의 최대 피크는, 결합 에너지가 97[eV] 이상 103[eV] 이하의 범위에서의 최대 피크인 것이 바람직하다. 이 결합 에너지의 범위 외의 피크는, Si-N 결합으로부터 방출된 광전자가 아닐 우려가 있기 때문이다.
차광막(2)은, 스퍼터링에 의해 형성되는데, DC 스퍼터링, RF 스퍼터링 및 이온 빔 스퍼터링 등의 어느 스퍼터링도 적용 가능하다. 도전성이 낮은 타겟(규소 타겟, 반금속 원소를 함유하지 않는 또는 함유량이 적은 규소 화합물 타겟 등)을 이용하는 경우에 있어서는, RF 스퍼터링이나 이온 빔 스퍼터링을 적용하는 것이 바람직하지만, 성막 레이트를 고려하면, RF 스퍼터링을 적용하는 것이 보다 바람직하다. 마스크 블랭크(100)를 제조하는 방법은, 규소 타겟 또는 규소에 반금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소를 함유하는 재료로 이루어지는 타겟을 이용하고, 질소계 가스와 귀가스를 포함하는 스퍼터링 가스 중에서의 반응성 스퍼터링에 의해, 투광성 기판(1) 상에 차광막(2)을 형성하는 공정을 적어도 갖는 것이 바람직하다.
차광막(2)의 광학 농도는, 그 차광막(2)의 조성만으로 정해지는 것은 아니다. 그 차광막(2)의 막 밀도 및 결정 상태 등도, 광학 농도를 좌우하는 요소이다. 이 때문에, 반응성 스퍼터링으로 차광막(2)을 성막할 때의 제(諸) 조건을 조정하여, ArF 노광광에 대한 광학 농도가 규정의 값에 들어가도록 성막한다. 차광막(2)의 광학 농도를 규정의 범위로 하려면, 반응성 스퍼터링으로 성막할 때에, 귀가스와 반응성 가스의 혼합 가스의 비율을 조정하는 것에만 한정되지 않는다. 반응성 스퍼터링으로 성막할 때의 성막실 내의 압력, 타겟에 인가하는 전력, 타겟과 투광성 기판 사이의 거리 등의 위치 관계 등 다방면에 걸친다. 또, 이들 성막 조건은 성막 장치에 고유의 것이며, 형성되는 차광막(2)이 원하는 광학 농도가 되도록 적절히 조정되는 것이다.
차광막(2)을 형성할 때에 스퍼터링 가스로서 이용하는 질소계 가스는, 질소를 함유하는 가스이면 어느 가스도 적용 가능하다. 상기와 같이, 차광막(2)은, 그 표층을 제외하고 산소 함유량을 낮게 억제하는 것이 바람직하기 때문에, 산소를 함유하지 않는 질소계 가스를 적용하는 것이 바람직하고, 질소 가스(N2 가스)를 적용하는 것이 보다 바람직하다. 또, 차광막(2)을 형성할 때에 스퍼터링 가스로서 이용하는 귀가스의 종류에 제한은 없지만, 아르곤, 크립톤, 크세논을 이용하는 것이 바람직하다. 또, 차광막(2)의 응력을 완화하기 위해, 원자량이 작은 헬륨, 네온을 차광막(2)에 적극적으로 도입시킬 수 있다.
[[하드 마스크막]]
차광막(2)을 구비하는 마스크 블랭크(100)에 있어서, 차광막(2)의 위에 차광막(2)을 에칭할 때에 이용되는 에칭 가스에 대하여 에칭 선택성을 갖는 재료로 형성된 하드 마스크막(3)을 추가로 적층시킨 구성으로 해도 된다. 차광막(2)은, 소정의 광학 농도를 확보할 필요가 있기 때문에, 그 두께를 저감하기에는 한계가 있다. 하드 마스크막(3)은, 그 바로 아래의 차광막(2)에 패턴을 형성하는 드라이 에칭이 끝나기까지의 동안, 에칭 마스크로서 기능할 수 있을 만큼의 막의 두께가 있으면 충분하고, 기본적으로 광학 특성의 제한을 받지 않는다. 이 때문에, 하드 마스크막(3)의 두께는 차광막(2)의 두께에 비해 대폭으로 얇게 할 수 있다. 그리고, 유기계 재료의 레지스트막은, 이 하드 마스크막(3)에 패턴을 형성하는 드라이 에칭이 끝나기까지의 동안, 에칭 마스크로서 기능할 만큼의 막의 두께가 있으면 충분하므로, 종래보다도 대폭으로 레지스트막의 두께를 얇게 할 수 있다. 이 때문에, 레지스트 패턴 무너짐 등의 문제를 억제할 수 있다.
하드 마스크막(3)은, 크롬(Cr)을 함유하는 재료로 형성되어 있는 것이 바람직하다. 크롬을 함유하는 재료는, SF6 등의 불소계 가스를 이용한 드라이 에칭에 대하여 특히 높은 드라이 에칭 내성을 갖고 있다. 크롬을 함유하는 재료로 이루어지는 박막은, 염소계 가스와 산소 가스의 혼합 가스에 의한 드라이 에칭으로 패터닝되는 것이 일반적이다. 그러나, 이 드라이 에칭은 이방성이 그다지 높지 않기 때문에, 크롬을 함유하는 재료로 이루어지는 박막을 패터닝할 때의 드라이 에칭 시, 패턴의 측벽 방향으로의 에칭(사이드 에칭)이 진행되기 쉽다.
크롬을 함유하는 재료를 차광막에 이용한 경우는, 차광막(2)의 막 두께가 상대적으로 두껍기 때문에, 차광막(2)의 드라이 에칭 시에 사이드 에칭의 문제가 생기지만, 하드 마스크막(3)으로서 크롬을 함유하는 재료를 이용한 경우는, 하드 마스크막(3)의 막 두께가 상대적으로 얇기 때문에, 사이드 에칭에 기인하는 문제는 생기기 어렵다.
크롬을 함유하는 재료로는, 크롬 금속 외, 크롬에 산소, 질소, 탄소, 붕소 및 불소로부터 선택되는 1 이상의 원소를 함유하는 재료, 예를 들면 CrN, CrC, CrON, CrCO, CrCON 등을 들 수 있다. 크롬 금속에 이들 원소가 첨가되면 그 막은 아몰퍼스 구조의 막이 되기 쉬워, 그 막의 표면 러프니스 및 차광막(2)을 드라이 에칭했을 때의 라인 에지 러프니스가 억제되므로 바람직하다.
또, 하드 마스크막(3)의 드라이 에칭의 관점에서도, 하드 마스크막(3)을 형성하는 재료로는, 크롬에 산소, 질소, 탄소, 붕소 및 불소로부터 선택되는 1 이상의 원소를 함유하는 재료를 이용하는 것이 바람직하다.
크롬계 재료는, 염소계 가스와 산소 가스의 혼합 가스로 에칭되지만, 크롬 금속은 이 에칭 가스에 대한 에칭 레이트가 그다지 높지 않다. 크롬에 산소, 질소, 탄소, 붕소 및 불소로부터 선택되는 1 이상의 원소를 함유시킴으로써, 염소계 가스와 산소 가스의 혼합 가스의 에칭 가스에 대한 에칭 레이트를 높이는 것이 가능해진다.
또한, CrCO로 이루어지는 하드 마스크막(3)은, 염소계 가스와 산소 가스의 혼합 가스에 의한 드라이 에칭에 대하여, 사이드 에칭이 커지기 쉬운 질소를 함유하지 않고, 사이드 에칭을 억제하는 탄소를 함유하며, 추가로 에칭 레이트가 향상하는 산소를 함유하고 있기 때문에, 특히 바람직하다. 또, 하드 마스크막(3)을 형성하는 크롬을 함유하는 재료에, 인듐, 몰리브덴 및 주석 중 1 이상의 원소를 함유시켜도 된다. 인듐, 몰리브덴 및 주석 중 1 이상의 원소를 함유시킴으로써, 염소계 가스와 산소 가스의 혼합 가스에 대한 에칭 레이트를 보다 높일 수 있다.
마스크 블랭크(100)에 있어서, 하드 마스크막(3)의 표면에 접하여, 유기계 재료의 레지스트막이 100nm 이하의 막 두께로 형성되어 있는 것이 바람직하다. DRAM hp32nm 세대에 대응하는 미세 패턴의 경우, 하드 마스크막(3)에 형성해야 하는 전사 패턴에, 선 폭이 40nm인 SRAF(Sub-Resolution Assist Feature)가 설치되는 경우가 있다. 그러나, 이 경우라도, 레지스트 패턴의 단면 애스팩트비를 1:2.5로 낮출 수 있으므로, 레지스트막의 현상 시, 린스 시 등에 레지스트 패턴이 도괴(倒壞)하는 것이나 탈리하는 것을 억제할 수 있다. 또한, 레지스트막은, 막 두께가 80nm 이하이면 보다 바람직하다.
마스크 블랭크(100)에 있어서 하드 마스크막(3)을 설치하지 않고 차광막(2)에 접하여 레지스트막을 직접 형성하는 것도 가능하다. 이 경우는, 구조가 간단하고, 전사용 마스크를 제조할 때도 하드 마스크막(3)의 드라이 에칭이 불필요해지기 때문에, 제조 공정수를 삭감하는 것이 가능해진다. 또한, 이 경우, 차광막(2)에 대하여 HMDS(hexamethyldisilazane) 등의 표면 처리를 행하고 나서 레지스트막을 형성하는 것이 바람직하다.
또, 본 발명의 마스크 블랭크는, 하기에 기재하는 바와 같이, 바이너리 마스크 용도에 적합한 마스크 블랭크이지만, 바이너리 마스크용으로 한정하는 것은 아니며, 레벤손형 위상 시프트 마스크용의 마스크 블랭크, 또는 CPL(Chromeless Phase Lithography) 마스크용의 마스크 블랭크로서도 사용할 수 있다.
[전사용 마스크]
도 6에, 본 발명의 실시 형태인 마스크 블랭크(100)로부터 전사용 마스크(바이너리 마스크)(200)를 제조하는 공정의 단면 모식도를 나타낸다.
도 6에 나타내는 전사용 마스크(200)의 제조 방법은, 상기의 마스크 블랭크(100)를 이용하는 것으로서, 드라이 에칭에 의해 하드 마스크막(3)에 전사 패턴을 형성하는 공정과, 전사 패턴을 갖는 하드 마스크막(3)(하드 마스크 패턴(3a))을 마스크로 하는 드라이 에칭에 의해 차광막(2)에 전사 패턴을 형성하는 공정과, 하드 마스크 패턴(3a)을 제거하는 공정을 구비하는 것을 특징으로 하는 것이다.
이하, 도 6에 나타내는 제조 공정에 따라, 전사용 마스크(200)의 제조 방법의 일례를 설명한다. 또한, 이 예에서는, 차광막(2)에는 규소와 질소를 함유하는 재료를 적용하고, 하드 마스크막(3)에는 크롬을 함유하는 재료를 적용하고 있다.
우선, 마스크 블랭크(100)(도 6(a) 참조)를 준비하고, 하드 마스크막(3)에 접하여, 레지스트막을 스핀 도포법에 의해 형성한다. 다음으로, 레지스트막에 대하여, 차광막(2)에 형성해야 하는 전사 패턴을 노광 묘화하고, 추가로 현상 처리 등의 소정의 처리를 행하여, 레지스트 패턴(4a)을 형성한다(도 6(b) 참조). 또한, 이때, 전자선 묘화한 레지스트 패턴(4a)에는, 차광막(2)에 흑결함이 형성되도록, 본래 형성되어야 하는 차광막 패턴 외에 프로그램 결함을 추가해 두었다.
계속해서, 레지스트 패턴(4a)을 마스크로 하고, 염소와 산소의 혼합 가스 등의 염소계 가스를 이용한 드라이 에칭을 행하여, 하드 마스크막(3)에 패턴(하드 마스크 패턴(3a))을 형성한다(도 6(c) 참조). 염소계 가스로는, Cl이 포함되어 있으면 특별히 제한은 없고, 예를 들면, Cl2, SiCl2, CHCl3, CH2Cl2, BCl3 등을 들 수 있다. 염소와 산소의 혼합 가스를 이용하는 경우는, 예를 들면, 그 가스 유량비를 Cl2:O2＝4:1로 하면 좋다.
다음으로, 애싱이나 레지스트 박리액을 이용하여 레지스트 패턴(4a)을 제거한다(도 6(d) 참조).
계속해서, 하드 마스크 패턴(3a)을 마스크로 하고, 불소계 가스를 이용한 드라이 에칭을 행하여, 차광막(2)에 패턴(차광막 패턴(2a))을 형성한다(도 6(e) 참조). 불소계 가스로는, F를 포함한 것이면 이용할 수 있지만, SF6가 적합하다. SF6 이외에, 예를 들면, CHF3, CF4, C2F6, C4F8 등을 들 수 있지만, C를 포함하는 불소계 가스는, 유리 재료의 투광성 기판(1)에 대한 에칭 레이트가 비교적 높다. SF6는 투광성 기판(1)에의 데미지가 작으므로 바람직하다. 또한, SF6에 He 등을 첨가하면 더욱 좋다.
그 후, 크롬 에칭액을 이용하여 하드 마스크 패턴(3a)을 제거하고, 세정 등의 소정의 처리를 거쳐, 전사용 마스크(200)를 얻는다(도 6(f) 참조). 또한, 이 하드 마스크 패턴(3a)의 제거 공정은, 염소와 산소의 혼합 가스를 이용한 드라이 에칭으로 행하여도 된다. 여기에서, 크롬 에칭액으로는, 질산(硝酸)제2세륨암모늄과 과염소산을 포함하는 혼합물을 들 수 있다.
도 6에 나타내는 제조 방법에 의해 제조된 전사용 마스크(200)는, 투광성 기판(1) 상에, 전사 패턴을 갖는 차광막(2)(차광막 패턴(2a))을 구비한 바이너리 마스크이다. 제조한 실시예 1의 전사용 마스크(200)에 대하여 마스크 검사 장치에 의해 마스크 패턴의 검사를 행한바, 프로그램 결함을 배치하고 있었던 개소의 차광막 패턴(2a)에 흑결함의 존재가 확인되었다. 이 때문에, EB 결함 수정에 의해 그 흑결함 부분을 제거했다.
이와 같이 전사용 마스크(200)를 제조함으로써, 그 전사용 마스크(200)의 제조 도중에 차광막 패턴(2a)의 흑결함 부분에 대하여 EB 결함 수정을 행한 경우에 있어서도, 흑결함 부분 근방의 투광성 기판(1)의 표면 거침의 발생을 억제할 수 있고, 또한 차광막 패턴(2a)에 자발성 에칭이 발생하는 것을 억제할 수 있다.
또한, 여기에서는 전사용 마스크(200)가 바이너리 마스크인 경우를 설명했지만, 본 발명의 전사용 마스크는 바이너리 마스크에 한정되지 않고, 레벤손형 위상 시프트 마스크 및 CPL 마스크에 대해서도 적용할 수 있다. 즉, 레벤손형 위상 시프트 마스크의 경우에는, 그 차광막에 본 발명의 차광막을 이용할 수 있다. 또, CPL 마스크의 경우는, 주로 외주(外周)의 차광대(遮光帶)를 포함하는 영역에 본 발명의 차광막을 이용할 수 있다.
또한, 본 발명의 반도체 디바이스의 제조 방법은, 상기의 전사용 마스크(200) 또는 상기의 마스크 블랭크(100)를 이용하여 제조된 전사용 마스크(200)를 이용하여, 반도체 기판 상의 레지스트막에 전사 패턴을 노광 전사하는 것을 특징으로 하고 있다.
본 발명의 전사용 마스크(200)나 마스크 블랭크(100)는, 상기와 같은 효과를 갖기 때문에, ArF 엑시머 레이저를 노광광으로 하는 노광 장치의 마스크 스테이지에 전사용 마스크(200)를 세트하고, 반도체 디바이스 상의 레지스트막에 전사 패턴을 노광 전사할 때, 반도체 디바이스 상의 레지스트막에, 높은 CD 정밀도로 전사 패턴을 전사할 수 있다. 이 때문에, 이 레지스트막의 패턴을 마스크로 하여, 그 하층막을 드라이 에칭하여 회로 패턴을 형성한 경우, 정밀도 부족에 기인하는 배선 단락(短絡)이나 단선(斷線)이 없는 고정밀도의 회로 패턴을 형성할 수 있다.
실시예
이하, 실시예에 의해, 본 발명의 실시 형태를 더욱 구체적으로 설명한다.
(실시예 1)
[마스크 블랭크의 제조]
주표면의 치수가 약 152mm×약 152mm이고, 두께가 약 6.25mm인 합성 석영 유리로 이루어지는 투광성 기판(1)을 준비했다. 이 투광성 기판(1)은, 단면(端面) 및 주표면이 소정의 표면 거칠기로 연마되고, 그 후, 소정의 세정 처리 및 건조 처리가 실시된 것이었다.
다음으로, 매엽식 RF 스퍼터 장치 내에 투광성 기판(1)을 설치하고, 규소(Si) 타겟을 이용하며, 아르곤(Ar), 질소(N2) 및 헬륨(He)의 혼합 가스(유량비 Ar:N2:He＝30:3:100)를 스퍼터링 가스로 하여, RF 전원에 의한 반응성 스퍼터링(RF 스퍼터링)에 의해, 투광성 기판(1) 상에 규소 및 질소로 이루어지는 차광막(2)을 50.0nm의 두께로 형성했다. 또, 스퍼터링 시의 RF 전원의 전력은 1500W로 했다.
다음으로, 막의 응력 조정을 목적으로, 이 차광막(2)이 형성된 투광성 기판(1)에 대하여, 대기 중에 있어서 가열 온도 500℃, 처리 시간 1시간의 조건으로 가열 처리를 행하였다.
분광 광도계(애질런트 테크놀로지사 제조 Cary4000)를 이용하여, 파장 193nm에 있어서의 가열 처리 후의 차광막(2)의 광학 농도(OD)를 측정한바, 그 값은 3.02였다. 이 결과로부터, 실시예 1의 마스크 블랭크는, 필요시되는 높은 차광 성능을 갖고 있다.
다른(別) 투광성 기판의 주표면 상에, 상기의 실시예 1의 차광막(2)과 동일 성막 조건으로 다른 차광막을 형성하고, 또한 동일 조건으로 가열 처리를 행하였다. 다음으로, 그 가열 처리 후의 다른 투광성 기판의 차광막에 대하여, X선 광전자 분광 분석을 행하였다. 이 X선 광전자 분광 분석에서는, 차광막의 표면에 대하여 X선(AlKα선: 1486eV)을 조사하여 그 차광막으로부터 방출되는 광전자의 강도를 측정하고, Ar 가스 스퍼터링으로 차광막의 표면을 약 0.65nm의 깊이만큼 굴입(掘入)하여, 굴입한 영역의 차광막에 대하여 X선을 조사하여 그 영역으로부터 방출되는 광전자의 강도를 측정한다는 스텝을 반복함으로써, 차광막의 각 깊이에 있어서의 Si2p 내로우 스펙트럼을 각각 취득했다. 여기에서, 취득된 Si2p 내로우 스펙트럼은, 투광성 기판(1)이 절연체이기 때문에, 도전체 상에서 분석하는 경우의 스펙트럼에 대하여 에너지가 낮게 변위하고 있다. 이 변위를 수정하기 위해, 도전체인 카본의 피크에 맞춘 수정을 행하고 있다(이후의 실시예 2∼5, 비교예 1∼2도 마찬가지임.).
이 취득한 Si2p 내로우 스펙트럼에는, Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 피크가 각각 포함되어 있다. 그리고, Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 각각의 피크 위치와, 반치전폭 FWHM(full width at half maximum)을 고정하여, 피크 분리를 행하였다. 구체적으로는, Si-Si 결합의 피크 위치를 99.35eV, SiaNb 결합의 피크 위치를 100.6eV, Si3N4 결합의 피크 위치를 101.81eV로 하고, 각각의 반치전폭 FWHM을 1.71로 하여, 피크 분리를 행하였다(이후의 실시예 2∼5, 비교예 1∼2도 마찬가지임.). 그리고, 피크 분리된 Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 각각의 스펙트럼에 대해, 분석 장치가 구비하고 있는 공지의 수법의 알고리즘에 의해 산출된 백그라운드를 제한 면적을 각각 산출하고, 산출된 각각의 면적에 의거하여, Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율을 산출했다.
도 1은, 실시예 1에 관한 마스크 블랭크의 차광막에 대하여 X선 광전자 분광 분석을 행한 결과 중, 내부 영역의 범위 내에 있는 소정 깊이에 있어서의 Si2p 내로우 스펙트럼을 나타내는 도면이다. 동 도면에 나타내는 바와 같이, Si2p 내로우 스펙트럼에 대하여, Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 각각에 피크 분리를 행하고, 백그라운드를 제한 면적을 각각 산출하여, Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율을 산출했다. 그 결과, Si-Si 결합의 존재수의 비율이 0.746, SiaNb 결합의 존재수의 비율이 0.254, Si3N4 결합의 존재수의 비율이 0.000이었다. 즉, Si3N4 결합의 존재수를, Si3N4 결합, SiaNb 결합 및 Si-Si 결합의 합계 존재수로 나눈 비율이 0.04 이하라는 조건과, SiaNb 결합의 존재수를, Si3N4 결합, SiaNb 결합 및 Si-Si 결합의 합계 존재수로 나눈 비율이 0.1 이상이라는 조건의 어느 것도 만족하는 것이었다(전자의 조건은 0.000으로 만족하고, 후자의 조건은 0.254로 만족한다).
또, 취득한 차광막의 각 깊이의 Si2p 내로우 스펙트럼 중, 차광막의 내부 영역에 해당하는 도 1에 도시한 것 이외의 깊이의 각 Si2p 내로우 스펙트럼에 대하여, 마찬가지의 순서로 Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율을 산출했다. 그 결과, 어느 내부 영역의 깊이의 Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율에 있어서도, 도 1에 도시한 깊이의 Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율과 마찬가지의 경향을 갖고 있었다. 또, 어느 것도, 상술한 존재수의 비율에 관한 2개의 조건을 만족하는 것이었다.
또, 이들 X선 광전자 분광 분석의 결과로부터, 이 차광막의 내부 영역의 평균 조성은, Si:N:O＝75.5:23.2:1.3(원자％ 비)인 것을 알았다. 또한, 이 X선 광전자 분광 분석에서는, X선에 AlKα선(1486.6eV)을 이용하고, 광전자의 검출 영역은, 200μmφ, 취출(取出) 각도가 45deg의 조건으로 행하였다(이후의 실시예 2∼5, 비교예 1∼2도 마찬가지임.).
다음으로, 매엽식 DC 스퍼터 장치 내에 가열 처리 후의 차광막(2)이 형성된 투광성 기판(1)을 설치하고, 크롬(Cr) 타겟을 이용하며, 아르곤(Ar)과 질소(N2)의 혼합 가스 분위기에서 반응성 스퍼터링(DC 스퍼터링)을 행하여, 막 두께 5nm의 CrN막으로 이루어지는 하드 마스크막(3)을 성막했다. XPS로 측정한 이 막의 막 조성비는, Cr이 75 원자％, N이 25 원자％였다. 그리고, 차광막(2)에서 행한 가열 처리보다 낮은 온도(280℃)로 열처리를 행하여, 하드 마스크막(3)의 응력 조정을 행하였다.
이상의 순서에 의해, 투광성 기판(1) 상에, 차광막(2) 및 하드 마스크막(3)이 적층된 구조를 구비하는 마스크 블랭크(100)를 제조했다.
[전사용 마스크의 제조]
다음으로, 이 실시예 1의 마스크 블랭크(100)를 이용하여, 이하의 순서로 실시예 1의 전사용 마스크(바이너리 마스크)(200)를 제조했다.
우선, 실시예 1의 마스크 블랭크(100)(도 6(a) 참조)를 준비하고, 하드 마스크막(3)의 표면에 접하여, 전자선 묘화용 화학 증폭형 레지스트로 이루어지는 레지스트막을 막 두께 80nm로 형성했다. 다음으로, 이 레지스트막에 대하여, 차광막(2)에 형성해야 하는 전사 패턴을 전자선 묘화하고, 소정의 현상 처리 및 세정 처리를 행하여, 레지스트 패턴(4a)을 형성했다(도 6(b) 참조). 또한, 이때, 전자선 묘화한 레지스트 패턴(4a)에는, 차광막(2)에 흑결함이 형성되도록, 본래 형성되어야 하는 차광막 패턴 외에 프로그램 결함을 추가해 두었다.
다음으로, 레지스트 패턴(4a)을 마스크로 하고, 염소와 산소의 혼합 가스(가스 유량비 Cl2:O2＝4:1)를 이용한 드라이 에칭을 행하여, 하드 마스크막(3)에 패턴(하드 마스크 패턴(3a))을 형성했다(도 6(c) 참조).
다음으로, 레지스트 패턴(4a)을 제거했다(도 6(d) 참조). 계속해서, 하드 마스크 패턴(3a)을 마스크로 하고, 불소계 가스(SF6와 He의 혼합 가스)를 이용한 드라이 에칭을 행하여, 차광막(2)에 패턴(차광막 패턴(2a))을 형성했다(도 6(e) 참조).
그 후, 질산제2세륨암모늄과 과염소산을 포함하는 크롬 에칭액을 이용하여 하드 마스크 패턴(3a)을 제거하고, 세정 등의 소정의 처리를 거쳐, 전사용 마스크(200)를 얻었다(도 6(f) 참조).
제조한 실시예 1의 전사용 마스크(200)에 대하여 마스크 검사 장치에 의해 마스크 패턴의 검사를 행한바, 프로그램 결함을 배치하고 있었던 개소의 차광막 패턴(2a)에 흑결함의 존재가 확인되었다. 그 흑결함 부분에 대하여 EB 결함 수정을 행한바, 투광성 기판(1)에 대한 차광막 패턴(2a)의 수정 레이트비(투광성 기판(1)의 수정 레이트에 대한 차광막 패턴(2a)의 수정 레이트)가 충분히 높아, 투광성 기판(1)의 표면에의 에칭을 최소한으로 그치게 할 수 있었다.
다음으로, 이 EB 결함 수정 후의 실시예 1의 전사용 마스크(200)에 대하여, AIMS193(Carl Zeiss사 제조)을 이용하여, 파장 193nm의 노광광으로 반도체 디바이스 상의 레지스트막에 노광 전사했을 때에 있어서의 전사상의 시뮬레이션을 행하였다. 이 시뮬레이션의 노광 전사상을 검증한바, 설계 사양을 충분히 만족하고 있었다. 또, EB 결함 수정을 행한 부분의 전사상은, 그 이외의 영역의 전사상에 비해 손색이 없는 것이었다. 이 결과로부터, 실시예 1의 전사용 마스크(200)에 대하여, 차광막 패턴(2a)의 흑결함 부분에 대하여 EB 결함 수정을 행한 경우에, 투광성 기판(1)의 표면 거침의 발생을 억제할 수 있고, 또한 차광막 패턴(2a)에 자발성 에칭이 발생하는 것을 억제할 수 있다고 할 수 있다. 또, EB 결함 수정을 행한 후의 실시예 1의 전사용 마스크(200)를 노광 장치의 마스크 스테이지에 세트하고, 반도체 디바이스 상의 레지스트막에 노광 전사한 경우라도, 최종적으로 반도체 디바이스 상에 형성되는 회로 패턴은 고정밀도로 형성할 수 있다고 할 수 있다. 이 때문에, 실시예 1의 전사용 마스크의 제조 방법으로 제조된 전사용 마스크(200)는 전사 정밀도가 높은 전사용 마스크가 된다고 할 수 있다.
(실시예 2)
[마스크 블랭크의 제조]
실시예 2의 마스크 블랭크는, 차광막을 하기와 같이 한 것 이외에는, 실시예 1의 마스크 블랭크(100)와 마찬가지의 순서로 제조되었다.
실시예 2의 차광막의 형성 방법은 이하와 같다.
매엽식 RF 스퍼터 장치 내에 투광성 기판(1)을 설치하고, 규소(Si) 타겟을 이용하며, 아르곤(Ar), 질소(N2) 및 헬륨(He)의 혼합 가스(유량비 Ar:N2:He＝30:2. 3:100)를 스퍼터링 가스로 하여, RF 전원에 의한 반응성 스퍼터링(RF 스퍼터링)에 의해, 투광성 기판(1) 상에, 규소 및 질소로 이루어지는 차광막(2)을 41.5nm의 두께로 형성했다. 또, 스퍼터링 시의 RF 전원의 전력은 1500W로 했다.
실시예 1과 마찬가지로, 이 차광막(2)이 형성된 투광성 기판(1)에 대하여 가열 처리를 행하고, 가열 처리 후의 차광막(2)의 광학 농도(OD)를 측정한바, 그 값은 2.58이었다. 이 결과로부터, 실시예 2의 마스크 블랭크는, 필요시되는 차광 성능을 갖고 있다.
실시예 1과 마찬가지로, 다른 투광성 기판의 주표면 상에, 상기의 실시예 2의 차광막(2)과 동일 성막 조건으로 다른 차광막을 형성하고, 또한 동일 조건으로 가열 처리를 행하였다. 다음으로, 실시예 1과 마찬가지의 순서로, 실시예 2에 관한 가열 처리 후의 다른 투광성 기판의 차광막에 대하여, X선 광전자 분광 분석을 행하였다. 또한, 취득한 차광막의 각 깊이의 Si2p 내로우 스펙트럼 중, 차광막의 내부 영역에 해당하는 소정 깊이에 있어서의 Si2p 내로우 스펙트럼을 기초로, 실시예 1과 마찬가지의 순서에 의해, Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율을 산출했다. 그 결과, Si-Si 결합의 존재수의 비율이 0.898, SiaNb 결합의 존재수의 비율이 0.102, Si3N4 결합의 존재수의 비율이 0.000이었다. 즉, Si3N4 결합의 존재수를, Si3N4 결합, SiaNb 결합 및 Si-Si 결합의 합계 존재수로 나눈 비율이 0.04 이하라는 조건과, SiaNb 결합의 존재수를, Si3N4 결합, SiaNb 결합 및 Si-Si 결합의 합계 존재수로 나눈 비율이 0.1 이상이라는 조건의 어느 것도 만족하는 것이었다(전자의 조건은 0.000으로 만족하고, 후자의 조건은 0.102로 만족한다).
또, 실시예 1과 마찬가지로, 실시예 2에서 취득한 차광막의 각 깊이의 Si2p 내로우 스펙트럼 중, 차광막의 내부 영역에 해당하는 상기의 소정 깊이 이외의 깊이의 각 Si2p 내로우 스펙트럼에 대하여, 마찬가지의 순서로 Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율을 산출했다. 어느 내부 영역의 깊이의 Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율에 있어서도, 상기의 소정 깊이의 Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율과 마찬가지의 경향을 갖고 있었다. 또, 어느 것도, 상술한 존재수의 비율에 관한 2개의 조건을 만족하는 것이었다.
그 후, 실시예 1과 마찬가지의 순서로, 투광성 기판(1) 상에, 차광막(2) 및 하드 마스크막(3)이 적층된 구조를 구비하는 마스크 블랭크(100)를 제조했다.
[전사용 마스크의 제조]
다음으로, 이 실시예 2의 마스크 블랭크를 이용하여, 실시예 1과 마찬가지의 순서로, 실시예 2의 전사용 마스크(바이너리 마스크)를 제조했다.
제조한 실시예 1의 전사용 마스크(200)에 대하여 마스크 검사 장치에 의해 마스크 패턴의 검사를 행한바, 프로그램 결함을 배치하고 있었던 개소의 차광막 패턴(2a)에 흑결함의 존재가 확인되었다. 그 흑결함 부분에 대하여 EB 결함 수정을 행한바, 투광성 기판(1)에 대한 차광막 패턴(2a)의 수정 레이트비가 충분히 높아, 투광성 기판(1)의 표면에의 에칭을 최소한으로 그치게 할 수 있었다.
이 EB 결함 수정 후의 실시예 2의 전사용 마스크(200)에 대하여, AIMS193(Carl Zeiss사 제조)을 이용하여, 파장 193nm의 노광광으로 반도체 디바이스 상의 레지스트막에 노광 전사했을 때에 있어서의 전사상의 시뮬레이션을 행하였다. 이 시뮬레이션의 노광 전사상을 검증한바, 설계 사양을 충분히 만족하고 있었다. 또, EB 결함 수정을 행한 부분의 전사상은, 그 이외의 영역의 전사상에 비해 손색이 없는 것이었다. 이 결과로부터, 실시예 2의 전사용 마스크(200)에 대하여, 차광막 패턴(2a)의 흑결함 부분에 대하여 EB 결함 수정을 행한 경우에, 투광성 기판(1)의 표면 거침의 발생을 억제할 수 있고, 또한 차광막 패턴(2a)에 자발성 에칭이 발생하는 것을 억제할 수 있다고 할 수 있다. 또, EB 결함 수정을 행한 후의 실시예 2의 전사용 마스크(200)를 노광 장치의 마스크 스테이지에 세트하고, 반도체 디바이스 상의 레지스트막에 노광 전사한 경우라도, 최종적으로 반도체 디바이스 상에 형성되는 회로 패턴은 고정밀도로 형성할 수 있다고 할 수 있다. 이 때문에, 실시예 2의 전사용 마스크의 제조 방법으로 제조된 전사용 마스크(200)는 전사 정밀도가 높은 전사용 마스크가 된다고 할 수 있다.
(실시예 3)
[마스크 블랭크의 제조]
실시예 3의 마스크 블랭크는, 차광막을 하기와 같이 한 것 이외에는, 실시예 1의 마스크 블랭크(100)와 마찬가지의 순서로 제조되었다.
실시예 3의 차광막의 형성 방법은 이하와 같다.
매엽식 RF 스퍼터 장치 내에 투광성 기판(1)을 설치하고, 규소(Si) 타겟을 이용하며, 아르곤(Ar), 질소(N2) 및 헬륨(He)의 혼합 가스(유량비 Ar:N2:He＝30:5. 8:100)를 스퍼터링 가스로 하여, RF 전원에 의한 반응성 스퍼터링(RF 스퍼터링)에 의해, 투광성 기판(1) 상에, 규소 및 질소로 이루어지는 차광막(2)을 52.4nm의 두께로 형성했다. 또, 스퍼터링 시의 RF 전원의 전력은 1500W로 했다.
실시예 1과 마찬가지로, 이 차광막(2)이 형성된 투광성 기판(1)에 대하여 가열 처리를 행하고, 가열 처리 후의 차광막(2)의 광학 농도(OD)를 측정한바, 그 값은 3.05였다. 이 결과로부터, 실시예 3의 마스크 블랭크는, 필요시되는 높은 차광 성능을 갖고 있다.
실시예 1과 마찬가지로, 다른 투광성 기판의 주표면 상에, 상기의 실시예 3의 차광막(2)과 동일 성막 조건으로 다른 차광막을 형성하고, 또한 동일 조건으로 가열 처리를 행하였다. 다음으로, 실시예 1과 마찬가지의 순서로, 실시예 3에 관한 가열 처리 후의 다른 투광성 기판의 차광막에 대하여, X선 광전자 분광 분석을 행하였다. 또한, 취득한 차광막의 각 깊이의 Si2p 내로우 스펙트럼 중, 차광막의 내부 영역에 해당하는 소정 깊이에 있어서의 Si2p 내로우 스펙트럼(도 2 참조)을 기초로, 실시예 1과 마찬가지의 순서에 의해, Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율을 산출했다. 그 결과, Si-Si 결합의 존재수의 비율이 0.605, SiaNb 결합의 존재수의 비율이 0.373, Si3N4 결합의 존재수의 비율이 0.022였다. 즉, Si3N4 결합의 존재수를, Si3N4 결합, SiaNb 결합 및 Si-Si 결합의 합계 존재수로 나눈 비율이 0.04 이하라는 조건과, SiaNb 결합의 존재수를, Si3N4 결합, SiaNb 결합 및 Si-Si 결합의 합계 존재수로 나눈 비율이 0.1 이상이라는 조건의 어느 것도 만족하는 것이었다(전자의 조건은 0.022로 만족하고, 후자의 조건은 0.373으로 만족한다).
또, 실시예 1과 마찬가지로, 실시예 3에서 취득한 차광막의 각 깊이의 Si2p 내로우 스펙트럼 중, 차광막의 내부 영역에 해당하는 상기의 소정 깊이 이외의 깊이의 각 Si2p 내로우 스펙트럼에 대하여, 마찬가지의 순서로 Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율을 산출했다. 어느 내부 영역의 깊이의 Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율에 있어서도, 상기의 소정 깊이의 Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율과 마찬가지의 경향을 갖고 있었다. 또, 어느 것도, 상술한 존재수의 비율에 관한 2개의 조건을 만족하는 것이었다.
그 후, 실시예 1과 마찬가지의 순서로, 투광성 기판(1) 상에, 차광막(2) 및 하드 마스크막(3)이 적층된 구조를 구비하는 마스크 블랭크(100)를 제조했다.
[전사용 마스크의 제조]
다음으로, 이 실시예 3의 마스크 블랭크를 이용하여, 실시예 1과 마찬가지의 순서로, 실시예 3의 전사용 마스크(바이너리 마스크)를 제조했다.
제조한 실시예 3의 전사용 마스크(200)에 대하여 마스크 검사 장치에 의해 마스크 패턴의 검사를 행한바, 프로그램 결함을 배치하고 있었던 개소의 차광막 패턴(2a)에 흑결함의 존재가 확인되었다. 그 흑결함 부분에 대하여 EB 결함 수정을 행한바, 투광성 기판(1)에 대한 차광막 패턴(2a)의 수정 레이트비가 충분히 높아, 투광성 기판(1)의 표면에의 에칭을 최소한으로 그치게 할 수 있었다.
이 EB 결함 수정 후의 실시예 3의 전사용 마스크(200)에 대하여, AIMS193(Carl Zeiss사 제조)을 이용하여, 파장 193nm의 노광광으로 반도체 디바이스 상의 레지스트막에 노광 전사했을 때에 있어서의 전사상의 시뮬레이션을 행하였다. 이 시뮬레이션의 노광 전사상을 검증한바, 설계 사양을 충분히 만족하고 있었다. 또, EB 결함 수정을 행한 부분의 전사상은, 그 이외의 영역의 전사상에 비해 손색이 없는 것이었다. 이 결과로부터, 실시예 3의 전사용 마스크(200)에 대하여, 차광막 패턴(2a)의 흑결함 부분에 대하여 EB 결함 수정을 행한 경우에, 투광성 기판(1)의 표면 거침의 발생을 억제할 수 있고, 또한 차광막 패턴(2a)에 자발성 에칭이 발생하는 것을 억제할 수 있다고 할 수 있다. 또, EB 결함 수정을 행한 후의 실시예 3의 전사용 마스크(200)를 노광 장치의 마스크 스테이지에 세트하고, 반도체 디바이스 상의 레지스트막에 노광 전사한 경우라도, 최종적으로 반도체 디바이스 상에 형성되는 회로 패턴은 고정밀도로 형성할 수 있다고 할 수 있다. 이 때문에, 실시예 3의 전사용 마스크의 제조 방법으로 제조된 전사용 마스크(200)는 전사 정밀도가 높은 전사용 마스크가 된다고 할 수 있다.
(실시예 4)
[마스크 블랭크의 제조]
실시예 4의 마스크 블랭크는, 차광막을 하기와 같이 한 것 이외에는, 실시예 1의 마스크 블랭크(100)와 마찬가지의 순서로 제조되었다.
실시예 4의 차광막의 형성 방법은 이하와 같다.
매엽식 RF 스퍼터 장치 내에 투광성 기판(1)을 설치하고, 규소(Si) 타겟을 이용하며, 아르곤(Ar), 질소(N2) 및 헬륨(He)의 혼합 가스(유량비 Ar:N2:He＝30:6. 6:100)를 스퍼터링 가스로 하여, RF 전원에 의한 반응성 스퍼터링(RF 스퍼터링)에 의해, 투광성 기판(1) 상에, 규소 및 질소로 이루어지는 차광막(2)을 45.1nm의 두께로 형성했다. 또, 스퍼터링 시의 RF 전원의 전력은 1500W로 했다.
실시예 1과 마찬가지로, 이 차광막(2)이 형성된 투광성 기판(1)에 대하여 가열 처리를 행하고, 가열 처리 후의 차광막(2)의 광학 농도(OD)를 측정한바, 그 값은 2.54였다. 이 결과로부터, 실시예 4의 마스크 블랭크는, 필요시되는 차광 성능을 갖고 있다.
실시예 1과 마찬가지로, 다른 투광성 기판의 주표면 상에, 상기의 실시예 4의 차광막(2)과 동일 성막 조건으로 다른 차광막을 형성하고, 또한 동일 조건으로 가열 처리를 행하였다. 다음으로, 실시예 1과 마찬가지의 순서로, 실시예 4에 관한 가열 처리 후의 다른 투광성 기판의 차광막에 대하여, X선 광전자 분광 분석을 행하였다. 또한, 취득한 차광막의 각 깊이의 Si2p 내로우 스펙트럼 중, 차광막의 내부 영역에 해당하는 소정 깊이에 있어서의 Si2p 내로우 스펙트럼을 기초로, 실시예 1과 마찬가지의 순서에 의해, Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율을 산출했다. 그 결과, Si-Si 결합의 존재수의 비율이 0.584, SiaNb 결합의 존재수의 비율이 0.376, Si3N4 결합의 존재수의 비율이 0.040이었다. 즉, Si3N4 결합의 존재수를, Si3N4 결합, SiaNb 결합 및 Si-Si 결합의 합계 존재수로 나눈 비율이 0.04 이하라는 조건과, SiaNb 결합의 존재수를, Si3N4 결합, SiaNb 결합 및 Si-Si 결합의 합계 존재수로 나눈 비율이 0.1 이상이라는 조건의 어느 것도 만족하는 것이었다(전자의 조건은 0.040으로 만족하고, 후자의 조건은 0.376으로 만족한다).
또, 실시예 1과 마찬가지로, 실시예 4에서 취득한 차광막의 각 깊이의 Si2p 내로우 스펙트럼 중, 차광막의 내부 영역에 해당하는 상기의 소정 깊이 이외의 깊이의 각 Si2p 내로우 스펙트럼에 대하여, 마찬가지의 순서로 Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율을 산출했다. 어느 내부 영역의 깊이의 Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율에 있어서도, 상기의 소정 깊이의 Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율과 마찬가지의 경향을 갖고 있었다. 또, 어느 것도, 상술한 존재수의 비율에 관한 2개의 조건을 만족하는 것이었다.
그 후, 실시예 1과 마찬가지의 순서로, 투광성 기판(1) 상에, 차광막(2) 및 하드 마스크막(3)이 적층된 구조를 구비하는 마스크 블랭크(100)를 제조했다.
[전사용 마스크의 제조]
다음으로, 이 실시예 4의 마스크 블랭크를 이용하여, 실시예 1과 마찬가지의 순서로, 실시예 4의 전사용 마스크(바이너리 마스크)를 제조했다.
제조한 실시예 1의 전사용 마스크(200)에 대하여 마스크 검사 장치에 의해 마스크 패턴의 검사를 행한바, 프로그램 결함을 배치하고 있었던 개소의 차광막 패턴(2a)에 흑결함의 존재가 확인되었다. 그 흑결함 부분에 대하여 EB 결함 수정을 행한바, 투광성 기판(1)에 대한 차광막 패턴(2a)의 수정 레이트비가 충분히 높아, 투광성 기판(1)의 표면에의 에칭을 최소한으로 그치게 할 수 있었다.
이 EB 결함 수정 후의 실시예 4의 전사용 마스크(200)에 대하여, AIMS193(Carl Zeiss사 제조)을 이용하여, 파장 193nm의 노광광으로 반도체 디바이스 상의 레지스트막에 노광 전사했을 때에 있어서의 전사상의 시뮬레이션을 행하였다. 이 시뮬레이션의 노광 전사상을 검증한바, 설계 사양을 충분히 만족하고 있었다. 또, EB 결함 수정을 행한 부분의 전사상은, 그 이외의 영역의 전사상에 비해 손색이 없는 것이었다. 이 결과로부터, 실시예 4의 전사용 마스크(200)에 대하여, 차광막 패턴(2a)의 흑결함 부분에 대하여 EB 결함 수정을 행한 경우에, 투광성 기판(1)의 표면 거침의 발생을 억제할 수 있고, 또한 차광막 패턴(2a)에 자발성 에칭이 발생하는 것을 억제할 수 있다고 할 수 있다. 또, EB 결함 수정을 행한 후의 실시예 4의 전사용 마스크(200)를 노광 장치의 마스크 스테이지에 세트하고, 반도체 디바이스 상의 레지스트막에 노광 전사한 경우라도, 최종적으로 반도체 디바이스 상에 형성되는 회로 패턴은 고정밀도로 형성할 수 있다고 할 수 있다. 이 때문에, 실시예 4의 전사용 마스크의 제조 방법으로 제조된 전사용 마스크(200)는 전사 정밀도가 높은 전사용 마스크가 된다고 할 수 있다.
(실시예 5)
[마스크 블랭크의 제조]
실시예 5의 마스크 블랭크는, 차광막을 하기와 같이 한 것 이외에는, 실시예 1의 마스크 블랭크(100)와 마찬가지의 순서로 제조되었다.
실시예 5의 차광막의 형성 방법은 이하와 같다.
매엽식 RF 스퍼터 장치 내에 투광성 기판(1)을 설치하고, 규소(Si) 타겟을 이용하며, 아르곤(Ar), 질소(N2) 및 헬륨(He)의 혼합 가스(유량비 Ar:N2:He＝30:7. 0:100)를 스퍼터링 가스로 하여, RF 전원에 의한 반응성 스퍼터링(RF 스퍼터링)에 의해, 투광성 기판(1) 상에, 규소 및 질소로 이루어지는 차광막(2)을 52.1nm의 두께로 형성했다. 또, 스퍼터링 시의 RF 전원의 전력은 1500W로 했다. 여기에서, 실시예 5에서의 매엽식 RF 스퍼터 장치는, 실시예 1∼4에서 이용한 것과 동일한 설계 사양이기는 하지만, 실시예 1∼4와는 다른 매엽식 RF 스퍼터 장치이다.
실시예 1과 마찬가지로, 이 차광막(2)이 형성된 투광성 기판(1)에 대하여 가열 처리를 행하고, 가열 처리 후의 차광막(2)의 광학 농도(OD)를 측정한바, 그 값은 3.04였다. 이 결과로부터, 실시예 5의 마스크 블랭크는, 필요시되는 높은 차광 성능을 갖고 있다.
실시예 1과 마찬가지로, 다른 투광성 기판의 주표면 상에, 상기의 실시예 5의 차광막(2)과 동일 성막 조건으로 다른 차광막을 형성하고, 또한 동일 조건으로 가열 처리를 행하였다. 다음으로, 실시예 1과 마찬가지의 순서로, 실시예 5에 관한 가열 처리 후의 다른 투광성 기판의 차광막에 대하여, X선 광전자 분광 분석을 행하였다. 또한, 취득한 차광막의 각 깊이의 Si2p 내로우 스펙트럼 중, 차광막의 내부 영역에 해당하는 소정 깊이에 있어서의 Si2p 내로우 스펙트럼(도 3 참조)을 기초로, 실시예 1과 마찬가지의 순서에 의해, Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율을 산출했다. 그 결과, Si-Si 결합의 존재수의 비율이 0.700, SiaNb 결합의 존재수의 비율이 0.284, Si3N4 결합의 존재수의 비율이 0.016이었다. 즉, Si3N4 결합의 존재수를, Si3N4 결합, SiaNb 결합 및 Si-Si 결합의 합계 존재수로 나눈 비율이 0.04 이하라는 조건과, SiaNb 결합의 존재수를, Si3N4 결합, SiaNb 결합 및 Si-Si 결합의 합계 존재수로 나눈 비율이 0.1 이상이라는 조건의 어느 것도 만족하는 것이었다(전자의 조건은 0.016으로 만족하고, 후자의 조건은 0.284로 만족한다).
또, 실시예 1과 마찬가지로, 실시예 5에서 취득한 차광막의 각 깊이의 Si2p 내로우 스펙트럼 중, 차광막의 내부 영역에 해당하는 상기의 소정 깊이 이외의 깊이의 각 Si2p 내로우 스펙트럼에 대하여, 마찬가지의 순서로 Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율을 산출했다. 어느 내부 영역의 깊이의 Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율에 있어서도, 상기의 소정 깊이의 Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율과 마찬가지의 경향을 갖고 있었다. 또, 어느 것도, 상술한 존재수의 비율에 관한 2개의 조건을 만족하는 것이었다.
그 후, 실시예 1과 마찬가지의 순서로, 투광성 기판(1) 상에, 차광막(2) 및 하드 마스크막(3)이 적층된 구조를 구비하는 마스크 블랭크(100)를 제조했다.
[전사용 마스크의 제조]
다음으로, 이 실시예 5의 마스크 블랭크를 이용하여, 실시예 1과 마찬가지의 순서로, 실시예 5의 전사용 마스크(바이너리 마스크)를 제조했다.
제조한 실시예 5의 전사용 마스크(200)에 대하여 마스크 검사 장치에 의해 마스크 패턴의 검사를 행한바, 프로그램 결함을 배치하고 있었던 개소의 차광막 패턴(2a)에 흑결함의 존재가 확인되었다. 그 흑결함 부분에 대하여 EB 결함 수정을 행한바, 투광성 기판(1)에 대한 차광막 패턴(2a)의 수정 레이트비가 충분히 높아, 투광성 기판(1)의 표면에의 에칭을 최소한으로 그치게 할 수 있었다.
이 EB 결함 수정 후의 실시예 5의 전사용 마스크(200)에 대하여, AIMS193(Carl Zeiss사 제조)을 이용하여, 파장 193nm의 노광광으로 반도체 디바이스 상의 레지스트막에 노광 전사했을 때에 있어서의 전사상의 시뮬레이션을 행하였다. 이 시뮬레이션의 노광 전사상을 검증한바, 설계 사양을 충분히 만족하고 있었다. 또, EB 결함 수정을 행한 부분의 전사상은, 그 이외의 영역의 전사상에 비해 손색이 없는 것이었다. 이 결과로부터, 실시예 5의 전사용 마스크(200)에 대하여, 차광막 패턴(2a)의 흑결함 부분에 대하여 EB 결함 수정을 행한 경우에, 투광성 기판(1)의 표면 거침의 발생을 억제할 수 있고, 또한 차광막 패턴(2a)에 자발성 에칭이 발생하는 것을 억제할 수 있다고 할 수 있다. 또, EB 결함 수정을 행한 후의 실시예 5의 전사용 마스크(200)를 노광 장치의 마스크 스테이지에 세트하고, 반도체 디바이스 상의 레지스트막에 노광 전사한 경우라도, 최종적으로 반도체 디바이스 상에 형성되는 회로 패턴은 고정밀도로 형성할 수 있다고 할 수 있다. 이 때문에, 실시예 5의 전사용 마스크의 제조 방법으로 제조된 전사용 마스크(200)는 전사 정밀도가 높은 전사용 마스크가 된다고 할 수 있다.
(비교예 1)
[마스크 블랭크의 제조]
비교예 1의 마스크 블랭크는, 차광막을 하기와 같이 한 것 이외에는, 실시예 1의 마스크 블랭크(100)와 마찬가지의 순서로 제조되었다.
비교예 1의 차광막의 형성 방법은 이하와 같다.
매엽식 RF 스퍼터 장치 내에 투광성 기판을 설치하고, 규소(Si) 타겟을 이용하며, 아르곤(Ar), 질소(N2) 및 헬륨(He)의 혼합 가스(유량비 Ar:N2:He＝30:7. 0:100)를 스퍼터링 가스로 하여, RF 전원에 의한 반응성 스퍼터링(RF 스퍼터링)에 의해, 투광성 기판 상에, 규소 및 질소로 이루어지는 차광막을 52.8nm의 두께로 형성했다. 또, 스퍼터링 시의 RF 전원의 전력은 1500W로 했다. 이와 같이, 실시예 5와 동일 가스 유량, 스퍼터링의 출력으로 비교예 1의 차광막을 형성했다. 비교예 1에서의 매엽식 RF 스퍼터 장치는, 실시예 1∼4에서 이용한 것과 동일한 매엽식 RF 스퍼터 장치이다.
실시예 1과 마찬가지로, 이 차광막이 형성된 투광성 기판에 대하여 가열 처리를 행하고, 가열 처리 후의 차광막의 광학 농도(OD)를 측정한바, 그 값은 2.98이었다. 이 결과로부터, 비교예 1의 마스크 블랭크는, 필요시되는 차광 성능을 갖고 있다.
실시예 1과 마찬가지로, 다른 투광성 기판의 주표면 상에, 상기의 비교예 1의 차광막과 동일 성막 조건으로 다른 차광막을 형성하고, 또한 동일 조건으로 가열 처리를 행하였다. 다음으로, 실시예 1과 마찬가지의 순서로, 비교예 1에 관한 가열 처리 후의 다른 투광성 기판의 차광막에 대하여, X선 광전자 분광 분석을 행하였다. 또한, 취득한 차광막의 각 깊이의 Si2p 내로우 스펙트럼 중, 차광막의 내부 영역에 해당하는 소정 깊이에 있어서의 Si2p 내로우 스펙트럼(도 4 참조)을 기초로, 실시예 1과 마찬가지의 순서에 의해, Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율을 산출했다. 그 결과, Si-Si 결합의 존재수의 비율이 0.574, SiaNb 결합의 존재수의 비율이 0.382, Si3N4 결합의 존재수의 비율이 0.044였다. 즉, SiaNb 결합의 존재수를, Si3N4 결합, SiaNb 결합 및 Si-Si 결합의 합계 존재수로 나눈 비율이 0.1 이상이라는 조건은 만족하지만, Si3N4 결합의 존재수를, Si3N4 결합, SiaNb 결합 및 Si-Si 결합의 합계 존재수로 나눈 비율이 0.04 이하라는 조건을 만족하는 것은 아니었다(전자의 조건은 0.382로 만족하지만, 후자의 조건은 0.044로 만족하지 않았다).
또, 실시예 1과 마찬가지로, 이 비교예 1에서 취득한 차광막의 각 깊이의 Si2p 내로우 스펙트럼 중, 차광막의 내부 영역에 해당하는 상기의 소정 깊이 이외의 깊이의 각 Si2p 내로우 스펙트럼에 대하여, 마찬가지의 순서로 Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율을 산출했다. 어느 내부 영역의 깊이의 Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율에 있어서도, 상기의 소정 깊이의 Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율과 마찬가지의 경향을 갖고 있었다. 또, 어느 것도, Si3N4 결합의 존재수를, Si3N4 결합, SiaNb 결합 및 Si-Si 결합의 합계 존재수로 나눈 비율이 0.04 이하라는 조건을 만족하고 있지는 않았다.
이러한 X선 광전자 분광 분석의 결과로부터, 이 차광막의 내부 영역의 평균 조성은, Si:N:O＝68.2:28.8:3.0(원자％ 비)인 것을 알았다.
그 후, 실시예 1과 마찬가지의 순서로, 투광성 기판 상에, 차광막 및 하드 마스크막이 적층된 구조를 구비하는 마스크 블랭크를 제조했다.
[전사용 마스크의 제조]
다음으로, 이 비교예 1의 마스크 블랭크를 이용하여, 실시예 1과 마찬가지의 순서로, 비교예 1의 전사용 마스크(바이너리 마스크)를 제조했다.
제조한 비교예 1의 전사용 마스크에 대하여 마스크 검사 장치에 의해 마스크 패턴의 검사를 행한바, 프로그램 결함을 배치하고 있었던 개소의 차광막 패턴에 흑결함의 존재가 확인되었다. 그 흑결함 부분에 대하여 EB 결함 수정을 행한바, 투광성 기판에 대한 차광막 패턴의 수정 레이트비가 낮아, 투광성 기판의 표면에의 에칭(표면 거침)이 진행되고 있었다.
이 EB 결함 수정 후의 비교예 1의 전사용 마스크에 대하여, AIMS193(Carl Zeiss사 제조)을 이용하여, 파장 193nm의 노광광으로 반도체 디바이스 상의 레지스트막에 노광 전사했을 때에 있어서의 전사상의 시뮬레이션을 행하였다. 이 시뮬레이션의 노광 전사상을 검증한바, EB 결함 수정을 행한 부분 이외에서도, 차광막에 패턴을 형성할 때의 드라이 에칭에서의 에칭 레이트의 느림에 기인하는 것으로 보이는 차광막 패턴의 CD의 저하가 발생하고 있었다. 또한, EB 결함 수정을 행한 부분의 전사상은, 투광성 기판의 표면 거침의 영향 등에 기인하여 전사 불량이 발생하는 레벨의 것이었다. 이 결과로부터, EB 결함 수정을 행한 후의 비교예 1의 전사용 마스크를 노광 장치의 마스크 스테이지에 세트하고, 반도체 디바이스 상의 레지스트막에 노광 전사한 경우, 최종적으로 반도체 디바이스 상에 형성되는 회로 패턴에는, 회로 패턴의 단선이나 단락(短絡)이 발생하는 것이 예상된다.
(비교예 2)
[마스크 블랭크의 제조]
비교예 2의 마스크 블랭크는, 차광막을 하기와 같이 한 것 이외에는, 실시예 1의 마스크 블랭크(100)와 마찬가지의 순서로 제조되었다.
비교예 2의 차광막의 형성 방법은 이하와 같다.
매엽식 RF 스퍼터 장치 내에 투광성 기판을 설치하고, 규소(Si) 타겟을 이용하며, 아르곤(Ar), 질소(N2) 및 헬륨(He)의 혼합 가스(유량비 Ar:N2:He＝30:2.0:100)를 스퍼터링 가스로 하여, RF 전원에 의한 반응성 스퍼터링(RF 스퍼터링)에 의해, 투광성 기판 상에, 규소 및 질소로 이루어지는 차광막을 48.0nm의 두께로 형성했다. 또, 스퍼터링 시의 RF 전원의 전력은 1500W로 했다. 이와 같이, 비교예 2에서의 매엽식 RF 스퍼터 장치는, 실시예 1∼4, 비교예 1에서 이용한 것과 동일한 매엽식 RF 스퍼터 장치이다.
실시예 1과 마찬가지로, 이 차광막이 형성된 투광성 기판에 대하여 가열 처리를 행하고, 가열 처리 후의 차광막의 광학 농도(OD)를 측정한바, 그 값은 3.04였다. 이 결과로부터, 비교예 2의 마스크 블랭크는, 필요시되는 높은 차광 성능을 갖고 있다.
실시예 1과 마찬가지로, 다른 투광성 기판의 주표면 상에, 상기의 비교예 2의 차광막과 동일 성막 조건으로 다른 차광막을 형성하고, 또한 동일 조건으로 가열 처리를 행하였다. 다음으로, 실시예 1과 마찬가지의 순서로, 비교예 2에 관한 가열 처리 후의 다른 투광성 기판의 차광막에 대하여, X선 광전자 분광 분석을 행하였다. 또한, 취득한 차광막의 각 깊이의 Si2p 내로우 스펙트럼 중, 차광막의 내부 영역에 해당하는 소정 깊이에 있어서의 Si2p 내로우 스펙트럼을 기초로, 실시예 1과 마찬가지의 순서에 의해, Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율을 산출했다. 그 결과, Si-Si 결합의 존재수의 비율이 0.978, SiaNb 결합의 존재수의 비율이 0.022, Si3N4 결합의 존재수의 비율이 0.000이었다. 즉, Si3N4 결합의 존재수를, Si3N4 결합, SiaNb 결합 및 Si-Si 결합의 합계 존재수로 나눈 비율이 0.04 이하라는 조건은 만족하지만, SiaNb 결합의 존재수를, Si3N4 결합, SiaNb 결합 및 Si-Si 결합의 합계 존재수로 나눈 비율이 0.1 이상이라는 조건을 만족하는 것은 아니었다(전자의 조건은 0.000으로 만족하지만, 후자의 조건은 0.022로 만족하지 않았다).
또, 실시예 1과 마찬가지로, 이 비교예 2에서 취득한 차광막의 각 깊이의 Si2p 내로우 스펙트럼 중, 차광막의 내부 영역에 해당하는 상기의 소정 깊이 이외의 깊이의 각 Si2p 내로우 스펙트럼에 대하여, 마찬가지의 순서로 Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율을 산출했다. 어느 내부 영역의 깊이의 Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율에 있어서도, 상기의 소정 깊이의 Si-Si 결합, SiaNb 결합 및 Si3N4 결합의 존재수의 비율과 마찬가지의 경향을 갖고 있었다. 또, 어느 개소에 있어서도, SiaNb 결합의 존재수를, Si3N4 결합, SiaNb 결합 및 Si-Si 결합의 합계 존재수로 나눈 비율이 0.1 이상이라는 조건을 만족하는 것은 아니었다.
그 후, 실시예 1과 마찬가지의 순서로, 투광성 기판 상에, 차광막 및 하드 마스크막이 적층된 구조를 구비하는 마스크 블랭크를 제조했다.
[전사용 마스크의 제조]
다음으로, 이 비교예 2의 마스크 블랭크를 이용하여, 실시예 1과 마찬가지의 순서로, 비교예 2의 전사용 마스크(바이너리 마스크)를 제조했다.
제조한 비교예 2의 전사용 마스크에 대하여 마스크 검사 장치에 의해 마스크 패턴의 검사를 행한바, 프로그램 결함을 배치하고 있었던 개소의 차광막 패턴에 흑결함의 존재가 확인되었다. 그 흑결함 부분에 대하여 EB 결함 수정을 행한바, 수정 레이트가 너무 빨라서 언더컷이 발생하고 있었다. 또한, 흑결함 부분 주위의 차광막 패턴의 측벽이 EB 결함 수정 시에 공급되는 비여기 상태의 XeF2 가스가 접촉함으로써 에칭되는 현상, 즉 자발성 에칭이 진행되고 있었다.
이 EB 결함 수정 후의 비교예 2의 전사용 마스크에 대하여, AIMS193(Carl Zeiss사 제조)을 이용하여, 파장 193nm의 노광광으로 반도체 디바이스 상의 레지스트막에 노광 전사했을 때에 있어서의 전사상의 시뮬레이션을 행하였다. 이 시뮬레이션의 노광 전사상을 검증한바, EB 결함 수정을 행한 부분에서의 투광성 기판(1)의 표면 거침은 발생하고 있지 않았다. 그러나, EB 결함 수정을 행한 부분 주위의 전사상은, 자발성 에칭의 영향 등에 기인하여 전사 불량이 발생하는 레벨의 것이었다. 이 결과로부터, EB 결함 수정을 행한 후의 비교예 2의 위상 시프트 마스크를 노광 장치의 마스크 스테이지에 세트하고, 반도체 디바이스 상의 레지스트막에 노광 전사한 경우, 최종적으로 반도체 디바이스 상에 형성되는 회로 패턴에는, 회로 패턴의 단선이나 단락이 발생하는 것이 예상된다.
1: 투광성 기판 2: 차광막
2a: 차광막 패턴 21: 기판 근방 영역
22: 내부 영역 23: 표층 영역
3: 하드 마스크막 3a: 하드 마스크 패턴
4a: 레지스트 패턴 100: 마스크 블랭크
200: 전사용 마스크(바이너리 마스크)

Claims (10)

  1. 투광성 기판 상에, 전사 패턴을 형성하기 위한 차광막을 구비한 마스크 블랭크로서,
    상기 차광막은, 규소와 질소로 이루어지는 재료, 또는 반(半)금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소와 규소와 질소로 이루어지는 재료로 형성되며,
    상기 차광막의 상기 투광성 기판과의 계면의 근방 영역과 상기 차광막의 상기 투광성 기판과는 반대측의 표층 영역을 제외한 내부 영역에 있어서의 Si3N4 결합의 존재수를, Si3N4 결합, SiaNb 결합(단, b/[a+b]＜4/7) 및 Si-Si 결합의 합계 존재수로 나눈 비율이 0.04 이하이고,
    상기 차광막의 상기 내부 영역에 있어서의 SiaNb 결합의 존재수를, Si3N4 결합, SiaNb 결합 및 Si-Si 결합의 합계 존재수로 나눈 비율이 0.1 이상인 것을 특징으로 하는 마스크 블랭크.
  2. 제 1 항에 있어서,
    상기 차광막의 상기 표층 영역을 제외한 영역은, 산소 함유량이 10 원자％ 이하인 것을 특징으로 하는 마스크 블랭크.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 표층 영역은, 상기 차광막에 있어서의 상기 투광성 기판과는 반대측의 표면으로부터 상기 투광성 기판측을 향하여 5nm의 깊이까지의 범위에 걸친 영역인 것을 특징으로 하는 마스크 블랭크.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 근방 영역은, 상기 투광성 기판과의 계면으로부터 상기 표층 영역측을 향하여 5nm의 깊이까지의 범위에 걸친 영역인 것을 특징으로 하는 마스크 블랭크.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 차광막은, 규소, 질소 및 비금속 원소로 이루어지는 재료로 형성되어 있는 것을 특징으로 하는 마스크 블랭크.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 표층 영역은, 상기 차광막의 표층 영역을 제외한 영역보다도 산소 함유량이 많은 것을 특징으로 하는 마스크 블랭크.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 차광막은, ArF 엑시머 레이저의 노광광에 대한 광학 농도가 2.5 이상인 것을 특징으로 하는 마스크 블랭크.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 차광막은, 상기 투광성 기판의 주표면에 접하여 설치되어 있는 것을 특징으로 하는 마스크 블랭크.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 기재한 마스크 블랭크를 이용한 전사용 마스크의 제조 방법으로서, 드라이 에칭에 의해 상기 차광막에 전사 패턴을 형성하는 공정을 구비하는 것을 특징으로 하는 전사용 마스크의 제조 방법.
  10. 제 9 항에 기재한 전사용 마스크의 제조 방법에 의해 제조된 전사용 마스크를 이용하여, 반도체 기판 상의 레지스트막에 전사 패턴을 노광 전사하는 공정을 구비하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
KR1020197030979A 2017-05-31 2018-05-15 마스크 블랭크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법 KR102565111B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-107767 2017-05-31
JP2017107767A JP6932552B2 (ja) 2017-05-31 2017-05-31 マスクブランク、転写用マスクの製造方法及び半導体デバイスの製造方法
PCT/JP2018/018707 WO2018221201A1 (ja) 2017-05-31 2018-05-15 マスクブランク、転写用マスクの製造方法及び半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
KR20200014272A true KR20200014272A (ko) 2020-02-10
KR102565111B1 KR102565111B1 (ko) 2023-08-09

Family

ID=64455904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197030979A KR102565111B1 (ko) 2017-05-31 2018-05-15 마스크 블랭크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법

Country Status (6)

Country Link
US (1) US20200166833A1 (ko)
JP (1) JP6932552B2 (ko)
KR (1) KR102565111B1 (ko)
CN (1) CN110651225B (ko)
TW (1) TWI768050B (ko)
WO (1) WO2018221201A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7329031B2 (ja) * 2020-12-31 2023-08-17 エスケー エンパルス カンパニー リミテッド ブランクマスク及びそれを用いたフォトマスク
KR20240055741A (ko) 2021-09-08 2024-04-29 호야 가부시키가이샤 마스크 블랭크, 위상 시프트 마스크 및 반도체 디바이스의 제조 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07134392A (ja) * 1993-05-25 1995-05-23 Toshiba Corp 露光用マスクとパターン形成方法
JPH08220731A (ja) 1995-02-15 1996-08-30 Toshiba Corp 露光用マスクの製造方法及び製造装置
JPH09203710A (ja) * 1995-11-17 1997-08-05 Topcon Corp フォトマスクのパターンの微小欠陥検査方法及びその装置
JP2004109592A (ja) * 2002-09-19 2004-04-08 Renesas Technology Corp フォトマスクおよびその製造方法
JP2004537758A (ja) 2001-07-27 2004-12-16 エフ・イ−・アイ・カンパニー 電子ビーム処理
JP2009122566A (ja) * 2007-11-19 2009-06-04 Dainippon Printing Co Ltd 低反射型フォトマスクブランクスおよびフォトマスク
KR20100092899A (ko) 2009-02-13 2010-08-23 세이코 인스트루 가부시키가이샤 메모리 회로
JP2012003283A (ja) * 2009-02-13 2012-01-05 Hoya Corp フォトマスクブランク及びその製造方法、並びにフォトマスク及びその製造方法
JP2014137388A (ja) 2013-01-15 2014-07-28 Hoya Corp マスクブランク、位相シフトマスクおよびこれらの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2878143B2 (ja) * 1994-02-22 1999-04-05 インターナショナル・ビジネス・マシーンズ・コーポレイション 減衰位相シフト・マスク作成用の薄膜材料及びその作成方法
JP2002214793A (ja) * 2001-01-22 2002-07-31 Mitsubishi Electric Corp 反射防止膜及び半導体装置の製造方法
JP4494173B2 (ja) * 2004-11-26 2010-06-30 パナソニック株式会社 固体撮像装置の製造方法
JPWO2010119811A1 (ja) * 2009-04-16 2012-10-22 Hoya株式会社 マスクブランク及び転写用マスク並びに膜緻密性評価方法
WO2015072478A1 (ja) * 2013-11-18 2015-05-21 株式会社ニコン 空間光変調素子モジュール、光描画装置、露光装置、空間光変調素子モジュール製造方法およびデバイス製造方法
TW201537281A (zh) * 2014-03-18 2015-10-01 Hoya Corp 光罩基底、相偏移光罩及半導體裝置之製造方法
JP6394496B2 (ja) * 2014-07-15 2018-09-26 信越化学工業株式会社 バイナリフォトマスクブランク、その製造方法、及びバイナリフォトマスクの製造方法
JP6080915B2 (ja) * 2014-08-25 2017-02-15 エスアンドエス テック カンパニー リミテッド 位相反転ブランクマスク及びフォトマスク
JP6743679B2 (ja) * 2016-03-02 2020-08-19 信越化学工業株式会社 フォトマスクブランク、及びフォトマスクの製造方法
SG10202000604QA (en) * 2016-08-26 2020-03-30 Hoya Corp Mask blank, transfer mask, and method of manufacturing semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07134392A (ja) * 1993-05-25 1995-05-23 Toshiba Corp 露光用マスクとパターン形成方法
JPH08220731A (ja) 1995-02-15 1996-08-30 Toshiba Corp 露光用マスクの製造方法及び製造装置
JPH09203710A (ja) * 1995-11-17 1997-08-05 Topcon Corp フォトマスクのパターンの微小欠陥検査方法及びその装置
JP2004537758A (ja) 2001-07-27 2004-12-16 エフ・イ−・アイ・カンパニー 電子ビーム処理
JP2004109592A (ja) * 2002-09-19 2004-04-08 Renesas Technology Corp フォトマスクおよびその製造方法
JP2009122566A (ja) * 2007-11-19 2009-06-04 Dainippon Printing Co Ltd 低反射型フォトマスクブランクスおよびフォトマスク
KR20100092899A (ko) 2009-02-13 2010-08-23 세이코 인스트루 가부시키가이샤 메모리 회로
JP2012003283A (ja) * 2009-02-13 2012-01-05 Hoya Corp フォトマスクブランク及びその製造方法、並びにフォトマスク及びその製造方法
JP2014137388A (ja) 2013-01-15 2014-07-28 Hoya Corp マスクブランク、位相シフトマスクおよびこれらの製造方法

Also Published As

Publication number Publication date
WO2018221201A1 (ja) 2018-12-06
TWI768050B (zh) 2022-06-21
KR102565111B1 (ko) 2023-08-09
JP2018205400A (ja) 2018-12-27
CN110651225B (zh) 2023-10-03
CN110651225A (zh) 2020-01-03
TW201903516A (zh) 2019-01-16
US20200166833A1 (en) 2020-05-28
JP6932552B2 (ja) 2021-09-08

Similar Documents

Publication Publication Date Title
KR101780068B1 (ko) 마스크 블랭크 및 전사용 마스크의 제조 방법
KR101810805B1 (ko) 마스크 블랭크, 위상 시프트 마스크, 위상 시프트 마스크의 제조 방법 및 반도체 디바이스의 제조 방법
KR102292434B1 (ko) 마스크 블랭크, 전사용 마스크 및 반도체 디바이스의 제조 방법
TWI752119B (zh) 光罩基底、轉印用遮罩、轉印用遮罩之製造方法及半導體裝置之製造方法
KR102609398B1 (ko) 마스크 블랭크, 전사용 마스크 및 반도체 디바이스의 제조 방법
KR102565111B1 (ko) 마스크 블랭크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법
TWI791688B (zh) 光罩基底、相移光罩及半導體裝置之製造方法
JP6866246B2 (ja) マスクブランク、転写用マスクの製造方法及び半導体デバイスの製造方法
WO2023037731A1 (ja) マスクブランク、位相シフトマスク及び半導体デバイスの製造方法
TW202305498A (zh) 光罩基底、相位偏移光罩之製造方法及半導體裝置之製造方法
JP2018205769A (ja) マスクブランク、転写用マスクおよび半導体デバイスの製造方法
KR20190033546A (ko) 마스크 블랭크, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right