CN114141623A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN114141623A
CN114141623A CN202010922638.6A CN202010922638A CN114141623A CN 114141623 A CN114141623 A CN 114141623A CN 202010922638 A CN202010922638 A CN 202010922638A CN 114141623 A CN114141623 A CN 114141623A
Authority
CN
China
Prior art keywords
layer
opening
sacrificial
forming
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010922638.6A
Other languages
English (en)
Inventor
赵炳贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010922638.6A priority Critical patent/CN114141623A/zh
Publication of CN114141623A publication Critical patent/CN114141623A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：提供基底，所述基底包括衬底、位于所述衬底上的栅极结构、位于所述栅极结构两侧的源漏掺杂层以及位于所述栅极结构两侧且覆盖所述源漏掺杂层的层间介质层；在所述栅极结构和层间介质层上形成掩膜层，所述掩膜层开设有第一开口，所述第一开口与所述源漏掺杂层对应且沿所述栅极结构的延伸方向延伸且连续；形成牺牲层，所述牺牲层填充部分所述第一开口；刻蚀未被所述牺牲层填充部分的所述第一开口对应的所述层间介质层，形成露出所述源漏掺杂层的第一沟槽。所述方法提高了器件的电学性能且简化了工艺，降低了成本。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。特别是特征尺寸向微米、纳米方向快速发展，其图案线宽也将越来越细，这对半导体工艺提出了更高的要求。
在集成电路的后续工艺中，通常以光刻技术(Lithograph)实现集成电路图案的转移。然而，集成电路的图案线宽越细，对光刻技术的工艺要求越高。在现有的光刻技术无法满足相应的工艺要求时，容易产生一系列的问题，造成现有的半导体工艺形成的器件性能不佳。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，提升器件的电学性能。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：
提供基底，所述基底包括衬底、位于所述衬底上的栅极结构、位于所述栅极结构两侧的源漏掺杂层以及位于所述栅极结构两侧且覆盖所述源漏掺杂层的层间介质层；
在所述栅极结构和层间介质层上形成掩膜层，所述掩膜层开设有第一开口，所述第一开口与所述源漏掺杂层对应且沿所述栅极结构的延伸方向延伸且连续；
形成牺牲层，所述牺牲层填充部分所述第一开口；
刻蚀未被所述牺牲层填充部分的所述第一开口对应的所述层间介质层，形成露出所述源漏掺杂层的第一沟槽。
相应的，本发明实施例还提供一种半导体结构，包括：
基底，所述基底包括衬底、位于所述衬底上的栅极结构、位于所述栅极结构两侧的源漏掺杂层以及位于所述栅极结构两侧且覆盖所述源漏掺杂层的层间介质层；
掩膜层，覆盖所述栅极结构和层间介质层，所述掩膜层开设有第一开口，所述第一开口与所述源漏掺杂层对应且沿所述栅极结构的延伸方向延伸且连续；
牺牲层，所述牺牲层局部填充所述第一开口；
贯穿所述层间介质层的第一沟槽，所述第一沟槽露出所述源漏掺杂层。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的半导体结构的形成方法中，先在所述栅极结构和层间介质层上形成开设有第一开口的掩膜层，使所述第一开口与所述源漏掺杂层对应且沿所述栅极结构的延伸方向延伸且连续，接着形成牺牲层，使所述牺牲层局部填充所述第一开口；之后再通过刻蚀未被所述牺牲层填充部分的所述第一开口对应的所述层间介质层，形成露出所述源漏掺杂层的第一沟槽，可以看出，因先形成沿所述栅极结构的延伸方向延伸且连续的第一开口，再填充不需要露出源漏掺杂层的上方的部分第一开口，由于第一开口的光刻图形的连续性，能够保证在光刻过程中第一开口的在垂直于栅极结构的延伸方向的尺寸稳定性，由于第一开口在垂直于栅极结构的延伸方向的尺寸用于定义第一沟槽在垂直于栅极结构的延伸方向的尺寸，后续刻蚀第一开口露出的层间介质层形成第一沟槽时，能够保证形成的第一沟槽的尺寸稳定性，有利于提高半导体结构的电学性能；另一方面，因牺牲层填充部分第一开口，在刻蚀第一沟槽的时候牺牲层作为遮挡层，避免位于牺牲层下方的层间介质层被刻蚀掉，从而保证形成的第一沟槽能够满足形貌要求，因此不需要制作用于形成第一沟槽的刻蚀掩膜即可形成露出源漏掺杂层的第一沟槽，从而简化了工艺，降低了成本。
附图说明
图1至图9是一种半导体结构的形成方法中各步骤对应的结构示意图；
图10至图19是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。
图1至图9，是一种半导体结构的形成方法中各步骤对应的结构示意图。
如图1所示，提供基底，所述基底包括衬底100、位于所述衬底100上的栅极结构101、位于所述栅极结构101两侧的源漏掺杂层102以及位于所述栅极结构101两侧且覆盖所述源漏掺杂层102的层间介质层103；在所述栅极结构101和层间介质层103上依次形成介电层106、掩膜层107、介质层108以及图形定义层109。在所述图形定义层109上形成第一抗反射材料层(未示出)；在所述第一抗反射材料层上形成第一光刻胶层111；以所述第一光刻胶层111为掩膜刻蚀所述第一抗反射材料层，形成第一抗反射涂层110。
其中，如图2所所示，在刻蚀所述图形定义层109的步骤前，为了保证刻蚀精度，首先对第一光刻胶暴露出的图形定义层进行离子注入(图2中虚框所示)，例如，硼离子。
如图3所示，完成离子注入后，以所述第一抗反射涂层110和所述第一光刻胶层111为掩膜，刻蚀所述图形定义层109，剩余的未被刻蚀的第一光刻胶层，第一抗反射涂层以及未进行离子注入的图形材料层通过湿法刻蚀工艺去除，得到图形层112。
接着，如图4所示，在所述介质层108上形成第二抗反射材料层(未示出)；在所述第二抗反射材料层上形成第二光刻胶层114；以所述第二光刻胶层114为掩膜刻蚀所述第二抗反射材料层，形成第二抗反射涂层113。
如图5所示，以所述第二抗反射涂层113和所述第二光刻胶层114为掩膜，刻蚀所述介质层108，得到图形化的介质层108。
结合图5参考图6和图7，以所述介质层108为掩膜，分别刻蚀所述掩膜层107，第一介质层106以及层间介质层103，得到露出源漏掺杂层的第一沟槽115。
如图8所示，得到第一沟槽115后，去除剩余的掩膜层107。
容易理解的是，器件分为有源区和无源区，仅有源区需要电连接源漏掺杂层，因此，第一沟槽在沿栅极延伸方向上不连贯，呈现长短不一的分散条状。如图9所示，图9是半导体结构的俯视视角的示意图。其中，粗虚线框A区域表示第一沟槽，粗实线框C区域表示图3中的图形层112，矩形框B表示栅极结构。
在刻蚀形成第一沟槽115的过程中，由于图形层112的存在，图形层112下方的掩膜层107，第一介质层106以及层间介质层103不会被刻蚀掉，从而保证最终形成的第一沟槽在沿栅极结构延伸方向上不连贯，呈分散条状(图9中的A)。
因此，图形层112的形成过程需要进行光刻和刻蚀工艺，加之工艺要求对图形尺寸有最小极限尺寸限制，当图形尺寸小于曝光极限要求且各个图形距离较近时，一次曝光过程容易造成多个图形层之间相互重叠连为一体。因此无法采用一张光罩实现图形转移。因图形层尺寸较小，为了避免多个图形层之间相互重叠连为一体，需要采用多道光罩，以满足图形层的尺寸和形貌，而不能简单的采用一次曝光实现多个图形层112同时形成。
因图形层的形成需要经过多道光刻和刻蚀工艺，在层与层之间在对准过程中(overlay)不可避免会出现对准偏差，当以图形层为遮挡层向下刻蚀形成第一沟槽时，还需要再次采用光刻和刻蚀工艺，以形成露出源漏掺杂层的第一沟槽，如此，经过多道光刻工艺，对准偏差经过累积就可能超出偏差允许范围，最终导致形成的第一沟槽尺寸稳定性较差。例如，如果图形层与目标图形不符，在沿鳍部延伸方向上，如果图形层的最小特征尺寸(即关键尺寸(CD,Critical Dimension))过大，容易造成第一沟槽同时暴露出源漏掺杂层与栅极结构，后续形成的器件导致源漏极与栅极短路；同理，沿栅极结构延伸方向上，如果图形层的尺寸偏移，将导致一些区域的第一沟槽沿栅极结构延伸方向上的尺寸过大，使得后续形成的器件接触电阻增加。
进一步地，采用多道光罩制备图形层工艺流程繁琐，且增加成本。
再者，采用上述方法制备半导体结构的过程中，如图2和图3所示，当完成离子注入后，以所述第一抗反射涂层110和所述第一光刻胶层111为掩膜，刻蚀所述图形定义层109，剩余的未被刻蚀的第一光刻胶层，第一抗反射涂层以及未进行离子注入的图形材料层通过湿法刻蚀工艺去除，因图形层112尺寸较小，当采用湿法刻蚀去除上述膜结构时，存在图形层112被刻蚀液冲走的风险，导致后续以图形层为掩膜向下刻蚀形成第一沟槽的过程中，因图形层丢失，原本该存在图形层的位置没有图形层覆盖下方膜结构，导致本不该被刻蚀的膜结构最终被刻蚀掉，形成沿栅极结构方向连续延伸的第一沟槽，即图形层112无法起到切断第一沟槽的作用。
可见，采用上述方法形成露出源漏掺杂层的第一沟槽时，不但工艺繁琐，而且无法保证第一沟槽的尺寸稳定性，最终导致形成的半导体结构的性能不佳。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底、位于所述衬底上的栅极结构、位于所述栅极结构两侧的源漏掺杂层以及位于所述栅极结构两侧且覆盖所述源漏掺杂层的层间介质层；在所述栅极结构和层间介质层上形成掩膜层，所述掩膜层开设有第一开口，所述第一开口与所述源漏掺杂层对应且沿所述栅极结构的延伸方向延伸且连续；形成牺牲层，所述牺牲层填充部分所述第一开口；刻蚀未被所述牺牲层填充部分的所述第一开口对应的所述层间介质层，形成露出所述源漏掺杂层的第一沟槽。
本发明实施例提供的半导体结构的形成方法中，因先形成沿所述栅极结构的延伸方向延伸且连续的第一开口，再填充不需要露出源漏掺杂层的上方的部分第一开口，由于第一开口的光刻图形的连续性，能够保证在光刻过程中第一开口的在垂直于栅极结构的延伸方向的尺寸稳定性，由于第一开口在垂直于栅极结构的延伸方向的尺寸用于定义第一沟槽在垂直于栅极结构的延伸方向的尺寸，后续刻蚀第一开口露出的层间介质层形成第一沟槽时，能够保证形成的第一沟槽的尺寸稳定性，有利于提高半导体结构的电学性能；另一方面，因牺牲层填充部分第一开口，在刻蚀第一沟槽的时候牺牲层作为遮挡层，避免位于牺牲层下方的层间介质层被刻蚀掉，从而保证形成的第一沟槽能够满足形貌要求，因此不需要制作用于形成第一沟槽的刻蚀掩膜即可形成露出源漏掺杂层的第一沟槽，从而简化了工艺，降低了成本。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图10至图18是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
如图10所示，提供基底，所述基底包括衬底200、位于所述衬底200上的栅极结构201、位于所述栅极结构201两侧的源漏掺杂层202以及位于所述栅极结构201两侧且覆盖所述源漏掺杂层202的层间介质层203。
所述基底为后续形成半导体提供工艺平台。
本实施例形成的半导体结构可以为鳍式场效应晶体管(FinFET)为例。相应的，基底包括衬底200和位于衬底200上的鳍部204。其他实施例中，半导体结构还可以为平面晶体管(MOSFET)。
本实施例中，衬底200的材料为硅。在其他实施例中，衬底的材料还可以为锗、碳化硅、砷化镓或镓化铟，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。
在后续形成的半导体结构工作时，所述栅极结构201底部的鳍部204用作沟道区。
本实施例中，鳍部204的材料为硅。在其他实施例中，鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
所述栅极结构201横跨所述鳍部204，且覆盖所述鳍部204的部分顶壁和部分侧壁。
栅极结构201在半导体结构工作时用于开启或关闭沟道。
具体的，所述栅极结构201的材料包括金属。
本实施例中，栅极结构201包括功函数层(图中未示出)和位于功函数层上的金属栅极层(图中未示出)。
在半导体结构工作时，功函数层用于调节晶体管的阈值电压。
本实施例中，金属栅极层的材料包括镁钨合金。其他实施例中，金属栅极层的材料包括Co、Ru和W中的一种或多种。
在半导体结构工作时，源漏掺杂层202用于为沟道提供应力，提高沟道中载流子的迁移速率。
本实施例中，半导体结构用于形成NMOS(Negative channel Metal OxideSemiconductor)，源漏掺杂层202为掺杂N型离子的碳化硅或磷化硅。所述N型离子包括磷离子、砷离子和锑离子中的一种或多种。
其他实施例中，半导体结构还可以用于形成PMOS(Positive Channel MetalOxide Semiconductor)。源漏掺杂层为掺杂P型离子的锗化硅。所述P型离子包括硼离子、镓离子和铟离子中的一种或多种。
层间介质层203用于电隔离相邻器件。
本实施例中，所述层间介质层203的材料为绝缘材料。具体的所述层间介质层203的材料包括氧化硅。氧化硅是工艺常用、成本较低的介电材料，且具有较高的工艺兼容性，有利于降低形成层间介质层203的工艺难度和工艺成本。
需要说明的是，提供基底的步骤中，所述栅极结构201上形成有栅极盖帽层205。
在后续半导体结构的形成过程中，所述栅极盖帽层205用于保护所述栅极结构201的顶部不易受损伤。
本实施例中，所述栅极盖帽层205还形成在所述层间介质层203上。其他实施例中，所述栅极盖帽层可以仅形成在所述栅极结构201的顶部。
本实施例中，所述栅极盖帽层205的材料包括：氮化硅、氮氧化硅、碳氮化硅和氮化硼碳硅中的一种或多种。
当然，基底还包括介电层206，所述介电层覆盖所述栅极结构201和层间介质层203。本实施例中，栅极盖帽层205覆盖所述栅极结构201和层间介质层203，因此，介电层206通过覆盖栅极盖帽层205覆盖栅极结构201和层间介质层203，介电层206用于电隔离后续形成的连接源漏掺杂层202的第一插塞和连接栅极结构201的第二插塞。
本实施例中，所述介电层206的材料为绝缘材料，具体地，介电层的材料可以为氧化硅、氮化硅或者碳化硅中的一种或者至少两种的组合。在一种具体实施例中，所述介电层206的材料包括氧化硅。氧化硅是工艺常用、成本较低的介电材料，且具有较高的工艺兼容性，有利于降低形成介电层的工艺难度和工艺成本。
参考图11-图13，在所述栅极结构201和层间介质层203上形成掩膜层207，所述掩膜层207开设有第一开口210，所述第一开口210与所述源漏掺杂层202对应且沿所述栅极结构201的延伸方向延伸且连续。
需要说明的是，所述第一开口210与所述源漏掺杂层202对应且沿所述栅极结构201的延伸方向延伸且连续，指的是在沿栅极结构延伸方向上，第一开口整体为连续的开口，在延伸方向上没有中断。
所述掩膜层207作为后续形成第一沟槽的刻蚀掩膜，用于定义第一沟槽的尺寸。
本实施例中，所述掩膜层的材料为氮化钛。在其他实施例中，所述掩膜层的材料还可以为氮化钽、氧化钛、氧化钽、钨碳复合材料中的一种或至少两种的组合。
本实施例中，采用干法刻蚀工艺形成掩膜层207，在所述掩膜层207中形成第一开口210。干法刻蚀工艺具有各向异性刻蚀特性，具有较好的刻蚀剖面控制性，有利于使所述第一开口210的形貌满足工艺需求，且还有利于提高所述掩膜层207材料的去除效率，相应的使得后续刻蚀所述第一开口210露出的所述介电层206，形成的第一沟槽的形貌满足工艺需求。
具体地，所述掩膜层207的形成步骤包括：
在所述介电层206上形成掩膜材料层207a(参考图11)，在所述掩膜材料层207a上形成第一抗反射材料层；在所述第一抗反射材料层上形成第一光刻胶层209(参考图12)；以所述第一光刻胶层209为掩膜刻蚀所述第一抗反射材料层，形成第一抗反射涂层208；以所述第一抗反射涂层208和所述第一光刻胶层209为掩膜，刻蚀所述掩膜材料层207a，形成所述掩膜层207(参考图13)。
如图14-图16所示，形成牺牲层211，所述牺牲层211填充部分所述第一开口210。
需要说明的是，所述牺牲层211填充部分所述第一开口210，指的是在第一开口的延伸方向上，通过牺牲层将连续延伸的第一开口截断，使得完整的第一开口分散为数个长短不一的开口。具体可参考图9中的虚框A区域。所述牺牲层211用于遮挡不需要被刻蚀的介电层206区域，避免在形成第一沟槽的过程中将位于牺牲层211下方的介电层206和层间介质层203一起刻蚀掉，从而保证形成的第一沟槽能够满足形貌要求。
本实施例中，牺牲层211不仅包括填充至第一开口210中的结构，还包括位于掩膜层207上方的结构，即所述牺牲层还覆盖部分所述掩膜层。当然位于掩膜层207上方的结构中开设有暴露第一开口210的第二开口212；在其他实施例中，牺牲层211可以仅包括填充至第一开口210中的结构。
所述牺牲层的材料可以为氮化硅、氮氧化硅、碳氮化硅和氮化硼碳硅中的一种或多种。本实施例中，所述牺牲层的材料可以为氮化硅。
在所述掩膜层207上形成牺牲层211的步骤包括：
在所述掩膜层207上形成牺牲材料层211a(参考图14)，所述牺牲材料层211a覆盖所述掩膜层207且填充所述第一开口210，所述牺牲材料层的顶部为平面；
采用化学气相沉积工艺形成所述牺牲材料层211a。
接着，图形化所述牺牲材料层211a，形成牺牲层211，所述牺牲层211填充部分所述第一开口210。
具体地，如图14-图16所示，在所述牺牲材料层上形成第二抗反射材料层；在所述第二抗反射材料层上形成第二光刻胶层213；以所述第二光刻胶层213为掩膜刻蚀所述第二抗反射材料层，形成第二抗反射涂层212；以所述第二抗反射涂层212和所述第二光刻胶层213为掩膜，刻蚀所述牺牲材料层211a，形成牺牲层211。
需要说明的是，当牺牲层211包括位于掩膜层207上方的结构，且开设有暴露第一开口210的第二开口212时，第二开口212的沿鳍部延伸方向的线宽至少等于第一开口的线宽，以保证第二开口能够完全露出第一开口。由于第一开口的线宽通过第一光刻胶层的图形定义，第二开口的线宽通过第二光刻胶层的图形定义，也就是第二光刻胶层的图形的线宽至少等于第一光刻胶层的图形的线宽。线宽指的是沿鳍部204延伸方向上的尺寸。
通过将使第二开口212完全暴露下方的第一开口210，能够保证后续形成第一沟槽时，以掩膜层为掩膜刻蚀第一开口露出的下方的介电层，而由于掩膜层的第一开口的光刻图形的连续性，能够保证在光刻过程中第一开口的在垂直于栅极结构的延伸方向的尺寸稳定性，由于第一开口在垂直于栅极结构的延伸方向的尺寸用于定义第一沟槽在垂直于栅极结构的延伸方向的尺寸，后续刻蚀第一开口露出的层间介质层形成第一沟槽时，能够保证形成的第一沟槽的尺寸稳定性，有利于提高半导体结构的电学性能。
容易理解的是，由于牺牲层的第二开口是通过干法刻蚀形成的，不需要经过光刻，因此牺牲层在沿栅极结构的延伸方向上的对准偏差远小于多次光刻的对准偏差，因此不会对未填充的第一开口在沿栅极结构延伸方向的尺寸造成影响。
为了降低工艺精度，本实施例中，第二开口212的线宽大于第一开口210的线宽，这样在实际加工过程中，即使第二开口在光刻过程中出现对准偏差，也能够保证第二开口完全暴露出第一开口，从而增大了工艺窗口，降低了工艺精度要求。
如图17所示，刻蚀未被所述牺牲层填充的所述第一开口对应的所述介电层206和所述层间介质层203，形成露出所述源漏掺杂层的第一沟槽213。
需要说明的是，图17示出了三个层间介质层203，图17中的第一沟槽213仅对应两个层间介质层203，另一个层间介质层203对应的第二凹槽209在其他剖面中。
具体的，以图形层207和牺牲层211共同作为掩膜，采用干法刻蚀工艺刻蚀所述介电层206和层间介质层203，形成露出所述源漏掺杂层202的第一沟槽213。干法刻蚀工艺具有各向异性刻蚀特性，具有较好的刻蚀剖面控制性，有利于使所述第一沟槽213的形貌满足工艺需求。采用干法刻蚀工艺形成第一沟槽213的过程中，能够以所述源漏掺杂层202的顶部为刻蚀停止位置，降低对其他膜层结构的损伤。
需要说明的是，形成所述第一沟槽213的步骤中，还刻蚀所述栅极盖帽层205。
所述第一沟槽213用于为后续形成连接源漏掺杂层的金属插塞提供工艺空间。
本发明实施例所提供的半导体结构的形成方法，因先形成沿所述栅极结构的延伸方向延伸且连续的第一开口，再填充不需要露出源漏掺杂层的上方的部分第一开口，由于第一开口的光刻图形的连续性，能够保证在光刻过程中第一开口的在垂直于栅极结构的延伸方向的尺寸稳定性，由于第一开口在垂直于栅极结构的延伸方向的尺寸用于定义第一沟槽在垂直于栅极结构的延伸方向的尺寸，后续刻蚀第一开口露出的层间介质层形成第一沟槽时，能够保证形成的第一沟槽的尺寸稳定性，有利于提高半导体结构的电学性能；另一方面，因牺牲层填充部分第一开口，在刻蚀第一沟槽的时候牺牲层作为遮挡层，避免位于牺牲层下方的层间介质层被刻蚀掉，从而保证形成的第一沟槽能够满足形貌要求，因此不需要制作用于形成第一沟槽的刻蚀掩膜即可形成露出源漏掺杂层的第一沟槽，从而简化了工艺，降低了成本。
如图18和图19所示，形成露出所述源漏掺杂层的第一沟槽之后，还包括：
去除所述牺牲层和所述掩膜层。
本实施例中，采用干法刻蚀工艺去除所述牺牲层和所述掩膜层，干法刻蚀工艺具有各向异性刻蚀特性，具有较好的刻蚀剖面控制性，有利于使所述第一沟槽213的形貌满足工艺需求。在刻蚀过程中，能够以所述介电层206的顶部为刻蚀停止位置，降低对其他膜层结构的损伤。在其他实施例中，还可以通过平坦化的方式去除牺牲层和掩膜层。
具体地，采用干法刻蚀工艺去除所述牺牲层和所述掩膜层的步骤包括：
如图18和图19所示，形成插塞保护层214，所述插塞保护层214至少填充所述第一开口，所述第一沟槽及所述第二开口；刻蚀所述插塞保护层，所述牺牲层以及所述掩膜层。
所述插塞保护层214用于完全填充所述第一开口，所述第一沟槽及所述第二开口，避免后续刻蚀过程中对第一沟槽的形貌造成影响。
本实施例中，所述插塞保护层214还覆盖所述牺牲层，以降低沉积工艺参数要求。当然，在其他实施例中，所述插塞保护层还可以是只填充所述第一开口，所述第一沟槽及所述第二开口，即所述插塞保护层的顶面可以是与牺牲层的顶面持平。
可以通过各种适当的方式在所述第一开口，所述第一沟槽及所述第二开口内填充插塞保护层。
插塞保护层的材料可以选择与牺牲层刻蚀速率相等的材料，从而保证在干法刻蚀牺牲层的同时也刻蚀插塞保护层。本实施例中，所述插塞保护层214的材料包括旋涂碳(Spin-On-Carbon，SOC)。旋涂碳的填充性能较好，形成工艺简单。
相应的，本发明实施例还提供一种半导体结构。参考图17，示出了本发明半导体结构一实施例的结构示意图。
所述半导体结构包括：
基底，所述基底包括衬底200、位于所述衬底上的栅极结构201、位于所述栅极结构201两侧的源漏掺杂层202以及位于所述栅极结构201两侧且覆盖所述源漏掺杂层202的层间介质层203；
掩膜层207，覆盖所述栅极结构201和层间介质层203，所述掩膜层207开设有第一开口210，所述第一开口210与所述源漏掺杂层202对应且沿所述栅极结构201的延伸方向延伸且连续；
牺牲层211，所述牺牲层211局部填充所述第一开口210；
贯穿所述层间介质层的第一沟槽213，所述第一沟槽213露出所述源漏掺杂层202。
所述基底为后续形成半导体提供工艺平台。
本实施例形成的半导体结构可以为鳍式场效应晶体管(FinFET)为例。相应的，基底包括衬底200和位于衬底200上的鳍部204。其他实施例中，半导体结构还可以为平面晶体管(MOSFET)。
本实施例中，衬底200的材料为硅。在其他实施例中，衬底的材料还可以为锗、碳化硅、砷化镓或镓化铟，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。
在后续形成的半导体结构工作时，所述栅极结构201底部的鳍部204用作沟道区。
本实施例中，鳍部204的材料为硅。在其他实施例中，鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
所述栅极结构201横跨所述鳍部204，且覆盖所述鳍部204的部分顶壁和部分侧壁。
栅极结构201在半导体结构工作时用于开启或关闭沟道。
具体的，所述栅极结构201的材料包括金属。
本实施例中，栅极结构201包括功函数层(图中未示出)和位于功函数层上的金属栅极层(图中未示出)。
在半导体结构工作时，功函数层用于调节晶体管的阈值电压。
本实施例中，金属栅极层的材料包括镁钨合金。其他实施例中，金属栅极层的材料包括Co、Ru和W中的一种或多种。
在半导体结构工作时，源漏掺杂层202用于为沟道提供应力，提高沟道中载流子的迁移速率。
本实施例中，半导体结构用于形成NMOS(Negative channel Metal OxideSemiconductor)，源漏掺杂层202为掺杂N型离子的碳化硅或磷化硅。所述N型离子包括磷离子、砷离子和锑离子中的一种或多种。
其他实施例中，半导体结构还可以用于形成PMOS(Positive Channel MetalOxide Semiconductor)。源漏掺杂层为掺杂P型离子的锗化硅。所述P型离子包括硼离子、镓离子和铟离子中的一种或多种。
层间介质层203用于电隔离相邻器件。
本实施例中，所述层间介质层203的材料为绝缘材料。具体的所述层间介质层203的材料包括氧化硅。氧化硅是工艺常用、成本较低的介电材料，且具有较高的工艺兼容性，有利于降低形成层间介质层203的工艺难度和工艺成本。
本实施例中，基底还包括栅极盖帽层205，所述栅极盖帽层205设置在所述栅极结构201上和所述层间介质层203上。其他实施例中，所述栅极盖帽层可以仅设置在所述栅极结构201的顶部。
本实施例中，所述栅极盖帽层205的材料包括：氮化硅、氮氧化硅、碳氮化硅和氮化硼碳硅中的一种或多种。
当然，基底还包括介电层206，所述介电层覆盖所述栅极结构201和层间介质层203。介电层206用于电隔离后续形成在第一沟槽213内的连接源漏掺杂层202的第一插塞和连接栅极结构201的第二插塞。
本实施例中，所述介电层206的材料为绝缘材料，具体地，介电层的材料可以为氧化硅、氮化硅或者碳化硅中的一种或者至少两种的组合。在一种具体实施例中，所述介电层206的材料包括氧化硅。氧化硅是工艺常用、成本较低的介电材料，且具有较高的工艺兼容性，有利于降低形成介电层的工艺难度和工艺成本。
需要说明的是，所述第一开口210与所述源漏掺杂层202对应且沿所述栅极结构201的延伸方向延伸且连续，指的是在沿栅极结构延伸方向上，第一开口整体为连续的开口，在延伸方向上没有中断。
本实施例中，所述掩膜层的材料为氮化钛。在其他实施例中，所述掩膜层的材料还可以为氮化钽、氧化钛、氧化钽、钨碳复合材料中的一种或至少两种的组合。
本实施例中，掩膜层207是采用干法刻蚀工艺形成的。
需要说明的是，所述牺牲层211局部填充所述第一开口210，指的是在第一开口的延伸方向上，通过牺牲层将连续延伸的第一开口截断，使得完整的第一开口分散为数个长短不一的开口。具体可参考图9中的虚框A区域。
所述牺牲层的材料可以为氮化硅、氮氧化硅、碳氮化硅和氮化硼碳硅中的一种或多种。本实施例中，所述牺牲层的材料可以为氮化硅。
本实施例中，牺牲层211不仅包括填充至第一开口210中的结构，还包括位于掩膜层207上方的结构，即所述牺牲层还覆盖部分所述掩膜层。当然位于掩膜层207上方的结构中开设有暴露第一开口210的第二开口212；在其他实施例中，牺牲层211可以仅包括填充至第一开口210中的结构。
所述牺牲层的材料可以为氮化硅、氮氧化硅、碳氮化硅和氮化硼碳硅中的一种或多种。本实施例中，所述牺牲层的材料可以为氮化硅。
需要说明的是，当牺牲层211包括位于掩膜层207上方的结构，且开设有暴露第一开口210的第二开口212时，第二开口212的沿鳍部延伸方向的线宽至少等于第一开口的线宽，以保证第二开口能够完全露出第一开口。由于第一开口的线宽通过第一光刻胶层的图形定义，第二开口的线宽通过第二光刻胶层的图形定义，也就是第二光刻胶层的图形的线宽至少等于第一光刻胶层的图形的线宽。线宽指的是沿鳍部204延伸方向上的尺寸。
通过将使第二开口212完全暴露下方的第一开口210，能够保证后续形成第一沟槽时，以掩膜层为掩膜刻蚀第一开口露出的下方的介电层，而由于掩膜层的第一开口的光刻图形的连续性，能够保证在光刻过程中第一开口的在垂直于栅极结构的延伸方向的尺寸稳定性，由于第一开口在垂直于栅极结构的延伸方向的尺寸用于定义第一沟槽在垂直于栅极结构的延伸方向的尺寸，后续刻蚀第一开口露出的层间介质层形成第一沟槽时，能够保证形成的第一沟槽的尺寸稳定性，有利于提高半导体结构的电学性能。
容易理解的是，由于牺牲层的第二开口是通过干法刻蚀形成的，不需要经过光刻，因此牺牲层在沿栅极结构的延伸方向上的对准偏差远小于多次光刻的对准偏差，因此不会对未填充的第一开口在沿栅极结构延伸方向的尺寸造成影响。
为了降低工艺精度，本实施例中，第二开口212的线宽大于第一开口210的线宽，这样在实际加工过程中，即使第二开口在光刻过程中出现对准偏差，也能够保证第二开口完全暴露出第一开口，从而增大了工艺窗口，降低了工艺精度要求。
需要说明的是，图17示出了三个层间介质层203，图17中的第一沟槽213仅对应两个层间介质层203，另一个层间介质层203对应的第二凹槽209在其他剖面中。
所述第一沟槽213用于为后续形成连接源漏掺杂层的金属插塞提供工艺空间。
本发明实施例所提供的半导体结构，因先形成沿所述栅极结构的延伸方向延伸且连续的第一开口，再填充不需要露出源漏掺杂层的上方的部分第一开口，由于第一开口的光刻图形的连续性，能够保证在光刻过程中第一开口的在垂直于栅极结构的延伸方向的尺寸稳定性，由于第一开口在垂直于栅极结构的延伸方向的尺寸用于定义第一沟槽在垂直于栅极结构的延伸方向的尺寸，后续刻蚀第一开口露出的层间介质层形成第一沟槽时，能够保证形成的第一沟槽的尺寸稳定性，有利于提高半导体结构的电学性能；另一方面，因牺牲层填充部分第一开口，在刻蚀第一沟槽的时候牺牲层作为遮挡层，避免位于牺牲层下方的层间介质层被刻蚀掉，从而保证形成的第一沟槽能够满足形貌要求，因此不需要制作用于形成第一沟槽的刻蚀掩膜即可形成露出源漏掺杂层的第一沟槽，从而简化了工艺，降低了成本。
本实施例所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括衬底、位于所述衬底上的栅极结构、位于所述栅极结构两侧的源漏掺杂层以及位于所述栅极结构两侧且覆盖所述源漏掺杂层的层间介质层；
在所述栅极结构和层间介质层上形成掩膜层，所述掩膜层开设有第一开口，所述第一开口与所述源漏掺杂层对应且沿所述栅极结构的延伸方向延伸且连续；
形成牺牲层，所述牺牲层填充部分所述第一开口；
刻蚀未被所述牺牲层填充部分的所述第一开口对应的所述层间介质层，形成露出所述源漏掺杂层的第一沟槽。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层还覆盖部分所述掩膜层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成牺牲层的步骤包括：
在所述掩膜层上形成牺牲材料层，所述牺牲材料层覆盖所述掩膜层且填充所述第一开口，所述牺牲材料层的顶部为平面；
图形化所述牺牲材料层，形成牺牲层，所述牺牲层填充部分所述第一开口。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底还包括介电层，所述掩膜层形成于所述介电层上；
刻蚀所述层间介质层的同时，还刻蚀未被所述牺牲层填充部分的所述第一开口对应的所述介电层。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺刻蚀所述介电层和所述层间介质层。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成露出所述源漏掺杂层的第一沟槽之后，还包括：
去除所述牺牲层和所述掩膜层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺去除所述牺牲层和所述掩膜层。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，所述去除所述牺牲层和所述掩膜层的步骤为：
形成插塞保护层，所述插塞保护层至少填充所述第一开口和所述第一沟槽；
刻蚀所述插塞保护层，所述牺牲层以及所述掩膜层。
9.如权利要求4所述的半导体结构的形成方法，其特征在于，所述介电层的材料为氧化硅、氮化硅或者碳化硅中的一种或者至少两种的组合。
10.如权利要求1-9任一项所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料为氮化硅、氮氧化硅、碳氮化硅和氮化硼碳硅中的一种或多种。
11.如权利要求1-9任一项所述的半导体结构的形成方法，其特征在于，所述掩膜层的材料为氮化钛、氮化钽、氧化钛、氧化钽、钨碳复合材料中的一种或至少两种的组合。
12.如权利要求3-9任一项所述的半导体结构的形成方法，其特征在于，采用化学气相沉积工艺形成所述牺牲材料层。
13.一种半导体结构，其特征在在于，包括：
基底，所述基底包括衬底、位于所述衬底上的栅极结构、位于所述栅极结构两侧的源漏掺杂层以及位于所述栅极结构两侧且覆盖所述源漏掺杂层的层间介质层；
掩膜层，覆盖所述栅极结构和层间介质层，所述掩膜层开设有第一开口，所述第一开口与所述源漏掺杂层对应且沿所述栅极结构的延伸方向延伸且连续；
牺牲层，所述牺牲层局部填充所述第一开口；
贯穿所述层间介质层的第一沟槽，所述第一沟槽露出所述源漏掺杂层。
14.如权利要求13所述的半导体结构，其特征在于，所述牺牲层还覆盖部分所述掩膜层。
15.如权利要求13所述的半导体结构，其特征在于，还包括：
介电层，位于所述层间介质层和所述掩膜层之间，所述第一沟槽还贯穿所述介电层。
16.如权利要求13所述的半导体结构，其特征在于，所述牺牲层的材料为氮化硅、氮氧化硅、碳氮化硅和氮化硼碳硅中的一种或多种。
17.如权利要求13所述的半导体结构，其特征在于，所述掩膜层的材料为氮化钛、氮化钽、氧化钛、氧化钽、钨碳复合材料中的一种或至少两种的组合。
18.如权利要求15所述的半导体结构，其特征在于，所述介电层的材料为氧化硅、氮化硅或者碳化硅中的一种或者至少两种的组合。
CN202010922638.6A 2020-09-04 2020-09-04 半导体结构及其形成方法 Pending CN114141623A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010922638.6A CN114141623A (zh) 2020-09-04 2020-09-04 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010922638.6A CN114141623A (zh) 2020-09-04 2020-09-04 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114141623A true CN114141623A (zh) 2022-03-04

Family

ID=80438359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010922638.6A Pending CN114141623A (zh) 2020-09-04 2020-09-04 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN114141623A (zh)

Similar Documents

Publication Publication Date Title
US8753940B1 (en) Methods of forming isolation structures and fins on a FinFET semiconductor device
KR102545872B1 (ko) 더미 게이트 없이 패터닝하는 방법
CN108417631B (zh) 鳍状结构旁的绝缘层和移除鳍状结构的方法
US10923402B2 (en) Semiconductor device and method of manufacturing the same
CN110957320B (zh) 半导体结构、存储器结构及其制备方法
CN111524794A (zh) 半导体结构及其形成方法
KR20190066389A (ko) 반도체 장치 제조 방법
CN108206217B (zh) 半导体装置的形成方法
CN114446769A (zh) 半导体器件的制备方法
CN110581174A (zh) 半导体结构及其形成方法
US11769672B2 (en) Semiconductor structure and forming method thereof
CN113903810B (zh) 半导体结构及其形成方法
TW202137572A (zh) 積體晶片
CN111244175B (zh) 电路器件及其形成方法
CN114141702A (zh) 半导体结构及其形成方法
US20240021728A1 (en) Semiconductor structure and fabrication method thereof
CN114141623A (zh) 半导体结构及其形成方法
US11651964B2 (en) Semiconductor structure and forming method thereof
CN113823591B (zh) 半导体结构及其形成方法
CN112018034B (zh) 半导体结构及其形成方法
CN112151380B (zh) 半导体结构及其形成方法
CN111370310B (zh) 半导体结构及其形成方法
US11631767B2 (en) Semiconductor structure and method of forming a semiconductor structure
CN112908836B (zh) 半导体结构及其形成方法
CN112885714B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination