CN108206217B - 半导体装置的形成方法 - Google Patents

半导体装置的形成方法 Download PDF

Info

Publication number
CN108206217B
CN108206217B CN201710465608.5A CN201710465608A CN108206217B CN 108206217 B CN108206217 B CN 108206217B CN 201710465608 A CN201710465608 A CN 201710465608A CN 108206217 B CN108206217 B CN 108206217B
Authority
CN
China
Prior art keywords
layer
fin
protective material
material layer
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710465608.5A
Other languages
English (en)
Other versions
CN108206217A (zh
Inventor
曾晋沅
林纬良
陈欣志
朱熙甯
谢艮轩
严永松
刘如淦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108206217A publication Critical patent/CN108206217A/zh
Application granted granted Critical
Publication of CN108206217B publication Critical patent/CN108206217B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

提供一种用于图案化集成电路装置如鳍状场效晶体管装置的方法。例示性的方法包括形成材料层，其包含鳍状结构的阵列；以及进行鳍状物切割工艺，以移除鳍状结构的子集。鳍状结构切割工艺包含以切割图案露出鳍状结构的子集，并移除露出的鳍状结构的子集。切割图案部份地露出鳍状结构的子集的至少一鳍状结构。在鳍状物切割工艺为优先切割鳍状物的工艺的实施方式中，材料层为芯层且鳍状结构为芯。在鳍状物切割工艺为最后切割鳍状物的工艺的实施方式中，材料层为基板(或其材料层)且鳍状结构为定义于基板(或其材料层)中的鳍状物。

Description

半导体装置的形成方法
技术领域
本发明实施例关于半导体装置的形成方法，更特别关于鳍状结构的图案化工艺。
背景技术
半导体集成电路产业已经历指数成长。集成电路材料与设计的技术进步使每一代的集成电路，比前一代的集成电路具有更小且更复杂的电路。在集成电路进化中，功能密度(比如单位芯片面积所含的内连线装置数目)通常随着几何尺寸(比如工艺所能形成的最小构件或线路)缩小而增加。尺寸缩小的工艺有利于增加产能并降低相关成本。
上述尺寸缩小亦增加工艺复杂度。为了实现集成电路工艺的尺寸缩小，集成电路工艺亦需类似发展。举例来说，鳍状场效晶体管技术朝更小的结构尺寸如32纳米、28纳米、20纳米、或更小尺寸进展。鳍状场效晶体管的图案化工艺明显受限于工艺边界减少，比如减少覆盖边界。综上所述，虽然现有的鳍状物图案化工艺通常适用于其发展目的，但仍未适用于所有方面。
发明内容
本发明一实施例提供的半导体装置的形成方法，包括：形成材料层，其包含多个鳍状结构的阵列；以及在材料层上进行鳍状物切割工艺，以移除鳍状结构的子集，其中鳍状物切割工艺包括：依据切割图案露出鳍状结构的子集，其部份地露出鳍状结构的子集的至少一鳍状结构，以及移除露出的鳍状结构的子集。
附图说明
图1多种实施例中，制作半导体装置的方法的流程图。
图2A至2I本发明多种实施例中，部份或全部鳍状场效晶体管装置于图1的方法的多种工艺阶段中的剖视图。
图3A至3D本发明多种实施例中，部份或全部鳍状场效晶体管装置于鳍状物切割工艺的多种阶段中的上视图。
图4A至4I本发明多种实施例中，部份或全部鳍状场效晶体管装置于图1的方法的多种工艺阶段中的剖视图。
图5A至5F本发明多种实施例中，部份或全部的另一鳍状场效晶体管装置于图1的方法的多种工艺阶段中的剖视图。
图6A与6B本发明多种实施例中，部份或全部的鳍状场效晶体管装置于鳍状物切割工艺的阶段中的多种图式。
图7A至7F本发明多种实施例中，部份或全部的另一鳍状场效晶体管装置于图1的方法的多种工艺阶段中的剖视图。
【符号说明】
S、S1间隔
P、P1间距
w宽度
100方法
110、120、130、140步骤200、300、400、500鳍状场效晶体管装置
210、410基板
220图案层
222底图案层
224中间图案层
226较上图案层
230芯层
232芯
232A保护的芯
232B未保护的芯
240、340、440、540保护材料层
250、350、450、550图案化的光阻层
252、270、270A、270B、352、370、452、470、492、552、570开口
260、460上表面
262、264、462、464侧壁
280图案结构
290、430鳍状物层
292、432鳍状物
294、480、485、494、496沟槽
295A、295B覆盖窗口
298切割边缘
432A保护的鳍状物
432B未保护的鳍状物
具体实施方式
下述内容提供的不同实施例或实例可实施本发明的不同结构。特定构件与排列的实施例用以简化本发明而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者的间隔有其他额外构件而非直接接触。
此外，本发明的多种例子中可重复附图标记以简化与清楚说明，但不表示多种实施例及/或设置之间具有相同附图标记的单元具有相同的对应关系。此外在本发明下述实施例中，结构形成于、连接至、及/或耦接至另一结构之上，指的是直接接触或两者的间隔有其他额外结构而非直接接触。此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。
图1本发明多种实施例中，用以制作集成电路装置的方法100其流程图。在一些实施例中，集成电路装置包含鳍状场效晶体管装置，通常指的是任何鳍状物为主的晶体管装置，比如鳍状物为主的多栅极晶体管。如下述内容，方法100可增加工艺容忍度如覆盖工艺容忍度、简化集成电路工艺、及/或增加集成电路设计布局弹性。在方法100之前、之中、及之后可进行额外步骤，且额外实施例可调换、取代、或省略方法100的一些步骤。
在步骤110中，形成材料层，其包含鳍状结构的阵列。在一些实施方式中，材料层为芯层(比如包含芯阵列)，且鳍状结构为芯。在一些实施方式中，材料层为基板的鳍状物层(比如包含鳍状物阵列)，且鳍状结构为鳍状物。接着进行方法100的步骤120与130中，在材料层上进行鳍状物切割工艺以移除鳍状结构的子集。在步骤120中，鳍状物切割工艺包含以切割图案露出鳍状结构的子集，其中切割图案部份地露出鳍状结构的子集的至少一鳍状物。举例来说，包含切割图案的保护材料层形成于材料层上，而保护材料层包含开口以露出鳍状结构的子集。开口部份地露出至少一鳍状结构，因此保护材料层未覆盖至少一鳍状结构的部份(如侧壁)，且保护材料层覆盖至少一鳍状结构的部份(如另一侧壁)。在步骤130中，鳍状切割工艺包含移除鳍状结构其露出的子集，且移除方法可为蚀刻工艺。在材料层为芯层的实施方式中，鳍状物切割工艺为优先切割鳍状物工艺。在材料层为鳍状物层的实施方式中，鳍状物切割工艺为最后切割鳍状物工艺。在方法100的步骤140中，可继续完成集成电路装置的工艺。举例来说，在优先切割鳍状物的实施方式中，方法100可采用芯层图案化下方层，以形成鳍状场效晶体管装置的一或多个鳍状物(又称作鳍状物层)。在一些实施方式中，下方层为基板的材料层。在优先切割鳍状物与最后切割鳍状物的实施方式中，方法100形成隔离结构(如浅沟槽隔离结构)于鳍状物层的鳍状物定义的沟槽中。
由于方法100部份露出将移除的鳍状结构的子集，而非完全露出将移除的鳍状结构的子集，因此方法100可称作部份开口图案蚀刻的工艺。下述内容为方法100的多种实施例制作的鳍状场效晶体管装置。虽然方法100用于形成鳍状场效晶体管装置的鳍状物，但方法100亦可用于形成集成电路装置的其他集成电路结构。在许多例子中，部份开口图案蚀刻的工艺可形成栅极结构及/或其他集成电路结构，可达较大的图案化工艺容忍度以简化工艺及/或增加集成电路设计布局的弹性。这些部份开口图案化蚀刻的工艺关于采用切割图案以露出栅极结构(或其他集成电路结构)的子集，其中切割图案部份地露出栅极结构的子集的至少一栅极结构(或其他集成电路结构)，并移除露出的栅极结构(或其他集成电路结构)的子集。
图2A至2I本发明多种实施例中，部份或全部鳍状场效晶体管装置200于多种工艺阶段(比如方法100的工艺阶段)中的剖视图。鳍状场效晶体管装置200可包含于微处理器、存储器、及/或其他集成电路装置中。在一些实施方式中，鳍状场效晶体管装置200可为部份的集成电路芯片、单芯片系统、或上述的部份，其可包含多种无源与有源微电子装置，比如电阻、电容、电感、二极管、金氧半场效晶体管、互补式金氧半晶体管、双结晶体管、横向扩散金氧半晶体管、高电压晶体管、高频晶体管、其他合适构件、或上述的组合。图2A至2I已简化以利清楚了解本发明实施例的发明性概念。鳍状场效晶体管装置200可包含额外结构，且其他实施例可置换、调整、或省略鳍状场效晶体管装置200的一些结构。
在图2A中，鳍状场效晶体管装置200包含基板210如晶片。在此实施例中，基板210包含硅。在其他或额外实施例中，基板210包含另一半导体元素如锗；半导体化合物如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟；半导体合金如硅锗、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP；或上述的组合。在其他实施例中，基板210为绝缘层上半导体基板，比如绝缘层上硅基板、绝缘层上硅锗基板、或绝缘层上锗基板。绝缘层上半导体基板的制作方法可采用分离注入氧、晶片接合、及/或其他合适方法。
基板210可包含多种掺杂区(未图示)，端视鳍状场效晶体管装置200的设计需求。在一些实施方式中，基板210包含掺杂p型掺质如硼(如BF2)、铟、其他p型掺质、或上述的组合的p型掺杂区(如p型阱)。在一些实施方式中，基板210包含掺杂n型掺质如磷、砷、其他n型掺质、或上述的组合的n型掺杂区(如n型阱)。在一些实施方式中，基板210包含p型掺质与n型掺质的组合的掺杂区。多种掺杂区可直接形成于基板210之上及/或之中，比如提供p型阱结构、n型阱结构、双阱结构、隆起结构、或上述的组合。掺杂方法可采用离子注入或扩散的多种步骤与技术。
图案层220形成于基板210上。在此实施例中，图案层220为三层的图案堆叠，其包含底图案层222、中间图案层224、与较上图案层226。上述层状物合适材料选择，部份取决于材料的蚀刻选择性。举例来说，底图案层222、中间图案层224、与较上图案层226可具有不同材料，比如每一层状物的移除方法可采用对应蚀刻品而不明显地移除其他层状物。换言之，底图案层222、中间图案层224、与较上图案层226包含的材料具有不同蚀刻率。在一些实施方式中，较上图案层226可作为蚀刻中间图案层224、底图案层222、及/或基板210时的蚀刻掩模；中间图案层224可作为蚀刻底图案层222及/或基板210时的蚀刻掩模；而底图案层222可作为蚀刻基板210时的蚀刻掩模。在一些实施方式中，底图案层222、中间图案层224、与较上图案层226包含不同的半导体材料及/或不同的介电材料，以达所需的蚀刻选择性，比如硅、非晶硅、半导体氧化物(如氧化硅)、半导体氮化物(如氮化硅)、半导体氮氧化物(如氮氧化硅)、及/或半导体碳化物(如碳化硅)、其他半导体材料、及/或其他介电材料。举例来说，一些实施方式中的底图案层222包含氧化硅，中间图案层224包含氮化硅，而较上图案层226包含氧化硅。在一些实施方式中，底图案层222、中间图案层224、与较上图案层226包含不同的光阻材料以达所需的蚀刻选择性。在一些实施方式中，底图案层22与较上图案层226包含有机材料，而中间图案层224包含无机材料。图案层220的形成方法可为任何合适工艺。举例来说，底图案层222、中间图案层224、与较上图案层226的形成方法，可各自经个别的旋转涂布工艺后进行热烘烤工艺。虽然上述图案层220为三层图案堆叠，但图案层220可包含任意数目的层状物以达所需的图案结果。
芯层230形成于图案层220上。在此实施例中，芯层230包含芯232的阵列于较上图案层226上，每一芯232具有宽度w，且相邻的芯232具有间隔S。芯232的间距P通常指的是集成电路结构的宽度(比如芯232的宽度w)与相邻的集成电路结构之间的间隔宽度(比如芯232之间的间隔S)的总合。换言之，P＝w+S。芯232对应鳍状场效晶体管装置200的较下层中即将形成的鳍状结构(又称作鳍状物)，因此芯232又称作鳍状结构。在一些实施方式中，间距P为已知的技术节点其微影工艺所能达到的芯232之间的最小间距。芯层230包含的材料不同于图案层220(特别是较上图案层226)的材料，以达蚀刻工艺中的蚀刻选择性。如此一来，对应蚀刻品可移除芯层230而不明显地蚀刻较上图案层226，反之亦然。换言之，芯层230与较上图案层226包含的材料具有不同的蚀刻率。在一些实施方式中，芯层230作为图案化图案层220的蚀刻掩模。在一些实施方式中，芯层230包含半导体材料及/或介电材料以达所需的蚀刻选择性，比如硅、非晶硅、半导体氧化物、半导体氮化物、半导体氮氧化物、或半导体碳化物。举例来说，在较上图案层226包含氧化硅的实施方式中，芯层230包含氮化硅。在一些实施例中，可省略图案层20，而芯层230包含的材料不同于基板210以达蚀刻工艺中的蚀刻选择性。如此一来，采用对应蚀刻品可移除芯层230而不明显地蚀刻基板210，反之亦然。在这些实施方式中，芯层230可作为图案化基板210时的蚀刻掩模。
进行沉积、微影、及/或蚀刻工艺的组合，以形成芯层230，使芯232自较上图案层226延伸，如图2A所示。举例来说，形成芯层230包含沉积掩模层(如非晶硅层)于较上图案层226上，进行微影工艺以形成图案化的光阻层于掩模层上，以及进行蚀刻工艺以将定义于图案化的光阻层中的图案转移至掩模层。沉积工艺可包含化学气相沉积、物理气相沉积、原子层沉积、高密度等离子化学气相沉积、有机金属化学气相沉积、远端等离子化学气相沉积、等离子增强化学气相沉积、低压化学气相沉积、原子层化学气相沉积、常压化学气相沉积、旋转涂布、电镀、其他沉积方法、或上述的组合。微影工艺可包含形成光阻层于掩模层上(比如以旋转涂布法)、进行曝光前烘烤工艺、采用光掩模进行曝光工艺、进行曝光后烘烤工艺、以及进行显影工艺。在曝光工艺中，光阻层暴露于射线能量如紫外光、深紫外光、或极紫外光，其中光掩模阻挡、穿透、及/或反射射线至光阻层，端视光掩模的光掩模图案及/或光掩模种类(比如二元光掩模、相位偏移光掩模、或极紫外线光掩模)而定。如此一来，可将对应光掩模图案的影像投影至光阻层上。由于光阻层对射线能量敏感，光阻层的曝光部份将产生化学变化，即光阻层的曝光部份(或未曝光部份)将溶于显影工艺，端视显影工艺所用的显影溶液特性与光阻层特性而定。在显影步骤后，图案化的光阻层包含的光阻图案对应光掩模。在其他实施例中，微影工艺可采用或置换为其他方法，比如无光掩模微影、电子束写入、离子束写入、及/或纳米压印技术。蚀刻工艺可移除部份的掩模层，其中蚀刻工艺采用图案化的光阻层作为蚀刻掩模。蚀刻工艺可包含干蚀刻工艺、湿蚀刻工艺、其他合适的蚀刻工艺、或上述的组合。在蚀刻工艺后，自掩模层移除图案化的光阻层以保留芯层230。上述移除图案化的光阻层的方法可为光阻剥除工艺。在一些实施方式中，芯层230的形成方法为双重图案微影工艺，此方法构成基板上图案的方法为将图案分成两个交错的图案。双重图案化微影可增加集成电路结构(比如鳍状物)的密度。多种双重图案化微影的方法可包含双重曝光(比如采用两组光掩模)、冻结光阻、极紫外线微影、其他合适工艺、或上述的组合。
在图2B至2F中，进行优先切割鳍状物的部份开口图案蚀刻的工艺，可移除部份的芯层230(比如芯232的子集)，以定义鳍状场效晶体管装置200的有源区。在图2B中，保护材料层240形成于芯层230上。在此实施例中，保护材料层240沉积于芯层230上的方法可为任何合适的沉积工艺，因此保护材料层240将填入芯232之间的空间。上述沉积工艺可包含化学气相沉积、物理气相沉积、原子层沉积、高密度等离子化学气相沉积、有机金属化学气相沉积、远端等离子化学气相沉积、等离子增强化学气相沉积、低压化学气相沉积、原子层化学气相沉积、常压化学气相沉积、旋转涂布、电镀、其他沉积方法、或上述的组合。保护材料层240包含的材料不同于芯层230的材料，以达蚀刻工艺中的蚀刻选择性。如此一来，可采用对应的蚀刻品移除芯层230而不明显地蚀刻保护材料层240，反之亦然。换言之，保护材料层240与芯层230包含的材料具有不同的蚀刻率。在一些实施方式中，保护材料层240可包含半导体材料及/或介电材料以达所需的蚀刻选择性，比如硅、非晶硅、半导体氧化物、半导体氮化物、半导体氮氧化物、或半导体碳化物。举例来说，在芯层230包含氮化硅的实施方式中，保护材料层240包含硅。
在图2C中，图案化的光阻层250形成于保护材料层240上。举例来说，微影工艺形成图案化的光阻层250。微影工艺可包含形成光阻层于保护材料层240上(比如以旋转涂布法)、进行曝光前烘烤工艺、采用光掩模进行曝光工艺、进行曝光后烘烤工艺、以及进行显影工艺。在曝光工艺中，光阻层暴露于射线能量如紫外光、深紫外光、或极紫外光，其中光掩模阻挡、穿透、及/或反射射线至光阻层，端视光掩模的光掩模图案及/或光掩模种类而定。如此一来，可将对应光掩模图案的影像投影至光阻层上。由于光阻层对射线能量敏感，光阻层的曝光部份将产生化学变化，即光阻层的曝光部份(或未曝光部份)将溶于显影工艺，端视显影工艺所用的显影溶液特性与光阻层特性而定。在显影步骤后，图案化的光阻层包含的光阻图案对应光掩模。在其他实施例中，微影工艺可采用或置换为其他方法，比如无光掩模微影、电子束写入、离子束写入、及/或纳米压印技术。显影后的图案化的光阻层250包含切割图案以对应光掩模图案，且切割图案露出部份的芯层230。举例来说，切割图案露出芯232的子集，以定义保护的芯232A与未保护的(不需要的)芯232B。在优先切割鳍状物的部份开口图案蚀刻的工艺中，移除未保护的芯232B。在此实施例中，切割图案定义的开口252对准于(重叠)未保护的芯232B上，其中开口252部份的露出未保护的芯232B。举例来说，未保护的芯232B包含定义于侧壁262与264之间的上表面260，而图案化的光阻层250掩模侧壁262而未掩模侧壁264与上表面260，使覆盖侧壁264与上表面260的保护材料层240露出。
在一些实施方式中，图案化的光阻层250部份地掩模未保护的芯232B的上表面260，且部份地露出覆盖上表面260的保护材料层240。在一些实施方式中，图案化的光阻层250完全掩模未保护的芯232B的上表面260，仅露出覆盖侧壁264的保护材料层240。在一些实施方式中，图案化的光阻层250保护部份未保护的芯232B，其上的保护材料层240将保留。欲移除的保护材料层240下的未保护的芯232B，则不具有图案化的光阻层250于其上。此外，虽然此实施例仅图示两个未保护的芯232B，但本发明实施例的芯232的子集可包含任何数目的未保护的芯232B。举例来说，切割图案所露出的芯232的子集可包含单一未保护的芯，其中切割图案露出部份的单一未保护的芯(比如至少一侧壁)。在另一例中，切割图案所露出的芯232的子集可包含超过两个未保护的芯，其中切割图案部份地露出靠近切割图案周围的未保护的芯(比如露出至少一侧壁)，并完全露出靠近周围的未保护的芯之间的未保护的芯(比如露出未保护的芯的上表面与侧壁)。本发明在图案化的光阻层250改为图案化的硬掩模层的实施方式中，其亦图案化以具有开口252。在这些实施方式中，图案化的硬掩模层可包含半导体材料及/或介电材料，以达所需的蚀刻选择性(比如图案化的硬掩模层及保护材料层240之间的蚀刻选择性)。上述图案化的硬掩模层可为硅、半导体氧化物(如氧化硅)、半导体氮化物(如氮化硅)、半导体氮碳化物(如氮碳氧化硅)、或半导体碳化物(如碳氮化硅)。
在图2D中，切割图案转移至保护材料层240以形成图案化的保护材料层240，其部份地露出未保护的芯232B。举例来说，切割图案定义开口270，其部份地露出未保护的芯232B。在一些实施方式中，蚀刻工艺移除定义于图案化的光阻层250中的开口252所露出的保护材料层240，比如覆盖未保护的芯232B的上表面260与侧壁264的保护材料层240。由于图案化的光阻层250掩模侧壁262，因此保护材料层240保留于侧壁262上。蚀刻工艺可为干蚀刻工艺、湿蚀刻工艺、或上述的组合。在此实施例中，自部份未保护的芯232B选择性地蚀刻保护材料层240，而不蚀刻(或不明显地蚀刻)未保护的芯232B。可调整多种蚀刻参数以选择性地蚀刻保护材料层240，比如蚀刻品组成、蚀刻温度、蚀刻溶液浓度、蚀刻时间、蚀刻压力、电源功率、射频偏压、射频偏功率、蚀刻品流速、其他合适的蚀刻参数、或上述的组合。在一些实施方式中，湿蚀刻工艺可采用合适的蚀刻溶液以选择性地蚀刻保护材料层240，比如氢氟酸为主的溶液、硫酸为主的溶液、盐酸为主的溶液、氢氧化铵为主的溶液、其他合适的蚀刻溶液、或上述的组合。之后可采用剥除工艺移除图案化的光阻层250。
在图2E中，自芯层230移除未保护的芯232B。举例来说，可进行蚀刻工艺以移除定义于保护材料层240中的开口270所露出的未保护的芯232B。选择性地蚀刻未保护的芯232B，而不蚀刻(或不明显地蚀刻)保护材料层240及/或图案层220(特别是其较上图案层226)。蚀刻工艺可为干蚀刻工艺、湿蚀刻工艺、或上述的组合。可调整多种蚀刻参数以选择性地蚀刻未保护的芯232B，比如蚀刻品组成、蚀刻温度、蚀刻溶液浓度、蚀刻时间、蚀刻压力、电源功率、射频偏压、射频偏功率、蚀刻品流速、其他合适的蚀刻参数、或上述的组合。在一些实施方式中，湿蚀刻工艺可采用合适的蚀刻溶液以选择性地蚀刻未保护的芯232B，比如氢氟酸为主的溶液、硫酸为主的溶液、盐酸为主的溶液、氢氧化铵为主的溶液、其他合适的蚀刻溶液、或上述的组合。在图2F中，之后移除任何残留的保护材料层240，比如选择性地蚀刻残留保护材料层，且其移除方法如上述图2D，以保留位于图案层220上的保护的芯232A。保护的芯232A的间隔有间隔S1，因此保护的芯232A的间距P1(即w+S1)大于间距P。
在图2G至2I中，采用芯层230(特别是保留的保护的芯232A)以定义鳍状物层于基板210中。在图2G中，移除部份的图案层220，比如以蚀刻工艺移除。举例来说，选择性蚀刻较上图案层226、中间图案层224、与底图案层222，而不蚀刻(或不明显地蚀刻)芯层230，因此保护的芯232A作为移除部份图案层220时的蚀刻掩模。蚀刻工艺为干蚀刻工艺、湿蚀刻工艺、或上述的组合。可调整多种蚀刻参数以选择性地蚀刻图案层220，比如蚀刻品组成、蚀刻温度、蚀刻溶液浓度、蚀刻时间、蚀刻压力、电源功率、射频偏压、射频偏功率、蚀刻品流速、其他合适的蚀刻参数、或上述的组合。本发明实施例可采用蚀刻工艺及/或其他工艺的任何组合，以移除部份的图案层220。接着如图2H所示，可移除保护的芯232A，比如以蚀刻工艺移除。蚀刻工艺可选择性地蚀刻保护的芯232A而不蚀刻(或不明显地蚀刻)保留的部份图案层220，以提供用于图案化基板210的图案结构280。
在图2I中，移除部份基板210以形成鳍状物层290，比如以蚀刻工艺移除。鳍状物层290包含鳍状物292的阵列，其中鳍状物292具有间距P1，且相邻的鳍状物292的间隔有间隔S1。在蚀刻工艺后，沟槽294定义于鳍状物292之间。蚀刻工艺为干蚀刻工艺、湿蚀刻工艺、或上述的组合。在一些实施方式中，选择性地蚀刻基板210而不蚀刻(或不明显地蚀刻)图案结构280，因此图案结构280可在移除部份基板210的步骤中作为蚀刻掩模。可调整多种蚀刻参数以选择性地蚀刻基板210，比如蚀刻品组成、蚀刻温度、蚀刻溶液浓度、蚀刻时间、蚀刻压力、电源功率、射频偏压、射频偏功率、蚀刻品流速、其他合适的蚀刻参数、或上述的组合。在一些实施方式中，进行蚀刻工艺时会移除图案结构280的多种层状物。在一些实施方式中，可在形成鳍状物层290之后移除图案结构280。
接着可对鳍状场效晶体管装置200进行额外工艺，以形成本技术领域已知的多种结构或区域。举例来说，隔离结构可形成于沟槽294中以隔离鳍状物292，可隔离鳍状场效晶体管装置200的多种有源区。隔离结构包含氧化硅、氮化硅、氮氧化硅、其他合适的隔离材料、或上述的组合。隔离结构可包含不同结构，比如浅沟槽隔离结构、深沟槽隔离结构、及/或局部氧化硅结构。在一些实施方式中，隔离结构的形成方法为将绝缘材料填入沟槽294中，比如采用化学气相沉积工艺或旋转涂布玻璃工艺。可进行化学机械研磨工艺以移除多余的绝缘材料及/或平坦化隔离结构的上表面。在一些实施方式中，隔离结构的形成方法为沉积绝缘材料于基板210上，因此绝缘材料层填入鳍状物292之间的沟槽294。接着回蚀刻绝缘材料层。在一些实施方式中，隔离结构包含填入沟槽294的多层结构，比如热氧化物衬垫层与其上的氮化硅层。后续工艺可包含一或多道离子注入工艺(比如注入至鳍状物294中)、形成一或多个外延成长层(其可包含掺杂层)、以及形成栅极结构(比如高介电常数介电物与金属栅极的堆叠)。此外，后续工艺可包含形成侧壁间隔物(比如形成于高介电常数介电物与金属栅极的堆叠上)、源极/漏极结构(比如外延成长源极/漏极结构)、蚀刻停止层、层间介电层、接点开口、接点金属、以及多种接点/通孔/线路及多层内连线结构(比如金属层与层间介电层)于基板210上。上述单元设置为连接多种结构以形成功能电路，其可包含一或多个鳍状场效晶体管装置。在又一例中，多层内连线可包含垂直内连线如通孔或接点，以及水平内连线如金属线路。多种内连线结构可采用多种导电材料如铜、钨、及/或硅化物。在一例中，镶嵌及/或双镶嵌工艺可用以形成铜相关的多层内连线结构。
图3A至3D本发明多种实施例中，位于材料层(如芯层230)上的图案化的光阻层(如图案化的光阻层250)的上视图。虽然未图示，但保护材料层240位于图案化的光阻层250与芯层230之间，且图案化的光阻层250中的开口所露出的保护材料层240已移除。在图3A中，对鳍状场效晶体管装置200进行现有的优先切割鳍状物的工艺，以完全露出未保护的芯232B。举例来说，图案化的光阻层250包含开口270A定义的切割图案，且开口270A完全露出未保护的芯232B，其中覆盖窗口295A限制开口270A与下方的芯层230的对准。覆盖窗口295A定义切割边缘298的边界，且切割边缘298定义开口270A，可确保保护材料层240完全不覆盖未保护的芯232B时，保护材料层240保持覆盖保护的芯232A。间隔S可限制上述边界。举例来说，现有的优先切割鳍状物的工艺通常指定其覆盖(切割)预算为S/2，因此切割边缘298自未保护的芯232B的侧壁偏移的距离不可超过S/2，以确保可自未保护的芯232B完全移除保护材料层240。当集成电路技术的结构尺寸持续缩小(比如32nm、28nm、20nm、或更小)，缩小间距P将缩小芯232之间的间隔S，这将大幅减少覆盖预算。这对形成较小的集成电路结构如鳍状场效晶体管装置的鳍状物而言为明显挑战。增加覆盖预算的解答的一为缩小芯232的宽度以增加间隔S。然而这种作法通常会造成高深宽比的图案，进而需要更复杂的蚀刻工艺。
藉由部份露出未保护的芯232B，可明显增加覆盖预算。举例来说，在图3B中对鳍状场效晶体管装置200进行优先切割鳍状物的部份开口图案蚀刻的工艺时，图3B的上视图对应2D的鳍状场效晶体管装置200(剖视图)。在图3B中，图案化的光阻层250包含开口270B定义的切割图案，而覆盖窗口295B限制开口270B与下方的芯层230的对准。覆盖窗口295B定义切割边缘298的边界，且切割边缘298定义开口270B，可确保保护材料层240不覆盖部份的未保护的芯232B时，保护材料层240覆盖保护的芯232A。藉由部份地露出未保护的芯232B，间距P可限制边界。综上所述，优先切割鳍状物的部份开口图案蚀刻的工艺可将覆盖(切割)预算自S/2(即(P-w)/2)增加至P/2，因此切割边缘298自未保护的芯232B的侧壁偏移的距离可达P/2，如3B所示。这可比现有的优先切割鳍状物的工艺容忍较大的覆盖误差，相对于芯层230可允许开口270B中的偏移增加。举例来说，图3C中的开口270B朝左偏移以完全露出一个未保护的芯232B，并部份露出另一个未保护的芯232B。图3D中的开口270B向右偏移以完全露出一个未保护的芯232B，并部份露出另一个未保护的芯232B。在一些实施方式中，优先切割鳍状物的部份开口图案蚀刻的工艺可增加40％至50％的覆盖(切割)边界。上述优点不需高深宽比的图案及/或不含缺陷(比如影响鳍状场效晶体管装置的残留未保护的芯232B)，因此可简化工艺并增加工艺弹性。不同实施例可具有不同优点，且任何实施例不必具有特定的优点。
图4A至4I本发明多种实施例中，部份或全部鳍状场效晶体管装置300于多种工艺阶段(比如方法100的工艺阶段)中的剖视图。鳍状场效晶体管装置300可包含于微处理器、存储器、及/或其他集成电路装置中。在一些实施方式中，鳍状场效晶体管装置300可为部份的集成电路芯片、单芯片系统、或上述的部份，其可包含多种无源与有源微电子装置，比如电阻、电容、电感、二极管、金氧半场效晶体管、互补式金氧半装置、双结晶体管、横向扩散金氧半晶体管、高电压晶体管、高频晶体管、其他合适构件、或上述的组合。鳍状场效晶体管装置300在许多方面与鳍状场效晶体管装置200类似。综上所述，图2A至2I与图4A至4I中的类似结构将以相同附图标记标示，以清楚并简化说明。图4A至4I已简化以利清楚了解本发明实施例的发明性概念。鳍状场效晶体管装置300可包含额外结构，且其他实施例可置换、调整、或省略鳍状场效晶体管装置300的一些结构。
图4A中的鳍状场效晶体管装置300与鳍状场效晶体管装置200类似，其包含基板210、定义于基板210上的图案层220、以及位于图案层220上的芯层230。芯层230包含芯232，芯232具有宽度w与间距P，且相邻的芯232的间隔有间隔S。与图2B至2F中制作鳍状场效晶体管装置200的方法类似，图4B至4F进行优先切割鳍状物的部份开口图案蚀刻的工艺，以移除部份的芯层230(比如芯232的子集)，可定义鳍状场效晶体管装置300的有源区。优先切割鳍状物的部份开口图案蚀刻的工艺，可达切割鳍状物的部份开口图案蚀刻的工艺所述的一或多种优点，比如增加覆盖(切割)的预算。
在图4B中，保护材料层340形成于芯层230上。与图2B中沉积于鳍状场效晶体管装置200的芯层230上的保护材料层240相较，保护材料层340并未填满芯232之间的空间。举例来说，保护材料层340顺应性地沉积于芯层230上的方法可为任何合适的沉积工艺，因此在芯层230及/或基板210的露出表面上的保护材料层340具有实质上一致的厚度。上述沉积工艺可包含化学气相沉积、物理气相沉积、原子层沉积、高密度等离子化学气相沉积、有机金属化学气相沉积、远端等离子化学气相沉积、等离子增强化学气相沉积、低压化学气相沉积、原子层化学气相沉积、常压化学气相沉积、旋转涂布、电镀、其他沉积方法、或上述的组合。保护材料层340包含的材料不同于芯层230的材料，以达蚀刻工艺中的蚀刻选择性。如此一来，可采用对应的蚀刻品移除芯层230而不明显地蚀刻保护材料层340，反之亦然。换言之，保护材料层340与芯层230包含的材料具有不同的蚀刻率。在一些实施方式中，保护材料层340可包含半导体材料及/或介电材料以达所需的蚀刻选择性，比如硅、非晶硅、半导体氧化物、半导体氮化物、半导体氮氧化物、或半导体碳化物。举例来说，在芯层230包含氮化硅的实施方式中，保护材料层340包含硅。
在图4C中，图案化的光阻层350形成于保护材料层340上。可进行微影工艺以形成图案化的光阻层350，如同前述形成图案化的光阻层250的微影工艺。然而与图2C中形成于鳍状场效晶体管装置200的保护材料层240上的图案化的光阻层250相较，图案化的光阻层350与保护材料层340的组合填入芯232之间的空间。在显影步骤后，图案化的光阻层350包含的切割图案对应光掩模图案，其中切割图案露出部份的芯层230。举例来说，切割图案露出芯232的子集，以定义保护的芯232A与未保护的芯232B。在图4C中，切割图案包含的开口352对准于(重叠)未保护的芯232B上，其中开口352部份的露出未保护的芯232B。与图2C中形成于鳍状场效晶体管装置200的保护材料层240上的图案化的光阻层250类似，图案化的光阻层350掩模侧壁262而未掩模侧壁264与上表面260，使覆盖侧壁264与上表面260的保护材料层340露出。在一些实施方式中，图案化的光阻层350部份地掩模未保护的芯232B的上表面260，且部份地露出覆盖上表面260的保护材料层340。在一些实施方式中，图案化的光阻层350完全掩模未保护的芯232B的上表面260，仅露出覆盖侧壁264的保护材料层340。在一些实施方式中，图案化的光阻层350保护部份未保护的芯232B，其上的保护材料层340将保留。欲移除的保护材料层340下的未保护的芯232B，则不具有图案化的光阻层350于其上。
在图4D中，切割图案转移至保护材料层340以形成图案化的保护材料层340，可部份地露出未保护的芯232B。举例来说，切割图案定义开口370，其部份地露出未保护的芯232B。在一些实施方式中，蚀刻工艺移除定义于图案化的光阻层350中的开口352所露出的保护材料层340，比如覆盖未保护的芯232B的上表面260与侧壁264的保护材料层340。由于图案化的光阻层350掩模侧壁262，因此保护材料层340保留于侧壁262上。在此实施例中，自部份未保护的芯232B选择性地蚀刻保护材料层340，而不蚀刻(或不明显地蚀刻)未保护的芯232B。上述蚀刻工艺可与图2D中用以移除保护材料层240的蚀刻工艺类似。
在图4E中，自芯层230移除未保护的芯232B。举例来说，可进行蚀刻工艺以移除定义于保护材料层340中的开口370所露出的未保护的芯232B。选择性地蚀刻未保护的芯232B，而不蚀刻(或不明显地蚀刻)保护材料层340及/或图案层220(特别是其较上图案层226)。上述蚀刻工艺可与图2E中用以自鳍状场效晶体管装置200移除未保护的芯232B的蚀刻工艺类似。在图4F中，之后移除任何残留的保护材料层340，比如选择性地蚀刻残留保护材料层，且其移除方法如上述图4D，以保留位于图案层220上的保护的芯232A。保护的芯232A具有间距P1，且相邻的保护的芯的间隔有间隔S1。在图4G至4I中，接着对鳍状场效晶体管装置300进行后续工艺，其与图2G至2I中对鳍状场效晶体管装置200进行的工艺类似。举例来说，采用芯层230(特别是保留的保护的芯232A)定义鳍状物层290于基板210中，其中鳍状物层290包含鳍状物292。与鳍状场效晶体管装置200类似，可对鳍状场效晶体管装置300进行后续工艺，比如形成隔离结构于定义在鳍状物292之间的沟槽294中，及/或形成鳍状场效晶体管装置300的其他结构。
图5A至5F本发明多种实施例中，部份或全部鳍状场效晶体管装置400于多种工艺阶段(比如方法100的工艺阶段)中的剖视图。鳍状场效晶体管装置400可包含于微处理器、存储器、及/或其他集成电路装置中。在一些实施方式中，鳍状场效晶体管装置400可为部份的集成电路芯片、单芯片系统、或上述的部份，其可包含多种无源与有源微电子装置，比如电阻、电容、电感、二极管、金氧半场效晶体管、互补式金氧半装置、双结晶体管、横向扩散金氧半晶体管、高电压晶体管、高频晶体管、其他合适构件、或上述的组合。图5A至5F已简化以利清楚了解本发明实施例的发明性概念。鳍状场效晶体管装置400可包含额外结构，且其他实施例可置换、调整、或省略鳍状场效晶体管装置400的一些结构。
在图5A中，鳍状场效晶体管装置400包含基板410如晶片。在此实施例中，基板410包含硅。在其他或额外实施例中，基板410包含另一半导体元素如锗；半导体化合物如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟；半导体合金如硅锗(SiGe)、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP；或上述的组合。在其他实施例中，基板410为绝缘层上半导体基板，比如绝缘层上硅(SOI)基板、绝缘层上硅锗(SGOI)基板、或绝缘层上锗(GOI)基板。绝缘层上半导体基板的制作方法可采用分离注入氧(SIMOX)、晶片接合、及/或其他合适方法。
基板410可包含多种掺杂区(未图示)，端视鳍状场效晶体管装置400的设计需求。在一些实施方式中，基板410包含掺杂p型掺质如硼(如BF2)、铟、其他p型掺质、或上述的组合的p型掺杂区(如p型阱)。在一些实施方式中，基板410包含掺杂n型掺质如磷、砷、其他n型掺质、或上述的组合的n型掺杂区(如n型阱)。在一些实施方式中，基板410包含p型掺质与n型掺质的组合的掺杂区。多种掺杂区可直接形成于基板410之上及/或之中，比如提供p型阱结构、n型阱结构、双阱结构、隆起结构、或上述的组合。掺杂方法可采用离子注入或扩散的多种步骤与技术。
鳍状物层430形成于基板410上。在此实施例中，鳍状物层430包含自基板410延伸的鳍状物432的阵列，每一鳍状物432具有宽度w，且相邻的鳍状物432具有间隔S。鳍状物432的间距P通常指的是集成电路结构的宽度(比如鳍状物432的宽度w)与相邻的集成电路结构之间的间隔宽度(比如鳍状物432之间的间隔S)的总合。换言之，P＝w+S。鳍状物432又称作鳍状结构。在一些实施方式中，间距P为已知的技术节点其微影工艺所能达到的鳍状物432之间的最小间距。在此实施例中，鳍状物层430为部份的基板410。在一些实施方式中，鳍状物层430形成于基板410的材料层(如半导体材料层)中。举例来说，在基板410包含硅的实施方式中，鳍状物层430包含硅。在一些其他的实施方式中，鳍状物层430定义于基板410上的材料层(如半导体材料层)中。
进行沉积、微影、及/或蚀刻工艺的组合，以定义鳍状物层430于基板410中，使鳍状物432自基板410延伸，如图5A所示。举例来说，形成鳍状物层430包含沉积进行微影工艺以形成图案化的光阻层于基板410(或基板410上的材料层)上，以及进行蚀刻工艺以将定义于图案化的光阻层中的图案转移至基板410(或基板410上的材料层)。微影工艺可包含形成光阻层于基板410上(比如以旋转涂布法)、进行曝光前烘烤工艺、采用光掩模进行曝光工艺、进行曝光后烘烤工艺、以及进行显影工艺。在曝光工艺中，光阻层暴露于射线能量如紫外光、深紫外光、或极紫外光，其中光掩模阻挡、穿透、及/或反射射线至光阻层，端视光掩模的光掩模图案及/或光掩模种类(比如二元光掩模、相位偏移光掩模、或极紫外线光掩模)而定。如此一来，可将对应光掩模图案的影像投影至光阻层上。由于光阻层对射线能量敏感，光阻层的曝光部份将产生化学变化，即光阻层的曝光部份(或未曝光部份)将溶于显影工艺，端视显影工艺所用的显影溶液特性与光阻层特性而定。在显影步骤后，图案化的光阻层包含的光阻图案对应光掩模。在其他实施例中，微影工艺可采用或置换为其他方法，比如无光掩模微影、电子束写入、离子束写入、及/或纳米压印技术。蚀刻工艺可移除部份的基板410，其中蚀刻工艺采用图案化的光阻层作为蚀刻掩模。蚀刻工艺可包含干蚀刻工艺、湿蚀刻工艺、其他合适的蚀刻工艺、或上述的组合。在蚀刻工艺后，自基板410移除图案化的光阻层。上述移除图案化的光阻层的方法可为光阻剥除工艺。在一些实施方式中，鳍状物层430的形成方法为双重图案微影工艺，此方法构成基板上图案的方法为将图案分成两个交错的图案。双重图案化微影可增加集成电路结构(比如鳍状物)的密度。多种双重图案化微影的方法可包含双重曝光(比如采用两组光掩模)、冻结光阻、极紫外线微影、其他合适工艺、或上述的组合。
在图5B至5F中，进行最后切割鳍状物的部份开口图案蚀刻的工艺，可移除部份的鳍状物层430(比如鳍状物432的子集)，以定义鳍状场效晶体管装置400的有源区。在图5B中，保护材料层440形成于鳍状物层430上。在此实施例中，保护材料层440沉积于鳍状物层430上的方法可为任何合适的沉积工艺，因此保护材料层440将填入鳍状物432之间的空间。上述沉积工艺可包含化学气相沉积、物理气相沉积、原子层沉积、高密度等离子化学气相沉积、有机金属化学气相沉积、远端等离子化学气相沉积、等离子增强化学气相沉积、低压化学气相沉积、原子层化学气相沉积、常压化学气相沉积、旋转涂布、电镀、其他沉积方法、或上述的组合。保护材料层440包含的材料不同于鳍状物层430的材料，以达蚀刻工艺中的蚀刻选择性。如此一来，可采用对应的蚀刻品移除鳍状物层430而不明显地蚀刻保护材料层440，反之亦然。换言之，保护材料层440与鳍状物层430包含的材料具有不同的蚀刻率。在一些实施方式中，保护材料层440可包含半导体材料及/或介电材料以达所需的蚀刻选择性，比如硅、非晶硅、半导体氧化物、半导体氮化物、半导体氮氧化物、或半导体碳化物。举例来说，在鳍状物层430包含硅的实施方式中，保护材料层440包含氧化硅。
在图5C中，图案化的光阻层450形成于保护材料层440上。举例来说，微影工艺形成图案化的光阻层450。微影工艺可包含形成光阻层于保护材料层440上(比如以旋转涂布法)、进行曝光前烘烤工艺、采用光掩模进行曝光工艺、进行曝光后烘烤工艺、以及进行显影工艺。在曝光工艺中，光阻层暴露于射线能量，其中光掩模阻挡、穿透、及/或反射射线至光阻层，端视光掩模的光掩模图案及/或光掩模种类而定。如此一来，可将对应光掩模图案的影像投影至光阻层上。由于光阻层对射线能量敏感，光阻层的曝光部份将产生化学变化，即光阻层的曝光部份(或未曝光部份)将溶于显影工艺，端视显影工艺所用的显影溶液特性与光阻层特性而定。在其他实施例中，微影工艺可采用或置换为其他方法，比如无光掩模微影、电子束写入、离子束写入、及/或纳米压印技术。显影后的图案化的光阻层450包含切割图案以对应光掩模图案，且切割图案露出部份的鳍状物层430。举例来说，切割图案露出鳍状物432的子集，以定义保护的鳍状物432A与未保护的(不需要的)鳍状物432B。在最后切割鳍状物的工艺中，移除未保护的鳍状物432B。在此实施例中，切割图案包含的开口452对准于(重叠)未保护的鳍状物432B上，其中开口452部份的露出未保护的鳍状物432B。举例来说，未保护的鳍状物432B包含定义于侧壁462与464之间的上表面460，而图案化的光阻层450掩模侧壁262而未掩模侧壁464，使覆盖侧壁464的保护材料层440露出。在另一实施例中，图案化的光阻层450部份地掩模未保护的鳍状物432B的上表面460，并部份地露出覆盖上表面460的保护材料440。
在一些实施方式中，图案化的光阻层450完全掩模未保护的鳍状物432B的上表面460，仅露出覆盖侧壁464的保护材料层440。在一些实施例中，图案化的光阻层450保护部份未保护的鳍状物432B，其上的保护材料层440将保留。欲移除的保护材料层440下的未保护的鳍状物432B，则不具有图案化的光阻层450于其上。此外，虽然此实施例仅图示两个未保护的鳍状物，但本发明实施例的鳍状物432的子集可包含任何数目的未保护的鳍状物。举例来说，切割图案所露出的鳍状物432的子集可包含单一未保护的鳍状物，其中切割图案露出部份的单一未保护的鳍状物(比如一侧壁)。在另一例中，切割图案所露出的鳍状物432的子集可包含超过两个未保护的芯，其中切割图案部份地露出靠近切割图案周围的未保护的鳍状物432B(比如露出至少一侧壁)，并完全露出靠近周围的未保护的鳍状物432B之间的未保护的鳍状物432B(比如露出未保护的鳍状物432B的上表面与侧壁)。
在图5D中，切割图案转移至保护材料层440以形成开口470于其中，且开口470部份地露出未保护的鳍状物432B。举例来说，蚀刻工艺移除定义于图案化的光阻层450中的开口452所露出的保护材料层440，比如覆盖未保护的鳍状物432B的上表面460与侧壁464的部份保护材料层440。由于图案化的光阻层450掩模侧壁462，因此保护材料层440保留于侧壁462与部份的上表面460上。自部份未保护的鳍状物432B选择性地蚀刻保护材料层440，而不蚀刻(或不明显地蚀刻)未保护的鳍状物432B。蚀刻工艺可为干蚀刻工艺、湿蚀刻工艺、或上述的组合。可调整多种蚀刻参数以选择性地蚀刻保护材料层440，比如蚀刻品组成、蚀刻温度、蚀刻溶液浓度、蚀刻时间、蚀刻压力、电源功率、射频偏压、射频偏功率、蚀刻品流速、其他合适的蚀刻参数、或上述的组合。在一些实施方式中，湿蚀刻工艺可采用合适的蚀刻溶液以选择性地蚀刻保护材料层440，比如氢氟酸为主的溶液、硫酸为主的溶液、盐酸为主的溶液、氢氧化铵为主的溶液、其他合适的蚀刻溶液、或上述的组合。在此实施例中，并未自侧壁464完全移除保护材料层440。然而本发明实施例亦可自侧壁464完全移除保护材料层440。之后可采用剥除工艺移除图案化的光阻层450。
在图5E中，自鳍状物层430移除未保护的鳍状物432B。举例来说，可进行蚀刻工艺以移除定义于保护材料层440中的开口470所露出的未保护的鳍状物432B。选择性地移除未保护的鳍状物432B，而不蚀刻(或不明显地蚀刻)保护材料层440。蚀刻工艺可为干蚀刻工艺、湿蚀刻工艺、或上述的组合。可调整多种蚀刻参数以选择性地蚀刻未保护的鳍状物432B，比如蚀刻品组成、蚀刻温度、蚀刻溶液浓度、蚀刻时间、蚀刻压力、电源功率、射频偏压、射频偏功率、蚀刻品流速、其他合适的蚀刻参数、或上述的组合。在一些实施方式中，湿蚀刻工艺可采用合适的蚀刻溶液以选择性地蚀刻未保护的鳍状物432B，比如氢氟酸为主的溶液、硫酸为主的溶液、盐酸为主的溶液、氢氧化铵为主的溶液、其他合适的蚀刻溶液、或上述的组合。在此实施例中，由于未由侧壁完全移除保护材料层440，残留的部份未保护的鳍状物432B仍自基板410延伸。这些残留的部份可称作残余鳍状物。接着如图5F所示，移除任何残留的保护材料层440，比如以上述图5D的选择性蚀刻工艺移除，并保留自基板410延伸的保护的鳍状物432A。保护的鳍状物432A的间隔有间隔S1，因此保护的鳍状物432A的间距P1(即w+S1)大于间距P。沟槽294定义于保护的鳍状物432A之间。
接着可对鳍状场效晶体管装置400进行额外工艺，以形成本技术领域已知的多种结构或区域。举例来说，隔离结构可形成于沟槽480中以隔离保护的鳍状物432A，可隔离鳍状场效晶体管装置400的多种有源区。隔离结构包含氧化硅、氮化硅、氮氧化硅、其他合适的隔离材料、或上述的组合。隔离结构可包含不同结构，比如浅沟槽隔离结构、深沟槽隔离结构、及/或局部氧化硅结构。在一些实施方式中，隔离结构的形成方法为将绝缘材料填入沟槽480中，比如采用化学气相沉积工艺或旋转涂布玻璃工艺。可进行化学机械研磨工艺以移除多余的绝缘材料及/或平坦化隔离结构的上表面。在一些实施方式中，隔离结构的形成方法为沉积绝缘材料于基板410上，因此绝缘材料层填入保护的鳍状物432A之间的沟槽480。接着回蚀刻绝缘材料层。在一些实施方式中，隔离结构包含填入沟槽480的多层结构，比如热氧化物衬垫层与其上的氮化硅层。后续工艺可包含一或多道离子注入工艺(比如注入至保护的鳍状物432A中)、形成一或多个外延成长层(其可包含掺杂层)、以及形成栅极结构(比如高介电常数介电物与金属栅极的堆叠)。此外，后续工艺可包含形成侧壁间隔物(比如形成于高介电常数介电物与金属栅极的堆叠上)、源极/漏极结构(比如外延成长源极/漏极结构)、蚀刻停止层、层间介电层、接点开口、接点金属、以及多种接点/通孔/线路及多层内连线结构(比如金属层与层间介电层)于基板410上。上述单元设置为连接多种结构以形成功能电路，其可包含一或多个鳍状场效晶体管装置。在又一例中，多层内连线可包含垂直内连线如通孔或接点，以及水平内连线如金属线路。多种内连线结构可采用多种导电材料如铜、钨、及/或硅化物。在一例中，镶嵌及/或双镶嵌工艺可用以形成铜相关的多层内连线结构。
图5A至5F所示的最后切割鳍状物的部份开口图案蚀刻的工艺，可与优先切割鳍状物的部份开口图案蚀刻的工艺具有类似优点，比如增加覆盖(切割)预算，如图3A至3D所述。举例来说，最后切割鳍状物的部份开口图案蚀刻的工艺可将覆盖(切割)预算由S/2(即(P-w)/2)增加至P/2，相对于芯层230可允许开口452中的偏移增加。在一些实施方式中，优先切割鳍状物的部份开口图案蚀刻的工艺可增加40％至50％的覆盖(切割)边界。上述优点不需高深宽比的图案及/或不含缺陷(比如影响鳍状场效晶体管装置的残留未保护的芯232B)，因此可简化工艺并增加工艺弹性。举例来说，图6A本发明多种实施例中鳍状场效晶体管装置400的多种图式，其采用现有的最后切割鳍状物工艺。图6B本发明多种实施例中鳍状场效晶体管中置400的多种图式，其采用优先切割鳍状物的部份开口图案蚀刻的工艺。图6A与6B包含移除未保护的鳍状物432B之前与之后的鳍状场效晶体管装置400的三维图；其中X切面为移除未保护的鳍状物432B之前与之后的鳍状场效晶体管装置400其沿着未保护的鳍状物432B之一的X方向的剖视图，而Y切面移除未保护的鳍状物432B之后的鳍状场效晶体管装置400沿着y方向的剖视图。
在图6A中，对鳍状场效晶体管装置400进行现有的最后切割鳍状物的工艺，以完全露出未保护的鳍状物432B。举例来说，图案层490包含开口492定义的切割图案，且开口492完全露出未保护的鳍状物432B的上表面。接着以蚀刻工艺移除未保护的鳍状物432B以形成沟槽494，且沟槽494的侧壁定义线路末端(如鳍状物末端)。在X-切面中，沟槽494包含锥形的侧壁，其导致鳍状物不具有所需的关键尺寸。在Y-切面中，部份未保护的鳍状物432B保留于沟槽494中(称作残留鳍状物)，这通常来自于沟槽494的高深宽比。上述缺陷会负面地影响鳍状场效晶体管装置的效能。为了使沟槽的锥状侧壁与残留的鳍状物等问题最小化，现有的最后切割鳍状物的工艺通常需要采用非等向蚀刻工艺。
在图6B中，对鳍状场效晶体管装置400进行最后切割鳍状物的部份开口图案蚀刻的工艺，将部份地露出未保护的鳍状物432B。举例来说，保护材料层440包含开口470定义的切割图案，且开口470部份地露出未保护的鳍状物432B的上表面及一侧壁，如图5B至5F所详述。接着以蚀刻工艺移除未保护的鳍状物432B以形成沟槽496，其中沟槽496的侧壁定义线路末端(如鳍状物末端)。与现有的优先切割鳍状物的工艺相较，优先切割鳍状物的部份开口图案蚀刻的工艺可提供线路末端的关键尺寸控制，及/或降低缺陷(比如残留的鳍状物)。举例来说，与沟槽494相较，沟槽496包含非锥形的侧壁，可改良线路末端的关键尺寸。在另一例中，沟槽496克服现有最后切割鳍状物工艺的高深宽比限制，在蚀刻工艺后减少残留于沟槽496内的部份未保护的鳍状物432B。如此一来，最后切割鳍状物的部份开口图案蚀刻的工艺可提供工艺弹性，且允许等向蚀刻工艺可用于移除未保护的鳍状物432B，其可降低蚀刻工艺所需的时间与能量。不同实施例可具有不同优点，且任一实施例不必具有特定优点。
图7A至7F本发明多种实施例中，部份或全部的鳍状场效晶体管装置500于工艺阶段(比如方法100所述的工艺阶段)中的剖视图。鳍状场效晶体管装置500可包含于微处理器、存储器、及或其他集成电路装置中。在一些实施方式中，鳍状场效晶体管装置500可为部份的集成电路芯片、单芯片系统、或上述的部份，其可包含多种无源与有源微电子装置如电阻、电容、电感、二极管、金氧半场效晶体管、互补式金氧半装置、双结晶体管、横向扩散金氧半晶体管、高电压晶体管、高频晶体管、其他合适构件、或上述的组合。鳍状场效晶体管装置500与鳍状场效晶体管装置400类似。综上所述，图5A至5F与图7A至7F中类似的结构将以相同附图标记标示，以简化与清楚说明。图7A至7F已简化，有利于清楚理解本发明实施例的发明概念。鳍状场效晶体管装置500可包含额外结构，而其他实施例可置换、调整、或省略鳍状场效晶体管装置500的一些结构。
图7A中的鳍状场效晶体管装置500与鳍状场效晶体管装置400类似，其包含基板410以及定义其上的鳍状物层430。在此实施例中，鳍状物层430包含自基板410延伸的鳍状物432的阵列，鳍状物423具有宽度w与间距P，且相邻的鳍状物432的间隔有间隔S。与图5B至5F中制作鳍状场效晶体管装置400的方法类似，进行最后切割鳍状物的部份开口图案蚀刻的工艺，以移除部份的鳍状物层430(比如鳍状物432的子集)，可定义鳍状场效晶体管装置500的有源区。最后切割鳍状物的部份开口图案蚀刻的工艺，可达切割鳍状物的部份开口图案蚀刻的工艺所述的一或多种优点，比如增加覆盖(切割)的预算。
在图7B中，保护材料层540形成于鳍状物层430上。与图5B中沉积于鳍状场效晶体管装置400的鳍状物层430上的保护材料层540相较，此实施例的保护材料层540并未填满鳍状物432之间的空间。举例来说，保护材料层540顺应性地沉积于鳍状物层430上，其沉积方法可为任何合适的沉积工艺。如此一来，鳍状物层430及/或基板410的露出表面上的保护材料层540具有一致的厚度。沉积工艺可包含化学气相沉积、物理气相沉积、原子层沉积、高密度等离子化学气相沉积、有机金属化学气相沉积、远端等离子化学气相沉积、等离子增强化学气相沉积、低压化学气相沉积、原子层化学气相沉积、常压化学气相沉积、旋转涂布、电镀、其他沉积方法、或上述的组合。保护材料层540包含的材料不同于鳍状物层430的材料，以达蚀刻工艺中的蚀刻选择性。如此一来，对应蚀刻品可移除鳍状物层430，而不明显地蚀刻保护材料层540，反之亦然。换言之，保护材料层540与鳍状物层430包含的材料具有不同的蚀刻率。在一些实施方式中，保护材料层540包含半导体材料及/或介电材料以达所需的蚀刻选择性，比如硅、非晶硅、半导体氧化物、半导体氮化物、半导体氮氧化物、或半导体碳化物。举例来说，在鳍状物层430包含硅的实施方式中，保护材料层540可包含氧化硅。
在图7C中，形成图案化的光阻层550于保护材料层540上。在一些实施方式中，进行微影工艺以形成图案化的光阻层550，其与前述形成图案化的光阻层450的微影工艺类似。然而与图5C中形成图案化的光阻层450于鳍状场效晶体管装置400的保护材料层440上的步骤相较，图案化的光阻层550与保护材料层540的组合填满鳍状物432之间的空间。在显影后，图案化的光阻层550包含切割图案以对应掩模图案，且切割图案露出部份的鳍状物层430。举例来说，切割图案露出鳍状物432的子集，以定义保护的鳍状物432A与未保护的鳍状物432B。在图7C中，切割图案包含开口552，其对准于(重叠)未保护的鳍状物432B上，且开口552部份地露出未保护的鳍状物432B。与图5C中形成于鳍状场效晶体管装置400的保护材料层440上的图案化的光阻层450类似，图案化的光阻层550掩模未保护的鳍状物432B的侧壁462，而未掩模未保护的鳍状物432B的侧壁464，使覆盖未保护的鳍状物432B的侧壁464的保护材料层540露出。图案化的光阻层550亦部份地掩模未保护的鳍状物432B的上表面460，并使覆盖上表面460的保护材料层540部份地露出。在一些实施方式中，图案化的光阻层550完全掩模未保护的鳍状物432B的上表面460，只使覆盖侧壁464的保护材料层540露出。在一些实施方式中，图案化的光阻层550保护部份未保护的鳍状物432B，其上的保护材料层540将保留。欲移除的保护材料层540下的未保护的鳍状物432B，则不具有图案化的光阻层550于其上。
在图7D中，将切割图案转移至保护材料层540，以形成开口570于保护材料层540中并露出部份的未保护的鳍状物432B。举例来说，蚀刻工艺可移除定义于图案化的光阻层550中的开口552所露出的保护材料层540，比如覆盖未保护的鳍状物432B的侧壁464的保护材料层540，以及覆盖未保护的鳍状物432B的上表面460的部份保护材料层540。由于图案化的光阻层550掩模未保护的鳍状物432B的侧壁462与部份上表面460，保护材料层540保留于未保护的鳍状物432B其侧壁462与部份上表面460上。自部份的未保护鳍状物432B选择性地蚀刻保护材料层540，而不蚀刻(或不明显地蚀刻)未保护的鳍状物432B。上述蚀刻工艺与前述图5D中移除保护材料层440的蚀刻工艺类似。然而与图5D中自鳍状场效晶体管装置400移除保护材料层440的步骤相较，此实施例自侧壁464完全移除保护材料层540。
在图7E中，自鳍状物层430移除未保护的鳍状物432B。举例来说，进行蚀刻工艺，以移除定义于保护材料层540中的开口570所露出的未保护的鳍状物432B。选择性地蚀刻未保护的鳍状物432B，而不蚀刻(或不明显地蚀刻)保护材料层540。上述蚀刻工艺与前述自场效晶体管装置400移除未保护的鳍状物432B的蚀刻工艺(见上述图5E)类似。之后如图7F所示，比上述图7D所述的选择性蚀刻工艺移除任何保留的保护材料层540，以保留自基板410延伸的保护的鳍状物432A，其具有沟槽485定义其间。与鳍状场效晶体管装置400类似，可对鳍状场效晶体管500进行后续工艺，比如形成隔离结构于定义在保护的鳍状物432A之间的沟槽485中，及/或形成鳍状场效晶体管装置500的其他结构。
本发明提供许多不同的实施例，其用以图案化集成电路装置如鳍状场效晶体管装置。一例示性的方法(可称作部份开口图案蚀刻的工艺)包含形成材料层，其具有鳍状结构的阵列；以及进行鳍状物切割工艺，以移除鳍状结构的子集。鳍状物切割工艺包含以切割图案露出鳍状结构的子集，以及移除露出的鳍状结构的子集。切割图案部份地露出鳍状结构的子集的至少一鳍状结构。在鳍状物切割工艺为优先切割鳍状物的实施方式中，材料层为芯层，且鳍状结构为芯。在这些实施方式中，方法在进行鳍状物切割工艺后亦可包含采用芯层以图案化下方层。在鳍状物切割工艺为最后切割鳍状物的实施方式中，材料层为基板(或基板的材料层)，且鳍状结构为定义于基板(或基板的材料层)中的鳍状物。在这些实施方式中，方法亦可包含图案化基板以形成鳍状物，其中材料层为基板，鳍状结构为鳍状物，且鳍状物切割工艺为最后切割鳍状物的工艺。在一些实施方式中，至少一鳍状结构包含第一侧壁与第二侧壁，其中切割图案露出第一侧壁且未露出第二侧壁。在一些实施方式中，鳍状结构的阵列具有间距，且鳍状切割工艺改变鳍状结构阵列的间距。
在一些实施方式中，露出步骤包括形成保护材料层于材料层上，使保护材料层覆盖鳍状结构的阵列。露出步骤亦可包含移除覆盖鳍状结构的子集的保护材料层，其中自至少一鳍状结构部份地移除该保护材料层，使该保护材料层保留于部份的至少一鳍状结构上。在一些实施方式中，露出步骤亦包含形成图案化的光阻层于保护材料层上，其中图案化的光阻层具有开口定义于其中，且开口与至少一鳍状结构部份重叠。露出步骤亦包含移除开口中露出的部份保护层。在一些实施方式中，材料层与保护材料层的材料在用以移除保护材料层与移除露出的鳍状结构的子集的蚀刻工艺中具有蚀刻选择性。在一些实施方式中，保护材料层填入鳍状结构之间的空间。在一些实施方式中，保护材料层顺应性地覆盖鳍状结构。
在一些实施例中，方法包括形成材料层，其包含多个鳍状结构的阵列；以及在材料层上进行鳍状物切割工艺，以移除鳍状结构的子集，其中鳍状物切割工艺包括：依据切割图案露出鳍状结构的子集，其部份地露出鳍状结构的子集的至少一鳍状结构，以及移除露出的鳍状结构的子集。在一些实施方式中，上述方法的至少一鳍状结构包含第一侧壁与第二侧壁，其中切割图案露出第一侧壁且未露出第二侧壁。在一些实施方式中，上述方法露出鳍状结构的步骤包括：形成保护材料层于材料层上，使保护材料层覆盖鳍状结构的阵列；以及移除覆盖鳍状结构的子集的保护材料层，其中自至少一鳍状结构移除部份的保护材料层，使保护材料层保留于部份的至少一鳍状结构上。在一些实施方式中，上述方法露出鳍状结构的步骤更包括：形成图案化的光阻层于保护材料层上，且图案化的光阻层具有开口定义其中，且开口与至少一鳍状结构部份重叠；以及移除开口中露出的部份保护材料层。在一实施方式中，上述方法的材料层与保护材料层包含的材料在用以移除保护材料层的蚀刻工艺与用以露出鳍状结构的子集的蚀刻工艺中，具有蚀刻选择性。在一实施方式中，上述方法的保护材料层填入鳍状结构之间的空间。在一实施方式中，上述方法的保护材料层顺应性地覆盖鳍状结构。在一实施方式中，上述方法的鳍状物切割工艺为优先切割鳍状物的工艺，因此材料层为芯层而鳍状结构为芯，且在进行鳍状物切割工艺之后采用芯层图案化下方层。在一实施方式中，上述方法更包括图案化基板以形成鳍状物，其中材料层为基板而鳍状结构为鳍状物，且鳍状物切割工艺为最后切割鳍状物的工艺。在一实施方式中，上述方法的鳍状结构的阵列具有间距，且鳍状切割工艺改变鳍状结构的阵列的间距。
在另一实施例中，方法(可称作部份开口图案蚀刻的工艺)包括：形成多个芯于基板上；形成保护材料层于芯上；移除部份的保护材料层，使多个芯的一芯部份地露出；以及移除部份露出的芯。在一些实施方式中，使芯部份露出的步骤包括自芯的第一侧壁移除保护材料层，而保护材料层仍保留于芯的第二侧壁上。在一些实施方式中，上述方法移除部份保护材料层的步骤包括选择性地蚀刻保护材料层。在一实施方式中，上述方法移除部份保护材料层的步骤更包括形成图案化的光阻层于保护材料层上，图案化的光阻层具有开口定义其中，且开口与芯部份重叠，并选择性地蚀刻开口中的保护材料层。在一实施方式中，上述方法移除部份露出的芯的步骤包括选择性地蚀刻部份露出的芯。
在另一例示性的方法(可称作部份开口图案蚀刻的工艺)中，包含形成多个鳍状物于基板上，形成保护材料层于鳍状物上，移除部份保护材料层以部份地露出多个鳍状物中的一鳍状物；以及移除部份露出的鳍状物。部份地露出鳍状物的步骤可包含自鳍状物的第一侧壁移除保护材料层，且保护材料层保留于鳍状物的第二侧壁上。在一些实施方式中，移除部份的保护材料层的步骤包括选择性地蚀刻保护材料层。在一些实施方式中，移除部份的保护材料层的步骤更包括形成图案化的光阻层于保护材料层上，图案化的光阻层具有开口定义其中，且开口与鳍状物部份重叠，并选择性地蚀刻开口中的保护材料层。在一些实施方式中，移除部份露出的鳍状物的步骤包括选择性地蚀刻部份露出的鳍状物。
上述实施例的特征有利于本技术领域中具有通常知识者理解本发明。本技术领域中具有通常知识者应理解可采用本发明作基础，设计并变化其他工艺与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中具有通常知识者亦应理解，这些等效置换并未脱离本发明精神与范畴，并可在未脱离本发明的精神与范畴的前提下进行改变、替换、或更动。

Claims (18)

1.一种半导体装置的形成方法，包括：
形成一材料层，其包含多个鳍状结构的阵列；
直接形成一保护材料层于该材料层上，其中该保护材料层覆盖该些鳍状结构的阵列；以及
在该材料层上进行一鳍状物切割工艺，以移除该些鳍状结构的子集，其中该鳍状物切割工艺包括：
依据一切割图案露出该些鳍状结构的子集与覆盖该些鳍状结构的子集的该保护材料层，其中该切割图案部分 地露出该些鳍状结构的子集的至少一鳍状结构，且该切割图案定义于一图案化的层状物中；
移除覆盖该些鳍状结构的子集的该保护材料层，其中该保护材料层自该至少一鳍状结构的一第一侧壁移除，使得该保护材料层保留于该至少一鳍状结构的一第二侧壁上；
移除露出的该些鳍状结构的子集；以及
在进行任何后续工艺之前，移除残留的该保护材料层。
2.根据权利要求1所述的半导体装置的形成方法，其中该切割图案露出该至少一鳍状结构的一上表面的一部分及该第一侧壁且未露出该至少一鳍状结构的该上表面的另一部分及该第二侧壁。
3.根据权利要求1所述的半导体装置的形成方法，其中露出步骤还包括：
形成一图案化的光阻层于该保护材料层上，该图案化的光阻层具有一开口定义于其中，且该开口与至少一该鳍状结构部分 重叠；以及
移除该开口中露出的部分 该保护材料层。
4.根据权利要求1所述的半导体装置的形成方法，其中该材料层与该保护材料层的材料，在用以移除该保护材料层的蚀刻工艺中，与在用以移除露出的该鳍状结构的子集的蚀刻工艺中具有蚀刻选择性。
5.根据权利要求1所述的半导体装置的形成方法，其中该保护材料层填入该些鳍状结构之间的空间。
6.根据权利要求1所述的半导体装置的形成方法，其中该保护材料层顺应性地覆盖该些鳍状结构。
7.根据权利要求1所述的半导体装置的形成方法，其中该鳍状物切割工艺为优先切割鳍状物的工艺，该材料层为芯层而该些鳍状结构为芯，且在进行鳍状物切割工艺之后采用该芯层图案化一下方层。
8.根据权利要求1所述的半导体装置的形成方法，还包括图案化基板以形成多个鳍状物，其中该材料层为该基板而该些鳍状结构为该些鳍状物，且该鳍状物切割工艺为最后切割鳍状物的工艺。
9.根据权利要求1所述的半导体装置的形成方法，其中该些鳍状结构的阵列具有一间距，且该鳍状切割工艺改变该些鳍状结构的阵列的该间距。
10.一种半导体装置的形成方法，包括：
形成多个芯于一基板上；
直接形成一保护材料层于该些芯上，其中该保护材料层覆盖该些芯；
移除部分 的该保护材料层，以部分 地露出该些芯的一芯；
移除部分 露出的该芯，其中部分 地露出该芯的步骤包括自该芯的一第一侧壁移除该保护材料层，而该保护材料层仍保留于该芯的一第二侧壁上；以及
之后采用该些芯图案化一下方层，并在图案化该下方层之前移除所有残留的保护材料层。
11.根据权利要求10所述的半导体装置的形成方法，其中移除部分 该保护材料层的步骤包括选择性地蚀刻该保护材料层。
12.根据权利要求11所述的半导体装置的形成方法，其中移除部分 该保护材料层的步骤还包括形成一图案化的光阻层于该保护材料层上，该图案化的光阻层具有一开口定义其中，且该开口与该芯部分 重叠，并选择性地蚀刻该开口中的该保护材料层。
13.根据权利要求10所述的半导体装置的形成方法，其中移除部分 露出的该芯的步骤包括选择性地蚀刻部分 露出的该芯。
14.一种半导体装置的形成方法，包括：
形成多个鳍状物于一基板上；
直接形成一保护材料层于该些鳍状物上，其中该保护材料层覆盖该些鳍状物；
移除部分 该保护材料层以部分 地露出该些鳍状物中的一鳍状物，其中部分 地露出该鳍状物的步骤包含自该鳍状物的一第一侧壁移除该保护材料层，且该保护材料层保留于该鳍状物的一第二侧壁上；
移除部分 露出的该鳍状物；
以及在移除部分 露出的该鳍状物之后，移除残留的该保护材料层以完全露出该些鳍状物中的另一鳍状物。
15.根据权利要求14所述的半导体装置的形成方法，其中移除部分 的该保护材料层的步骤包括选择性地蚀刻该保护材料层。
16.根据权利要求15所述的半导体装置的形成方法，其中移除部分 的该保护材料层的步骤还包括形成一图案化的光阻层于该保护材料层上，该图案化的光阻层具有一开口定义其中，且该开口与该鳍状物部分 重叠，并选择性地蚀刻该开口中的该保护材料层。
17.根据权利要求14所述的半导体装置的形成方法，其中移除部分 露出的该鳍状物的步骤包括选择性地蚀刻部分 露出的该鳍状物。
18.根据权利要求14所述的半导体装置的形成方法，其中移除残留的该保护材料层的步骤包括移除所有的该保护材料层。
CN201710465608.5A 2016-12-16 2017-06-19 半导体装置的形成方法 Active CN108206217B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/382,035 US10418252B2 (en) 2016-12-16 2016-12-16 Fin-like field effect transistor patterning methods for increasing process margins
US15/382,035 2016-12-16

Publications (2)

Publication Number Publication Date
CN108206217A CN108206217A (zh) 2018-06-26
CN108206217B true CN108206217B (zh) 2022-12-02

Family

ID=62562731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710465608.5A Active CN108206217B (zh) 2016-12-16 2017-06-19 半导体装置的形成方法

Country Status (3)

Country Link
US (2) US10418252B2 (zh)
CN (1) CN108206217B (zh)
TW (1) TWI733834B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276581B1 (en) 2017-10-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit chip and manufacturing method thereof
US10573520B2 (en) * 2018-06-12 2020-02-25 International Business Machines Corporation Multiple patterning scheme integration with planarized cut patterning
US10741452B2 (en) * 2018-10-29 2020-08-11 International Business Machines Corporation Controlling fin hardmask cut profile using a sacrificial epitaxial structure
CN113745109B (zh) * 2020-05-27 2024-08-16 广东汉岂工业技术研发有限公司 一种FinFET制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412616B1 (en) * 2015-11-16 2016-08-09 Globalfoundries Inc. Methods of forming single and double diffusion breaks on integrated circuit products comprised of FinFET devices and the resulting products

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120041558A (ko) * 2010-10-21 2012-05-02 삼성전자주식회사 반도체 소자의 제조 방법
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8802510B2 (en) * 2012-02-22 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing
KR101908980B1 (ko) * 2012-04-23 2018-10-17 삼성전자주식회사 전계 효과 트랜지스터
US8603893B1 (en) * 2012-05-17 2013-12-10 GlobalFoundries, Inc. Methods for fabricating FinFET integrated circuits on bulk semiconductor substrates
US8932957B2 (en) 2013-03-12 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US9023695B2 (en) 2013-03-14 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning features of a semiconductor device
US9263287B2 (en) 2013-05-27 2016-02-16 United Microelectronics Corp. Method of forming fin-shaped structure
US9093533B2 (en) * 2013-07-24 2015-07-28 International Business Machines Corporation FinFET structures having silicon germanium and silicon channels
US8987008B2 (en) * 2013-08-20 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout and method with double patterning
TWI531032B (zh) * 2013-11-21 2016-04-21 力晶科技股份有限公司 記憶體線路結構以及其半導體線路製程
US9209076B2 (en) 2013-11-22 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of double patterning lithography process using plurality of mandrels for integrated circuit applications
US9184054B1 (en) 2014-04-25 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9123656B1 (en) * 2014-05-13 2015-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Organosilicate polymer mandrel for self-aligned double patterning process
US9337101B1 (en) 2014-12-05 2016-05-10 Globalfoundries Inc. Methods for selectively removing a fin when forming FinFET devices
US9287130B1 (en) * 2014-12-29 2016-03-15 Globalfoundries Inc. Method for single fin cuts using selective ion implants
US9397099B1 (en) 2015-01-29 2016-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a plurality of fins and method for fabricating the same
US9564446B1 (en) * 2015-12-16 2017-02-07 International Business Machines Corporation SRAM design to facilitate single fin cut in double sidewall image transfer process
US10586732B2 (en) * 2016-06-30 2020-03-10 International Business Machines Corporation Via cleaning to reduce resistance

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412616B1 (en) * 2015-11-16 2016-08-09 Globalfoundries Inc. Methods of forming single and double diffusion breaks on integrated circuit products comprised of FinFET devices and the resulting products

Also Published As

Publication number Publication date
CN108206217A (zh) 2018-06-26
TW201824372A (zh) 2018-07-01
US20200013630A1 (en) 2020-01-09
TWI733834B (zh) 2021-07-21
US20180174854A1 (en) 2018-06-21
US10957551B2 (en) 2021-03-23
US10418252B2 (en) 2019-09-17

Similar Documents

Publication Publication Date Title
US11908939B2 (en) Method of making a FinFET device including a step of recessing a subset of the fins
US10998238B2 (en) Integrated circuits with buried interconnect conductors
CN107017252B (zh) 带有固相扩散的集成电路结构和方法
US11848327B2 (en) Integrated circuit device including a power supply line and method of forming the same
TWI662712B (zh) 積體電路裝置及其製造方法
KR101599641B1 (ko) Ｆｉｎｆｅｔ 디바이스 제조 방법
CN110556374A (zh) 在介电栅极上方具有接触件的FinFET器件结构和方法
US11056394B2 (en) Methods for fabricating FinFETs having different fin numbers and corresponding FinFETs thereof
US10957551B2 (en) Fin-like field effect transistor patterning methods for increasing process margins
US11081354B2 (en) Fin patterning methods for increased process margins
US9941279B2 (en) Semiconductor structure having fins and method for manufacturing the same
US11640924B2 (en) Structure and method for interconnection with self-alignment
US9564371B2 (en) Method for forming semiconductor device
US8850369B2 (en) Metal cut process flow
US12087860B2 (en) Methods of forming contact features in field-effect transistors
CN111244175B (zh) 电路器件及其形成方法
US11545432B2 (en) Semiconductor device with source and drain vias having different sizes
TW202205524A (zh) 半導體裝置的製作方法
US20240363347A1 (en) Method for metal patterning
US20230062305A1 (en) Mandrel Structures and Methods of Fabricating the Same in Semiconductor Devices
CN221102091U (zh) 半导体装置
US20230147413A1 (en) Via Structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant