TWI327774B - - Google Patents

Download PDF

Info

Publication number
TWI327774B
TWI327774B TW094144680A TW94144680A TWI327774B TW I327774 B TWI327774 B TW I327774B TW 094144680 A TW094144680 A TW 094144680A TW 94144680 A TW94144680 A TW 94144680A TW I327774 B TWI327774 B TW I327774B
Authority
TW
Taiwan
Prior art keywords
contact portion
solder
wiring board
printed wiring
stress
Prior art date
Application number
TW094144680A
Other languages
English (en)
Other versions
TW200636958A (en
Inventor
Watanabe Hiroguki
Kiyotaka Tsukada
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of TW200636958A publication Critical patent/TW200636958A/zh
Application granted granted Critical
Publication of TWI327774B publication Critical patent/TWI327774B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

九、發明說明： 【發明所屬之技術領域】 本發明係有關於包括搭載焊錫球、焊錫凸塊、焊锡層 之焊錫接點部之印刷配線板，特別是，有關得以適用於搭 載+導體it件之IC晶片搭載用基板之印刷配線板。 【先前技術】 在1C晶片搭載用基板上並不只有―個IC晶片，也需 2搭載其他電子零件之電容、電阻等之零件或具有其他功 =之1C晶片。因此，在該基板上，會有多數之電極(以下 簡稱焊錫接點部)高密度地被配置，在安裝面之焊錫接點部 上’被—設置焊錫凸塊，介由該焊錫凸塊而進行覆晶⑴^ chip)安裝。κ：晶片搭载用基板，係在接點部設置焊錫， 並於被安裝印刷配線板側中介焊錫而接續。零件，係在焊 錫接點部形成焊錫層，利料行回流（reflQw)而被安裝。 於專利文獻1，係揭示在封裝基板之最外廣設置從基 板面突出之安裝接點部之技術。專利文獻2，係揭示使圖 19⑴所示之電極接…2〇之一部露出於設置在絕緣層 115的空隙部i丨5之技術。專利文獻3，係揭示如圖1 9(β) 所示般藉由將搭載焊錫们⑽之接點部12G作成凹面形狀 使包括吸收應力性之技術。專利文獻4，係揭示將接點 形狀作成曲面形狀之技術。 利用這些技術，使焊錫接點部上形成焊錫層。 專利文獻1 :日本專利公報特開2〇〇卜143491號 2160-7634-PF;Ahddub 5 專利文獻2 : 專利文獻3 : 專利文獻4 : 日本專利公報特開2003-1 98068號 曰本專利公報特開2004-6872號 美國專利US6, 4〇L 〇18 B2 【發明内容】 發明所欲解決之課題 :于動電話、攜帶用電腦、行動終端(包括遊戲機 攜帶用電子機器’係被期待高功能化，還有可信賴性 ，升。特別是’攜帶用電子機器方面，也被期待在失手 洛之場合下，該攜帶用電子機器之功能不會損壞，換言 之’就是落下耐性的提升。 可信賴性的確保方面，最好是在焊錫接點部附近，被 施加熱所導致的應力(簡稱熱應力)之場合，在基板與電子 Γ牛之接合部分不會引起破裂（㈣⑴等的不良情況。特別 疋’最好是在基板與IC晶片（覆晶型）之接合部分不會引起 破裂等的不良情況。 落下耐性的提升方面，最好是能使掉落地面產生衝擊 而發生之力（簡稱落下應力）於基板内緩衝，並使導體電路 或其他（焊錫部分、焊錫接點部之表層之耐㈣等）不會引 起龜裂或斷裂算β^ u 土 ；。二’而期待基板以及搭載電子零 件之基板可不降低導電接續性或電子機器之功能。 九 彳4於電子零件搭載用基板，因A要抑制應力 (意指熱應力、落下應力兩者）的影響，而必須提高焊錫接 點部與焊錫之接合強度。 6 2l60-7634-PF；Ahddub 本發明之目的係為了改善上 種可&向焊錫接點部周邊之接合 印刷配線板。 用以解決課題之手段
句r達成上述目的’第i發明，係—種印刷配線板， =搭制以安裝電子零件或者外部基板之烊錫的焊錫接 广其技術上特徵在於：前述焊錫接點部係由搭載焊錫 泣之表層接點部、與支樓該表層接點部而向焊錫突出之柱狀 2構成’前述表層接點部係被構成徑長大於柱狀部，或 者前述表層接點部係與焊錫接在底面以及側面。
述之問題，主要是提供一 強度’且落下耐性優異之 本發明之印刷配線板中，焊錫接點部係由搭載焊锡球 之接點部、與支撐該接點部而向焊錫(意指焊錫球、焊錫凸 塊、焊錫層等（包括PGA、BGA等之外部接續蠕子））側突出 之柱狀部所構成’接點部係被構成徑長大於柱狀部。亦即， 接點部之外緣是從柱狀部向財延伸，且料緣可以挽曲。 焊錫接點部上的焊錫，係與電子零件、ic晶片、外部 基板接續者。對於這些的被接續之側而言，在對焊錫藉由 熱等施加應力_，由於外緣撓曲，使應力不易集中於』本 應力容易集中之表層接點部的外緣，結果，可以緩和應力， 並能使焊錫接點部與焊錫之接合強度不降低。 表層接點部係與焊錫接在底面以及側面，因為比起僅 僅接在底面之情況，前者可增加在導體部分的接觸面積， 而能使表層接點部與焊錫之接合部所受到的每—單位面積 2160-7634-PF;Ahddub 7 1^27774 的應力降低。結果’比起以前的焊錫接點部構造，較能容 易破保焊錫接點部與焊錫之接合強度。藉由接合強度= 保，而能確保焊錫接點部與焊錫之接合部的落下耐^^ 第2發明中，由於本發明之焊錫接點部是被形成在貫 穿孔（thr〇ugh hole)上，且因為在基板的ζ轴方向之導體 部分延伸著’戶斤以在焊錫接點部以及貫穿 且使焊錫接點部與焊錫球之接合強度更不易降低。=卜， 即使在貫穿孔部分的導體部》，對應於落下應力之應力也 不易集中’並能使該應力緩衝下來。因此，能夠確保焊锡 接點部與焊錫之接合部之落下耐性。 此外，在將該貫穿孔置於焊錫接點部之表層接點部的 下方位置時，被確認具有前述之效果。才奐句話說，貫穿 孔的外緣被置於表層接點部之外緣的内料，會發揮^ 述相同之效果。 ' ~ 4為貝穿孔，係採中空狀，亦可使用充填之物。其4 一之構造在效果上都無差異。 (第3發明中’因為表層接點部之底面與側面之角部』 合圓弧R角形狀’所以在該接點部之角部附近的應力^ 曰集令’且表層接點部所受到的應力易變成幾乎均等。区 此’使表層接點部與焊錫之接合強度變得不易降低，且· 以引起在焊錫接點部份之破裂等的不良情況。 心為在肖部附近的應力*易㈣，對於在落下 a下應力’也不會出現局部的應力集中，所以不 破裂等的不良情況。使焊錫接點部與焊錫之接合部 2l60-7634-PF；Ahddub 〇 U27774 之落下耐性不易降低。 :4發明中，因為接點部之側面係作成9。 = 斤以在該接點部之角部附近之應力不會集t，藉此 點部所受到的應力就易變成幾乎均等。因而，由於 使表層接點部與焊 在煜棋拉 坪领之接口強度不易降低’所以不 在谇錫接點部份之破裂等之不良情況。 :外’因為在角部附近的應力集中是困難的，所以對 中在洛下試驗等之落下應力，也不會出現局部的應力集 ^不易引起破裂等的不良情況β使蟬錫接點部與焊錫 之接&部之落下耐性不易降低。 第5發明中，前述柱狀，最好是從圓柱、圓筒、正方 形、長方形、四角形以上之多角形柱等所選出之形 為這些形狀，就能進行應力緩衝，也不會出現使導電特性 (導電電阻的增加等）降低之情形。 尤其，最好是圓柱、圓筒、六角形以上之多角形柱。 因為利用此等形狀’不要有角部，或者讓角部的角度變大 (或者變成鈍角），應力便不易集中，並易於擴散緩衝之應 力（熱應力、落下應力）’所以能夠抑制在焊錫接點部附近 之向導體等的破裂等的不良情況之發生。 構成焊錫接點部之金屬層，可以利用電鍍、濺鍍等作 成。也可以使用層積此等金屬層成單層、或者2層以上之 複數層者。作為此等金眉之種類，可以使用銅、鎳、碟、 鈦、貴金屬等具有導電性之金屬等。 焊踢接點部之構成柱狀之金屬，可以使用電鍍、濺鑛、 2160-7634-PF；Ahddub 9 1327774 導電性糊等。也可以使用層積此等金屬成單層、或者2層 以上之複數層者。此外，柱狀可以採用以金屬充填者，或 可以作成中空（主要是指中心部分為空洞之型態）狀態。 為了形成焊錫接點部，可以使用添加法（additive)、 減除法（subtract i ve)等之在印刷配線板所用的配線形成 方法。 作為本發明所使用之焊錫，可以使用二成分系焊錫、 三成分系焊錫、或者四成分以上多成分系焊錫。作為這些 組成所含有之金屬’可以使用Sn、Ag、Cu、Pb、Sb、Bi、 Zn 、 In 等。 作為二成分系焊錫，可採Sn/Pb、Sn/Sb、Sn/Ag、Sn/Cu、 Sn/Zn等。此外，作為三成分焊錫，可以使用如、
Sn/Ag/Sb 、 Sn/Cu/Pb 、 Sn/Sb/Cu 、 Sn/Ag/In 、 Sn/Sb/In 、
Sn/Ag/Bi ' Sn/Sb/Bi等。作為此等三成分系焊錫，可以是 將三成分都作《l〇wt%以上者，或者，是作成主要的二個 成分占95wm乂上，其餘為另一成分所構成之焊錫（例如， 由sn、Ag合計占97_5wt%，其餘為Cu所構成之三成分系 焊錫）。此外，除此之外也可以使用由四成分以上所構成之 多成分系焊錫。作為多成分系焊錫，例如有Sn/Ag/Cu/Sb、 Sn/Ag/Cu/Bi等。亦可使用已調整α線量之焊錫。 在本發明之該焊錫接點部上，在使用含錯之焊锡之場 合，在焊錫内能利用錯以緩衝應力，因而，變得易於緩: 應力，在該焊錫接點部之接合強度則變得難以降低，且 以引起破裂等。 2160-7 634-PF;Ahddub 10 以//74 /另方面，在使用無鉛之焊錫（例如，Sn/Ag/Cu = 32. 5/2. 5)之場合，與使用有錯焊錫之場合，兩者相比 二Γ ’無鉛者較不易緩衝在焊錫内之應力。這是因為焊錫 用用之金屬本身就較難緩衝應力的緣故。然而，即使使 緩二些無料錫，在本發明m以料接點部使應力 且結果’在該焊錫接點部之接合強度變得不易降低， 且不易引起破裂等。 本發明令’因為焊錫接點部與焊錫之接合強度可被確 所對於洛下應力或熱應力’焊錫接點部也能予以緩衝， 斤=夠使可信賴性或落下耐性比以前的悍錫接點部構造 姓果4。藉此’導電接續性或接續可信賴性便不易降低。 器之功能。 、··寺乍為收納印刷配線板之電子機 接點配置貫穿孔’或者，在表層 低，讓可仏賴性或落下耐性變得不易降 -、、.。果’能夠經過長時間而維持作為電子機器之功能。 為電子機态，最好是以被用於攜帶用電子機器為 勤作為攜帶用電子機器’包括行動電話' 遊戲機)等。這些最好是高功能化，而二 發生失：掉:生房、本上’攜帶用電子機器係被假定為容易 掉洛之情況’因此’最好是作成易於確保可信賴 【實施方式】 2160-7634-PF;Ahddub 1327774 〔實施型態l〕 參照圖1〜圖2並針對將本發明之印刷配線板應用在 封裝基板之實施型態1加以說明。 圓1係使用貫施型態1之封裝基板之半導體裝置的剖 面圖，圖2係顯示將圖1所示之半導體裝置安裝在被安裝 印刷配線板之狀態的剖面圖。 如圖1所示方式，半導體裝置（1C) 50，係由封裝基板 1 〇與未圖示的搶封IC晶片之塑模（m〇 1 d)樹脂32所構成。 IC曰曰片搭載用基板丨〇，係由：使玻璃纖維強化環氧樹脂 (glass epoxy)等所構成之使玻璃纖維織物含浸環氧樹脂 (epoxy resin)，且使之硬化之樹脂基板12，與接續樹脂 基板12的上下面之貫穿孔（thr〇ughh〇le)16，被設在樹脂 基板12的下面側之焊料（s〇lder)光阻劑層14，被設在貫 穿孔16的下面側之焊錫接點部2〇 ,與接續在焊錫接點部 2〇之焊錫球30所構成。在貫穿孔16的上面形成槽脊區域 (land)16U，在下面則形成槽脊區域16D。從上面的槽脊區 域16 U，到IC晶片係以未圖示之接線接續起來。 攻些實施型態之製造，係經由如以下之步驟而進行。 (1)在圖3(A)所示之在基板12層積銅箔丨丨所構成之 兩面貼銅落之層積板(公司名：松下電工、商品編號：
Hal〇gen-Free Epoxy_Multi R1 566 等）上利用穿孔裝置 (drill)等設置貫穿孔13(圖3(B))。經由向該貫穿孔u内 的電錢（電解電鍵或者無電解電鑛），並藉由經過光阻劑所 進打之圖案形成，作成可以導電接續之貫穿孔13,與在表 2160-7634-PF；Ahddub 12 1327774 層形成導體電路（槽脊：land )ι 6u、1 6C(圖3(C))。 (2)在貫穿孔13内，利用印刷等充填環氧樹脂等具有 絕緣性之難17。之後，進行半硬化使成大致可以研磨之 步驟（例如，以lOOt：加熱30分鐘），藉由經過拋光盤 或研磨紙所進行的研磨步驟、完全硬化步驟，得到在貫穿 孔13内充填絕緣樹脂丨7之印刷配線基板（圖3。在貫 穿孔13上，利用電鍍等形成導體層（land)16D(圖 (3) 在形成導體層16D的面上，形成焊料光阻劑層等之 樹脂層。利用曝光•顯像或者雷射而在樹脂層14設置開口 14a(圖4(B))。在開口 14a内部，充填配合電鍵或者銅等 導電性粒子之導電性糊。藉此’形成焊錫接點部之柱狀部 分 22(圖 4(C))。 (4) 藉由在全面進行電鍍，之後進行圖案形成，經過蝕 刻步驟，形成表層接點部24，而完成焊錫接點部2〇(圖 4(D))。 如0 2所示半導體裝置5 0，係在被安裝印刷配線板 60上，藉由向被安裝印刷配線板60侧所設的接點部62接 續焊錫球30的方式被搭載。 圖1、圖2所示之構造係2層，除此之外，也可以在 印刷配線板使用層積成3層以上之構造，其層積方法可以 使用添加法、減除法等一般上被用於印刷配線板的方法。 此外，對於所使用的印刷配線板的基材，係使玻璃纖 維織物含浸壤氧樹脂所構成，除此之外，也可以使用熱硬 化性樹脂、熱可塑性樹脂、感光性樹脂、或者混合2種類 2160-7634-PF;Ahddub 13 //4 以上的這些樹脂的樹脂。作為其具體例，例如有fr_4，f 等。 (實施型態1-1) 圖5(A)係放大顯示IC晶片搭載用基板之焊锡接點部 20之剖面圖’圖5(B)為斜視圖。 焊錫接點部20主要係由：搭載以焊錫所形成之焊錫球 ⑽之表層接點部24，與支撐該接點部24並向焊錫球側突 出之柱狀部22(圓筒）所構成。表層接點部24，係被構成徑 長大於柱狀部22，亦即，表層接點部24之外緣24e是從 柱狀部22向側方延伸著，該外緣24e可以挽曲。在從外部 對焊錫球30施加應力（熱應力、落下應力）時，藉由外緣 24e撓曲，此夠緩和在應力容易集中的表層接點部之外緣 24e的應力，能夠讓焊錫接點部2〇與焊錫球3〇之接合強 度不易降低。 此外，表層接點部24是接在焊錫球與表層接點部24 之底面24b以及側面24s。亦即，比以後述之從前技術（比 較型態卜1 )的接點部之方式僅接在底面，接觸面積會增 加。因此，能夠使表層接點部24與焊錫球3〇之接合部所 受到之每單位面積的應力降低，使焊錫接點部與焊錫球 30之接合強度’比從前之焊錫接點部構造，還要提高。藉 由提南接合強度’可以確保電極接點部2〇與焊錫球30之 接合部之耐落下性。 再者，實施型態1-1中，因為焊錫接點部20是被形成 在貫穿孔16上’而讓在Z轴方向之導體部分延伸著，所以 2160-7634-PF;Ahddub 14 1327774 在焊錫接點部20以及貫穿孔丨6能缓和應力， 部-與焊錫球3。之接合強度變得更不易降低。=接： 為即使在貫穿孔部分的導體部分也能使落下應力得到緩 衝，所以能確保焊錫接點部2〇與焊錫球3〇之接合部的落 下耐性。 進而，實施型態1-〗中，因為表層接點部之底面2扑 與側面24s之角部係採取圓弧R角形狀，亦即，表層接點 部之側面24s係作《9〇。之圓弧形狀’所以在該接點部的 角部附近的應力不會集中，表層接點部所受到的應力變得 較均等。因此，在表層接點部的側面24s與底面24b之與 焊錫之接合強度便不易降低，結果，變得不易引起在焊錫 接點部周邊的破裂等。 此外，因為在角部附近的應力不易集中，即使對於落 下應力，也不會出現局部的應力集令，所以不易引起破裂 等不良情況。使焊錫接點部與焊錫之接合部的落下耐性不 易降低。 圖6(A)係顯示實施型態卜丨之變形例。此變形例中， 焊錫接點部20係被設置偏離貫穿孔丨6。但是，貫穿孔^ 6 係被配置在焊錫接點部20的外緣24e的垂線内。即使在這 種變形例，與實施型態丨—丨同樣地，在焊錫接點部2〇以及 貫穿孔16也能緩和應力，使焊錫接點部2〇與焊錫球3〇之 接合強度變得更不易降低。 (實施型態1-2) 圖6(B)係放大圖示實施型態丨_2之Ic晶片搭載用基 2160-7634-PF；Ahddub 15 =之焊錫接點部2G。實施型態卜2中，並不在焊锡接點部 正下方配置貫穿孔1 6 ,除此以外，則與實施型態1 _ 1 彳目同 Β。換言之，此焊錫接點部構造，表層接點部24是被構 成徑長大於柱狀部22,在表層接點部24,與底面24b與側 面24s之角部是採取圓弧R角形狀。 (貫施型態1 - 3) 圖7(A)係放大圖示實施型態卜3之ic晶片搭載用基 板之焊錫接點部20。實施型態1 -3中，表層接點部24之 角部為直角’除此以外’則與實施型態1_丨相同。換言之， 此烊錫接點部構造，表層接點部24是被構成徑長大於柱狀 在表層接點部2 4 ’與底面2 4 b與侧面2 4 s之角部是 直角’並在焊錫接點部2〇之正下方配置貫穿孔16。 (實施型態1-4) 圖7(B)係放大圖示實施型態卜4之1C晶片搭载用基 板之焊錫接點部20。實施型態卜4中，表層接點部24之 角部係直角，除此以外，則與實施型態1 -2相同。換言之， =焊錫接點部構造，表層接點部24是被構成徑長大於柱狀 22，在表層接點部24，與底面24b與側面24s之角部是 直角’但在焊錫接點部2〇之正下方並不配置貫穿孔16。 (實施型態1 - 5) 圖8(A)係放大圖示實施型態卜5之1C晶片搭載用基 板之焊錫接點部20。實施型態1-5中’在表層接點部24 之角邛係有進行表面加工，除此以外，則與實施型態1 一 1 相同。換言之，此焊錫接點部構造，表層接點部24是被構 16 2160-7634-PF；Ahddub //4 成徑長大於柱狀部22,表層接點部24之底φ糾與側面 24s之角部有進行表面加工，並在焊錫接點部2q之正下 配置貫穿孔1 6。 (實施型態1-6) 圖8⑻係放大圖示實施型態卜6之κ晶片搭載用基 板之烊錫接點冑20。實施型態卜6中，在表層接點部& 之角部係有進行表面加工，除此以外，則與實施型態卜2 同換σ之此焊錫接點部構造，表層接點部24是被構 成徑長大於柱狀部22 ’表層接點部24之底面2扑與側面 24s之角部有進行表面加工，但在焊錫接點部μ之正下方 並不配置貫穿孔1 6。 _上述之實施型態卜1〜實施型態卜6中，以圖9(α)所 丁方式柱狀部22為圓筒形狀，也可以如圖9⑻所示般， 將柱狀部22作成裁頭圓錐形狀。 (實施型態1-7) 實施型’4卜7 ’柱狀部22之形狀以冑吖。所示方式為 正方形’除此以外，則與實施型態、Η相同。又，實施型 態卜7之柱狀部22也可以如_ 9(D)所示方式作成裁頭角 錐形狀。 (實施型態1-8) 實施尘L 1 8 ’枉狀部22之形狀以圖9(E)所示方式為 長方形’除此以外’則與實施型態Η相同。 (實施型態1-9) 實施型態1-9,杜壯卹90 ^ ^ , 狂狀。Ρ 22之形狀以圖9(F)所π方式為 2160-7634-PF;Ahddub 17 774 多角形柱（六角形） (實施型態1 -1 0 ) 實施型態1 -1 〇， 為多角形柱（八角形） (比較型態1 -1 ) 除此以外’則與實施型態1 _丨相同。 柱狀部22之形狀以圖9(G)所示方式 ，除此以外’則與實施型態1-1相同。 作為比較型態1 __ 1 是以形成使用如圖18(A)所示方式 從前技術之貫穿孔16之槽f 16D作為接點部，且在槽脊 16D上直接接續蟬錫球30之構造，作為實施型態t之焊錫 接點部20。 (比較型態1-2) 作為比較型態1 - 2，係 16D上設置焊錫接點部28 以圖18(B)所示方式形成在槽脊 之構造。 △針對模擬實施型態Η、與比較型態η以及比較型 態1-2之後的結果加以說明。於此，如顯示實施型態η 之圖10(A)、顯 示比較型離 1-1夕HI ΊΠ/γ>、 平乂H 1 i之圖10(Β)、顯示比較型態 1-2之圖l〇(c)般，以對焊錫玻 τ坪场坺川施加1⑽的荷重的情形 進行計算。 人，在上述之實施型態 錫 當然也可以是指無鉛之種種之低融點合金。 圖10 (A)中，在實施型態1 最高點（峰值點PP )係在接點部 727MPa 。 之電極接點部20，應力之 24之底部之中央位置，為 圖10(B)中，在比較型態 PP)係在槽脊16D與焊錫球30 ~1 ’應力之最高點（峰值點 相接之最外緣部，為98〇MPa。 2I60-7634^PF;Ahddub 18 1327774 圖10⑹中’在比較型態"，應力之最高點(峰值點 PP)係在槽脊16D與焊錫球3G相接之最外緣部，為85嶋。 從以上之模擬結果可知，實施型態丨之電極接點部 20,即使在應力成為最高之部位，相對於比較型態η(從 前技術，圖10⑻）、比較型態卜2(圖1〇⑹）而言，應力 值都較低，接合強度較不易降低。 再者’為了解析焊錫接點部與焊錫球之接合構造，將
如圖11(A)所不方式讓表層接點部2〇之側面心接觸於焊 錫球30之場合；如圖裕-士』 ub)所不方式’讓表層接點部2〇 之側面2 〇 s並不與焊錫破？ 〇垃魅 _ 叶物碌川接觸，且焊錫球3〇之接觸部 (上部）之徑長與接點部2〇 一 υ之仏長相專之場合；與如圖11(C) 所示方式，讓接點部20之相，丨而9η 2 之側面20s並不與焊錫球3〇接觸， 且接點部2 0之徑長大於捏福讨Q n 於知錫球3〇之接觸部（上部）之徑長 之場合等，利用模擬進行計算。 在圖11(A)所示之場人，雇 m ° 應力最尚點（峰值點PP)係在 接點部2 0之底部之中本 γ央位置，為64OMPa，在最低點為 320MPa，平均為 392MP&。 在圖11 ( B )所示之偽人 k 之％合，與圖11(A)同樣地，應力最高 點(峰值點PP)係在接點部2。之底部之中央位置，但為 丽a’在最低點為359,，平均為軸。 在圓11(0所不之場合，應力最高點（峰值點PP)係在 接點部2〇與焊錫球3。相接之外…部20c，為 "_Pa，在最低點為33妬，平均為瞻卜 在此’在圖ιι(Β)之場合與圖u⑹之場合下圖“⑻ 2160-7634-PF;Ahddub 19 1327774 之應力的最高值是相當低的。這是因為在圖li(B)所示之 場合，接點部20的外緣20e是往圖示的下方應變 (strain)0.25//m’並緩和在該部分的應力。相對地在圖 11(C)之場合，可能因為接點部2〇是變形不易的部位（外緣 接觸。p 2Gc) ’而成為應力最大’且該外緣接觸部僅應 變〇·12㈣。亦即，圖n⑻所示之從前構造中，推測因為 在接點部之成為應力最大之部位變形不易，所以最大應力 值會變高。 為了調查在接點部的外緣的撓曲與應力的關係，在圖 11⑷所示之構造’以圖12所示方式，將中央的拘束部分 與在外緣的可撓曲部分之比率，從…M8做改變，„ 擬2外緣的換曲、在中央部的應力值、在外緣部的應力值 之結果，顯示在圖1 3ΓΑ)中。a 〇 _ ^ , y U)中在此，所謂的82拘束係表示 、側百分之82是被拘束、百分 刀之18疋可撓曲的狀態。 =莫擬的結果可知，錫端部(外緣部)的應力， Γ 換曲量應力就會大大地減少。另-方面，焊錫中 央部的應力，對於撓曲量的 從該結果也可知，在實施型能^並無相對程度的變化。 錢㈣1的構造能夠減少應力。 二:’針對求出實施型態1之電極接點部的最適大小 而進行模擬之結果加以說明。 如圖14所示方式，蔣φ 16D^ - 木接點部之接點部徑長（貫穿 孔之槽含16D之徑長）、焊料 長、接點部的厚度⑻設定成圖…接點， Μ、Μ、Ν〇·3、版4、N〇5進⑻所不之數值，作為 N〇. 5進行模擬。 2l60-7634-PF;Ahddub 20 1327774 首先，在No.卜No.2、N〇.3改變焊料光阻劑的開口押 長之場合’於No.l(開口徑長12〇“m)在接點部中央部： 558MPa ’於No.2(開口徑* 13〇"m)在接點部中"為 6⑽Pa’於Νο·3(開口徑長14〇”）在接點部中央部為 727MPa。從這結果可知，藉由婵Λ悝 ’ 稽田增加焊料光阻劑開口徑長、 接點部之控長會變大，而撼女跑,|>里4@ 艾八叩獷大與焊錫之接觸面積，在界面 的應力就會下降。 在此，從防止電極接點部20與貫穿孔16之剝離之觀 點，對圖14中所示之在柱狀部22之外緣部22e的應力進 行模擬。結果，No. 3(接點部的厚度3〇 a m)的應力為 2247MPa ’ No. 4(接點部的厚度 20 μ m)為 2858MPa，No. 5(接 點部的厚度40 // m)為2779MPa。亦即，接點部的厚度為3〇 V m時，應力值為最小，接點部的厚度最好在2〇〜4〇 #爪 的範圍。 以下’針對就實施型態1 -1〜實施型態1 _ 1 〇、比較型 態1-1、比較型態1-2之印刷配線板進行落下試驗以及可 信賴性試驗之結果，參照顯示該結果之圖1 6之圖表加以說 明。 (落下試驗） 如圖15(A)所示方式，將實施型態1-1〜卜1〇與比較 型態1 -1、比較型態1 -2之基板1 0搭載於標點板（do11er board)60，分別收在筐體98，並利用螺絲等予以固定。如 圖15(B)所示方式，使該已固定之筐體98,從1公尺高度’ 垂直（頭壁TP為上側、底壁BT為下側）側朝下地自然落下。 2160-7 634-PF;Ahddub 21 1327774 在落下試驗後，對該實施型 母-人進行測試有無導電接續。 落下試驗次數：10回、20回、30回 如完成10回的落下試驗， '、從刖品（比較型態1-1 )比 較起來，較能確保耐落下性，f 貫施型態1-1〜實施型態卜10 全部都能完成10回落下試驗。 —、 方面’元成30回的落 下试驗則可顯示出具有高的耐落 J町洛下性’實施型態1-1〜實 施型態1 -1 0 ’除了實施型觫]4 尘也1一4外，均能完成30回落下 試驗。 (可信賴性試驗） 在將實施型態Η〜卜1〇與比較型態Η、比較型態 1 一2所作成之基板作成3層’於熱循環（heat-cycIe)條件 下（以 135°c/3mino—55°c/3min 料 1 循環）進行 1 000 循 環、2_循環、3_循環之後進行測試有無電氣導通。 評價導通上沒問題··〇 在1〜2層有導通不良發生：△
在所有的層板都有導通不良發生：χ 如完成1 000循環以上可信賴性試驗，如果是在通常使 用上，在製品使用上就不會引起問題。完成3〇〇〇循環以上 之可信賴性試驗，就證明可確保長期間的可信賴性。比較 型態1-1、比較型態1-2中，並無法完成1000循環之可信 賴性試驗，相對地，在實施型態，則能完成2〇〇〇循環。再 者，在實施型態1-1、實施型態實施型態^、實施 型態1-10,係能完成3000循環，可知藉由在焊锡接點= 的正下方設置貫穿孔將易於確保可信賴性。 2160-7634-PF;Ahddub 22 1327774 〔第2實施型態〕 圖1 7(A)係顯示關於笛 _於第2貫鈀型態之電極接點部20之 構成。第2實施型態中， Μ的糕部係作成半圓形狀。 這樣的構成’與實施型能 川錄錫披Μ 心1同樣地’也能提高電極接點部 20與焊錫球30之接合強度。 〔第3實施型態〕 圖17 (Β)係顯示關於莖 於第3實訑型態之電極接點部20之 構成。第3實施型態中， 钱點°卩24係作成徑長小於柱狀部 2 2。這樣的構成，也能挺古 槌円電極接點部20與焊錫球3〇之 接合強度。 〔第4實施型態〕 圖17 (C)係顯示關於坌4杳a并】％ > 於第4實施型態之電極接點部20之 構成。第4實施型態中争 保在接點°卩24的底面24b搭載焊 錫球3 0。這樣的構成，★ > 也此k间電極接點部2〇與焊錫球 30之接合強度。 •【圖式簡單說明】 圖1係顯示關於本發明 成之剖面圖。 之一實施型態之封裝基板的構 圖2係顯示將圖1w t 斤不之封裝基板安裝到被安裝印刷 配線板的狀態之剖面圖。 圖 3(A)至圖 ，Μ - Λ , 以节員不圖1所不之封裝基板之製造方 法之步驟圖。 圖4(A)至圖4(0)係_;罔！ a - A Α .属不圖1所不之封裝基板之製造方 2160-7634-PF;Ahddub 23 1327774 法之步驟圖。 圖5(A)係放大顯示實施型態i —丨之電極接點部之剖面 圖’圖5(B)係該電極接點部之斜視圖。 圖6(A)係放大顯示關於實施型態卜丨之變形例之電極 接點部之剖面圖，圖6(B)係放大顯示實施型態1-2之電極 接點部之剖面圖。 圖7(A)係放大顯示關於實施型態1-3之電極接點部之 剖面圖，圖7(B)係放大顯示實施型態w之電極接點部之 剖面圖。 圖8(A)係放大顯示關於實施型態1-5之電極接點部之 剖面圖，圖8(B)係放大顯示實施型態1-6之電極接點部之 剖面圖。 圖9(A)係關於實施型態丨—丨之電極接點部之斜視圖， 圖9(B)係關於實施型態卜丨之其他例之電極接點部之斜視 圖，圖9(C)係關於實施型態卜7之電極接點部之斜視圖，
圖9(D)係關於實施型態W之其他例的電極接點部之斜視 圖，圖9(E)係關於實施型態^之電極接點部之斜視圖， 圖9(F)係關於實施型態丨-9之電極接點部之斜視圖，圖吖〇 係關於實施型態1-10之電極接點部之斜視圖。 圖10(A)係顯不實施型態l-丨之電極接點部的應力最 大點之模式圖，圖10(B)係顯示以前技術（比較型態卜u 之電極接點部的應力最大點之模式圖，圖l〇(c)係顯示比 較型態1-2之電極接點部的應力最大點之模式圖。 圖1KW、圖圖11(C)係顯示進行應力解析之 2160-7634'PF;Ahddub 24 1327774 模擬模型之模式圖。 圖12係顯示進行應力解析之模擬模型之模式圖。 圖13(A)係顯示模擬結果之圖表，圖13(B)係顯示電極 接點部之各部的尺寸（dimension)之圖表。 圖14係顯示進行應力解析之模擬模型之模式圖。 圖15(A)至圖15(B)係顯示說明落下試驗的方法之模 式圖。 吴 圖16係顯示落下試驗以及可信賴性試驗的結果之圖 圖17(A)係放大顯示第2實施型態之電極接點部之剖 面圖，圖1 7(B)係放大顯示第3實施型態之電極接點部之 剖面圖，圖17(C)係放大顯示第4實施型態之電極接點部 之剖面圖。 圖18(A)係放大顯示關於比較型態κ之電極接點部 之剖面圖’圖18 (B)係放大顯示比較型態1 - 2之電極接點 ^ 部之剖面圖。 圖1 9 (A)係相關技術之焊錫接點部構造之說明圖，圖 1 9 (B )係相關技術之;tf·錫接點部構造之說明圖。 【主要元件符號說明】 12~基板； 14〜樹脂層； 16〜貫穿孔； 16D~槽脊； 16ϋ~槽脊； 20〜焊錫接點部； 22〜柱狀部； 24〜表層接點部； 2160-7 634-PBVAhddub 25 1327774 24b〜底面； 24e~外緣； 2 4 s〜側面； 3 0 ~焊錫球。
2160-7634-PF;Ahddub 26

Claims (1)

  1. //4 //4 十、申請專利範圍： 1. 一種印刷配線板，包 .^ ^ ^ 匕栝搭載用以安裝電子零件或者 外部基板之焊錫的焊錫接點部， 千i者 其特徵在於： 與支撐 ::焊錫接點部係由搭載焊锡之表層接點部 表層接點部而向烊錫突出之柱狀部所構成； 前述表層接點部係被構成徑長大於柱狀部； 前述表層接點部係與焊锡接在底面以及側面。 【.-種印刷配線板，包括搭载用以安裝電子 外部基板之焊錫的焊錫接點部， 次者 其特徵在於： 前述焊錫接點部係由搭载焊锡之表層接點部、與支樓 s亥表層接點部而向焊錫突出之柱狀部所構成； 前述表層接點部係與焊錫接在底面以及側面。 3. -種印刷配線板’包括搭載用以安裝電子零件或者 外部基板之焊錫的焊錫接點部， 一 其特徵在於： -前述焊錫接點部係'由搭載谭錫之表層接點部、與支樓 該表:接點部而向焊錫突出之柱狀部所構成； 牙 則述表層接點部係被構成徑長大於柱狀部。 4·如申明專利範圍第1項之印刷配線板，其中前述電 極接點部係被形成在貫穿孔上。 5·如申請專利範圍第1項之印刷配線板，其中前述接 點β之底面與側面的角部係採取圓狐R角形狀。 2160-7634-PF;Ahddub 27 1327774 6. 如申請專利範圍第5項之印刷配線板，其中前述接 點部之側面係作成9 0。的圓弧形狀。 7. 如申請專利範圍第1項之印刷配線板，其中前述柱 狀係圓柱、圓筒、正方形、長方形、多角形柱。 8· —種印刷配線板之製造方法’包括搭載用以安裝電 子零件或者外部基板之焊錫的焊錫接點部，包括下列步驟： 形成具有導體電路之印刷配線板之步驟； 在刖述導體電路上，形成枉狀部之步驟；以及 •幵)成表層接點部之步驟。 9.如申請專利範圍第8項之印刷配線板之製造方法， 其中在則述接點部構成圓孤r角。 10·如申請專利範圍第8項之印刷配線板之製造方 法，其中將前述表層接點部，作成徑長大於前述柱狀部。 11. 如申請專利範圍第8項之印刷配線板之製造方 法，其中在具有前述導體電路之印刷配線板上形成樹脂 φ層，並藉曝光•顯像或者雷射以形成開口，在該開口内形 成前述柱狀部。 12. 如申請專利範圍第8項之印刷配線板之製造方 法’其t在貫穿孔的正上方，形成前述柱狀部以及前述表 層接點部。 2160-7634-PF;Ahddub 28
TW094144680A 2004-12-17 2005-12-16 Printed wiring board TW200636958A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004366287 2004-12-17

Publications (2)

Publication Number Publication Date
TW200636958A TW200636958A (en) 2006-10-16
TWI327774B true TWI327774B (zh) 2010-07-21

Family

ID=36587917

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094144680A TW200636958A (en) 2004-12-17 2005-12-16 Printed wiring board

Country Status (4)

Country Link
US (1) US7568922B2 (zh)
JP (1) JPWO2006064863A1 (zh)
TW (1) TW200636958A (zh)
WO (1) WO2006064863A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW406454B (en) * 1996-10-10 2000-09-21 Berg Tech Inc High density connector and method of manufacture
US7911038B2 (en) 2006-06-30 2011-03-22 Renesas Electronics Corporation Wiring board, semiconductor device using wiring board and their manufacturing methods
CN101296570A (zh) * 2007-04-25 2008-10-29 富葵精密组件(深圳)有限公司 电路板及其制作方法
SG148056A1 (en) * 2007-05-17 2008-12-31 Micron Technology Inc Integrated circuit packages, methods of forming integrated circuit packages, and methods of assembling intgrated circuit packages
JP5101169B2 (ja) * 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
US20090127695A1 (en) * 2007-11-19 2009-05-21 Patrick Kim Surface mount package with enhanced strength solder joint
JP5269563B2 (ja) * 2008-11-28 2013-08-21 新光電気工業株式会社 配線基板とその製造方法
JP5868658B2 (ja) * 2011-10-28 2016-02-24 シャープ株式会社 構造体
KR101965127B1 (ko) * 2012-10-29 2019-04-04 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
JP6036513B2 (ja) * 2013-04-19 2016-11-30 株式会社デンソー 車両用電子機器
CN109156080B (zh) 2016-05-16 2021-10-08 株式会社村田制作所 陶瓷电子部件
TWI595812B (zh) * 2016-11-30 2017-08-11 欣興電子股份有限公司 線路板結構及其製作方法
JP2018174018A (ja) * 2017-03-31 2018-11-08 タイコエレクトロニクスジャパン合同会社 ソケット
US20220312591A1 (en) * 2021-03-26 2022-09-29 Juniper Networks, Inc. Substrate with conductive pads and conductive layers
CN113411953B (zh) * 2021-06-17 2022-06-10 深圳佑驾创新科技有限公司 印制电路板及其封装结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5591941A (en) * 1993-10-28 1997-01-07 International Business Machines Corporation Solder ball interconnected assembly
US5590460A (en) * 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
JP3644205B2 (ja) * 1997-08-08 2005-04-27 株式会社デンソー 半導体装置及びその製造方法
JP2001223460A (ja) * 2000-02-08 2001-08-17 Fujitsu Ltd 実装回路基板及びその製造方法
JP2002190490A (ja) * 2000-12-20 2002-07-05 Denso Corp バンプを有する電子部品
JP3905032B2 (ja) * 2002-12-20 2007-04-18 シャープ株式会社 半導体装置、および、その製造方法
US7137826B2 (en) * 2005-03-08 2006-11-21 International Business Machines Corporation Temperature dependent semiconductor module connectors

Also Published As

Publication number Publication date
US20060169484A1 (en) 2006-08-03
WO2006064863A1 (ja) 2006-06-22
US7568922B2 (en) 2009-08-04
TW200636958A (en) 2006-10-16
JPWO2006064863A1 (ja) 2008-06-12

Similar Documents

Publication Publication Date Title
TWI327774B (zh)
TWI248842B (en) Semiconductor device and semiconductor module
JP2023022856A (ja) 配線基板及び配線基板の製造方法
KR101284363B1 (ko) 금속코어 솔더볼 및 이를 이용한 반도체 장치의 방열접속구조
US8456003B2 (en) Package substrate capable of controlling the degree of warpage
TW200402135A (en) Electronic device
JP2001077528A (ja) 無電解ニッケル／金メッキへのはんだ付け方法、配線構造体、回路装置及びその製造方法
JP2008218629A (ja) 半導体パッケージおよび電子部品
JP4831502B2 (ja) 耐落下衝撃特性に優れた接続端子用ボールおよび接続端子ならびに電子部品
TW201246471A (en) Wiring board and method for manufacturing the same
JP2013105809A (ja) 半導体装置及びその製造方法
JP2007251053A (ja) 半導体装置の実装構造及びその実装構造の製造方法
JP2004266074A (ja) 配線基板
JP2014179430A (ja) 半導体素子搭載用多層プリント配線板
JP2004273401A (ja) 電極接続部材、それを用いた回路モジュールおよびその製造方法
JP7112873B2 (ja) 配線基板、半導体パッケージ及び配線基板の製造方法
JP2011151180A (ja) リードピン付き配線基板
JP2006222257A (ja) 配線基板とその製造方法、およびそれを用いた半導体装置
JP2011249457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4290838B2 (ja) リードピン付き配線基板およびリードピン付き電子部品
JP2009188026A (ja) 電子部品
JP2007027701A (ja) 配線基板
JP5083000B2 (ja) 電子部品装置及び電子部品装置の製造方法
JP2008218483A (ja) 半導体装置及びその製造方法
TWI313923B (en) Surface structure of semiconductor package substrate

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees